[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2017037887A - 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置 - Google Patents

半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置 Download PDF

Info

Publication number
JP2017037887A
JP2017037887A JP2015156551A JP2015156551A JP2017037887A JP 2017037887 A JP2017037887 A JP 2017037887A JP 2015156551 A JP2015156551 A JP 2015156551A JP 2015156551 A JP2015156551 A JP 2015156551A JP 2017037887 A JP2017037887 A JP 2017037887A
Authority
JP
Japan
Prior art keywords
film thickness
silicon
substrate
containing layer
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015156551A
Other languages
English (en)
Other versions
JP6153975B2 (ja
Inventor
雅則 中山
Masanori Nakayama
雅則 中山
菊池　俊之
Toshiyuki Kikuchi
俊之 菊池
敦彦 須田
Atsuhiko Suda
敦彦 須田
豊田　一行
Kazuyuki Toyoda
一行 豊田
俊 松井
Shun Matsui
俊 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2015156551A priority Critical patent/JP6153975B2/ja
Priority to KR1020160099311A priority patent/KR101789588B1/ko
Priority to US15/229,590 priority patent/US20170040232A1/en
Priority to TW105124982A priority patent/TWI626683B/zh
Priority to CN201610639151.0A priority patent/CN106449408A/zh
Publication of JP2017037887A publication Critical patent/JP2017037887A/ja
Application granted granted Critical
Publication of JP6153975B2 publication Critical patent/JP6153975B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0254—Physical treatment to alter the texture of the surface, e.g. scratching or polishing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma Technology (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】半導体装置の特性のばらつきを抑制する。【解決手段】凸構造を有し第一のシリコン含有層が形成された基板を研磨する工程と、研磨後の第一のシリコン含有層の面内の膜厚分布データを取得する工程と、膜厚分布データに基づき、基板の中心側の膜厚と基板の外周側の膜厚との差を小さくさせる処理条件を決定する工程と、処理ガスを供給して第二のシリコン含有層を形成するとともに、処理条件に基づき、基板の中心側における処理ガスの活性種の濃度と基板の外周側における処理ガスの活性種の濃度とが異なるように処理ガスを活性化させて、第一のシリコン含有層と第二のシリコン含有層との積層膜の膜厚を補正する工程と、を有する。【選択図】図１

Description

本発明は、半導体装置の製造方法、プログラム、記録媒体および基板処理システムに関する。
近年、半導体装置は、高集積化の傾向にあり、それに伴ってパターンサイズが著しく微細化されている。微細化されたパターンは、ハードマスクやレジスト層等の形成工程、フォトリソグラフィ工程、エッチング工程等を経て形成されるが、その形成に際してパターン線幅にばらつきが生じないことが求められる。パターン線幅のばらつきは、半導体装置の特性のばらつきに繋がるからである。
ところで、半導体装置は、加工上の問題から、形成される回路等のパターン線幅にばらつきが生じてしまうことがある。特に、微細化されたパターンを有する半導体装置においては、そのばらつきが半導体装置の特性に大きく影響を及ぼす。
そこで、本発明は、半導体装置の特性にばらつきが生じてしまうのを抑制することが可能な技術を提供することを目的とする。
本発明の一態様によれば、
凸構造を有した基板の当該凸構造の側に形成された第一のシリコン含有層を研磨する研磨工程と、
前記研磨工程後の前記第一のシリコン含有層の面内の膜厚分布データを取得する取得工程と、
前記膜厚分布データに基づき、前記第一のシリコン含有層と当該第一のシリコン含有層上に当該第一のシリコン含有層とは異なる化合物によって形成される第二のシリコン含有層とを有する積層膜について、当該積層膜の前記基板の中心側における膜厚と前記基板の外周側における膜厚との差を小さくさせる処理データを演算する演算工程と、
処理ガスを供給して前記第二のシリコン含有層を形成するとともに、当該形成にあたり、前記処理データに基づき、前記基板の中心側における前記処理ガスの活性種の濃度と前記基板の外周側における前記処理ガスの活性種の濃度とが異なるように前記処理ガスを活性化させて、前記積層膜の膜厚を補正する処理工程と、
を有する技術が提供される。
本発明によれば、半導体装置の特性にばらつきが生じてしまうのを抑制することが可能となる。
本発明の一実施形態に係る半導体装置の製造方法の手順を示すフロー図である。 本発明の一実施形態において処理されるウエハを例示する説明図であり、（Ａ）はウエハに形成された構造体の一部を示す斜視図であり、（Ｂ）は（Ａ）のα−α’の断面図である。 本発明の一実施形態におけるウエハの処理状態を例示する説明図であり、（Ａ）はゲート絶縁膜を形成した状態の図、（Ｂ）は第一のシリコン含有層を形成した状態の図、（Ｃ）は第一のシリコン含有層に対する研磨を行った状態の図である。 本発明の一実施形態において用いられるＣＭＰ装置の概略構成例を示す説明図である。 本発明の一実施形態において用いられるＣＭＰ装置が備える研磨ヘッドとその周辺構造の構成例を示す説明図である。 本発明の一実施形態における研磨後の第一のシリコン含有層の膜厚分布を例示する説明図である。 本発明の一実施形態における第二のシリコン含有層の形成後の膜構成の一例を示す説明図であり、（Ａ）は第二のシリコン含有層を形成した後のウエハを上方側からみた図であり、（Ｂ）は（Ａ）のα−α’の断面図である。 本発明の一実施形態における第二のシリコン含有層の膜厚分布の一例を示す説明図である。 本発明の一実施形態における第二のシリコン含有層の形成後の膜構成の他の例を示す説明図であり、（Ａ）は第二のシリコン含有層を形成した後のウエハを上方側からみた図であり、（Ｂ）は（Ａ）のα−α’の断面図である。 本発明の一実施形態における第二のシリコン含有層の膜厚分布の他の例を示す説明図である。 本発明の一実施形態に係る基板処理システムの構成例を示すブロック図である。 本発明の一実施形態に係る基板処理システムにおける処理動作例の手順を示すフロー図である。 本発明の一実施形態で用いられる基板処理装置の構成例を模式的に示す説明図である。 本発明の一実施形態で用いられる基板処理装置の基板支持部の構成例を模式的に示す説明図（その１）である。 本発明の一実施形態で用いられる基板処理装置の基板支持部の構成例を模式的に示す説明図（その２）である。 本発明の一実施形態で用いられる基板処理装置のガス供給部の構成例を模式的に示す説明図である。 本発明の一実施形態で用いられる基板処理装置のコントローラの構成例を模式的に示す説明図である。 本発明の一実施形態で用いられる基板処理装置における処理動作例の手順を示すフロー図である。 本発明の一実施形態で用いられる基板処理装置が行う調整（チューニング）の一具体例を示すチャート図である。 本発明の一実施形態によるウエハ処理状態の第一具体例を示す説明図（その１）であり、（Ａ）はウエハを上方側からみた図であり、（Ｂ）は（Ａ）のα−α’の断面図である。 本発明の一実施形態によるウエハ処理状態の第一具体例を示す説明図（その２）であり、（Ａ）はウエハを上方側からみた図であり、（Ｂ）は（Ａ）のα−α’の断面図である。 本発明の一実施形態によるウエハ処理状態の第一具体例を示す説明図（その３）であり、（Ａ）はウエハを上方側からみた図であり、（Ｂ）は（Ａ）のα−α’の断面図である。 本発明の一実施形態と対比させる第一比較例におけるウエハ処理状態を示す説明図であり、（Ａ）はウエハを上方側からみた図であり、（Ｂ）は（Ａ）のα−α’の断面図である。 本発明の一実施形態と対比させる第二比較例におけるウエハ処理状態を示す説明図であり、（Ａ）はウエハを上方側からみた図であり、（Ｂ）は（Ａ）のα−α’の断面図である。 本発明の一実施形態と対比させる第三比較例におけるウエハ処理状態を示す説明図であり、（Ａ）はウエハを上方側からみた図であり、（Ｂ）は（Ａ）のα−α’の断面図である。 本発明の他の実施形態で用いられる基板処理装置が行う調整（チューニング）の一具体例を示すチャート図（その１）である。 本発明の他の実施形態で用いられる基板処理装置が行う調整（チューニング）の一具体例を示すチャート図（その２）である。 本発明の他の実施形態で用いられる基板処理装置が行う調整（チューニング）の一具体例を示すチャート図（その３）である。 本発明の他の実施形態で用いられる基板処理装置が行う調整（チューニング）の一具体例を示すチャート図（その４）である。 本発明の他の実施形態で用いられる基板処理装置が行う調整（チューニング）の一具体例を示すチャート図（その５）である。 本発明の他の実施形態で用いられる基板処理装置が行う調整（チューニング）の一具体例を示すチャート図（その６）である。 本発明の他の実施形態で用いられる基板処理装置が行う調整（チューニング）の一具体例を示すチャート図（その７）である。 本発明の他の実施形態で用いられる基板処理装置が行う調整（チューニング）の一具体例を示すチャート図（その８）である。 本発明の他の実施形態に係る基板処理システムの構成例を示す説明図である。
以下に、本発明の実施の形態について、図面を参照しながら説明する。
（１）半導体装置の製造方法
先ず、本発明に係る半導体装置の製造方法について説明する。ここでは、製造する半導体装置として、ＦｉｎＦＥＴ（Ｆｉｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例に挙げて、以下の説明を行う。
（ＦｉｎＦＥＴ製造の概要）
ＦｉｎＦＥＴは、例えば３００ｍｍウエハと呼ばれるウエハ基板（以下、単に「ウエハ」という。）に形成された凸構造（Ｆｉｎ構造）を有するものであり、図１に示すように、少なくとも、ゲート絶縁膜形成工程（Ｓ１０１）と、第一のシリコン含有層形成工程（Ｓ１０２）と、研磨工程（Ｓ１０３）と、膜厚測定工程（Ｓ１０４）と、第二のシリコン含有層形成工程（Ｓ１０５）と、必要に応じて行う膜厚測定工程（Ｓ１０６）と、パターニング工程（Ｓ１０９）と、を順に経て製造される。以下、これらの各工程（Ｓ１０１〜Ｓ１０９）について説明する。
（ゲート絶縁膜形成工程：Ｓ１０１）
ゲート絶縁膜形成工程（Ｓ１０１）では、例えば、図２に示す構造体を有するウエハ２００に対して、ゲート絶縁膜の形成を行う。
ウエハ２００は、シリコン等で構成されており、その一部にチャネルとしての凸構造（Ｆｉｎ構造）２００１が形成されている。凸構造２００１は、所定間隔で複数設けられる。凸構造２００１は、ウエハ２００の一部をパターニング（エッチング）することで形成される。
なお、本実施形態においては、説明の便宜上、ウエハ２００上において凸構造２００１の無い部分を凹構造２００２と呼ぶ。すなわち、ウエハ２００は、凸構造２００１と凹構造２００２とを少なくとも有している。また、本実施形態においては、説明の便宜上、凸構造２００１の上面を凸構造表面２００１ａと呼び、凹構造２００２の上面を凹構造表面２００２ａと呼ぶ。
隣り合う凸構造２００１の間に位置する凹構造表面２００２ａ上には、凸構造２００１を電気的に絶縁するための素子分離膜２００３が形成されている。素子分離膜２００３は、例えばシリコン酸化膜で構成されている。
ゲート絶縁膜の形成は、ゲート絶縁膜形成装置を用いて行う。すなわち、ゲート絶縁膜の形成に際して、ゲート絶縁膜形成装置には、上述した構造体を有するウエハ２００が搬入される。なお、ゲート絶縁膜形成装置は、薄膜を形成可能な既知の枚葉装置であればよく、ここでは詳細な説明を省略する。
ゲート絶縁膜形成装置では、図３（Ａ）に示すように、例えばシリコン酸化膜（ＳｉＯ２膜）等の誘電体で構成されたゲート絶縁膜２００４を形成する。形成する際は、ゲート絶縁膜形成装置にシリコン含有ガス（例えばＨＣＤＳ（ヘキサクロロジシラン）ガス）と酸素含有ガス（例えばＯ３ガス）を供給する。そして、それらを反応させることで、ゲート絶縁膜２００４を形成する。このようにして、ゲート絶縁膜２００４は、ウエハ２００の凸構造２００１の側、すなわち凸構造表面２００１ａ上と凹構造表面２００２ａの上方に、それぞれ形成されることになる。形成後、ゲート絶縁膜形成装置からは、ウエハ２００が搬出される。
（第一のシリコン含有層形成工程：Ｓ１０２）
第一のシリコン含有層形成工程（Ｓ１０２）では、図３（Ｂ）に示すように、ゲート絶縁膜２００４上に第一のシリコン含有層２００５を形成する。
第一のシリコン含有層２００５の形成は、第一のシリコン含有層形成装置を用いて行う。すなわち、第一のシリコン含有層２００５の形成に際して、第一のシリコン含有層形成装置には、ゲート絶縁膜形成装置から搬出されたウエハ２００が搬入される。なお、第一のシリコン含有層形成装置は、一般的な枚葉ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置であればよく、ここでは詳細な説明を省略する。
第一のシリコン含有層形成装置では、例えば、ｐｏｌｙ−Ｓｉ（多結晶シリコン）で構成された第一のシリコン含有層（以下、第一のシリコン含有層を単に「ｐｏｌｙ−Ｓｉ層」ともいう。）２００５を、ゲート絶縁膜２００４上に形成する。形成する際は、ジシラン（Ｓｉ２Ｈ６）ガスを供給する。そして、それを熱分解することで、ｐｏｌｙ−Ｓｉ層２００５を形成する。このようにして形成するｐｏｌｙ−Ｓｉ層２００５は、凸構造表面２００１ａ上に堆積された膜部分であるｐｏｌｙ−Ｓｉ層２００５ａと、凹構造表面２００２ａ上に形成された膜部分であるｐｏｌｙ−Ｓｉ層２００５ｂとによって構成される。形成後、第一のシリコン含有層形成装置からは、ウエハ２００が搬出される。
なお、第一のシリコン含有層（ｐｏｌｙ−Ｓｉ層）２００５は、ＦｉｎＦＥＴを製造するためのダミーゲート電極として形成され、後述するようなパターニングを行った後に最終的には除去されることになる。
（研磨工程：Ｓ１０３）
研磨工程（Ｓ１０３）では、第一のシリコン含有層（ｐｏｌｙ−Ｓｉ層）２００５に対する研磨を行う。
上述したように、ウエハ２００には、凸構造２００１と凹構造２００２が存在する。そのため、第一のシリコン含有層形成工程（Ｓ１０２）で形成したｐｏｌｙ−Ｓｉ層２００５は、その表面の高さが基板面内において異なってしまう。具体的には、凹構造表面２００２ａから凸構造２００１上のｐｏｌｙ−Ｓｉ層２００５ｂの表面までの高さが、凹構造表面２００２ａから凹構造表面２００２ａ上のｐｏｌｙ−Ｓｉ層２００５ｂの表面の高さよりも、高くなってしまう。
しかしながら、ｐｏｌｙ−Ｓｉ層２００５については、後述する露光工程、エッチング工程のいずれか、または両方との関係から、ｐｏｌｙ−Ｓｉ層２００５ａの部分の高さとｐｏｌｙ−Ｓｉ層２００５ｂの部分の高さを揃えるべきである。
そこで、研磨工程（Ｓ１０３）では、図３（Ｃ）に示すように、ｐｏｌｙ−Ｓｉ層２００５の表面を研磨して、ｐｏｌｙ−Ｓｉ層２００５ａの部分とｐｏｌｙ−Ｓｉ層２００５ｂの部分とで高さに差が生じないようにするのである。
ｐｏｌｙ−Ｓｉ層２００５に対する研磨は、ＣＭＰ（Ｃｈｅａｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置を用いて行う。すなわち、ｐｏｌｙ−Ｓｉ層２００５に対する研磨に際して、ＣＭＰ装置には、第一のシリコン含有層形成装置から搬出されたウエハ２００が搬入される。
ＣＭＰ装置は、図４に示すように、研磨盤４０１と、その上面に装着された研磨布４０２と、を備える。研磨盤４０１は、図示しない回転機構に接続され、ウエハ２００を研磨する際に図中の矢印４０６の方向に回転する。
また、ＣＭＰ装置は、研磨布４０２と対向する位置に配された研磨ヘッド４０３を備える。研磨ヘッド４０３は、その上面に接続する軸４０４を介して、図示しない回転機構・上下駆動機構に接続されており、ウエハ２００を研磨する際に図中の矢印４０７の方向に回転する。
さらに、ＣＭＰ装置は、スラリー（研磨剤）を供給する供給管４０５を備える。供給管４０５からは、ウエハ２００を研磨する間、研磨布４０２に向かってスラリーが供給される。
このような構成のＣＭＰ装置において、図５に示すように、研磨ヘッド４０３は、トップリング４０３ａ、リテナーリング４０３ｂ、および、弾性マット４０３ｃを有する。そして、研磨するウエハ２００の外周側がリテナーリング４０３ｂによって囲まれるとともに、そのウエハ２００を弾性マット４０３ｃによって研磨布４０２に押さえつけるように構成されている。また、リテナーリング４０３ｂには、そのリテナーリング４０３ｂの外側から内側にかけて、スラリーが通過するための溝４０３ｄが形成されている。溝４０３ｄは、リテナーリング４０３ｂの形状に合わせて、円周状に複数設けられている。この溝４０３ｄを介して、リテナーリング４０３ｂの内側では、未使用の新鮮なスラリーと使用済みのスラリーが入れ替わるようになっている。
ここで、上述した構成のＣＭＰ装置における処理動作を説明する。
ＣＭＰ装置では、研磨ヘッド４０３内にウエハ２００が搬入されると、供給管４０５からスラリーを供給するとともに、研磨盤４０１および研磨ヘッド４０３を回転させる。これにより、スラリーは、リテナーリング４０３ｂに流れ込み、ウエハ２００上のｐｏｌｙ−Ｓｉ層２００５の表面を研磨する。つまり、ＣＭＰ装置は、図３（Ｃ）に示すように、ｐｏｌｙ−Ｓｉ層２００５ａの部分の高さとｐｏｌｙ−Ｓｉ層２００５ｂの部分の高さが揃うように、ｐｏｌｙ−Ｓｉ層２００５の表面に対する研磨を行うのである。ここでいう高さとは、ｐｏｌｙ−Ｓｉ層２００５ａとｐｏｌｙ−Ｓｉ層２００５ｂのそれぞれの表面（上端）の高さをいう。そして、所定の時間研磨したら、ＣＭＰ装置からは、ウエハ２００が搬出される。
ところで、ＣＭＰ装置においては、ｐｏｌｙ−Ｓｉ層２００５ａの部分の高さとｐｏｌｙ−Ｓｉ層２００５ｂの部分の高さを揃えるように研磨を行っても、ウエハ２００の面内では研磨後のｐｏｌｙ−Ｓｉ層２００５の高さ（膜厚）が揃わない場合があることがわかった。具体的には、図６に示すように、ウエハ２００の外周側の表面の膜厚が中心側の表面に比べて小さい膜厚分布（図中の「分布Ａ」）となったり、または、ウエハ２００の中心側の表面の膜厚が外周側の表面に比べて小さい膜厚分布（図中の「分布Ｂ」）となったりし得ることがわかった。
このような膜厚分布の偏りは、後述する露光工程やエッチング工程等を経て形成するパターン線幅のばらつきを招くという問題を生じさせ得る。また、それに起因して、ゲート電極幅のばらつきが起き、その結果としてＦｉｎＦＥＴの製造歩留まりの低下を引き起こすおそれがある。
この点につき、本願の発明者は鋭意研究を行い、その結果、分布Ａ、分布Ｂのそれぞれには、以下に述べるような原因があることを解明した。
分布Ａの原因は、ウエハ２００に対するスラリーの供給方法によるものである。前述のように、研磨布４０２に供給されたスラリーは、リテナーリング４０３ｂを介して、ウエハ２００の周囲から供給される。そのため、ウエハ２００の中心側には、ウエハ２００外周側に対する研磨を行った後のスラリーが流れ込むが、その一方でウエハ２００外周側には、未使用なスラリーが流れ込む。未使用なスラリーは、研磨効率が高いため、ウエハ２００の外周側は中心側よりも多く研磨されてしまう。以上のことから、ｐｏｌｙ−Ｓｉ層２００５の膜厚分布は、分布Ａのようになることがわかった。
分布Ｂの原因は、リテナーリング４０３ｂの摩耗によるものである。ＣＭＰ装置にて多枚数のウエハ２００を研磨すると、研磨布４０２に押し付けられたリテナーリング４０３ｂの先端が摩耗し、溝４０３ｄや研磨布４０２との接触面が変形したりする。そのため、本来供給されるべきスラリーがリテナーリング４０３ｂの内周側に供給されない場合がある。このような場合、ウエハ２００の外周側にはスラリーが供給されなくなってしまうので、ウエハ２００の中心側の研磨量が多くなり、外周側が研磨されない状態になる。以上のことから、ｐｏｌｙ−Ｓｉ層２００５の膜厚分布は、分布Ｂのようになることがわかった。
分布Ａまたは分布Ｂといった膜厚分布は、上述したようにＣＭＰ装置の構造に起因して生じるものであるが、ＣＭＰ装置の構造を変更することは必ずしも容易ではない。
そこで、本実施形態では、研磨工程（Ｓ１０３）で研磨が施された後のｐｏｌｙ−Ｓｉ層２００５に対して、膜厚測定工程（Ｓ１０４）と第二のシリコン含有層形成工程（Ｓ１０５）を行うことで、ｐｏｌｙ−Ｓｉ層２００５の膜厚分布の偏りを補正するのである。
（膜厚測定工程：Ｓ１０４）
膜厚測定工程（Ｓ１０４）では、研磨工程（Ｓ１０３）で研磨が施された後の第一のシリコン含有層（ｐｏｌｙ−Ｓｉ層）２００５について、その膜厚を測定して、その測定結果からｐｏｌｙ−Ｓｉ層２００５の面内の膜厚分布に関するデータ（以下、単に「膜厚分布データ」という。）を取得する。
膜厚の測定は、膜厚測定装置を用いて行う。すなわち、ｐｏｌｙ−Ｓｉ層２００５の膜厚の測定に際して、膜厚測定装置には、ＣＭＰ装置から搬出されたウエハ２００が搬入される。ここでいう膜厚とは、例えば凹構造表面２００２ａからｐｏｌｙ−Ｓｉ層２００５表面までの高さのことである。なお、膜厚測定装置は、光学式または接触式を問わず一般的な構成のものであればよく、ここでは詳細な説明を省略する。
膜厚測定装置では、研磨工程（Ｓ１０３）を経た後のウエハ２００が搬入されると、そのウエハ２００上におけるｐｏｌｙ−Ｓｉ層２００５について、少なくともウエハ２００の中心側および外周側のそれぞれを含む複数箇所の膜厚（高さ）を測定し、これによりｐｏｌｙ−Ｓｉ層２００５の面内の膜厚分布データを取得する。このような測定を行うことで、ｐｏｌｙ−Ｓｉ層２００５については、研磨工程（Ｓ１０３）を経た後の膜厚分布が分布Ａであるか、または分布Ｂであるかがわかるようになる。そして、測定により膜厚分布データを得たら、膜厚測定装置からは、ウエハ２００が搬出される。
膜厚測定装置で得られた膜厚分布データは、少なくとも当該膜厚測定装置の上位装置に送られる。また、上位装置を介して、後述する第二のシリコン含有層形成工程（Ｓ１０５）を実行する基板処理装置に送られてもよい。これにより、上位装置は（基板処理装置に送られた場合は当該基板処理装置も含む）、膜厚測定装置からの膜厚分布データを取得することが可能となる。
（第二のシリコン含有層形成工程：Ｓ１０５）
第二のシリコン含有層形成工程（Ｓ１０５）では、研磨が施された後のｐｏｌｙ−Ｓｉ層２００５上に、ｐｏｌｙ−Ｓｉ層２００５とは異なる化合物によって形成される第二のシリコン含有層を形成する。ただし、第二のシリコン含有層形成工程（Ｓ１０５）では、第二のシリコン含有層の形成にあたり、膜厚測定工程（Ｓ１０４）での測定結果である膜厚分布データに基づき、ｐｏｌｙ−Ｓｉ層２００５の面内の膜厚分布の偏りを補正するような処理条件を決定する。そして、決定した処理条件に従いつつ、ｐｏｌｙ−Ｓｉ層２００５上への第二のシリコン含有層の形成を行う。これにより、詳細を後述するように、ｐｏｌｙ−Ｓｉ層２００５上に第二のシリコン含有層が形成されてなる積層膜は、その表面高さがウエハ２００の中心側と外周側とで揃うような膜厚補正がされることになる。
第二のシリコン含有層の形成は、膜厚分布データに基づいて決定した処理条件に従いつつ成膜処理を行うことが可能に構成された基板処理装置を用いて行う。すなわち、第二のシリコン含有層の形成に際して、基板処理装置には、膜厚測定装置から搬出されたウエハ２００が搬入される。なお、基板処理装置の具体的な構成および処理動作に関しては、詳細を後述する。
基板処理装置では、図７に示すように、例えば、ｐｏｌｙ−Ｓｉ層２００５を構成するｐｏｌｙ−Ｓｉとは異なる化合物であるＳｉＮ（シリコンナイトライド）で構成された第二のシリコン含有層（以下、第二のシリコン含有層を単に「ＳｉＮ層」ともいう。）２００６を、ｐｏｌｙ−Ｓｉ層２００５上に形成する。形成後、基板処理装置からは、ウエハ２００が搬出される。
ＳｉＮ層２００６は、ｐｏｌｙ−Ｓｉ層２００５よりも固く、ｐｏｌｙ−Ｓｉ層２００５とは異なるエッチングレートを有する膜として形成されたものである。そのため、ＳｉＮ層２００６は、例えば、エッチングストッパ膜や研磨ストッパ膜等のハードマスクとして用いられる。また、ダマシン配線を形成する場合には、バリア絶縁膜として用いられてもよい。
なお、ＳｉＮ層２００６は、例えばハードマスクとして用いられるものなので、後述するようなパターニングを行った後に最終的には除去されることになる。
ところで、ＳｉＮ層２００６の形成にあたっては、膜厚測定工程（Ｓ１０４）で得た膜厚分布データに基づき、研磨後のｐｏｌｙ−Ｓｉ層２００５の面内の膜厚分布の偏りを補正（チューニング）するように、ＳｉＮ層２００６を形成するための処理条件を決定する。ここで、補正（チューニング）とは、ｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００６の積層膜について、中心側の膜厚と外周側の膜厚との差が小さくなるようにすることをいう。したがって、例えば、ｐｏｌｙ−Ｓｉ層２００５の膜厚が小さい箇所についてはＳｉＮ層２００６の膜厚が大きくなり、ｐｏｌｙ−Ｓｉ層２００５の膜厚が大きい箇所についてはＳｉＮ層２００６の膜厚が小さくなるように、処理条件を決定することになる。
具体的には、例えば、図８に示すように、ｐｏｌｙ−Ｓｉ層２００５の膜厚分布が分布Ａであれば、ＳｉＮ層２００６の外周側の膜厚が大きく中心側の膜厚が小さいターゲット膜厚分布Ａ’となるように、ＳｉＮ層２００６を形成するための処理条件を決定する。
このような処理条件に従って形成されるＳｉＮ層２００６は、図７に示すように、その表面の高さが、面内で揃うようになる。より詳しくは、ウエハ２００の外周側に形成された膜部分であるＳｉＮ層２００６ｂの高さＨ１ａと、ウエハ２００の中心側に形成された膜部分であるＳｉＮ層２００６ｂの高さＨ１ｂとが、揃うようになる。ここでいう「高さ」とは、凹構造表面２００２ａからＳｉＮ層２００６の表面までの距離をいう。
また、これとは逆に、例えば、図１０に示すように、ｐｏｌｙ−Ｓｉ層２００５の膜厚分布が分布Ｂであれば、ＳｉＮ層２００６の外周側の膜厚が小さく中心側の膜厚が大きいターゲット膜厚分布Ｂ’となるように、ＳｉＮ層２００６を形成するための処理条件を決定する。
このような処理条件に従って形成されるＳｉＮ層２００６は、図９に示すように、その表面の高さが、面内で揃うようになる。より詳しくは、ウエハ２００の外周側に形成された膜部分であるＳｉＮ層２００６ｂの高さＨ１ａと、ウエハ２００の中心側に形成された膜部分であるＳｉＮ層２００６ｂの高さＨ１ｂとが、揃うようになる。
以上のように、第二のシリコン含有層形成工程（Ｓ１０５）では、ハードマスクとして機能するＳｉＮ層２００６を利用して、研磨後のｐｏｌｙ−Ｓｉ層２００５の面内の膜厚分布の偏りを補正（チューニング）するのである。
（膜厚測定工程：Ｓ１０６）
第二のシリコン含有層形成工程（Ｓ１０５）の後は、続いて、膜厚測定工程（Ｓ１０６）を行ってもよい。
膜厚測定工程（Ｓ１０６）では、ｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００６の積層膜について、その膜表面の高さを測定する。具体的には、膜表面の面内の高さが揃っているか否か、すなわちＳｉＮ層２００６がターゲットの膜厚分布となるように形成されており、これによりｐｏｌｙ−Ｓｉ層２００５の面内の膜厚分布の偏りが補正（チューニング）されているか否かを確認する。ここで「高さが揃う」とは、完全に高さが一致している場合に限られることはなく、後に行うパターニング工程（Ｓ１０９）等で影響の無い範囲内であれば、高さに差があってもよい。
積層膜の膜表面の高さの測定は、膜厚測定装置を用いて行う。すなわち、積層膜の膜表面の高さの測定に際して、膜厚測定装置には、基板処理装置から搬出されたウエハ２００が搬入される。なお、膜厚測定装置は、光学式または接触式を問わず一般的な構成のものであればよく、ここでは詳細な説明を省略する。
膜厚測定装置では、第二のシリコン含有層形成工程（Ｓ１０５）を経た後のウエハ２００が搬入されると、そのウエハ２００上に形成されたｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００６の積層膜について、少なくともウエハ２００の中心側および外周側のそれぞれを含む複数箇所の膜厚（高さ）を測定する。このような測定を行うことで、ｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００６の積層膜については、その膜表面の面内の高さが揃っているか否かがわかるようになる。そして、測定の後、膜厚測定装置からは、ウエハ２００が搬出される。なお、測定により膜厚測定装置で得られたデータは、当該膜厚測定装置の上位装置に送られる。
このような測定の結果、ウエハ２００の面内おける高さの分布が所定範囲内、具体的には後に行うパターニング工程（Ｓ１０９）等で影響の無い範囲内であれば、その後は、パターニング工程（Ｓ１０９）に移行することになる。なお、膜厚分布が所定の分布になることが予めわかっている場合には、膜厚測定工程（Ｓ１０６）は省略してもよい。
（パターニング工程：Ｓ１０９）
パターニング工程（Ｓ１０９）では、ｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００６の積層膜に対するパターニングを行う。具体的には、積層膜の表面上にレジスト材を塗布してレジスト膜を形成する塗布工程と、レジスト膜を所定パターンで露光する露光工程と、露光されたレジスト膜における感光部または未感光部を除去するための現像を行う現像工程と、現像後のレジスト膜をマスクとして積層膜をエッチングするエッチング工程とを順に経て、積層膜に対するパターニングを行う。
なお、パターニング工程（Ｓ１０９）については、その具体例および比較例を挙げつつ、詳細を後述する。
（２）基板処理システム
次に、上述した半導体装置の製造方法を実行する装置群を備えてなる基板処理システム、すなわち本発明に係る基板処理システムについて説明する。
上述したように、ゲート絶縁膜形成工程（Ｓ１０１）からパターニング工程（Ｓ１０９）までの各工程（Ｓ１０１〜Ｓ１０９）は、それぞれ異なる装置を用いて行われる。これらの装置群は、それぞれが個別に独立して動作するものであってもよいが、それぞれを連携させて一つのシステムとして機能させるようにすることも考えられる。以下、これらの装置群を備えて構成された一つのシステムを「基板処理システム」という。
（システム全体の構成例）
図１１に示すように、ここで例に挙げる基板処理システム６００は、システム全体をコントロールする上位装置６０１を備える。また、基板処理システム６００は、ゲート絶縁膜形成工程（Ｓ１０１）を実施するゲート絶縁膜形成装置６０２と、第一のシリコン含有層形成工程（Ｓ１０２）を実施する第一のシリコン含有層形成装置６０３と、研磨工程（Ｓ１０３）を実施するＣＭＰ装置６０４と、膜厚測定工程（Ｓ１０４）を実施する膜厚測定装置６０５と、第二のシリコン含有層形成工程（Ｓ１０５）を実施する基板処理装置６０６と、膜厚測定工程（Ｓ１０６）を実施する膜厚測定装置６０７と、パターニング工程（Ｓ１０９）を実施するパターニング装置群６０８，６０９，６１０，６１１・・・と、を備える。パターニング装置群６０８，６０９，６１０，６１１・・・には、塗布工程を実施する塗布装置６０８と、露光工程を実施する露光装置６０９と、現像工程を実施する現像装置６１０と、エッチング工程を実施するエッチング装置６１１・・・と、が含まれる。さらに、基板処理システム６００は、各装置６０１，６０２，６０３・・・の間で情報の授受を行うためのネットワーク回線６１５を備える。
なお、基板処理システム６００が備える各装置６０１，６０２，６０３・・・は、適宜選択して構成することも可能である。例えば、機能が冗長する装置があれば、一つの装置に集約して基板処理システム６００を構成してもよい。また、基板処理システム６００における処理動作をシステム内で管理せずに、他のシステムを利用して管理することも考えられる。その場合に、基板処理システム６００は、より上位のネットワーク６１６を介して、他のシステムと情報伝達を行うようにしてもよい。
以上のような構成の基板処理システム６００において、上位装置６０１は、各装置６０１，６０２，６０３・・・の間の情報伝達を制御するコントローラ６００１を有している。
コントローラ６００１は、システム内における制御部（制御手段）として機能するもので、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）６００１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）６００１ｂ、記憶装置６００１ｃ、および、Ｉ／Ｏポート６００１ｄを備えたコンピュータ装置によって構成されている。ＲＡＭ６００１ｂ、記憶装置６００１ｃ、および、Ｉ／Ｏポート６００１ｄは、図示せぬ内部バスを介して、ＣＰＵ６００１ａとデータ交換可能なように構成されている。記憶装置６００１ｃは、例えばフラッシュメモリやＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等からなるもので、各種プログラム（例えば、コンピュータ装置の動作を制御する制御プログラムや、特定の目的を実行するためのアプリケーションプログラム等）が読み出し可能に格納されている。ＲＡＭ６００１ｂには、ＣＰＵ６００１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）が確保されている。
また、コントローラ６０１には、例えばタッチパネル等として構成された入出力装置６００２や、外部記憶装置６００３が接続可能に構成されている。さらに、コントローラ６０１には、システム外の他の装置等とネットワークを介して情報を送受信する送受信部６００４が設けられている。
このような構成のコントローラ６０１において、ＣＰＵ６００１ａは、記憶装置６００１ｃから制御プログラムを読み出して実行するとともに、入出力装置６００２からの操作コマンドの入力等に応じて記憶装置６００１ｃから各種アプリケーションプログラム（例えば、基板処理装置６０６に動作命令をするためのプログラム等）を読み出す。そして、ＣＰＵ６００１ａは、読み出したプログラムの内容に沿うように、各装置６０２，６０３・・・の情報伝達動作を制御するようになっている。
なお、コントローラ６００１は、専用のコンピュータ装置によって構成することが考えられるが、これに限定されることはなく、汎用のコンピュータ装置によって構成されていてもよい。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯなどの光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）６００３を用意し、その外部記憶装置６００３を用いて汎用のコンピュータ装置に当該プログラムをインストールすること等により、本実施形態に係るコントローラ６００１を構成することができる。また、コンピュータ装置にプログラムを供給するための手段についても、外部記憶装置６００３を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置６００３を介さずにプログラムを供給するようにしてもよい。なお、記憶装置６００１ｃや外部記憶装置６００３は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に「記録媒体」ともいう。なお、本明細書において、記録媒体という文言を用いた場合は、記憶装置６００１ｃ単体のみを含む場合、外部記憶装置６００３単体のみを含む場合、または、その両方を含む場合がある。また、本明細書において、プログラムという文言を用いた場合は、制御プログラム単体のみを含む場合、アプリケーションプログラム単体のみを含む場合、または、その両方を含む場合がある。
（システムにおける処理動作例）
ここで、以上のように構成された基板処理システム６００における処理動作例の手順、特に上位装置６０１が膜厚測定装置６０５から受信したデータ（膜厚分布データ）に基づいて基板処理装置６０６での処理を制御する場合の動作例の手順について、図１２を用いて説明する。なお、システム内における処理動作例の手順のうち、既述の各工程（図１におけるＳ１０１〜Ｓ１０４，Ｓ１０６，Ｓ１０９）と同一内容のものについては、図中において同一の符号を与えて、ここでの説明を省略する。
基板処理システム６００では、膜厚測定装置６０５が膜厚測定工程（Ｓ１０４）を実施すると、その膜厚測定装置６０５で得られた膜厚分布データが上位装置６０１へ送られる。膜厚測定装置６０５から膜厚分布データを受信すると、上位装置６０１のコントローラ６００１は、以下に述べる膜厚分布判定工程（Ｊ１００）を行う。膜厚分布判定工程（Ｊ１００）としては、取得した膜厚分布データの内容に応じて、第一膜厚分布判定工程（Ｊ１０１）と、第二膜厚分布判定工程（Ｊ１０２）と、第三膜厚分布判定工程（Ｊ１０３）とがある。
（第一膜厚分布判定工程：Ｊ１０１）
第一膜厚分布判定工程（Ｊ１０１）では、取得した膜厚分布データの内容について、膜厚分布が所定の範囲内であるか否かの判定、すなわち膜厚分布の偏りに対する補正（チューニング）の要否の判定を行う。この判定は、例えば、取得した膜厚分布データに基づき、ｐｏｌｙ−Ｓｉ層２００５の膜厚（高さ）の最大値と最小値との差（図８，１０における破線矢印参照）を算出し、その算出結果を所定の範囲を規定する閾値と比較することで行えばよい。
その結果、差が閾値の範囲内であり、膜厚分布が所定の範囲内であると判定した場合には、膜厚分布の偏りに対する補正（チューニング）が不要である。そのため、コントローラ６００１は、ウエハ２００を基板処理装置６０６に搬送させるとともに、その基板処理装置６０６でＳｉＮ層２００６を形成する際の膜厚分布を補正せずに面内で均一（フラット）となるような処理条件を指示するデータ（以下、単に「処理条件データ」という。）を演算する。そして、その演算結果である処理条件データを基板処理装置６０６に送ることで、基板処理装置６０６にフラットな膜厚分布となる処理条件での第二のシリコン含有層形成工程Ｆ（Ｓ１０５Ｆ）を行わせる。
一方、膜厚分布が所定の範囲内になければ、コントローラ６００１は、続いて、第二膜厚分布判定工程（Ｊ１０２）に移行する。
（第二膜厚分布判定工程：Ｊ１０２）
第二膜厚分布判定工程（Ｊ１０２）では、膜厚分布が所定の範囲内にない膜厚分布データについて、その膜厚分布が分布Ａに相当するか否かの判定、すなわち膜厚分布の偏りに対する補正（チューニング）をどのようにするかの判定を行う。この判定は、例えば、取得した膜厚分布データに基づき、ｐｏｌｙ−Ｓｉ層２００５の膜厚（高さ）をウエハ２００の中心側と外周側とで比較し、中心側のほうが外周側よりも大きいか否かを判断することで行えばよい。
その結果、中心側のほうが外周側よりも大きく、ｐｏｌｙ−Ｓｉ層２００５の膜厚分布が分布Ａに相当すると判定した場合には、コントローラ６００１は、ウエハ２００を基板処理装置６０６に搬送させるとともに、その基板処理装置６０６でＳｉＮ層２００６を形成する際の膜厚分布がターゲット膜厚分布Ａ’となるような処理条件データを演算する（例えば図８参照）。そして、その演算結果である処理条件データを基板処理装置６０６に送ることで、基板処理装置６０６にＳｉＮ層２００６の表面の高さを揃える膜厚分布となる処理条件での第二のシリコン含有層形成工程Ａ（Ｓ１０５Ａ）を行わせる。
一方、分布Ａに相当しなければ、コントローラ６００１は、続いて、第三膜厚分布判定工程（Ｊ１０３）に移行する。
（第三膜厚分布判定工程：Ｊ１０３）
第三膜厚分布判定工程（Ｊ１０３）では、膜厚分布が所定の範囲内になく、かつ、膜厚分布が分布Ａには相当しない膜厚分布データについて、その膜厚分布が分布Ｂに相当するか否かの判定、すなわち膜厚分布の偏りに対する補正（チューニング）をどのようにするかの判定を行う。この判定は、例えば、取得した膜厚分布データに基づき、ｐｏｌｙ−Ｓｉ層２００５の膜厚（高さ）をウエハ２００の中心側と外周側とで比較し、中心側よりも外周側のほうが大きいか否かを判断することで行えばよい。
その結果、中心側よりも外周側のほうが大きく、ｐｏｌｙ−Ｓｉ層２００５の膜厚分布が分布Ｂに相当すると判定した場合には、コントローラ６００１は、ウエハ２００を基板処理装置６０６に搬送させるとともに、その基板処理装置６０６でＳｉＮ層２００６を形成する際の膜厚分布がターゲット膜厚分布Ｂ’となるような処理条件データを演算する（例えば図１０参照）。そして、その演算結果である処理条件データを基板処理装置６０６に送ることで、基板処理装置６０６にＳｉＮ層２００６の表面の高さを揃える膜厚分布となる処理条件での第二のシリコン含有層形成工程Ｂ（Ｓ１０５Ｂ）を行わせる。
なお、膜厚分布が所定の範囲内になく、かつ、膜厚分布が分布Ａ，Ｂのいずれにも相当しない場合には、コントローラ６００１は、補正不可の情報やエラー情報等を入出力装置６００２や上位のネットワーク６１６等に報知（出力）する報知工程（Ａ１００）を行わせて、ウエハ２００に対する処理を終了させることが考えられる。
（膜厚分布判定工程：Ｊ１００）
以上に説明したように、第一膜厚分布判定工程（Ｊ１０１）、第二膜厚分布判定工程（Ｊ１０２）および第三膜厚分布判定工程（Ｊ１０３）を含む膜厚分布判定工程（Ｊ１００）は、膜厚分布データに基づき、ｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００６とを有する積層膜について、その積層膜におけるウエハ２００の中心側の膜厚と外周側の膜厚との差を小さくさせる処理条件データを演算する工程である。膜厚分布判定工程（Ｊ１００）で演算した処理条件データを基板処理装置６０６に送ることで、その基板処理装置６０６でＳｉＮ層２００６を形成する際の処理条件が決定されることになる。
なお、ここでは、膜厚分布判定工程（Ｊ１００）において、第一膜厚分布判定工程（Ｊ１０１）と第二膜厚分布判定工程（Ｊ１０２）と第三膜厚分布判定工程（Ｊ１０３）とをそれぞれ別々に実行させる場合を例に挙げたが、膜厚分布判定工程（Ｊ１００）がこれに限定されることはない。例えば、膜厚分布判定工程（Ｊ１００）は、ウエハ２００の所定ポイントの膜厚によって、第一膜厚分布測定工程（Ｊ１０１）、第二膜厚分布測定工程（Ｊ１０２）、第三膜厚分布測定工程（Ｊ１０３）等を同一工程として行うようにしてもよい。
また、ここでは、膜厚分布判定工程（Ｊ１００）を上位装置６０１のコントローラ６００１で行う場合を例に挙げたが、膜厚分布判定工程（Ｊ１００）がこれに限定されることはない。例えば、膜厚分布判定工程（Ｊ１００）は、上位装置６０１ではなく、膜厚測定装置６０５に設けられたコントローラ（ただし不図示）で行い、膜厚分布データの内容を上位装置６０１と次工程を実行する基板処理装置６０６とのいずれかまたは両方に送信するようにしてもよい。また、例えば、膜厚分布判定工程（Ｊ１００）は、基板処理装置６０６に設けられたコントローラ（ただし不図示）で行うようにすることも考えられる。
ただし、膜厚分布判定工程（Ｊ１００）は、上位装置６０１のコントローラ６００１で行うと、以下の点で好ましい。上位装置６０１のコントローラ６００１は、システム内の他の装置のコントローラ等と比べると、コンピュータ装置としての能力の高スペック化が容易である。そのため、膜厚分布判定工程（Ｊ１００）を上位装置６０１のコントローラ６００１で行えば、膜厚分布判定工程（Ｊ１００）の高速化が容易に実現可能となる。また、システム全体をコントロールする上位装置６０１のコントローラ６００１で膜厚分布判定工程（Ｊ１００）を行えば、その膜厚分布判定工程（Ｊ１００）での判定結果に応じて、各装置６０２，６０３・・・の間を移動するウエハ２００の搬送経路を最適化することが実現可能となり、その結果としてＦｉｎＦＥＴの製造スループットを向上させることができる。さらに、上位装置６０１のコントローラ６００１で膜厚分布判定工程（Ｊ１００）を行って、その膜厚分布判定工程（Ｊ１００）での判定結果を入出力装置６００２や上位のネットワーク６１６等に報知（出力）することで、各装置６０２，６０３・・・の使用状況や膜厚分布データのばらつき等の分析負荷を軽減することができる。例えば、第一膜厚分布判定工程（Ｊ１０１）、第二膜厚分布判定工程（Ｊ１０２）、第三膜厚分布判定工程（Ｊ１０３）のそれぞれで、Ｙとなった回数、Ｎとなった回数、Ｎ／Ｙ比率等のデータ（情報）を入出力装置６００２や上位のネットワーク６１６等に報知することで、各装置６０２，６０３・・・のメンテナンス時期の把握が容易となる。
（３）基板処理装置の構成
次に、上述した構成の基板処理システム６００において、膜厚分布判定工程（Ｊ１００）での判定結果から決定された処理条件に基づき第二のシリコン含有層形成工程（Ｓ１０５）を実施する基板処理装置６０６の構成を説明する。
基板処理装置６０６は、膜厚分布データに基づいて演算された処理条件データに従いつつＳｉＮ層２００６の形成を行うように構成されたもので、具体的には図１３に示すように枚葉式基板処理装置として構成されたものである。
（処理容器）
基板処理装置６０６は、処理容器２０２を備えている。処理容器２０２は、例えば横断面が円形であり扁平な密閉容器として構成されている。処理容器２０２は、例えば石英またはセラミックス等の非金属材料で形成された上部容器２０２ａと、例えばアルミニウム（Ａｌ）やステンレス（ＳＵＳ）等の金属材料または石英により形成された下部容器２０２ｂとで構成されている。処理容器２０２内には、上方側（後述する基板載置台２１２よりも上方の空間）に、基板としてシリコンウエハ等のウエハ２００を処理する処理空間（処理室）２０１が形成されており、その下方側で下部容器２０２ｂに囲まれた空間に搬送空間２０３が形成されている。
下部容器２０２ｂの側面には、ゲートバルブ２０５に隣接した基板搬入出口２０６が設けられている。ウエハ２００は、基板搬入出口２０６を介して、搬送空間２０３に搬入されるようになっている。下部容器２０２ｂの底部には、リフトピン２０７が複数設けられている。さらに、下部容器２０２ｂは、アース電位になっている。
（基板載置台）
処理空間２０１内には、ウエハ２００を支持する基板支持部（サセプタ）２１０が設けられている。基板支持部２１０は、ウエハ２００を載置する載置面２１１と、載置面２１１を表面に持つ基板載置台２１２と、基板載置台２１２に内包された加熱部としてのヒータ２１３と、を主に有する。基板載置台２１２には、リフトピン２０７が貫通する貫通孔２１４が、リフトピン２０７と対応する位置にそれぞれ設けられている。
基板載置台２１２は、シャフト２１７によって支持される。シャフト２１７は、処理容器２０２の底部を貫通しており、さらに処理容器２０２の外部で昇降機構２１８に接続されている。昇降機構２１８を作動させてシャフト２１７および支持台２１２を昇降させることにより、基板載置台２１２は、載置面２１１上に載置されるウエハ２００を昇降させることが可能となっている。なお、シャフト２１７下端部の周囲はベローズ２１９により覆われており、これにより処理空間２０１内は気密に保持されている。
基板載置台２１２は、ウエハ２００の搬送時には、載置面２１１が基板搬入出口２０６の位置（ウエハ搬送位置）となるように下降し、ウエハ２００の処理時には図１３で示されるように、ウエハ２００が処理空間２０１内の処理位置（ウエハ処理位置）まで上昇する。
具体的には、基板載置台２１２をウエハ搬送位置まで下降させた時には、リフトピン２０７の上端部が載置面２１１の上面から突出して、リフトピン２０７がウエハ２００を下方から支持するようになっている。また、基板載置台２１２をウエハ処理位置まで上昇させたときには、リフトピン２０７は載置面２１１の上面から埋没して、載置面２１１がウエハ２００を下方から支持するようになっている。なお、リフトピン２０７は、ウエハ２００と直接触れるため、例えば、石英やアルミナ等の材質で形成することが望ましい。なお、リフトピン２０７に昇降機構を設けて、リフトピン２０７を動くように構成してもよい。
また、図１４に示すように、基板載置台２１２には、バイアス調整部２１９としての第一バイアス電極２１９ａと第二バイアス電極２１９ｂが設けられている。第一バイアス電極２１９ａは、第一インピーダンス調整部２２０ａと接続され、第二バイアス電極２１９ｂは、第二インピーダンス調整部２２０ｂと接続され、それぞれの電極の電位を調整可能に構成されている。
また、第一バイアス電極２１９ａと第二バイアス電極２１９ｂは、図１５に示すように、同心円状に形成され、ウエハ２００の中心側の電位と外周側の電位を調整可能に構成されている。
なお、第一インピーダンス調整部２２０ａには第一インピーダンス調整電源２２１ａを接続し、第二インピーダンス調整部２２０ｂには第二インピーダンス調整電源２２１ｂを接続するように構成してもよい。第一インピーダンス調整電源２２１ａを設けることによって、第一バイアス電極２１９ａの電位の調整幅を広げることができ、ウエハ２００の中心側に引き込まれる活性種の量の調整幅を広げることができる。また、第二インピーダンス調整電源２２１ｂを設けることによって、第二バイアス電極２１９ｂの電位の調整幅を広げることができ、ウエハ２００の外周側に引き込まれる活性種の量の調整幅を広げることができる。例えば、活性種がプラスの電位の場合に、第一バイアス電極２１９ａの電位をマイナスとなるように構成し、第二バイアス電極２１９ｂの電位を第一バイアス電極２１９ａの電位よりも高くなるように構成することによって、ウエハ２００の外周側に供給される活性種量よりも中心側に供給される活性種量を多くすることができる。また、処理室２０１内に生成される活性種の電位が中性に近い場合であっても、第一インピーダンス調整電源２２１ａと第二インピーダンス調整電源２２１ｂのいずれか一方または両方を用いることによって、ウエハ２００に引き込む量を調整することができる。
また、基板載置台２１２には加熱部としてのヒータ２１３が内包されているが、そのヒータ２１３は、図１４に示すように、第一ヒータ２１３ａと第二ヒータ２１３ｂのようにゾーン毎に設けてもよい。第一ヒータ２１３ａは、第一バイアス電極２１９ａと対向するように設けられ、第二ヒータ２１３ｂは第二バイアス電極２１９ｂと対向するように設けられる。第一ヒータ２１３ａは第一ヒータ電源２１３ｃと接続され、第二ヒータ２１３ｂは第二ヒータ電源２１３ｄと接続され、それぞれのヒータ２１３ａ，２１３ｂへの電力の供給量を調整可能に構成される。
（活性化部）
図１３に示すように、上部容器２０２ａの上方には、第一活性化部（上方活性化部）としての第一コイル２５０ａが設けられている。第一コイル２５０ａには、第一マッチングボックス２５０ｄを介して、第一高周波電源２５０ｃが接続されている。第一コイル２５０ａに高周波電力を供給することによって、処理室２０１内では、その処理室２０１に供給されたガスを励起してプラズマを生成することが可能となる。プラズマは、特に、処理室２０１の上部であって、ウエハ２００と対向する空間（第一プラズマ生成領域２５１）に生成される。なお、かかる空間のみならず、基板載置台２１２と対向する空間にもプラズマが生成されるように構成してもよい。
また、上部容器２０２ａの側方には、第二活性化部（側方活性化部）としての第二コイル２５０ｂを設けてもよい。第二コイル２５０ｂには、第二マッチングボックス２５０ｅを介して、第二高周波電源２５０ｆが接続されている。第二コイル２５０ｂに高周波電力を供給することによって、処理室２０１内では、その処理室２０１に供給されるガスを励起してプラズマを生成することが可能となる。プラズマは、特に、処理室２０１の側方であって、ウエハ２００と対向する空間よりも外側の空間（第二プラズマ生成領域２５２）に生成される。なお、かかる空間のみならず、基板載置台２１２と対向する空間よりも外側にプラズマが生成されるように構成してもよい。
ここでは、第一コイル２５０ａと第二コイル２５０ｂのそれぞれに、別々のマッチングボックス２５０ｄ，２５０ｅおよび高周波電源２５０ｃ，２５０ｆを設けた場合を例に挙げたが、これに限らず、第一コイル２５０ａと第二コイル２５０ｂで共通のマッチングボックスを用いるように構成してもよい。また、第一コイル２５０ａと第二コイル２５０ｂで共通の高周波電源を用いるように構成してもよい。
（磁力生成部（磁界生成部））
上部容器２０２ａの上方には、第一磁力生成部（第一磁界生成部）としての第一電磁石（上部電磁石）２５０ｇが設けられてもよい。第一電磁石２５０ｇには、第一電磁石２５０ｇに電力を供給する第一電磁石電源２５０ｉが接続されている。なお、第一電磁石２５０ｇはリング形状であり、図１１に示す「Ｚ１」または「Ｚ２」の方向への磁力（磁界）を生成可能に構成されている。磁力（磁界）の方向は、第一電磁石電源２５０ｉから供給される電流の向きで制御される。
また、処理容器２０２の側方で、ウエハ処理位置よりも下方側の位置には、第二磁力生成部（磁界生成部）としての第二電磁石（側方電磁石）２５０ｈが設けられていてもよい。第二電磁石２５０ｈには、第二電磁石２５０ｈに電力を供給する第二電磁石電源２５０ｊが接続されている。なお、第二電磁石２５０ｈは、リング形状であり、図１１に示す「Ｚ１」または「Ｚ２」の方向への磁力（磁界）を生成可能に構成されている。磁力（磁界）の方向は、第二電磁石電源２５０ｊから供給される電流の向きで制御される。
このような構成によれば、第一電磁石２５０ｇと第二電磁石２５０ｈのいずれかによってＺ１方向への磁力（磁界）を形成することによって、第一プラズマ生成領域２５１に形成されたプラズマを第三プラズマ生成領域２５３や第四プラズマ生成領域２５４へ移動（拡散）させることができる。なお、第三プラズマ生成領域２５３では、ウエハ２００の中心側と対向する位置に生成される活性種の活性度が、ウエハ２００の外周側に対向する位置に生成される活性種の活性度よりも高くなる。これは、中心側にガスが供給されるために生じる。また、第四プラズマ生成領域２５４では、ウエハ２００の外周側に対向する位置に生成される活性種の活性度が、中心側に対向する位置に生成される活性種の活性度よりも高くなる。これは、基板支持部２１０の外周側に排気経路が形成されることから、ウエハ２００の外周側にガス分子が集まるために発生する。プラズマの位置は、第一電磁石２５０ｇと第二電磁石２５０ｈに供給される電力によって制御することができ、電力を増大させることによって、よりウエハ２００に接近させることができる。また、第一電磁石２５０ｇと第二電磁石２５０ｈの両方によって、Ｚ１方向への磁力（磁界）を形成することにより、さらにプラズマをウエハ２００に接近させることができる。また、Ｚ２方向への磁力（磁界）を形成することによって、第一プラズマ生成領域２５１で形成されたプラズマがウエハ２００方向に拡散することを抑制させることができ、ウエハ２００に供給される活性種のエネルギーを低下させることができる。また、第一電磁石２５０ｇで形成される磁界の向きと第二電磁石２５０ｈで形成される磁力（磁界）の向きをそれぞれ異なるように構成してもよい。
また、処理空間２０１内であって、第一電磁石２５０ｇと第二電磁石２５０ｈの間には、遮磁板２５０ｋを設けてもよい。遮磁板２５０ｋは、第一電磁石２５０ｇで形成される磁力（磁界）と第二電磁石２５０ｈで形成される磁力（磁界）とを分離するためのものである。遮磁板２５０ｋを設けてそれぞれの磁界を調整すれば、ウエハ２００の面内の処理均一性を調整することが容易となる。また、遮磁板２５０ｋを設ける高さは、遮磁板昇降機構（ただし不図示）によって調整可能に構成してもよい。
（排気系）
搬送空間２０３（下部容器２０２ｂ）の内壁には、処理空間２０１の雰囲気を排気する排気部としての排気口２２１が設けられている。排気口２２１には、排気管２２２が接続されている。そして、排気管２２２には、処理空間２０１内を所定の圧力に制御するＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）等の圧力調整器２２３と、真空ポンプ２２４とが、順に直列に接続されている。主に、排気口２２１、排気管２２２、圧力調整器２２３、により排気系（排気ライン）が構成される。なお、真空ポンプ２２４を排気系（排気ライン）構成の一部に加えるようにしてもよい。
（ガス導入口）
上部容器２０２ａの上部には、処理空間２０１内に各種ガスを供給するためのガス導入口２４１ａが設けられいる。ガス導入口２４１ａには、共通ガス供給管２４２が接続されている。
（ガス供給部）
共通ガス供給管２４２には、図１６に示すように、第一ガス供給管２４３ａ、第二ガス供給管２４４ａ、第三ガス供給管２４５ａ、および、クリーニングガス供給管２４８ａが接続されている。
第一ガス供給管２４３ａを含む第一ガス供給部２４３からは第一元素含有ガス（第一処理ガス）が主に供給され、第二ガス供給管２４４ａを含む第二ガス供給部２４４からは主に第二元素含有ガス（第二処理ガス）が供給される。第三ガス供給管２４５ａを含む第三ガス供給部２４５からは、主にパージガスが供給され、クリーニングガス供給管２４８ａを含むクリーニングガス供給部２４８からはクリーニングガスが供給される。処理ガスを供給する処理ガス供給部は、第一ガス供給部２４３と第二ガス供給部２４４のいずれか一方または両方で構成され、処理ガスは、第一処理ガスと第二処理ガスのいずれか一方または両方で構成される。
（第一ガス供給部）
第一ガス供給管２４３ａには、上流方向から順に、第一ガス供給源２４３ｂ、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４３ｃ、および、開閉弁であるバルブ２４３ｄが設けられている。そして、第一ガス供給源２４３ｂからは、第一元素含有ガス（第一処理ガス）が供給され、ＭＦＣ２４３ｃ、バルブ２４３ｄ、第一ガス供給管２４３ａ、共通ガス供給管２４２を介して処理空間２０１内に供給される。
第一処理ガスは、原料ガス、すなわち、処理ガスの一つである。
ここで、第一処理ガスに含有される第一元素は、例えばシリコン（Ｓｉ）である。すなわち、第一処理ガスは、例えばシリコン含有ガスである。シリコン含有ガスとしては、例えば、ジシラン（Ｓｉ２Ｈ６）ガスを用いる。なお、シリコン含有ガスとしては、ジシランの他に、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ、Ｓｉ（ＯＣ２Ｈ５）４）ＳｉＨ２（ＮＨ（Ｃ４Ｈ９））２（ビス ターシャル ブチル アミノ シラン、略称：ＢＴＢＡＳ）、テトラキスジメチルアミノシラン（Ｓｉ［Ｎ（ＣＨ３）２］４、略称：４ＤＭＡＳ）ガス、ビスジエチルアミノシラン（Ｓｉ［Ｎ（Ｃ２Ｈ５）２］２Ｈ２、略称：２ＤＥＡＳ）ガス、ビスターシャリーブチルアミノシラン（ＳｉＨ２［ＮＨ（Ｃ４Ｈ９）］２、略称：ＢＴＢＡＳ）ガス等、ヘキサメチルジシラザン（Ｃ６Ｈ１９ＮＳｉ２、略称：ＨＭＤＳ）やトリシリルアミン（（ＳｉＨ３）３Ｎ、略称：ＴＳＡ）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６、略称：ＨＣＤＳ）等を用いることができる。なお、第一処理ガスの原料は、常温常圧で固体、液体または気体のいずれであってもよい。第一処理ガスの原料が常温常圧で液体の場合は、第一ガス供給源２４３ｂとＭＦＣ２４３ｃとの間に、図示しない気化器を設ければよい。ここでは原料は気体として説明する。
第一ガス供給管２４３ａのバルブ２４３ｄよりも下流側には、第一不活性ガス供給管２４６ａの下流端が接続されている。第一不活性ガス供給管２４６ａには、上流方向から順に、不活性ガス供給源２４６ｂ、ＭＦＣ２４６ｃ、および、開閉弁であるバルブ２４６ｄが設けられている。そして、不活性ガス供給源２４６ｂからは、不活性ガスが供給され、ＭＦＣ２４６ｃ、バルブ２４６ｄ、第一不活性ガス供給管２４６ａ、第一ガス供給管２４３ａ、共通ガス供給管２４２を介して処理空間２０１内に供給される。不活性ガスは、第一処理ガスのキャリアガスまたは希釈ガスとして作用する。
ここで、不活性ガスは、例えば、ヘリウム（Ｈｅ）ガスである。なお、不活性ガスとして、Ｈｅガスのほか、例えば、ネオン（Ｎｅ）ガス、アルゴン（Ａｒ）ガス等の希ガスを用いることができる。また、処理ガス、ウエハ２００、成膜される膜等と反応し難いガスであっても良い。例えば、窒素（Ｎ２）ガスを使用可能な場合がある。
主に、第一ガス供給管２４３ａ、ＭＦＣ２４３ｃおよびバルブ２４３ｄにより、第一ガス供給部（「シリコン含有ガス供給部」ともいう）２４３が構成される。
また、主に、第一不活性ガス供給管２４６ａ、ＭＦＣ２４６ｃおよびバルブ２４６ｄにより、第一不活性ガス供給部が構成される。なお、不活性ガス供給源２４６ｂ、第一ガス供給管２４３ａを、第一不活性ガス供給部に含めて考えてもよい。
さらには、第一ガス供給源２４３ｂ、第一不活性ガス供給部を、第一ガス供給部２４３に含めて考えてもよい。
（第二ガス供給部）
第二ガス供給管２４４ａには、上流方向から順に、第二ガス供給源２４４ｂ、ＭＦＣ２４４ｃ、および、開閉弁であるバルブ２４４ｄが設けられている。そして、第二ガス供給源２４４ｂからは、第二元素含有ガス（第二処理ガス）が供給され、ＭＦＣ２４４ｃ、バルブ２４４ｄ、第二ガス供給管２４４ａ、共通ガス供給管２４２を介して処理空間２０１内に供給される。
第二処理ガスは、処理ガスの他の一つである。なお、第二処理ガスは、反応ガスまたは改質ガスとして考えてもよい。
ここで、第二の処理ガスは、第一元素と異なる第二元素を含有する。第二元素としては、例えば、窒素（Ｎ）、酸素（Ｏ）、炭素（Ｃ）、水素（Ｈ）のいずれかである。本実施形態では、シリコンの窒化源となる窒素含有ガスが用いられる。具体的には、第二処理ガスとして、アンモニア（ＮＨ３）ガスが用いられる。また、第二処理ガスとして、これらの元素を複数含むガスを用いてもよい。
第二ガス供給管２４４ａのバルブ２４４ｄよりも下流側には、第二不活性ガス供給管２４７ａの下流端が接続されている。第二不活性ガス供給管２４７ａには、上流方向から順に、不活性ガス供給源２４７ｂ、ＭＦＣ２４７ｃ、および、開閉弁であるバルブ２４７ｄが設けられている。そして、不活性ガス供給源２４７ｂからは、不活性ガスが供給され、ＭＦＣ２４７ｃ、バルブ２４７ｄ、第二不活性ガス供給管２４７ａ、第二ガス供給管２４４ａ、共通ガス供給管２４２を介して処理空間２０１内に供給される。不活性ガスは、第二処理ガスのキャリアガスまたは希釈ガスとして作用する。不活性ガスは、第一不活性ガス供給部と同様のものを用いればよい。
主に、第二ガス供給管２４４ａ、ＭＦＣ２４４ｃおよびバルブ２４４ｄにより、第二ガス供給部２４４が構成される。これに加えて、活性化部としてのリモートプラズマユニット（ＲＰＵ）２４４ｅを設けて、第二処理ガスを活性化可能に構成してもよい。
また、主に、第二不活性ガス供給管２４７ａ、ＭＦＣ２４７ｃおよびバルブ２４７ｄにより第二不活性ガス供給部が構成される。なお、不活性ガス供給源２４７ｂ、第二ガス供給管２４４ａを第二不活性ガス供給部に含めて考えてもよい。
さらには、第二ガス供給源２４４ｂ、第二不活性ガス供給部を、第二ガス供給部２４４に含めて考えてもよい。
（第三ガス供給部）
第三ガス供給管２４５ａには、上流方向から順に、第三ガス供給源２４５ｂ、ＭＦＣ２４５ｃ、および、開閉弁であるバルブ２４５ｄが設けられている。そして、第三ガス供給源２４５ｂからは、パージガスとしての不活性ガスが供給され、ＭＦＣ２４５ｃ、バルブ２４５ｄ、第三ガス供給管２４５ａ、共通ガス供給管２４２を介して処理空間２０１内に供給される。
ここで、不活性ガスは、例えば、窒素（Ｎ２）ガスである。なお、不活性ガスとして、Ｎ２ガスのほか、例えばヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、アルゴン（Ａｒ）ガス等の希ガスを用いることができる。
主に、第三ガス供給管２４５ａ、ＭＦＣ２４５ｃおよびバルブ２４５ｄにより、第三ガス供給部（「パージガス供給部」ともいう）２４５が構成される。
（クリーニングガス供給部）
クリーニングガス供給管２４３ａには、上流方向から順に、クリーニングガス源２４８ｂ、ＭＦＣ２４８ｃ、バルブ２４８ｄ、および、ＲＰＵ２５０が設けられている。そして、クリーニングガス源２４８ｂからは、クリーニングガスが供給され、ＭＦＣ２４８ｃ、バルブ２４８ｄ、ＲＰＵ２５０、クリーニングガス供給管２４８ａ、共通ガス供給管２４２を介して処理空間２０１内に供給される。
クリーニングガスは、クリーニング工程では処理空間２０１内に付着した副生成物等を除去するクリーニングガスとして作用する。
ここで、クリーニングガスは、例えば三フッ化窒素（ＮＦ３）ガスである。なお、クリーニングガスとして、例えば、フッ化水素（ＨＦ）ガス、三フッ化塩素ガス（ＣｌＦ３）ガス、フッ素（Ｆ２）ガス等を用いてもよく、またこれらを組合せて用いてもよい。
クリーニングガス供給管２４８ａのバルブ２４８ｄよりも下流側には、第四の不活性ガス供給管２４９ａの下流端が接続されている。第四の不活性ガス供給管２４９ａには、上流方向から順に、第四の不活性ガス供給源２４９ｂ、ＭＦＣ２４９ｃ、および、バルブ２４９ｄが設けられている。そして、第四の不活性ガス供給源２４９ｂからは、不活性ガスが供給され、ＭＦＣ２４９ｃ、バルブ２４９ｄ、クリーニングガス供給管２４８ａ、共通ガス供給管２４２を介して処理空間２０１内に供給される。不活性ガスは、クリーニングガスのキャリアガスまたは希釈ガスとして作用する。不活性ガスは、第一不活性ガス供給部または第二不活性ガス供給部と同様のものを用いればよい。
主に、クリーニングガス供給管２４８ａ、ＭＦＣ２４８ｃおよびバルブ２４８ｄにより、クリーニングガス供給部２４８が構成される。なお、クリーニングガス源２４８ｂ、第四の不活性ガス供給管２４９ａ、ＲＰＵ２５０を、クリーニングガス供給部２４８に含めて考えてもよい。
なお、上述した各ガス供給部２４３，２４４，２４５、２４８は、いずれも流量制御部としてのＭＦＣを備えているが、流量制御部としてはニードルバルブやオリフィス等のガスフローの応答性が高い構成のものであることが好ましい。例えば、ガスのパルス幅がミリ秒オーダーになった場合は、ＭＦＣでは応答できないことがあるが、ニードルバルブやオリフィス等の場合は、高速なＯＮ／ＯＦＦバルブと組み合わせることで、ミリ秒以下のガスパルスに対応することが可能となる。
（制御部）
また、基板処理装置６０６は、図１３に示すように、基板処理装置６０６の各部の動作を制御するために、制御部（制御手段）としてのコントローラ１２１を有している。
コントローラ１２１は、図１７に示すように、ＣＰＵ１２１ａ、ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータ装置として構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、および、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。
また、コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２や外部記憶装置２８３等が接続可能に構成されている。さらには、上位装置６０１にネットワーク６１５を介して接続される受信部２８５が設けられている。受信部２８５は、上位装置６０１から他の装置の情報を受信することが可能である。ただし、受信部２８５は、上位装置６０１を介さずに他の装置から直接情報を受信するものであってもよい。また、他の装置の情報は、入出力装置１２２で入力されるものであったり、外部記憶装置２８３に記憶されているものであったりしてもよい。
このような構成のコントローラ１２１において、記憶装置１２１ｃは、例えばフラッシュメモリやＨＤＤ等で構成されている。記憶装置１２１ｃ内には、基板処理装置６０６の動作を制御する制御プログラムや、第二のシリコン含有層形成工程（Ｓ１０５）として基板処理装置６０６が行う各工程の手順や条件等が記載されたプログラムレシピ等が、読み出し可能に格納されている。なお、プロセスレシピは、後述する各工程の手順をコントローラ１２１に実行させ、所定の結果を得ることができるように組み合わされたものであり、プログラムとして機能する。以下、このプログラムレシピや制御プログラム等を総称して、単にプログラムともいうこともある。
また、ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄには、ゲートバルブ２０５、昇降機構２１８、圧力調整器２２３、真空ポンプ２２４、ＲＰＵ２５０、ＭＦＣ２４３ｃ，２４４ｃ，２４５ｃ，２４６ｃ，２４７ｃ，２４８ｃ，２４９ｃ、バルブ２４３ｄ，２４４ｄ，２４５ｄ，２４６ｄ，２４７ｄ，２４８ｄ，２４９ｄ、第一マッチングボックス２５０ｄ、第二マッチングボックス２５０ｅ、第一高周波電源２５０ｃ、第二高周波電源２５０ｆ、第一インピーダンス調整部２２０ａ、第二インピーダンス調整部２２０ｂ、第一インピーダンス調整電源２２１ａ，第二インピーダンス調整電源２２１ｂ、第一電磁石電源２５０ｉ、第二電磁石電源２５０ｊ、第一ヒータ電源２１３ｃ、第二ヒータ電源２１３ｄ、等が接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃからの制御プログラムを読み出して実行するとともに、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからプロセスレシピを読み出すように構成されている。そして、ＣＰＵ１２１ａは、読み出されたプロセスレシピの内容に沿うように、ゲートバルブ２０５の開閉動作、昇降機構２１８の昇降動作、圧力調整器２２３の圧力調整動作、真空ポンプ２２４のＯＮ／ＯＦＦ制御、ＲＰＵ２５０のガス励起動作、ＭＦＣ２４３ｃ，２４４ｃ，２４５ｃ，２４６ｃ，２４７ｃ，２４８ｃ，２４９ｃの流量調整動作、バルブ２４３ｄ，２４４ｄ，２４５ｄ，２４６ｄ，２４７ｄ，２４８ｄ，２４９ｄのガスのオンオフ制御、第一マッチングボックス２５０ｄ，第二マッチングボックス２５０ｅの整合制御、第一高周波電源２５０ｃ，第二高周波電源２５０ｆのＯＮ／ＯＦＦ制御、第一インピーダンス調整部２２０ａ，第二インピーダンス調整部２２０ｂのインピーダンス調整、第一インピーダンス調整電源２２１ａ，第二インピーダンス調整電源２２１ｂのＯＮ／ＯＦＦ制御、第一電磁石電源２５０ｉ，第二電磁石電源２５０ｊの電力制御、第一ヒータ電源２１３ｃ，第二ヒータ電源２１３ｄの電力制御、等を制御するように構成されている。
なお、コントローラ１２１は、専用のコンピュータ装置によって構成することが考えられるが、これに限定されることはなく、汎用のコンピュータ装置によって構成されていてもよい。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯなどの光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）２８３を用意し、その外部記憶装置２８３を用いて汎用のコンピュータ装置にプログラムをインストールすること等により、本実施形態に係るコントローラ１２１を構成することができる。また、コンピュータ装置にプログラムを供給するための手段についても、外部記憶装置２８３を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置２８３を介さずにプログラムを供給するようにしてもよい。なお、記憶装置１２１ｃや外部記憶装置２８３は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に「記録媒体」ともいう。なお、本明細書において、記録媒体という文言を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置２８３単体のみを含む場合、または、その両方を含む場合がある。また、本明細書において、プログラムという文言を用いた場合は、プログラムレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。
（４）基板処理装置における処理動作例
次に、上述した構成の基板処理装置６０６における処理動作例の手順、すなわち基板処理装置６０６が第二のシリコン含有層形成工程（Ｓ１０５）を実施してＳｉＮ層２００６を形成する際の手順について説明する。
膜厚測定工程（Ｓ１０４）でｐｏｌｙ−Ｓｉ層２００５の膜厚分布が測定されたウエハ２００が搬入され、さらに膜厚分布判定工程（Ｊ１００）で求められた処理条件データを受信すると、基板処理装置６０６は、第二のシリコン含有層形成工程（Ｓ１０５）を実施する。具体的には、基板処理装置６０６は、受信した処理条件データに従いつつ、図１８に示すように、基板搬入工程（Ｓ３００４）と、減圧・温度調整工程（Ｓ４００１）と、活性化条件調整工程（Ｓ４００２）と、処理ガス供給工程（Ｓ４００３）と、活性化工程（Ｓ４００４）と、パージ工程（Ｓ４００５）と、基板搬出工程（Ｓ３００６）と、を順に経て、ｐｏｌｙ−Ｓｉ層２００５上へのＳｉＮ層２００６の形成を行う。以下、これらの各工程（Ｓ３００４，Ｓ４００１〜Ｓ４００５，Ｓ３００６）について説明する。
なお、以下の説明において、基板処理装置６０６を構成する各部の動作は、コントローラ１２１によって制御される。
（基板搬入工程：Ｓ３００４）
膜厚測定工程（Ｓ１０４）でｐｏｌｙ−Ｓｉ層２００５の膜厚分布が測定されたら、基板処理装置６０６は、ウエハ２００を搬送空間２０３に搬入させる。具体的には、基板支持部２１０を昇降機構２１８によって下降させ、リフトピン２０７が貫通孔２１４から基板支持部２１０の上面側に突出させた状態にする。そして、処理空間２０１内を所定の圧力に調圧した後、ゲートバルブ２０５を開放し、そのゲートバルブ２０５からリフトピン２０７上にウエハ２００を載置させる。ここで、所定の圧力とは、例えば、処理空間２０１内の圧力≧ゲートバルブ２０５を介して処理空間２０１内に連通する真空搬送室（ただし不図示）内の圧力となるような圧力のことをいう。ウエハ２００をリフトピン２０７上に載置させた後は、昇降機構２１８によって基板支持部２１０を所定の位置まで上昇させる。これにより、ウエハ２００は、リフトピン２０７から基板支持部２１０へ載置されることになる。
（減圧・温度調整工程：Ｓ４００１）
ウエハ２００を基板支持部２１０へ載置した後は、続いて、処理空間２０１内が所定の真空度（圧力）となるように、排気管２２２を介して処理空間２０１内を排気する。このとき、圧力センサ（ただし不図示）が測定した圧力値に基づき、圧力調整器２２３としてのＡＰＣのバルブ弁の開度をフィードバック制御する。なお、処理空間２０１内を排気する際には、一旦到達可能な真空度まで排気した後に、所定の真空度となるようにしてもよい。
また、ウエハ２００を基板支持部２１０へ載置した後は、基板支持部２１０をヒータ２１３により加熱する。このとき、温度センサ（不図示）が検出した温度値に基づき、処理空間２０１内が所定の温度となるように、ヒータ２１３への通電量をフィードバック制御する。そして、ウエハ２００または基板支持部２１０の温度変化が無くなってから所定時間置く。この間、処理空間２０１内に残留している水分または部材からの脱ガス等がある場合は、真空排気やＮ２ガスの供給によるパージによって除去してもよい。
これで、成膜プロセス前の準備が完了することになる。
なお、基板支持部２１０を加熱する際には、受信した処理条件データに基づき、第一ヒータ２１３ａと第二ヒータ２１３ｂの温度を調整（チューニング）可能にしてもよい。このようにすれば、ウエハ２００の中心側の温度と外周側の温度を異ならせることが可能となり、これによりウエハ２００の中心側と外周側で後に行う処理を異ならせるようにすることができる。
（活性化条件調整工程：Ｓ４００２）
成膜プロセス前の準備が完了すると、その後は、受信した処理条件データに基づき、以下の（Ａ）〜（Ｃ）の少なくとも１つ以上の調整（チューニング）を行う。図１９では、（Ａ）を行った例を示している。
（Ａ）磁力調整
成膜プロセス前の準備が完了した後は、第一電磁石電源２５０ｉと第二電磁石電源２５０ｊから第一電磁石２５０ｇと第二電磁石２５０ｈのそれぞれに所定の電力を供給し、処理空間２０１内に所定の磁力（磁界）を形成する。これにより、処理空間２０１内には、例えば「Ｚ１」または「Ｚ２」の方向への磁力（磁界）が形成される。
このとき、形成される磁力（磁界）については、受信した処理条件データに基づき、ウエハ２００の中心側上部と外周側上部とのそれぞれで磁力（磁界）の強さや磁束密度等が適切なものとなるように調整（チューニング）する。磁力（磁界）の強さや磁束密度等の調整（チューニング）は、第一電磁石電源２５０ｉから第一電磁石２５０ｇに供給する電力と、第二電磁石電源２５０ｊから第二電磁石２５０ｈに供給する電力とを、それぞれ適宜設定することによって行うことができる。
この調整（チューニング）によって、処理空間２０１内では、例えば、ウエハ２００の中心側に引き込まれる活性種量（活性種濃度）を外周側に引き込まれる活性種量（活性種濃度）よりも多くして、ウエハ２００の中心側の処理量を外周側の処理量よりも多くすることができる。また、これとは逆に、例えば、ウエハ２００の中心側に引き込まれる活性種量（活性種濃度）を外周側に引き込まれる活性種量（活性種濃度）よりも少なくして、ウエハ２００の中心側の処理量を外周側の処理量よりも少なくすることができる。
なお、処理空間２０１内に遮磁板２５０ｋが設けられている場合には、遮磁板２５０ｋの高さを調整することが考えられる。遮磁板２５０ｋの高さを調整することによっても、磁力（磁界）の強さや磁束密度を調整（チューニング）することができる。
（Ｂ）バイアス調整
成膜プロセス前の準備が完了した後は、受信した処理条件データに基づき、第一バイアス電極２１９ａと第二バイアス電極２１９ｂのそれぞれにおける電位を調整（チューニング）する。具体的には、例えば、第一バイアス電極２１９ａの電位が第二バイアス電極２１９ｂの電位よりも低くなるように、第一インピーダンス調整部２２０ａと第二インピーダンス調整部２２０ｂを調整する。このように、第一バイアス電極２１９ａの電位を第二バイアス電極２１９ｂの電位よりも低くすることによって、ウエハ２００の中心側に引き込まれる活性種量（活性種濃度）をウエハ２００の外周側に引き込まれる活性種量（活性種濃度）よりも多くして、ウエハ２００の中心側の処理量を外周側の処理量よりも多くすることができる。また、これとは逆に調整（チューニング）を行うこともあり得る。
（Ｃ）活性化調整
成膜プロセス前の準備が完了した後は、受信した処理条件データに基づき、第一コイル２５０ａと第二コイル２５０ｂそれぞれに供給する高周波電力の設定値を調整（チューニング）する。具体的には、例えば、第一コイル２５０ａに供給する高周波電力が第二コイル２５０ｂに供給される高周波電力よりも大きくなるように、第一高周波電源２５０ｃと第二高周波電源２５０ｆの設定値を調整（変更）する。このように、第一コイル２５０ａに供給する高周波電力を第二コイル２５０ｂに供給される高周波電力よりも大きくすることによって、ウエハ２００の中心側に供給される活性種量（活性種濃度）を、ウエハ２００の外周側に供給される活性種量（活性種濃度）よりも多くして、ウエハ２００の中心側の処理量を外周側の処理量よりも多くすることができる。また、これとは逆に調整（チューニング）を行うこともあり得る。
（処理ガス供給工程：Ｓ４００３）
上記の（Ａ）〜（Ｃ）の少なくとも１つ以上の調整（チューニング）を行った後は、続いて、第一処理ガス供給部２４３から処理空間２０１内に第一処理ガスとしてのシリコン含有ガスを供給する。また、排気系による処理空間２０１内の排気を継続して行い、処理空間２０１内が所定の圧力（第一圧力）となるように制御する。具体的には、第一ガス供給管２４３ａのバルブ２４３ｄを開き、第一ガス供給管２４３ａにシリコン含有ガスを流す。シリコン含有ガスは、ＭＦＣ２４３ｃにより流量調整される。流量調整されたシリコン含有ガスは、ガス導入口２４１ａから処理空間２０１内に供給された後、排気管２２２から排気される。
なお、シリコン含有ガスを供給する際には、第一不活性ガス供給管２４６ａのバルブ２４６ｄを開き、第一不活性ガス供給管２４６ａに不活性ガスを流してもよい。不活性ガスは、ＭＦＣ２４６ｃにより流量調整される。流量調整された不活性ガスは、第一処理ガス供給管２４３ａ内でシリコン含有ガスと混合されて、ガス導入口２４１ａから処理室２０１内に供給された後、排気管２２２から排気される。
このような処理ガス供給工程（Ｓ４００３）を行うことで、ウエハ２００上に形成されているｐｏｌｙ−Ｓｉ層２００５の面上には、シリコン含有ガスが付着して、そのシリコン含有ガスの含有層が形成される。
（活性化工程：Ｓ４００４）
処理ガス供給工程（Ｓ４００３）の後は、続いて、第二ガス供給部２４４から処理空間２０１内に第二処理ガスとしての窒素含有ガスを供給する。また、排気系による処理空間２０１内の排気を継続して行い、処理空間２０１内が所定の圧力（第二圧力）となるように制御する。具体的には、第二ガス供給管２４４ａのバルブ２４４ｄを開き、第二ガス供給管２４４ａに窒素含有ガスを流す。窒素含有ガスは、ＭＦＣ２４４ｃにより流量調整される。流量調整された窒素含有ガスは、ガス導入口２４１ａから処理空間２０１内に供給された後、排気管２２２から排気される。
このとき、第一高周波電源２５０ｃからは、第一マッチングボックス２５０ｄを介して、第一コイル２５０ａに高周波電力が供給される。そうすると、処理空間２０１内に存在する窒素含有ガスは、第一コイル２５０ａが生成する電界の作用によって活性化される。特に、処理空間２０１内における第一プラズマ生成領域２５１、第三プラズマ生成領域２５３、第四プラズマ生成領域２５４の少なくともいずれか（図１３参照）では、窒素含有ガスが活性化されて、窒素含有プラズマが生成される。
窒素含有ガスが活性化されると、処理空間２０１内の基板支持部２１０に載置されたウエハ２００には、活性化された窒素が供給される。活性化されてプラズマ状態となった窒素含有ガスが供給されると、ウエハ２００上に形成されているｐｏｌｙ−Ｓｉ層２００５の面上では、その面上に吸着しているシリコン含有ガスの含有層とプラズマ状態の窒素含有ガスが反応して、その面上にＳｉＮ層２００６が生成される。
ところで、ウエハ２００に対して活性化された窒素含有ガスを供給する際には、受信した処理条件データに基づき、必要に応じて、ウエハ２００の中心側と外周側とで異なる濃度の活性種が供給されるようにする。
例えば、上記（Ａ）による調整を行う場合であれば、第二電磁石２５０ｈで形成される磁界の大きさを第一電磁石２５０ｇで形成される磁界の大きさよりも大きくすることによって、第四プラズマ生成領域２５４の外周側のプラズマ密度を中心側のプラズマ密度よりも高くすることができる。この場合、ウエハ２００に対しては、ウエハ２００の中心側上部と比較して、ウエハ２００の外周側上部に活性なプラズマを生成することができる。なお、これとは全く逆に調整を行うことも可能である。
また、例えば、上記（Ｂ）による調整を行う場合であれば、第二バイアス電極２１９ｂの電位を第一バイアス電極２１９ａの電位よりも低くすることによって、ウエハ２００の外周側に引き込まれる活性種量をウエハ２００の中心側に引き込まれる活性種量よりも多くすることができる。この場合、ウエハ２００に対しては、ウエハ２００の中心側上部と比較して、ウエハ２００の外周側上部に活性種濃度の高いプラズマを生成することができる。なお、これとは全く逆に調整を行うことも可能である。
また、例えば、上記（Ｃ）による調整を行う場合であれば、第二コイル２５０ｂに供給される高周波電力を第一コイル２５０ａに供給する高周波電力よりも大きくすることによって、ウエハ２００の外周側に供給される活性種量をウエハ２００の中心側に供給される活性種量よりも多くすることができる。この場合、ウエハ２００に対しては、ウエハ２００の中心側上部と比較して、ウエハ２００の外周側上部に活性種濃度の高いプラズマを生成することができる。なお、これとは全く逆に調整を行うことも可能である。
さらには、このとき、第二高周波電源２５０ｆから第二マッチングボックス２５０ｅを介して第二コイル２５０ｂに高周波電力を供給すれば、第二プラズマ生成領域２５２に活性なプラズマを生成するといったことも実現可能となる。
以上のように、必要に応じてウエハ２００の中心側と外周側とで異なる濃度の活性種を供給すれば、ウエハ２００に対する処理量の調整（チューニング）を行うことが可能となる。具体的には、例えば、受信した処理条件データが分布Ａを示すものであれば、ウエハ２００の外周側の部分に供給する活性種濃度を高くして、その部分での処理量を多くすることで、ウエハ２００の外周側の部分に形成するＳｉＮ層２００６ｂを厚くし、またウエハ２００の中心側の部分に供給する活性種濃度を低くして、その部分での処理量を少なくすることで、ウエハ２００の中心側の部分に形成するＳｉＮ層２００６ａを薄くし、ＳｉＮ層２００６を形成する際の膜厚分布がターゲット膜厚分布Ａ’となるような制御をする（例えば図８参照）。また、例えば、受信した処理条件データが分布Ｂを示すものであれば、ウエハ２００の中心側の部分に供給する活性種濃度を高くして、その部分での処理量を多くすることで、ウエハ２００の中心側の部分に形成するＳｉＮ層２００６ｂを厚くし、またウエハ２００の外周側の部分に供給する活性種濃度を低くして、その部分での処理量を少なくすることで、ウエハ２００の外周側の部分に形成するＳｉＮ層２００６ａを厚くし、ＳｉＮ層２００６を形成する際の膜厚分布がターゲット膜厚分布Ｂ’となるような制御をする（例えば図１０参照）。
さらに詳しくは、活性化工程（Ｓ４００４）においては、受信した処理条件データに基づき、第一のｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００６とを重ね合わせた積層膜について、その表面の高さがウエハ２００の面内で所定の範囲内に収まるように、ＳｉＮ層２００６を形成する際の膜厚分布を制御する。したがって、活性化工程（Ｓ４００４）を経た後に得られるＳｉＮ層２００６は、ウエハ２００の外周側に形成された膜部分であるＳｉＮ層２００６ｂの高さＨ１ａと、ウエハ２００の中心側に形成された膜部分であるＳｉＮ層２００６ｂの高さＨ１ｂとが、ウエハ２００の面内で揃うようになる（例えば図７，９参照）。
また、必要に応じてウエハ２００の中心側と外周側とで異なる濃度の活性種を供給すれば、ウエハ２００の中心側と外周側とでＳｉＮ層２００６の膜密度が異なるように、ＳｉＮ層２００６を形成することが可能となる。具体的には、例えば、ウエハ２００の外周側の部分に供給する活性種濃度を高くして、その部分での処理量を多くすることで、ウエハ２００の外周側の部分に形成するＳｉＮ層２００６ｂの膜密度を高くし、またウエハ２００の中心側の部分に供給する活性種濃度を低くして、その部分での処理量を少なくすることで、ウエハ２００の中心側の部分に形成するＳｉＮ層２００６ａの膜密度を低くする、といったことが実現可能となる。これとは逆に、例えば、ウエハ２００の外周側の部分に形成するＳｉＮ層２００６ｂの膜密度を低くし、ウエハ２００の中心側の部分に形成するＳｉＮ層２００６ａの膜密度を高くする、といったことも可能である。また、ウエハ２００の中心側と外周側とでＳｉＮ層２００６の膜組成が異なるようにＳｉＮ層２００６を形成することもできる。また、膜組成の他に、結晶性等のエッチングレートに影響を与え得る膜特性を異ならせるように構成してもよい。以下、膜密度および膜組成を含め、エッチングレートに影響を与え得るものを、「膜特性」と総称する。
（パージ工程：Ｓ４００５）
活性化工程（Ｓ４００４）にて窒素含有プラズマを生成した状態で所定時間が経過したら、その後は、第一コイル２５０ａおよび第二コイル２５０ｂに供給する高周波電力をＯＦＦにして、処理空間２０１内におけるプラズマを消失させる。このとき、処理ガス供給工程（Ｓ４００３）で供給を開始したシリコン含有ガスと、活性化工程（Ｓ４００４）で供給を開始した窒素含有ガスについては、それぞれの供給を直ちに停止してもよいし、所定時間が経過するまで供給を継続させてもよい。そして、シリコン含有ガスおよび窒素含有ガスの供給を停止した後は、処理空間２０１内に残留するガスを排気口２２１から排気する。このとき、パージガス供給部２４５から、処理空間２０１内に不活性ガスを供給して、残留ガスを押し出すようにしてもよい。このようにすれば、パージ工程（Ｓ４００５）に要する時間を短縮することができ、スループットを向上させることができる。
（基板搬出工程：Ｓ３００６）
パージ工程（Ｓ４００５）の後は、処理空間２０１内からのウエハ２００の搬出を行う。具体的には、基板搬出工程（Ｓ３００６）においては、処理空間２０１内を不活性ガスでパージした後に、その処理空間２０１内を搬送可能な圧力に調圧する。そして、調圧後に、基板支持部２１０を昇降機構２１８によって降下させ、リフトピン２０７が貫通孔２１４から突き出して、そのリフトピン２０７上にウエハ２００が載置された状態にする。ウエハ２００がリフトピン２０７上に載置された後は、ゲートバルブ２０５を開放して、ウエハ２００を処理空間２０１から搬出する。これにより、ウエハ２００は、次工程を実施する膜厚測定装置６０７やパターニング装置群６０８，６０９，６１０，６１１・・・等へ搬送されることになり、処理空間２０１を備える基板処理装置６０６は、新たなウエハ２００に対する処理を行い得るようになる。
（５）第二のシリコン含有層の形成後における処理動作例
次に、基板処理装置６０６が第二のシリコン含有層形成工程（Ｓ１０５）を実施してＳｉＮ層２００６を形成した後に、そのＳｉＮ層２００６が形成された後のウエハ２００に対して行う処理動作例の手順について説明する。ここでは、ＳｉＮ層２００６の形成後に行う処理動作例としてパターニング工程（Ｓ１０９）を例に挙げ、その具体例および比較例を挙げつつ、詳細に説明する。
（本実施形態による第一具体例）
先ず、パターニング工程（Ｓ１０９）の第一具体例として、図２０に示すように、膜厚分布Ｂであるｐｏｌｙ−Ｓｉ層２００５上にターゲット膜厚分布Ｂ’となるようにＳｉＮ層２００６を形成して得られた当該ｐｏｌｙ−Ｓｉ層２００５と当該ＳｉＮ層２００６の積層膜に対して、パターニングを行う場合について説明する。
パターニング工程（Ｓ１０９）では、塗布工程と、露光工程と、現像工程と、エッチング工程とを順に経て、積層膜に対するパターニングを行う。
図２１に示すように、塗布工程では、ＳｉＮ層２００６上にレジスト膜２００８を塗布する。その後は、ランプ５０１を発光させて露光工程を行う。露光工程では、マスク５０２を介してレジスト膜２００８上に露光光５０３を照射し、レジスト膜２００８の一部（被露光箇所）を変質させる。これにより、レジスト膜２００８は、露光によって変質した感光部２００８ａと、変質していない未感光部２００８ｂとによって構成されることになる。
このとき、レジスト膜２００８が塗布されるＳｉＮ層２００６については、上述したように、その表面の高さがウエハ２００の面内で所定の範囲内に収まるように形成されている。したがって、そのＳｉＮ層２００６上に塗布されるレジスト膜２００８についても、ウエハ２００の凹状表面２００２ａから表面までの高さを、ウエハ２００の面内で揃えることができる。これにより、露光工程においては、露光光５０３がレジスト膜２００８の表面に到達する距離をウエハ２００の面内で等しくすることができ、その結果としてレジスト膜２００８を露光する際の焦点深度の面内分布の均一化が図れるようになる。
このように、露光工程では、露光する際の焦点深度の面内分布の均一化が図れるので、感光部２００８ａのパターン幅にばらつきが生じてしまうのを抑制できる。
露光工程を行うと、その後は、図２２に示すように、現像工程を行って感光部２００８ａまたは未感光部２００８ｂのいずれか（図例では感光部２００８ａ）を除去した後に、エッチング工程を行う。エッチング工程では、現像後のレジスト膜２００８をマスクとして、ｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００６の積層膜をエッチングする。
このとき、レジスト膜２００８については、上述したように、感光部２００８ａのパターン幅のばらつきが抑制されている。したがって、エッチング工程を行う際には、ウエハ２００面内におけるエッチング条件を一定にすることが可能となる。つまり、ウエハ２００の中心側と外周側のそれぞれに対してエッチングガスを均一に供給でき、エッチング後のｐｏｌｙ−Ｓｉ層２００５（以下「ピラー」ともいう。）の幅βをウエハ２００の面内で一定にすることができる。
エッチング工程で形成するピラーの幅βがウエハ２００の面内で一定になれば、そのエッチング工程を経て得られるＦｉｎＦＥＴについては、ゲート電極の特性をウエハ２００の面内で一定とすることができ、その結果としてＦｉｎＦＥＴの製造歩留まりを向上させることが実現可能となる。
（本実施形態による第二具体例）
続いて、パターニング工程（Ｓ１０９）の第二具体例として、ウエハ２００の中心側と外周側とで膜密度が異なるようにＳｉＮ層２００６を形成して得られたｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００６の積層膜に対して、パターニングを行う場合について説明する。
第二具体例においては、ウエハ２００の中心側の膜組成と外周側の膜密度とが異なるように、ＳｉＮ層２００６が形成されている。具体的には、ＳｉＮ層２００６を形成する際に、第二処理ガス（窒素含有ガス）としてのアンモニア（ＮＨ３）ガスの活性度をウエハ２００上の中心側と外周側で異ならせることによって、例えば、ＳｉＮ層２００６の膜密度をウエハ２００の中心側と外周側で相違させている。
このような第二具体例においても、パターニング工程（Ｓ１０９）における塗布工程、露光工程および現像工程については、上述した第一具体例の場合と同様に行う。そして、その後に、ｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００６の積層膜をエッチングするエッチング工程を行う。
このとき、エッチングされるＳｉＮ層２００６については、ウエハ２００の中心側と外周側とでエッチングの終了時間が一致しない、といった問題が起こり得る。具体的には、例えば、ＳｉＮ層２００６の膜厚がウエハ２００の中心側では薄く外周側では厚い場合に、膜厚が薄い中心側のほうが先にエッチングが終了し、膜厚が厚い外周側のほうが終了しない、といったことが起こり得る。また、ウエハ２００の外周側のエッチングが終わったときには、ウエハ２００の中心側がエッチングされ過ぎている、といったことが起こり得る。
ところが、第二具体例では、上述したように、ウエハ２００の中心側と外周側とでＳｉＮ層２００６の膜密度が異なっているため、ＳｉＮ層２００６に対するエッチングレートをウエハ２００の中心側と外周側とで変化させることができ、これによりＳｉＮ層２００６に対するエッチングのウエハ２００の面内での均一化が実現可能となる。ＳｉＮ層２００６に対するエッチングの均一化が実現可能となれば、例えば、ある部分のエッチングが終了しても他の部分のエッチングが終了しなかったり、ある部分のエッチングが終了したら他の部分がエッチングされ過ぎたりする、といった問題を解消することができる。
したがって、このようなエッチング工程を経て得られるＦｉｎＦＥＴについては、ゲート電極の特性をウエハ２００の面内で一定とすることができ、その結果としてＦｉｎＦＥＴの製造歩留まりを向上させることが実現可能となる。
（第一比較例）
次に、上述した具体例と対比させる第一比較例について説明する。
第一比較例では、図２３に示すように、ｐｏｌｙ−Ｓｉ層２００５上に形成するＳｉＮ層２００７について、上述した具体例の場合とは異なり、その表面の高さがウエハ２００の面内で所定の範囲内に収めるような調整（チューニング）を行わなかった場合について説明する。
第一比較例においては、本実施形態で説明したような調整（チューニング）を行わないため、ＳｉＮ層２００７の膜厚がウエハ２００の中心側と外周側とで略同じとなる。そのため、ｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００７の積層膜は、その表面の高さがウエハ２００の中心側と外周側で異なってしまう。
これにより、露光工程においては、露光光５０３がレジスト膜２００８の表面に到達する距離がウエハ２００の中心側と外周側で異なってしまい、レジスト膜２００８を露光する際の焦点深度の面内分布が不均一となってしまうので、感光部２００８ａのパターン幅にばらつきが生じてしまう。
感光部２００８ａのパターン幅にばらつきが生じてしまうと、その後に行うエッチング工程で形成するピラーの幅βがウエハ２００の面内で一定とならず、ウエハ２００の中心側と外周側とで異なってしまうため、エッチング工程を経て得られるＦｉｎＦＥＴのゲート電極の特性にばらつきが生じてしまうことになる。
これに対して、上述した本実施形態による第一具体例では、第二のシリコン含有層形成工程（Ｓ１０５）でＳｉＮ層２００６により膜厚分布の補正（チューニング）を行うので、ウエハ２００の面内においてピラーの幅βを一定とすることができ、第一比較例の場合に比べて特性にばらつきがないＦｉｎＦＥＴを形成でき、そのＦｉｎＦＥＴの製造歩留まりの向上に著しく貢献することができる。
（第二比較例）
次に、上述した具体例と対比させる第二比較例について説明する。
第二比較例では、図２４に示すように、第一比較例と同様にＳｉＮ層２００７についての調整（チューニング）は行わないが、それでも上述した具体例の場合と同様にレジスト膜２００８の感光部２００８ａのパターン幅にばらつきが生じなかった場合を説明する。すなわち、第二比較例では、現像工程で感光部２００８ａが除去されるが、その除去後における各未感光部２００８ｂの間の空隙の幅のばらつきが抑制されている。
第二比較例においては、現像工程で感光部２００８ａを除去した後に、エッチング工程を行って、現像後に残存する未感光部２００８ｂをマスクとして、ｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００７の積層膜をエッチングする。このとき、ｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００７の積層膜は、その表面の高さがウエハ２００の中心側と外周側で異なっている。そのため、エッチング工程において、例えば、ウエハ２００の中心側の高さに対するエッチング量に応じてエッチング時間を設定した場合には、中心側では所望量のエッチングを行うことができるが、外周側ではエッチング対象物が残存してしまう。これを解消するために、例えば、ウエハ２００の外周側の高さに対するエッチング量に応じてエッチング時間を設定すると、その場合には、外周側では所望量のエッチングを行うことができるが、中心側では所望量を超えてピラーの側壁、絶縁膜２００４および素子分離膜２００３までエッチングしてしまうことになる。
所望量を超えてエッチングされる箇所では、ピラーの側壁へのエッチングによって、ピラーを構成するｐｏｌｙ−Ｓｉ膜２００５同士の間隔が大きくなってしまい、これによりウエハ２００の外周側におけるピラー間の距離γと中心側におけるピラー間の距離γ’とが異なってしまう。つまり、ピラーを構成するｐｏｌｙ−Ｓｉ膜２００５の幅がウエハ２００の面内で一定とならず、ウエハ２００の外周側におけるピラーの幅βと外周側におけるピラーの幅β’とが異なってしまうことになる。
ＦｉｎＦＥＴのゲート電極の特性は、ピラーの幅β，β’の影響を受けやすい。そのため、ピラーの幅β，β’にばらつきがあると、そのピラーを利用して形成されるＦｉｎＦＥＴのゲート電極の特性にもばらつきが生じてしまうことになる。つまり、ピラーの幅β，β’のばらつきは、ＦｉｎＦＥＴの製造歩留りの低下に繋がってしまうおそれがある。
これに対して、上述した本実施形態による第一具体例では、第二のシリコン含有層形成工程（Ｓ１０５）でＳｉＮ層２００６により膜厚分布の補正（チューニング）を行うので、ウエハ２００の面内においてピラーの幅βを一定とすることができ、第二比較例の場合に比べて特性にばらつきがないＦｉｎＦＥＴを形成でき、そのＦｉｎＦＥＴの製造歩留まりの向上に著しく貢献することができる。
（第三比較例）
次に、上述した具体例と対比させる第三比較例について説明する。
第三比較例では、上述した本実施形態による第一具体例とは異なる手法によって、ｐｏｌｙ−Ｓｉ層２００５の膜厚分布の偏りを補正（チューニング）した場合について説明する。具体的には、図２５に示すように、例えば膜厚分布Ｂであるｐｏｌｙ−Ｓｉ層２００５上に、同じくｐｏｌｙ−Ｓｉ（多結晶シリコン）で構成された第二のｐｏｌｙ−Ｓｉ層２００５’を形成し、これにより膜厚分布の偏りを補正（チューニング）している。
第三比較例において、第二のｐｏｌｙ−Ｓｉ層２００５’は、以下のようにして形成される。
ｐｏｌｙ−Ｓｉ層２００５が形成されたウエハ２００は、研磨工程（Ｓ１０３）および膜厚測定工程（Ｓ１０４）を経た後に、第一のシリコン含有層形成工程（Ｓ１０２）で用いた第一のシリコン含有層形成装置６０３に搬入される。ウエハ２００が搬入された第一のシリコン含有層形成装置６０３では、そのウエハ２００のｐｏｌｙ−Ｓｉ層２００５上に、ｐｏｌｙ−Ｓｉ層２００５と同じくｐｏｌｙ−Ｓｉ（多結晶シリコン）で構成された第二のｐｏｌｙ−Ｓｉ層２００５’を形成する。
このとき、第二のｐｏｌｙ−Ｓｉ層２００５’の形成の際には、膜厚測定工程（Ｓ１０４）での測定結果である膜厚分布データに基づき、ｐｏｌｙ−Ｓｉ層２００５の面内の膜厚分布の偏りを補正するような処理条件を決定した上で、第二のｐｏｌｙ−Ｓｉ層２００５’の表面の高さがウエハ２００の面内で揃うような調整（チューニング）を行う。なお、第二のｐｏｌｙ−Ｓｉ層２００５’を形成する際の調整（チューニング）については、本実施形態で説明したような処理室内での活性化制御を利用して行うことが考えられる。
第二のｐｏｌｙ−Ｓｉ層２００５’の形成後は、第一のシリコン含有層形成装置６０３からウエハ２００が搬出されて、そのウエハ２００が基板処理装置６０６へ搬入される。ウエハ２００が搬入された基板処理装置６０６では、そのウエハ２００の第二のｐｏｌｙ−Ｓｉ層２００５’上に、ハードマスクとして機能するＳｉＮ層２００６’を形成する。このような手法を用いれば、第三比較例においても、ＳｉＮ層２００６’の表面の高さがウエハ２００の面内で揃うようにすることが可能となる。
しかしながら、本願の発明者の鋭意研究の結果、第三比較例による手法では、以下に述べるような問題があることがわかった。
第三比較例において、ｐｏｌｙ−Ｓｉ層２００５と第二のｐｏｌｙ−Ｓｉ層２００５’は、それぞれが別工程で形成される。しかも、各工程の間には、研磨工程（Ｓ１０３）を経る。つまり、ｐｏｌｙ−Ｓｉ層２００５と第二のｐｏｌｙ−Ｓｉ層２００５’は、これらが同一の化合物によって構成されたものであっても、連続的に形成されたものではなく、また研磨によるダメージが存在し得る。したがって、ｐｏｌｙ−Ｓｉ層２００５と第二のｐｏｌｙ−Ｓｉ層２００５’との間は、それぞれの層の界面近傍の膜組成が変質してしまい、これによりそれぞれの層とは組成の異なる界面層２００５’’が形成されてしまうおそれがある。
界面層２００５’’が形成されてしまうと、ｐｏｌｙ−Ｓｉ層２００５と、第二のｐｏｌｙ−Ｓｉ層２００５’と、界面層２００５’’とでエッチングレートが異なってしまう。つまり、本来は、ｐｏｌｙ−Ｓｉ層２００５と第二のｐｏｌｙ−Ｓｉ層２００５’が同一の化合物によって構成されているので、それぞれが同じエッチングレートであるはずのところ、これらの間に界面層２００５’’が介在していると、これらが均一なエッチングレートとはならず、ｐｏｌｙ−Ｓｉ層全体で考えた場合に、パターニング工程におけるエッチングレートの算出が困難になってしまう。したがって、パターニング工程では、オーバーエッチングやエッチング不足等が生じるリスクが存在する。
また、ｐｏｌｙ−Ｓｉ層２００５と第二のｐｏｌｙ−Ｓｉ層２００５’との間に界面層２００５’’が介在していると、これらの結合度が弱くなってしまうおそれもある。
これに対して、上述した本実施形態による第一具体例では、ｐｏｌｙ−Ｓｉ層２００５の膜厚分布の偏りの補正（チューニング）を、第三比較例のような第二のｐｏｌｙ−Ｓｉ層２００５’を形成して行うのではなく、ハードマスクとして機能するＳｉＮ層２００６を利用して行っているので、以下のリスクを低減することができる。つまり、本実施形態による第一具体例では、ｐｏｌｙ−Ｓｉ層２００５の層内に第三比較例のような界面層２００５’’が形成されてしまうことがないので、ｐｏｌｙ−Ｓｉ層２００５についてのエッチングレートの算出が容易である。そのため、パターニング工程では、オーバーエッチングやエッチング不足等となるリスクを抑えることができる。しかも、本実施形態による第一具体例では、第二のｐｏｌｙ−Ｓｉ層２００５’を形成する必要がないので、第三比較例の場合に比べて一工程少なくすることができ、その結果として高い製造スループットを実現できる。
また、上述した本実施形態による第二具体例によれば、ＳｉＮ層２００６の膜組成をウエハ２００の中心側と外周側とで相違させることで、ＳｉＮ層２００６に対するエッチングの均一化が実現可能となる。したがって、本実施形態による第二具体例のようにすれば、第三比較例のようにパターニング工程でオーバーエッチングやエッチング不足等となるリスクを、より一層抑えることができる。
（６）本実施形態の効果
本実施形態によれば、以下に示す一つまたは複数の効果を奏する。
（ａ）本実施形態によれば、研磨が施された後のｐｏｌｙ−Ｓｉ層２００５についての膜厚分布データを取得した上で、その膜厚分布データに基づいて決定した処理条件に従いつつｐｏｌｙ−Ｓｉ層２００５上にＳｉＮ層２００６を形成することで、ｐｏｌｙ−Ｓｉ層２００５の面内の膜厚分布の偏りを補正（チューニング）する。したがって、ｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００６との積層膜の表面の高さがウエハ２００の面内で揃うようになるので、その後に行うパターニング工程（Ｓ１０９）において、ＳｉＮ層２００６上のレジスト膜２００８を露光する際の焦点深度の面内分布の均一化が図れ、これによりエッチング後に得られるピラーの幅βをウエハ２００の面内で一定とすることができる。つまり、形成される回路等のパターン線幅にばらつきが生じてしまうのを抑制することが可能となるので、微細化されたパターンを有するＦｉｎＦＥＴを形成する場合であっても、特性にばらつきがないＦｉｎＦＥＴを形成することができ、そのＦｉｎＦＥＴの製造歩留まりの向上に著しく貢献することができる。
（ｂ）しかも、本実施形態によれば、ｐｏｌｙ−Ｓｉ層２００５の膜厚分布の偏りに対する補正（チューニング）を、そのｐｏｌｙ−Ｓｉ層２００５とは異なる化合物によって形成されるＳｉＮ層２００６を利用して行う。したがって、例えば第三比較例のように同一の化合物によって構成されたものを利用して膜厚分布の偏りを補正する場合とは異なり、ｐｏｌｙ−Ｓｉ層２００５のエッチングレートが界面層２００５’’によって変化してしまうことがないので、ｐｏｌｙ−Ｓｉ層２００５についてのエッチングレート算出が容易になる。そのため、パターニング工程では、オーバーエッチングやエッチング不足等となるリスクを抑えることができる。また、ハードマスクとして機能するＳｉＮ層２００６を利用してｐｏｌｙ−Ｓｉ層２００５の膜厚分布の偏りに対する補正（チューニング）を行うので、第三比較例の場合に比べて一工程少なくすることができ、その結果として高い製造スループットを実現できる。さらには、例えばｐｏｌｙ−Ｓｉ層２００５が絶縁層として機能する場合であっても、第三比較例のような界面層２００５’’が形成されてしまうことがないので、その界面層２００５’’によるリークパスが発生することもなく、絶縁層中でのリーク電流発生のリスクを抑えることができる。
（ｃ）さらに、本実施形態によれば、ＳｉＮ層２００６を形成するための処理ガスである窒素含有ガスの供給にあたり、ウエハ２００の中心側と外周側とで異なる濃度の活性種が供給されるようにすることで、ｐｏｌｙ−Ｓｉ層２００５とＳｉＮ層２００６との積層膜に対する膜厚の補正（チューニング）を行う。したがって、ウエハ２００の中心側と外周側のそれぞれに対して同時並行的にＳｉＮ層２００６を形成しつつ、それぞれにおける処理量を相違させて積層膜に対する膜厚の補正を行うことが可能となる。つまり、窒素含有ガスの活性度を利用して膜厚の補正を行うので、ＦｉｎＦＥＴの製造スループットが損なわれてしまうことなく、そのＦｉｎＦＥＴの特性のばらつき発生を抑制することができる。
（ｄ）また、本実施形態では、ウエハ２００の中心側と外周側とで異なる濃度の活性種が供給されるようにすることで、ＳｉＮ層２００６を形成する際の膜厚のみならず、そのＳｉＮ層２００６の膜特性についても、ウエハ２００の中心側と外周側とで相違させ得るようになる。したがって、例えば一方の側の膜密度を低くし、他方の側の膜密度を高くする、といった膜特性にすることも可能であり、これによりＳｉＮ層２００６に対するエッチングレートをウエハ２００の中心側と外周側とで変化させて、そのＳｉＮ層２００６に対するエッチングのウエハ２００の面内での均一化が実現可能となる。
（ｅ）また、本実施形態では、ＦｉｎＦＥＴを製造するための各工程（Ｓ１０１〜Ｓ１０９）を実行する各装置６０１，６０２，６０３・・・を連携させて一つの基板処理システム６００として機能させるようになっている。したがって、各装置６０１，６０２，６０３・・・を連携させることで、各工程（Ｓ１０１〜Ｓ１０９）を効率的に行うようなシステム内での制御が実現可能となり、その結果としてＦｉｎＦＥＴを製造スループットの向上が図れるようになる。
（７）他の実施形態
以上、本発明の一実施形態を具体的に説明したが、本発明は上述の一実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
（処理シーケンス）
上述した実施形態では、例えば図１９のチャート図において、基板処理装置６０６が行う調整（チューニング）の一具体例として、上記（Ａ）の磁力調整を行う場合を示している。具体的には、第二電磁石２５０ｈで形成される磁界の大きさを第一電磁石２５０ｇで形成される磁界の大きさよりも大きくすることによって、ウエハ２００の中心側上部と比較して、ウエハ２００の外周側上部に活性なプラズマを生成する場合を例に挙げている。
しかしながら、本発明において調整（チューニング）を行う際の処理シーケンスがこれに限定されることはなく、例えば以下に述べるような処理シーケンスとすることも考えられる。
他の処理シーケンスの例としては、例えば図２６に示すものがある。図２６の処理シーケンスは、第一電磁石２５０ｇで磁界を生成した後で、第二電磁石２５０ｈで磁界を生成して処理する例である。このような処理をすることによって、ウエハ２００の外周側での成膜量を中心側での成膜量よりも多くすることができる。逆に、第二電磁石２５０ｈで磁界を生成した後に第一電磁石２５０ｇで磁界を生成するように構成した場合には、ウエハ２００の中心側での成膜量を外周側での成膜量よりも多くすることができる。
また、その他に、例えば図２７に示す処理シーケンスの例がある。図２７の処理シーケンスは、図１９の処理シーケンスに加えて、第二コイル２５０ｂへの電力を第一コイル２５０ａへの電力よりも大きくして処理する例である。このような処理をすることによって、ウエハ２００の外周側での成膜量を中心側での成膜量よりも多くすることができる。逆に、第一電磁石２５０ｇへの電力を第二電磁石２５０ｈへの電力よりも大きくして、第一コイル２５０ａへの電力を第二コイル２５０ｂへの電力よりも大きくすることによって、ウエハ２００の中心側での成膜量を外周側での成膜量よりも多くすることができる。
また、その他に、例えば図２８に示す処理シーケンスの例がある。図２８の処理シーケンスは、図１９の処理シーケンスに加えて、第一バイアス電極２１９ａの電位を第二バイアス電極２１９ｂの電位よりも大きくして処理する例である。このような処理をすることによって、ウエハ２００の外周側での成膜量を中心側での成膜量よりも多くすることができる。逆に、第一電磁石２５０ｇへの電力を第二電磁石２５０ｈへの電力よりも大きくして、第二バイアス電極２１９ｂの電位を第一バイアス電極２１９ａの電位よりも大きくすることによって、ウエハ２００の中心側での成膜量を外周側での成膜量よりも多くすることができる。
また、その他に、例えば図２９に示す処理シーケンスの例がある。図２９の処理シーケンスは、第一バイアス電極２１９ａの電位よりも第二バイアス電極２１９ｂの電位を高くして処理する例である。このような処理をすることによって、例えば膜厚分布Ａのｐｏｌｙ−Ｓｉ層２００５上にターゲット膜厚分布Ａ’となるようなＳｉＮ層２００６を形成して（図８参照）、これらの積層膜の膜厚を補正することができる。
また、その他に、例えば図３０に示す処理シーケンスの例がある。図３０の処理シーケンスは、第一コイル２５０ａに供給される高周波電力を第二コイル２５０ｂに供給される高周波電力よりも大きくして処理する例である。このような処理をすることによって、例えば膜厚分布Ｂのｐｏｌｙ−Ｓｉ層２００５上にターゲット膜厚分布Ｂ’となるようなＳｉＮ層２００６を形成して（図１０参照）、これらの積層膜の膜厚を補正することができる。
また、その他に、例えば図３１に示す処理シーケンスの例がある。図３１の処理シーケンスは、第一コイル２５０ａに供給される高周波電力を第二コイル２５０ｂに供給される高周波電力よりも小さくして処理する例である。このような処理をすることによって、例えば膜厚分布Ａのｐｏｌｙ−Ｓｉ層２００５上にターゲット膜厚分布Ａ’となるようなＳｉＮ層２００６を形成して（図８参照）、これらの積層膜の膜厚を補正することができる。
また、その他に、例えば図３２に示す処理シーケンスの例がある。図３２の処理シーケンスは、第一コイル２５０ａに高周波電力をｔ１時間供給した後に、第二コイル２５０ｂに高周波電力をｔ２時間供給する例である。ここでは、ｔ１をｔ２よりも長くなるように構成する。このような処理をすることによって、例えば膜厚分布Ｂのｐｏｌｙ−Ｓｉ層２００５上にターゲット膜厚分布Ｂ’となるようなＳｉＮ層２００６を形成して（図１０参照）、これらの積層膜の膜厚を補正することができる。なお、ここでは、第一コイル２５０ａに高周波電力を供給した後に、第二コイル２５０ｂに高周波電力を供給するように構成したが、逆に、第二コイル２５０ｂに電力供給した後に、第一コイル２５０ａに電力を供給するように構成してもよい。
また、その他に、例えば図３３に示す処理シーケンスの例がある。図３３の処理シーケンスは、図３２の例とは逆に、ｔ１をｔ２よりも短くなるように構成した例である。このような処理をすることによって、例えば膜厚分布Ａのｐｏｌｙ−Ｓｉ層２００５上にターゲット膜厚分布Ａ’となるようなＳｉＮ層２００６を形成して（図８参照）、これらの積層膜の膜厚を補正することができる。なお、ここでは、第一コイル２５０ａに高周波電力を供給した後に、第二コイル２５０ｂに高周波電力を供給するように構成したが、逆に、第二コイル２５０ｂに電力供給した後に、第一コイル２５０ａに電力を供給するように構成してもよい。
（活性化手段）
上述した実施形態では、第一コイル２５０ａと第一電磁石２５０ｇと第二電磁石２５０ｈとを用いて処理空間２０１内にプラズマを生成する場合を例に挙げたが、本発明がこれに限定されるものではない。例えば、第一コイル２５０ａを設けずに、第二コイル２５０ｂと第一電磁石２５０ｇと第二電磁石２５０ｈとを用いて処理空間２０１内にプラズマを生成するように構成してもよい。第二コイル２５０ｂだけを用いた場合のプラズマは、主に第二プラズマ生成領域２５２に生成されるが、第一電磁石２５０ｇと第二電磁石２５０ｈのいずれか、または両方を用いることで、第二プラズマ生成領域２５２に生成された活性種を、ウエハ２００の中心側に拡散させることによって、処理分布を調整することができる。
また、上述した実施形態では、活性種の濃度を相違させる領域が、ウエハ２００の中心側と外周側とに二分されている場合を例に挙げたが、本発明がこれに限定されることはなく、径方向に対してより細分化した領域でシリコン含有層の膜厚を制御してもよい。具体的には、例えば、ウエハ２００の中心近傍、外周側、中心と外周との中間領域といったように、３つの領域に分けて制御を行うことも考えられる。
（シリコン含有層）
上述した実施形態では、第二のシリコン含有層としてＳｉＮ層２００６を例に挙げて説明したが、本発明がこれに限定されることはない。すなわち、第二のシリコン含有層は、第一のシリコン含有層とは異なる化合物によって形成されたシリコン含有層であれば、シリコン窒化膜に限らず、他の元素を含有するものであってもよく、また酸化膜、窒化膜、炭化膜、酸窒化膜、金属膜、それぞれを複合した膜等であってもよい。
また、第一のシリコン含有層についても、同様に、ｐｏｌｙ−Ｓｉ層２００５に限定されるものではない。第一のシリコン含有層は、ウエハ２００に形成された凹凸（Ｆｉｎ構造）を埋めるようなものであればよく、ＣＶＤのような成膜処理によって得られたものや、酸化処理、窒化処理、酸窒化処理、スパッタ処理等を行って得られたものであってもよい。このような処理であっても、補正を行うことができる。なお、スパッタ処理や成膜処理を行う場合には、異方性の処理や等方性の処理を組み合わせるように構成してもよい。異方性処理や等方性処理を組み合わせることによって、より精密な補正を行うことができることがある。
また、上述した実施形態では、第一のシリコン含有層形成工程（Ｓ１０２）と第二のシリコン含有層形成工程（Ｓ１０５）で異なる装置を用いて膜形成を行う場合を例に挙げたが、本発明がこれに限定されることはない。例えば、第一のシリコン含有層形成工程（Ｓ１０２）を基板処理装置６０６で行うようにしてもよい。
また、上述した実施形態では、ハードマスクとして機能するＳｉＮ層２００６を利用して膜厚分布の偏りを補正（チューニング）する場合を例に挙げたが、例えば、絶縁膜の形成工程や電極膜の形成工程等に対しても、同様の補正（チューニング）を適用することが考えられる。絶縁膜の形成工程に適用した場合には、以下に述べるような問題を解決することができる。
例えば、絶縁膜をシリコン含有層によって形成する場合に、上述した第三比較例で説明した層構造であると（図２５参照）、第一の層２００５と第二の層２００５’との間にリークパスが形成されることである。リークパスとは、電流がリークされる隙間のような径路をいう。このような層構造では、第一の層２００５の形成後に研磨工程を経るため、第二の層２００５’を形成する際に、第一の層２００５の表面が終端しており、また研磨によるダメージが存在している場合がある。したがって、第二の層２００５’を形成しても、第一の層２００５と第二の層２００５’との結合度は弱く、そのために電流がリークする隙間が形成されてしまうのである。
これに対して、本発明のように、第一の層２００５上に第二の層２００５’を形成するのではなく、第一の層２００５とは異なる化合物による層２００６を形成する層構造を採用すれば（図７、図９参照）、リークパスが発生するのを抑制できるので、絶縁膜中でのリーク電流発生のリスクを抑えることができる。また、上述したように、エッチングレートの算出が容易であるので、パターニング工程では、オーバーエッチングやエッチング不足となるリスクを抑えることができる。さらには、第二の層２００５’の形成工程を削減できるので、高いスループットを実現できる。
（ウエハ基板）
上述した実施形態では、ウエハ基板として３００ｍｍウエハを例に挙げたが、本発明がこれに限定されることはない。例えば、４５０ｍｍウエハ等の大型基板であっても適用可能であり、このような大型基板であればより効果的である。大型基板の場合、ＣＭＰ工程（Ｓ１０３）の影響がより顕著になるためである。すなわち、大型基板の場合、ｐｏｌｙ−Ｓｉ層２００５ｃとｐｏｌｙ−Ｓｉ層２００５ｄの膜厚差が（図７、図９参照）、より大きくなる傾向にある。ところが、本発明のように、第二のシリコン含有層形成工程（Ｓ１０５）で膜厚分布の偏りを補正（チューニング）すれば、大型基板の場合においても、面内における特性のばらつきが発生してしまうのを抑制することができる。
（システム構成）
上述した実施形態では、基板処理システム６００として、半導体デバイス（例えばＦｉｎＦＥＴ）の製造ラインを制御するシステムを例に挙げたが、本発明がこれに限定されることはない。例えば、図３４に示すようなクラスタ型装置システム４０００に本発明を適用することも考えられる。さらには、インライン型の装置システムで構成してもよい。このような装置システムの形態であれば、それぞれの処理装置６０２，６０３・・・間のウエハ２００の搬送時間を短縮することができ、半導体デバイスの製造スループットを向上させることができる。また、各処理装置６０２，６０３・・・の間においては、例えば真空搬送室１０４を用いるようにすることも考えられる。真空搬送室１０４を用いれば、ウエハ２００に形成される最表面の膜に不純物が吸着することを抑制することができる。ここで、不純物とは、例えば、最表面の膜を構成する元素以外の元素を含む物質のことをいう。
（半導体装置）
上述した実施形態では、半導体装置としてＦｉｎＦＥＴを例に挙げて説明したが、本発明がこれに限定されることはない。すなわち、本発明は、ＦｉｎＦＥＴ以外の半導体デバイスの製造工程にも適用することが可能である。さらには、液晶パネルの製造工程のパターニング処理、太陽電池の製造工程のパターニング処理、パワーデバイスの製造工程のパターニング処理等の、半導体製造プロセスを利用して基板を処理する技術にも適用可能である。
（８）本発明の好ましい態様
以下に、本発明の好ましい態様について付記する。
［付記１］
本発明の一態様によれば、
凸構造を有した基板の当該凸構造の側に形成された第一のシリコン含有層を研磨する工程と、
前記研磨が施された後の前記第一のシリコン含有層の面内の膜厚分布データを取得する工程と、
前記膜厚分布データに基づき、前記第一のシリコン含有層と当該第一のシリコン含有層上に当該第一のシリコン含有層とは異なる化合物によって形成される第二のシリコン含有層とを有する積層膜について、当該積層膜の前記基板の中心側における膜厚と前記基板の外周側における膜厚との差を小さくさせる処理条件を決定する工程と、
処理ガスを供給して前記第二のシリコン含有層を形成するとともに、当該形成にあたり、前記処理条件に基づき、前記基板の中心側における前記処理ガスの活性種の濃度と前記基板の外周側における前記処理ガスの活性種の濃度とが異なるように前記処理ガスを活性化させて、前記積層膜の膜厚を補正する工程と、
を有する半導体装置の製造方法が提供される。
［付記２］
好ましくは、
前記処理条件は、前記膜厚分布データによって膜厚が小さいことが特定された部分に対して供給する前記処理ガスの活性種の濃度を高くさせるものである
付記１に記載の半導体装置の製造方法が提供される。
［付記３］
好ましくは、
前記基板の外周側における膜厚が前記基板の中心側における膜厚よりも小さいという膜厚分布が前記膜厚分布データによって特定された場合に、前記第二のシリコン含有層を形成する工程にて、前記処理条件に基づき、前記基板の側方から発生させる磁力を前記基板の上方から発生させる磁力よりも大きくした状態で、前記処理ガスを活性化させる
付記２に記載の半導体装置の製造方法が提供される。
［付記４］
好ましくは、
前記基板の外周側における膜厚が前記基板の中心側における膜厚よりも小さいという膜厚分布が前記膜厚分布データによって特定された場合に、前記第二のシリコン含有層を形成する工程にて、前記処理条件に基づき、前記基板の側方から供給される高周波電力を前記基板の上方から供給される高周波電力よりも大きくした状態で、前記処理ガスを活性化させる
付記２または３に記載の半導体装置の製造方法が提供される。
［付記５］
好ましくは、
前記基板の外周側における膜厚が前記基板の中心側における膜厚よりも小さいという膜厚分布が前記膜厚分布データによって特定された場合に、前記第二のシリコン含有層を形成する工程にて、前記処理条件に基づき、前記基板の外周側における電位を前記基板の中心側における電位よりも低くした状態で、前記処理ガスを活性化させる
付記２から４のいずれかに記載の半導体装置の製造方法が提供される。
［付記６］
好ましくは、
前記基板の中心側における膜厚が前記基板の外周側における膜厚よりも小さいという膜厚分布が前記膜厚分布データによって特定された場合に、前記第二のシリコン含有層を形成する工程にて、前記処理条件に基づき、前記基板の上方から発生させる磁力を前記基板の側方から発生させる磁力よりも大きくした状態で、前記処理ガスを活性化させる
付記２に記載の半導体装置の製造方法が提供される。
［付記７］
好ましくは、
前記基板の中心側における膜厚が前記基板の外周側における膜厚よりも小さいという膜厚分布が前記膜厚分布データによって特定された場合に、前記第二のシリコン含有層を形成する工程にて、前記処理条件に基づき、前記基板の上方から供給される高周波電力を前記基板の側方から供給される高周波電力よりも大きくした状態で、前記処理ガスを活性化させる
付記２または６に記載の半導体装置の製造方法が提供される。
［付記８］
好ましくは、
前記基板の中心側における膜厚が前記基板の外周側における膜厚よりも小さいという膜厚分布が前記膜厚分布データによって特定された場合に、前記第二のシリコン含有層を形成する工程にて、前記処理条件に基づき、前記基板の中心側における電位を前記基板の外周側における電位よりも低くした状態で、前記処理ガスを活性化させる
付記２，６，７のいずれかに記載の半導体装置の製造方法が提供される。
［付記９］
好ましくは、
前記第二のシリコン含有層を形成する工程では、前記基板の中心側と外周側とで前記第二のシリコン含有層の膜特性が異なるように前記第二のシリコン含有層を形成する
付記１から８のいずれかに記載の半導体装置の製造方法が提供される。
［付記１０］
好ましくは、
前記第二のシリコン含有層を形成する工程の後に、前記積層膜に対するパターニングを行う工程を行う
付記１から９のいずれかに記載の半導体装置の製造方法が提供される。
［付記１１］
好ましくは、
前記パターニングを行う工程の後に、前記積層膜を除去する工程を行う
付記１０に記載の半導体装置の製造方法が提供される。
［付記１２］
本発明の他の態様によれば、
凸構造を有した基板の当該凸構造の側に形成された第一のシリコン含有層を研磨する研磨装置と、
前記研磨が施された後の前記第一のシリコン含有層の面内の膜厚分布データを測定する測定装置と、
前記膜厚分布データに基づき、前記第一のシリコン含有層と当該第一のシリコン含有層上に当該第一のシリコン含有層とは異なる化合物によって形成される第二のシリコン含有層とを有する積層膜について、当該積層膜における前記基板の中心側の膜厚と前記基板の外周側の膜厚との差を小さくさせる処理条件データを演算するシステムコントローラと、
処理ガスを供給して前記第二のシリコン含有層を形成するとともに、当該形成にあたり、前記処理条件データに基づき、前記基板の中心側における前記処理ガスの活性種の濃度と前記基板の外周側における前記処理ガスの活性種の濃度とが異なるように前記処理ガスを活性化させる基板処理装置と、
を有する基板処理システムが提供される。
［付記１３］
本発明のさらに他の態様によれば、
凸構造を有した基板の当該凸構造の側に形成された第一のシリコン含有層を研磨させる手順と、
前記研磨が施された後の前記第一のシリコン含有層の面内の膜厚分布データを測定させる手順と、
前記膜厚分布データを受信する手順と、
受信した前記膜厚分布データに基づき、前記第一のシリコン含有層と当該第一のシリコン含有層上に当該第一のシリコン含有層とは異なる化合物によって形成される第二のシリコン含有層とを有する積層膜について、当該積層膜における前記基板の中心側の膜厚と前記基板の外周側の膜厚との差を小さくさせる処理条件データを演算する手順と、
前記処理条件データによる処理を実行可能な基板処理装置に前記研磨が施された基板を搬送し、当該基板に対して前記積層膜の一部としての前記第二のシリコン含有層の形成を前記基板処理装置に行わせる手順と、
をコンピュータに実行させるプログラムが提供される。
［付記１４］
本発明のさらに他の態様によれば、
凸構造を有した基板の当該凸構造の側に形成された第一のシリコン含有層を研磨させる手順と、
前記研磨が施された後の前記第一のシリコン含有層の面内の膜厚分布データを測定させる手順と、
前記膜厚分布データを受信する手順と、
受信した前記膜厚分布データに基づき、前記第一のシリコン含有層と当該第一のシリコン含有層上に当該第一のシリコン含有層とは異なる化合物によって形成される第二のシリコン含有層とを有する積層膜について、当該積層膜における前記基板の中心側の膜厚と前記基板の外周側の膜厚との差を小さくさせる処理条件データを演算する手順と、
前記処理条件データによる処理を実行可能な基板処理装置に前記研磨が施された基板を搬送し、当該基板に対して前記積層膜の一部としての前記第二のシリコン含有層の形成を前記基板処理装置に行わせる手順と、
をコンピュータに実行させるプログラムが記録された記録媒体が提供される。
［付記１５］
本発明のさらに他の態様によれば、
凸構造を有し、当該凸構造の側に形成され研磨が施された第一のシリコン含有層を有する基板が収容される処理室と、
前記処理室に第一処理ガスを供給する第一処理ガス供給部と、
前記処理室に第二処理ガスを供給する第二処理ガス供給部と、
前記第二処理ガスを活性化させる活性化部と、
前記研磨が施された前記第一のシリコン含有層の面内の膜厚分布データに基づき、当該第一のシリコン含有層上に当該第一のシリコン含有層とは異なる化合物によって形成される第二のシリコン含有層を有する積層膜について、当該積層膜における前記基板の中心側の膜厚と前記基板の外周側の膜厚との差を小さくさせる処理条件データを演算し、当該処理条件データに基づき、前記基板の中心側における前記第二処理ガスの活性種の濃度と前記基板の外周側における前記第二処理ガスの活性種の濃度とが異なるように前記第二処理ガスを活性化させるべく前記第一処理ガス供給部と前記第二処理ガス供給部と前記活性化部を制御するように構成された制御部と、
を有する基板処理装置が提供される。
１２１…コントローラ、１２１ａ…ＣＰＵ、１２１ｂ…ＲＡＭ、１２１ｃ…記憶装置、１２１ｄ…Ｉ／Ｏポート、２００…ウエハ、２００１…凸構造、２００１ａ…凸構造表面、２００２…凹構造、２００２ａ…凹構造表面、２００４…ゲート絶縁膜、２００５…ｐｏｌｙ−Ｓｉ層（第一のシリコン含有層）、２００６…ＳｉＮ層（第二のシリコン含有層）、２０１…処理空間（処理室）、２０２…処理容器、２１０…基板支持部（サセプタ）、２１２…基板載置台、２１３…ヒータ、２１３ａ…第一ヒータ、２１３ｂ…第二ヒータ、２１９…バイアス調整部、２１９ａ…第一バイアス電極、２１９ｂ…第二バイアス電極、２２０ａ…第一インピーダンス調整部、２２０ｂ…第二インピーダンス調整部、２２１…排気口、２４１ａ…ガス導入口、２４２…共通ガス供給管、２４３…第一ガス供給部、２４４…第二ガス供給部、２４５…第三ガス供給部（パージガス供給部）、２４８…クリーニングガス供給部、２５０ａ…第一コイル、２５０ｄ…第一マッチングボックス、２５０ｃ…第一高周波電源、２５０ｂ…第二コイル、２５０ｅ…第二マッチングボックス、２５０ｆ…第二高周波電源、２５０ｇ…第一電磁石（上部電磁石）、２５０ｉ…第一電磁石電源、２５０ｈ…第二電磁石（側方電磁石）、２５０ｊ…第二電磁石電源、２５０ｋ…遮磁板、２５１…第一プラズマ生成領域、２５２…第二プラズマ生成領域、２５３…第三プラズマ生成領域、２５４…第四プラズマ生成領域、２８３…外部記憶装置、２８５…受信部、６００…基板処理システム、６０１…上位装置、６０２…ゲート絶縁膜形成装置、６０３…第一のシリコン含有層形成装置、６０４…ＣＭＰ装置、６０５…膜厚測定装置、６０６…基板処理装置、６０７…膜厚測定装置、６０８…塗布装置、６０９…露光装置、６１０…現像装置、６１１…エッチング装置、６１５…ネットワーク回線、６００１…コントローラ、６００１ａ…ＣＰＵ、６００１ｂ…ＲＡＭ、６００１ｃ…記憶装置、６００１ｄ…Ｉ／Ｏポート、６００３…外部記憶装置

Claims (5)

  1. 凸構造を有した基板の当該凸構造の側に形成された第一のシリコン含有層を研磨する工程と、
    前記研磨が施された後の前記第一のシリコン含有層の面内の膜厚分布データを取得する工程と、
    前記膜厚分布データに基づき、前記第一のシリコン含有層と当該第一のシリコン含有層上に当該第一のシリコン含有層とは異なる化合物によって形成される第二のシリコン含有層とを有する積層膜について、当該積層膜の前記基板の中心側における膜厚と前記基板の外周側における膜厚との差を小さくさせる処理条件を決定する工程と、
    処理ガスを供給して前記第二のシリコン含有層を形成するとともに、当該形成にあたり、前記処理条件に基づき、前記基板の中心側における前記処理ガスの活性種の濃度と前記基板の外周側における前記処理ガスの活性種の濃度とが異なるように前記処理ガスを活性化させて、前記積層膜の膜厚を補正する工程と、
    を有する半導体装置の製造方法。
  2. 前記処理条件は、前記膜厚分布データによって膜厚が小さいことが特定された部分に対して供給する前記処理ガスの活性種の濃度を高くさせるものである
    請求項１に記載の半導体装置の製造方法。
  3. 凸構造を有した基板の当該凸構造の側に形成された第一のシリコン含有層を研磨させる手順と、
    前記研磨が施された後の前記第一のシリコン含有層の面内の膜厚分布データを測定させる手順と、
    前記膜厚分布データを受信する手順と、
    受信した前記膜厚分布データに基づき、前記第一のシリコン含有層と当該第一のシリコン含有層上に当該第一のシリコン含有層とは異なる化合物によって形成される第二のシリコン含有層とを有する積層膜について、当該積層膜の前記基板の中心側における膜厚と前記基板の外周側における膜厚との差を小さくさせる処理条件データを演算する手順と、
    前記処理条件データによる処理を実行可能な基板処理装置に前記研磨が施された基板を搬送し、当該基板に対して前記積層膜の一部としての前記第二のシリコン含有層の形成を前記基板処理装置に行わせる手順と、
    をコンピュータに実行させるプログラム。
  4. 凸構造を有した基板の当該凸構造の側に形成された第一のシリコン含有層を研磨させる手順と、
    前記研磨が施された後の前記第一のシリコン含有層の面内の膜厚分布データを測定させる手順と、
    前記膜厚分布データを受信する手順と、
    受信した前記膜厚分布データに基づき、前記第一のシリコン含有層と当該第一のシリコン含有層上に当該第一のシリコン含有層とは異なる化合物によって形成される第二のシリコン含有層とを有する積層膜について、当該積層膜の前記基板の中心側における膜厚と前記基板の外周側における膜厚との差を小さくさせる処理条件データを演算する手順と、
    前記処理条件データによる処理を実行可能な基板処理装置に前記研磨が施された基板を搬送し、当該基板に対して前記積層膜の一部としての前記第二のシリコン含有層の形成を前記基板処理装置に行わせる手順と、
    をコンピュータに実行させるプログラムが記録された記録媒体。
  5. 凸構造を有した基板の当該凸構造の側に形成された第一のシリコン含有層を研磨する研磨装置と、
    前記研磨が施された後の前記第一のシリコン含有層の面内の膜厚分布データを測定する測定装置と、
    前記膜厚分布データに基づき、前記第一のシリコン含有層と当該第一のシリコン含有層上に当該第一のシリコン含有層とは異なる化合物によって形成される第二のシリコン含有層とを有する積層膜について、当該積層膜の前記基板の中心側における膜厚と前記基板の外周側における膜厚との差を小さくさせる処理条件データを演算するシステムコントローラと、
    処理ガスを供給して前記第二のシリコン含有層を形成するとともに、当該形成にあたり、前記処理条件データに基づき、前記基板の中心側における前記処理ガスの活性種の濃度と前記基板の外周側における前記処理ガスの活性種の濃度とが異なるように前記処理ガスを活性化させる基板処理装置と、
    を有する基板処理システム。
JP2015156551A 2015-08-07 2015-08-07 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置 Active JP6153975B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015156551A JP6153975B2 (ja) 2015-08-07 2015-08-07 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
KR1020160099311A KR101789588B1 (ko) 2015-08-07 2016-08-04 반도체 장치의 제조 방법, 프로그램, 기판 처리 시스템 및 기록 매체
US15/229,590 US20170040232A1 (en) 2015-08-07 2016-08-05 Method of manufacturing semiconductor device
TW105124982A TWI626683B (zh) 2015-08-07 2016-08-05 Semiconductor device manufacturing method, program, recording medium and substrate processing system
CN201610639151.0A CN106449408A (zh) 2015-08-07 2016-08-05 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015156551A JP6153975B2 (ja) 2015-08-07 2015-08-07 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置

Publications (2)

Publication Number Publication Date
JP2017037887A true JP2017037887A (ja) 2017-02-16
JP6153975B2 JP6153975B2 (ja) 2017-06-28

Family

ID=58047837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015156551A Active JP6153975B2 (ja) 2015-08-07 2015-08-07 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置

Country Status (5)

Country Link
US (1) US20170040232A1 (ja)
JP (1) JP6153975B2 (ja)
KR (1) KR101789588B1 (ja)
CN (1) CN106449408A (ja)
TW (1) TWI626683B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106919284A (zh) * 2017-02-27 2017-07-04 京东方科技集团股份有限公司 触控基板及其制作方法、电子装置
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2019169662A (ja) * 2018-03-26 2019-10-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、プログラムおよび基板処理装置
JP7161603B2 (ja) * 2019-03-15 2022-10-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
JP7222946B2 (ja) * 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
US11862482B2 (en) * 2021-03-11 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor substrate bonding tool and methods of operation

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
JPH09143722A (ja) * 1995-11-08 1997-06-03 Samsung Electron Co Ltd 半導体素子の薄膜形成プログラムの補正方法及び薄膜厚測定装置
JP2000353693A (ja) * 1999-06-11 2000-12-19 Kokusai Electric Co Ltd プラズマ処理装置
JP2001015495A (ja) * 1999-04-28 2001-01-19 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
US20010037770A1 (en) * 2000-04-27 2001-11-08 Toru Otsubo Plasma processing apparatus and processing method
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
US20090036029A1 (en) * 2007-07-31 2009-02-05 Thomas Ortleb Advanced automatic deposition profile targeting and control by applying advanced polish endpoint system feedback
JP2011228436A (ja) * 2010-04-19 2011-11-10 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
WO2014069094A1 (ja) * 2012-11-02 2014-05-08 キヤノンアネルバ株式会社 半導体装置の製造方法、イオンビームエッチング装置及び制御装置
JP2014531770A (ja) * 2011-09-30 2014-11-27 インテル・コーポレーション トランジスタゲート用のキャップ誘電体構造
US20160293498A1 (en) * 2015-03-31 2016-10-06 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3140934B2 (ja) * 1994-08-23 2001-03-05 東京エレクトロン株式会社 プラズマ装置
US6070551A (en) * 1996-05-13 2000-06-06 Applied Materials, Inc. Deposition chamber and method for depositing low dielectric constant films
US6308654B1 (en) * 1996-10-18 2001-10-30 Applied Materials, Inc. Inductively coupled parallel-plate plasma reactor with a conical dome
US6033921A (en) * 1998-04-06 2000-03-07 Advanced Micro Devices, Inc. Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface
JP4575471B2 (ja) * 2008-03-28 2010-11-04 株式会社東芝 半導体装置および半導体装置の製造方法
JP2011068090A (ja) 2009-09-28 2011-04-07 Seiko Epson Corp 露光ヘッド、画像形成装置
US8853084B2 (en) * 2013-01-31 2014-10-07 International Business Machines Corporation Self-adjusting gate hard mask

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
JPH09143722A (ja) * 1995-11-08 1997-06-03 Samsung Electron Co Ltd 半導体素子の薄膜形成プログラムの補正方法及び薄膜厚測定装置
JP2001015495A (ja) * 1999-04-28 2001-01-19 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JP2000353693A (ja) * 1999-06-11 2000-12-19 Kokusai Electric Co Ltd プラズマ処理装置
US20010037770A1 (en) * 2000-04-27 2001-11-08 Toru Otsubo Plasma processing apparatus and processing method
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
US20090036029A1 (en) * 2007-07-31 2009-02-05 Thomas Ortleb Advanced automatic deposition profile targeting and control by applying advanced polish endpoint system feedback
JP2011228436A (ja) * 2010-04-19 2011-11-10 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP2014531770A (ja) * 2011-09-30 2014-11-27 インテル・コーポレーション トランジスタゲート用のキャップ誘電体構造
WO2014069094A1 (ja) * 2012-11-02 2014-05-08 キヤノンアネルバ株式会社 半導体装置の製造方法、イオンビームエッチング装置及び制御装置
US20160293498A1 (en) * 2015-03-31 2016-10-06 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP6153975B2 (ja) 2017-06-28
US20170040232A1 (en) 2017-02-09
TWI626683B (zh) 2018-06-11
TW201707080A (zh) 2017-02-16
KR20170017782A (ko) 2017-02-15
CN106449408A (zh) 2017-02-22
KR101789588B1 (ko) 2017-10-25

Similar Documents

Publication Publication Date Title
JP6153975B2 (ja) 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
JP6230573B2 (ja) 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置
JP6109224B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
US10978361B2 (en) Substrate processing apparatus and recording medium
JP6126155B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
KR101846848B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6046757B2 (ja) 基板処理装置、半導体装置の製造方法、プログラム
JP6151745B2 (ja) 基板処理装置、基板処理システム、半導体装置の製造方法、プログラム及び記録媒体
JP6072845B2 (ja) 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム
JP6549074B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170531

R150 Certificate of patent or registration of utility model

Ref document number: 6153975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250