[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2017037301A - 表示パネルおよびその作製方法 - Google Patents

表示パネルおよびその作製方法 Download PDF

Info

Publication number
JP2017037301A
JP2017037301A JP2016151003A JP2016151003A JP2017037301A JP 2017037301 A JP2017037301 A JP 2017037301A JP 2016151003 A JP2016151003 A JP 2016151003A JP 2016151003 A JP2016151003 A JP 2016151003A JP 2017037301 A JP2017037301 A JP 2017037301A
Authority
JP
Japan
Prior art keywords
film
conductive film
display
transistor
display element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016151003A
Other languages
English (en)
Other versions
JP6815122B2 (ja
JP2017037301A5 (ja
Inventor
桑原　秀明
Hideaki Kuwabara
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017037301A publication Critical patent/JP2017037301A/ja
Publication of JP2017037301A5 publication Critical patent/JP2017037301A5/ja
Application granted granted Critical
Publication of JP6815122B2 publication Critical patent/JP6815122B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133342—Constructional arrangements; Manufacturing methods for double-sided displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/44—Arrangements combining different electro-active layers, e.g. electrochromic, liquid crystal or electroluminescent layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3035—Edge emission

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】本発明の一態様は、利便性または信頼性に優れた新規な表示パネルを提供する。
【解決手段】反射表示モードと、発光表示モードの２種類の表示手段を有する表示装置であり、発光表示モードにおいては、反射型の表示素子の画素電極は開口部を有し、開口部と重なる発光素子からの発光が開口部を通過して表示がなされる構成を有している。反射型の表示素子のスイッチング素子と、発光素子に電気的に接続されたスイッチング素子は、同一基板上に形成され、シリコンを含む膜、具体的にはポリシリコン膜をチャネル形成領域とするトランジスタである。
【選択図】図１５

Description

本発明の一態様は、表示パネルおよびその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
バックライトとして面発光を行う光源を用い、透過型の液晶表示装置を組み合わせることで消費電力の低減と表示品質の低下の抑制を両立する液晶表示装置が、知られている（特許文献１）。
特開２０１１−２４８３５１号公報
本発明の一態様は、利便性または信頼性に優れた新規な表示パネルを提供することを課題の一とする。
表示パネルは、機能ブロック毎に画像表示を行う画素回路や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの駆動回路を有する。画素回路と駆動回路は、部品点数の削減や、作製コストの低減のため、一枚の基板上に形成されることが好ましい。
表示パネルの駆動回路の幅を狭くして、さらなる狭額縁化を図れる構成を提供することも課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、反射表示モードと、発光表示モードの２種類の表示手段を有する表示装置であり、発光表示モードにおいては、反射型の表示素子の画素電極は第２の開口部を有し、第２の開口部と重なる発光素子からの発光が第２の開口部を通過して表示がなされる構成を有している。反射型の表示素子のスイッチング素子と、発光素子に電気的に接続されたスイッチング素子は、同一基板上に形成され、シリコンを含む膜、具体的にはポリシリコン膜をチャネル形成領域とするトランジスタである。
本発明の一態様は、駆動回路と、駆動回路と電気的に接続される信号線と、画素と、を有し、画素は、信号線と電気的に接続され、画素は、第１の表示素子と、第１の導電膜と、第２の導電膜と、絶縁膜と、画素回路と、第２の表示素子と、を有し、第１の導電膜は、第１の表示素子と電気的に接続され、第２の導電膜は、第１の導電膜と重なる領域を備え、絶縁膜は、第２の導電膜と第１の導電膜の間に挟まれる領域を備え、絶縁膜は、第１の開口部を備え、第２の導電膜は、第１の開口部において第１の導電膜と電気的に接続され、画素回路は、第２の導電膜と電気的に接続され、画素回路は、信号線と電気的に接続され、画素回路は、トランジスタを含み、トランジスタは、シリコンを含む表示パネルである。
トランジスタは、絶縁表面上に設けられた結晶質半導体膜（代表的には、ポリシリコン膜、微結晶シリコン膜など）を活性層に用いたトランジスタを用いる。駆動回路においてトランジスタの活性層の上下にゲート電極を設けることでオン電流を増大させることができる。ポリシリコン膜を用いるトランジスタは電界効果移動度が高く、トランジスタの信頼性も高い。ポリシリコン膜を用いる場合、ドーパントを選択的にドープすることでｐチャネル型トランジスタとｎチャネル型トランジスタを同一基板上に形成することができ、それらを相補的に組み合わせたＣＭＯＳ回路を作製できるため、駆動回路の占有面積を縮小することができる。
表示パネルのスイッチ素子として機能する画素トランジスタと保持容量を有する画素部は、液晶に電圧を印加して駆動させている。液晶は交流で駆動させる必要があり、フレーム反転駆動と呼ばれる方式が多く採用されている。したがって、要求されるトランジスタの特性はオフ電流（Ｉｏｆｆ：トランジスタがオフ動作時に流れるドレイン電流値）が十分低いというものである。しかし、ポリシリコン膜を用いたトランジスタは、ドレイン接合耐圧が低く、オフ電流が大きくなるという欠点が指摘されている。
そこで、この問題を解決するための手段として低濃度不純物領域（ＬＤＤ：Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）を設けるＬＤＤ構造（チャネル形成領域と高濃度に不純物元素が添加されたソース領域またはドレイン領域との間に低濃度の不純物領域を設けた構造）を設ける。また、チャネル形成領域に接してオフセット領域を設けてもよい。オフセット領域とは、チャネル形成領域に含まれる不純物濃度と同じであり、ゲート電極に重なっていない領域を指すこととする。
本発明の一態様の駆動回路のトランジスタは、第１の導電膜上に第１の絶縁層を有し、第１の絶縁層上にチャネル形成領域を有する半導体層を有し、半導体層上に第２の絶縁層を有し、第２の絶縁層上に第２の導電膜を有し、第２の導電膜は、第２の絶縁層を介して半導体層の側面を覆い、半導体層は、チャネル幅方向の断面において、第１の導電膜と第２の導電膜とで囲まれた構造を有する。
第１の導電膜と第２の導電膜は電気的に接続し、同電位としてもよく、その場合には、チャネル幅方向の断面において、同電位の複数の導電膜によって半導体層の上下左右を電気的（電界的）に包みこんだ構造となる。また、トランジスタの活性層の上下にゲート電極を設けることで外部からの電圧の影響をチャネル形成領域へ与えられることを防ぐ電界シールドの機能を有している。トランジスタの上下に異なる表示素子を設ける場合には特に有用である。また、複数の導電膜は遮光膜としても機能する。
本発明の一態様の駆動回路のトランジスタにおいて、ゲート電極として機能する第２の導電膜は、チャネル幅方向の断面において、半導体膜の側面側も取り囲み、電気的（電界的）に包みこむ機能を有すると言える。この構造により、トランジスタのオン電流を増大させることができる。このようなトランジスタの構造を、Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ（Ｓ−Ｃｈａｎｎｅｌ）構造とよぶ。なお、Ｓ−Ｃｈａｎｎｅｌ構造では、電流は半導体膜の全体（バルク）を流れる。具体的には、ｎ型である場合、即ち蓄積型でチャネル形成領域における不純物密度がＮｄ＝１Ｅ１５ｃｍ−３以下ではバルク電流が流れる。また、ｐ型である場合、即ち反転型であっても不純物密度がＮｄ＝１Ｅ１５ｃｍ−３以下ではバルク電流が流れる。半導体膜の内部を電流が流れることで、界面散乱の影響を受けにくいため、高いオン電流を得ることができる。なお、半導体膜を厚くすると、オン電流を向上させることができる。また、Ｓ−Ｃｈａｎｎｅｌ構造とすることにより、優れたＳ値を得ることができる。Ｖｔｈ近傍またはそれ以下におけるドレイン電流とゲート電圧の関係はサブスレッショルド特性とも呼ばれ、スイッチング素子としてトランジスタの性能を決める重要な特性である。このサブスレッショルド特性の良さを表す定数としてサブスレッショルド係数（以下、Ｓ値と省略して記す）が用いられている。Ｓ値が小さければ小さいほど、トランジスタは高速で低消費電力の動作が可能となる。
非晶質シリコン膜にレーザー光を照射して多結晶シリコン膜とし、多結晶シリコン膜をトランジスタのチャネル形成領域として用いる場合、レーザー光を照射して形成されるグレインバンダリは、多結晶シリコン膜の下方まで到達しているため、半導体膜界面よりも半導体膜のバルクを流れる。従ってＳ−Ｃｈａｎｎｅｌ構造とすることで、レーザー光の照射エネルギーのバラツキによる影響が低減できる。
本発明の一態様の駆動回路のトランジスタにおいては、半導体膜に垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される。すなわち、半導体膜の全体的にゲート電界が印加されることとなり、電流は半導体膜のバルクを流れる。これによって、トランジスタの電界効果移動度の向上を図ることが可能となる。また、Ｓ−Ｃｈａｎｎｅｌ構造とすることで、不純物のバラツキもバルク全体に効くため、電気特性の変動の抑制を図ることができる。
また、駆動回路に用いるトランジスタの構造をＳ−Ｃｈａｎｎｅｌ構造とすることでチャネル幅Ｗを狭くすることができるため、駆動回路の面積を縮小でき、例えば、０．５ｍｍ、好ましくは０．３ｍｍといった幅にまで駆動回路の幅を狭くして、さらなる狭額縁化を実現できる。駆動回路部分は遮光している構成とするが、狭額縁化をより進めると、画素と駆動回路の間隔が小さくなることにより、外光がわずかに駆動回路にも照射される恐れがある。
また、本明細書で開示する新規な表示パネルは屋外でも使用可能であり、Ｓ−Ｃｈａｎｎｅｌ構造は、チャネル形成領域が金属膜で囲まれた構成であるため、外光からの遮光に優れており、屋外での使用が多くとも新規な表示パネルの駆動回路における光劣化を低減できる。
アクティブマトリクス型表示装置の画素回路のトランジスタをＳ−Ｃｈａｎｎｅｌ構造としてもよい。例えば、有機ＥＬ素子において、定電流源として用いるトランジスタの構造をＳ−Ｃｈａｎｎｅｌ構造とすると、劣化を抑制できるため、特に有効である。
本発明の一態様によれば、利便性または信頼性に優れた新規な表示パネルを提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る表示パネルの構成を説明する上面図。 実施の形態に係る表示パネルの構成を説明する断面図。 実施の形態に係る画素回路を説明する回路図。 実施の形態に係る表示パネルの構成を説明する上面図。 本発明の一態様を示す上面図、及び断面図である。 本発明の一態様を示す上面図、及び断面図である。 本発明の一態様を示す上面図、及び断面図である。 本発明の一態様を示す上面図、及び断面図である。 本発明の一態様を示す上面図、及び断面図である。 本発明の一態様を示す断面図である。 実施の形態に係る表示パネルの作製方法を説明するフロー図。 実施の形態に係る情報処理装置の構成を説明するブロック図および投影図。 実施の形態に係る電子機器の構成を説明する図。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図である。 実施の形態に係る電子機器の構成を説明する斜視図。 実施の形態に係る電子機器の構成を説明する斜視図及び断面図。
本発明の一態様の表示パネルは、第１の表示素子と、第１の表示素子と電気的に接続される第１の導電膜と、第１の導電膜と重なる領域を備える第２の導電膜と、第２の導電膜と第１の導電膜の間に挟まれる領域を備える絶縁膜と、第２の導電膜と電気的に接続される画素回路と、画素回路と電気的に接続される第２の表示素子と、を含み、絶縁膜は第１の開口部を備え、第２の導電膜は第１の導電膜と第１の開口部で電気的に接続される。
これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第１の表示素子と、第１の表示素子とは異なる方法を用いて表示をする第２の表示素子と、を駆動することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）図１は本発明の一態様の表示パネル７００の構成を説明する図である。図１（Ａ）は本発明の一態様の表示パネル７００の下面図である。図１（Ｂ−１）は図１（Ａ）の一部を説明する下面図であり、図１（Ｂ−２）は図１（Ｂ−１）に図示する一部の構成を省略して説明する下面図である。また、図１（Ｃ）は円形の表示部とする場合の上面図の一例である。
図２は本発明の一態様の表示パネル７００の構成を説明する図である。図２（Ａ）は図１（Ａ）の切断線Ｘ１−Ｘ２、Ｘ３−Ｘ４、Ｘ９−Ｘ１０、Ｘ１１−Ｘ１２における断面図、図１（Ｂ）の切断線Ｘ５−Ｘ６、Ｘ７−Ｘ８における断面図である。図２（Ｂ）は表示パネルの一部の構成を説明する断面図である。
図３は本発明の一態様の表示パネル７００の構成を説明する図である。図３は本発明の一態様の表示パネル７００が備える画素回路に用いることができる画素回路５３０（ｉ，ｊ）および画素回路５３０（ｉ，ｊ＋１）の回路図である。
図４は本発明の一態様の表示パネル７００の構成を説明する図である。図４は本発明の一態様の表示パネル７００に用いることができる画素および配線等の配置を説明するブロック図である。図４（Ｂ−１）および図４（Ｂ−２）は本発明の一態様の表示パネル７００に用いることができる開口部７５１Ｈの配置を説明する模式図である。
＜表示パネルの構成例１．＞本実施の形態で説明する表示パネル７００は、信号線Ｓ１（ｊ）と、画素７０２（ｉ，ｊ）と、を有する（図１（Ｂ−１）および図１（Ｂ−２）参照）。
画素７０２（ｉ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される。
画素７０２（ｉ，ｊ）は、第１の表示素子７５０（ｉ，ｊ）と、第１の導電膜と、第２の導電膜と、第２の絶縁膜５０１Ｃと、画素回路５３０（ｉ，ｊ）と、第２の表示素子５５０（ｉ，ｊ）と、を有する（図２（Ａ）および図３参照）。本実施の形態ではトップゲート型のトランジスタを図示したが、特に限定されず、例えば、ボトムゲート型のトランジスタを用いることもできる。
第１の導電膜は、第１の表示素子７５０（ｉ，ｊ）と電気的に接続される（図２（Ａ）参照）。例えば、第１の導電膜を、第１の表示素子７５０（ｉ，ｊ）の第１の電極７５１（ｉ，ｊ）に用いることができる。
第２の導電膜は、第１の導電膜と重なる領域を備える。例えば、第２の導電膜を、スイッチＳＷ１に用いることができるトランジスタのソース電極またはドレイン電極として機能する導電膜５１２Ｂに用いることができる。なお、導電膜５０４、導電膜５１２Ａ、導電膜５１２Ｂは絶縁膜５１６、５１８で覆われる。
第２の絶縁膜５０１Ｃは、第２の導電膜と第１の導電膜の間に挟まれる領域を備える。
画素回路５３０（ｉ，ｊ）は、第２の導電膜と電気的に接続される。例えば、第２の導電膜をソース電極またはドレイン電極として機能する導電膜５１２Ｂに用いたトランジスタを、画素回路５３０（ｉ，ｊ）のスイッチＳＷ１に用いることができる（図２（Ａ）および図３参照）。
第２の表示素子５５０（ｉ，ｊ）は、画素回路５３０（ｉ，ｊ）と電気的に接続される。
第２の絶縁膜５０１Ｃは、開口部５９１Ａを備える（図２（Ａ）参照）。
第２の導電膜は、開口部５９１Ａにおいて第１の導電膜と電気的に接続される。例えば、導電膜５１２Ｂは、第１の導電膜を兼ねる第１の電極７５１（ｉ，ｊ）と電気的に接続される。
画素回路５３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される（図３参照）。なお、導電膜５１２Ａは、信号線Ｓ１（ｊ）と電気的に接続される（図２（Ａ）および図３参照）。
第１の電極７５１（ｉ，ｊ）は、第２の絶縁膜５０１Ｃに埋め込まれた側端部を備える。
また、本実施の形態で説明する表示パネルの画素回路５３０（ｉ，ｊ）は、スイッチＳＷ１を備える。スイッチＳＷ１はトランジスタを含み、トランジスタは、シリコンを含む。
また、本実施の形態で説明する表示パネルの第２の表示素子５５０（ｉ，ｊ）は、第１の表示素子７５０（ｉ，ｊ）が表示をする方向と同一の方向に表示をする機能を備える。例えば、外光を反射する強度を制御して第１の表示素子７５０（ｉ，ｊ）が表示をする方向を、破線の矢印で図中に示す。また、第２の表示素子５５０（ｉ，ｊ）が表示をする方向を、実線の矢印で図中に示す（図２（Ａ）参照）。
また、本実施の形態で説明する表示パネルの第２の表示素子５５０（ｉ，ｊ）は、第１の表示素子７５０（ｉ，ｊ）が表示をする領域に囲まれた領域に表示をする機能を備える（図４（Ｂ−１）または図４（Ｂ−２）参照）。なお、第１の表示素子７５０（ｉ，ｊ）は、第１の電極７５１（ｉ，ｊ）と重なる領域に表示をし、第２の表示素子５５０（ｉ，ｊ）は、開口部７５１Ｈと重なる領域に表示をする。
また、本実施の形態で説明する表示パネルの第１の表示素子７５０（ｉ，ｊ）は、入射する光を反射する機能を備える反射膜と、反射する光の強さを制御する機能と、を有する。そして、反射膜は、開口部７５１Ｈを備える。なお、例えば、第１の表示素子７５０（ｉ，ｊ）の反射膜に、第１の導電膜または第１の電極７５１（ｉ，ｊ）等を用いることができる。
また、第２の表示素子５５０（ｉ，ｊ）は、開口部７５１Ｈに向けて光を射出する機能を有する。
また、本実施の形態で説明する表示パネルは、画素７０２（ｉ，ｊ）と、一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）と、を有する（図４（Ａ）参照）。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。
また、本実施の形態で説明する表示パネルは、走査線Ｇ２（ｉ）と、配線ＣＳＣＯＭと、配線ＡＮＯと、を有する。
一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、画素７０２（ｉ，ｊ）を含み、行方向（図中に矢印Ｒで示す方向）に配設される。
また、他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、画素７０２（ｉ，ｊ）を含み、行方向と交差する列方向（図中に矢印Ｃで示す方向）に配設される。
走査線Ｇ１（ｉ）は、行方向に配設される一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と電気的に接続される。
列方向に配設される他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される。
例えば、画素７０２（ｉ，ｊ）の行方向に隣接する画素７０２（ｉ，ｊ＋１）は、画素７０２（ｉ，ｊ）に対する開口部７５１Ｈの配置と異なるように画素７０２（ｉ，ｊ＋１）に配置される開口部を備える（図４（Ｂ−１）参照）。
例えば、画素７０２（ｉ，ｊ）の列方向に隣接する画素７０２（ｉ＋１，ｊ）は、画素７０２（ｉ，ｊ）に対する開口部７５１Ｈの配置と異なるように画素７０２（ｉ＋１，ｊ）に配置される開口部を備える（図４（Ｂ−２）参照）。なお、例えば、第１の電極７５１（ｉ，ｊ）を反射膜に用いることができる。
また、本実施の形態で説明する表示パネルは、端子５１９Ｂと、導電膜５１１Ｂと、を有する（図２（Ａ）参照）。
第２の絶縁膜５０１Ｃは、端子５１９Ｂおよび導電膜５１１Ｂの間に挟まれる領域を備える。また、第２の絶縁膜５０１Ｃは、開口部５９１Ｂを備える。
端子５１９Ｂは、開口部５９１Ｂにおいて導電膜５１１Ｂと電気的に接続される。また、導電膜５１１Ｂは、画素回路５３０（ｉ，ｊ）と電気的に接続される。なお、例えば、第１の電極７５１（ｉ，ｊ）または第１の導電膜を反射膜に用いる場合、端子５１９Ｂの接点として機能する面は、第１の電極７５１（ｉ，ｊ）の、第１の表示素子７５０（ｉ，ｊ）に入射する光に向いている面と同じ方向を向いている。
これにより、各端子を介して電力または信号を、画素回路に供給することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。
また、本実施の形態で説明する表示パネルの第１の表示素子７５０（ｉ，ｊ）は、液晶材料を含む層７５３と、第１の電極７５１（ｉ，ｊ）および第２の電極７５２と、を備える。なお、第２の電極７５２は、第１の電極７５１（ｉ，ｊ）との間に液晶材料の配向を制御する電界が形成されるように配置される。
また、本実施の形態で説明する表示パネルは、配向膜ＡＦ１および配向膜ＡＦ２を備える。配向膜ＡＦ２は、配向膜ＡＦ１との間に液晶材料を含む層７５３を挟むように配設される。
また、本実施の形態で説明する表示パネルの第２の表示素子５５０（ｉ，ｊ）は、第３の電極５５１（ｉ，ｊ）と、第４の電極５５２と、発光性の有機化合物を含む層５５３（ｊ）と、を備える。
第４の電極５５２は、第３の電極５５１（ｉ，ｊ）と重なる領域を備える。発光性の有機化合物を含む層５５３（ｊ）は、第３の電極５５１および第４の電極５５２の間に配設される。そして、第３の電極５５１（ｉ，ｊ）は、接続部５２２において、画素回路５３０（ｉ，ｊ）と電気的に接続される。
また、本実施の形態で説明する表示パネルの画素７０２（ｉ，ｊ）は、着色膜ＣＦ１と、遮光膜ＢＭと、絶縁膜７７１と、機能膜７７０Ｐと、を有する。
着色膜ＣＦ１は、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。遮光膜ＢＭは、第１の表示素子７５０（ｉ，ｊ）と重なる領域に開口部を備える。
絶縁膜７７１は、着色膜ＣＦ１と液晶材料を含む層７５３の間または遮光膜ＢＭと液晶材料を含む層７５３の間に配設される。これにより、着色膜ＣＦ１の厚さに基づく凹凸を平坦にすることができる。または、遮光膜ＢＭまたは着色膜ＣＦ１等から液晶材料を含む層７５３への不純物の拡散を、抑制することができる。
機能膜７７０Ｐは、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。機能膜７７０Ｐは、第１の表示素子７５０（ｉ，ｊ）との間に基板７７０を挟むように配設される。
また、本実施の形態で説明する表示パネルは、基板５７０と、基板７７０と、機能層５２０と、を有する。
基板７７０は、基板５７０と重なる領域を備える。機能層５２０は、基板５７０および基板７７０の間に配設される。
機能層５２０は、画素回路５３０（ｉ，ｊ）と、第２の表示素子５５０（ｉ，ｊ）と、絶縁膜５２１と、絶縁膜５２８と、を含む。
絶縁膜５２１は、画素回路５３０（ｉ，ｊ）および第２の表示素子５５０（ｉ，ｊ）の間に配設される。
絶縁膜５２８は、絶縁膜５２１および基板５７０の間に配設され、第２の表示素子５５０（ｉ，ｊ）と重なる領域に開口部を備える。第３の電極５５１の周縁に沿って形成される絶縁膜５２８は、第３の電極５５１および第４の電極の短絡を防止することができる。
また、本実施の形態で説明する表示パネルは、接合層５０５と、封止材７０５と、構造体ＫＢ１と、を有する。
接合層５０５は、機能層５２０および基板５７０の間に配設され、機能層５２０および基板５７０を貼り合せる機能を備える。
封止材７０５は、機能層５２０および基板７７０の間に配設され、機能層５２０および基板５７０を貼り合わせる機能を備える。
構造体ＫＢ１は、機能層５２０および基板５７０の間に所定の間隙を設ける機能を備える。
また、本実施の形態で説明する表示パネルは、端子５１９Ｃと、導電膜５１１Ｃと、導電体ＣＰと、を有する。
第２の絶縁膜５０１Ｃは、端子５１９Ｃおよび導電膜５１１Ｃの間に挟まれる領域を備える。また、第２の絶縁膜５０１Ｃは、開口部５９１Ｃを備える。
端子５１９Ｃは、開口部５９１Ｃにおいて導電膜５１１Ｃと電気的に接続される。また、導電膜５１１Ｃは、画素回路５３０（ｉ，ｊ）と電気的に接続される。
導電体ＣＰは、端子５１９Ｃと第２の電極７５２の間に挟まれ、端子５１９Ｃと第２の電極７５２を電気的に接続する。例えば、導電性の粒子を導電体ＣＰに用いることができる。
また、本実施の形態で説明する表示パネルは、駆動回路ＧＤと、駆動回路ＳＤと、を有する（図１（Ａ）および図４（Ａ）参照）。
駆動回路ＧＤは、走査線Ｇ１（ｉ）と電気的に接続される。駆動回路ＧＤは、例えばトランジスタＭＤを備える。具体的には、画素回路５３０（ｉ，ｊ）に含まれるトランジスタと同じ工程で形成することができるトランジスタをトランジスタＭＤに用いることができる（図２（Ａ）参照）。なお、トランジスタＭＤは、チャネル形成領域の上下にゲート電極を有している。即ち、導電膜５１９Ｄと、導電膜５１７との間にチャネル形成領域が挟まれている。また、駆動回路ＳＤの少なくとも一つのトランジスタをチャネル形成領域の上下にゲート電極を有している構造、具体的にはＳ−Ｃｈａｎｎｅｌ構造とすることが好ましい。
駆動回路ＳＤは、信号線Ｓ１（ｊ）と電気的に接続される。駆動回路ＳＤは、例えば端子５１９Ｂまたは端子５１９Ｃと同一の工程で形成することができる端子に導電材料を用いて電気的に接続される。なお、導電膜５１９Ｄは、同じ材料で形成され、端子５１９Ｂと同一の工程で形成することができるが、必要がなければ電気的に接続しなくてもよい。
以下に、表示パネルを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば第１の導電膜を、第１の電極７５１（ｉ，ｊ）に用いることができる。また、第１の導電膜を、反射膜に用いることができる。
また、第２の導電膜を、トランジスタのソース電極またはドレイン電極の機能を備える導電膜５１２Ｂに用いることができる。
《構成例１．》本発明の一態様の表示パネルは、基板５７０、基板７７０、構造体ＫＢ１封止材７０５または接合層５０５、を有する。
また、本発明の一態様の表示パネルは、機能層５２０、絶縁膜５２１、絶縁膜５２８、を有する。
また、本発明の一態様の表示パネルは、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ、配線ＡＮＯを有する。
また、本発明の一態様の表示パネルは、第１の導電膜または第２の導電膜を有する。
また、本発明の一態様の表示パネルは、端子５１９Ｂ、端子５１９Ｃ、導電膜５１１Ｂまたは導電膜５１１Ｃを有する。
また、本発明の一態様の表示パネルは、画素回路５３０（ｉ，ｊ）、スイッチＳＷ１、を有する。
また、本発明の一態様の表示パネルは、第１の表示素子７５０（ｉ，ｊ）、第１の電極７５１（ｉ，ｊ）、反射膜、開口部７５１Ｈ、液晶材料を含む層７５３、第２の電極７５２、を有する。
また、本発明の一態様の表示パネルは、配向膜ＡＦ１、配向膜ＡＦ２、着色膜ＣＦ１、遮光膜ＢＭ、絶縁膜７７１、機能膜７７０Ｐを有する。
また、本発明の一態様の表示パネルは、第２の表示素子５５０（ｉ，ｊ）、第３の電極５５１（ｉ，ｊ）、第４の電極５５２または発光性の有機化合物を含む層５５３（ｊ）を有する。
また、本発明の一態様の表示パネルは、第２の絶縁膜５０１Ｃを有する。
また、本発明の一態様の表示パネルは、駆動回路ＧＤまたは駆動回路ＳＤを有する。
《基板５７０》作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５７０等に用いることができる。具体的には厚さ０．７ｍｍの無アルカリガラスを用いることができる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板５７０等に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板５７０等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板５７０等に用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を、基板５７０等に用いることができる。具体的には、無機酸化物膜、または無機窒化物膜等を、基板５７０等に用いることができる。例えば、酸化シリコン、窒化シリコン、酸化アルミニウム膜等を、基板５７０等に用いることができる。ステンレス（ＳＵＳとも呼ぶ）またはアルミニウム等を、基板５７０等に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板５７０等に用いることもできる。これにより、単結晶シリコンを用いた半導体素子を基板５７０等に形成することができる。
例えば、可撓性を有する基板となる樹脂フィルムまたはプラスチック等の有機材料を基板５７０等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリウレタン、ポリカーボネート、エポキシ樹脂、アクリル樹脂、シロキサン結合を有する樹脂等の樹脂フィルムまたは樹脂板または積層体等を、基板５７０等に用いることができる。
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基板５７０等に用いることができる。また、基板５７０としてシリコーン樹脂を用いる場合、エラストマーの一種であり、伸縮性を有し、ヤング率が０．１ＭＰａ以上１０ＭＰａ以下である。伸縮性を有する材料としては、シリコーン樹脂の他にアクリルゴム、熱可塑性エラストマーなどを用いることができる。
また、紙または木材などを基板５７０等に用いることができる。
例えば、可撓性を有する基板を基板５７０等に用いることができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板５７０等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板５７０等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板５７０等に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板５７０等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板５７０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基板５７０等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基板５７０等に用いることができる。
なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板５７０等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。
《基板７７０》例えば、透光性を備える材料を基板７７０に用いることができる。具体的には、基板５７０に用いることができる材料から選択された材料を基板７７０に用いることができる。具体的には厚さ０．７ｍｍまたは厚さ０．１ｍｍ程度まで研磨した無アルカリガラスを用いることができる。基板７７０と基板５７０の両方を可撓性を有する基板とする場合、可撓性を有する表示装置とすることもできる。
《構造体ＫＢ１》例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体ＫＢ１等に用いることができる。これにより、構造体ＫＢ１等を挟む構成の間に所定の間隔を設けることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体ＫＢ１等に用いることができる。また、感光性を有する材料を用いて形成してもよい。
《封止材７０５》無機材料、有機材料または無機材料と有機材料の複合材料等を封止材７０５等に用いることができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７０５等に用いることができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着剤等の有機材料を封止材７０５等に用いることができる。
封止材７０５として、具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を用いることができる。
《接合層５０５》例えば、封止材７０５に用いることができる材料を接合層５０５に用いることができる。
《絶縁膜５２１》例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜５２１等に用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜５２１等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜５２１等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを絶縁膜５２１等に用いることができる。また、感光性を有する材料を用いて形成してもよい。
これにより、例えば絶縁膜５２１と重なるさまざまな構造に由来する段差を平坦化することができる。
《絶縁膜５２８》例えば、絶縁膜５２１に用いることができる材料を絶縁膜５２８等に用いることができる。具体的には、厚さ１μｍのポリイミドを含む膜を絶縁膜５２８に用いることができる。
《第２の絶縁膜５０１Ｃ》例えば、絶縁膜５２１に用いることができる材料を第２の絶縁膜５０１Ｃに用いることができる。具体的には、シリコンおよび酸素を含む材料を第２の絶縁膜５０１Ｃに用いることができる。これにより、画素回路または第２の表示素子等への不純物の拡散を抑制することができる。
例えば、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜を第２の絶縁膜５０１Ｃに用いることができる。
なお、第２の絶縁膜５０１Ｃは、開口部５９１Ａ、開口部５９１Ｂまたは開口部５９１Ｃを有する。
《配線、端子、導電膜》導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ、配線ＡＮＯ、端子５１９Ｂ、端子５１９Ｃ、導電膜５１１Ｂまたは導電膜５１１Ｃ等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウェットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。
具体的には、導電性高分子を配線等に用いることができる。
《第１の導電膜、第２の導電膜》例えば、配線等に用いることができる材料を第１の導電膜または第２の導電膜に用いることができる。
また、第１の電極５７１（ｉ，ｊ）または配線等を第１の導電膜に用いることができる。
また、スイッチＳＷ１に用いることができるトランジスタの導電膜５１２Ｂまたは配線等を第２の導電膜に用いることができる。
《画素回路５３０（ｉ，ｊ）》画素回路５３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される（図３参照）。
画素回路５３０（ｉ，ｊ＋１）は、信号線Ｓ１（ｊ＋１）、信号線Ｓ２（ｊ＋１）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される。
なお、信号線Ｓ２（ｊ）に供給する信号に用いる電圧が、信号線Ｓ１（ｊ＋１）に供給する信号に用いる電圧と異なる場合、信号線Ｓ１（ｊ＋１）を信号線Ｓ２（ｊ）から離して配置する。具体的には、信号線Ｓ２（ｊ＋１）を信号線Ｓ２（ｊ）に隣接するように配置する。
画素回路５３０（ｉ，ｊ）は、スイッチＳＷ１、容量素子Ｃ１、スイッチＳＷ２、トランジスタＭおよび容量素子Ｃ２を含む。
例えば、走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ１（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ１に用いることができる。
容量素子Ｃ１は、スイッチＳＷ１に用いるトランジスタの第２の電極に電気的に接続される第１の電極と、配線ＣＳＣＯＭに電気的に接続される第２の電極と、を有する。
例えば、走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ２（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２に用いることができる。
トランジスタＭは、スイッチＳＷ２に用いるトランジスタの第２の電極に電気的に接続されるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。
なお、半導体膜をゲート電極との間に挟むように設けられた導電膜を備えるトランジスタを、トランジスタＭに用いることができる。例えば、トランジスタＭの第１の電極と同じ電位を供給することができる配線と電気的に接続された導電膜を用いることができる。
容量素子Ｃ２は、スイッチＳＷ２に用いるトランジスタの第２の電極に電気的に接続される第１の電極と、トランジスタＭの第１の電極に電気的に接続される第２の電極と、を有する。
なお、第１の表示素子７５０の第１の電極をスイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続し、第１の表示素子７５０の第２の電極を配線ＶＣＯＭ１と電気的に接続する。これにより、第１の表示素子７５０を駆動することができる。第１の表示素子７５０は反射表示モードで駆動する表示素子であり、外光を利用して低消費電力を実現できる。反射表示モードは外光の光強度が強いほど良好な表示が得られる。
また、第２の表示素子５５０の第１の電極をトランジスタＭの第２の電極と電気的に接続し、第２の表示素子５５０の第２の電極を配線ＶＣＯＭ２と電気的に接続する。これにより、第２の表示素子５５０を駆動することができる。第２の表示素子５５０は、発光表示モードで駆動する表示素子であり、外光の少ない屋内などで表示する場合に有効である。
反射表示モードと、発光表示モードは、表示装置の使用者が適宜選択すればよい。また、表示装置に光センサを設けて、表示装置の周囲の光環境に応じて反射表示モードと、発光表示モードを自動で切り替えるようにしてもよい。
《スイッチＳＷ１、スイッチＳＷ２、トランジスタＭ、トランジスタＭＤ》例えば、トップゲート型またはボトムゲート型等のトランジスタをスイッチＳＷ１、スイッチＳＷ２、トランジスタＭ、トランジスタＭＤ等に用いることができる。
スイッチＳＷ１に用いることができるトランジスタは、半導体膜５０８および半導体膜５０８と重なる領域を備える導電膜５０４を備える（図２（Ｂ）参照）。また、スイッチＳＷ１に用いることができるトランジスタは、導電膜５１２Ａおよび導電膜５１２Ｂを備える。
なお、導電膜５０４はゲート電極の機能を備え、絶縁膜５０６はゲート絶縁膜の機能を備える。また、導電膜５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜５１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。
タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と、をこの順で積層した導電膜を導電膜５０４に用いることができる。
シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜と、を積層した材料を絶縁膜５０６に用いることができる。
インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、半導体膜５０８に用いることができる。
タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜５１２Ａまたは導電膜５１２Ｂに用いることができる。
《第１の表示素子７５０（ｉ，ｊ）》例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子７５０（ｉ，ｊ）等に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成、シャッター方式のＭＥＭＳ表示素子、或いは電子ペーパー表示装置等を用いることができる。シャッター方式のＭＥＭＳ表示素子は、例えば、マイクロメカニカルミラーを用いる。マイクロメカニカルミラーは、ミラー面と、このミラー面がトーションバーを介して固定された第１の基板と、第１の基板と対向して配置された第２の基板と、第２の基板の第１の基板側の面に形成された磁性体よりなるコアとを有する。コアに生じる電磁力によってミラー面が回転共振状態となる。ミラー面を回転共振状態とする手段として、静電アクチュエータや電磁アクチュエータを用いることができる。このような反射型の表示素子を用いることにより、外光を利用して表示パネルの消費電力を抑制することができる。具体的には、反射型の液晶表示素子を第１の表示素子７５０に用いることができる。
ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。
また、反射型の液晶素子を用いる例を示したが、電子泳動素子やツイストボールを用いた電子ペーパー表示装置としてもよい。
《第１の電極７５１（ｉ，ｊ）》例えば、配線等に用いる材料を第１の電極７５１（ｉ，ｊ）に用いることができる。具体的には、反射膜を第１の電極７５１（ｉ，ｊ）に用いることができる。
《反射膜》例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。
反射膜は、例えば、液晶材料を含む層７５３を透過してくる光を反射する。これにより、第１の表示素子７５０を反射型の液晶素子にすることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。
なお、第１の電極７５１（ｉ，ｊ）を反射膜に用いる構成に限られない。例えば、液晶材料を含む層７５３と第１の電極７５１（ｉ，ｊ）の間に反射膜を配設する構成を用いることができる。または、反射膜と液晶材料を含む層７５３の間に透光性を有する第１の電極７５１（ｉ，ｊ）を配置する構成を用いることができる。
《開口部７５１Ｈ》非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が大きすぎると、第１の表示素子７５０（ｉ，ｊ）を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が小さすぎると、第２の表示素子５５０（ｉ，ｊ）を用いた表示が暗くなってしまう。
また、反射膜に設ける開口部７５１Ｈの面積が小さすぎると、第２の表示素子５５０が射出する光から取り出せる光の効率が低下してしまう。
多角形、四角形、楕円形、円形または十字等の形状を開口部７５１Ｈの形状に用いることができる。また、細長い筋状、スリット状、市松模様状の形状を開口部７５１Ｈの形状に用いることができる。また、開口部７５１Ｈを隣接する画素に寄せて配置してもよい。好ましくは、開口部７５１Ｈを同じ色を表示する機能を備える他の画素に寄せて配置する。これにより、第２の表示素子５５０が射出する光が隣接する画素に配置された着色膜に入射してしまう現象（クロストークともいう）を抑制できる。
《第２の電極７５２》例えば、可視光について透光性を有し且つ導電性を備える材料を、第２の電極７５２に用いることができる。
例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを第２の電極７５２に用いることができる。
具体的には、インジウムを含む導電性酸化物を第２の電極７５２に用いることができる。または、厚さ１ｎｍ以上１０ｎｍ以下の金属薄膜を第２の電極７５２に用いることができる。または、銀を含む金属ナノワイヤーを第２の電極７５２に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、第２の電極７５２に用いることができる。
《配向膜ＡＦ１、配向膜ＡＦ２》例えば、ポリイミド等を含む材料を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。具体的には、所定の方向に配向するようにラビング処理または光配向技術を用いて形成された材料を用いることができる。
例えば、可溶性のポリイミドを含む膜を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。
《着色膜ＣＦ１》所定の色の光を透過する材料を着色膜ＣＦ１に用いることができる。これにより、着色膜ＣＦ１を例えばカラーフィルターに用いることができる。
例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、黄色の光を透過する材料または白色の光を透過する材料などを着色膜ＣＦ１に用いることができる。
《遮光膜ＢＭ》光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭを例えばブラックマトリクスに用いることができる。
《絶縁膜７７１》例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜７７１に用いることができる。
《機能膜７７０Ｐ》例えば、偏光板、位相差板、拡散フィルム、反射防止膜または集光フィルム等を機能膜７７０Ｐに用いることができる。液晶素子を用いる場合、偏光板は必要とされる場合が多い。または、２色性色素を含む偏光板を機能膜７７０Ｐに用いることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。
《第２の表示素子５５０（ｉ，ｊ）》例えば、発光素子を第２の表示素子５５０（ｉ，ｊ）に用いることができる。具体的には、有機エレクトロルミネッセンス（ＥＬ）素子、無機エレクトロルミネッセンス素子または発光ダイオードなどを、第２の表示素子５５０（ｉ，ｊ）に用いることができる。
例えば、青色の光を射出するように積層された積層体、緑色の光を射出するように積層された積層体または赤色の光を射出するように積層された積層体等を、発光性の有機化合物を含む層５５３（ｊ）に用いることができる。
例えば、信号線Ｓ１（ｊ）に沿って列方向に長い帯状の積層体を、発光性の有機化合物を含む層５５３（ｊ）に用いることができる。また、発光性の有機化合物を含む層５５３（ｊ）とは異なる色の光を射出する信号線Ｓ１（ｊ＋１）に沿って列方向に長い帯状の積層体を、発光性の有機化合物を含む層５５３（ｊ＋１）に用いることができる。
また、例えば、白色の光を射出するように積層された積層体を、発光性の有機化合物を含む層５５３（ｊ）および発光性の有機化合物を含む層５５３（ｊ＋１）に用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の有機化合物を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層体を、発光性の有機化合物を含む層５５３（ｊ）および発光性の有機化合物を含む層５５３（ｊ＋１）に用いることができる。
例えば、配線等に用いることができる材料を第３の電極５５１（ｉ，ｊ）または第４の電極５５２に用いることができる。
例えば、配線等に用いることができる材料から選択された、可視光について透光性を有する材料を、第３の電極５５１（ｉ，ｊ）に用いることができる。
具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを、第３の電極５５１（ｉ，ｊ）に用いることができる。または、光が透過する程度に薄い金属膜を第３の電極５５１（ｉ，ｊ）に用いることができる。
例えば、配線等に用いることができる材料から選択された可視光について反射性を有する材料を、第４の電極５５２に用いることができる。
《駆動回路ＧＤ》シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。例えば、トランジスタＭＤ、容量素子等を駆動回路ＧＤに用いることができる。具体的には、トランジスタＭと同一基板上に形成することができるトランジスタを用いることができる。
または、スイッチＳＷ１に用いることができるトランジスタと異なる構成をトランジスタＭＤに用いることができる。具体的には、チャネル形成領域と重なる導電膜５２４を有するトランジスタをトランジスタＭＤに用いることができる。
導電膜５０４との間に半導体膜５０８を挟むように、導電膜５２４を配設し、導電膜５２４および半導体膜５０８の間に絶縁膜５０１Ｃを配設し、半導体膜５０８および導電膜５０４の間に絶縁膜５０６を配設する。例えば、導電膜５０４と同じ電位を供給する配線に導電膜５２４を電気的に接続する。
《駆動回路ＳＤ》例えば、集積回路を駆動回路ＳＤに用いることができる。具体的には、シリコン基板上に形成された集積回路を駆動回路ＳＤに用いることができる。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて、画素回路５３０（ｉ，ｊ）と電気的に接続されるパッドに駆動回路ＳＤを実装することができる。具体的には、異方性導電膜を用いて、パッドに集積回路を実装できる。
なお、パッドは、端子５１９Ｂまたは端子５１９Ｃと同一の工程で形成することができる。
（実施の形態２）図５（Ｂ）に本発明の一態様にかかる薄膜のポリシリコン膜を用いたｎチャネル型のトランジスタの断面図（チャネル長方向）を例示する。図５（Ａ）はトランジスタ７０Ａの上面図、図５（Ｃ）では、チャネル幅Ｗ方向のトランジスタの断面図を示す。
トランジスタ７０Ａは、絶縁表面を有する基板７２上に、ゲートとして機能する導電膜７３と、導電膜７３上の絶縁膜７４と、絶縁膜７４を間に介して導電膜７３と重畳する半導体膜７５と、半導体膜７５上の絶縁膜７６と、絶縁膜７６を間に介して半導体膜７５と重畳し、なおかつゲートとして機能する導電膜７７と、導電膜７７上の絶縁膜７８と、絶縁膜７８上の絶縁膜７９と、絶縁膜７８および絶縁膜７９に設けられた開口において半導体膜７５に電気的に接続され、なおかつソースまたはドレインとして機能する導電膜８０および導電膜８１とを有する。
また、半導体膜７５は、導電膜７７と重畳する位置にチャネル形成領域８２と、チャネル形成領域８２を間に挟むように位置する一対のＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）領域８３と、チャネル形成領域８２、ＬＤＤ領域８３を間に挟むように位置する一対の不純物領域８４とを有する。一対の不純物領域８４はソース領域またはドレイン領域として機能する。また、ＬＤＤ領域８３、および不純物領域８４は、ｎ型の導電型を半導体膜７５に付与する不純物元素、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が添加されている。
トランジスタ７０Ａは、第１の導電層（導電膜７３）上に第１の絶縁層（絶縁膜７４）を有し、第１の絶縁層（絶縁膜７４）上にチャネル形成領域８２を有する半導体膜７５を有し、半導体膜７５上に第２の絶縁層（絶縁膜７６）を有し、第２の絶縁層（絶縁膜７６）上に第２の導電層（導電膜７７）を有し、第２の導電層（導電膜７７）は、第２の絶縁層（絶縁膜７６）を介して半導体膜７５の側面を覆い、半導体膜７５は、チャネル幅方向の断面において、第１の導電層（導電膜７３）と第２の導電層（導電膜７７）とで囲まれた構造、即ちＳ−Ｃｈａｎｎｅｌ構造を有する。
図５（Ｃ）に示す構造とすることで、電流は半導体膜７５の全体（バルク）を流れる。半導体膜７５の内部を電流が流れることで、界面散乱の影響を受けにくいため、高いオン電流を得ることができる。なお、半導体膜７５を厚くすると、オン電流を向上させることができる。
また、トランジスタ７０Ａにおいては、半導体膜７５に垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される。すなわち、半導体膜７５の全体的にゲート電界が印加されることとなり、電流は半導体膜７５のバルクを流れる。これによって、トランジスタ７０Ａの電界効果移動度の向上を図ることが可能となる。また、不純物のバラツキもバルク全体に効くため、電気特性の変動の抑制を図ることができる。
また、トランジスタをＳ−Ｃｈａｎｎｅｌ構造とすることで、上下からの半導体膜７５への不純物混入の影響を排除できる効果などを併せて有する。また、第１の導電層（導電膜７３）と第２の導電層（導電膜７７）は、上下からの光が半導体膜に照射されることを遮光でき、光励起を抑えるため、オフ電流の増加を防止できる。
ここではｎチャネル型のトランジスタの例を示しているが、ｎ型の導電型を半導体膜７５に付与する不純物元素に代えてｐ型の導電型を付与する不純物元素、例えば、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等を添加すれば、ｐチャネル型のトランジスタを作製することができる。また、ｎチャネル型のトランジスタ７０Ａのチャネル形成領域８２にｐ型の導電型を付与する不純物元素を微量に添加してもよい。
なお、半導体膜７５は、様々な技術により結晶化しても良い。様々な結晶化方法として、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板７２として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニールを組み合わせた結晶化法を用いても良い。
非晶質シリコン膜にレーザー光を照射して多結晶シリコン膜とし、多結晶シリコン膜をトランジスタ７０Ａのチャネル形成領域８２として用いる場合、レーザー光を照射して形成されるグレインバンダリは、多結晶シリコン膜の下方まで到達しているため、半導体膜界面よりも半導体膜のバルクを流れる。従ってレーザー光の照射エネルギーのバラツキによる影響が低減できる。
従来は、チャネル領域に低濃度の不純物元素を添加してしきい値制御を行っていたが、一対のゲート電極で半導体層を挟む構造の場合、半導体層と絶縁膜の界面にキャリアが発生する確率が高く、キャリアが絶縁膜や絶縁膜と半導体層との界面に注入され、しきい値が上昇してしまうという問題があった。また、このチャネル領域のエネルギーバンド構造によると、キャリアの通り道は、半導体層と絶縁膜との界面付近だけである。このため、ドレインに印加された電圧によって加速されたホットキャリアが絶縁膜と半導体層との界面や絶縁膜に注入されることによる移動度やドレイン電流の低下が大きな問題となっていた。
本発明の一態様のトランジスタ７０Ａにおいては、半導体膜に垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される。すなわち、半導体膜の全体的にゲート電界が印加させることとなり、電流は半導体膜のバルクを流れる。これによって、トランジスタの電界効果移動度の向上を図ることが可能となる。また、不純物のバラツキもバルク全体に効くため、電気特性の変動の抑制を図ることができる。
なお、図５（Ａ）では、ゲートとして機能する導電膜７７と、バックゲート電極として機能する導電膜７３を有する構成を示しているが、他の構成でもよい。例えば、用いる回路によっては、バックゲート電極として機能する導電膜７３を省略したトランジスタを部分的に設けてもよい。
また、図５（Ａ）では、ゲートとして機能する導電膜７７は、テーパー部を有する構成としている。テーパー部を有するゲート電極を用い、半導体層に不純物元素をドーピングして自己整合的に不純物領域を形成すると、ホットキャリア劣化の少ない半導体装置を実現できる。
また、図５（Ａ）では、ゲートとして機能する導電膜７７と、バックゲート電極として機能する導電膜７３を電気的に接続する例を示したが、図６（Ａ）に独立にそれぞれ電位を制御できる構成を示す。
また、図６（Ａ）には、トランジスタ７０Ｂの上面図を示す。図６（Ｂ）は、トランジスタ７０Ｂのチャネル長方向を表すＬ１−Ｌ２線による断面図である。図６（Ｃ）は、トランジスタ７０Ｂのチャネル幅方向を表すＷ１−Ｗ２線による断面図である。
また、図６（Ｂ）に示すトランジスタ７０Ｂは、図５（Ｂ）とは絶縁膜７４の種類が異なる。図６（Ｂ）では、絶縁膜７４としてプラズマＣＶＤ法などで得られる絶縁膜を用いる例であり、バックゲート電極として機能する導電膜７３の存在により絶縁膜表面に凸部が形成され、その上に半導体膜が形成されるため、半導体膜表面にも下地の表面形状が反映されている。
図６（Ｃ）において、図５（Ｃ）と同様に、チャネル形成領域が、ゲートとして機能する導電膜７７とバックゲート電極として機能する導電膜７３で囲まれたＳ−ｃｈａｎｎｅｌ構造となっている。
また、図７（Ａ）には、トランジスタ７０Ｃの上面図を示す。図７（Ｂ）は、トランジスタ７０Ｃのチャネル長方向を表すＬ１−Ｌ２線による断面図である。図７（Ｃ）は、トランジスタ７０Ｃのチャネル幅方向を表すＷ１−Ｗ２線による断面図である。
図７（Ａ）では、導電膜７７、導電膜７３、半導体膜７５、導電膜８０、導電膜８１、開口９３、開口９４、開口９５および開口９６を示している。導電膜７７は、ゲートとして機能する。導電膜７３はバックゲートとして機能する。図７（Ａ）での説明において、同じ符号を付した構成の詳細については、図５（Ａ）での説明と同様であるため、ここでは省略する。開口９３、９４は、半導体膜７５と、導電膜８０、導電膜８１とを接続するための開口である。開口９５、９６は、導電膜７７と、導電膜７３と電気的に接続するための開口である。
図７（Ｂ）では、基板７２上に、導電膜７３と、絶縁膜７４と、絶縁膜７４を間に介して導電膜７３と重畳する半導体膜７５と、半導体膜７５上の絶縁膜７６と、絶縁膜７６を間に介して半導体膜７５と重畳し、なおかつゲートとして機能する導電膜７７ａおよび導電膜７７ｂと、導電膜７７ａおよび導電膜７７ｂ上の絶縁膜７８と、絶縁膜７８上の絶縁膜７９と、絶縁膜７８および絶縁膜７９に設けられた開口９３、９４において半導体膜７５に電気的に接続され、なおかつソースまたはドレインとして機能する導電膜８０および導電膜８１とを有する。図７（Ｂ）での説明において、同じ符号を付した構成の詳細については、図５（Ｂ）での説明と同様であるため、ここでは省略する。
図７（Ｃ）では、基板７２上に、導電膜７３と、絶縁膜７４と、チャネル形成領域８２と、絶縁膜７６と、開口９５、９６において導電膜７３に電気的に接続された導電膜７７ａおよび導電膜７７ｂと、導電膜７７ａおよび導電膜７７ｂ上の絶縁膜７８と、絶縁膜７８上の絶縁膜７９と、を有する。半導体膜７５は、チャネル形成領域８２と、ＬＤＤ領域８３と、不純物領域８４とを有する。導電膜７７ａおよび導電膜７７ｂの構成により、導電膜７７ｂと重なっていない導電膜７７ａの領域を介してドーピングすることで自己整合的に不純物領域を形成することができる。導電膜７７ａとオーバーラップするＬＤＤ領域の長さ（チャネル長方向における）は、そのイオンドーピング時のマスクとなる導電膜７７ｂによって制御される。導電膜７７ａおよび導電膜７７ｂをイオンドーピング時のマスクとして用い、導電膜７７ａとオーバーラップするＬＤＤを自己整合的に形成し、且つ、その長さ（Ｌｏｖ）を必要とする長さに調整することができる。また、導電膜７７ａとオーバーラップするＬＤＤ領域の長さを正確に制御することができるようになり、ホットキャリア劣化に対する寿命時間を延長し、信頼性の高い半導体装置を歩留まり良く作製できる。
図７（Ｃ）での説明において、同じ符号を付した構成の詳細については、図５（Ａ）での説明と同様であるため、ここでは省略する。
図７（Ａ）乃至（Ｃ）に示す上面図及び断面図の構成では、ゲートである導電膜７７、導電膜７７と電気的に接続されたバックゲートである導電膜７３によって、半導体膜７５のチャネル形成領域８２のチャネル幅方向を電気的に取り囲む構造としている。つまり当該構造は、チャネル形成領域の上面、下面及び側面から、チャネル形成領域を包み込む構造とすることができる。そのため、オン電流を高めることができ、チャネル幅方向のサイズ縮小を図ることができる。また、チャネル形成領域を導電膜で取り囲む構成とするため、チャネル形成領域の遮光を容易に行うことができ、チャネル形成領域に意図しない光が照射されることによる光励起を抑制することができる。
また図７（Ａ）乃至（Ｃ）に示す上面図及び断面図の構成では、半導体膜７５におけるＷ１−Ｗ２方向での側端部における意図しない導電性の上昇による導通状態を抑制することができる。またＬＤＤ領域８３、及び不純物領域８４に添加した不純物元素の分布ばらつきの影響を小さくすることができる。
また図７（Ａ）乃至（Ｃ）に示す上面図及び断面図の構成では、半導体膜７５におけるＷ１−Ｗ２方向での側端部における意図しない導電性の上昇による導通状態を抑制することができる。また半導体膜７５内に添加した不純物元素の分布ばらつきの影響を小さくすることができる。
また図７（Ａ）乃至（Ｃ）に示す上面図及び断面図の構成では、ゲートとバックゲートとを電気的に接続する構成としたが、図６に一例を示したように、別々の電位とする構成も有効である。当該構成は、特に回路内の全てのトランジスタがｎチャネル型のみで構成されている場合に有効である。つまり、バックゲートに電圧を印加することでトランジスタの閾値電圧を制御できるため、閾値電圧の異なるトランジスタでＥＤ−ＭＯＳでインバータ回路などのロジック回路を構成することができる。このようなロジック回路を、画素を駆動するための駆動回路に適用することで駆動回路が占める面積を縮小することができるため、表示装置の狭額縁化を実現することができる。また、バックゲートの電圧をトランジスタがオフ状態になるような電圧にすることで、トランジスタをオフ状態にした際のオフ電流をより小さくすることができる。そのため、表示装置のリフレッシュレートを大きくしても、書き込んだ電圧を保持し続けさせることができる。そのため、書き込み回数を少なくすることによる表示装置の低消費電力化を見込むことができる。
なお図７（Ａ）乃至（Ｃ）に示す上面図及び断面図は、一例であり他の構成とすることもできる。例えば、図８（Ａ）乃至（Ｃ）に図７（Ａ）乃至（Ｃ）とは異なる上面図及び断面図を示す。
図８（Ａ）乃至（Ｃ）に示す構成が、図７（Ａ）乃至（Ｃ）に示す構成と異なる点は、ゲートとなる導電膜７７を単層で形成している点にある。また開口９５，９６の位置を、よりチャネル形成領域８２側に近づけた点にある。このようにすることで、トランジスタ７０Ｄのチャネル形成領域の上面、下面及び側面から、チャネル形成領域に向けて電界をかけやすくすることができる。また、当該構成としても、図７（Ａ）乃至（Ｃ）と同様にＳ−ｃｈａｎｎｅｌ構造であるため、その効果を奏することができる。
また別の構成として、図９（Ａ）乃至図９（Ｃ）に図７（Ａ）乃至図７（Ｃ）、及び図８（Ａ）乃至（Ｃ）とは異なる上面図及び断面図を示す。
図９（Ａ）乃至（Ｃ）に示す構成が、図７（Ａ）乃至（Ｃ）、及び図８（Ａ）乃至（Ｃ）に示す構成と異なる点は、トランジスタ７０Ｅのバックゲートとなる導電膜７３を導電膜７３ａおよび導電膜７３ｂで構成し、導電膜７３ｂを導電膜７３ａで取り囲む構造としている点にある。当該構成としても、図７（Ａ）乃至（Ｃ）と同様にＳ−ｃｈａｎｎｅｌ構造であるため、その効果を奏することができる。
加えて図９（Ａ）乃至（Ｃ）の構成では、導電膜７３ｂに可動性の元素（例えば、銅（Ｃｕ））を用いた場合においても、可動性の元素が半導体膜に進入し半導体膜が劣化することを防止できる。
なお配線の被形成面にある、バリア膜として機能する導電膜７３ａの材料としては、高融点材料であるタングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）のいずれか、あるいはその合金（例えば、Ｗ‐Ｍｏ、Ｍｏ‐Ｃｒ、Ｔａ‐Ｍｏ）、あるいはその窒化物（例えば、窒化タングステン、窒化チタン、窒化タンタル、ＴｉＳｉＮｘ）等を用いることができる。形成方法としてはスパッタ法、ＣＶＤ法等を用いることができる。また導電膜７３ｂの材料としては、銅（Ｃｕ）が好ましいが、低抵抗材料であれば特に限られない。例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、及びそれらの合金等を用いることもできる。導電膜７３ｂを形成する方法としてはスパッタ法が好ましいが、レジストマスクにダメージを与えない条件を選択することで、ＣＶＤ法を用いることもできる。
（実施の形態３）本実施の形態では、同一基板上にｎチャネル型のトランジスタ７０と、ｐチャネル型のトランジスタ７１と構成する一例を示す。ｎチャネル型のトランジスタ７０と、ｐチャネル型のトランジスタ７１を組みわせることでＣＭＯＳ回路などを作製することができる。
図１０（Ａ）、（Ｂ）に、本発明の一態様にかかる表示装置に用いることができる、薄膜のシリコン膜を用いたトランジスタの断面図を例示する。図１０（Ａ）、（Ｂ）では、ｎチャネル型のトランジスタ７０と、ｐチャネル型のトランジスタ７１とを示す。
トランジスタ７０は、絶縁表面を有する基板７２上に、ゲートとして機能する導電膜７３と、導電膜７３上の絶縁膜７４と、絶縁膜７４を間に介して導電膜７３と重畳する半導体膜７５と、半導体膜７５上の絶縁膜７６と、絶縁膜７６を間に介して半導体膜７５と重畳し、なおかつゲートとして機能する導電膜７７ａおよび導電膜７７ｂと、導電膜７７ａおよび導電膜７７ｂ上の絶縁膜７８と、絶縁膜７８上の絶縁膜７９と、絶縁膜７８および絶縁膜７９に設けられた開口において半導体膜７５に電気的に接続され、なおかつソースまたはドレインとして機能する導電膜８０および導電膜８１とを有する。
導電膜７７ｂは、チャネル長方向における幅が導電膜７７ａよりも短く、導電膜７７ａおよび導電膜７７ｂは、絶縁膜７６側から順に積層されている。また、半導体膜７５は、導電膜７７ｂと重畳する位置にチャネル形成領域８２と、チャネル形成領域８２を間に挟むように位置する一対のＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）領域８３と、チャネル形成領域８２、ＬＤＤ領域８３を間に挟むように位置する一対の不純物領域８４とを有する。一対の不純物領域８４はソース領域またはドレイン領域として機能する。また、ＬＤＤ領域８３、および不純物領域８４は、ｎ型の導電型を半導体膜７５に付与する不純物元素、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が添加されている。
また、トランジスタ７１は、絶縁表面を有する基板７２上に、ゲートとして機能する導電膜８５と、導電膜８５上の絶縁膜７４と、絶縁膜７４を間に介して導電膜８５と重畳する半導体膜８６と、半導体膜８６上の絶縁膜７６と、絶縁膜７６を間に介して半導体膜８６と重畳し、なおかつゲートとして機能する導電膜８７ａおよび導電膜８７ｂと、導電膜８７ａおよび導電膜８７ｂ上の絶縁膜７８と、絶縁膜７８上の絶縁膜７９と、絶縁膜７８および絶縁膜７９に設けられた開口において半導体膜８６に電気的に接続され、なおかつソースまたはドレインとして機能する導電膜８８および導電膜８９とを有する。
導電膜８７ｂは、チャネル長方向における幅が導電膜８７ａよりも短く、導電膜８７ａおよび導電膜８７ｂは、絶縁膜７６側から順に積層されている。また、半導体膜７５は、導電膜８７ｂと重畳する位置にチャネル形成領域９０と、チャネル形成領域９０を間に挟むように位置する一対の不純物領域９１とを有する。一対の不純物領域９１はソース領域またはドレイン領域として機能する。また、不純物領域９１は、ｐ型の導電型を半導体膜８６に付与する不純物元素、例えば、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等が添加されている。
なお図１０（Ａ）では、ゲートとして機能する導電膜７７ａ、７７ｂと、バックゲート電極として機能する導電膜７３を有する構成を示しているが、他の構成でもよい。例えば、図１０（Ｂ）に図示するように、バックゲート電極として機能する導電膜７３を省略してもよい。また、図１０（Ａ）では、ゲートとして機能する導電膜８７ａ、８７ｂと、バックゲート電極として機能する導電膜７３を有する構成を示しているが、他の構成でもよい。例えば、図１０（Ｂ）に図示するように、バックゲート電極として機能する導電膜８５を省略してもよい。
図１０（Ａ）に示すｎチャネル型のトランジスタ７０は、実施の形態２と同様にＳ−ｃｈａｎｎｅｌ構造であり、図７（Ｂ）のトランジスタ７０Ｃには対応する。また、図１０（Ａ）に示すｎチャネル型のトランジスタ７０の上面図は、図７（Ｂ）のトランジスタ７０Ｃの上面図に対応する。また、図１０（Ａ）に示すｎチャネル型のトランジスタ７０のチャネル幅方向の断面図は、図７（Ｃ）のトランジスタ７０Ｃの断面図に対応する。
本実施の形態は、実施の形態２と自由に組み合わせることができる。
（実施の形態４）本実施の形態では、実施の形態１に示した表示パネル７００の作製方法の一例を示す。
図１１は本発明の一態様の表示パネルの作製方法を説明するフロー図である。
＜表示パネルの作製方法＞本実施の形態で説明する表示パネルの作製方法は、以下の１２のステップを有する。
《第１のステップ》第１のステップにおいて、工程用基板と重なる領域を有する剥離膜を形成する（図１１（Ｕ１）参照）。
例えば、剥離膜が積層された基板を工程用基板に用いることができる。
例えば、単膜の材料または複数の膜が積層された材料を剥離膜に用いることができる。
具体的には、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、シリコンから選択された元素を含む金属、該元素を含む合金または該元素を含む化合物等の無機材料を剥離膜に用いることができる。
タングステンを含む膜にタングステンの酸化物を含む膜を形成する方法に、タングステンを含む膜に他の膜を積層する方法を用いることができる。具体的には、タングステンを含む膜にシリコンおよび酸素を含む膜を積層する。例えば、亜酸化窒素（Ｎ２Ｏ）を含むガスを用いて、シリコンおよび酸素を含む膜を積層する。
また、熱酸化処理、酸素プラズマ処理、亜酸化窒素（Ｎ２Ｏ）プラズマ処理または酸化力の強い溶液（例えば、オゾン水等）を用いる処理等を、タングステンを含む膜の表面に施してタングステンの酸化物を含む膜を形成してもよい。
具体的には、亜酸化窒素（Ｎ２Ｏ）を含む雰囲気でプラズマ処理した表面を備える厚さ３０ｎｍタングステンを含む膜を、剥離膜に用いることができる。
《第２のステップ》第２のステップにおいて、第１の絶縁膜を成膜する（図１１（Ｕ２）参照）。なお、後のステップで基板から分離することができる材料を第１の絶縁膜に用いることができる。
第１の絶縁膜は、後のステップにおいて加熱されて水素を供給する。また、絶縁膜は水素の透過を抑制する。その結果、水素は、第１の絶縁膜と剥離膜の界面に向かって拡散する。
《第３のステップ》第３のステップにおいて、第１の絶縁膜を加熱する（図１１（Ｕ３）参照）。
《第４のステップ》第４のステップにおいて、第１の絶縁膜を所定の形状に形成する（図１１（Ｕ４）参照）。
例えば、フォトリソグラフィー法およびエッチング法を用いて所定の形状にする。
《第５のステップ》第５のステップにおいて、第１の導電膜を形成する（図１１（Ｕ５）参照）。なお、第１の電極７５１（ｉ，ｊ）を第１の導電膜に用いることができる。
例えば、フォトリソグラフィー法およびエッチング法を用いて所定の形状にする。具体的には、開口部７５１Ｈを透過して入射する外光を反射することができる領域を形成する。
具体的には、銀を含む厚さ１００ｎｍの導電膜７５１Ａと、インジウム、スズおよび酸素を含む厚さ１００ｎｍの導電膜と、をこの順で積層した積層材料を第１の導電膜に用いることができる。または、銀を含む厚さ１００ｎｍの導電膜７５１Ａと、インジウム、スズ、シリコンおよび酸素を含む厚さ１００ｎｍの導電膜と、をこの順で積層した積層材料を第１の導電膜に用いることができる。これにより、後のステップにおいて第２の絶縁膜５０１Ｃを所定の形状に形成する際に第１の導電膜の厚さが減少してしまう現象を、抑制することができる。
《第６のステップ》第６のステップにおいて、第１の導電膜と重なる領域に開口部５９１Ａを備える第２の絶縁膜５０１Ｃを形成する（図１１（Ｕ６）参照）。
例えば、フォトリソグラフィー法およびエッチング法を用いて所定の形状にする。
具体的には、厚さ２００ｎｍ程度の第２の絶縁膜５０１Ｃを用いることができる。例えば、シリコンおよび酸素を含む材料またはシリコン、酸素および窒素を含む材料を第２の絶縁膜５０１Ｃに用いることができる。
なお、第２の絶縁膜５０１Ｃは、開口部５９１Ｂおよび開口部５９１Ｃを備える。また、開口部５９１Ｂと重なる領域を備える導電膜は端子５１９Ｂに用いることができる。また、開口部５９１Ｃと重なる導電膜は端子５１９Ｃに用いることができる。
《第７のステップ》第７のステップにおいて、開口部５９１Ａと重なる第２の導電膜および画素回路５３０（ｉ，ｊ）を形成する（図１１（Ｕ７）参照）。
例えば、スイッチＳＷ１に用いることができるトランジスタの導電膜５１２Ｂを第２の導電膜に用いることができる。
また、開口部５９１Ａに重なる領域を備える他の導電膜を用いて、第１の導電膜および第２の導電膜を電気的に接続することができる。例えば、導電膜５０４と同一の工程で形成することができる導電膜を、他の導電膜に用いることができる。
《第８のステップ》第８のステップにおいて、画素回路５３０（ｉ，ｊ）と電気的に接続される第２の表示素子５５０（ｉ，ｊ）を形成する（図１１（Ｕ８）参照）。
《第９のステップ》第９のステップにおいて、工程用基板との間に第２の表示素子５５０（ｉ，ｊ）を挟む第２の基板５７０を積層する（図１１（Ｕ９）参照）。
例えば、印刷法またはコーティング法等を用いて接合層５０５を形成し、接合層５０５を用いて第２の基板５７０を貼り合わせる。
《第１０のステップ》第１０のステップにおいて、工程用基板を分離する（図１１（Ｕ１０）参照）。
例えば、剥離膜と第１の絶縁膜を分離する。具体的には、工程用基板から第１の絶縁膜の一部が分離した構造を備える剥離の起点を形成する。次いで、工程用基板から第１の絶縁膜が分離した構造を備える領域を、剥離の起点から徐々に広げ、第１の絶縁膜を工程用基板から分離する。
分離した後、不要となる第１の絶縁膜を除去または選択的に除去する。本実施の形態では第１の絶縁膜を除去して、開口部５９１Ｃと重なる導電膜や開口部５９１Ａと重なる第２の導電膜を露出させる。
《第１１のステップ》第１１のステップにおいて、液晶材料を含む層７５３と第１の導電膜との間に配向膜ＡＦ１を形成する（図１１（Ｕ１１）参照）。
例えば、印刷法を用いて、配向膜ＡＦ１に用いる可溶性のポリイミドを含む膜を形成する。可溶性のポリイミドを含む膜を用いることにより、配向膜ＡＦ１を形成する際に第２の表示素子５５０（ｉ，ｊ）に加わる温度を、ポリアミック酸等のポリイミド前駆体を用いる方法に比べて低温化することができる。その結果、利便性または信頼性に優れた新規な表示パネルの作製方法を提供することができる。
《第１２のステップ》第１２のステップにおいて、第１の表示素子７５０（ｉ，ｊ）を形成する（図１１（Ｕ１２）参照）。封止材７０５を用いて機能層５２０を間に挟むように基板７７０と基板５７０を貼り合わせる。基板７７０は、第２の電極７５２及び配向膜ＡＦ２を備える。また、基板５７０は、着色膜ＣＦ１と、遮光膜ＢＭと、絶縁膜７７１と、機能膜７７０Ｐと、を有し、第１の表示素子７５０（ｉ，ｊ）と位置合わせされて貼り合わされている。第１の表示素子７５０（ｉ，ｊ）は、液晶材料を含む層７５３と、第１の電極７５１（ｉ，ｊ）および第２の電極７５２と、を備える。なお、第２の電極７５２は、第１の電極７５１（ｉ，ｊ）との間に液晶材料の配向を制御する電界が形成されるように配置される。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）本実施の形態では、実施の形態４に示した作製方法と一部異なる例について説明を以下に行う。図１４において、図２と同一の箇所には同じ符号を用いる。図１４は作製途中の断面図を示しており、具体的には剥離膜が形成された基板５００上に機能層５２０及び第２の表示素子５５０（ｉ，ｊ）を形成し、接合層５０５を用いて第２の基板５７０を貼り合わせた段階の断面図を示している。
実施の形態４では、タングステンからなる剥離膜が積層された基板を工程用基板に用いる例を示したが、本実施の形態では剥離膜５１０及び水素含有膜５４０が積層された基板５００を工程用基板に用いる例を示す。
水素含有膜としては非晶質シリコン、窒化シリコンを用いればよい。また、水素含有膜として水素を多く含む酸化物半導体膜や、窒素及び水素を多く含む酸化物半導体膜を用いる。
剥離膜５１０としては有機物質のポリイミド樹脂、ポリエステル樹脂、ポリオレフィン樹脂、ポリアミド樹脂、ポリカーボネート樹脂若しくはアクリル樹脂等を用いる。中でもポリイミド樹脂は耐熱性（耐熱温度５００℃程度）を有しており、後のトランジスタ工程での処理温度に耐えうる。
本実施の形態では、透光性を有する基板５００上に非晶質シリコンからなる水素含有膜５４０を形成し、その上にポリイミド樹脂からなる剥離膜５１０を形成する。非晶質シリコン膜は選択的にエッチングして島状に配置してもよい。また、本実施の形態では、透光性を有する基板の剥離後に第１の電極７５１（ｉ，ｊ）を露出させる構成とすることが好ましいため、水素含有膜上に第１の電極７５１（ｉ，ｊ）を形成した後、ポリイミド樹脂からなる剥離膜を形成する。
水素含有膜は、第２の表示素子５５０（ｉ，ｊ）を形成し、接合層５０５を用いて第２の基板５７０を貼り合わせた後にレーザ照射工程で剥離膜と水素含有膜の界面で分離させる役割を果たす。分離は剥離膜と水素含有膜の界面に限定されず、水素含有膜の層内または水素含有膜と第１の電極７５１（ｉ，ｊ）の界面で起こり得る。
レーザ照射工程により、水素含有膜中の水素が気化して接触面積が小さくなることにより分離が発生する。
剥離膜及び水素含有膜が積層された基板５００を工程用基板に用いた後の工程は、実施の形態４に従って、機能層５２０などを形成すればよい。
そして、基板５００側から、水素含有膜にレーザ照射を行い、水素含有膜中の水素が気化させて分離を生じさせる。レーザ照射工程で用いるレーザ光の波長が効率よく水素含有膜に吸収されるようにレーザ条件や、水素含有膜の成膜条件などを調節することが好ましい。特に水素含有膜に酸化物半導体膜を用いる場合には膜が有色を呈するように成膜条件を適宜選択する。また、ポリイミド樹脂はエキシマレーザ光源からの光を吸収するため、射出されたレーザ光はほとんど吸収され、機能層５２０に含まれるトランジスタに対してレーザ光が照射されることを防いでいる。
その後、第１の電極７５１（ｉ，ｊ）表面の一部に水素含有膜が存在する場合には、ウェットエッチングまたはドライエッチングによって水素含有膜５４０を除去すればよい。水素含有膜として非晶質シリコンを用いる場合にはフッ素ガスを含むエッチングガスでドライエッチングすればよい。
そして、その後の工程も実施の形態４に従えば、表示パネルを得ることができる。
剥離膜５１０及び水素含有膜５４０が積層された基板５００を工程用基板に用いる以外は、実施の形態４と同じであり、基板５００は分離されるため、得られるデバイスはほぼ同じである。
また、本実施の形態では、基板５００上に非晶質シリコンからなる水素含有膜５４０を形成し、その上にポリイミド樹脂からなる剥離膜５１０を形成する例を示したが、特に限定されない。また、基板５００上に非晶質シリコンからなる水素含有膜５４０を形成し、その上に透光性を有する導電膜を形成して水素含有膜のみを剥離膜としてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）本実施の形態では、本発明の一態様の情報処理装置の構成について、図１２を参照しながら説明する。
図１２（Ａ）は、情報処理装置２００の構成を説明するブロック図である。図１２（Ｂ）および図１２（Ｃ）は、情報処理装置２００の外観の一例を説明する投影図である。
＜情報処理装置の構成例＞本実施の形態で説明する情報処理装置２００は、演算装置２１０と入出力装置２２０と、を有する（図１２（Ａ）参照）。
そして、演算装置２１０は、位置情報Ｐ１を供給され、画像情報Ｖおよび制御情報を供給する機能を備える。
入出力装置２２０は、位置情報Ｐ１を供給する機能を備え、画像情報Ｖおよび制御情報を供給される。
入出力装置２２０は、画像情報Ｖを表示する表示部２３０および位置情報Ｐ１を供給する入力部２４０を備える。
また、表示部２３０は、実施の形態１に示したように、第１の表示素子および第１の表示素子と重なる第２の表示素子を備える。また、第１の表示素子を駆動する第１の画素回路および第２の表示素子を駆動する第２の画素回路を備える。表示部２３０は、反射表示モードと、発光表示モードの２種類の表示手段を有する。
入力部２４０は、ポインタの位置を検知して、位置に基づいて決定された位置情報Ｐ１を供給する機能を備える。
演算装置２１０は、位置情報Ｐ１に基づいてポインタの移動速度を決定する機能を備える。
演算装置２１０は、画像情報Ｖのコントラストまたは明るさを移動速度に基づいて決定する機能を備える。
本実施の形態で説明する情報処理装置２００は、位置情報Ｐ１を供給し、画像情報を供給される入出力装置２２０と、位置情報Ｐ１を供給され画像情報Ｖを供給する演算装置２１０と、を含んで構成され、演算装置２１０は、位置情報Ｐ１の移動速度に基づいて画像情報Ｖのコントラストまたは明るさを決定する機能を備える。
これにより、画像情報の表示位置を移動する際に、使用者の目に与える負担を軽減することができ、使用者の目にやさしい表示をすることができる。また、消費電力を低減し、直射日光等の明るい場所においても優れた視認性を提供できる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。
＜構成＞本発明の一態様は、演算装置２１０または入出力装置２２０を備える。
《演算装置２１０》演算装置２１０は、演算部２１１および記憶部２１２を備える。また、伝送路２１４および入出力インターフェース２１５を備える（図１２（Ａ）参照）。
《演算部２１１》演算部２１１は、例えばプログラムを実行する機能を備える。例えば、ＣＰＵを用いることができる。
《記憶部２１２》記憶部２１２は、例えば演算部２１１が実行するプログラム、初期情報、設定情報または画像等を記憶する機能を有する。
具体的には、ハードディスク、フラッシュメモリ等を用いることができる。
《入出力インターフェース２１５、伝送路２１４》入出力インターフェース２１５は端子または配線を備え、情報を供給し、情報を供給される機能を備える。例えば、伝送路２１４と電気的に接続することができる。また、入出力装置２２０と電気的に接続することができる。
伝送路２１４は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入出力インターフェース２１５と電気的に接続することができる。また、演算部２１１、記憶部２１２または入出力インターフェース２１５と電気的に接続することができる。
《入出力装置２２０》入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０または通信部２９０を備える。
《表示部２３０》表示部２３０は、表示領域２３１と、駆動回路ＧＤと、駆動回路ＳＤと、を有する。例えば、実施の形態１で説明する表示パネルを用いることができる。実施の形態１の表示パネルは、反射表示モードと、発光表示モードの２種類の表示手段を有し、適宜切り替えることができる。
表示領域２３１は、単数または複数の画素２３２（ｉ，ｊ）と、行方向に配設される画素２３２（ｉ，ｊ）と電気的に接続される走査線Ｇ１（ｉ）および走査線Ｇ２（ｉ）と、行方向と交差する列方向に配設される画素２３２（ｉ，ｊ）と電気的に接続される信号線Ｓ１（ｊ）および信号線Ｓ２（ｊ）と、を備える。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。
《駆動回路ＧＤ》駆動回路ＧＤは、制御情報に基づいて選択信号を供給する機能を有する。
一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示することができる。動画像をなめらかに表示する場合には、発光表示モードが適している。
例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッカーが抑制された状態で静止画像を表示することができる。静止画像を表示する場合には、反射表示モードを用いて低消費電力での表示ができる。特に反射表示モードで用いる反射型表示素子として電子ペーパー装置を用いる場合、一度表示を行った後、ほとんど電力を消費することなく、静止画像を維持することができる。
また、例えば、複数の駆動回路を備える場合、駆動回路ＧＤＡが選択信号を供給する頻度と、駆動回路ＧＤＢが選択信号を供給する頻度を、異ならせることができる。具体的には、動画像を滑らかに表示する領域に、静止画像をフリッカーが抑制された状態で表示する領域より高い頻度で選択信号を供給することができる。
《駆動回路ＳＤ》駆動回路ＳＤは、画像情報Ｖに基づいて画像信号を供給する機能を有する。
《画素回路》第１の表示素子または第２の表示素子を駆動する機能を備える回路を画素回路に用いることができる。
スイッチ、トランジスタ、ダイオード、抵抗素子、インダクタまたは容量素子等を画素回路に用いることができる。
例えば、単数または複数のトランジスタをスイッチに用いることができる。または、並列に接続された複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列が組み合わされて接続された複数のトランジスタを、一のスイッチに用いることができる。
《入力部２４０》さまざまなヒューマンインターフェイス等を入力部２４０に用いることができる（図１２（Ａ）参照）。
例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部２４０に用いることができる。なお、表示部２３０に重なる領域を備えるタッチセンサを用いることができる。表示部２３０と、該表示部２３０に重なるタッチセンサを備える入出力装置を合わせてタッチパネルということができる。
例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー（タップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。
例えば、演算装置２１０は、タッチパネルに接触する指の位置または軌跡等の情報を解析し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることができる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定の操作命令を、当該ジェスチャーを用いて供給できる。
一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッチパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる。
《検知部２５０》検知部２５０は、周囲の状態を検知して情報Ｐ２を取得する機能を備える。
例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照度センサまたはＧＰＳ（Ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号受信回路等を、検知部２５０に用いることができる。
例えば、検知部２５０の照度センサが検知した周囲の明るさを、演算装置２１０が、所定の照度と比較して十分に明るいと判断した場合、画像情報を第１の表示素子７５０を使用して表示する。または、薄暗いと判断した場合、画像情報を第１の表示素子７５０および第２の表示素子５５０を使用して表示する。または、暗いと判断した場合、画像情報を第２の表示素子５５０を使用して表示する。
具体的には、反射型の液晶素子または／および有機ＥＬ素子を用いて、周囲の明るさに基づいて画像を表示する。
これにより、例えば、外光の強い環境において反射型の表示素子を用い、薄暗い環境において自発光型の表示素子を用いて画像情報を表示することができる。その結果、消費電力が低減された、利便性または信頼性に優れた新規な情報処理装置を提供することができる。
例えば、環境光の色度を検出する機能を備えるセンサを検知部２５０に用いることができる。具体的には、ＣＣＤカメラ等を用いることができる。これにより、例えば、検知部２５０が検出した環境光の色度に基づいて、ホワイトバランスの偏りを補うことができる。
具体的には、第１のステップにおいて、環境光のホワイトバランスの偏りを検知する。
第２のステップにおいて、第１の表示素子を用いて環境光を反射して表示する画像に不足する色の光の強さを予測する。
第３のステップにおいて、第１の表示素子を用いて環境光を反射し、第２の表示素子を用いて不足する色の光を補うように光を射出して、画像を表示する。
これにより、ホワイトバランスが偏った環境光を第１の表示素子が反射する光と、第２の表示素子が射出する光を用いて、ホワイトバランスの偏りが補正された表示をすることができる。その結果、消費電力が低減された、またはホワイトバランスが整えられた画像を表示することができる、利便性または信頼性に優れた新規な情報処理装置を提供することができる。
《通信部２９０》通信部２９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を備える。
《所定のイベント》様々な命令に様々なイベントを関連付けることができる。
例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめくり命令」、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続する他の部分を表示する「スクロール命令」などがある。
例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッグ」または「スワイプ」等のイベントを用いることができる。
例えば、ポインタを用いて指し示すスライドバーの位置、スワイプの速度、ドラッグの速度等を用いて、さまざまな命令に引数を与えることができる。
具体的には、「ページめくり命令」を実行する際に用いるページをめくる速度などを決定する引数や、「スクロール命令」を実行する際に用いる表示位置を移動する速度などを決定する引数を与えることができる。
また、例えば、ページをめくる速度または／およびスクロール速度に応じて、表示の明るさ、コントラストまたは色味を変化してもよい。
具体的には、ページをめくる速度または／およびスクロール速度が所定の速度より速い場合に、速度と同期して表示の明るさが暗くなるように表示してもよい。
または、ページをめくる速度または／およびスクロール速度が所定の速度より速い場合に、速度と同期してコントラストが低下するように表示してもよい。
例えば、表示されている画像を目で追いかけ難い速度を、所定の速度に用いることができる。
また、画像情報に含まれる明るい階調の領域を暗い階調に近づけてコントラストを低下する方法を用いることができる。
また、画像情報に含まれる暗い階調の領域を明るい階調に近づけてコントラストを低下する方法を用いることができる。
具体的には、ページをめくる速度または／およびスクロール速度が所定の速度より速い場合に、速度と同期して黄色味が強くなるように表示してもよい。または、青みが弱くなるように表示してもよい。
ところで、検知部２５０を用いて情報処理装置の使用環境を検知して、検知された情報に基づいて、画像情報を生成してもよい。例えば、環境の明るさ等を検知して、画像情報の背景に使用者の嗜好に合わせた色を用いることができる（図１２（Ｂ）参照）。
ところで、通信部２９０を用いて特定の空間に配信された情報を受信して、受信した情報に基づいて、画像情報を生成してもよい。例えば、学校または大学等の教室で配信される教材を受信して表示して、教科書に用いることができる。または、企業等の会議室で配信される資料を受信して表示することができる（図１２（Ｃ）参照）。
これにより、情報処理装置２００を使用する使用者に好適な環境を提供することができる。
《応用》表示部２３０は、飼い犬などの愛玩動物の首輪などに設置することができる（図１２（Ｄ）参照）。表示部２３０に実施の形態１に示す表示パネルを用いることで、屋内、屋外問わず、明瞭な表示が可能である。日中の屋外において表示部２３０は反射表示モードで確認でき、夜間の屋内において表示部２３０は発光表示モードとすることが好ましい。
例えば、タッチセンサ、マイクまたはカメラ等を入力部２４０に用いることができる。なお、表示部２３０に重なる領域を備えるタッチセンサを用いることができる。
例えば、使用者は、表示部２３０に表示されるペットの体調管理や、認識番号などを確認することができる。昼夜を問わずペットに装着させておくことができ、主に反射型の表示モードとしておけば、バッテリーの持続時間を延ばすことができるため、長時間の使用を可能とする。また、ＧＰＳなどを搭載することにより、表示部２３０での位置確認も可能である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
電子ペーパー表示装置は反射型のディスプレイであるため、外光がないと表示を認識することが困難であるという欠点がある。
実施の形態１に示したデバイスは反射型液晶素子の反射電極に設けられた開口からＥＬ素子の発光を取り出す構造となっている。本実施の形態ではツイストボールや電子インクに印加する電極に設けられた開口からＥＬ素子の発光を取り出す構造とする。本構造においては開口部分と重なる領域とツイストボールや電子インクが重なるとＥＬ素子からの光を遮断する恐れがあるため、開口部分と重なる領域には透光性を有する構造体７５４を設ける。構造体７５４は透光性を有する有機絶縁材料または無機絶縁材料を用いて形成すればよい。なお、構造体７５４は基板間隔保持材としても機能させることができる。
なお、ツイストボールとは、異なる色相を有する上下半球で構成された粒子である。また、電子インクは、有色帯電粒子とオイルをマイクロカプセルに充填させた粒子である。具体的には透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ以上２００μｍ以下のマイクロカプセルを用いる。第１の電極と第２の電極との間に設けられるマイクロカプセルは、第１の電極と第２の電極によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。
ツイストボールや、マイクロカプセルなどを用いて、このような原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパー表示装置とよばれている。
本実施の形態では、カラーフィルタと白黒を表現するツイストボールとを組み合わせてフルカラー表示する方法を一例とする。なお、図１５の構成に特に限定されず、シアン、マゼンダ、白色で着色された粒子を黄色で着色されたオイルに配置し、電圧を印加することで所望の色表示となるようにフルカラー表示する構成としてもよい。
図１５の電子ペーパー表示装置は、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を第１の電極７５１（ｉ，ｊ）と第２の電極７５２の間に配置し、第１の電極及び第２の電極に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
薄膜トランジスタＳＷ１はトップゲート構造の薄膜トランジスタであり、薄膜トランジスタのソース電極又はドレイン電極として機能する導電膜５１２Ｂは第１の電極７５１（ｉ，ｊ）と、開口部５９１Ａを介して電気的に接続している。第１の電極７５１（ｉ，ｊ）と第２の電極７５２との間には黒色領域５９０ａ及び白色領域５９０ｂを有する球形粒子５８９が設けられている（図１５参照。）。本実施の形態においては、第１の電極７５１（ｉ，ｊ）が画素電極に相当し、第２の電極７５２が共通電極に相当する。第２の電極７５２は、薄膜トランジスタＳＷ１と同一基板上に設けられる共通電位線と電気的に接続される。開口部５９１Ｃを介して端子５１９Ｃと導電膜５１１Ｃが接続される接続部を用いて、一対の基板間に配置される導電体ＣＰを介して第２の電極７５２と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、マイクロカプセルを用いた電気泳動素子や電子粉粒体（登録商標）を用いることも可能である。
電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、偏光板も不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
また、図１５の電子ペーパー表示装置は、外光がほとんどなく暗い場所においては、有機ＥＬ素子を用いての表示をすることができる。有機ＥＬ素子の発光は、構造体７５４を通過して外に取り出される。電気泳動表示素子と有機ＥＬ素子は、それぞれ駆動回路を有しており、独立して表示を行うことができる。また、同時に駆動させることもでき、例えば、電気泳動表示素子に電圧を印加して全面黒とした状態で有機ＥＬ素子の表示を行うと、明瞭な表示画像が得やすい。
本実施の形態に例示された電子ペーパー表示装置は本発明の一態様の薄膜トランジスタを搭載しているため、オン電流が大きく、高速な動作が可能である。
また、電子ペーパー表示装置において、電気泳動表示素子を駆動させる場合には高い電圧を加えるため、薄膜トランジスタの耐圧が高いことが好ましい。従って、チャネル形成領域に接するＬＤＤ領域またはオフセット領域などを設けて薄膜トランジスタの耐圧を高くする構成とする。
また、本実施の形態は他の実施の形態と組み合わせることができる。
（実施の形態８）本実施の形態では、本発明の一態様の表示パネルを有する表示モジュール及び電子機器について、図１３を用いて説明を行う。
図１３（Ａ）乃至図１３（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図１３（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図１３（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１３（Ｃ）はスマートウオッチである。
図１３（Ｃ）は、筐体７３０２、表示パネル７３０４、操作ボタン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する。
ベゼル部分を兼ねる筐体７３０２に搭載された表示パネル７３０４は、非矩形状の表示領域を有している。表示パネル７３０４は、図１３（Ｃ）に示したように円形に限定されず、例えば、楕円形、五角形以上の多角形など様々な上面形状をとることができる。なお、表示パネル７３０４としては、矩形状の表示領域としてもよい。表示パネル７３０４は、時刻を表すアイコン７３０５、その他のアイコン７３０６等を表示することができる。
筐体７３０２の材料としては、合金、プラスチック、セラミックス、炭素繊維を含む材料を用いることができる。炭素繊維を含む材料としては、炭素繊維強化樹脂複合材（Ｃａｒｂｏｎ Ｆｉｂｅｒ Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ：ＣＦＲＰ）が軽量であり、且つ、腐食しない利点があるが黒色であり、外観やデザインが限られる。また、ＣＦＲＰは強化プラスチックの一種とも言え、強化プラスチックはガラス繊維を用いてもよいし、ケブラーを用いたＫＦＲＰを用いてもよい。強い衝撃を受けた場合、合金と比較して繊維は樹脂から剥離する恐れがあるため、合金が好ましい。合金としては、アルミニウム合金やマグネシウム合金が挙げられるが、中でもジルコニウムと銅とニッケルとチタンを含む非晶質合金（金属ガラスとも呼ばれる）が弾性強度の点で優れている。この非晶質合金は、室温においてガラス遷移領域を有する非晶質合金であり、バルク凝固非晶質合金とも呼ばれ、実質的に非晶質原子構造を有する合金である。凝固鋳造法により、少なくとも一つの筐体の鋳型内に合金材料が鋳込まれ、凝固させて一部の筐体をバルク凝固非晶質合金で形成する。非晶質合金は、ジルコニウム、銅、ニッケル、チタン以外にもベリリウム、シリコン、ニオブ、ボロン、ガリウム、モリブデン、タングステン、マンガン、鉄、コバルト、イットリウム、バナジウム、リン、炭素などを含んでもよい。なお、合金とは、単一の固体相構造を有する完全固溶体合金と、２つ以上の相を有する部分溶体の両方を含むこととする。筐体７３０２に非晶質合金を用いることで高い弾性を有する筐体を実現できる。
なお、図１３（Ｃ）に示すスマートウオッチは、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。
また、筐体７３０２の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子をその表示パネル７３０４に用いることにより作製することができる。
図１３（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図１３（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図１３（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１３（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図１３（Ａ）乃至図１３（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図１３（Ａ）乃至図１３（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態９）本実施の形態では、本発明の一態様の表示パネルを有する電子機器について、図１６及び図１７を用いて説明を行う。
図１６（Ａ）は携帯情報端末の一例を示す斜視図である。携帯情報端末においては広い面積の表示が求められる一方、持ち運びや収納するために小型であることが望まれる。表示部６０２においては、可撓性を有する表示部となっており、折りたたむことができる。図１６（Ｂ）に折りたたむ途中の斜視図を示す。
携帯情報端末の筐体６００には表示部６０１を有しており、表示部６０２との間隔が広いと画像が一部切れてしまうため、表示部６０１は狭額縁化が望ましい。本実施の形態では、表示装置の駆動回路に用いるトランジスタの構造をＳ−Ｃｈａｎｎｅｌ構造とすることでチャネル幅Ｗを狭くすることができるため、駆動回路の面積を縮小でき、例えば、０．５ｍｍ、好ましくは０．３ｍｍといった幅にまで駆動回路の幅を狭くして、さらなる狭額縁化を実現できる。
携帯情報端末の筐体６００の材料としては、合金、プラスチック、セラミックス、炭素繊維を含む材料を用いることができる。合金としては、アルミニウム合金やマグネシウム合金が挙げられるが、中でもジルコニウムと銅とニッケルとチタンを含む非晶質合金が弾性強度の点で優れている。携帯情報端末は、強い衝撃に耐えうることが望まれているため、携帯情報端末の筐体６００の材料として合金を用い、表示部６０１、６０２に用いる全ての基板をプラスチックフィルムとすると、割れる部材がほとんどないため、落下などの衝撃に耐える携帯情報端末とすることができる。
また、表示部６０２には折り曲げの補助材として背面板６０３、６０４が設けられている。筐体６００と背面板６０３は接続部材で繋げられている構成とする。また、背面板６０４は一部に磁石などによって筐体６００と固定または脱着できるようにする箇所を設けることが好ましい。
また、図１７（Ａ）は携帯情報端末を折り畳んだ状態の斜視図を示している。また、図１７（Ｂ）は背面板６０４を見た場合の斜視図を示している。
また、図１７（Ｃ）は携帯情報端末の断面図の一例を示している。
なお、表示部６０１と表示部６０２は異なる構成の表示装置を用いてもよく、例えば、実施の形態１に示した表示装置を表示部６０１に用い、実施の形態７に示した電子ペーパー表示装置を表示部６０２に用いてもよい。特に実施の形態１においては液晶表示素子を用いるため、表示部６０２のように折り曲げるとセルギャップが変化して表示が困難となる場合がある。また、表示部６０２をタッチ入力パネルとする場合においても、実施の形態１に示す表示装置は、指などで画面を押した時、液晶表示素子のセルギャップが変化して表示に乱れが生じる恐れがある。従って、セルギャップの影響を受けにくい電子ペーパー表示装置を表示部６０２に用いることは有用である。また、表示部６０１はメインディスプレイとして利用するため、外光の有無にかかわらず、良好な表示が得られる実施の形態１に示したＥＬ素子と液晶素子の両方を有する表示装置とすることが好ましく、外光を利用する場合には反射型液晶素子を利用するため、低消費電力とすることができ、携帯情報端末として有用である。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
ＡＦ１ 配向膜
ＡＦ２ 配向膜
Ｃ１ 容量素子
Ｃ２ 容量素子
ＣＦ１ 着色膜
Ｇ１ 走査線
Ｇ２ 走査線
ＫＢ１ 構造体
Ｓ１ 信号線
Ｓ２ 信号線
ＳＷ１ スイッチ
ＳＷ２ スイッチ
ＡＮＯ 配線
ＣＳＣＯＭ 配線
ＶＣＯＭ１ 配線
ＶＣＯＭ２ 配線
７０ トランジスタ
７１ トランジスタ
７２ 基板
７３ 導電膜
７３ａ 導電膜
７３ｂ 導電膜
７４ 絶縁膜
７５ 半導体膜
７６ 絶縁膜
７７ 導電膜
７７ａ 導電膜
７７ｂ 導電膜
７８ 絶縁膜
７９ 絶縁膜
８０ 導電膜
８１ 導電膜
８２ チャネル形成領域
８３ ＬＤＤ領域
８４ 不純物領域
８５ 導電膜
８６ 半導体膜
８７ａ 導電膜
８７ｂ 導電膜
８８ 導電膜
８９ 導電膜
９０ チャネル形成領域
９１ 不純物領域
９３ 開口
９４ 開口
９５ 開口
９６ 開口
２００ 情報処理装置
２１０ 演算装置
２１１ 演算部
２１２ 記憶部
２１４ 伝送路
２１５ 入出力インターフェース
２２０ 入出力装置
２３０ 表示部
２３１ 表示領域
２３２ 画素
２４０ 入力部
２５０ 検知部
２９０ 通信部
５００ 基板
５０１Ｃ 第２の絶縁膜
５０４ 導電膜
５０５ 接合層
５０６ 絶縁膜
５０８ 半導体膜
５１０ 剥離膜
５１１Ｂ 導電膜
５１１Ｃ 導電膜
５１２Ａ 導電膜
５１２Ｂ 導電膜
５１６ 絶縁膜
５１７ 導電膜
５１８ 絶縁膜
５１９Ｂ 端子
５１９Ｃ 端子
５１９Ｄ 導電膜
５２０ 機能層
５２１ 絶縁膜
５２２ 接続部
５２４ 導電膜
５２８ 絶縁膜
５３０ 画素回路
５４０ 水素含有膜
５５０ 表示素子
５５１ 電極
５５２ 電極
５５３ 発光性の有機化合物を含む層
５７０ 基板
５７１ 電極
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９１Ａ 開口部
５９１Ｂ 開口部
５９１Ｃ 開口部
６００ 筐体
６０１ 表示部
６０２ 表示部
６０３ 背面板
６０４ 背面板
７００ 表示パネル
７０２ 画素
７０５ 封止材
７５０ 表示素子
７５１ 電極
７５１Ｈ 開口部
７５２ 電極
７５３ 液晶材料を含む層
７５４ 構造体
７７０ 基板
７７０Ｐ 機能膜
７７１ 絶縁膜

Claims (9)

  1. 駆動回路と、前記駆動回路と電気的に接続される信号線と、画素と、を有し、
    前記画素は、前記信号線と電気的に接続され、
    前記画素は、第１の表示素子と、第１の導電膜と、第２の導電膜と、絶縁膜と、画素回路と、第２の表示素子と、を有し、
    前記第１の導電膜は、前記第１の表示素子と電気的に接続され、
    前記第２の導電膜は、前記第１の導電膜と重なる領域を備え、
    前記絶縁膜は、前記第２の導電膜と前記第１の導電膜の間に挟まれる領域を備え、
    前記絶縁膜は、第１の開口部を備え、
    前記第２の導電膜は、前記第１の開口部において前記第１の導電膜と電気的に接続され、
    前記画素回路は、前記第２の導電膜と電気的に接続され、
    前記画素回路は、前記信号線と電気的に接続され、
    前記画素回路は、トランジスタを含み、前記トランジスタは、シリコンを含む表示パネル。
  2. 請求項１おいて、前記第２の表示素子は、前記画素回路と電気的に接続される表示パネル。
  3. 請求項１または請求項２において、前記第１の表示素子は、反射膜と、反射する光の強さを制御する機能と、を有し、
    前記反射膜は、入射する光を反射する機能を備え、
    前記反射膜は、第２の開口部を備え、
    前記第２の表示素子は、
    前記第２の開口部に向けて光を射出する機能を有する表示パネル。
  4. 請求項１または請求項２において、前記第１の表示素子は、反射膜と、帯電粒子と、カラーフィルタを有し、
    前記反射膜は、入射する光を反射する機能を備え、
    前記反射膜は、第２の開口部を備え、
    前記第２の開口部と重なる構造体を有し、
    前記第２の表示素子の発光は、前記第２の開口部及び構造体を通過して射出される機能を有する表示パネル。
  5. 請求項１または請求項２において、前記第１の表示素子は、反射膜と、有色帯電粒子を有し、
    前記反射膜は、入射する光を反射する機能を備え、
    前記反射膜は、第２の開口部を備え、
    前記第２の開口部と重なる構造体を有し、
    前記第２の表示素子の発光は、前記第２の開口部及び構造体を通過して射出される機能を有する表示パネル。
  6. 請求項１乃至５のいずれか一において、前記トランジスタは、低濃度不純物領域を有する表示パネル。
  7. 請求項１乃至６のいずれか一において、前記トランジスタは、前記第１の導電膜上に第１の絶縁層を有し、前記第１の絶縁層上にチャネル形成領域を有する半導体層を有し、前記半導体層上に第２の絶縁層を有し、前記第２の絶縁層上に前記第２の導電膜を有し、前記第２の導電膜は、前記第２の絶縁層を介して前記半導体層の側面を覆い、前記半導体層は、チャネル幅方向の断面において、前記第１の導電膜と前記第２の導電膜とで囲まれた構造を有する表示パネル。
  8. 請求項１乃至７のいずれか一において、前記トランジスタは、多結晶シリコンを含む表示パネル。
  9. 請求項１乃至８のいずれか一において、前記トランジスタは、ｐチャネル型である表示パネル。
JP2016151003A 2015-08-07 2016-08-01 表示パネル Expired - Fee Related JP6815122B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015157620 2015-08-07
JP2015157620 2015-08-07

Publications (3)

Publication Number Publication Date
JP2017037301A true JP2017037301A (ja) 2017-02-16
JP2017037301A5 JP2017037301A5 (ja) 2019-09-12
JP6815122B2 JP6815122B2 (ja) 2021-01-20

Family

ID=58049492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016151003A Expired - Fee Related JP6815122B2 (ja) 2015-08-07 2016-08-01 表示パネル

Country Status (2)

Country Link
US (1) US10170528B2 (ja)
JP (1) JP6815122B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159483A1 (ja) 2017-02-28 2018-09-07 三井化学株式会社 導電性樹脂組成物、その製造方法およびそれから得られる成形体
WO2020188643A1 (ja) * 2019-03-15 2020-09-24 シャープ株式会社 表示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016151429A1 (en) * 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
WO2017055971A1 (en) 2015-10-01 2017-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2017081575A1 (en) 2015-11-11 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10403204B2 (en) 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
TWI713003B (zh) 2016-09-20 2020-12-11 日商半導體能源研究所股份有限公司 顯示裝置及電子機器
WO2018073690A1 (en) 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, display device, display module, and electronic device
CN108363246A (zh) * 2018-02-26 2018-08-03 惠科股份有限公司 显示面板及曲面显示装置
TWI674572B (zh) * 2018-10-12 2019-10-11 友達光電股份有限公司 非矩形顯示裝置
CN110299470B (zh) * 2019-06-28 2022-03-25 昆山工研院新型平板显示技术中心有限公司 一种显示面板及显示装置
CN110967852B (zh) * 2019-11-20 2021-04-27 Tcl华星光电技术有限公司 液晶显示装置
JP2022168650A (ja) * 2021-04-26 2022-11-08 株式会社ジャパンディスプレイ アレイ基板および表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140022A (ja) * 2000-11-01 2002-05-17 Matsushita Electric Ind Co Ltd 表示装置および表示装置の製造方法
JP2002196702A (ja) * 2000-12-25 2002-07-12 Sony Corp 画像表示装置
JP2002359376A (ja) * 2001-03-27 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2003051599A (ja) * 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2003076302A (ja) * 2001-09-06 2003-03-14 Sharp Corp 表示装置
WO2004053819A1 (ja) * 2002-12-06 2004-06-24 Citizen Watch Co., Ltd. 液晶表示装置
JP2015025968A (ja) * 2013-07-26 2015-02-05 ソニー株式会社 表示媒体及び表示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3487782B2 (ja) 1999-03-17 2004-01-19 株式会社日立製作所 液晶表示装置
JP3767264B2 (ja) 1999-08-25 2006-04-19 セイコーエプソン株式会社 液晶表示装置および電子機器
WO2001091098A1 (fr) 2000-05-24 2001-11-29 Hitachi, Ltd. Terminal portable et afficheur commutable entre couleur et noir-et-blanc
JP2002196688A (ja) 2000-12-25 2002-07-12 Sony Corp 画像表示装置
US6912021B2 (en) 2001-01-22 2005-06-28 Seiko Epson Corporation Electro-optical device, method for driving electro-optical device, electronic apparatus, and method for driving electronic apparatus
JP4202030B2 (ja) 2001-02-20 2008-12-24 シャープ株式会社 表示装置
JP4043864B2 (ja) 2001-09-06 2008-02-06 シャープ株式会社 表示装置及びその駆動方法
JP4176400B2 (ja) 2001-09-06 2008-11-05 シャープ株式会社 表示装置
US7248235B2 (en) 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
JP3933915B2 (ja) 2001-11-09 2007-06-20 セイコーインスツル株式会社 反射層付き照明装置及び液晶表示装置
JP2003228304A (ja) 2002-01-31 2003-08-15 Toyota Industries Corp 表示装置
TW544944B (en) 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
JP4122828B2 (ja) 2002-04-30 2008-07-23 日本電気株式会社 表示装置及びその駆動方法
JP3852931B2 (ja) 2003-03-26 2006-12-06 株式会社東芝 発光表示装置
WO2006025473A1 (en) * 2004-08-31 2006-03-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2007232882A (ja) 2006-02-28 2007-09-13 Casio Comput Co Ltd 表示装置及び電子機器
EP1845514B1 (en) 2006-04-14 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
TWI393950B (zh) 2009-01-08 2013-04-21 Au Optronics Corp 半穿反型顯示面板
WO2011081041A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5947000B2 (ja) * 2010-07-01 2016-07-06 株式会社半導体エネルギー研究所 電界駆動型表示装置
KR101681779B1 (ko) * 2010-07-14 2016-12-02 엘지디스플레이 주식회사 입체 영상 표시장치와 그 백라이트 제어 방법
JP2013221965A (ja) 2012-04-13 2013-10-28 Seiko Epson Corp 電気光学装置
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
JP6518890B2 (ja) 2014-03-31 2019-05-29 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP2016038581A (ja) 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 表示パネル、表示装置および表示装置の駆動方法
WO2016151429A1 (en) 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
KR102494418B1 (ko) 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
WO2017025835A1 (en) * 2015-08-07 2017-02-16 Semiconductor Energy Laboratory Co., Ltd. Display panel, information processing device, and driving method of display panel

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140022A (ja) * 2000-11-01 2002-05-17 Matsushita Electric Ind Co Ltd 表示装置および表示装置の製造方法
JP2002196702A (ja) * 2000-12-25 2002-07-12 Sony Corp 画像表示装置
JP2002359376A (ja) * 2001-03-27 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2003051599A (ja) * 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2003076302A (ja) * 2001-09-06 2003-03-14 Sharp Corp 表示装置
WO2004053819A1 (ja) * 2002-12-06 2004-06-24 Citizen Watch Co., Ltd. 液晶表示装置
JP2015025968A (ja) * 2013-07-26 2015-02-05 ソニー株式会社 表示媒体及び表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159483A1 (ja) 2017-02-28 2018-09-07 三井化学株式会社 導電性樹脂組成物、その製造方法およびそれから得られる成形体
WO2020188643A1 (ja) * 2019-03-15 2020-09-24 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
US20170040403A1 (en) 2017-02-09
JP6815122B2 (ja) 2021-01-20
US10170528B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
JP6815122B2 (ja) 表示パネル
US11881489B2 (en) Display device
US11803074B2 (en) Display device
US12078902B2 (en) Display device, display module, and electronic device
JP2024032738A (ja) 表示装置
US12008185B2 (en) Input/output panel, input/output device, and semiconductor device
JP2017187759A (ja) 表示パネル、入出力パネル、情報処理装置
TW201825974A (zh) 觸控感測器、顯示裝置、顯示模組以及電子裝置
US20170351424A1 (en) Data Processing Device and Display Method Thereof
US10451912B2 (en) Display device, input/output device, and data processing device
WO2017051289A1 (ja) 表示パネル
JP2017219898A (ja) 表示装置、入出力装置、情報処理装置、表示方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201222

R150 Certificate of patent or registration of utility model

Ref document number: 6815122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees