JP2017028152A - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP2017028152A JP2017028152A JP2015146854A JP2015146854A JP2017028152A JP 2017028152 A JP2017028152 A JP 2017028152A JP 2015146854 A JP2015146854 A JP 2015146854A JP 2015146854 A JP2015146854 A JP 2015146854A JP 2017028152 A JP2017028152 A JP 2017028152A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- solder
- copper
- region
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000007747 plating Methods 0.000 claims abstract description 72
- 229910000679 solder Inorganic materials 0.000 claims abstract description 68
- 239000010949 copper Substances 0.000 claims abstract description 47
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052802 copper Inorganic materials 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000011347 resin Substances 0.000 claims abstract description 36
- 229920005989 resin Polymers 0.000 claims abstract description 36
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000005751 Copper oxide Substances 0.000 claims abstract description 21
- 229910000431 copper oxide Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 27
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007743 anodising Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49586—Insulating layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Manufacturing & Machinery (AREA)
Abstract
【解決手段】リードフレーム10は、半導体チップ11を半田12を用いて接合し、モールド樹脂13で樹脂封止した半導体装置14に使用するものであり、半田12の接合領域19の表面は、銅の素材又は銅のめっきで構成され、モールド樹脂13の密着領域22の表面は、酸化銅の皮膜23で構成されている。リードフレーム10の製造方法は、銅製の、又は、銅のめっきが施された、リードフレーム材15の表面のうち、モールド樹脂13の密着領域22となる表面にレジスト膜24を形成し、半田12の接合領域19となる表面に金属のめっき処理を行ってめっき皮膜25を形成し、レジスト膜24の除去後、その表面を酸化処理して酸化銅の皮膜23を形成し、めっき皮膜25を除去してリードフレーム材15の表面を露出させる。
【選択図】図1
Description
このQFNにおいても、他の半導体装置と同様、信頼性向上のため、モールド樹脂(以下、単に樹脂ともいう)の密着性向上の要求がある。
この酸化銅の皮膜は、樹脂との密着性が良好であり、パッケージの信頼性が向上する。
即ち、リードフレームの表面を、銅の素材もしくは銅のめっきで構成した場合、接合目的の半田の濡れ性に問題はないが、樹脂の密着不足によりパッケージの信頼性が確保できず、一方、酸化銅の皮膜で構成した場合、樹脂の密着性は向上するが、半田の濡れ性が確保できないという、背反関係にある。
前記半田の接合領域の表面は、銅の素材又は銅のめっきで構成され、前記モールド樹脂の密着領域の表面は、酸化銅の皮膜で構成されている。
銅製の、又は、銅のめっきが施された、リードフレーム材の表面のうち、前記モールド樹脂の密着領域となる表面に、レジスト膜を形成するレジスト膜形成工程と、
前記リードフレーム材の表面のうち、前記半田の接合領域となる表面に、金属のめっき処理を行ってめっき皮膜を形成するめっき皮膜形成工程と、
前記レジスト膜形成工程で形成した前記レジスト膜を除去した後、その表面を酸化処理して酸化銅の皮膜を形成する酸化銅皮膜形成工程と、
前記めっき皮膜形成工程で形成した前記めっき皮膜を除去し、前記リードフレーム材の表面を露出させる表面露出工程とを有する。
銅製の、又は、銅のめっきが施された、リードフレーム材の表面のうち、前記モールド樹脂の密着領域となる表面に、レジスト膜を形成するレジスト膜形成工程と、
前記リードフレーム材の表面のうち、前記半田の接合領域となる表面に、前記半田との接合が可能な金属のめっき処理を行ってめっき皮膜を形成するめっき皮膜形成工程と、
前記レジスト膜形成工程で形成した前記レジスト膜を除去した後、その表面を酸化処理して酸化銅の皮膜を形成する酸化銅皮膜形成工程とを有する。
また、第1の発明に係るリードフレーム及び第2、第3の発明に係るリードフレームの製造方法は、モールド樹脂の密着領域の表面を、酸化銅の皮膜で構成するので、樹脂の密着性を良好にできる。
従って、半田の濡れ性と樹脂の密着性の両立が図れるため、半導体チップの接合の信頼性とパッケージの信頼性の双方を確保できる。
図1(A)、(B)に示すように、本発明の一実施の形態に係るリードフレーム10は、半導体チップ(半導体素子)11を半田12を用いて接合し、モールド樹脂13で樹脂封止した半導体装置14(いわゆるフリップチップ接続構造のQFN)に使用するものである。以下、詳しく説明する。
リードフレーム材15は、銅(Cu)の薄板をエッチング加工してリードフレーム10と略同一形状に形成された、パッド16、リード17、及び、接続部18のリードパターンを有するものである。なお、リードパターンは、これに限定されるものではない。
このため、リードフレーム材15は、銅製(素材が銅)であるが、例えば、鉄−ニッケル合金(Fe−Ni合金)の表面に銅めっきが施されたものでもよい。
接合領域19は、パッド16の内部(複数箇所)とリード17の先端部(パッド16側)にそれぞれ形成されている。なお、接合領域は、半導体装置の種類に応じて種々変更できる。
この接合領域19の表面は、リードフレーム材15(銅製)の場合は銅の素材で構成され、リードフレーム材が合金に銅めっきが施されたものである場合は銅めっきで構成される。
半導体チップ11は、その一面側に複数の電極パッド(端子)20が設けられ、これら電極パッド20の先端部に半田12が付けられている。なお、半田12は、予め電極パッド20に付けられたものではなく、ボール状のものを使用することもできる。
この半導体チップ11を接合領域19の表面に接合する場合は、半田12にフラックス21を付け、これらをリードフレーム10の接合領域19に載せて加熱する。
他の領域には、例えば、リードフレームの裏面側(半導体チップの対向面とは反対側)の表面がある。このリードフレームの裏面側の表面は、リードフレームを基板に半田接合するために使用できる。
密着領域22は、半導体チップ11と対向するリードフレーム10の表面と、裏面側の表面の一部に形成されている。なお、密着領域22は、半導体装置の種類に応じて種々変更できる。
この密着領域22の表面は、リードフレーム材を構成する銅の素材又は表面の銅めっきを酸化処理することで形成される酸化銅の皮膜23で構成されている。
この方法は、半導体チップ11を半田12を用いて接合した後、モールド樹脂13で樹脂封止した半導体装置14に使用するリードフレーム10の製造方法であり、リードパターン形成工程、レジスト膜形成工程、めっき皮膜形成工程、酸化銅皮膜形成工程、及び、表面露出工程を有している。以下、詳しく説明する。
銅製の薄板をエッチング加工し、リードフレーム10と略同一形状に形成された、パッド16、リード17、及び、接続部18のリードパターンを有するリードフレーム材15を成形する。
所定のリードパターンを有するリードフレーム材15の表面のうち、モールド樹脂13の密着領域22となる表面(ここでは、半田12の接合領域19となる表面以外の表面)に、レジスト膜24を形成する。
このレジスト膜24は、リードフレーム材15の全面(表面及び裏面)を耐めっき性のフォトレジスト膜で覆った後、半田12の接合領域19となる部分を露光処理し、続いて現像処理を行うことにより、形成することができる。
所定のリードパターンを有するリードフレーム材15の表面のうち、半田12の接合領域19となる表面に、金属のめっき処理を行ってめっき皮膜25を形成する。
めっき処理に使用する金属としては、例えば、既存設備の有効活用やリードフレーム材15からの剥離性等を考慮すれば、銀(Ag)が好ましいが、他の金属、例えば、ニッケル(Ni)や金(Au)等を使用することもできる。
このめっき処理には、フラッシュめっきを使用でき、めっき皮膜25の厚みは、例えば、0.001〜0.5μm程度である。
上記したレジスト膜形成工程で形成したレジスト膜24を除去した後、その表面を酸化処理して酸化銅の皮膜23を形成する。この酸化処理の方法は、特に限定されるものではなく、例えば、酸化性のアルカリ溶液に浸漬させる方法(黒化処理法)等を使用できる。
上記しためっき皮膜形成工程で、半田12の接合領域19となる表面にめっき皮膜25を形成しているので、半田12の接合領域19となる表面の酸化を防止できる。これにより、めっき皮膜25以外の領域のみに、酸化銅の皮膜23を形成できる。
上記しためっき皮膜形成工程で形成しためっき皮膜25を除去し、リードフレーム材15の表面を露出させる。このめっき皮膜25の除去方法には、例えば、電気剥離等を使用できる。
なお、リードフレーム材15は銅製であるため、露出した表面は銅の素材で構成されるが、リードフレーム材が銅めっきが施された合金で構成されている場合、露出した表面は銅めっきで構成される。
従って、この領域の表面も露出する。
更に、めっき皮膜25を構成する金属の種類や、めっき皮膜25の厚みによっては、半田との接合が可能な場合(半田接合への影響がない場合、例えば、拡散接合等で接合する場合)もあり、この場合は、表面露出工程を省略することもできる。ここで、半田12の接合領域19とは別に、半田接合を行う他の領域を設ける場合、前記しためっき皮膜形成工程において更に、他の領域の表面にも半田との接合が可能な金属のめっき処理を行うが、このめっき処理によって他の領域に形成されためっき皮膜は除去されない。
また、前記実施の形態においては、フリップチップ接続構造のQFNに使用するリードフレームについて説明したが、半導体チップが半田を用いて接合され、この接合部分がモールド樹脂で樹脂封止された半導体装置に使用するリードフレームであれば、これに限定されるものではない。
Claims (6)
- 半導体チップを半田を用いて接合し、モールド樹脂で樹脂封止した半導体装置に使用するリードフレームにおいて、
前記半田の接合領域の表面は、銅の素材又は銅のめっきで構成され、前記モールド樹脂の密着領域の表面は、酸化銅の皮膜で構成されていることを特徴とするリードフレーム。 - 請求項1記載のリードフレームにおいて、前記半田の接合領域とは別に、半田接合を行う他の領域を設け、該他の領域の表面を、銅の素材又は銅のめっきで構成したことを特徴とするリードフレーム。
- 半導体チップを半田を用いて接合した後、モールド樹脂で樹脂封止した半導体装置に使用するリードフレームの製造方法において、
銅製の、又は、銅のめっきが施された、リードフレーム材の表面のうち、前記モールド樹脂の密着領域となる表面に、レジスト膜を形成するレジスト膜形成工程と、
前記リードフレーム材の表面のうち、前記半田の接合領域となる表面に、金属のめっき処理を行ってめっき皮膜を形成するめっき皮膜形成工程と、
前記レジスト膜形成工程で形成した前記レジスト膜を除去した後、その表面を酸化処理して酸化銅の皮膜を形成する酸化銅皮膜形成工程と、
前記めっき皮膜形成工程で形成した前記めっき皮膜を除去し、前記リードフレーム材の表面を露出させる表面露出工程とを有することを特徴とするリードフレームの製造方法。 - 請求項3記載のリードフレームの製造方法において、前記半田の接合領域とは別に、半田接合を行う他の領域を設け、前記めっき皮膜形成工程では更に、前記他の領域の表面に、金属のめっき処理を行うことを特徴とするリードフレームの製造方法。
- 請求項3又は4記載のリードフレームの製造方法において、前記金属は銀であることを特徴とするリードフレームの製造方法。
- 半導体チップを半田を用いて接合した後、モールド樹脂で樹脂封止した半導体装置に使用するリードフレームの製造方法において、
銅製の、又は、銅のめっきが施された、リードフレーム材の表面のうち、前記モールド樹脂の密着領域となる表面に、レジスト膜を形成するレジスト膜形成工程と、
前記リードフレーム材の表面のうち、前記半田の接合領域となる表面に、前記半田との接合が可能な金属のめっき処理を行ってめっき皮膜を形成するめっき皮膜形成工程と、
前記レジスト膜形成工程で形成した前記レジスト膜を除去した後、その表面を酸化処理して酸化銅の皮膜を形成する酸化銅皮膜形成工程とを有することを特徴とするリードフレームの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015146854A JP6653139B2 (ja) | 2015-07-24 | 2015-07-24 | リードフレーム及びその製造方法 |
CN201610545415.6A CN106373933A (zh) | 2015-07-24 | 2016-07-12 | 引线框及其制造方法 |
MYPI2016702546A MY196018A (en) | 2015-07-24 | 2016-07-14 | Lead Frame and Method for Manufacturing Same |
US15/212,476 US9824960B2 (en) | 2015-07-24 | 2016-07-18 | Lead frame and method for manufacturing same |
TW105122932A TWI595620B (zh) | 2015-07-24 | 2016-07-20 | 引線框及其製造方法 |
US15/785,980 US20180040543A1 (en) | 2015-07-24 | 2017-10-17 | Lead frame and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015146854A JP6653139B2 (ja) | 2015-07-24 | 2015-07-24 | リードフレーム及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017028152A true JP2017028152A (ja) | 2017-02-02 |
JP6653139B2 JP6653139B2 (ja) | 2020-02-26 |
Family
ID=57837916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015146854A Active JP6653139B2 (ja) | 2015-07-24 | 2015-07-24 | リードフレーム及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9824960B2 (ja) |
JP (1) | JP6653139B2 (ja) |
CN (1) | CN106373933A (ja) |
MY (1) | MY196018A (ja) |
TW (1) | TWI595620B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018190942A (ja) * | 2017-05-11 | 2018-11-29 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
JP2019016705A (ja) * | 2017-07-07 | 2019-01-31 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
JP2019057577A (ja) * | 2017-09-20 | 2019-04-11 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
JP2019096694A (ja) * | 2017-11-21 | 2019-06-20 | 新光電気工業株式会社 | リードフレーム、半導体装置、リードフレームの製造方法 |
JP2020077747A (ja) * | 2018-11-07 | 2020-05-21 | 新光電気工業株式会社 | リードフレーム、半導体装置及びリードフレームの製造方法 |
JP2021072434A (ja) * | 2019-10-30 | 2021-05-06 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
US11929342B2 (en) | 2019-10-30 | 2024-03-12 | Shinko Electric Industries Co., Ltd. | Semiconductor device with leads having step surfaces |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG10201811582WA (en) * | 2018-12-24 | 2020-07-29 | Delta Electronics Int’L Singapore Pte Ltd | Package structure and manufacturing method thereof |
CN115527976A (zh) | 2021-06-25 | 2022-12-27 | 恩智浦美国有限公司 | 引线框架组件、半导体封装以及用于改进粘合的方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01248651A (ja) * | 1988-03-30 | 1989-10-04 | Nec Corp | 半導体装置用リードフレーム |
JPH0212863A (ja) * | 1988-06-30 | 1990-01-17 | Matsushita Electron Corp | 樹脂封止型半導体装置 |
JPH03222465A (ja) * | 1990-01-29 | 1991-10-01 | Mitsubishi Electric Corp | リードフレームおよびその製造方法 |
JPH03295262A (ja) * | 1990-04-13 | 1991-12-26 | Mitsubishi Electric Corp | リードフレームおよびその製造方法 |
JPH04225553A (ja) * | 1990-12-27 | 1992-08-14 | Mitsubishi Electric Corp | 電子部品およびその製造方法 |
JPH11121673A (ja) * | 1997-10-09 | 1999-04-30 | Toppan Printing Co Ltd | リードフレーム |
JP2004332105A (ja) * | 2003-04-16 | 2004-11-25 | Shinko Electric Ind Co Ltd | 導体基材、半導体装置及びそれらの製造方法 |
JP2008098478A (ja) * | 2006-10-13 | 2008-04-24 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4048438A (en) * | 1974-10-23 | 1977-09-13 | Amp Incorporated | Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips |
US4824511A (en) * | 1987-10-19 | 1989-04-25 | E. I. Du Pont De Nemours And Company | Multilayer circuit board with fluoropolymer interlayers |
KR100266726B1 (ko) * | 1995-09-29 | 2000-09-15 | 기타지마 요시토시 | 리드프레임과 이 리드프레임을 갖춘 반도체장치 |
US6046075A (en) * | 1997-12-23 | 2000-04-04 | Vlsi Technology, Inc. | Oxide wire bond insulation in semiconductor assemblies |
US6706561B2 (en) * | 2002-02-11 | 2004-03-16 | Texas Instruments Incorporated | Method for fabricating preplated nickel/palladium and tin leadframes |
TWI234248B (en) * | 2004-09-06 | 2005-06-11 | Advanced Semiconductor Eng | Method for bonding flip chip on leadframe |
JP5415106B2 (ja) * | 2008-03-21 | 2014-02-12 | 住友化学株式会社 | 樹脂パッケージの製造方法 |
CN102473830B (zh) * | 2009-07-10 | 2015-04-29 | 古河电气工业株式会社 | 光半导体装置用引线框架及其制造方法、及光半导体装置 |
US8361899B2 (en) * | 2010-12-16 | 2013-01-29 | Monolithic Power Systems, Inc. | Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing |
JP6095997B2 (ja) * | 2013-02-13 | 2017-03-15 | エスアイアイ・セミコンダクタ株式会社 | 樹脂封止型半導体装置の製造方法 |
CN103594448A (zh) * | 2013-11-15 | 2014-02-19 | 杰群电子科技(东莞)有限公司 | 一种引线框架 |
-
2015
- 2015-07-24 JP JP2015146854A patent/JP6653139B2/ja active Active
-
2016
- 2016-07-12 CN CN201610545415.6A patent/CN106373933A/zh active Pending
- 2016-07-14 MY MYPI2016702546A patent/MY196018A/en unknown
- 2016-07-18 US US15/212,476 patent/US9824960B2/en active Active
- 2016-07-20 TW TW105122932A patent/TWI595620B/zh active
-
2017
- 2017-10-17 US US15/785,980 patent/US20180040543A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01248651A (ja) * | 1988-03-30 | 1989-10-04 | Nec Corp | 半導体装置用リードフレーム |
JPH0212863A (ja) * | 1988-06-30 | 1990-01-17 | Matsushita Electron Corp | 樹脂封止型半導体装置 |
JPH03222465A (ja) * | 1990-01-29 | 1991-10-01 | Mitsubishi Electric Corp | リードフレームおよびその製造方法 |
JPH03295262A (ja) * | 1990-04-13 | 1991-12-26 | Mitsubishi Electric Corp | リードフレームおよびその製造方法 |
JPH04225553A (ja) * | 1990-12-27 | 1992-08-14 | Mitsubishi Electric Corp | 電子部品およびその製造方法 |
JPH11121673A (ja) * | 1997-10-09 | 1999-04-30 | Toppan Printing Co Ltd | リードフレーム |
JP2004332105A (ja) * | 2003-04-16 | 2004-11-25 | Shinko Electric Ind Co Ltd | 導体基材、半導体装置及びそれらの製造方法 |
JP2008098478A (ja) * | 2006-10-13 | 2008-04-24 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018190942A (ja) * | 2017-05-11 | 2018-11-29 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
JP2019016705A (ja) * | 2017-07-07 | 2019-01-31 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
JP2019057577A (ja) * | 2017-09-20 | 2019-04-11 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
JP2019096694A (ja) * | 2017-11-21 | 2019-06-20 | 新光電気工業株式会社 | リードフレーム、半導体装置、リードフレームの製造方法 |
JP7016677B2 (ja) | 2017-11-21 | 2022-02-07 | 新光電気工業株式会社 | リードフレーム、半導体装置、リードフレームの製造方法 |
JP2020077747A (ja) * | 2018-11-07 | 2020-05-21 | 新光電気工業株式会社 | リードフレーム、半導体装置及びリードフレームの製造方法 |
JP7304145B2 (ja) | 2018-11-07 | 2023-07-06 | 新光電気工業株式会社 | リードフレーム、半導体装置及びリードフレームの製造方法 |
US11791250B2 (en) | 2018-11-07 | 2023-10-17 | Shinko Electric Industries Co., Ltd. | Lead frame, semiconductor device, and lead frame manufacturing method |
JP2021072434A (ja) * | 2019-10-30 | 2021-05-06 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
US11929342B2 (en) | 2019-10-30 | 2024-03-12 | Shinko Electric Industries Co., Ltd. | Semiconductor device with leads having step surfaces |
JP7463191B2 (ja) | 2019-10-30 | 2024-04-08 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106373933A (zh) | 2017-02-01 |
MY196018A (en) | 2023-03-06 |
TW201715678A (zh) | 2017-05-01 |
US9824960B2 (en) | 2017-11-21 |
TWI595620B (zh) | 2017-08-11 |
US20170025329A1 (en) | 2017-01-26 |
JP6653139B2 (ja) | 2020-02-26 |
US20180040543A1 (en) | 2018-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6653139B2 (ja) | リードフレーム及びその製造方法 | |
JP6030970B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP6325975B2 (ja) | リードフレーム、半導体装置 | |
JP7089388B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI624883B (zh) | 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置 | |
JP5930843B2 (ja) | リードフレーム及びその製造方法 | |
JP2007048981A (ja) | 半導体装置の製造方法 | |
JP5626785B2 (ja) | 半導体素子搭載用リードフレームおよびその製造方法 | |
JP6838104B2 (ja) | 半導体装置用基板および半導体装置 | |
JP2019021815A (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP2008187045A (ja) | 半導体装置用リードフレームとその製造方法、半導体装置 | |
JP4091050B2 (ja) | 半導体装置の製造方法 | |
JP2006165411A (ja) | 半導体装置およびその製造方法 | |
JP6927634B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP2012049323A (ja) | リードフレーム及びこれを用いた半導体装置並びにその製造方法 | |
JP2022103594A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置 | |
JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
TW543164B (en) | Tape structure and fabrication method thereof | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
JP6138496B2 (ja) | 半導体素子搭載用基板及び半導体装置 | |
JP2017055024A (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
JP6299004B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP6615654B2 (ja) | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 | |
JP2007157846A (ja) | 半導体装置の製造方法 | |
JP4549318B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191118 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20191127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6653139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |