JP2016103559A

JP2016103559A - Wiring board

Info

Publication number: JP2016103559A
Application number: JP2014240891A
Authority: JP
Inventors: 俊作濱崎; Shunsaku Hamazaki
Original assignee: Kyocera Circuit Solutions Inc
Current assignee: Kyocera Circuit Solutions Inc
Priority date: 2014-11-28
Filing date: 2014-11-28
Publication date: 2016-06-02

Abstract

【課題】電気的な絶縁信頼性に優れた配線基板を提供することを課題とする。【解決手段】互いに積層された２層の絶縁層１ａ、１ｂから成る絶縁基板１と、２層の絶縁層１ａ、１ｂの間に挟持された内層配線導体２と、一方の絶縁層１ａ（１ｂ）および内層配線導体２を貫通して他方の絶縁層１ｂ（１ａ）の厚みの途中まで穿設されており、他方の絶縁層１ｂ（１ａ）における内層配線導体２に接する部位の直径が内層配線導体２における直径よりも大きいビアホール５（６）と、絶縁基板１の表面およびビアホール５、６内に被着されており、ビアホール５、６内を充填するビア導体５ｖ、６ｖを有する表層配線導体３とを具備して成る。【選択図】図２An object of the present invention is to provide a wiring board having excellent electrical insulation reliability. An insulating substrate comprising two insulating layers 1a and 1b stacked on each other, an inner wiring conductor 2 sandwiched between the two insulating layers 1a and 1b, and one insulating layer 1a (1b). ) And the inner layer wiring conductor 2, and the other insulating layer 1b (1a) is pierced to the middle of its thickness, and the diameter of the portion in contact with the inner layer wiring conductor 2 in the other insulating layer 1b (1a) is the inner layer wiring. A surface layer wiring conductor having via holes 5 (6) larger than the diameter in the conductor 2 and the surface of the insulating substrate 1 and the via holes 5 and 6 and the via conductors 5v and 6v filling the via holes 5 and 6 3. [Selection] Figure 2

Description

本発明は、半導体素子等を搭載するための配線基板に関するものである。 The present invention relates to a wiring board for mounting a semiconductor element or the like.

図３に半導体集積回路素子等の半導体素子Ｓを搭載するための従来の配線基板Ｂを示す。配線基板Ｂは、絶縁基板２１と、内層配線導体２２と、表層配線導体２３と、ソルダーレジスト層２４とから成る。 FIG. 3 shows a conventional wiring board B for mounting a semiconductor element S such as a semiconductor integrated circuit element. The wiring board B includes an insulating substrate 21, an inner layer wiring conductor 22, a surface layer wiring conductor 23, and a solder resist layer 24.

絶縁基板２１は、第１の絶縁層２１ａと、第１の絶縁層２１ａ上に積層された第２の絶縁層２１ｂとから成る。そして、第１および第２の絶縁層２１ａ、２１ｂの間には内層配線導体２２が挟持されて配設されている。
第１の絶縁層２１ａには、内層配線導体２２の一部を底面とする第１のビアホール２５が複数形成されている。そして、第１の絶縁層２１ａの下面、および第１のビアホール２５内には、第１のビアホール２５内を充填する第１のビア導体２５ｖを有する第１の表層配線導体２３ａが形成されている。 The insulating substrate 21 includes a first insulating layer 21a and a second insulating layer 21b stacked on the first insulating layer 21a. An inner layer wiring conductor 22 is sandwiched between the first and second insulating layers 21a and 21b.
In the first insulating layer 21a, a plurality of first via holes 25 having a part of the inner layer wiring conductor 22 as a bottom surface are formed. A first surface wiring conductor 23 a having a first via conductor 25 v filling the first via hole 25 is formed on the lower surface of the first insulating layer 21 a and in the first via hole 25. .

第２の絶縁層２１ｂには、内層配線導体２２の一部を底面とする第２のビアホール２６が複数形成されている。そして、第２の絶縁層２１ｂの上面、および第２のビアホール２６内には、第２のビアホール２６内を充填する第２のビア導体２６ｖを有する第２の表層配線導体２３ｂが形成されている。 In the second insulating layer 21b, a plurality of second via holes 26 having a part of the inner layer wiring conductor 22 as a bottom surface are formed. A second surface wiring conductor 23 b having a second via conductor 26 v filling the second via hole 26 is formed on the upper surface of the second insulating layer 21 b and in the second via hole 26. .

第１の絶縁層２１ａの下面に被着された第１のソルダーレジスト層２４ａには、第１の表層配線導体２３ａの一部を外部接続パッド２７として露出させる開口部２８が形成されている。外部接続パッド２７には、外部の電気回路基板の配線導体が半田を介して接続される。 In the first solder resist layer 24a deposited on the lower surface of the first insulating layer 21a, an opening 28 for exposing a part of the first surface wiring conductor 23a as the external connection pad 27 is formed. A wiring conductor of an external electric circuit board is connected to the external connection pad 27 via solder.

第２の絶縁層２１ｂの上面に被着された第２のソルダーレジスト層２４ｂには、第２の表層配線導体２３ｂの一部を半導体素子接続パッド２９として露出させる開口部３０が形成されている。半導体素子接続パッド２９には、半導体素子Ｓの電極端子Ｔが半田を介して接続さる。 An opening 30 is formed in the second solder resist layer 24b deposited on the upper surface of the second insulating layer 21b to expose a part of the second surface wiring conductor 23b as the semiconductor element connection pad 29. . The electrode terminal T of the semiconductor element S is connected to the semiconductor element connection pad 29 via solder.

ところで近年、通信機器や音楽プレーヤー等に代表される電子機器の小型化に伴い、これらの電子機器に搭載される配線基板も小型化が進み、高密度配線化が求められている。
しかしながら、上述の配線基板Ｂでは、高密度配線化の要求に対応して第１および第２のビアホール２５、２６の直径を小さいものとしていくと、第１および第２のビアホール２５、２６内を充填する第１および第２のビア導体２５ｖ、２６ｖと、内層配線導体２２との接続面積が小さくなるため、両者の接続強度が低下して剥離する場合があり、電気的な絶縁信頼性が低下してしまうという問題がある。 In recent years, as electronic devices typified by communication devices and music players have been downsized, wiring boards mounted on these electronic devices have also been downsized, and high-density wiring is required.
However, in the above-described wiring board B, if the diameters of the first and second via holes 25 and 26 are made small in response to the demand for high-density wiring, the insides of the first and second via holes 25 and 26 are increased. Since the connection area between the first and second via conductors 25v and 26v to be filled and the inner-layer wiring conductor 22 is reduced, the connection strength between the two may be reduced and peeling may occur, resulting in a decrease in electrical insulation reliability. There is a problem of end up.

特開平１０−１３５５９５号公報JP-A-10-135595

本発明は、内層配線導体と第１および第２のビア導体との接合強度を向上させて両者を強固に接続することで、電気的な絶縁信頼性に優れた配線基板を提供することを課題とする。 It is an object of the present invention to provide a wiring board with excellent electrical insulation reliability by improving the bonding strength between the inner layer wiring conductor and the first and second via conductors and firmly connecting them. And

本発明の配線基板は、互いに積層された２層の絶縁層から成る絶縁基板と、２層の絶縁層の間に挟持された内層配線導体と、一方の絶縁層および内層配線導体を貫通して他方の絶縁層の厚みの途中まで穿設されており、他方の絶縁層における内層配線導体に接する部位の直径が内層配線導体における直径よりも大きいビアホールと、絶縁基板の表面およびビアホール内に被着されており、ビアホール内を充填するビア導体を有する表層配線導体とを具備して成ることを特徴とするものである。 The wiring board of the present invention includes an insulating substrate composed of two insulating layers stacked on each other, an inner wiring conductor sandwiched between the two insulating layers, and one insulating layer and the inner wiring conductor. The other insulating layer is formed in the middle of its thickness, and the diameter of the portion of the other insulating layer in contact with the inner layer wiring conductor is larger than the diameter of the inner layer wiring conductor, and the surface of the insulating substrate and the via hole are deposited. And a surface layer wiring conductor having a via conductor filling the via hole.

本発明の配線基板によれば、一方の絶縁層および内層配線導体を貫通して他方の絶縁層の厚みの途中まで穿設されており、他方の絶縁層における内層配線導体に接する部位の直径が内層配線導体における直径よりも大きいビアホールを有している。そして、ビアホール内はビア導体により充填されている。このため、ビアホール内に充填されたビア導体における他方の絶縁層側に充填された部分により内層配線導体とビア導体とが強固に接合される。したがって、電気的な絶縁信頼性に優れた配線基板を提供することができる。 According to the wiring board of the present invention, one insulating layer and the inner layer wiring conductor are penetrated to the middle of the thickness of the other insulating layer, and the diameter of the portion in contact with the inner layer wiring conductor in the other insulating layer is A via hole larger than the diameter of the inner layer wiring conductor is provided. The via hole is filled with a via conductor. For this reason, the inner layer wiring conductor and the via conductor are firmly joined by the portion filled in the other insulating layer side of the via conductor filled in the via hole. Therefore, it is possible to provide a wiring board having excellent electrical insulation reliability.

図１は、本発明の配線基板の実施の形態の一例を示す概略断面図である。FIG. 1 is a schematic cross-sectional view showing an example of an embodiment of a wiring board according to the present invention. 図２は、本発明の配線基板の実施の形態の一例を示す要部拡大断面図である。FIG. 2 is an enlarged cross-sectional view of a main part showing an example of the embodiment of the wiring board of the present invention. 図３は、従来の配線基板の実施の形態の一例を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing an example of an embodiment of a conventional wiring board.

まず、本発明の配線基板の実施形態の一例を、図１を基にして説明する。
配線基板Ａは、絶縁基板１と、内層配線導体２と、表層配線導体３と、ソルダーレジスト層４とから成る。 First, an example of an embodiment of a wiring board according to the present invention will be described with reference to FIG.
The wiring board A is composed of an insulating substrate 1, an inner layer wiring conductor 2, a surface layer wiring conductor 3, and a solder resist layer 4.

絶縁基板１は、第１の絶縁層１ａと、第１の絶縁層１ａ上に積層された第２の絶縁層１ｂとから成る。そして、第１および第２の絶縁層１ａ、１ｂの間には内層配線導体２が挟持されて配設されている。さらに絶縁基板１は、第１の絶縁層１ａおよび内層配線導体２を貫通して第２の絶縁層１ｂの厚みの途中まで穿設された第１のビアホール５と、第２の絶縁層１ｂおよび内層配線導体２を貫通して第１の絶縁層１ａの厚みの途中まで穿設された第２のビアホール６とを有している。第１の絶縁層１ａ表面および第１のビアホール５内には第１の表層配線導体３ａが被着されている。第２の絶縁層１ｂ表面および第２のビアホール６内には第２の表層配線導体３ｂが被着されている。さらに配線基板Ａの上下面には、ソルダーレジスト層４ａ、４ｂが被着されている。 The insulating substrate 1 includes a first insulating layer 1a and a second insulating layer 1b stacked on the first insulating layer 1a. An inner layer wiring conductor 2 is sandwiched and disposed between the first and second insulating layers 1a and 1b. Furthermore, the insulating substrate 1 includes a first via hole 5 that penetrates through the first insulating layer 1a and the inner layer wiring conductor 2 to the middle of the thickness of the second insulating layer 1b, a second insulating layer 1b, It has a second via hole 6 that penetrates the inner layer wiring conductor 2 and is formed to the middle of the thickness of the first insulating layer 1a. A first surface wiring conductor 3a is deposited on the surface of the first insulating layer 1a and in the first via hole 5. A second surface layer wiring conductor 3 b is deposited on the surface of the second insulating layer 1 b and in the second via hole 6. Further, solder resist layers 4a and 4b are deposited on the upper and lower surfaces of the wiring board A.

第１および第２の絶縁層１ａ、１ｂは、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。内層配線導体２は、例えば銅箔等の良導電性材料から成る。絶縁層１ａと１ｂとは、例えば絶縁層１ａの上面に内層配線導体２を形成した後、その上に絶縁層１ｂを重ねてプレスすることにより積層される。なお、内層配線導体２は、例えば第１の絶縁層１ａの上面に厚みが３〜５μｍ程度の銅箔を貼着した後、周知のサブトラクティブ法を採用することにより形成される。 The first and second insulating layers 1a and 1b are made of a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin. The inner layer wiring conductor 2 is made of a highly conductive material such as copper foil. The insulating layers 1a and 1b are laminated by, for example, forming the inner layer wiring conductor 2 on the upper surface of the insulating layer 1a and then pressing the insulating layer 1b on top of it. The inner layer wiring conductor 2 is formed, for example, by adhering a copper foil having a thickness of about 3 to 5 μm to the upper surface of the first insulating layer 1a and then adopting a known subtractive method.

表層配線導体３は、第１の絶縁層１ａ表面および第１のビアホール５内に被着された第１の表層配線導体３ａと、第２の絶縁層１ｂ表面および第２のビアホール６内に被着された第２の表層配線導体３ｂとを含んでいる。第１の表層配線導体３ａは、第１のビアホール５内を充填する第１のビア導体５ｖを有している。第２の表層配線導体３ｂは、第２のビアホール６内を充填する第２のビア導体６ｖを有している。表層配線導体３は、例えば周知のセミアディティブ法により、銅めっき等の良導電性金属により形成されている。 The surface layer wiring conductor 3 is covered by the first surface layer wiring conductor 3a deposited in the surface of the first insulating layer 1a and the first via hole 5, and the surface of the second insulating layer 1b and in the second via hole 6. The second surface layer wiring conductor 3b is attached. The first surface wiring conductor 3 a has a first via conductor 5 v that fills the inside of the first via hole 5. The second surface layer wiring conductor 3 b has a second via conductor 6 v filling the second via hole 6. The surface layer wiring conductor 3 is formed of a highly conductive metal such as copper plating by, for example, a known semi-additive method.

第１の絶縁層１ａの下面に被着された第１のソルダーレジスト層４ａには、第１の表層配線導体３ａの一部を外部接続パッド７として露出させる開口部８が形成されている。外部接続パッド７には、外部の電気回路基板の配線導体が半田を介して接続される。 In the first solder resist layer 4a deposited on the lower surface of the first insulating layer 1a, an opening 8 for exposing a part of the first surface wiring conductor 3a as the external connection pad 7 is formed. A wiring conductor of an external electric circuit board is connected to the external connection pad 7 via solder.

第２の絶縁層１ｂの上面に被着された第２のソルダーレジスト層４ｂには、第２の表層配線導体３ｂの一部を半導体素子接続パッド９として露出させる開口部１０が形成されている。半導体素子接続パッド９には、半導体素子Ｓの電極端子Ｔが半田を介して接続される。
ソルダーレジスト層４は、例えば、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを第１および第２の絶縁層１ａ、１ｂの上に塗布または貼着して熱硬化させることにより形成される。 An opening 10 is formed in the second solder resist layer 4b deposited on the upper surface of the second insulating layer 1b to expose a part of the second surface wiring conductor 3b as the semiconductor element connection pad 9. . The electrode terminal T of the semiconductor element S is connected to the semiconductor element connection pad 9 via solder.
The solder resist layer 4 is formed by, for example, applying or sticking a resin paste or film made of an electrically insulating material containing a thermosetting resin such as an epoxy resin or a polyimide resin on the first and second insulating layers 1a and 1b. Then, it is formed by thermosetting.

ところで、本発明の配線基板Ａにおいては、第１のビアホール５は、図２（ａ）に要部拡大断面図で示すように、第２の絶縁層１ｂにおける内層配線導体２に接する部位の直径が、内層配線導体２における直径よりも大きく形成されている。同様に、第２のビアホール６は、図２（ｂ）に示すように第１の絶縁層１ａにおける内層配線導体２に接する部位の直径が、内層配線導体２における直径よりも大きく形成されている。そして、これらのビアホール５，６内はビア導体５ｖ，６ｖにより充填されている。 By the way, in the wiring board A of the present invention, the first via hole 5 has a diameter of a portion in contact with the inner wiring conductor 2 in the second insulating layer 1b, as shown in an enlarged cross-sectional view of the main part in FIG. However, it is formed larger than the diameter of the inner layer wiring conductor 2. Similarly, as shown in FIG. 2B, the second via hole 6 is formed such that the diameter of the portion in contact with the inner layer wiring conductor 2 in the first insulating layer 1a is larger than the diameter of the inner layer wiring conductor 2. . The via holes 5 and 6 are filled with via conductors 5v and 6v.

このように、本発明の配線基板によれば、第１の絶縁層１ａおよび内層配線導体２を貫通して第２の絶縁層１ｂの厚みの途中まで穿設されており、第２の絶縁層１ｂにおける内層配線導体２に接する部位の直径が内層配線導体２における直径よりも大きい第１のビアホール５を有している。そして、第１のビアホール５内は第１のビア導体５ｖにより充填されている。また、第２の絶縁層１ｂおよび内層配線導体２を貫通して第１の絶縁層１ａの厚みの途中まで穿設されており、第１の絶縁層１ａにおける内層配線導体２に接する部位の直径が内層配線導体２における直径よりも大きい第２のビアホール６を有している。そして、第２のビアホール６内は第２のビア導体６ｖにより充填されている。このため、第１のビア導体５ｖであれば、第２の絶縁層１ｂの側に充填された部分により、第２のビア導体６ｖであれば、第１の絶縁層１ａの側に充填された部分により、内層配線導体２と各ビア導体５ｖ、６ｖとが強固に接合されることから、電気的な絶縁信頼性に優れた配線基板Ａを提供することができる。 As described above, according to the wiring board of the present invention, the first insulating layer 1a and the inner wiring conductor 2 are penetrated to the middle of the thickness of the second insulating layer 1b. 1 b has a first via hole 5 in which the diameter of the portion in contact with the inner layer wiring conductor 2 is larger than the diameter of the inner layer wiring conductor 2. The first via hole 5 is filled with the first via conductor 5v. Further, the diameter of the portion of the first insulating layer 1a that is in contact with the inner layer wiring conductor 2 is formed through the second insulating layer 1b and the inner layer wiring conductor 2 to the middle of the thickness of the first insulating layer 1a. Has a second via hole 6 that is larger than the diameter of the inner layer wiring conductor 2. The second via hole 6 is filled with the second via conductor 6v. For this reason, the first via conductor 5v is filled on the second insulating layer 1b side, and the second via conductor 6v is filled on the first insulating layer 1a side. The inner layer wiring conductor 2 and the via conductors 5v and 6v are firmly bonded to each other, so that the wiring board A having excellent electrical insulation reliability can be provided.

なお、第１および第２のビアホール５、６は、例えばレーザー加工により形成される。そして、レーザーにより一方の絶縁層および内層配線導体２を貫通して他方の絶縁層の厚みの途中まで穿設した後に、過マンガン酸ナトリウム溶液等を用いてデスミア処理を行ってビアホール内をエッチングする。これにより、他方の絶縁層における内層配線導体２に接する部位の直径を、内層配線導体２における直径よりも大きく形成することができる。
The first and second via holes 5 and 6 are formed by laser processing, for example. Then, after penetrating through one insulating layer and the inner wiring conductor 2 by laser to the middle of the thickness of the other insulating layer, a desmear process is performed using a sodium permanganate solution or the like to etch the inside of the via hole . Thereby, the diameter of the site | part which contact | connects the inner layer wiring conductor 2 in the other insulating layer can be formed larger than the diameter in the inner layer wiring conductor 2. FIG.

１絶縁基板
１ａ第１の絶縁層
１ｂ第２の絶縁層
２内層配線導体
３表層配線導体
５第１のビアホール
５ｖ第１のビアホール導体
６第２のビアホール
６ｖ第２のビアホール導体
Ａ配線基板 DESCRIPTION OF SYMBOLS 1 Insulation board | substrate 1a 1st insulation layer 1b 2nd insulation layer 2 Inner layer wiring conductor 3 Surface layer wiring conductor 5 1st via-hole 5v 1st via-hole conductor 6 2nd via-hole 6v 2nd via-hole conductor A Wiring board

Claims

An insulating substrate composed of two insulating layers stacked on each other, an inner-layer wiring conductor sandwiched between two insulating layers, one insulating layer and the inner-layer wiring conductor penetrating the other insulating layer In the other insulating layer, the diameter of the portion in contact with the inner layer wiring conductor is larger than the diameter of the inner layer wiring conductor, the surface of the insulating substrate, and the via hole. A wiring board comprising a surface layer wiring conductor that is deposited and has a via conductor filling the inside of the via hole.