[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2016029741A - トランジスタ用窒化物半導体エピタキシャルウエハの製造方法 - Google Patents

トランジスタ用窒化物半導体エピタキシャルウエハの製造方法 Download PDF

Info

Publication number
JP2016029741A
JP2016029741A JP2015217400A JP2015217400A JP2016029741A JP 2016029741 A JP2016029741 A JP 2016029741A JP 2015217400 A JP2015217400 A JP 2015217400A JP 2015217400 A JP2015217400 A JP 2015217400A JP 2016029741 A JP2016029741 A JP 2016029741A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
epitaxial wafer
substrate
ids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015217400A
Other languages
English (en)
Other versions
JP6087414B2 (ja
Inventor
丈士 田中
Takeshi Tanaka
丈士 田中
好伸 成田
Yoshinobu Narita
好伸 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2015217400A priority Critical patent/JP6087414B2/ja
Publication of JP2016029741A publication Critical patent/JP2016029741A/ja
Application granted granted Critical
Publication of JP6087414B2 publication Critical patent/JP6087414B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】高出力駆動前後でのアイドル状態のIds値を安定化させ、利得の変動を抑えた窒化物半導体電界効果トランジスタ用の窒化物半導体エピタキシャルウエハの製造方法を提供する。【解決手段】トランジスタ用窒化物半導体エピタキシャルウエハの製造方法は、基板の表面を清浄化する工程と、表面が清浄化された基板をアンモニアガス雰囲気中に第1の温度で加熱しながら30秒以下の時間配置する工程と、基板上に第2の温度で加熱しながらスキューネスRskが正となる表面の形状を有する窒化物半導体層をエピタキシャル成長させる工程と、窒化物半導体層が形成されたエピタキシャルウェハをH2/NH3比≦4のガス混合雰囲気を保ったままで第2の温度よりも低い第3の温度まで冷却する工程と、前記窒化物半導体層上にGaN層をエピタキシャル成長させる工程とを有する。【選択図】図1

Description

本発明は、トランジスタ用窒化物半導体エピタキシャルウエハの製造方法に関する。
従来の技術として、インジウム(In)、ガリウム(Ga)、アルミニウム(Al)、窒素(N)等を含む窒化物半導体は、それらのIII族元素の組成比を制御することにより、紫外光から可視光の大部分の領域をカバーする革新的な高効率発光デバイスの材料として開発が進められ、実用化されている。
また、窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧を有するため、将来的には高周波領域で桁違いの高効率・高出力を実現する夢の電子デバイス用材料としての応用も期待されている。
特許文献1には、窒化物半導体の内部電場を非破壊・非接触に求めるため、窒化物半導体に音波を照射してピエゾ分極を発生させ、プローブ光を窒化物半導体に照射し、窒化物半導体で反射又は透過したブローブ光の変調スペクトルを測定し、変調スペクトルに現れるフランツ・ケルディッシュ振動の周期に基づいて窒化物半導体の内部電場を求める窒化物半導体の評価方法が開示されている。
特許文献2には、AlGaNバリア層中のトラップを中性化するため、AlGaNバリア層上に高い割合のドナー電子を有する誘電層を形成したIII族窒化物ベースの電界効果トランジスタが開示されている。
特開2009−4706号公報 特表2004−517461号公報
窒化物半導体電界効果トランジスタは、窒化物半導体エピタキシャルウエハにソース電極、ドレイン電極、ゲート電極を設けた構造であり、トランジスタに高周波信号を送り、ドレイン電極に電圧を印加すると、ソース電極から供給された電子が窒化物半導体エピタキシャルウエハ内のチャネル層を通りドレイン電極に流れることで、高出力駆動する。また、ゲート電極に電圧を印加することで、該ウエハのソース・ドレイン間に流れる電流(以下、「Ids」ともいう。)が制御される。
電界効果トランジスタは、高周波信号を送ることで、ドレイン電極に電流を流し高出力駆動するものであるが、信号を停止して、高出力駆動していない状態(アイドル状態)であっても、多少のドレイン電流は流れた状態となっている。各種トランジスタの仕様によっても異なるが、アイドル状態でも、おおよそ50mA/mm程度のドレイン電流は常に流れている。
従来の窒化物半導体電界効果トランジスタでは、高出力状態からアイドル状態に切り替えた直後(つまり高周波信号を発信した状態から信号を停止した直後)のIds値が、高出力前のアイドル状態のIds値(つまり規定のアイドル状態のIds値)よりも低下してしまうという問題があった。この高出力直後のアイドル状態のIds値の変動は、トランジスタの利得にも影響するため、高出力直後のアイドル状態のIds値の減少率を小さくし、アイドル状態のIds値を安定化する必要がある。
したがって、本発明の目的は、高出力駆動前後でのアイドル状態のIds値を安定化させ、利得の変動を抑えた窒化物半導体電界効果トランジスタ用の窒化物半導体エピタキシャルウエハの製造方法を提供することにある。
本発明の一態様は、上記目的を達成するため、以下のトランジスタ用窒化物半導体エピタキシャルウエハの製造方法を提供する。
[1]基板の表面を清浄化する工程と、表面が清浄化された前記基板をアンモニアガス雰囲気中に第1の温度で加熱しながら30秒以下の時間配置する工程と、前記基板上に第2の温度で加熱しながらスキューネスRskが正となる表面の形状を有する窒化物半導体層をエピタキシャル成長させる工程と、前記窒化物半導体層が形成されたエピタキシャルウェハをH/NH比≦4のガス混合雰囲気を保ったままで前記第2の温度よりも低い第3の温度まで冷却する工程と、前記窒化物半導体層上にGaN層をエピタキシャル成長させる工程とを有するトランジスタ用窒化物半導体エピタキシャルウエハの製造方法。
本発明によれば、高出力駆動前後でのアイドル状態のIds値を安定化させ、利得の変動を抑えた窒化物半導体電界効果トランジスタ用の窒化物半導体エピタキシャルウエハの製造方法を提供することができる。
図1は、本発明の第2の実施の形態に係る窒化物半導体電界効果トランジスタの概略の構成例を示す断面図である。 図2は、本発明の実施例1〜3、及び比較例1〜3に係る窒化物半導体電界効果トランジスタの信号停止後の経過時間と、高出力後(信号停止後)のアイドル状態のIds(ソース・ドレイン間電流)値率との関係を示すグラフである。 図3は、本発明の実施例1〜3、及び比較例1〜3に係る窒化物半導体電界効果トランジスタのGaN層における光応答特性(1.98eV光照射状態のIds値/光未照射状態のIds値)と窒化物半導体電界効果トランジスタの高出力直後(信号停止後ゼロ秒時点)のIds(ソース・ドレイン間電流)値減少率との関係を示すグラフである。 図4は、本発明の実施例1の窒化物半導体電界効果トランジスタのソース・ドレイン間電流(Ids)測定結果を示すグラフである。 図5は、比較例1の窒化物半導体電界効果トランジスタのソース・ドレイン間電流(Ids)測定結果を示すグラフである。 図6は、比較例2の窒化物半導体電界効果トランジスタのソース・ドレイン間電流(Ids)測定結果を示すグラフである。
[第1の実施の形態]
本発明の第1の実施の形態に係るトランジスタ用窒化物半導体エピタキシャルウエハは、基板上に、窒化物半導体層及び電子走行層となるGaN層をこの順序でエピタキシャル成長させたトランジスタ用窒化物半導体エピタキシャルウエハであって、前記GaN層の光応答特性が0.1以上である。
但し、この場合の光応答特性とは、GaN層の横方向電流値の測定雰囲気を、光未照射状態(以下、「ダーク状態」ともいう)から光子エネルギー1.98eVの光照射状態に変えた際の、光未照射状態の横方向電流値に対する光照射状態(1.98eV)の横方向電流値の比で表わされる。
トランジスタ用窒化物半導体エピタキシャルウェハのGaN層の横方向電流を測定する場合は、AlGaN層を形成していない状態で測定を行うものとする。この状態での測定であると、AlGaN層のピエゾ効果によって誘起される二次元電子ガスが発生していないため、GaN層のリーク成分のみを測定することが可能である。
トランジスタ用窒化物半導体エピタキシャルウェハについて検討を重ねたところ、GaN層の光応答特性と、このトランジスタ用窒化物半導体エピタキシャルウエハを用いて作製された電界効果トランジスタの高出力直後(信号停止後ゼロ秒時点)のIds値減少率との間に相関があり、電子走行層となるGaN層の光応答特性が0.1以上のGaN層を有するトランジスタ用窒化物半導体エピタキシャルウエハから構成される電界効果トランジスタは、高出力直後のIds値減少率が小さく、高出力駆動前後でのアイドル状態のIds値が安定化され、利得の変動を抑えた電界効果トランジスタとなる。
[第2の実施の形態]
本発明の第2の実施の形態に係る窒化物半導体電界効果トランジスタは、基板上に、窒化物半導体層、電子走行層として機能するGaN層、及び電子供給層として機能するAlGaN層をこの順序でエピタキシャル成長させ、前記AlGaN層上にソース電極、ドレイン電極及びゲート電極を形成した電界効果トランジスタにおいて、当該トランジスタがパッケージングされていないオンウェハ状態であって、前記ゲート電極が負にバイアスされて当該トランジスタがオフ状態である場合の前記GaN層の光応答特性が0.1以上である。
但し、この場合の光応答特性とは、前記ソース電極・前記ドレイン電極間電流値の測定雰囲気を、光未照射状態から光子エネルギー1.98eVの光照射状態に変えた際の、光未照射状態の前記ソース電極・前記ドレイン電極間電流値に対する光照射状態(1.98eV)の前記ソース電極・前記ドレイン電極間電流値の比で表わされる。
電界効果トランジスタのソース・ドレイン間電流を測定する場合は、トランジスタがパッケージングされていないオンウェハ状態であって、トランジスタがオフの状態で測定を行うものとする。この状態の測定であると、ゲート電圧が負に印加されることにより、二次元電子ガス領域が空乏化して、この部分の電子がなくなるので、GaN層のリーク成分のみを測定することが可能である。
窒化物半導体電界効果トランジスタについて検討を重ねたところ、電子走行層として機能するGaN層の光応答特性と、窒化物半導体電界効果トランジスタの高出力直後(信号停止後ゼロ秒時点)のIds値減少率との間に相関があり、GaN層の光応答特性が0.1以上であると、高出力直後のIds値減少率が小さく、高出力駆動前後でのアイドル状態のIds値が安定化され、利得の変動を抑えることができる。
なお、GaN層の光応答特性を評価するために、第1の実施形態であるトランジスタ用窒化物半導体エピタキシャルウェハの場合は、GaN層の横方向電流を測定し、第2の実施形態である電界効果トランジスタの場合は、ソース・ドレイン間電流の測定するが、どちらも二次元電子ガスが発生していない状態での、GaN層のリーク成分のみを測定しており、同様の指標となる。
図1は、本発明の第2の実施の形態に係る窒化物半導体電界効果トランジスタの概略の構成例を示す。
この窒化物半導体電界効果トランジスタ100は、GaN系高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)であり、基板101として例えば炭化ケイ素(SiC)基板を有し、このSiCからなる基板101上に、窒化物半導体層102としての窒化アルミニウム(AlN)層、電子走行層として機能する窒化ガリウム(GaN)層103及び、電子供給層として機能する窒化アルミニウムガリウム(AlGaN)層104を、この順序でエピタキシャル成長させ、AlGaN層104上にソース電極106、ドレイン電極107及びゲート電極108を形成したものである。
SiC基板としては、ポリタイプ4H又はポリタイプ6Hの半絶縁性SiC基板を用いる。ここで、4H、6Hの数字はc軸方向の繰返し周期を示し、Hは六方晶を示す。なお、基板101として、寄生容量を低減し、良好な高周波特性を得るためには、半絶縁性SiC基板が好ましいが、導電性SiC基板、サファイア基板、シリコン基板、GaN基板等でもよい。
窒化物半導体層102は、例えば窒化アルミニウム(AlN)で形成され、スキューネスRskが正となる表面102aの形状を有し、核生成層として機能する。スキューネスRskは、表面粗さ曲線を示すものであり、基準長さにおける高さ偏差Z(x)の三乗平均を二乗平均平方根の3乗で割った物理量(無名数)である。スキューネスRskが正である表面102aの形状は、上に鋭く隆起した凸部が存在することを示し、スキューネスRskが負である表面102aの形状は、下に鋭く陥没する凹部が存在することを示している。窒化物半導体電界効果トランジスタの高出力直後のIds値減少率を小さくするためには、窒化物半導体層102の表面102aのスキューネスRskは、正が好ましく、0.5以上がより好ましい。
GaN層103は、電子走行層として機能する。GaN層103のAlGaN層104側には、GaN層103とAlGaN層104の格子定数差に起因したAlGaN層104内のピエゾ効果(結晶が歪むことで電界が生じる効果)によって発生した二次元電子ガス105が存在する。
AlGaN層104は、電子供給層として機能し、GaN層103内にピエゾ効果を誘起する。
ソース電極106は、例えば、チタンとアルミニウムの複層構造からなる。ドレイン電極107は、例えばチタンとアルミニウムの複層構造からなる。ゲート電極108は、例えばニッケルと金の複層構造からなる。
(窒化物半導体層表面のスキューネスの制御)
窒化物半導体層102の表面102aのスキューネスの制御には窒化物半導体層102の成長時のV族原料とIII族原料の供給量モル比(V/III比)が関係すると考えられる。スキューネスRskを正とするためには、V/III比は1000〜8000が好ましい。
例えば窒化物半導体層102を窒化アルミニウム(AlN)で形成した場合について説明する。成長面又は基板表面(以下「成長面」という。)に供給されたトリメチルアルミニウム(TMA)から分解したAl原子は、成長面においてN原子と反応しAlNを形成する。また、AlN層の成長初期段階には、基板101の表面にAlN結晶が成長する。V/III比が1000〜8000の範囲であれば、成長面に供給されたTMAから分解したAl原子は、成長面の表面において移動しやすい状態にある。成長面を移動しやすいということは、成長の起点となるAlN結晶にたどり着き、成長が進みやすい状態であると考えられる。この場合、成長初期に形成されたAlN結晶を起点として、その起点から凸状にAlN結晶が大きくなるよう成長が進むため、形成されるAlN層のスキューネスが正となる。
V/III比を8000よりも高く、例えば10000としてAlN層の成長を行った場合、成長初期段階に成長面にAlN結晶が形成されるまでは、上記と同様に進むものと考えられるが、V/III比を10000と高くしているため、Al原子の成長面での動きが抑制される。その結果、成長面の表面においてAlN結晶が均一に形成され成長が進むと、成長面にはAlN結晶からなる複数の山が形成されることになる。そしてAlN層の成長途中に発生する粒界(boundary:AlNからなる複数の平坦な山が結合されるときに発生)や欠陥部分(結晶の成長が阻害された部分)が残り、その結果、AlN層のスキューネスが負になるものと考えられる。
(GaN層の品質)
また、GaN層103は、エピタキシャルウェハの場合は、AlGaN層104が積層されていない状態で、もしくはトランジスタの場合は、パッケージングされていないオンウェハ状態かつ、トランジスタがオフの状態での光応答特性が0.1以上である。光応答特性が1に近い程、特性が良好ということになる。GaN層103がそのような光応答特性を有するためには、後述するGaN層103の成長条件の制御が必要となる。
(実施の形態の製造方法)
次に、窒化物半導体電界効果トランジスタ100の製造方法の一例を説明する。
(1)基板表面の清浄化
基板101をアンモニア(NH)を含まない水素(H)雰囲気中で所定の温度、例えば1100〜1200℃で加熱して所定の時間(例えば5〜10分)放置する。この加熱処理により基板101の表面が清浄化される。なお、雰囲気は、水素(H)と窒素(N)の混合ガス(H/N)でもよい。
(2)NHガス処理工程
次に、基板101をNHガス雰囲気に上記所定の温度(第1の温度)、例えば1100〜1200℃を保ったまま30秒以下の時間配置するNHガス処理工程を行う。NHガス処理工程は、後に続く窒化物半導体層102の形成ステップにおいて脱離しやすい窒素原子を先行供給することにより窒化物半導体層102の高品質化を行うものである。NHガス処理工程の処理時間が30秒を超えると、例えば基板101をSiCで形成した場合、その表面にSiNx層が顕著に形成され、窒化物半導体層102の形成を阻害し始めるので注意が必要である。
(3)窒化物半導体層の形成工程
次に、窒化物半導体層102は、スキューネスRskが正となる表面形状を形成するために、成長時のV/III比は1000〜8000とする。窒化物半導体層102の成長温度は、GaN層103の成長温度、例えば、1000℃〜1100℃よりも高い温度(第2の温度)、例えば、1100℃〜1200℃とする。
(4)エピタキシャルウェハの冷却工程
次に、H/NH比≦4のH/NHガス雰囲気中で第2の温度より低い所定の温度(第3の温度)、例えば1000℃〜1100℃までエピタキシャルウェハを冷却する。エピタキシャルウェハの冷却条件は、Hガス分率が80%を超えると(すなわちH/NH比>4となると)、窒化物半導体層102が徐々にエッチバックされ、スキューネスRskの値を維持できなくなるため、注意が必要である。
(5)GaN層、AlGaN層の形成
次に、窒化物半導体層102上にGaN層103を形成し、GaN層103上にAlGaN層104を形成する。以上の工程を経てGaN系HEMT用の窒化物半導体エピタキシャルウエハが形成される。GaN層103及びAlGaN層104の成長温度(第3の温度)は、例えば、1000℃〜1100℃とする。
(6)電極の形成
次に、AlGaN層104上にソース電極106、ドレイン電極107及びゲート電極108を形成する。ドライエッチングでHEMT素子周辺に素子分離溝を形成する。なお、イオン注入で絶縁領域を設けて素子分離を行ってもよい。以上の工程を経て窒化物半導体電界効果トランジスタ(GaN系HEMT)100が形成される。
GaN層103の品質を管理する上で、上記の工程のうち、(2)NHガス処理工程、(3)窒化物半導体層の形成工程及び(4)エピタキシャルウェハの冷却工程の制御が特に重要である。
(実施例1の製造方法)
次に、本発明の実施例1に係る窒化物半導体電界効果トランジスタの製造方法の一例を説明する。まず、基板101としてポリタイプ4H又はポリタイプ6Hの半絶縁性SiC基板を用意する。
次に、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)装置に上記SiC基板を導入し、NHを含まないH/N混合ガスフロー雰囲気中で1175℃の設定温度により5分間加熱処理する。この加熱によりSiC基板の表面が清浄化される。
次に、MOCVD装置の反応炉であるリアクターにアンモニアガスを、温度を1175℃に保ったままH/NH比1となる条件で15秒間導入する(NHガス処理工程)。
次に、温度を1175℃(第2の温度)に保ったまま窒化物半導体層102の原料としてアンモニアガスとトリメチルアルミニウム(TMA:Tri Methyl Aluminum)を用いて、V/III比を5000となるように設定して、スキューネスRskが正の表面形状を有する膜厚30nmのAlN層を形成する(窒化物半導体層の形成工程)。
次に、MOCVD装置のリアクターを、H/NH比3に設定し、H/NHガス混合雰囲気で1050℃(第3の温度)の設定温度まで冷却する(エピタキシャルウェハの冷却工程)。
次に、原料としてアンモニアガスとトリメチルガリウム(TMG:Tri Methyl Gallium)を用いて、温度1050℃(第3の温度)の下、膜厚1200nmのGaN層103を形成する。
次に、GaN層103上に、引き続いて同一のMOCVD装置を使用し、アンモニアガスとTMA、およびTMGを用いて温度1050℃の下、例えば膜厚30nm、Al組成18%のAlGaN層104を形成する。以上の工程を経てGaN系HEMT用の窒化物半導体エピタキシャルウエハが形成される。
フォトリソグラフィー技術を用いてソース電極106、ドレイン電極107及びゲート電極108を、それぞれAlGaN層104上に形成する。以上の工程を経て窒化物半導体電界効果トランジスタ(GaN系HEMT)100が形成される。
次に、上記のように形成された窒化物半導体電界効果トランジスタの特性評価について、図2及び図3を参照して説明する。
図2は、本発明の実施例1〜3、及び比較例1〜3に係る窒化物半導体電界効果トランジスタ(なお、実施例2、3及び比較例1〜3の詳細は後述する。)の信号停止後の経過時間と高出力後(信号停止後)のIds値率の関係を示すグラフである。同図は、y軸が窒化物半導体電界効果トランジスタの高出力後(信号停止後)のアイドル状態のIds値を、規定したアイドル状態のIds値(高出力前のアイドル状態のIds値)で割った値、つまり高出力後(信号停止後)のIds値率を示しており、x軸が信号停止後の経過時間、すなわち高出力状態からアイドル状態に切り替えてからの経過時間を示す。この図から、トランジスタを高出力状態からアイドル状態に切り替えた際、特に高出力直後(信号停止後ゼロ秒時点)においてIds値率が減少していることが分かる。
図3は、本発明の実施例1〜3、及び比較例1〜3に係る窒化物半導体電界効果トランジスタの光応答特性と高出力直後(信号停止後ゼロ秒時点)のIds値減少率との関係を示すグラフである。同図のy軸は、高出力直後(信号停止後ゼロ秒時点)のIds値減少率(=1−Ids値率)を、x軸はGaN層の光応答特性を表し、電界効果トランジスタの高出力直後のIds値減少率とGaN層の光応答特性との相関を示している。
また、図4〜図6は実施例及び比較例のGaN層のIds値測定結果であり、GaN層へ光未照射状態での印加電圧1V〜100VにおけるIds値と、光子エネルギー1.98eVの光照射状態に変えたときの印加電圧1V〜100VにおけるIds値のグラフである。このダーク状態のIds値に対する光照射状態のIds値の比がすなわち光応答特性であり、図3のx軸は、印加電圧20Vにおける光応答特性を示す。なお、光応答特性は、前述しているように各印加電圧における(1.98eV光照射状態のIds値)/(光未照射状態のIds値)で表わされる。
図3のy軸で示されるIds値減少率は、その値が小さいほど、高出力前後のアイドル状態のIds値が安定しており、利得の変動を抑制した良好な電界効果トランジスタであると言える。
本発明に至る実験では、図3に示すように、GaN層を流れるオフ電流の光子エネルギー1.98eVの光照射による光応答が、電界効果トランジスタの高出力直後のIds値減少率に相関があることを発見した。すなわち、図3から分かるように、GaN層の光応答特性が0.1以上と良好であれば、電界効果トランジスタの高出力直後のIds値減少率を低減し、高出力駆動前後でのアイドル状態のIds値を安定化できることを発見した。
この現象は、GaNのバンドギャップ3.39eVに対して十分に低いエネルギーを有する光を照射すると、バレンスバンドから電子が励起されて直ちに深い準位の電子トラップをチャージし、これによりGaN層中を流れる微少な電流のフローが阻害されるという作用に起因すると考えられる。この電子トラップと電界効果トランジスタの高出力直後のIds値減少率に何らかの因果関係があることから、上記のような相関が得られたものと理解される。
本実施例においては、規定したアイドル状態のIds値に対する高出力直後のIds値減少率が0.3以下であると、高出力前後のアイドル状態のIds値が安定しており、電界効果トランジスタの利得の変動を抑制できていると判断する。
実施例1で作製された電界効果トランジスタの特性について説明する。図4は、本実施例1のGaN層のIds値測定結果を示す。すなわち、図4は、窒化物半導体電界効果トランジスタ100がパッケージングされていないオンウエハ状態であって、ゲート電極108が負にバイアスされトランジスタがオフ状態である場合におけるソース・ドレイン間電流値であり、測定雰囲気をダーク状態から光照射状態(1.98eV)へと変えたものである。
ダーク状態のIds値に対する光照射状態(1.98eV)のIds値の比である光応答特性は、ソース・ドレイン間電圧1V〜100Vの間全てで0.1以上であり、ソース・ドレイン間電圧(以下、「Vds」ともいう。)が20Vのときは0.52であった。
図2、図3に示すように、実施例1で作製したトランジスタは、信号停止後ゼロ秒時点における高出力後のIds値率が0.92、つまり高出力直後のIds値減少率が0.08であり、高出力直後から、規定したアイドル状態のIds量(高出力前のアイドル状態のIds量)とさほど変わらない量の電流が流れていることが分かる。
実施例2は、AlN層形成後のエピタキシャルウェハの冷却工程において、H/NH混合ガスのH/NH比を4としたことを除き、実施例1と同様の方法で窒化物半導体電界効果トランジスタ(GaN系HEMT)100を製造した。実施例1と同様にAlN層の表面のスキューネスRskは正に制御されている。
実施例1と同様に、オンウエハ状態で、ゲート電極108が負にバイアスされ、トランジスタがオフ状態である場合におけるソース・ドレイン間電流値を、ダーク状態から光照射状態(1.98eV)へと測定雰囲気を変えて測定した。実施例2においても、GaN層の光応答特性は、Vds値が1V〜100Vの間全てで0.1以上であり、Vds値が20Vのときは0.3であった。
図2、図3に示すように、実施例2で作製したトランジスタは、信号停止後ゼロ秒時点における高出力後のIds値率が0.85、つまり高出力直後のIds値減少率が0.15であり、高出力直後から、規定したアイドル状態のIds値とさほど変わらない量の電流が流れていることが分かる。
実施例3は、基板のNHガス処理工程において、ガス導入時間を25秒間に変更した。AlN層の形成工程は実施例1と同様であり、AlN層の表面のスキューネスRskは正になった。その他の工程は実施例1と同様の方法で窒化物半導体電界効果トランジスタ(GaN系HEMT)100を製造した。
実施例1と同様に、オンウエハ状態で、ゲート電極108が負にバイアスされ、トランジスタがオフ状態である場合におけるソース・ドレイン間電流値を、ダーク状態から光照射状態(1.98eV)へと測定雰囲気を変えて測定した。実施例3においても、GaN層の光応答特性は、Vds値が1V〜100Vの間全てで0.1以上であり、Vds値が20Vのときは0.14であった。
図2、図3に示すように、実施例3で作製したトランジスタは、信号停止後ゼロ秒時点における高出力後のIds値率が0.87、つまり高出力直後のIds減少率が0.13であり、高出力直後から、規定したアイドル状態のIds値とさほど変わらない量の電流が流れていることが分かる。
(比較例)
図5及び図6は、それぞれ比較例1、2の光応答特性を示す。この比較例1、2は、本発明の実施例を適用しない状態で形成したトランジスタがパッケージングされていないオンウエハ状態であって、ゲート電極が負にバイアスされトランジスタがオフ状態である場合であって、測定雰囲気をダーク状態から光照射状態(1.98eV)へと変えたものである。
(比較例1)
比較例1は、SiC基板のNHガス処理工程を25秒とし、さらにAlN層形成後のエピタキシャルウェハの冷却工程において、H/NH混合ガスのH/NH比を5としたものである。図5から明らかなように、エピタキシャルウェハの冷却工程におけるH/NH比>4としたことで、窒化物半導体層102が徐々にエッチバックされ、スキューネスRskの値が維持できなくなったものと考えられ、その影響により、Vds値1V〜100Vのほぼ全域に渡って、GaN層の光応答特性が0.1未満となっており、Vds値が20Vのときは0.09になることが分かる。
図2、図3に示すように、比較例1で作製したトランジスタは、信号停止後ゼロ秒時点における高出力後のIds値率が0.64、つまり高出力直後のIds減少率が0.36であり、基準となる0.3を越えた減少率となっていることから、トランジスタの利得が不安定になると考えられる。
(比較例2)
比較例2は、SiC基板のNHガス処理工程を30秒よりも長い35秒とし、AlN層形成後のエピタキシャルウェハの冷却工程において、H/NH混合ガスのH/NH比を4としたものである。図6から明らかなように、SiC基板のNHガス処理工程を30秒より長く行ったことで、AlN層の形成が阻害されたと考えられ、その影響により、Vds値1V〜100Vのほぼ全域に渡って、GaN層の光応答特性が0.1未満となっており、Vds値が20Vのときは0.05になることが分かる。
図2、図3に示すように、比較例2で作製したトランジスタは、信号停止後ゼロ秒時点における高出力後のIds値率が0.52、つまり高出力直後のIds減少率が0.48であり、高出力直後のIds値は、規定したアイドル状態のIds値のおよそ半分程度まで減少しており、トランジスタの利得が不安定になると考えられる。
(比較例3)
比較例3は、SiC基板のNHガス処理工程を30秒よりも長い35秒とし、AlN層形成後のエピタキシャルウェハの冷却工程において、H/NH混合ガスのH/NH比を5としたものである。SiC基板のNHガス処理工程を30秒より長く行い、且つエピタキシャルウェハの冷却工程においてH/NH比>4としたことで、AlN層の形成が阻害されるとともに、冷却工程においてエッチバックされたためAlN層表面のスキューネスRskが負となり、GaN層が良好に形成されなかったものと考えられる。そのため、比較例3の電界効果トランジスタはVds値1V〜100Vのほぼ全域に渡って、GaN層の光応答特性が0.1未満となっており、Vds値が20Vのときは0.03となった。
図2、図3に示すように、比較例3で作製したトランジスタは、信号停止後ゼロ秒時点における高出力後のIds値率が0.32、つまり高出力直後のIds値減少率が0.68であり、基準である0.3を大幅に超え、高出力直後のIds値は規定したアイドル状態のIds値の半分以下にまで減少しており、トランジスタの利得が不安定になると考えられる。
これらの実施例1〜3及び比較例1〜3の結果からGaN層の光応答特性と、電界効果トランジスタの高出力後、特に高出力直後(信号停止後ゼロ秒時点)のIds値減少率には相関があり、GaN層の光応答特性が0.1以上である窒化物半導体エピタキシャルウエハから構成される電界効果トランジスタは、高出力駆動前後でのアイドル状態のIds値を安定化し、電界効果トランジスタの利得の変動を抑制することができる。
なお、本発明は、上記実施の形態及び上記実施例に限定されず、種々の変更、改良、置換、組み合せが可能である。上記実施の形態及び上記実施例では、GaN系HEMTについて説明したが、本発明は他の電界効果トランジスタにも適用可能である。また、上記実施の形態及び上記実施例では、基板材料として、SiC基板を用い、基板とGaN層との間に形成する窒化物半導体層としてAlN層を用いた場合について説明したが、本発明はAlGaN等の他の窒化物半導体層を用いた場合にも適用可能である。
100…窒化物半導体電界効果トランジスタ、101…基板、102…窒化物半導体層、
102a…窒化物半導体層の表面、103…GaN層、104…AlGaN層、
105…二次元電子ガス、106…ソース電極、107…ドレイン電極、
108…ゲート電極

Claims (1)

  1. 基板の表面を清浄化する工程と、
    表面が清浄化された前記基板をアンモニアガス雰囲気中に第1の温度で加熱しながら30秒以下の時間配置する工程と、
    前記基板上に第2の温度で加熱しながらスキューネスRskが正となる表面の形状を有する窒化物半導体層をエピタキシャル成長させる工程と、
    前記窒化物半導体層が形成されたエピタキシャルウェハをH/NH比≦4のガス混合雰囲気を保ったままで前記第2の温度よりも低い第3の温度まで冷却する工程と、
    前記窒化物半導体層上にGaN層をエピタキシャル成長させる工程とを有するトランジスタ用窒化物半導体エピタキシャルウエハの製造方法。
JP2015217400A 2015-11-05 2015-11-05 トランジスタ用窒化物半導体エピタキシャルウエハの製造方法 Expired - Fee Related JP6087414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015217400A JP6087414B2 (ja) 2015-11-05 2015-11-05 トランジスタ用窒化物半導体エピタキシャルウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015217400A JP6087414B2 (ja) 2015-11-05 2015-11-05 トランジスタ用窒化物半導体エピタキシャルウエハの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012168773A Division JP5837465B2 (ja) 2012-07-30 2012-07-30 窒化物半導体電界効果トランジスタの評価方法

Publications (2)

Publication Number Publication Date
JP2016029741A true JP2016029741A (ja) 2016-03-03
JP6087414B2 JP6087414B2 (ja) 2017-03-01

Family

ID=55435489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015217400A Expired - Fee Related JP6087414B2 (ja) 2015-11-05 2015-11-05 トランジスタ用窒化物半導体エピタキシャルウエハの製造方法

Country Status (1)

Country Link
JP (1) JP6087414B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019142496A1 (ja) * 2018-01-18 2019-07-25 株式会社サイオクス 窒化物半導体エピタキシャル基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203834A (ja) * 1995-01-24 1996-08-09 Matsushita Electric Ind Co Ltd 半導体薄膜及び半導体薄膜の製造方法
JPH1075018A (ja) * 1996-06-14 1998-03-17 Matsushita Electric Ind Co Ltd 半導体の製造方法及び半導体発光素子
JP2005072409A (ja) * 2003-08-27 2005-03-17 Ngk Insulators Ltd エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2008273792A (ja) * 2007-04-27 2008-11-13 Tohoku Techno Arch Co Ltd 金属窒化物層の製造方法、iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板
JP2011023677A (ja) * 2009-07-21 2011-02-03 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびその製造方法
WO2011016304A1 (ja) * 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203834A (ja) * 1995-01-24 1996-08-09 Matsushita Electric Ind Co Ltd 半導体薄膜及び半導体薄膜の製造方法
JPH1075018A (ja) * 1996-06-14 1998-03-17 Matsushita Electric Ind Co Ltd 半導体の製造方法及び半導体発光素子
JP2005072409A (ja) * 2003-08-27 2005-03-17 Ngk Insulators Ltd エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2008273792A (ja) * 2007-04-27 2008-11-13 Tohoku Techno Arch Co Ltd 金属窒化物層の製造方法、iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板
JP2011023677A (ja) * 2009-07-21 2011-02-03 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびその製造方法
WO2011016304A1 (ja) * 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019142496A1 (ja) * 2018-01-18 2019-07-25 株式会社サイオクス 窒化物半導体エピタキシャル基板
JP2019125737A (ja) * 2018-01-18 2019-07-25 株式会社サイオクス 窒化物半導体エピタキシャル基板

Also Published As

Publication number Publication date
JP6087414B2 (ja) 2017-03-01

Similar Documents

Publication Publication Date Title
JP5634681B2 (ja) 半導体素子
US8450782B2 (en) Field effect transistor, method of manufacturing field effect transistor, and method of forming groove
EP3067921B1 (en) Process for producing an epitaxial substrate for a semiconductor element
US8410552B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US8378386B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP2008166349A (ja) 半導体基板および半導体装置
JP5883331B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2016171196A (ja) 半導体装置の製造方法
US10629688B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
US9293539B2 (en) Nitride semiconductor epitaxial wafer and nitride semiconductor device
JP2015192026A (ja) 半導体装置の製造方法
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
CN103262214A (zh) 半导体基板、半导体装置、以及半导体基板的制造方法
JP2008251704A (ja) シリコン基板及びその製造方法
JP5837465B2 (ja) 窒化物半導体電界効果トランジスタの評価方法
US10879063B2 (en) Method for fabricating high-quality and high-uniformity III-nitride epi structure
JP6087414B2 (ja) トランジスタ用窒化物半導体エピタキシャルウエハの製造方法
JP6030733B2 (ja) トランジスタ用窒化物半導体エピタキシャルウエハ及び窒化物半導体電界効果トランジスタ
JP4517077B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
US20130171811A1 (en) Method for manufacturing compound semiconductor
JP2015185809A (ja) 半導体基板の製造方法及び半導体装置
JP2011216578A (ja) 窒化物半導体及び窒化物半導体素子
JP2007096261A (ja) 半導体素子
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20151207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170201

R150 Certificate of patent or registration of utility model

Ref document number: 6087414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees