[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2016018990A - パッケージ構造及びその製法並びに搭載部材 - Google Patents

パッケージ構造及びその製法並びに搭載部材 Download PDF

Info

Publication number
JP2016018990A
JP2016018990A JP2015101713A JP2015101713A JP2016018990A JP 2016018990 A JP2016018990 A JP 2016018990A JP 2015101713 A JP2015101713 A JP 2015101713A JP 2015101713 A JP2015101713 A JP 2015101713A JP 2016018990 A JP2016018990 A JP 2016018990A
Authority
JP
Japan
Prior art keywords
light emitting
package structure
conductive
emitting element
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015101713A
Other languages
English (en)
Inventor
ペイチン・リン
Peiching Ling
デュッタ・ヴィヴェク
Vivek Dutta
デジョン・リウ
Dezhong Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Achrolux Inc
Original Assignee
Achrolux Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW103139873A external-priority patent/TW201603327A/zh
Application filed by Achrolux Inc filed Critical Achrolux Inc
Publication of JP2016018990A publication Critical patent/JP2016018990A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Led Device Packages (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Abstract

【課題】パッケージ構造の製法、パッケージ構造及び搭載部材を提供する。【解決手段】まず、複数の導電部２００と発光素子２１とを用意し、次に、発光素子２１及び導電部２００を被覆体２２で被覆し、その後、発光素子２１及び導電部２００を導電素子２３により接続することで、発光素子２１の側面を被覆体２２で絶縁させておき、導電素子２３を形成する。これにより、導電素子２３は複数の方法で形成可能である。【選択図】図２Ｇ

Description

本発明は、パッケージ構造及びその製法に関し、特に発光型パッケージ構造及びその製法に関するものである。
電子産業の飛躍的な発展に伴い、電子製品は外観的には軽薄短小になりつつあり、機能的には高性能、高機能、高速度化の方向へ研究が進んでいる。このうち、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）は、寿命が長く、体積が小さく、高耐震性及び低電力消費等の利点を有するため、照明を必要とする電子製品に広く利用されている。従って、工業的には、さまざまな電子製品、民生用電気製品への応用がますます増えている。
図１Ａ〜図１Ｂは、従来のＬＥＤパッケージ１の製法の断面図である。この製法は、まず、基板１０に開口１１０を有する反射コップ１１を形成し、ＬＥＤ素子１２を開口１１０に設けた後、例えば金線である複数の導線１２０によりＬＥＤ素子１２と基板１０とを電気的に接続し、最後に、ＬＥＤ素子１２を、蛍光粉層を有するパッケージ樹脂体１３で被覆する。
しかしながら、従来のＬＥＤパッケージ１の製法では、まず電気的接続工程を行った後、パッケージ樹脂体１３を形成するため、電気的接続工程が行われている場合には、ＬＥＤ素子１２の側面には絶縁材質が一切なく、そのため、ワイヤボンディング作業（例えば導線１２０の形成）しか選択することができない。導電ペーストを選択した場合は、導電ペーストがＬＥＤ素子１２の側面にオーバーフローし易くなり、ＬＥＤ素子１２の正面（Ｐ極）が側面（Ｎ極）と互いと電気的に導通することになるため、ショート現象が発生する。
このため、従来のＬＥＤパッケージ１の導電素子の種類の選択は限られている。従って、従来技術のような導電素子の選択が限られている問題を解決することは、極めて重要な課題となっている。
そこで、以上のとおりの事情に鑑み、本発明は、
対向する非発光側及び発光側と、非発光側及び発光側に隣接する側面とを有する少なくとも１つの発光素子と、
発光素子の側面を発光素子の発光側が露出するように直接被覆する被覆体と、
発光素子の側面との間のスペースの一部が被覆体によって充填されるように被覆体に結合される複数の導電部と、
被覆体の表面に設けられ、発光素子とそれらの導電部とを接続するための少なくとも１つの導電素子と、
を備えるパッケージ構造を提供する。
また、本発明は、
複数の導電部と、対向する非発光側及び発光側と、前記非発光側及び前記発光側に隣接する側面とを有する少なくとも１つの発光素子とを用意する工程と、
前記発光素子及びそれらの導電部を被覆体で被覆し、前記被覆体は前記発光素子の側面を、前記発光素子の側面と前記導電部との間が前記被覆体によって充填され、前記発光素子の発光側及びそれらの導電部が露出するように直接被覆する工程と、
少なくとも１つの導電素子を前記発光素子及びそれらの導電部に接続するように前記被覆体の表面に形成する工程と、
を含むパッケージ構造の製法を提供する。
さらに、本発明は、少なくとも１つの載置部と、載置部と面一であり、高さが載置部の高さよりも高い複数の導電部とを含む搭載部材を提供する。
上記のように、本発明に係るパッケージ構造及びその製法によれば、まず発光素子の側面を被覆体で被覆し外部から離隔した後、導電素子を形成するため、複数の方法により導電素子を選択的に形成することができ、従来技術における導電素子の選択が限られる問題を解決することができる。
従来のＬＥＤパッケージの製法の断面図である。 従来のＬＥＤパッケージの製法の断面図である。 本発明に係るパッケージ構造の製法の断面図である。 本発明に係るパッケージ構造の製法の断面図である。 図２Ｂの上面図である。 本発明に係るパッケージ構造の製法の断面図である。 本発明に係るパッケージ構造の製法の断面図である。 図２Ｄの他の実施例である。 本発明に係るパッケージ構造の製法の断面図である。 図２Ｅの他の実施例である。 本発明に係るパッケージ構造の製法の断面図である。 本発明に係るパッケージ構造の製法の断面図である。 図２Ｇの他の実施例である 図２Ｇの他の実施例である 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 図４Ｃの他の実施例である。 本発明に係るパッケージ構造の他の実施例の断面及び上面図である。 本発明に係るパッケージ構造の他の実施例の断面及び上面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の製法の他の実施例の断面図である。 本発明に係るパッケージ構造の他の実施例の断面図である。 本発明に係るパッケージ構造の他の実施例の上面図である。 本発明に係るパッケージ構造の他の実施例の断面図である。
以下、具体的な実施例を用いて本発明の実施形態を説明する。この技術分野の当業者は、本明細書の記載内容によって簡単に本発明のその他の利点や効果を理解できる。
また、明細書に添付された図面に示す構造、比例、寸法等は、この技術分野の当業者が理解できるように明細書に記載の内容に合わせて説明されるものであり、本発明の実施を制限するものではないため、技術上の実質的な意味を有せず、いかなる構造の修正、比例関係の変更又は寸法の調整は、本発明の効果及び目的に影響を与えるものでなければ、本発明に開示された技術内容の範囲に入る。また、明細書に記載の例えば「上」、「第１」、「第２」、「一」等の用語は、説明が容易に理解できるようにするためのものであり、本発明の実施可能な範囲を限定するものではなく、その相対関係の変更又は調整は、技術内容の実質的変更がなければ、本発明の実施可能の範囲と見なされる。
図２Ａないし図２Ｇは、本発明に係るパッケージ構造の製法の断面図である。
図２Ａに示すように、金属基材２０’は、対向する第１側２０ａと第２側２０ｂとを含む。
図２Ｂないし図２Ｂ−１に示すように、基材２０’の第１側２０ａの一部の材質をエッチング及びセミエッチングにより除去することで複数の載置部２０１を形成し、基材２０’の第１側２０ａの除去されていない部分を複数の導電部２００とし、基材２０’の第１側２０ａから第２側２０ｂまで貫通することで第１側２０ａと第２側２０ｂとを連通する複数の開口２０２及び溝道２０３を形成することにより、例えばリードフレームである搭載部材２０を複数製造する。
この実施例において、図２Ｂは、図２Ｂ−１のＢ−Ｂ断面線の断面図である。それらの搭載部材２０の周囲の製造工程が同様であることから、説明の簡単化のために、単一の搭載部材２０のみ図示する。
さらに、それらの搭載部材２０は、少なくとも１つの載置部２０１と複数の導電部２００とを有する。載置部２０１は、導電部２００と面一であり（例えば水平線Ｘ）、導電部２００の高さＨは載置部２０１の高さｈよりも大きい。例えば、導電部２００の高さＨは３００μｍであり、載置部２０１の高さｈは１３０μｍであり、導電部２００の高さＨは３００μｍ以下である。
また、開口２０２は、載置部２０１の周囲に位置し、溝道２０３は、切断道として用いられる。
また、基材２０’の第１側２０ａの一部を除去することで接続部２０４を形成し、また、次の発光素子の載置のために、基材２０’に位置決め孔２０５として貫通部分を形成する。
図２Ｃに示すように、発光素子２１を搭載部材２０の載置部２０１に設置する。
この実施例において、発光素子２１は、発光ダイオードであり、載置部２０１に結合された非発光側２１ｂと、非発光側２１ｂに対向する発光側２１ａと、非発光側２１ｂ及び発光側２１ａに隣接する側面２１ｃとを有し、発光側２１ａ上には複数の電極２１０が設けられ、非発光側２１ｂは、発光素子２１の放熱側として用いられる。
さらに、搭載部材２０の導電部２００の高さは、発光素子２１の発光側２１ａの高さと同等である。
また、それらの導電部２００は、図２Ｂ−１に示すように、発光素子２１の左右の両側面２１ｃの外周に位置する。しかしながら、それらの導電部２００の位置は上記に限定されず、必要に応じて構成することができる。
図２Ｄに示すように、被覆体２２を、発光素子２１及び載置部２０１を被覆するとともに発光素子２１の側面２１ｃを直接被覆するように搭載部材２０に形成する。また、被覆体２２は、発光素子２１の側面２１ｃとそれらの導電部２００との間に位置する。被覆体２２は、対向する第１の表面２２ａと第２の表面２２ｂとを有し、発光素子２１の発光側２１ａ及び導電部２００の上表面２００ａは、被覆体２２の第１の表面２２ａに露出している。
この実施例において、被覆体２２は、発光素子２１がその発光側２１ａのみから出射するように、シリカゲルであり、例えばホワイトグルーである。また、被覆体２２は、発光素子２１がその発光側２１ａ及び側面２１ｃから出射し、被覆体２２が開口２０２（及び溝道２０３）に形成されるように、透明シリカゲルであってもよい。
さらに、導電部２００の上表面２００ａ及び発光素子２１の発光側２１ａは、被覆体２２の第１の表面２２ａと面一である。
また、図２Ｄ−１に示すように、ダイ３の内側表面に離型膜３０を貼設することで離型膜３０を発光側２１ａ及び導電部２００の上表面２００ａに被覆することにより、被覆体２２を形成するとともにダイ３及びその離型膜３０を除去した後、発光素子２１の発光側２１ａ及び導電部２００の上表面２００ａが被覆体２２の第１の表面２２ａに露出することを確保することができる。
図２Ｅに示すように、例えば導電ペーストまたは金属メッキ回路である導電素子２３を被覆体２２の第１の表面２２ａに形成することにより、導電素子２３を発光素子２１の電極２１０及びそれらの導電部２００の上表面２００ａに電気的に接続する。
この実施例において、導電素子２３は、例えば銀ペーストまたは銅ペーストである導電ペーストであり、塗布により形成されるものである。被覆体２２が発光素子２１の側面２１ｃ（非発光側２１ｂ及び発光側２１ａに隣接する）を被覆しているため、導電ペーストを導電素子２３として用いる場合、導電ペーストは、発光素子２１の側面２１ｃにオーバフローすることができず、発光素子２１の電極２１０と側面２１ｃの電極（図示せず）と電気的に導通することはなく、ショートの発生を回避することができる。
また、図２Ｅ−１に示すように、ワイヤボンディング作業を選択することができ、即ち導電素子２３’は導線である。
また、図２Ｆに示すように、複数の蛍光粒子２４０を有する蛍光層２４を被覆体２２の第１の表面２２ａに形成することにより、発光素子２１の発光側２１ａ、導電部２００の上表面２００ａ及び導電素子２３を被覆する。
この実施例において、導電ペーストを発光素子２１とそれらの導電部２００とを接続するための導電素子２３として用いているため、従来の導線の弧度を考慮する必要はなく、必要に応じて蛍光層２４を薄くすることにより構造全体の高さを低減することができる。
図２Ｇに示すように、蛍光層２４を保護するための保護層（図示せず）、または例えばレンズである光透過層２５を蛍光層２４に形成し、溝道２０３に沿って（図２Ｂ−１参照）切断作業を行うことにより、複数の発光型パッケージ構造２を製造する。導電部２００及び接続部２０４は、導電部２００及び接続部２０４が被覆体２２の側面に露出するように被覆体２２の側面に嵌合されている。
さらに、図２Ｅ−１に示す製造工程に続き、図２Ｇ−１に示すパッケージ構造２’を得ることができる。
また、図２Ｇ−２におけるパッケージ構造２’’に示すように、それらの蛍光粒子２４０は、蛍光層２４’’の一側に位置してもよい。
図３Ａないし図３Ｃは、本発明に係るパッケージ構造の製法の他の実施例の断面図である。
図３Ａに示すように、まず、金属基材をエッチング及びセミエッチング等の工程により搭載部材として形成する。搭載部材は、複数の導電部３００と、導電部の一端に形成され、側方に延在する載置部３０１とを有する。図に示すように、２つの導電部３００の一端に互いに延在する載置部３０１がそれぞれ形成され、互いに延在する載置部３０１は接触していない。
図３Ｂに示すように、載置部３０１に結合される非発光側３１ｂと、非発光側３１ｂに対向する発光側３１ａと、非発光側３１ｂ及び発光側３１ａに隣接する側面３１ｃとを有する発光ダイオードである発光素子３１を載置部３０１に接続する。非発光側３１ｂ上には、発光素子３１がフリップチップ反転により載置部３０１に電気的に接続されるようにする複数の電極３１０が設けられている。
次に、発光素子の側面３１ｃを被覆するための被覆体３２、例えばシリカゲルまたはホワイトグルーを形成するとともに、発光素子３１の発光側３１ａ及び導電部３００を被覆体３２に露出させる。
図３Ｃに示すように、発光素子３１の発光側３１ａに蛍光層３４を形成し、またはさらに保護層若しくは光透過層３５を形成する。
図４Ａないし図４Ｃは、本発明に係るパッケージ構造の製法の他の実施例の断面図である。
図４Ａに示すように、複数の導電部４００を有する搭載部材及び発光素子４１を例えば離型膜である搭載体４６に載置する。
発光素子４１は、発光ダイオードであり、搭載体４６に結合された非発光側４１ｂと、非発光側４１ｂに対向する発光側４１ａと、非発光側４１ｂ及び発光側４１ａに隣接する側面４１ｃとを有し、非発光側４１ｂ上には複数の電極４１０が設けられている。
次に、図４Ｂに示すように、発光素子の側面４１ｃを被覆する、例えばシリカゲルまたはホワイトグルーである被覆体４２を形成するとともに、発光素子４１の発光側４１ａ及び導電部４００を被覆体４２に露出させる。
この後、発光素子４１の発光側４１ａに蛍光層４４を形成し、またはさらに保護層若しくは光透過層４５を形成する。
図４Ｃに示すように、搭載体４６を除去し、発光素子４１と導電部４００とを電気的に接続する。
また、図４Ｃ−１は、本発明に係るパッケージ構造の他の実施例の断面図である。この実施例におけるパッケージ構造は上記と略同一であり、主な相違点は、導電部４００’の発光素子４１に対応する位置に曲面または斜面４００ａが形成され、導電部４００’と発光素子４１との間に発光素子４１の側面の光源の反射のために透明被覆体４２が形成されている点にある。
図５Ａないし図５Ｂは、本発明に係るパッケージ構造の他の実施例の断面及び上面図である。この実施例におけるパッケージ構造は上記と略同一であり、主な相違点は、金属基材にエッチング工程を行うことにより搭載部材を形成する点にある。搭載部材は、発光素子５１を収容するための開口５００ａを有し、開口５００ａの両側には導電部５００が設けられており、発光素子５１が導電部５００に電気的に接続される。また、それらの開口５００ａの間に溝５００ｂを形成することにより、発光素子５１と導電部５００との間に被覆体５２が形成された場合には、被覆体５２の材料は溝５００ｂから注入され、発光素子５１の周囲を被覆することができる。
図６Ａないし図６Ｄは、本発明に係るパッケージ構造の製法の他の実施例の断面図である。この実施例におけるパッケージ構造の製法は上記と略同一であり、主な相違点は発光素子に離型膜が被覆されている点にある。
図６Ａに示すように、複数の発光素子６１を含む基板６１１を離型膜６７１全体に載置する。
この後、それらの発光素子６１の周囲に対応して基板６１１及び離型膜６７１全体を切断することで、表面に離型膜６７１が貼付された発光素子６１を複数形成する。発光素子６１は、対向する発光側６１ａ及び非発光側６１ｂを有し、発光側は複数の電極６１０を有し、離型膜６７１は発光側６１ａに貼付されている。
図６Ｂに示すように、表面に離型膜６７１が貼付された発光素子６１、及び複数の導電部６００を有する搭載部材を搭載体６６に載置する。発光素子６１は、非発光側６１ｂが搭載体６６に載置される。次に、発光素子６１と導電部６００との間に被覆体６２を形成する。発光素子６１の発光側６１ａに離型膜６７が貼付されているため、被覆体６２の形成時に発光側６１ａを汚染することを回避することができる。
図６Ｃに示すように、発光素子６１の発光側６１ａ上の離型膜６７を除去するとともに発光素子６１の電極６１０と導電部６００とを電気的に接続する。この実施例において、導電材料の塗布により発光素子６１と導電部６００とを電気的に接続する。当然ながら、その他の方法、例えばワイヤボンディングにより行ってもよい。また、この実施例において、導電部６００の高さは、被覆体６２と略同一であり、発光素子６１の高さは被覆体６２よりも小さく、所定の段差が形成されている。
この後、図６Ｄに示すように、発光素子６１の発光側６１ａに蛍光層６４を形成し、またはさらに保護層若しくは光透過層６５を形成するとともに搭載体６６を除去する。
図７Ａないし図７Ｄは、本発明に係るパッケージ構造の製法の他の実施例の断面図である。この実施例におけるパッケージ構造の製法は上記と略同一であり、主な相違点は、発光素子に離型膜が被覆され、フリップチップ反転により搭載部材に電気的に接続される点にある。
図７Ａに示すように、複数の発光素子７１を含む基板７１１を離型膜７７１全体に載置する。
この後、それらの発光素子７１の周囲に対応して基板７１１及び離型膜７７１全体を切断することで、表面に離型膜７７が貼付された発光素子７１を複数形成する。発光素子７１は、対向する発光側７１ａ及び非発光側７１ｂを有し、発光側は複数の電極７１０を有し、離型膜７７は発光側７１ａに貼付されている。
図７Ｂに示すように、表面に離型膜７７が貼付された発光素子７１、及び複数の導電部７００を有する搭載部材を搭載体７６に載置する。発光素子７１は、非発光側７１ｂを介して搭載体７６に載置する。次に、発光素子７１と導電部７００との間に被覆体７２を形成する。発光素子７１の発光側７１ａに離型膜７７が貼付されているため、被覆体７２の形成時に発光側７１ａを汚染することを回避することができる。
図７Ｃに示すように、発光素子７１の発光側７１ａ上の離型膜７７を除去し、次に、発光素子７１の発光側７１ａ上に蛍光層７４を形成し、またはさらに保護層若しくは光透過層７５を形成する。
図７Ｄに示すように、発光素子７１の電極７１０と導電部７００とを電気的に接続する。
図８Ａないし図８Ｂは、本発明に係るパッケージ構造の他の実施例の断面及び上面図である。この実施例におけるパッケージ構造は上記と略同一であり、主な相違点は、金属基材にエッチング及びセミエッチング工程を行うことにより搭載部材８０を形成する点にある。この搭載部材８０は、載置部８０１と、載置部８０１の両側に設けられた複数の導電部８００とを有する。この載置部８０１は、一側の導電部と電気的に導通し、他側の導電部との間に絶縁ペースト８０２が充填されることにより、両側の導電部の電気的ショートを回避する。また、金属基材をエッチングした場合、縦に配列されたそれらの導電部８００の間に溝８０３を形成している。
載置部８０１に発光素子８１を載置し、発光素子８１を導線８３を介して両側の導電部８００に電気的に接続する。さらに、発光素子の表面に蛍光層８４を形成し、蛍光層上に蛍光層８４及び導線８３を被覆する光透過層８５、例えば透明シリカゲルを形成するとともに、先に形成された溝８０３により、光透過層８５を搭載部材に効果的に固着することができる。
図９は、本発明に係るパッケージ構造の他の実施例の断面図である。この実施例におけるパッケージ構造は上記と略同一であり、主な相違点は、複数の導電部９００と導電部の一端に形成され内側へ延在する載置部９０１とを有する搭載部材９００が設けられている点にある。図に示すように、発光素子３１をフリップチップ反転により載置するともに載置部９０１に電気的に接続するために、２つの導電部９００の一端に互いに延在する載置部９０１がそれぞれ形成され、互いに延在する載置部９０１は接触していない。発光素子９１の表面に蛍光層９４を形成し、さらに蛍光層９４を被覆する光透過層９５を形成することができる。
また、上記各パッケージ構造には電圧の安定化のためにツェナーダイオード（Ｚｅｎｅｒ ｄｉｏｄｅ）が設けられている。また、各パッケージ構造における導電部は、発光素子の一側に対応して曲面又は斜面が選択的に形成され、側面から出射可能な発光素子に合わせて３次元ＬＥＤパッケージ構造が形成される。また、各パッケージ構造における発光素子は、垂直式またはフリップチップ式により搭載部材の導電部に選択的に電気的に接続することができる。
上記のように、それらの実施の形態は本発明の原理および効果・機能を例示的に説明するに過ぎず、本発明はこれらによって限定されるものではない。本発明は、この技術分野の当業者により本発明の主旨を逸脱しない範囲で様々な修正や変更をすることが可能であり、そうした修正や変更は本発明の特許請求の範囲に含まれるものである。
１ ＬＥＤパッケージ
１０ 基板
１１ 反射コップ
１１０、２０２、５００ａ 開口
１２ ＬＥＤ素子
１２０、８３ 導線
１３ パッケージ樹脂体
２、２’、２ ’’ パッケージ構造
２０、８０、９０ 搭載部材
２０’ 基材
２０ａ 第１側
２０ｂ 第２側
２００、３００、４００、４００’、５００、６００、７００、８００、９００ 導電部
２００ａ 上表面
４００ａ 斜面
２０１、３０１、８０１、９０１ 載置部
２０３ 溝道
２０４ 接続部
２０５ 位置決め孔
２１、３１、４１、５１、６１、７１、８１、９１ 発光素子
２１ａ、３１ａ、４１ａ、６１ａ、７１ａ 発光側
２１ｂ、３１ｂ、４１ｂ、６１ｂ、７１ｂ 非発光側
２１ｃ、３１ｃ、４１ｃ 側面
２１０、３１０、４１０、６１０、７１０ 電極
２２、３２、４２、５２、６２、７２ 被覆体
２２ａ 第１の表面
２２ｂ 第２の表面
２３、２３’ 導電素子
２４、２４’’、３４、４４、６４、７４、８４、９４ 蛍光層
２４０ 蛍光粒子
２５、３５、４５、６５、７５、８５、９５ 光透過層
３ ダイ
３０ 離型膜
４６、６６、７６ 搭載体
５０ 搭載部材
５００ｂ、８０３ 溝
６１１、７１１ 基板
６７１、６７、７７、７７１ 離型膜
８０２ 絶縁ペースト
Ｈ、ｈ 高さ
Ｘ 水平線

Claims (47)

  1. 対向する非発光側及び発光側と、前記非発光側及び前記発光側に隣接する側面とを有する発光素子と、
    前記発光素子の前記側面を前記発光素子の前記発光側が露出するように被覆する被覆体と、
    前記発光素子の前記側面との間のスペースが前記被覆体に充填されるように、前記被覆体に結合された複数の導電部と、
    を備えることを特徴とするパッケージ構造。
  2. 載置部と前記複数の導電部とを有する搭載部材をさらに備え、前記発光素子は前記非発光側が前記載置部に設置され、前記被覆体は前記載置部に形成され、前記複数の導電部の高さは前記載置部よりも大きいことを特徴とする、請求項１に記載のパッケージ構造。
  3. 前記搭載部材が開口をさらに備え、前記被覆体が前記開口に形成されていることを特徴とする、請求項２に記載のパッケージ構造。
  4. 前記開口が、前記載置部の周囲に形成されていることを特徴とする、請求項３に記載のパッケージ構造。
  5. 前記導電部の高さが、前記発光素子の前記発光側の高さと同等であることを特徴とする、請求項１に記載のパッケージ構造。
  6. 前記発光素子の前記発光側の高さが、前記被覆体の高さと同等であることを特徴とする、請求項１に記載のパッケージ構造。
  7. 前記発光素子の前記発光側の高さが、前記被覆体の高さと同等またはそれ以下であることを特徴とする、請求項１に記載のパッケージ構造。
  8. 前記発光素子と前記複数の導電部とを電気的に接続するための導電素子をさらに備えることを特徴とする、請求項１に記載のパッケージ構造。
  9. 前記導電素子が、導電ペースト、導線または金属回路であることを特徴とする、請求項８に記載のパッケージ構造。
  10. 前記発光素子の前記発光側に形成された蛍光層をさらに備えることを特徴とする請求項１に記載のパッケージ構造。
  11. 前記蛍光層に形成された保護層または光透過層をさらに備えることを特徴とする、請求項１０に記載のパッケージ構造。
  12. 前記導電部の前記発光素子に対応する一側が、曲面または斜面であることを特徴とする、請求項１に記載のパッケージ構造。
  13. 前記発光素子が複数の電極を有し、前記導電部が対向する第１の表面と第２の表面とを有し、前記発光素子の前記電極が前記導電部の前記第１の表面または前記第２の表面に電気的に接続されることを特徴とする、請求項１に記載のパッケージ構造。
  14. 載置部と前記複数の導電部とを有する搭載部材をさらに備え、前記発光素子が、前記非発光側が前記載置部に設置され、前記載置部が一部の前記導電部と接続するとともに、その他の部分の前記導電部との間が絶縁ペーストによって離間されていることを特徴とする、請求項１に記載のパッケージ構造。
  15. 前記導電部の高さが３００μｍ以下であることを特徴とする、請求項１に記載のパッケージ構造。
  16. 複数の導電部と、対向する非発光側及び発光側と前記非発光側及び前記発光側に隣接する側面とを有する少なくとも１つの発光素子と、を用意する工程と、
    前記発光素子及び前記複数の導電部を被覆体で被覆し、前記被覆体は前記発光素子の前記側面を、前記発光素子の前記側面と前記導電部との間が前記被覆体によって充填されるとともに前記発光素子の前記発光側及び前記複数の導電部が前記被覆体に露出するように被覆する工程と、
    を備えることを特徴とするパッケージ構造の製法。
  17. 前記発光素子と前記複数の導電部とを電気的に接続するための少なくとも１つの導電素子を形成する工程をさらに備えることを特徴とする、請求項１６に記載のパッケージ構造の製法。
  18. 載置部と前記複数の導電部とを有する少なくとも１つの搭載部材を用意する工程をさらに備え、前記発光素子が前記載置部に設置され、前記被覆体が前記載置部に形成され、前記複数の導電部の高さが前記載置部よりも大きいことを特徴とする、請求項１６に記載のパッケージ構造の製法。
  19. 前記搭載部材の製造工程が、対向する第１側及び第２側を有する基材を用意する工程を備え、
    前記基材の前記第１側の一部の材質を除去することで前記載置部を形成し、前記基材の前記第１側の除去されていない部分が前記導電部として用いられていることを特徴とする、請求項１８に記載のパッケージ構造の製法。
  20. 前記搭載部材の製造工程が、前記基材の前記第１側から前記第２側まで貫通し、前記第１側と前記第２側とを連通する開口を形成する工程をさらに備えることを特徴とする請求項１９に記載のパッケージ構造の製法。
  21. 前記被覆体が前記開口に形成されていることを特徴とする、請求項２０に記載のパッケージ構造の製法。
  22. 前記開口が前記載置部の周囲に形成されていることを特徴とする、請求項２０に記載のパッケージ構造の製法。
  23. 前記載置部が一部の前記導電部と接続するとともに、その他の部分の前記導電部との間が絶縁ペーストによって離間されていることを特徴とする、請求項１６に記載のパッケージ構造の製法。
  24. 前記導電部の高さが、前記発光素子の前記発光側の高さと同等であることを特徴とする、請求項１６に記載のパッケージ構造の製法。
  25. 前記発光素子の前記発光側の高さが、前記被覆体の高さと同等またはそれ以下であることを特徴とする、請求項１６に記載のパッケージ構造の製法。
  26. 前記導電素子が、導電ペースト、導線または金属回路であることを特徴とする、請求項１６に記載のパッケージ構造の製法。
  27. 前記発光素子の前記発光側に蛍光層を形成する工程をさらに備えることを特徴とする、請求項１６に記載のパッケージ構造の製法。
  28. 前記蛍光層に保護層または光透過層を形成する工程をさらに備えることを特徴とする、請求項２７に記載のパッケージ構造の製法。
  29. 前記導電部の前記発光素子に対応する一側が、曲面または斜面であることを特徴とする、請求項１６に記載のパッケージ構造の製法。
  30. 前記発光素子が複数の電極を有し、前記導電部が対向する第１の表面と第２の表面とを有し、前記発光素子の前記電極が前記導電部の前記第１の表面または前記第２の表面に電気的に接続されることを特徴とする、請求項１６に記載のパッケージ構造の製法。
  31. 前記複数の導電部を有する搭載部材を用意する工程をさらに備え、前記搭載部材には複数の開口が形成されており、複数の前記発光素子が前記複数の開口に設けられていることを特徴とする、請求項１６に記載のパッケージ構造の製法。
  32. 前記複数の開口の間には連通する溝が形成されていることを特徴とする、請求項３１に記載のパッケージ構造の製法。
  33. 前記複数の開口の両側には複数の前記導電部がそれぞれ設けられており、互いに隣り合う２つの前記導電部の間には溝が形成されていることを特徴とする、請求項３１に記載のパッケージ構造の製法。
  34. 前記複数の導電部及び発光素子は搭載体に載置されていることを特徴とする、請求項１６に記載のパッケージ構造の製法。
  35. 前記発光素子の前記発光側には離型膜が設けられており、前記被覆体が形成された後、前記離型膜を除去することを特徴とする、請求項１６に記載のパッケージ構造の製法。
  36. 前記導電部の高さが、３００μｍ以下であることを特徴とする、請求項１６に記載のパッケージ構造の製法。
  37. 発光素子を収容するための載置部と、
    高さが、前記載置部の高さよりも大きく、且つ３００μｍ以下である複数の導電部と、
    を含むことを特徴とする搭載部材。
  38. 前記載置部の周囲に形成された貫通した開口をさらに含むことを特徴とする、請求項３７に記載の搭載部材。
  39. 前記載置部が、一部の前記導電部と接続し、その他の部分の前記導電部との間が絶縁ペーストによって離間されていることを特徴とする、請求項３７に記載の搭載部材。
  40. 前記導電部の一側が、曲面または斜面であることを特徴とする、請求項３７に記載の搭載部材。
  41. 発光素子を収容するための複数の開口が形成されていることを特徴とする、請求項３７に記載の搭載部材。
  42. 前記複数の開口の間には連通する溝が形成されていることを特徴とする、請求項４１に記載の搭載部材。
  43. 前記複数の開口の両側には複数の前記導電部がそれぞれ設けられ、互いに隣り合う２つの導電部の間には溝が形成されていることを特徴とする、請求項４１に記載の搭載部材。
  44. 発光素子を収容するための複数の開口と、
    前記開口の両側に設けられ、高さが３００μｍ以下である複数の導電部と、
    を含むことを特徴とする搭載部材。
  45. 前記導電部の一側が、曲面または斜面であることを特徴とする、請求項４４に記載の搭載部材。
  46. 前記複数の開口の間には連通する溝が形成されていることを特徴とする、請求項４４に記載の搭載部材。
  47. 前記互いに隣り合う２つの前記導電部の間には溝が形成されていることを特徴とする、請求項４４に記載の搭載部材。
JP2015101713A 2014-07-10 2015-05-19 パッケージ構造及びその製法並びに搭載部材 Pending JP2016018990A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW103123756 2014-07-10
TW103123756 2014-07-10
TW103139873 2014-11-18
TW103139873A TW201603327A (zh) 2014-07-10 2014-11-18 封裝結構及其製法與承載件

Publications (1)

Publication Number Publication Date
JP2016018990A true JP2016018990A (ja) 2016-02-01

Family

ID=55149451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015101713A Pending JP2016018990A (ja) 2014-07-10 2015-05-19 パッケージ構造及びその製法並びに搭載部材

Country Status (2)

Country Link
JP (1) JP2016018990A (ja)
CN (1) CN105280780A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022028893A1 (de) * 2020-08-04 2022-02-10 Osram Opto Semiconductors Gmbh Strahlungsemittierendes bauelement, verfahren zur herstellung eines strahlungsemittierenden bauelements und modul mit einem strahlungsemittierenden bauelement

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341672B (zh) * 2020-05-15 2020-10-20 深圳市汇顶科技股份有限公司 半导体封装方法及其封装结构

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227166A (ja) * 2007-03-13 2008-09-25 Sharp Corp 半導体発光装置、半導体発光装置用多連リードフレーム
JP2009094199A (ja) * 2007-10-05 2009-04-30 Sharp Corp 発光装置、面光源、表示装置と、その製造方法
JP2011505689A (ja) * 2007-12-03 2011-02-24 ソウル セミコンダクター カンパニー リミテッド スリム型ｌｅｄパッケージ
JP2011205124A (ja) * 2010-01-29 2011-10-13 Toshiba Corp Ｌｅｄパッケージ
US20120181555A1 (en) * 2011-01-17 2012-07-19 Yoo Cheol-Jun Light-emitting device package and method of manufacturing the same
JP2012146816A (ja) * 2011-01-12 2012-08-02 Dainippon Printing Co Ltd 半導体装置およびその製造方法ならびに照明装置
JP2012182484A (ja) * 2012-05-21 2012-09-20 Toshiba Corp Ｌｅｄパッケージ
JP2013536568A (ja) * 2010-06-28 2013-09-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能半導体素子を製造する方法
JP2013201273A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体発光素子及びその製造方法
US20130313594A1 (en) * 2003-07-04 2013-11-28 Epistar Corporation Optoelectronic element and manufacturing method thereof
JP2013251417A (ja) * 2012-06-01 2013-12-12 Nichia Chem Ind Ltd 発光装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546739B (zh) * 2008-03-28 2010-12-15 宏齐科技股份有限公司 不通过打线即达成电性连接的芯片封装结构及其制作方法
US20100001305A1 (en) * 2008-07-07 2010-01-07 Visera Technologies Company Limited Semiconductor devices and fabrication methods thereof
CN102386318A (zh) * 2010-09-03 2012-03-21 台达电子工业股份有限公司 发光二极管的封装结构及封装方法
JP2014078678A (ja) * 2012-09-18 2014-05-01 Toyoda Gosei Co Ltd 半導体発光装置の製造方法
CN103227277A (zh) * 2013-03-27 2013-07-31 王定锋 不用焊线的led封装方法和led封装结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313594A1 (en) * 2003-07-04 2013-11-28 Epistar Corporation Optoelectronic element and manufacturing method thereof
JP2008227166A (ja) * 2007-03-13 2008-09-25 Sharp Corp 半導体発光装置、半導体発光装置用多連リードフレーム
JP2009094199A (ja) * 2007-10-05 2009-04-30 Sharp Corp 発光装置、面光源、表示装置と、その製造方法
JP2011505689A (ja) * 2007-12-03 2011-02-24 ソウル セミコンダクター カンパニー リミテッド スリム型ｌｅｄパッケージ
JP2011205124A (ja) * 2010-01-29 2011-10-13 Toshiba Corp Ｌｅｄパッケージ
JP2013536568A (ja) * 2010-06-28 2013-09-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能半導体素子を製造する方法
JP2012146816A (ja) * 2011-01-12 2012-08-02 Dainippon Printing Co Ltd 半導体装置およびその製造方法ならびに照明装置
US20120181555A1 (en) * 2011-01-17 2012-07-19 Yoo Cheol-Jun Light-emitting device package and method of manufacturing the same
JP2013201273A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体発光素子及びその製造方法
JP2012182484A (ja) * 2012-05-21 2012-09-20 Toshiba Corp Ｌｅｄパッケージ
JP2013251417A (ja) * 2012-06-01 2013-12-12 Nichia Chem Ind Ltd 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022028893A1 (de) * 2020-08-04 2022-02-10 Osram Opto Semiconductors Gmbh Strahlungsemittierendes bauelement, verfahren zur herstellung eines strahlungsemittierenden bauelements und modul mit einem strahlungsemittierenden bauelement

Also Published As

Publication number Publication date
CN105280780A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
TW201637244A (zh) 發光二極體封裝結構及其製作方法
US9653656B2 (en) LED packages and related methods
TWI505519B (zh) 發光二極體燈條及其製造方法
JP5991065B2 (ja) 発光装置
JP3219881U (ja) 発光素子パッケージ
JP2012124191A (ja) 発光装置及びその製造方法
JP2012231068A (ja) 発光装置
TW201511347A (zh) 發光二極體封裝結構及其製造方法
JP2015111620A (ja) 発光デバイス及びその製造方法
JP2014049764A (ja) 側面型発光ダイオードパッケージ及びその製造方法
US9537019B2 (en) Semiconductor device
KR101253247B1 (ko) 광 디바이스용 기판
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
JP2016018990A (ja) パッケージ構造及びその製法並びに搭載部材
JP4831958B2 (ja) 表面実装型ｌｅｄ
JP7283938B2 (ja) 半導体発光装置
TWI593141B (zh) 封裝結構之製法
JP2009038125A (ja) 発光モジュールおよびその製造方法
JP5405602B2 (ja) Ｌｅｄパッケージ及びｌｅｄパッケージ用フレーム
US20120106171A1 (en) Led package structure
JP2012216654A (ja) 樹脂成形フレーム及び光半導体装置
KR102126536B1 (ko) 선광원 및 이의 제조 방법
JP6064415B2 (ja) 発光装置
JP5913432B2 (ja) チップ型発光素子
JPWO2010095482A1 (ja) 電子部品用基板、発光装置および電子部品用基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170110