JP2016018990A - Package structure and method of manufacturing the same and mounting member - Google Patents
Package structure and method of manufacturing the same and mounting member Download PDFInfo
- Publication number
- JP2016018990A JP2016018990A JP2015101713A JP2015101713A JP2016018990A JP 2016018990 A JP2016018990 A JP 2016018990A JP 2015101713 A JP2015101713 A JP 2015101713A JP 2015101713 A JP2015101713 A JP 2015101713A JP 2016018990 A JP2016018990 A JP 2016018990A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- package structure
- conductive
- emitting element
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000741 silica gel Substances 0.000 description 5
- 229910002027 silica gel Inorganic materials 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Led Device Packages (AREA)
- Illuminated Signs And Luminous Advertising (AREA)
Abstract
Description
本発明は、パッケージ構造及びその製法に関し、特に発光型パッケージ構造及びその製法に関するものである。 The present invention relates to a package structure and a manufacturing method thereof, and more particularly to a light emitting package structure and a manufacturing method thereof.
電子産業の飛躍的な発展に伴い、電子製品は外観的には軽薄短小になりつつあり、機能的には高性能、高機能、高速度化の方向へ研究が進んでいる。このうち、発光ダイオード(Light Emitting Diode、LED)は、寿命が長く、体積が小さく、高耐震性及び低電力消費等の利点を有するため、照明を必要とする電子製品に広く利用されている。従って、工業的には、さまざまな電子製品、民生用電気製品への応用がますます増えている。 With the rapid development of the electronics industry, electronic products are becoming lighter, thinner, and smaller, and research is progressing toward higher performance, higher functionality, and higher speed in terms of functionality. Among these, light emitting diodes (LEDs) are widely used in electronic products that require lighting because they have advantages such as long life, small volume, high earthquake resistance, and low power consumption. Therefore, industrially, the application to various electronic products and consumer electronic products is increasing more and more.
図1A〜図1Bは、従来のLEDパッケージ1の製法の断面図である。この製法は、まず、基板10に開口110を有する反射コップ11を形成し、LED素子12を開口110に設けた後、例えば金線である複数の導線120によりLED素子12と基板10とを電気的に接続し、最後に、LED素子12を、蛍光粉層を有するパッケージ樹脂体13で被覆する。
1A to 1B are cross-sectional views of a method for manufacturing a conventional LED package 1. In this manufacturing method, first, the
しかしながら、従来のLEDパッケージ1の製法では、まず電気的接続工程を行った後、パッケージ樹脂体13を形成するため、電気的接続工程が行われている場合には、LED素子12の側面には絶縁材質が一切なく、そのため、ワイヤボンディング作業(例えば導線120の形成)しか選択することができない。導電ペーストを選択した場合は、導電ペーストがLED素子12の側面にオーバーフローし易くなり、LED素子12の正面(P極)が側面(N極)と互いと電気的に導通することになるため、ショート現象が発生する。
However, in the conventional manufacturing method of the LED package 1, after the electrical connection process is performed first, the
このため、従来のLEDパッケージ1の導電素子の種類の選択は限られている。従って、従来技術のような導電素子の選択が限られている問題を解決することは、極めて重要な課題となっている。 For this reason, selection of the kind of the conductive element of the conventional LED package 1 is limited. Therefore, solving the problem of limited selection of conductive elements as in the prior art is an extremely important issue.
そこで、以上のとおりの事情に鑑み、本発明は、
対向する非発光側及び発光側と、非発光側及び発光側に隣接する側面とを有する少なくとも1つの発光素子と、
発光素子の側面を発光素子の発光側が露出するように直接被覆する被覆体と、
発光素子の側面との間のスペースの一部が被覆体によって充填されるように被覆体に結合される複数の導電部と、
被覆体の表面に設けられ、発光素子とそれらの導電部とを接続するための少なくとも1つの導電素子と、
を備えるパッケージ構造を提供する。
Therefore, in view of the circumstances as described above, the present invention
At least one light-emitting element having a non-light-emitting side and a light-emitting side facing each other, and a side surface adjacent to the non-light-emitting side and the light-emitting side;
A covering that directly covers the side surface of the light emitting element so that the light emitting side of the light emitting element is exposed;
A plurality of conductive portions coupled to the covering so that a part of a space between the side surfaces of the light emitting element is filled with the covering;
At least one conductive element provided on the surface of the covering for connecting the light emitting elements and their conductive parts;
A package structure comprising:
また、本発明は、
複数の導電部と、対向する非発光側及び発光側と、前記非発光側及び前記発光側に隣接する側面とを有する少なくとも1つの発光素子とを用意する工程と、
前記発光素子及びそれらの導電部を被覆体で被覆し、前記被覆体は前記発光素子の側面を、前記発光素子の側面と前記導電部との間が前記被覆体によって充填され、前記発光素子の発光側及びそれらの導電部が露出するように直接被覆する工程と、
少なくとも1つの導電素子を前記発光素子及びそれらの導電部に接続するように前記被覆体の表面に形成する工程と、
を含むパッケージ構造の製法を提供する。
The present invention also provides:
Preparing a plurality of conductive portions, at least one light emitting element having a non-light emitting side and a light emitting side facing each other, and a side surface adjacent to the non-light emitting side and the light emitting side;
The light emitting elements and their conductive portions are covered with a covering, and the covering is filled with the covering between the side surfaces of the light emitting elements and between the side surfaces of the light emitting elements and the conductive portions. Directly covering the light emitting side and the conductive parts so that they are exposed;
Forming at least one conductive element on the surface of the covering so as to be connected to the light emitting elements and their conductive parts;
A manufacturing method of a package structure including
さらに、本発明は、少なくとも1つの載置部と、載置部と面一であり、高さが載置部の高さよりも高い複数の導電部とを含む搭載部材を提供する。 Furthermore, the present invention provides a mounting member including at least one mounting portion and a plurality of conductive portions that are flush with the mounting portion and whose height is higher than the height of the mounting portion.
上記のように、本発明に係るパッケージ構造及びその製法によれば、まず発光素子の側面を被覆体で被覆し外部から離隔した後、導電素子を形成するため、複数の方法により導電素子を選択的に形成することができ、従来技術における導電素子の選択が限られる問題を解決することができる。 As described above, according to the package structure and the manufacturing method thereof according to the present invention, first, the side surface of the light emitting element is covered with the covering body and separated from the outside, and then the conductive element is formed. This can solve the problem that the selection of conductive elements in the prior art is limited.
以下、具体的な実施例を用いて本発明の実施形態を説明する。この技術分野の当業者は、本明細書の記載内容によって簡単に本発明のその他の利点や効果を理解できる。 Hereinafter, embodiments of the present invention will be described using specific examples. Those skilled in the art can easily understand other advantages and effects of the present invention based on the description of the present specification.
また、明細書に添付された図面に示す構造、比例、寸法等は、この技術分野の当業者が理解できるように明細書に記載の内容に合わせて説明されるものであり、本発明の実施を制限するものではないため、技術上の実質的な意味を有せず、いかなる構造の修正、比例関係の変更又は寸法の調整は、本発明の効果及び目的に影響を与えるものでなければ、本発明に開示された技術内容の範囲に入る。また、明細書に記載の例えば「上」、「第1」、「第2」、「一」等の用語は、説明が容易に理解できるようにするためのものであり、本発明の実施可能な範囲を限定するものではなく、その相対関係の変更又は調整は、技術内容の実質的変更がなければ、本発明の実施可能の範囲と見なされる。 In addition, the structures, proportions, dimensions, and the like shown in the drawings attached to the specification are explained according to the contents described in the specification so that those skilled in the art can understand, and the implementation of the present invention. Therefore, any modification of the structure, change of the proportional relationship or adjustment of the dimensions does not affect the effect and purpose of the present invention. It falls within the scope of the technical content disclosed in the present invention. In addition, terms such as “upper”, “first”, “second”, “one”, etc., described in the specification are for facilitating understanding of the explanation, and the present invention can be implemented. It is not intended to limit the scope of the present invention, and any change or adjustment of the relative relationship is considered to be within the scope of implementation of the present invention unless there is a substantial change in the technical contents.
図2Aないし図2Gは、本発明に係るパッケージ構造の製法の断面図である。 2A to 2G are cross-sectional views of a method for manufacturing a package structure according to the present invention.
図2Aに示すように、金属基材20’は、対向する第1側20aと第2側20bとを含む。
As shown in FIG. 2A, the metal substrate 20 'includes a
図2Bないし図2B−1に示すように、基材20’の第1側20aの一部の材質をエッチング及びセミエッチングにより除去することで複数の載置部201を形成し、基材20’の第1側20aの除去されていない部分を複数の導電部200とし、基材20’の第1側20aから第2側20bまで貫通することで第1側20aと第2側20bとを連通する複数の開口202及び溝道203を形成することにより、例えばリードフレームである搭載部材20を複数製造する。
As shown in FIGS. 2B to 2B-1, a part of the material on the
この実施例において、図2Bは、図2B−1のB−B断面線の断面図である。それらの搭載部材20の周囲の製造工程が同様であることから、説明の簡単化のために、単一の搭載部材20のみ図示する。
In this embodiment, FIG. 2B is a cross-sectional view taken along the line BB of FIG. 2B-1. Since the manufacturing process around these mounting
さらに、それらの搭載部材20は、少なくとも1つの載置部201と複数の導電部200とを有する。載置部201は、導電部200と面一であり(例えば水平線X)、導電部200の高さHは載置部201の高さhよりも大きい。例えば、導電部200の高さHは300μmであり、載置部201の高さhは130μmであり、導電部200の高さHは300μm以下である。
Furthermore, those mounting
また、開口202は、載置部201の周囲に位置し、溝道203は、切断道として用いられる。
Moreover, the
また、基材20’の第1側20aの一部を除去することで接続部204を形成し、また、次の発光素子の載置のために、基材20’に位置決め孔205として貫通部分を形成する。
Further, the
図2Cに示すように、発光素子21を搭載部材20の載置部201に設置する。
As illustrated in FIG. 2C, the
この実施例において、発光素子21は、発光ダイオードであり、載置部201に結合された非発光側21bと、非発光側21bに対向する発光側21aと、非発光側21b及び発光側21aに隣接する側面21cとを有し、発光側21a上には複数の電極210が設けられ、非発光側21bは、発光素子21の放熱側として用いられる。
In this embodiment, the light-emitting
さらに、搭載部材20の導電部200の高さは、発光素子21の発光側21aの高さと同等である。
Furthermore, the height of the
また、それらの導電部200は、図2B−1に示すように、発光素子21の左右の両側面21cの外周に位置する。しかしながら、それらの導電部200の位置は上記に限定されず、必要に応じて構成することができる。
Moreover, those
図2Dに示すように、被覆体22を、発光素子21及び載置部201を被覆するとともに発光素子21の側面21cを直接被覆するように搭載部材20に形成する。また、被覆体22は、発光素子21の側面21cとそれらの導電部200との間に位置する。被覆体22は、対向する第1の表面22aと第2の表面22bとを有し、発光素子21の発光側21a及び導電部200の上表面200aは、被覆体22の第1の表面22aに露出している。
As illustrated in FIG. 2D, the covering 22 is formed on the mounting
この実施例において、被覆体22は、発光素子21がその発光側21aのみから出射するように、シリカゲルであり、例えばホワイトグルーである。また、被覆体22は、発光素子21がその発光側21a及び側面21cから出射し、被覆体22が開口202(及び溝道203)に形成されるように、透明シリカゲルであってもよい。
In this embodiment, the covering 22 is silica gel such as white glue so that the
さらに、導電部200の上表面200a及び発光素子21の発光側21aは、被覆体22の第1の表面22aと面一である。
Furthermore, the
また、図2D−1に示すように、ダイ3の内側表面に離型膜30を貼設することで離型膜30を発光側21a及び導電部200の上表面200aに被覆することにより、被覆体22を形成するとともにダイ3及びその離型膜30を除去した後、発光素子21の発光側21a及び導電部200の上表面200aが被覆体22の第1の表面22aに露出することを確保することができる。
Also, as shown in FIG. 2D-1, by covering the
図2Eに示すように、例えば導電ペーストまたは金属メッキ回路である導電素子23を被覆体22の第1の表面22aに形成することにより、導電素子23を発光素子21の電極210及びそれらの導電部200の上表面200aに電気的に接続する。
As shown in FIG. 2E, the
この実施例において、導電素子23は、例えば銀ペーストまたは銅ペーストである導電ペーストであり、塗布により形成されるものである。被覆体22が発光素子21の側面21c(非発光側21b及び発光側21aに隣接する)を被覆しているため、導電ペーストを導電素子23として用いる場合、導電ペーストは、発光素子21の側面21cにオーバフローすることができず、発光素子21の電極210と側面21cの電極(図示せず)と電気的に導通することはなく、ショートの発生を回避することができる。
In this embodiment, the
また、図2E−1に示すように、ワイヤボンディング作業を選択することができ、即ち導電素子23’は導線である。 Further, as shown in FIG. 2E-1, a wire bonding operation can be selected, that is, the conductive element 23 'is a conductive wire.
また、図2Fに示すように、複数の蛍光粒子240を有する蛍光層24を被覆体22の第1の表面22aに形成することにより、発光素子21の発光側21a、導電部200の上表面200a及び導電素子23を被覆する。
Further, as shown in FIG. 2F, by forming a
この実施例において、導電ペーストを発光素子21とそれらの導電部200とを接続するための導電素子23として用いているため、従来の導線の弧度を考慮する必要はなく、必要に応じて蛍光層24を薄くすることにより構造全体の高さを低減することができる。
In this embodiment, since the conductive paste is used as the
図2Gに示すように、蛍光層24を保護するための保護層(図示せず)、または例えばレンズである光透過層25を蛍光層24に形成し、溝道203に沿って(図2B−1参照)切断作業を行うことにより、複数の発光型パッケージ構造2を製造する。導電部200及び接続部204は、導電部200及び接続部204が被覆体22の側面に露出するように被覆体22の側面に嵌合されている。
As shown in FIG. 2G, a protective layer (not shown) for protecting the
さらに、図2E−1に示す製造工程に続き、図2G−1に示すパッケージ構造2’を得ることができる。 Further, following the manufacturing process shown in FIG. 2E-1, a package structure 2 'shown in FIG. 2G-1 can be obtained.
また、図2G−2におけるパッケージ構造2’’に示すように、それらの蛍光粒子240は、蛍光層24’’の一側に位置してもよい。
Further, as shown in the
図3Aないし図3Cは、本発明に係るパッケージ構造の製法の他の実施例の断面図である。 3A to 3C are cross-sectional views of another embodiment of a method for manufacturing a package structure according to the present invention.
図3Aに示すように、まず、金属基材をエッチング及びセミエッチング等の工程により搭載部材として形成する。搭載部材は、複数の導電部300と、導電部の一端に形成され、側方に延在する載置部301とを有する。図に示すように、2つの導電部300の一端に互いに延在する載置部301がそれぞれ形成され、互いに延在する載置部301は接触していない。
As shown in FIG. 3A, first, a metal substrate is formed as a mounting member by processes such as etching and semi-etching. The mounting member includes a plurality of
図3Bに示すように、載置部301に結合される非発光側31bと、非発光側31bに対向する発光側31aと、非発光側31b及び発光側31aに隣接する側面31cとを有する発光ダイオードである発光素子31を載置部301に接続する。非発光側31b上には、発光素子31がフリップチップ反転により載置部301に電気的に接続されるようにする複数の電極310が設けられている。
As shown in FIG. 3B, a light emission having a non-light emitting side 31b coupled to the mounting
次に、発光素子の側面31cを被覆するための被覆体32、例えばシリカゲルまたはホワイトグルーを形成するとともに、発光素子31の発光側31a及び導電部300を被覆体32に露出させる。
Next, a
図3Cに示すように、発光素子31の発光側31aに蛍光層34を形成し、またはさらに保護層若しくは光透過層35を形成する。
As shown in FIG. 3C, a
図4Aないし図4Cは、本発明に係るパッケージ構造の製法の他の実施例の断面図である。 4A to 4C are cross-sectional views of another embodiment of a method for manufacturing a package structure according to the present invention.
図4Aに示すように、複数の導電部400を有する搭載部材及び発光素子41を例えば離型膜である搭載体46に載置する。
As shown in FIG. 4A, the mounting member having the plurality of
発光素子41は、発光ダイオードであり、搭載体46に結合された非発光側41bと、非発光側41bに対向する発光側41aと、非発光側41b及び発光側41aに隣接する側面41cとを有し、非発光側41b上には複数の電極410が設けられている。
The light-emitting
次に、図4Bに示すように、発光素子の側面41cを被覆する、例えばシリカゲルまたはホワイトグルーである被覆体42を形成するとともに、発光素子41の発光側41a及び導電部400を被覆体42に露出させる。
Next, as shown in FIG. 4B, a covering 42 that is, for example, silica gel or white glue is formed to cover the
この後、発光素子41の発光側41aに蛍光層44を形成し、またはさらに保護層若しくは光透過層45を形成する。
Thereafter, a
図4Cに示すように、搭載体46を除去し、発光素子41と導電部400とを電気的に接続する。
As shown in FIG. 4C, the mounting
また、図4C−1は、本発明に係るパッケージ構造の他の実施例の断面図である。この実施例におけるパッケージ構造は上記と略同一であり、主な相違点は、導電部400’の発光素子41に対応する位置に曲面または斜面400aが形成され、導電部400’と発光素子41との間に発光素子41の側面の光源の反射のために透明被覆体42が形成されている点にある。
FIG. 4C-1 is a cross-sectional view of another embodiment of the package structure according to the present invention. The package structure in this embodiment is substantially the same as described above, and the main difference is that a curved surface or
図5Aないし図5Bは、本発明に係るパッケージ構造の他の実施例の断面及び上面図である。この実施例におけるパッケージ構造は上記と略同一であり、主な相違点は、金属基材にエッチング工程を行うことにより搭載部材を形成する点にある。搭載部材は、発光素子51を収容するための開口500aを有し、開口500aの両側には導電部500が設けられており、発光素子51が導電部500に電気的に接続される。また、それらの開口500aの間に溝500bを形成することにより、発光素子51と導電部500との間に被覆体52が形成された場合には、被覆体52の材料は溝500bから注入され、発光素子51の周囲を被覆することができる。
5A to 5B are a cross-sectional view and a top view of another embodiment of the package structure according to the present invention. The package structure in this embodiment is substantially the same as described above, and the main difference is that a mounting member is formed by performing an etching process on a metal substrate. The mounting member has an
図6Aないし図6Dは、本発明に係るパッケージ構造の製法の他の実施例の断面図である。この実施例におけるパッケージ構造の製法は上記と略同一であり、主な相違点は発光素子に離型膜が被覆されている点にある。 6A to 6D are cross-sectional views of another embodiment of a method for manufacturing a package structure according to the present invention. The manufacturing method of the package structure in this embodiment is substantially the same as described above, and the main difference is that the light emitting element is covered with a release film.
図6Aに示すように、複数の発光素子61を含む基板611を離型膜671全体に載置する。
As shown in FIG. 6A, a
この後、それらの発光素子61の周囲に対応して基板611及び離型膜671全体を切断することで、表面に離型膜671が貼付された発光素子61を複数形成する。発光素子61は、対向する発光側61a及び非発光側61bを有し、発光側は複数の電極610を有し、離型膜671は発光側61aに貼付されている。
Thereafter, the
図6Bに示すように、表面に離型膜671が貼付された発光素子61、及び複数の導電部600を有する搭載部材を搭載体66に載置する。発光素子61は、非発光側61bが搭載体66に載置される。次に、発光素子61と導電部600との間に被覆体62を形成する。発光素子61の発光側61aに離型膜67が貼付されているため、被覆体62の形成時に発光側61aを汚染することを回避することができる。
As shown in FIG. 6B, a
図6Cに示すように、発光素子61の発光側61a上の離型膜67を除去するとともに発光素子61の電極610と導電部600とを電気的に接続する。この実施例において、導電材料の塗布により発光素子61と導電部600とを電気的に接続する。当然ながら、その他の方法、例えばワイヤボンディングにより行ってもよい。また、この実施例において、導電部600の高さは、被覆体62と略同一であり、発光素子61の高さは被覆体62よりも小さく、所定の段差が形成されている。
As shown in FIG. 6C, the
この後、図6Dに示すように、発光素子61の発光側61aに蛍光層64を形成し、またはさらに保護層若しくは光透過層65を形成するとともに搭載体66を除去する。
Thereafter, as shown in FIG. 6D, the
図7Aないし図7Dは、本発明に係るパッケージ構造の製法の他の実施例の断面図である。この実施例におけるパッケージ構造の製法は上記と略同一であり、主な相違点は、発光素子に離型膜が被覆され、フリップチップ反転により搭載部材に電気的に接続される点にある。 7A to 7D are cross-sectional views of another embodiment of a method for manufacturing a package structure according to the present invention. The manufacturing method of the package structure in this embodiment is substantially the same as described above, and the main difference is that the light emitting element is covered with a release film and electrically connected to the mounting member by flip chip inversion.
図7Aに示すように、複数の発光素子71を含む基板711を離型膜771全体に載置する。
As shown in FIG. 7A, a
この後、それらの発光素子71の周囲に対応して基板711及び離型膜771全体を切断することで、表面に離型膜77が貼付された発光素子71を複数形成する。発光素子71は、対向する発光側71a及び非発光側71bを有し、発光側は複数の電極710を有し、離型膜77は発光側71aに貼付されている。
Thereafter, the
図7Bに示すように、表面に離型膜77が貼付された発光素子71、及び複数の導電部700を有する搭載部材を搭載体76に載置する。発光素子71は、非発光側71bを介して搭載体76に載置する。次に、発光素子71と導電部700との間に被覆体72を形成する。発光素子71の発光側71aに離型膜77が貼付されているため、被覆体72の形成時に発光側71aを汚染することを回避することができる。
As shown in FIG. 7B, a mounting member having a
図7Cに示すように、発光素子71の発光側71a上の離型膜77を除去し、次に、発光素子71の発光側71a上に蛍光層74を形成し、またはさらに保護層若しくは光透過層75を形成する。
As shown in FIG. 7C, the
図7Dに示すように、発光素子71の電極710と導電部700とを電気的に接続する。
As shown in FIG. 7D, the
図8Aないし図8Bは、本発明に係るパッケージ構造の他の実施例の断面及び上面図である。この実施例におけるパッケージ構造は上記と略同一であり、主な相違点は、金属基材にエッチング及びセミエッチング工程を行うことにより搭載部材80を形成する点にある。この搭載部材80は、載置部801と、載置部801の両側に設けられた複数の導電部800とを有する。この載置部801は、一側の導電部と電気的に導通し、他側の導電部との間に絶縁ペースト802が充填されることにより、両側の導電部の電気的ショートを回避する。また、金属基材をエッチングした場合、縦に配列されたそれらの導電部800の間に溝803を形成している。
8A to 8B are cross-sectional and top views of another embodiment of the package structure according to the present invention. The package structure in this embodiment is substantially the same as described above, and the main difference is that the mounting
載置部801に発光素子81を載置し、発光素子81を導線83を介して両側の導電部800に電気的に接続する。さらに、発光素子の表面に蛍光層84を形成し、蛍光層上に蛍光層84及び導線83を被覆する光透過層85、例えば透明シリカゲルを形成するとともに、先に形成された溝803により、光透過層85を搭載部材に効果的に固着することができる。
The
図9は、本発明に係るパッケージ構造の他の実施例の断面図である。この実施例におけるパッケージ構造は上記と略同一であり、主な相違点は、複数の導電部900と導電部の一端に形成され内側へ延在する載置部901とを有する搭載部材900が設けられている点にある。図に示すように、発光素子31をフリップチップ反転により載置するともに載置部901に電気的に接続するために、2つの導電部900の一端に互いに延在する載置部901がそれぞれ形成され、互いに延在する載置部901は接触していない。発光素子91の表面に蛍光層94を形成し、さらに蛍光層94を被覆する光透過層95を形成することができる。
FIG. 9 is a cross-sectional view of another embodiment of the package structure according to the present invention. The package structure in this embodiment is substantially the same as described above, and the main difference is that a mounting
また、上記各パッケージ構造には電圧の安定化のためにツェナーダイオード(Zener diode)が設けられている。また、各パッケージ構造における導電部は、発光素子の一側に対応して曲面又は斜面が選択的に形成され、側面から出射可能な発光素子に合わせて3次元LEDパッケージ構造が形成される。また、各パッケージ構造における発光素子は、垂直式またはフリップチップ式により搭載部材の導電部に選択的に電気的に接続することができる。 Each package structure is provided with a Zener diode for voltage stabilization. In addition, the conductive portion in each package structure is selectively formed with a curved surface or a slope corresponding to one side of the light emitting element, and a three-dimensional LED package structure is formed according to the light emitting element that can emit light from the side surface. The light emitting element in each package structure can be selectively electrically connected to the conductive portion of the mounting member by a vertical type or a flip chip type.
上記のように、それらの実施の形態は本発明の原理および効果・機能を例示的に説明するに過ぎず、本発明はこれらによって限定されるものではない。本発明は、この技術分野の当業者により本発明の主旨を逸脱しない範囲で様々な修正や変更をすることが可能であり、そうした修正や変更は本発明の特許請求の範囲に含まれるものである。 As described above, these embodiments are merely illustrative of the principles, effects, and functions of the present invention, and the present invention is not limited thereto. The present invention can be variously modified and changed by those skilled in the art without departing from the gist of the present invention, and such modifications and changes are included in the scope of the claims of the present invention. is there.
1 LEDパッケージ
10 基板
11 反射コップ
110、202、500a 開口
12 LED素子
120、83 導線
13 パッケージ樹脂体
2、2’、2 ’’ パッケージ構造
20、80、90 搭載部材
20’ 基材
20a 第1側
20b 第2側
200、300、400、400’、500、600、700、800、900 導電部
200a 上表面
400a 斜面
201、301、801、901 載置部
203 溝道
204 接続部
205 位置決め孔
21、31、41、51、61、71、81、91 発光素子
21a、31a、41a、61a、71a 発光側
21b、31b、41b、61b、71b 非発光側
21c、31c、41c 側面
210、310、410、610、710 電極
22、32、42、52、62、72 被覆体
22a 第1の表面
22b 第2の表面
23、23’ 導電素子
24、24’’、34、44、64、74、84、94 蛍光層
240 蛍光粒子
25、35、45、65、75、85、95 光透過層
3 ダイ
30 離型膜
46、66、76 搭載体
50 搭載部材
500b、803 溝
611、711 基板
671、67、77、771 離型膜
802 絶縁ペースト
H、h 高さ
X 水平線
DESCRIPTION OF SYMBOLS 1 LED package 10 Board | substrate 11 Reflective cup 110, 202, 500a Opening 12 LED element 120, 83 Conductor 13 Package resin body 2, 2 ', 2''Package structure 20, 80, 90 Mounting member 20' Base material 20a 1st side 20b Second side 200, 300, 400, 400 ′, 500, 600, 700, 800, 900 Conductive portion 200a Upper surface 400a Slope 201, 301, 801, 901 Placement portion 203 Groove 204 Connection portion 205 Positioning hole 21, 31, 41, 51, 61, 71, 81, 91 Light emitting element 21a, 31a, 41a, 61a, 71a Light emitting side 21b, 31b, 41b, 61b, 71b Non light emitting side 21c, 31c, 41c 610, 710 Electrode 22, 32, 42, 52, 62, 72 Cover 2 a First surface 22b Second surface 23, 23 'Conductive element 24, 24'', 34, 44, 64, 74, 84, 94 Fluorescent layer 240 Fluorescent particles 25, 35, 45, 65, 75, 85, 95 Light transmission layer 3 Die 30 Release film 46, 66, 76 Mounted body 50 Mounted member 500b, 803 Groove 611, 711 Substrate 671, 67, 77, 771 Release film 802 Insulation paste H, h Height X Horizontal line
Claims (47)
前記発光素子の前記側面を前記発光素子の前記発光側が露出するように被覆する被覆体と、
前記発光素子の前記側面との間のスペースが前記被覆体に充填されるように、前記被覆体に結合された複数の導電部と、
を備えることを特徴とするパッケージ構造。 A light emitting element having a non-light-emitting side and a light-emitting side facing each other, and a side surface adjacent to the non-light-emitting side and the light-emitting side;
A covering for covering the side surface of the light emitting element so that the light emitting side of the light emitting element is exposed;
A plurality of conductive portions coupled to the covering so that a space between the side surfaces of the light emitting element is filled in the covering;
A package structure characterized by comprising:
前記発光素子及び前記複数の導電部を被覆体で被覆し、前記被覆体は前記発光素子の前記側面を、前記発光素子の前記側面と前記導電部との間が前記被覆体によって充填されるとともに前記発光素子の前記発光側及び前記複数の導電部が前記被覆体に露出するように被覆する工程と、
を備えることを特徴とするパッケージ構造の製法。 Preparing a plurality of conductive portions, at least one light emitting element having a non-light-emitting side and a light-emitting side facing each other, and a side surface adjacent to the non-light-emitting side and the light-emitting side;
The light emitting element and the plurality of conductive portions are covered with a covering, and the covering fills the side surface of the light emitting element, and the space between the side surface of the light emitting element and the conductive portion is filled with the covering. Covering the light emitting side of the light emitting element and the plurality of conductive portions so as to be exposed to the covering;
A process for producing a package structure, comprising:
前記基材の前記第1側の一部の材質を除去することで前記載置部を形成し、前記基材の前記第1側の除去されていない部分が前記導電部として用いられていることを特徴とする、請求項18に記載のパッケージ構造の製法。 The manufacturing process of the mounting member includes a step of preparing a substrate having a first side and a second side facing each other,
The placement part is formed by removing a part of the material on the first side of the base material, and the non-removed part on the first side of the base material is used as the conductive part. The manufacturing method of the package structure of Claim 18 characterized by these.
高さが、前記載置部の高さよりも大きく、且つ300μm以下である複数の導電部と、
を含むことを特徴とする搭載部材。 A mounting portion for accommodating the light emitting element;
A plurality of conductive portions having a height greater than the height of the placement portion and 300 μm or less;
The mounting member characterized by including.
前記開口の両側に設けられ、高さが300μm以下である複数の導電部と、
を含むことを特徴とする搭載部材。 A plurality of openings for accommodating the light emitting elements;
A plurality of conductive portions provided on both sides of the opening and having a height of 300 μm or less;
The mounting member characterized by including.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103123756 | 2014-07-10 | ||
TW103123756 | 2014-07-10 | ||
TW103139873 | 2014-11-18 | ||
TW103139873A TW201603327A (en) | 2014-07-10 | 2014-11-18 | Package structure, method of manufacture, and a carrier member |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016018990A true JP2016018990A (en) | 2016-02-01 |
Family
ID=55149451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015101713A Pending JP2016018990A (en) | 2014-07-10 | 2015-05-19 | Package structure and method of manufacturing the same and mounting member |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016018990A (en) |
CN (1) | CN105280780A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022028893A1 (en) * | 2020-08-04 | 2022-02-10 | Osram Opto Semiconductors Gmbh | Radiation-emitting component, method for producing a radiation-emitting component, and module with a radiation-emitting component |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111341672B (en) * | 2020-05-15 | 2020-10-20 | 深圳市汇顶科技股份有限公司 | Semiconductor packaging method and packaging structure thereof |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227166A (en) * | 2007-03-13 | 2008-09-25 | Sharp Corp | Semiconductor light-emitting device, multiple lead frame for semiconductor light-emitting device |
JP2009094199A (en) * | 2007-10-05 | 2009-04-30 | Sharp Corp | Light emitting device, plane light source, display device, and method of manufacturing the light emitting device |
JP2011505689A (en) * | 2007-12-03 | 2011-02-24 | ソウル セミコンダクター カンパニー リミテッド | Slim LED package |
JP2011205124A (en) * | 2010-01-29 | 2011-10-13 | Toshiba Corp | Led package |
US20120181555A1 (en) * | 2011-01-17 | 2012-07-19 | Yoo Cheol-Jun | Light-emitting device package and method of manufacturing the same |
JP2012146816A (en) * | 2011-01-12 | 2012-08-02 | Dainippon Printing Co Ltd | Semiconductor device, method for manufacturing the same and lighting apparatus |
JP2012182484A (en) * | 2012-05-21 | 2012-09-20 | Toshiba Corp | Led package |
JP2013536568A (en) * | 2010-06-28 | 2013-09-19 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method for manufacturing a surface mountable semiconductor device |
JP2013201273A (en) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | Semiconductor light emitting element and manufacturing method of the same |
US20130313594A1 (en) * | 2003-07-04 | 2013-11-28 | Epistar Corporation | Optoelectronic element and manufacturing method thereof |
JP2013251417A (en) * | 2012-06-01 | 2013-12-12 | Nichia Chem Ind Ltd | Light-emitting device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101546739B (en) * | 2008-03-28 | 2010-12-15 | 宏齐科技股份有限公司 | Chip packaging structure reaching electrical connection without routing and method for manufacturing same |
US20100001305A1 (en) * | 2008-07-07 | 2010-01-07 | Visera Technologies Company Limited | Semiconductor devices and fabrication methods thereof |
CN102386318A (en) * | 2010-09-03 | 2012-03-21 | 台达电子工业股份有限公司 | Packaging structure and packaging method of light-emitting diode |
JP2014078678A (en) * | 2012-09-18 | 2014-05-01 | Toyoda Gosei Co Ltd | Semiconductor light-emitting device manufacturing method |
CN103227277A (en) * | 2013-03-27 | 2013-07-31 | 王定锋 | Welding-wire-free LED packaging method and LED packaging structure |
-
2014
- 2014-12-18 CN CN201410789533.2A patent/CN105280780A/en active Pending
-
2015
- 2015-05-19 JP JP2015101713A patent/JP2016018990A/en active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130313594A1 (en) * | 2003-07-04 | 2013-11-28 | Epistar Corporation | Optoelectronic element and manufacturing method thereof |
JP2008227166A (en) * | 2007-03-13 | 2008-09-25 | Sharp Corp | Semiconductor light-emitting device, multiple lead frame for semiconductor light-emitting device |
JP2009094199A (en) * | 2007-10-05 | 2009-04-30 | Sharp Corp | Light emitting device, plane light source, display device, and method of manufacturing the light emitting device |
JP2011505689A (en) * | 2007-12-03 | 2011-02-24 | ソウル セミコンダクター カンパニー リミテッド | Slim LED package |
JP2011205124A (en) * | 2010-01-29 | 2011-10-13 | Toshiba Corp | Led package |
JP2013536568A (en) * | 2010-06-28 | 2013-09-19 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method for manufacturing a surface mountable semiconductor device |
JP2012146816A (en) * | 2011-01-12 | 2012-08-02 | Dainippon Printing Co Ltd | Semiconductor device, method for manufacturing the same and lighting apparatus |
US20120181555A1 (en) * | 2011-01-17 | 2012-07-19 | Yoo Cheol-Jun | Light-emitting device package and method of manufacturing the same |
JP2013201273A (en) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | Semiconductor light emitting element and manufacturing method of the same |
JP2012182484A (en) * | 2012-05-21 | 2012-09-20 | Toshiba Corp | Led package |
JP2013251417A (en) * | 2012-06-01 | 2013-12-12 | Nichia Chem Ind Ltd | Light-emitting device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022028893A1 (en) * | 2020-08-04 | 2022-02-10 | Osram Opto Semiconductors Gmbh | Radiation-emitting component, method for producing a radiation-emitting component, and module with a radiation-emitting component |
Also Published As
Publication number | Publication date |
---|---|
CN105280780A (en) | 2016-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201637244A (en) | Light emitting diode package structure and manufacturing method thereof | |
US9653656B2 (en) | LED packages and related methods | |
TWI505519B (en) | Light-emitting diode light bar and the method for manufacturing the same | |
JP5991065B2 (en) | Light emitting device | |
JP3219881U (en) | Light emitting device package | |
JP2012124191A (en) | Light emitting device and manufacturing method of the same | |
JP2012231068A (en) | Light emitting device | |
TW201511347A (en) | LED package structure and manufacturing method thereof | |
JP2015111620A (en) | Light emitting device and manufacturing method of the same | |
JP2014049764A (en) | Side emission type light-emitting diode package and manufacturing method therefor | |
US9537019B2 (en) | Semiconductor device | |
KR101253247B1 (en) | substrate for light emitting device | |
KR101363980B1 (en) | Optical module and manufacturing method thereof | |
JP2016018990A (en) | Package structure and method of manufacturing the same and mounting member | |
JP4831958B2 (en) | Surface mount type LED | |
JP7283938B2 (en) | semiconductor light emitting device | |
TWI593141B (en) | Method for fabricating package structure | |
JP2009038125A (en) | Light emitting module and manufacturing method thereof | |
JP5405602B2 (en) | LED package and frame for LED package | |
US20120106171A1 (en) | Led package structure | |
JP2012216654A (en) | Resin mold frame and optical semiconductor device | |
KR102126536B1 (en) | Line light source and method of fabricating the same | |
JP6064415B2 (en) | Light emitting device | |
JP5913432B2 (en) | Chip light emitting device | |
JPWO2010095482A1 (en) | Electronic component substrate, light emitting device, and method of manufacturing electronic component substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160530 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170110 |