[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2016099127A - パワー半導体モジュールの製造方法及びその中間組立ユニット - Google Patents

パワー半導体モジュールの製造方法及びその中間組立ユニット Download PDF

Info

Publication number
JP2016099127A
JP2016099127A JP2014233644A JP2014233644A JP2016099127A JP 2016099127 A JP2016099127 A JP 2016099127A JP 2014233644 A JP2014233644 A JP 2014233644A JP 2014233644 A JP2014233644 A JP 2014233644A JP 2016099127 A JP2016099127 A JP 2016099127A
Authority
JP
Japan
Prior art keywords
wiring member
semiconductor element
height
power semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014233644A
Other languages
English (en)
Inventor
憲一郎 佐藤
Kenichiro Sato
憲一郎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014233644A priority Critical patent/JP2016099127A/ja
Priority to US14/877,334 priority patent/US9741628B2/en
Priority to CN201510649189.1A priority patent/CN105609440B/zh
Publication of JP2016099127A publication Critical patent/JP2016099127A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in subclass H10D
    • H01L25/115—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

【課題】 本発明の目的は、基板材料が異なる少なくとも２以上のパワー半導体素子を混載するパワー半導体モジュールにおいて、電気特性の不良品を確実に除くことができるパワー半導体モジュールの製造方法、及びその中間組立ユニットを提供することにある。【解決手段】 金属箔付き絶縁基板３の金属箔３ｂには、基板材料が異なり、漏れ電流の大きさに１桁以上の差がある、半導体素子１ａと２ｂが半田付けされている。半導体素子１ａと２ｂの表面電極には、半導体素子間を連結しない、配線部材２０ａと２０ｂがそれぞれ接続されている。前記配線部材を介して、各半導体素子に個別に通電を行い、漏れ電流の検査を個別に行うことができるので、漏れ電流の大きい不良を発見することができる。【選択図】図３

Description

本発明は、基板材料及び高さが異なる少なくとも２以上の半導体素子を混載するパワー半導体モジュールの製造方法及びその中間組立ユニットに関する。
複数個の半導体素子を組み合わせて回路を構成するパワー半導体モジュールの製造工程においては、その完成前の中間組立ユニットの状態で、電気特性を中間検査することが一般的である。
例えば、特許文献１には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のパワー半導体素子について実施される、スイッチング特性試験、サージ試験、連続動作試験、熱抵抗試験のことが記載されている。また、特許文献２には、パワー半導体モジュールに組まれたインバータ回路のスイッチング特性を検査する方法が開示されている。
特開２０１０−１０７４３２号公報 特開２０１２−２２９９７１号公報
従来技術の問題点について図面を用いて説明する。
図１には、パワー半導体モジュールの中間組立ユニット１００に組み込まれた、半導体素子１ａの漏れ電流を検査する方法が模式的に示されている。ここで、半導体素子１ａと半導体素子１ｂは、どちらも縦方向に電流が流れる縦型シリコン半導体素子とする。半導体素子１ａと半導体素子１ｂのそれぞれの裏面は、絶縁基板３の第１金属箔３ｂに半田接合されている。一方、半導体素子１ａ及び半導体素子１ｂの表面電極は、配線部材１０に半田接合され、電気的に接続されている。
すなわち、従来の検査方法では、中間組立ユニット１００において、半導体素子１ａと半導体素子１ｂは並列接続されている。
一方、漏れ電流の検査のため、半導体素子間を連結する配線部材１０には測定プローブＰ１が接触している。また、第１金属箔３ｂには測定プローブＰ２が接触している。漏れ電流の検査は、電圧源ＶＳを用いて測定プローブＰ１とＰ２との間に電圧を印加し、電流計ＡＭで電流値を読み取ることによってなされる。読み取った電流値が、予め定めた規格値よりも小さければ「合格」とする。
上記検査で読み取った電流値は、半導体素子１ａの漏れ電流と半導体素子１ｂの漏れ電流を合計した値であり、厳密に言えば半導体素子１ａの漏れ電流を検査したことにはならないが、半導体素子１ｂの漏れ電流が、半導体素子１ａの漏れ電流よりも小さいか、あるいは同程度であれば、合否判定を左右するほどのものではない。
しかしながら、パワー半導体モジュールに基板材料の異なる半導体素子を混載する場合、上記の検査方法は適切ではない。
例えば、図１において、半導体素子１ａをシリコン基板に形成されたＩＧＢＴ素子とし、半導体素子１ｂを炭化シリコン（ＳｉＣ）基板に形成されたＳｉＣ−ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）とすると、ＳｉＣ−ＳＢＤの漏れ電流がＩＧＢＴの漏れ電流よりも１桁以上大きいため、ＩＧＢＴが漏れ電流の大きい不良品であっても検査では検出できない。ＳｉＣ−ＳＢＤにおいて、漏れ電流が大きい理由は、欠陥密度の小さい良質のＳｉＣ基板を得ることが難しいからであるが、高耐熱、高耐圧、低損失等の優れた特性を備えているため、今後の市場拡大が大いに期待されている。
よって、本発明の目的は、基板材料及び高さが異なる少なくとも２以上のパワー半導体素子を混載するパワー半導体モジュールにおいて、漏れ電流の大きい不良品を確実に除くことができるパワー半導体モジュールの製造方法、及びその中間組立ユニットを提供することにある。
上記目的を達成するため、本発明のパワー半導体モジュールの製造方法は、金属箔付き絶縁基板の片面の金属箔に、基板材料及び高さが異なる少なくとも２以上の半導体素子を半田付けすると共に、各半導体素子の表面電極に、前記半導体素子間を連結しない複数の配線部材を、前記配線部材が前記半導体素子の表面電極に半田を介して接続された後の状態で、前記絶縁基板の表面から前記配線部材の上面までの高さが同一となるように接続する半導体素子接合工程と、前記配線部材を介して、各半導体素子に個別に通電を行い、漏れ電流の検査を行う検査工程と、前記配線部材の上面間をバスバーで接続する配線部材接続工程と、を含むことを特徴とする。
本発明のパワー半導体モジュールの製造方法によれば、半導体素子間を連結しない配線部材を介して、各半導体素子に個別に通電を行い、漏れ電流の検査を行うようにしたので、例えば炭化シリコン半導体素子とシリコン半導体素子が混載されているような場合であっても、個々の半導体素子の漏れ電流を正確に測定でき、半導体素子の不良を確実に発見して、不良半導体素子が搭載されたものについて以後の工程を行う無駄を省くことがきる。
また、配線部材が半導体素子の表面電極に半田を介して接続された後の状態で、絶縁基板の表面から前記配線部材の上面までの高さが同一となるように接続することにより、配線部材の上面間をバスバーで接続する配線部材接続作業の際の接続ポイントの高さを一定にして、作業性を良好にすることができる。
本発明のパワー半導体モジュールの製造方法の一つの態様において、前記絶縁基板の表面から前記配線部材の上面までの高さが同一となるように、前記半導体素子の高さに応じて、前記配線部材の下面から上面までの高さがそれぞれ定められた前記配線部材を接続することが好ましい。
上記態様によれば、半導体素子の高さに応じて配線部材の高さを変えることにより、半田の厚さが一定であっても、各半導体素子に接続された配線部材の上面の高さを揃えることができ、半田付け条件を制御しやすくなる。
本発明のパワー半導体モジュールの製造方法の別の態様において、前記絶縁基板の表面から前記配線部材の上面までの高さが同一となるように、前記半導体素子の高さに応じて、前記配線部材と前記半導体素子の表面電極とを接続する前記半田の厚さがそれぞれ定められた厚さになるように、前記配線部材を接続することが好ましい。
上記態様によれば、配線部材の高さが一定であっても、半導体素子の高さに応じて半田の厚さを変えることにより、各半導体素子に接続された配線部材の上面の高さを揃えることができ、配線部材の高さを共通化して部品管理がしやすくなる。
本発明のパワー半導体モジュールの製造方法において、前記配線部材の接続工程における配線部材とバスバーとの接続を、レーザー溶接によって行うことが好ましい。
上記態様によれば、配線部材とバスバーとの接続を、レーザー溶接によって行うことにより、非接触で局所加熱することができるため、既に半田付けされた箇所を溶融させることなく接続でき、短時間で接続できるので作業性がよい。
本発明のパワー半導体モジュールの製造方法において、前記配線部材又は／及びバスバーは、バネ性を有する材質及び構造とされていることが好ましい。
上記態様によれば、配線部材又は／及びバスバーがバネ性を有する材質及び構造とされているので、配線部材にバスバーを接続する際に、配線部材又は／及びバスバーを弾性的に変形させて互いを密着させることができ、確実に接続することができる。
本発明のパワー半導体モジュールの製造方法において、前記半導体素子は、少なくとも１つが炭化シリコン半導体素子であり、他がシリコン半導体素子であることが好ましい。
前述したように、炭化シリコン半導体素子と、シリコン半導体素子とは、漏れ電流が１桁以上異なるが、本発明によれば、各半導体素子毎に個別に漏れ電流を測定できるので、それぞれの半導体素子の漏れ電流不良を確実に発見し、性能と信頼性に優れたパワー半導体モジュールを製造することができる。
本発明のパワー半導体モジュール用の中間組立ユニットは、金属箔付き絶縁基板と、該絶縁基板の片面の金属箔に半田付けされた、基板材料及び高さが異なる少なくとも２以上の半導体素子と、前記各半導体素子の表面電極に半田を介して個別に接続された状態で、前記絶縁基板の表面から上面までの高さが同一となる、前記半導体素子間を連結しない複数の配線部材と、前記配線部材の前記上面間を接続するバスバーと、を備えることを特徴とする。
本発明のパワー半導体モジュール用の中間ユニットによれば、配線部材を介して、各半導体素子に個別に通電を行って、漏れ電流の検査を行うことができるので、例えば炭化シリコン半導体素子とシリコン半導体素子が混載されているような場合であっても、個々の半導体素子の漏れ電流を正確に測定でき、半導体素子の不良を確実に発見して、不良半導体素子が搭載されたものについて以後の工程を行う無駄を省くことがきる。
また、配線部材が半導体素子の表面電極に半田を介して接続された後の状態で、絶縁基板の表面から前記配線部材の上面までの高さが同一となるように接続することにより、配線部材の上面間をバスバーで接続する配線部材接続作業の際の接続ポイントの高さを一定にして、作業性を良好にすることができる。
本発明のパワー半導体モジュール用の中間組立ユニットの一つの態様において、前記配線部材の下面から上面までの高さが、前記絶縁基板の表面から前記配線部材の上面までの高さが同一となるように、前記半導体素子の高さに応じて、それぞれ定められていることが好ましい。
上記態様によれば、半導体素子の高さに応じて配線部材の高さを変えることにより、半田の厚さが一定であっても、各半導体素子に接続された配線部材の上面の高さを揃えることができ、半田付け条件を制御しやすくなる。
本発明のパワー半導体モジュール用の中間組立ユニットの別の態様において、前記配線部材と前記半導体素子の表面電極とを接続する前記半田の厚さが、前記絶縁基板の表面から前記配線部材の上面までの高さが同一となるように、前記半導体素子の高さに応じて、それぞれ定められていることが好ましい。
上記態様によれば、配線部材の高さが一定であっても、半導体素子の高さに応じて半田の厚さを変えることにより、各半導体素子に接続された配線部材の上面の高さを揃えることができ、配線部材の高さを共通化して部品管理がしやすくなる。
本発明のパワー半導体モジュール用の中間組立ユニットにおいて、前記配線部材及び／又はバスバーは、バネ性を有する材質及び構造とされていることが好ましい。
上記態様によれば、配線部材又は／及びバスバーがバネ性を有する材質及び構造とされているので、配線部材にバスバーを接続する際に、配線部材又は／及びバスバーを弾性的に変形させて互いを密着させることができ、確実に接続することができる。
本発明のパワー半導体モジュール用の中間組立ユニットにおいて、前記半導体素子は、少なくとも1つが炭化シリコン半導体素子であり、他がシリコン半導体素子であることが好ましい。
上記態様によれば、製造工程において漏れ電流不良を確実に発見することが可能となり、性能と信頼性に優れたパワー半導体モジュールを製造するための、中間組立ユニットを提供することができる。
本発明によれば、各半導体素子に配線部材を介して個別に通電を行い、漏れ電流の検査を行うことができるので、個々の半導体素子の漏れ電流をより正確に測定でき、半導体素子の不良を確実に発見して、不良半導体素子が搭載されたものについて以後の工程を行う無駄を省くことがきる。
また、配線部材が半導体素子の表面電極に半田を介して接続された後の状態で、絶縁基板の表面から前記配線部材の上面までの高さが同一となるように接続されているので、配線部材の上面間をバスバーで接続する配線部材接続作業の際の接続ポイントの高さを一定にして、製造作業性を良好にすることができる。
従来のパワー半導体モジュールの検査方法の一例を示す模式図である。 本発明のパワー半導体モジュールの一実施形態に係る断面模式図である。 本発明のパワー半導体モジュールの検査方法の一例を示す模式図である。 本発明のパワー半導体モジュールの他の実施形態に係る断面模式図である。 本発明のパワー半導体モジュールの更に他の実施形態に係る断面模式図である。 本発明のパワー半導体モジュールの更に他の実施形態に係る断面模式図である。 本発明のパワー半導体モジュールの更に他の実施形態に係る断面模式図である。 本発明のパワー半導体モジュールの更に他の実施形態に係る断面模式図である。
以下図面に基づいて、本発明の実施形態について説明する。
図２（ａ）には、本発明の中間組立ユニット２００の断面が模式的に示されている。
半導体素子１ａと２ｂは、基板材料及び高さが異なるものが使用されており、ここでは便宜上、半導体素子１ａは半導体素子２ｂよりも高さが低いものとして説明する。
本発明半導体素子１ａ及び半導体素子２ｂの裏面は、それぞれ半田４ａ及び４ｂを介して、絶縁基板３の第１金属箔３ｂに接続されている。また、半導体素子１ａの表面電極は半田５ａを介して配線部材２０ａに接続され、半導体素子２ｂの表面電極は半田５ｂを介して配線部材２０ｂに接続されているが、図示しない部分も含めて、配線部材２０ａと配線部材２０ｂは電気的に分離されている。
半導体素子１ａは半導体素子２ｂよりも高さが低いが、配線部材２０ａの下面２１ａから上面２２ａまでの高さＨ２００ａを、配線部材２０ｂの下面２１ｂから上面２２ｂまでの高さＨ２００ｂよりも高くして、配線部材２０ａの上面２２ａと配線部材２０ｂの上面２２ｂが、絶縁基板の表面３ｄから同じ高さとになるように構成されている。
図２（ｂ）には、中間組立ユニット２００を内蔵する、パワー半導体モジュール２０００の断面が模式的に示されている。配線部材２０ａ、２０ｂには、バスバー６が、レーザー溶接等により接続されている。中間組立ユニット２００は樹脂ケース８に収納され、封止樹脂９が充填されて、封止されている。
上記態様によれば、中間組立ユニット２００において、配線部材２０ａと配線部材２０ｂは、電気的に分離されているため、半導体素子１と半導体素子２の漏れ電流を個別に検査し、不良を確実に発見することができる。
また、上記態様によれば、配線部材２０ａの上面２２ａと、配線部材２０ｂの上面２２ｂが、同じ高さになるように高さ調整されているので、バスバー６をレーザー溶接する際に、接続箇所毎にレーザー光の焦点深度を調整する手間が省け、効率よく接続することができる。
以下、パワー半導体モジュール２０００の各部について、更に詳しく説明する。
半導体素子１ａ、２ｂは、特に限定されないが、例えば半導体素子１ａとしてシリコン基板に形成されたＩＧＢＴやパワーＭＯＳＦＥＴを用い、半導体素子２ｂとして炭化シリコン基板に形成されたＳｉＣ−ＳＢＤやＳｉＣ−ＭＯＳＦＥＴ等が用いられ、インバータ回路、コンバータ回路を構成することができる。
絶縁基板３は、絶縁板３ａと第１金属箔３ｂ、第２金属箔３ｃとからなり、第１金属箔３ｂには、半導体素子１ａ、２ｂを半田接合することができる。一方、第２金属箔３ｃには、図示しないヒートスプレッダ又は冷却器を半田接合することができる。絶縁板３ａの材質は、熱伝導に優れた絶縁材料ならば特に限定されず、例えば窒化アルミニウム、窒化珪素、アルミナ等を用いることができる。また、金属箔３ｂ、３ｃの材質は、電気伝導と熱伝導に優れた材料ならば特に限定されず、具体的には銅が好ましく、コスト低減のため銅箔が絶縁板３ａにＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）法によって形成されていることが好ましい。
配線部材２０ａ，２０ｂは、電気伝導に優れた材料ならば特に限定されず、例えば、錫めっきされた銅板をクランク形状に折り曲げてバネ性をもたせた部材を用いることができる。バネ性を持たせると、配線部材にバスバーを接続する際に、配線部材を弾性的に変形させてバスバー６に密着させ、確実に接続することができる。ただし、配線部材２０ａ，２０ｂの断面形状を図２に示されるようなクランク形状にすると、配線部材２０ａと配線部材２０ｂを分離する隙間Ｓ２００が十分確保されていない場合は、配線部材２０ａに測定プローブＰ１を接触させた時に、配線部材２０ａが弾性変形して配線部材２０ｂに接触し、電気的にショートするおそれがある。また、配線部材２０ａの上面２２ａの幅Ｗ２００が狭いと測定プローブＰ１の位置合せが難しくなる。よって、半導体素子１ａと半導体素子２ｂとの間隔は、配線部材の弾性変形と、測定プローブＰ１の位置合せ精度を考慮して、設計することが好ましい。
バスバー６の材質は、特に限定されず、電気伝導に優れ、バネ性を備える材料であることが好ましい。具体的には銅、銅合金、アルミニウム、アルミニウム合金等が好ましい。
バスバー６と配線部材２０ａ、２０ｂとの接続は、レーザー溶接が好ましく、その場合は、レーザー光の吸収効率を高めるために、バスバー６の表面が、ニッケルめっきされていることが好ましい。また、バスバー６には、スリット孔又はディンプルを設けて剛性を局所的に低下させて、バネ性をもたせることができる。バネ性をもたせた構造にすると、バスバーを配線部材に接続する際に、バスバーを配線部材に弾性的に変形させて互いを密着させることができ、確実に溶接することができる。
次に、パワー半導体モジュール２０００の製造方法について説明する。
（組立工程１）
基板材料が異なる、半導体素子１ａ、２ｂの裏面を、絶縁基板３の第１金属箔３ｂに半田付けする。
（組立工程２）
配線部材２０ａ、２０ｂを、それぞれ半導体素子１ａ、２ｂの表面電極に半田付けして、中間組立ユニット２００とする。
組立工程１及び２は、１つの工程にまとめ、加熱処理を１回にして半田付けしてもよい。
（検査工程１）
上記手順で組み立てた中間組立ユニット２００の電気特性（漏れ電流等）を検査する。検査に合格した中間組立ユニット２００については、組立工程３に進むことができる。
（組立工程３）
中間組立ユニット２００を樹脂ケース８に組み込み、配線部材２０ａ、２０ｂにバスバー６を接続する。
本発明において、配線部材２０ａ、２０ｂと、バスバー６との接続は、特に限定されず、例えば接続したい箇所にＮｄ３＋ＹＡＧレーザーを照射し、配線部材とバスバーを局所加熱して、レーザー溶接部７を形成することができる。レーザー溶接によれば、非接触で局所加熱することができるため、既に半田付けされた箇所を溶融させることなく接続でき、短時間で接続できるので作業性がよい。
また、バスバー６は、個別の部品に分かれていてその一つひとつを接続してもよいが、バスバー６が樹脂ケース８に鋳込まれ、樹脂ケースごと中間組立ユニット２００に組み付けてもよい。このようにすると、配線部材に対して正確に位置決めすることができ、レーザー溶接し易くなる。
（検査工程２）
バスバー６によって半導体素子１ａ、２ｂを連結した後、必要に応じて他の項目を検査することができる。例えば、インバータ回路の特性試験などは、半導体素子間を連結した状態で実施することができる。
（組立工程４）
樹脂ケース８に封止樹脂９を充填し、パワー半導体モジュール２０００とする。
以上は、パワー半導体モジュールの概略であるが、ここに記載を省略した工程としては、例えばＩＧＢＴのゲート電極のワイヤーボンディング、中間組立ユニット２００のヒートシンクへの半田付け、半田付け部のX線検査等がある。
以下、検査工程１の漏れ電流検査について詳しく説明する。
図３（ａ）には、本発明の中間組立ユニット２００に搭載された半導体素子１ａの漏れ電流を検査する方法が示されている。半導体素子１ａに接続された配線部材２０ａには測定プローブＰ１が接触している。また、金属箔３ｂには測定プローブＰ２が接触している。漏れ電流の検査は、電圧源ＶＳを用いて測定プローブＰ１とＰ２との間に電圧を印加し、電流計ＡＭで電流値を読み取ることによってなされる。読み取った電流値が、予め定めた規格値よりも小さければ「合格」とする。配線部材２０ａと配線部材２０ｂは電気的に分離されているため、半導体素子２ｂの方には電流が流れず、半導体素子１ａの漏れ電流を精度よく検査することができる。
また、図３（ｂ）に示された方法によって、半導体素子２ｂの漏れ電流も、必要に応じて、検査することができる。半導体素子２ｂに接続された配線部材２０ｂには測定プローブＰ１が接触している。また、金属箔３ｂには測定プローブＰ２が接触している。漏れ電流の検査は、電圧源ＶＳを用いて測定プローブＰ１とＰ２との間に電圧を印加し、電流計ＡＭで電流値を読み取ることによってなされる。
本発明によれば、基板材料が異なり、漏れ電流の大きさに１桁以上の差がある、２以上の半導体素子が混載されていたとしても、各半導体素子が電気的に分離された状態で、漏れ電流を測定するので、不良品を確実に発見することができる。
図４には、本発明の中間組立ユニット及びパワー半導体モジュールの他の実施形態が、（ａ）及び（ｂ）にそれぞれ示されている。パワー半導体モジュール３０００では、配線部材３０ａ、３０ｂは、カタカナの「コ」の字に似た断面形状を有し、半導体素子の外縁よりも張り出さないように設置されている。
このように構成すると、配線部材３０ａと配線部材３０ｂを分離する隙間Ｓ３００は、図２のＳ２００よりも大きくすることができる。同時に、測定プローブＰ１を接触させる配線部材３０ａの上面の幅Ｗ３００も、配線部材を折り返すことによって、図２のＷ２００よりも大きくすることができる。その結果、配線部材どうしが短絡し難くなり、プローブの位置合せが容易になる。
また、図示されているように、半導体素子１ａが半導体素子２ｂよりも高さが低くされている場合は、配線部材３０ａの高さＨ３００ａを配線部材３０ｂの高さＨ３００ｂよりも高くして、配線部材３０ａの上面３２ａと配線部材３０ｂの上面３２ｂが、絶縁基板３の表面３ｄから同じ高さになるように構成すると、先述したようにバスバー６を効率よく接続できるので好ましい。
また、配線部材３０ａは、「コ」の字の解放部分３３ａが、バスバー６が鋳込まれている側の樹脂ケースの内面８ａと対向するように取り付けられ、配線部材３０ｂを配線部材３０ａと背中合わせにして「コ」の字の連結部分３４ａと３４ｂが隣接するように取り付けられていることが好ましい。
上記のように取り付けた時の利点は、下記の図５と比較すると分かり易い。
図５（ｂ）には、配線部材３０ａが「コ」の字の連結部分３４ａが、バスバー６が鋳込まれている側の樹脂ケースの内面８ａと対向するように取り付けられ、配線部材３０ｂが、「コ」の字の解放部分３３ａと３３ｂとが向き合うように取り付けられているパワー半導体モジュール３００１の断面が模式的に示されている。
樹脂ケースの内面８ａから配線部材３０ａの「コ」の字の連結部３４ａまでの距離は、図４（ｂ）ではＬ３００で示され、図５（ｂ）ではＬ３０１で示されている。図から明らかなように、Ｌ３００の方がＬ３０１よりも長くなっているため、図４（ｂ）のように取り付ける方が、図５（ｂ）のように取り付けるよりも、バスバー６が撓み易くなり、半導体素子１ａに加わる応力を軽減することができる。
また、連結部分３４ａと連結部分３４ｂとの距離は、図４（ｂ）ではＤ３００で示され、図５（ｂ）ではＤ３０１で示されている。図から明らかなように、Ｄ３００の方がＤ３０１よりも短くなっているため、図４（ｂ）のように取り付ける方が、図５（ｂ）のように取り付けるよりも、半導体素子間の電気抵抗をより小さくすることができる。
以上２つの理由から、配線部材３０ａ及び３０ｂの取付け向きは、図４のように取り付ける方が、図５のように取り付けるよりも好ましい。
図６には、本発明の中間組立ユニット及びパワー半導体モジュールの更に他の実施形態が、（ａ）及び（ｂ）にそれぞれ示されている。
パワー半導体モジュール４０００には、アルファベットの「Ｚ」の字に似た断面形状の配線部材４０ａ、４０ｂが用いられている。
図示されているように、半導体素子１ａが半導体素子２ｂよりも高さが低くされている場合は、配線部材４０ａの高さＨ４００ａを配線部材４０ｂの高さＨ４００ｂよりも高くして、配線部材４０ａの上面４２ａと配線部材４０ｂの上面４２ｂが、絶縁基板表面３ｄから同じ高さとになるように構成すると、先述したようにバスバー６を効率よく接続できるので好ましい。
また、図６に示されるように、配線部材４０ａは、配線部材４０ａの「Ｚ」字のバスバーに近い側の屈曲部分が、樹脂ケースのバスバーを鋳込んだ側の内面８ａから、遠ざかるように取り付けると、Ｌ４００を長くできるので、半導体素子に加わる応力をより大きく緩和することができる。また、配線部材４０ｂは、「Ｚ」の字を左右反転させた向きに取り付けると、Ｄ４００を短くできるので、半導体素子間の電気抵抗を小さくすることができる。
図７には、本発明の中間組立ユニット及びパワー半導体モジュールの更に他の実施形態が、（ａ）及び（ｂ）にそれぞれ示されている。
パワー半導体モジュール５０００には、ブロック形状の配線部材５０ａ、５０ｂが用いられている。ブロック形状にしたことで、伝熱面積が増えて伝熱がよくなり、熱容量が増えて過渡熱抵抗を減らすことができる。
図示されているように、半導体素子１ａが半導体素子２ｂよりも高さが低くされている場合は、配線部材５０ａの高さＨ５００ａを配線部材５０ｂの高さＨ５００ｂよりも高くして、配線部材５０ａの上面５２ａと配線部材５０ｂの上面５２ｂが、絶縁基板の表面３ｄから同じ高さとになるように構成すると、先述したようにバスバー６を効率よく接続できるので好ましい。
図８には、本発明の中間組立ユニット及びパワー半導体モジュールの更に他の実施形態が、（ａ）及び（ｂ）にそれぞれ示されている。
パワー半導体モジュール６０００では、配線部材６０ａの高さＨ６００ａと配線部材６０ｂの高さＨ６００ｂは同一とし、半導体素子１ａと半導体素子２ｂの高さの違いに対しては、半導体素子１ａの上面と配線部材６０ａの下面６１ａを接続する半田５ｃを厚くして、配線部材６０ａの上面６２ａと配線部材６０ｂの上面６２ｂが、絶縁基板３の表面３ｄから同じ高さとになるように構成している。このように構成すると、先述したようにバスバー６を効率よく接続できるので好ましい。
なお、上記の高さ調整は、半田４ａ、４ｂ、５ｂの厚さ変更で行ってもよい。
１ａ、１ｂ、２ｂ：半導体素子
３：絶縁基板
３ａ：絶縁板
３ｂ：第１金属箔
３ｃ：第２金属箔
４ａ、４ｂ、５ａ、５ｂ、５ｃ：半田
６：バスバー
７：レーザー溶接部
８：樹脂ケース
８ａ：樹脂ケースのバスバーを鋳込んだ側の内面
９：封止樹脂
１０：配線部材（半導体素子間を連結する）
２０ａ、２０ｂ、３０ａ、３０ｂ、４０ａ、４０ｂ、５０ａ、５０ｂ，６０ａ、６０ｂ：配線部材（半導体素子間を連結しない）
２１ａ、２１ｂ、３１ａ、３１ｂ、４１ａ、４１ｂ、５１ａ、５１ｂ、６１ａ、６１ｂ：配線部材の上面
２２ａ、２２ｂ、３２ａ、３２ｂ、４２ａ、４２ｂ、５２ａ、５２ｂ、６２ａ、６２ｂ：配線部材の下面
３３ａ、３３ｂ：配線部材の「コ」の字の解放部分
３４ａ、３４ｂ：配線部材の「コ」の字の連結部分
１００、２００、３００、４００、５００、６００：中間組立ユニット
２０００、３０００、４０００，５０００，６０００：パワー半導体モジュール
Ｐ１、Ｐ２：測定プローブ
ＶＳ：電圧源
ＡＭ：電流計
Ｄ３００、Ｄ３０１、Ｄ４００：２つの配線部材の「コ」の字の連結部間の距離
Ｈ２００、Ｈ３００、Ｈ３０１、Ｈ４００、Ｈ５００、Ｈ６００：絶縁基板の表面から配線部材までの高さ
Ｈ２００ａ、Ｈ２００ｂ、Ｈ３００ａ、Ｈ３００ｂ、Ｈ３０１ａ、Ｈ３０１ｂ、Ｈ４００ａ、Ｈ４００ｂ、Ｈ５００ａ、Ｈ５００ｂ、Ｈ６００ａ、Ｈ６００ｂ：配線部材の高さ
Ｌ３００、Ｌ３０１、Ｌ４００：樹脂ケースの内面から配線部材の「コ」の字の連結部までの距離
Ｓ２００、Ｓ３００、Ｓ３０１：配線部材間の隙間
Ｗ２００、Ｗ３００、Ｗ３０１：測定プローブを接触させる配線部材の上面の幅

Claims (11)

  1. 金属箔付き絶縁基板の片面の金属箔に、基板材料及び高さが異なる少なくとも２以上の半導体素子を半田付けすると共に、各半導体素子の表面電極に、前記半導体素子間を連結しない複数の配線部材を、前記配線部材が前記半導体素子の表面電極に半田を介して接続された後の状態で、前記絶縁基板の表面から前記配線部材の上面までの高さが同一となるように接続する半導体素子接合工程と、
    前記配線部材を介して、各半導体素子に個別に通電を行い、漏れ電流の検査を行う検査工程と、
    前記配線部材の上面間をバスバーで接続する配線部材接続工程と、
    を含むことを特徴とするパワー半導体モジュールの製造方法。
  2. 前記絶縁基板の表面から前記配線部材の上面までの高さが同一となるように、前記半導体素子の高さに応じて、前記配線部材の下面から上面までの高さがそれぞれ定められた前記配線部材を接続する請求項１に記載のパワー半導体モジュールの製造方法。
  3. 前記絶縁基板の表面から前記配線部材の上面までの高さが同一となるように、前記半導体素子の高さに応じて、前記配線部材と前記半導体素子の表面電極とを接続する前記半田の厚さがそれぞれ定められた厚さになるように、前記配線部材を接続する請求項１に記載のパワー半導体モジュールの製造方法。
  4. 前記配線部材の接続工程における配線部材とバスバーとの接続を、レーザー溶接によって行う、請求項１〜３のいずれか１つに記載のパワー半導体モジュールの製造方法。
  5. 前記配線部材又は／及びバスバーは、バネ性を有する材質及び構造とされている、請求項１〜４のいずれか１つに記載のパワー半導体モジュールの製造方法。
  6. 前記半導体素子は、少なくとも１つが炭化シリコン半導体素子であり、他がシリコン半導体素子である、請求項１〜５のいずれか１つに記載のパワー半導体モジュールの製造方法。
  7. 金属箔付き絶縁基板と、
    該絶縁基板の片面の金属箔に半田付けされた、基板材料及び高さが異なる少なくとも２以上の半導体素子と、
    前記各半導体素子の表面電極に半田を介して個別に接続された状態で、前記絶縁基板の表面から上面までの高さが同一となる、前記半導体素子間を連結しない複数の配線部材と、
    前記配線部材の前記上面間を接続するバスバーと、
    を備えることを特徴とするパワー半導体モジュール用の中間組立ユニット。
  8. 前記配線部材の下面から上面までの高さが、前記絶縁基板の表面から前記配線部材の上面までの高さが同一となるように、前記半導体素子の高さに応じて、それぞれ定められている請求項７に記載のパワー半導体モジュール用の中間組立ユニット。
  9. 前記配線部材と前記半導体素子の表面電極とを接続する前記半田の厚さが、前記絶縁基板の表面から前記配線部材の上面までの高さが同一となるように、前記半導体素子の高さに応じて、それぞれ定められている請求項７に記載のパワー半導体モジュール用の中間組立ユニット。
  10. 前記配線部材及び／又はバスバーは、バネ性を有する材質及び構造とされている、請求項７〜９のいずれか１つに記載のパワー半導体モジュール用の中間組立ユニット。
  11. 前記半導体素子は、少なくとも1つが炭化シリコン半導体素子であり、他がシリコン半導体素子である、請求項７〜１０のいずれか１つに記載のパワー半導体モジュール用の中間組立ユニット。
JP2014233644A 2014-11-18 2014-11-18 パワー半導体モジュールの製造方法及びその中間組立ユニット Withdrawn JP2016099127A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014233644A JP2016099127A (ja) 2014-11-18 2014-11-18 パワー半導体モジュールの製造方法及びその中間組立ユニット
US14/877,334 US9741628B2 (en) 2014-11-18 2015-10-07 Method for manufacturing semiconductor module and intermediate assembly unit of the same
CN201510649189.1A CN105609440B (zh) 2014-11-18 2015-10-09 功率半导体模块的制造方法及其中间装配单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014233644A JP2016099127A (ja) 2014-11-18 2014-11-18 パワー半導体モジュールの製造方法及びその中間組立ユニット

Publications (1)

Publication Number Publication Date
JP2016099127A true JP2016099127A (ja) 2016-05-30

Family

ID=55962351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014233644A Withdrawn JP2016099127A (ja) 2014-11-18 2014-11-18 パワー半導体モジュールの製造方法及びその中間組立ユニット

Country Status (3)

Country Link
US (1) US9741628B2 (ja)
JP (1) JP2016099127A (ja)
CN (1) CN105609440B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129414A (ja) * 2017-02-09 2018-08-16 株式会社東芝 半導体モジュール
JP2019050301A (ja) * 2017-09-11 2019-03-28 株式会社東芝 パワー半導体モジュール
JP2021002552A (ja) * 2019-06-20 2021-01-07 富士電機株式会社 半導体装置及びその製造方法、並びに半導体モジュール
JP2023179685A (ja) * 2019-03-05 2023-12-19 ローム株式会社 半導体装置および接合方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6341427B2 (ja) * 2015-01-21 2018-06-13 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱
JP6515886B2 (ja) 2016-07-08 2019-05-22 株式会社豊田自動織機 半導体モジュール
CN107908875B (zh) * 2017-11-16 2020-04-07 华北电力大学 一种功率半导体器件热特性参数的确定方法及系统
JP7035920B2 (ja) * 2018-09-06 2022-03-15 三菱電機株式会社 半導体装置および電力変換装置
EP3863045B1 (en) * 2020-02-04 2025-05-21 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same
JP7341345B2 (ja) * 2020-06-30 2023-09-08 三菱電機株式会社 端子部材、集合体、半導体装置およびこれらの製造方法
CN115295503A (zh) * 2022-07-27 2022-11-04 北一半导体科技(广东)有限公司 一种用于混合封装pim模块的dbc结构及pim模块
EP4503871A1 (en) * 2023-08-01 2025-02-05 Infineon Technologies AG Methods for connecting two connection partners

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112978A (ja) * 1996-10-08 1998-04-28 Fuji Electric Co Ltd スイッチング電源用整流部の組立構造
JP2003043105A (ja) * 2001-08-02 2003-02-13 Fujitsu Media Device Kk 被測定物の特性試験時におけ被測定物の吸着加圧方法及びその吸着加圧パット
JP2004324354A (ja) * 2003-04-28 2004-11-18 Shimizu Corp トンネル掘削機の切削刃部の取付構造、取付方法及び交換方法
JP2005345247A (ja) * 2004-06-02 2005-12-15 Toyota Motor Corp 半導体素子の評価装置
JP2007324354A (ja) * 2006-05-31 2007-12-13 Sony Corp 半導体装置
JP2009522758A (ja) * 2005-12-28 2009-06-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子モジュールならびに該電子モジュールを製造するための方法
JP2010103222A (ja) * 2008-10-22 2010-05-06 Fuji Electric Systems Co Ltd 半導体装置
US20100252922A1 (en) * 2009-04-03 2010-10-07 Infineon Technologies Ag Power Semiconductor Module, Power Semiconductor Module Assembly and Method for Fabricating a Power Semiconductor Module Assembly
JP2013065836A (ja) * 2011-08-31 2013-04-11 Mitsubishi Electric Corp 電極部材およびこれを用いた電力用半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560894B2 (ja) 1989-09-20 1996-12-04 富士電機株式会社 半導体装置
JP2605506B2 (ja) 1991-07-10 1997-04-30 三菱電機株式会社 半導体装置
JPH06302734A (ja) 1993-04-14 1994-10-28 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2854785B2 (ja) 1993-08-30 1999-02-03 三菱電機株式会社 半導体装置およびその製造方法
JP4419552B2 (ja) 2003-12-16 2010-02-24 株式会社豊田自動織機 半導体モジュールの端子構造及びコントローラ出力端子
TWI372450B (en) * 2005-09-21 2012-09-11 Int Rectifier Corp Semiconductor package
JP2007184525A (ja) 2005-12-07 2007-07-19 Mitsubishi Electric Corp 電子機器装置
JP4984730B2 (ja) 2006-08-09 2012-07-25 富士電機株式会社 半導体装置
JP5076440B2 (ja) 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5267053B2 (ja) 2008-10-31 2013-08-21 富士電機株式会社 半導体試験装置
JP4988784B2 (ja) * 2009-03-30 2012-08-01 株式会社日立製作所 パワー半導体装置
JP5418668B2 (ja) * 2010-03-16 2014-02-19 富士電機株式会社 半導体装置
JP2012229971A (ja) 2011-04-26 2012-11-22 Honda Motor Co Ltd 半導体検査装置、及び半導体検査方法
WO2013141287A1 (ja) * 2012-03-22 2013-09-26 三菱電機株式会社 半導体装置及びその製造方法
CN102693969B (zh) * 2012-06-18 2014-12-24 南京银茂微电子制造有限公司 一种igbt功率模块
CN202695428U (zh) * 2012-06-18 2013-01-23 南京银茂微电子制造有限公司 一种igbt功率模块
CN102801072A (zh) * 2012-07-23 2012-11-28 西安永电电气有限责任公司 Igbt模块短接桥
JP6076865B2 (ja) * 2013-09-02 2017-02-08 ルネサスエレクトロニクス株式会社 電子装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112978A (ja) * 1996-10-08 1998-04-28 Fuji Electric Co Ltd スイッチング電源用整流部の組立構造
JP2003043105A (ja) * 2001-08-02 2003-02-13 Fujitsu Media Device Kk 被測定物の特性試験時におけ被測定物の吸着加圧方法及びその吸着加圧パット
JP2004324354A (ja) * 2003-04-28 2004-11-18 Shimizu Corp トンネル掘削機の切削刃部の取付構造、取付方法及び交換方法
JP2005345247A (ja) * 2004-06-02 2005-12-15 Toyota Motor Corp 半導体素子の評価装置
JP2009522758A (ja) * 2005-12-28 2009-06-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子モジュールならびに該電子モジュールを製造するための方法
JP2007324354A (ja) * 2006-05-31 2007-12-13 Sony Corp 半導体装置
JP2010103222A (ja) * 2008-10-22 2010-05-06 Fuji Electric Systems Co Ltd 半導体装置
US20100252922A1 (en) * 2009-04-03 2010-10-07 Infineon Technologies Ag Power Semiconductor Module, Power Semiconductor Module Assembly and Method for Fabricating a Power Semiconductor Module Assembly
JP2013065836A (ja) * 2011-08-31 2013-04-11 Mitsubishi Electric Corp 電極部材およびこれを用いた電力用半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129414A (ja) * 2017-02-09 2018-08-16 株式会社東芝 半導体モジュール
US10199365B2 (en) 2017-02-09 2019-02-05 Kabushiki Kaisha Toshiba Semiconductor module
JP2019050301A (ja) * 2017-09-11 2019-03-28 株式会社東芝 パワー半導体モジュール
JP2023179685A (ja) * 2019-03-05 2023-12-19 ローム株式会社 半導体装置および接合方法
JP2021002552A (ja) * 2019-06-20 2021-01-07 富士電機株式会社 半導体装置及びその製造方法、並びに半導体モジュール
JP7358797B2 (ja) 2019-06-20 2023-10-11 富士電機株式会社 半導体装置及びその製造方法、並びに半導体モジュール

Also Published As

Publication number Publication date
US20160141214A1 (en) 2016-05-19
CN105609440A (zh) 2016-05-25
US9741628B2 (en) 2017-08-22
CN105609440B (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
JP2016099127A (ja) パワー半導体モジュールの製造方法及びその中間組立ユニット
US10559538B2 (en) Power module
WO2018207856A1 (ja) パワー半導体装置およびその製造方法
JP5098951B2 (ja) 半導体装置
JP2015119072A (ja) レーザ溶接方法、レーザ溶接治具、半導体装置
CN109427721B (zh) 半导体装置及其制造方法
US10403616B2 (en) Method of manufacturing a semiconductor device
CN110612600B (zh) 半导体装置
JP2020088019A (ja) パワー半導体モジュール、電力変換装置およびパワー半導体モジュールの製造方法
JP2013033901A (ja) 半導体装置
JP7268035B2 (ja) パッケージ構造、半導体装置およびパッケージ構造の形成方法
JP5213919B2 (ja) 半導体装置
CN112335043A (zh) 功率模块
JP4798020B2 (ja) 半導体装置およびその製造方法
JP5245306B2 (ja) 半導体装置の劣化保護方法
JP5447269B2 (ja) パワー半導体モジュールの試験方法
Mannmeusel et al. Influence of danfoss bond buffer and Cu-wire bonds on the electrical switching behaviour of IGBTs
DE102020207708A1 (de) Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit optimierter Erfassung der Chip-Temperatur
JP7313315B2 (ja) 半導体装置の製造方法及び電力制御回路の製造方法
WO2015136603A1 (ja) パワー半導体モジュール及びその製造検査方法
US12300588B2 (en) Semiconductor module and method for fabricating the same
JP6156131B2 (ja) 半導体装置
Pavliček et al. Laser bonding of copper ribbons and clips on SiC power MOSFETs with sintered copper bond buffers
Kato et al. Identification of thermo-mechanical fatigue fracture location by transient thermal analysis for high-temperature operating SiC power module assembled with ZnAl eutectic solder
CN114503255A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190807