[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2016072630A5 - - Google Patents

Download PDF

Info

Publication number
JP2016072630A5
JP2016072630A5 JP2015187791A JP2015187791A JP2016072630A5 JP 2016072630 A5 JP2016072630 A5 JP 2016072630A5 JP 2015187791 A JP2015187791 A JP 2015187791A JP 2015187791 A JP2015187791 A JP 2015187791A JP 2016072630 A5 JP2016072630 A5 JP 2016072630A5
Authority
JP
Japan
Prior art keywords
doping
semiconductor
mask
semiconductor according
dopant impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015187791A
Other languages
English (en)
Other versions
JP2016072630A (ja
JP6847573B2 (ja
Filing date
Publication date
Priority claimed from FR1459130A external-priority patent/FR3026557B1/fr
Application filed filed Critical
Publication of JP2016072630A publication Critical patent/JP2016072630A/ja
Publication of JP2016072630A5 publication Critical patent/JP2016072630A5/ja
Application granted granted Critical
Publication of JP6847573B2 publication Critical patent/JP6847573B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (14)

  1. pn接合を作製するためにGaNを主成分とする半導体をドープするための方法であって、下記のステップ、すなわち、
    シリコンを主成分とするマスク(3)によってカバーされた、GaNを主成分とする半導体材料層(1b)を備える基板(1)を用意することと、
    p型領域に隣接したn型領域を形成するために、拡散によってSi型の追加のドーパント不純物(4)を前記マスク(3)から前記GaNを主成分とする半導体材料層(1b)に移すように前記マスク(3)にドーパント不純物(2)を注入することと、
    前記ドーパント不純物(2)および前記追加のドーパント不純物(4)を活性化するように構成された熱アニールを行うことと、
    を備える方法。
  2. 前記マスク(3)が前記マスク(3)によってカバーされた領域およびカバーされていない領域を画成するように前記基板(1)を部分的にカバーする、請求項1に記載の半導体をドープするための方法。
  3. 前記ドーパント不純物(2)がp型である、請求項1または2のいずれか一項に記載の半導体をドープするための方法。
  4. 前記ドーパント不純物(2)の平均注入深さが、前記半導体材料層(1b)中に追加のドーパント不純物(4)を取り込むように前記マスク(3)と前記半導体材料層との界面から少なくとも300nmに等しい距離に位置する、請求項1ないし3のいずれか一項に記載の半導体をドープするための方法。
  5. 熱処理ステップの前に行われるキャップ層(5)の堆積ステップを備える、請求項1ないし4のいずれか一項に記載の半導体をドープするための方法。
  6. 前記キャップ層(5)の前記堆積ステップが前記ドーパント不純物(2)の前記注入ステップの前に行われる、請求項5に記載の半導体をドープするための方法。
  7. 前記キャップ層(5)の堆積が前記ドーパント不純物(2)および前記追加のドーパント不純物(4)の前記注入ステップの後に行われる、請求項に記載の半導体をドープするための方法。
  8. 前記キャップ層(5)の材料がアルミニウム酸化物、アルミニウム窒化物、シリコン酸化物、またはSi型のシリコン窒化物、アモルファス・シリコンおよびHfSi型の化合物から選ばれる、請求項5ないし7のいずれか一項に記載の半導体をドープするための方法。
  9. 前記熱処理の後にエッチングすることによる前記キャップ層(5)の剥ぎ取りステップを備える、請求項5ないし8のいずれか一項に記載の半導体をドープするための方法。
  10. 前記注入ステップが15℃から700℃の範囲、好ましくは450℃から600℃の範囲に備えられた温度で行われる、請求項1ないし9のいずれか一項に記載の半導体をドープするための方法。
  11. 前記熱処理ステップが異なる持続時間および温度の少なくとも2つのアニールの組合せである、請求項1ないし10のいずれか一項に記載の半導体をドープするための方法。
  12. 前記アニールの少なくとも1つが1000℃を超える温度で行われる、請求項11に記載の半導体をドープするための方法。
  13. 前記マスク(3)の厚さが2nmから400nmの範囲に備えられた、請求項1ないし12のいずれか一項に記載の半導体をドープするための方法。
  14. 前記半導体材料層(1b)の厚さが5nmから10μmの範囲、好ましくは500nmから10μmの範囲に備えられた、理想的には1μmに等しい、請求項1ないし13のいずれか一項に記載の半導体をドープするための方法。
JP2015187791A 2014-09-26 2015-09-25 GaNを主成分とする半導体をドープするための方法 Active JP6847573B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1459130 2014-09-26
FR1459130A FR3026557B1 (fr) 2014-09-26 2014-09-26 Procede de dopage d'un semi-conducteur a base de gan

Publications (3)

Publication Number Publication Date
JP2016072630A JP2016072630A (ja) 2016-05-09
JP2016072630A5 true JP2016072630A5 (ja) 2018-11-01
JP6847573B2 JP6847573B2 (ja) 2021-03-24

Family

ID=51866239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015187791A Active JP6847573B2 (ja) 2014-09-26 2015-09-25 GaNを主成分とする半導体をドープするための方法

Country Status (4)

Country Link
US (1) US9496348B2 (ja)
EP (1) EP3001448A1 (ja)
JP (1) JP6847573B2 (ja)
FR (1) FR3026557B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6439642B2 (ja) * 2015-09-30 2018-12-19 豊田合成株式会社 Mpsダイオードの製造方法
JP6402746B2 (ja) * 2016-05-27 2018-10-10 株式会社豊田中央研究所 半導体基板と、その調整方法と、半導体装置
JP6669029B2 (ja) * 2016-09-28 2020-03-18 豊田合成株式会社 半導体装置の製造方法
KR102374879B1 (ko) * 2017-12-19 2022-03-15 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법
JP2023513262A (ja) * 2020-02-11 2023-03-30 クロミス,インコーポレイテッド スパッタリングされたマグネシウム源を使用して窒化ガリウム材料中のマグネシウムを拡散させるための方法およびシステム
WO2022025080A1 (ja) * 2020-07-29 2022-02-03 京セラ株式会社 半導体素子の製造方法、半導体素子及び半導体装置
US11621168B1 (en) 2022-07-12 2023-04-04 Gyrotron Technology, Inc. Method and system for doping semiconductor materials
DE102022130078A1 (de) 2022-11-14 2024-05-16 Helmholtz-Zentrum Dresden - Rossendorf E. V. Verfahren zum herstellen p dotierter und n dotierter gruppe-iii-nitrid-verbindungshalbleiter und eines halbleiterbauelements

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53104158A (en) * 1977-02-23 1978-09-11 Toshiba Corp Manufacture for semiconductor device
JPS5445571A (en) * 1977-09-17 1979-04-10 Fujitsu Ltd Manufacture for semiconductor device
WO1982001619A1 (en) 1980-10-28 1982-05-13 Aircraft Co Hughes Method of making a planar iii-v bipolar transistor by selective ion implantation and a device made therewith
JPH0766925B2 (ja) * 1990-12-26 1995-07-19 財団法人韓国電子通信研究所 ガリウム砒素金属半導体電界効果トランジスタの製造方法
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
KR940007668B1 (ko) * 1991-12-26 1994-08-22 재단법인 한국전자통신연구소 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
JPH0963982A (ja) * 1995-08-28 1997-03-07 Koichi Ishida ノックオンにより伝導型を制御して作成した半導体装置
US5766695A (en) 1996-11-27 1998-06-16 Hughes Electronics Corporation Method for reducing surface layer defects in semiconductor materials having a volatile species
US7589004B2 (en) 2005-06-21 2009-09-15 Los Alamos National Security, Llc Method for implantation of high dopant concentrations in wide band gap materials
KR100661602B1 (ko) * 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 led 소자의 제조방법
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US9040398B2 (en) 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
JP2008135700A (ja) * 2006-11-01 2008-06-12 Furukawa Electric Co Ltd:The Iii族窒化物膜の製造方法及びiii族窒化物半導体素子
US8093597B2 (en) 2007-06-25 2012-01-10 International Rectifier Corporation In situ dopant implantation and growth of a III-nitride semiconductor body
US20100147835A1 (en) 2008-05-09 2010-06-17 Mulpuri Rao V Doped Gallium Nitride Annealing
US7977224B2 (en) 2008-12-03 2011-07-12 The United States Of America As Represented By The Secretary Of The Army Method using multiple layer annealing cap for fabricating group III-nitride semiconductor device structures and devices formed thereby
US8518808B2 (en) 2010-09-17 2013-08-27 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in III-nitride compound
US20130056793A1 (en) 2011-09-07 2013-03-07 Applied Materials, Inc. Providing group v and group vi over pressure for thermal treatment of compound semiconductor thin films
US10460955B2 (en) 2014-08-25 2019-10-29 The United States Of America As Represented By The Secretary Of The Army Methodology for annealing group III-nitride semiconductor device structures using novel weighted cover systems

Similar Documents

Publication Publication Date Title
JP2016072630A5 (ja)
US9196483B1 (en) Carrier channel with element concentration gradient distribution and fabrication method thereof
US9349588B2 (en) Method for fabricating quasi-SOI source/drain field effect transistor device
JP2009542005A5 (ja)
KR101597602B1 (ko) 반도체장치의 제조방법
MY184311A (en) Etching processes for solar cell fabrication
US9496348B2 (en) Method for doping a GaN-base semiconductor
JP2012195493A5 (ja)
CN105723499A (zh) 半导体装置的制造方法
US20140011340A1 (en) Method of Forming a CMOS Device with a Stressed-Channel NMOS Transistor and a Strained-Channel PMOS Transistor
MY173528A (en) Method for producing a solar cell involving doping by ion implantation and the depositing of an outdiffusion barrier
US8945971B2 (en) Wafer warpage reduction
JP5010589B2 (ja) 半導体デバイス製造方法及びその方法により製造した半導体デバイスを備えた半導体集積回路チップ
JP2009177147A5 (ja)
CN104064448B (zh) SiGe源/漏区的制造方法
WO2017137291A3 (en) Method for manufacturing a semiconductor device including a self-aligned contact to doped well region
JP2016042570A (ja) 半導体用の最適化層
CN104332399A (zh) 半导体器件制造方法
CN107002277A (zh) 采用简化沉积工艺制造的太阳能电池
JP6819174B2 (ja) ダイオードの製造方法
JP2015204301A5 (ja)
CN106158644B (zh) 半导体器件的栅极结构及防止其产生空洞的方法
TWI528560B (zh) 積體電路裝置及其形成方法
CN106898645B (zh) 半导体元件及其制作方法
JP2017509136A5 (ja)