JP2016063142A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016063142A JP2016063142A JP2014191449A JP2014191449A JP2016063142A JP 2016063142 A JP2016063142 A JP 2016063142A JP 2014191449 A JP2014191449 A JP 2014191449A JP 2014191449 A JP2014191449 A JP 2014191449A JP 2016063142 A JP2016063142 A JP 2016063142A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion region
- voltage
- photoelectric conversion
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 239000012535 impurity Substances 0.000 claims abstract description 216
- 238000009792 diffusion process Methods 0.000 claims abstract description 209
- 238000006243 chemical reaction Methods 0.000 claims abstract description 79
- 238000005036 potential barrier Methods 0.000 claims abstract description 35
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 239000011159 matrix material Substances 0.000 claims abstract description 8
- 238000005381 potential energy Methods 0.000 claims description 38
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 42
- 238000000034 method Methods 0.000 description 21
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 13
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 13
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 11
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 11
- 230000002596 correlated effect Effects 0.000 description 9
- 238000005070 sampling Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 101000739577 Homo sapiens Selenocysteine-specific elongation factor Proteins 0.000 description 2
- 102100037498 Selenocysteine-specific elongation factor Human genes 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】kTCノイズの発生を防止することができる半導体装置を提供することである。【解決手段】実施形態の半導体装置は、行列状に配列された複数の画素を備える。前記複数の画素のそれぞれは、光電変換部と、第1不純物拡散領域と、第2不純物拡散領域と、電位障壁部と、検出部とを備える。第1不純物拡散領域は、前記光電変換部により光電変換された電荷を保持する。第2不純物拡散領域には、電圧供給線が接続される。電位障壁部は、前記第1不純物拡散領域と前記第2不純物拡散領域との間に一定の電位障壁を形成し、前記第1不純物拡散領域と前記第2不純物拡散領域との間の電荷の移動を制限する。検出部は、前記第1不純物拡散領域に保持された電荷を検出する。【選択図】図1
Description
本発明の実施形態は、半導体装置に関する。
光電変換素子を備えたイメージセンサの各画素は、光電変換された電荷を保持する浮遊拡散領域(以下、FD部と称す。)の信号レベルをリセットするためのリセットトランジスタを有している。この種のイメージセンサでは、リセットトランジスタがオフする際、FD部の容量に依存する熱雑音の一種であるkTCノイズが発生する。kTCノイズはリセットの度にランダムに発生する。
一般に、光電変換素子としてフォトダイオードを備えたイメージセンサの場合、kTCノイズは、相関二重サンプリング(CDS)と呼ばれるノイズ除去手法により完全に除去することができる。相関二重サンプリングでは、リセットトランジスタによるリセット後のFD部の電圧(以下、リセット電圧と称す。)を読み出した後、フォトダイオードにより光電変換された電荷をFD部に転送し、光電変換された電荷を保持するFD部の電圧(以下、信号電圧と称す。)を読み出す。そして、リセット電圧と信号電圧との減算を行うことによりkTCノイズを相殺し、kTCノイズを含まない信号成分を得る。
このように、信号電圧を読み出す前にFD部のリセットを行ってリセット電圧を読み出す手法は「前リセット方式」と称される。前リセット方式は、FD部をリセットしてリセット電圧を読み出すまでの間、光電変換された電荷を保持する機能を有する部位を画素内に備えていることを前提としている。光電変換素子としてフォトダイオードを備えたイメージセンサの場合、フォトダイオードが、光電変換を行うと共に、光電変換により得られた電荷を保持する機能を担っている。
近年、フォトダイオードに代えて、光電変換素子として、アモルファスシリコン、CIGS、有機膜などの光電変換膜を用いた積層型撮像装置の開発が推し進められている。積層型撮像装置では、画素を構成するトランジスタ等が形成された半導体基板上に光電変換膜が積層される。このため、光電変換素子としてフォトダイオードを用いた場合に比較して、1画素あたりの面積を小さくすることができると共に、効率よく受光することができる。従って、画素を微細化しても、感度の低下を抑制することが期待できる。
ただし、有機膜などの光電変換膜は、電荷を保持する機能を有していないため、相関二重サンプリングにおいて上述の前リセット方式を採用することはできない。このため、光電変換膜により生成された電荷をFD部に保持した状態でFD部の電圧信号を読み出した後にFD部をリセットしてリセット電圧を読み出す「後リセット方式」が用いられる。
しかしながら、後リセット方式によれば、リセット電圧に含まれるkTCノイズは信号電圧に含まれるkTCノイズと異なる。また、リセット動作で発生するkTCノイズは一定ではなく、ばらつきを有している。このため、後リセット方式によれば、相関二重サンプリングにおいてリセット電圧と信号電圧とを減算しても、kTCノイズを完全に相殺することは困難であるという問題がある。
本発明が解決しようとする課題は、kTCノイズの発生を防止することができる半導体装置を提供することである。
実施形態の半導体装置は、行列状に配列された複数の画素を備える。前記複数の画素のそれぞれは、光電変換部と、第1不純物拡散領域と、第2不純物拡散領域と、電位障壁部と、検出部とを備える。第1不純物拡散領域は、前記光電変換部により光電変換された電荷を保持する。第2不純物拡散領域には、電圧供給線が接続される。電位障壁部は、前記第1不純物拡散領域と前記第2不純物拡散領域との間に一定の電位障壁を形成し、前記第1不純物拡散領域と前記第2不純物拡散領域との間の電荷の移動を制限する。検出部は、前記第1不純物拡散領域に保持された電荷を検出する。
以下、実施形態の半導体装置を、図面を参照して説明する。
なお、以下の説明において、実施形態の半導体装置の構成要素間の電気的な接続は、直接的な接続であってもよく、間接的な接続であってもよい。例えば、MOS(Metal Oxide Semiconductor)トランジスタのソースとコンデンサの電極とが接続される場合、MOSトランジスタのソースを形成する不純物拡散領域とコンデンサの電極を形成する部材とが直接的に接続されてもよく、他の任意の導電部材を介してMOSトランジスタのソースとコンデンサの電極とが間接的に接続されてもよい。
なお、以下の説明において、実施形態の半導体装置の構成要素間の電気的な接続は、直接的な接続であってもよく、間接的な接続であってもよい。例えば、MOS(Metal Oxide Semiconductor)トランジスタのソースとコンデンサの電極とが接続される場合、MOSトランジスタのソースを形成する不純物拡散領域とコンデンサの電極を形成する部材とが直接的に接続されてもよく、他の任意の導電部材を介してMOSトランジスタのソースとコンデンサの電極とが間接的に接続されてもよい。
(第1実施形態)
図1は、第1実施形態の半導体装置1の全体構成例を示すブロック図である。
半導体装置1は、固体撮像装置であり、例えば、画素信号の読出し時に、行列状に配列された複数の画素から1行ずつ信号を読み出していくローリングシャッター方式のCMOS(Complementary Metal Oxide Semiconductor)イメージセンサである。第1実施形態では、半導体装置1は固体撮像装置であるものとして説明するが、半導体装置1は、光を電気信号に変換する機能を有する装置であることを限度として、任意の装置であり得る。
図1は、第1実施形態の半導体装置1の全体構成例を示すブロック図である。
半導体装置1は、固体撮像装置であり、例えば、画素信号の読出し時に、行列状に配列された複数の画素から1行ずつ信号を読み出していくローリングシャッター方式のCMOS(Complementary Metal Oxide Semiconductor)イメージセンサである。第1実施形態では、半導体装置1は固体撮像装置であるものとして説明するが、半導体装置1は、光を電気信号に変換する機能を有する装置であることを限度として、任意の装置であり得る。
半導体装置1は、画素アレイ2、垂直走査部3、水平走査部4、制御部5を備えている。画素アレイ2は、行列状に配列された複数の画素20を備えており、画素アレイ2は半導体装置1の受光面を形成している。画素アレイ2の行方向には、垂直走査部3から出力された選択信号SELを画素20に伝送するための複数の選択信号線3A−1,3A−2,…,3A−n(nは自然数)が設けられている。以下では、選択信号線3A−i(iは、1≦i≦nなる自然数)は、複数の選択信号線3A−1,3A−2,…,3A−nのうちの一つを指す。
また、画素アレイ2の行方向には、垂直走査部3から出力されたリセット制御電圧VRSTを伝送するための複数のリセット制御電圧供給線3B−1,3B−2,…,3B−nが、上記の複数の選択信号線3A−1,3A−2,…,3A−nと平行に設けられている。即ち、リセット制御電圧供給線は、行列状に配列された複数の画素20からなる画素アレイ2のの行ごとに設けられている。以下では、リセット制御電圧供給線3B−iは、複数のリセット制御電圧供給線3B−1,3B−2,…,3B−nのうちの一つを指す。
更に、画素アレイ2の列方向には、画素20から出力された画素信号を水平走査部4に伝送するための複数の画素信号線4−1,4−2,…,4−m(mは自然数)が設けられている。以下では、画素信号線4−j(jは、1≦j≦mなる自然数)は、複数の画素信号線4−1,4−2,…,4−mのうちの一つを指す。
画素アレイ2を構成する複数の画素20は、複数の選択信号線3A−1,3A−2,…,3A−nと複数の画素信号線4−1,4−2,…,4−mとの交差領域に配置されている。半導体装置1には、外部から所定の電源電圧Vdd(例えば3.3V)およびバイアス電圧Vbis(例えば10V)が供給されている。
図2は、第1実施形態の半導体装置1に備えられた画素20の回路構成例を示す回路図である。画素20は、光電変換部21と、電荷保持部22と、検出部23とを備えている。光電変換部21は、入射光を光電変換するための要素である。光電変換部21は、上部電極211、下部電極212、光電変換膜213から構成されている。
光電変換膜213は、有機膜等の光電変換膜から構成され、上部電極211(陰極)と下部電極212(陽極)との間に狭持されている。ただし、この例に限定されず、半導体基板上に積層可能であることを限度として、任意の光電変換膜を用いることができる。下部電極212は、電荷保持部22を構成する後述の不純物拡散領域223(図3)に接続されている。
光電変換膜213は、光が照射されると、正孔・電子対を生成する。光電変換膜213において生成された正孔および電子のうち、負電荷である電子は上部電極211から排出され、正極性のバイアス電圧Vbisを供給する電源(図示なし)に吸収される。また、光電変換膜213において生成された正電荷である正孔は、下部電極212から排出され、電荷保持部22を構成する後述の不純物拡散領域223に蓄積される。
電荷保持部22は、光電変換部21から排出された電荷を保持するための要素である。また、電荷保持部22は、光電変換部21から排出された電荷による後述の不純物拡散領域223の電圧VFDをリセットする機能を有している。そのための制御信号として、電荷保持部22には、上述の垂直走査部3からリセット制御電圧供給線3B−iを通じてリセット制御電圧VRSTが供給される。電荷保持部22の詳細については後述する。
検出部23は、電荷保持部22に保持された電荷による電圧VFDを検出するための要素であり、ソースフォロアとして構成されている。具体的には、検出部23は、画素アンプの増幅用トランジスタとして機能するnチャネル型のMOSトランジスタ231と、選択用トランジスタとして機能するnチャネル型のMOSトランジスタ232とを備える。MOSトランジスタ231のドレインには所定の電源電圧Vddが印加されている。MOSトランジスタ231のゲートは、上述の光電変換部21の下部電極212と共に、電荷保持部22を構成する後述の不純物拡散領域223(図3)に接続されている。不純物拡散領域223に蓄積された正電荷(正孔)による電圧VFDは、増幅用のMOSトランジスタ231のソース電圧としてMOSトランジスタ231のソースから出力される。第1実施形態では、MOSトランジスタのゲート閾値電圧VTは0Vであるから、電圧VFDは、MOSトランジスタ231のゲート閾値電圧VTの影響を受けることなく、MOSトランジスタ231のソース電圧として出力される。
MOSトランジスタ232のドレインはMOSトランジスタ231のソースに接続されている。即ち、増幅用のMOSトランジスタ231のソースは選択用のMOSトランジスタ232のドレインと一体化されている。MOSトランジスタ232のゲートは選択信号線3A−iに接続されており、MOSトランジスタ232のゲートには、垂直走査部3から選択信号線3A−iを通じて選択信号SELが供給される。MOSトランジスタ232のソースは画素信号線4−jに接続されている。上述の電源電圧Vdd、増幅用のMOSトランジスタ231、選択用のMOSトランジスタ232は、ソースフォロアを形成している。
説明を図1に戻す。
垂直走査部3は、画素信号の読み出し動作において、画素アレイ2を構成する複数の画素20を行単位で駆動する要素である。そのため、垂直走査部3は、画素アレイ2を構成する複数の画素20を行単位で選択するための選択信号SELと、各画素20のリセット動作を行単位で制御するためのリセット制御電圧VRSTを出力する。
垂直走査部3は、画素信号の読み出し動作において、画素アレイ2を構成する複数の画素20を行単位で駆動する要素である。そのため、垂直走査部3は、画素アレイ2を構成する複数の画素20を行単位で選択するための選択信号SELと、各画素20のリセット動作を行単位で制御するためのリセット制御電圧VRSTを出力する。
水平走査部4は、画素信号の読み出し動作において、画素アレイ2の各画素20から出力された画素信号の信号処理を実施するための要素である。水平走査部4は、各画素20から出力された画素信号を増幅するためのカラムアンプと、増幅された画素信号を信号処理するための信号処理部とを含んでいる。水平走査部4に含まれた信号処理部は、例えば、いわゆる相関二重サンプリング処理(CDS;Correlated Double Sampling)と、相関二重サンプリングにより得られた信号成分のアナログ/ディジタル変換処理(ADC;Analogue/Digital Comversion)を実施する。これにより、画素20から出力された画素信号のディジタル値が半導体装置1の出力値として得られる。
制御部5は、半導体装置1の全体動作を制御するための要素であり、主として、画素20の読み出し動作(選択動作とリセット動作)に関する制御を実施する。読み出し動作のうちの選択動作においては、制御部5の制御の下、垂直走査部3は、選択信号線3A−iを通じて、画素20の検出部23を構成する選択用のMOSトランジスタ232のゲートにハイレベルの選択信号SELを印加する駆動部(符号なし)として機能する。また、リセット動作においては、制御部5の制御の下、垂直走査部3は、リセット制御電圧供給線3B−iを通じて、画素20の電荷保持部22を構成する後述の不純物拡散領域221にリセット制御電圧VRSTを印加する駆動部(符号なし)として機能する。
リセット動作において駆動部として機能する垂直走査部3は、電荷保持部22を構成する不純物拡散領域221の電圧を、不純物拡散領域222の電位障壁よりも低いポテンシャルエネルギーを与える例えば正極性の第1電圧VRST1と、上記電位障壁よりも高いポテンシャルエネルギーを与える例えば負極性の第2電圧VRST2との間で遷移させることにより、不純物拡散領域223の電圧VFDをリセットする。
なお、第1実施形態では、第1電圧VRST1を正極性の電圧とし、第2電圧VRST2を負極性の電圧とするが、この例に限定されない。
なお、第1実施形態では、第1電圧VRST1を正極性の電圧とし、第2電圧VRST2を負極性の電圧とするが、この例に限定されない。
図3は、第1実施形態の半導体装置1に備えられた画素20のデバイス構造例を模式的に示す断面図である。図3に示すように、画素20は、半導体基板201に形成されている。半導体基板201の主面をなす第1面には、n型(第1導電型)の不純物拡散領域221,222,223が形成されている。これら不純物拡散領域221,222,223は、図2に示す電荷保持部22を構成する。
不純物拡散領域221および不純物拡散領域223は、半導体基板201上に相互に離して形成されている。また、不純物拡散領域221と不純物拡散領域223との間には、これら不純物拡散領域221と不純物拡散領域223との間を連結するようにn型(第1導電型)の不純物拡散領域222が形成されている。即ち、半導体基板201には、n型の不純物拡散領域223に隣接するようにしてn型の不純物拡散領域222が形成され、n型の不純物拡散領域222に隣接するようにして、n型の不純物拡散領域221が形成されている。換言すれば、不純物拡散領域222を挟んで、不純物拡散領域223と反対側に不純物拡散領域221が形成されている。
不純物拡散領域221および不純物拡散領域221aは、リセット制御電圧VRSTを伝送するリセット制御電圧供給線3B−iとのコンタクト領域を形成する。また、不純物拡散領域223は、プラグ電極204とのコンタクト領域を形成する。本実施形態では、n型の不純物拡散領域221および不純物拡散領域221aは、リセット制御電圧供給線3B−iとオーミックに接触させるために、高濃度の不純物(ドナー)を含むn+不純物拡散領域として形成されている。同様に、n型の不純物拡散領域223は、プラグ電極204とオーミックに接触させるために、高濃度の不純物(ドナー)を含むn+不純物拡散領域として形成されている。
また、n型の不純物拡散領域222の不純物濃度は、不純物拡散領域221および不純物拡散領域223の各不純物濃度よりも低く設定されている。これにより、n型の不純物拡散領域222は、不純物拡散領域221と不純物拡散領域223との間に一定の電位障壁を形成し、不純物拡散領域221と不純物拡散領域223との間の電荷の移動を制限する電位障壁部として機能する。換言すれば、不純物拡散領域222は、オーバーフローバリアとして作用し、不純物拡散領域223の後述のリセット電圧VFDRを規定する。
第1実施形態では、電位障壁部として機能するn型の不純物拡散領域222から見て、半導体基板201の第1面側には、n型の不純物拡散領域222を覆うように、p型(第2導電型)の不純物拡散領域224が形成されている。p型の不純物拡散領域224は、高濃度の不純物(アクセプタ)を含むp+不純物拡散領域であり、半導体基板201の第1面側の表面近傍に存在する格子欠陥(ダングリングボンド)に起因した暗電流の発生を抑制するためのものである。第1実施形態では、電位障壁部として機能するn型の不純物拡散領域222を覆うようにp型の不純物拡散領域224が形成されるものとするが、暗電流の影響を考慮する必要がなければ、p型の不純物拡散領域224を省略してもよい。
半導体基板201の第1面とは反対側の第2面には、図示しない絶縁層を介してリセット制御電圧供給線3B−iが形成されている。また、半導体基板201には、その第1面側に形成された不純物拡散領域221と、その第2面側に形成されたリセット制御電圧供給線3B−iとの間を連通するように、n型の不純物拡散領域221aが形成されている。これにより、リセット制御電圧供給線3B−iは、不純物拡散領域221と電気的に接続されている。
半導体基板201の第1面上には、絶縁層203が形成されている。また、半導体基板201上には、絶縁層203を介して光電変換部21が積層されている。具体的には、絶縁層203上には、光電変換部21の下部電極212が形成され、下部電極212上には、光電変換部21の有機膜からなる光電変換膜213が形成され、光電変換膜213上には、光電変換部21の上部電極211が形成されている。
光電変換膜213は、全ての可視域の光に感度を有しており、下部電極212と上部電極211とで挟持されている。少なくとも下部電極212は画素毎に分割されている。上部電極211は、透過率の高い透明電極であり、例えばITO(Indium Thin Oxide)、またはZnO(Zinc Oxide)から構成される。更に、上部電極211には、保護膜として、アルミナ、シリコン酸窒化膜、あるいは両者の積層膜がコーティングされている。
絶縁層203には、絶縁層203を貫通するようにプラグ電極204が形成されており、光電変換部21の下部膜電極212と電荷保持部22の不純物拡散領域223とがプラグ電極204により電気的に接続されている。これにより、光電変換部21により光電変換された電荷(正孔)は電荷保持部22に供給され、電荷保持部22を構成する不純物拡散領域223は、光電変換部21により光電変換された電荷を保持する機能を担う。
光電変換部21を構成する上部電極211上には、カラー撮像を可能とするために、カラーフィルタ205が配置されている。カラーフィルタ205は、赤色光(R)、緑色光(G)、青色光(B)を選択的に透過するフィルタである。カラーフィルタ205は、任意的要素であり、省略可能である。
半導体基板201には、図2に示すMOSトランジスタ231,232からなる検出部23が形成されている。上述の電荷保持部22を構成する不純物拡散領域223は、図示しない配線を通じて、半導体基板201に形成された検出部23を構成するMOSトランジスタ231のゲートに接続されている。また、検出部23を構成するMOSトランジスタ232のゲートは、例えば、半導体基板201の第2面側に形成された選択信号線3A−i(図示なし)を通じて、垂直走査部3に接続されている。更に、検出部23を構成するMOSトランジスタ232のソースは、例えば、半導体基板201の第2面側に形成された画素信号線4−j(図示なし)通じて、水平走査部4に接続されている。
次に、図4に示すフローチャートに沿って、図5及び図6を参照しながら、第1実施形態の半導体装置1の動作を説明する。
図4は、第1実施形態の半導体装置1の動作の流れの一例を示すフローチャートであり、図5は、第1実施形態の半導体装置1の動作を説明するためのタイミングチャートであり、図6は、第1実施形態の半導体装置1の動作の各過程における画素の内部ノードのポテンシャルエネルギーの一例を示す図である。
ここでは、図2に示す画素20の動作を中心に説明する。また、説明の簡略化のため、図2に示すMOSトランジスタ231,232のゲート閾値電圧VTを0Vとするが、ゲート閾値電圧VTは任意に設定し得る。
図4は、第1実施形態の半導体装置1の動作の流れの一例を示すフローチャートであり、図5は、第1実施形態の半導体装置1の動作を説明するためのタイミングチャートであり、図6は、第1実施形態の半導体装置1の動作の各過程における画素の内部ノードのポテンシャルエネルギーの一例を示す図である。
ここでは、図2に示す画素20の動作を中心に説明する。また、説明の簡略化のため、図2に示すMOSトランジスタ231,232のゲート閾値電圧VTを0Vとするが、ゲート閾値電圧VTは任意に設定し得る。
時刻t1以前の初期状態では、後述のリセット動作により、電荷保持部22を構成する不純物拡散領域223には、不純物拡散領域222の電位障壁を形成するポテンシャルエネルギーによって規定される一定量の負電荷(電子)が保持されているものとする。このときの不純物拡散領域223に保持された一定量の負電荷による不純物拡散領域223の電圧VFDをリセット電圧VFDRとする。
また、時刻t1以前の初期状態では、図5に示すように、制御部5の制御の下、垂直走査部3(駆動部)から電荷保持部22の不純物拡散領域221に供給されるリセット制御電圧VRSTは、正極性の第1電圧VRST1に設定されている。第1実施形態では、第1電圧VRST1は、図6(A)に示すように、不純物拡散領域222が形成する電位障壁によるポテンシャルエネルギーVPよりも低いポテンシャルエネルギーを与える正極性の電圧である。従って、リセット制御電圧VRSTが第1電圧VRST1に設定されている場合、電荷保持部22において、不純物拡散領域221から不純物拡散領域223への電荷(電子)の移動は発生せず、不純物拡散領域223の電荷(電子)は一定量に保持され、不純物拡散領域223に保持された負電荷による不純物拡散領域223の電圧VFDはリセット電圧VFDRに維持される。ここで、後述するように、第1実施形態によれば、リセット電圧VFDRにはkTCノイズが含まれないので、この種のノイズによる感度の低下は防止される。
上記の初期状態から、時刻t1において、半導体装置1を搭載する図示しないシステムの制御の下、半導体装置1の光電変換部21に対する露光が開始される(ステップS1)。露光が開始されると、光電変換部21は、光電変換により正孔・電子対を生成し、正孔による正電荷を電荷保持部22の不純物拡散領域223に供給する。これにより、光電変換された正電荷(正孔)が不純物拡散領域223に蓄積され、それまで不純物拡散領域223に保持されていた負電荷(電子)の量が、見かけ上、徐々に減少する。このため、図5に示すように、時刻t1から、光電変換部21から供給される正電荷の量が増加するに従って、不純物拡散領域223の電圧VFDが徐々に上昇する。この場合、図6(B)に示すように、不純物拡散領域223のポテンシャルエネルギーが、リセット電圧VFDRに相当するポテンシャルエネルギーから徐々に低下する。
続いて、時刻t2において所定の露光時間(1フレーム期間)が経過し、露光が終了すると、制御部5の制御の下、垂直走査部3は、駆動対象の行の選択信号SELをハイレベルにする。これにより、画素20を構成する複数の行のうち、駆動対象の行に属する画素20の検出部23を構成する選択用のMOSトランジスタ232がオン状態になる。このとき、増幅用のMOSトランジスタ231のゲートに接続された電荷保持部22の不純物拡散領域223には、光電変換された正電荷(正孔)が蓄積された状態となっており、不純物拡散領域223の電圧VFDは正電圧となっているため、MOSトランジスタ231はオン状態となっている。これにより、電荷保持部22の不純物拡散領域223に保持された電荷による不純物拡散領域223の電圧VFDを示す信号電圧VSIGが画素信号として検出部23から画素信号線4−jに出力される。
続いて、時刻t2直後の時刻t2Aにおいて、水平走査部4の信号処理部(CDS回路)は、画素20から信号電圧VSIGとして出力される画素信号を読み出し(ステップS2)、この画素信号をサンプリングする。サンプリングされた画素信号は水平走査部4の信号処理部のCDS回路でホールドされる。
続いて、時刻t3において、制御部5の制御の下、垂直走査部3は、リセット制御電圧供給線3B−iを通じて、画素20のリセット動作を実施し(ステップS3)、複数の画素20にそれぞれ備えられた不純物拡散領域223の電圧VFDを行ごとにリセットする。リセット動作以外の通常動作では、リセット制御電圧VRSTは、電荷保持部22の不純物拡散領域223のポテンシャルエネルギーよりも低い正極性の第1電圧VRST1に設定されている。垂直走査部3は、リセット動作が開始する時刻t3において、リセット制御電圧VRSTを正極性の第1電圧VRST1から負極性の第2電圧VRST2に遷移させる。本実施形態では、第2電圧VRST2は、図6(C)に示すように、不純物拡散領域222が形成する電位障壁によるポテンシャルエネルギーVPよりも高いポテンシャルエネルギーを与える負極性の電圧である。
上述のようにリセット制御電圧VRSTが負極性の第2電圧VRST2に設定されると、図6(C)に示すように、不純物拡散領域222は、電位障壁部として作用しなくなり、不純物拡散領域221と不純物拡散領域223との間で電荷(電子)の移動が可能になる。従って、リセット制御電圧VRSTが第2電圧VRST2に設定されている場合、電荷保持部22において、不純物拡散領域221と不純物拡散領域223との間で電荷(電子)の移動が発生し、不純物拡散領域223のポテンシャルエネルギーは電位障壁部を形成する不純物拡散領域222のポテンシャルエネルギーを超えて、負極性の第2電圧VRST2が印加されている不純物拡散領域221のポテンシャルエネルギーと等しくなる。
この結果、不純物拡散領域221および不純物拡散領域223の電荷(電子)は、電位障壁部を形成する不純物拡散領域222のポテンシャルエネルギーVPとは関係なく、第2電圧VRST2によって与えられるポテンシャルエネルギーに応じた量に調整され、不純物拡散領域223に保持された負電荷による電圧VFDはリセット電圧VFDRよりも低い電圧VFDDとなる。この場合、画素アンプとして機能する増幅用のMOSトランジスタ231のゲート電圧が負極性になるため、増幅用のMOSトランジスタ231はオフ状態となる。即ち、増幅用のMOSトランジスタ231は、リセット制御電圧供給線3B−iのリセット制御電圧VRSTが第2電圧VRST2である場合にオフする。また、この場合、選択信号SELとしてハイレベルがゲートに印加された選択用のMOSトランジスタ232はオン状態となっているが、増幅用のMOSトランジスタ231がオフ状態であるため、画素20から信号電圧VSIGは出力されない。
続いて、時刻t4において、制御部5の制御の下、垂直走査部3は、リセット制御電圧VRSTを負極性の第2電圧VRST2から元の正極性の第1電圧VRST1に遷移させる。本実施形態では、図6(D)に示すように、第1電圧VRST1は、不純物拡散領域222が形成する電位障壁によるポテンシャルエネルギーVPよりも低いポテンシャルエネルギーを与える正極性の電圧である。
従って、リセット制御電圧VRSTが第1電圧VRST1に設定されると、電荷保持部22において、不純物拡散領域221のポテンシャルエネルギーが、不純物拡散領域222が形成する電位障壁によるポテンシャルエネルギーVPよりも低下する。これにより、それまで不純物拡散領域223に保持されていた電荷(電子)のうち、電位障壁部を形成する不純物拡散領域222のポテンシャルエネルギーVPと正極性の第2電圧VRST2によって与えられるポテンシャルエネルギーとの差分に相当する余剰電荷(電子)がオーバーフローし、不純物拡散領域223から不純物拡散領域221に移動する。
換言すれば、不純物拡散領域222がオーバーフローバリアとして作用し、リセット時に不純物拡散領域223に蓄積されていた余剰電荷(電子)が不純物拡散領域222を熱拡散して不純物拡散領域221へオーバーフローする。従って、不純物拡散領域222の導電型は、オーバーフローバリアとして作用することを限度として、半導体基板201と同じp型であってもよく、不純物拡散領域221,223よりも不純物(ドナー)の濃度が低いn型であってもよい。
この結果、不純物拡散領域223の電圧VFDが、電位障壁部として機能する不純物拡散領域222のポテンシャルエネルギーで規定される一定のリセット電圧VFDRになる。この場合、リセット電圧VFDRがゲートに与えられるMOSトランジスタ231はオン状態となる。即ち、検出部23を構成するMOSトランジスタ231は、リセット制御電圧VRSTが不純物拡散領域222の電位障壁に相当するポテンシャルエネルギーを与えるリセット電圧VFDR(第3電圧)以上の第1電圧VRST1である場合にオンする。これにより、リセット電圧VFDRを示す信号電圧VSIGが検出部23から出力される。
なお、前述のように、第1実施形態では、説明の簡略化のため、MOSトランジスタのゲート閾値電圧VTを0Vとしたが、例えば、ゲート閾値電圧VTが0.7Vであれば、リセット電圧VFDRを示す信号電圧VSIGを画素20から出力する必要上、望ましくは、リセット電圧VFRRは0.7V以上に設定される。
不純物拡散領域223から不純物拡散領域221に移動した余剰電荷(電子)は、不純物拡散領域221のポテンシャルエネルギーが第1電圧VRST1によって与えられるポテンシャルエネルギーとなるように、第1電圧VRST1を供給する電源側に吸収される。この結果、不純物拡散領域223に保持される電荷(電子)は、電位障壁部を形成する不純物拡散領域222のポテンシャルエネルギーVPによって規定される一定量に調整され、不純物拡散領域223に保持された電荷による不純物拡散領域223の電圧VFDはリセット電圧VFDRとなる。
続いて、時刻t4直後の時刻t4Aにおいて、制御部5の制御の下、水平走査部4の信号処理部は、画素20から信号電圧VSIGとして出力されるリセット電圧VFDRをサンプリングして読み出す(ステップS4)。そして、水平走査部4の信号処理部は、相関二重サンプリングより、上述のステップS2において読み出した信号電圧VFDSと、ステップS4において読み出したリセット電圧VFDRとを減算することにより、ノイズ成分を相殺し、信号成分を抽出する。リセット電圧VFDRの読み出し後、時刻t5から時刻t7の期間において、画素20は再度リセットされ、そのリセットの終了後、時刻t7において次のフレームの露光が開始される。
上述した第1実施形態において、光電変換部21を構成する光電変換膜213から供給される正電荷(正孔)を保持するための電荷保持部22を構成する不純物拡散領域222には、如何なるトランジスタのソース・ドレインも接続されていない。また、不純物拡散領域223の電圧VFDをリセット電圧VFDRにリセットする過程で、画素20を構成する如何なるMOSトランジスタもオフする動作を実施しない。従って、第1実施形態によれば、kTCノイズの発生を防止することができ、リセット電圧VFDRにkTCノイズが含まれることはない。
また、第1実施形態によれば、リセット時に電荷保持部22の不純物拡散領域223のポテンシャルエネルギーの井戸を電子で満たした状態とする構成を採用したので、光電変換された正孔を検出することができる。即ち、光電変換部21の有機膜に用いられる電荷輸送層として、電子の輸送層が実現されていない状況においては、正孔の輸送層を用いた光電変換部21により生成された正孔を検出する必要がある。上述の第1実施形態によれば、光電変換された正孔の電荷量に応じて電荷保持部22の不純物拡散領域223の電子の電荷量を減少させる構成としたことにより、光電変換された正孔の増加分を電子の減少分として検出することができる。このため、電子の輸送層が得られない状況においても、光電変換膜(有機膜)により生成された正孔を有効に検出することができる。
また、第1実施形態によれば、電荷保持部22において、電位障壁部を形成する不純物拡散領域222から見て、半導体基板201の主面側にp型の不純物拡散領域224を形成したので、半導体基板201の界面に存在する格子欠陥(ダングリングボンド)による暗電流の発生を抑制することができる。したがって、第1実施形態によれば、暗電流成分の混入防止とkTCノイズの除去を同時に可能とし、有機膜を有光電変換膜として使用した積層型イメージセンサに適合した固体撮像素子を実現することができる。
更に、第1実施形態によれば、光電変換膜からなる光電変換部21を半導体基板201上に積層したので、画素を微細化することができ、光電変換部21で効率的に受光することができる。
更に、第1実施形態によれば、光電変換膜からなる光電変換部21を半導体基板201上に積層したので、画素を微細化することができ、光電変換部21で効率的に受光することができる。
なお、上述の第1実施形態において、仮に、電荷保持部22の不純物拡散領域221の電圧VFDのリセット動作を、一般的なリセット電源とリセットトランジスタのスイッチングを用いて行うものとした場合、リセット動作においてリセットトランジスタがオフする度にランダムなkTCノイズが発生し、しかも、リセット後の不純物拡散領域223の電圧VFDがリセット毎にばらつく。このため、信号電圧VSIGの読出し後にリセット電圧VFDRを読み出す「後リセット方式」では相関二重サンプリング処理を実施しても、kTCノイズを完全に除去することができない。これに対し、第1実施形態によれば、不純物拡散領域223のリセット電圧VFDRは、電位障壁部として作用する不純物拡散領域222のポテンシャルエネルギーで規定されるため、リセット電圧VFRRにばらつきがなく、後リセット方式を用いても相関二重サンプリング処理によりkTCノイズを完全に除去することができる。
また、上述の第1実施形態によれば、リセットトランジスタを用いずにリセット動作を行うことができるため、単位画素あたりのトランジスタ数を削減することができ、画素の微細化に有利となる。また、電位障壁部として作用するn型の不純物拡散領域222から見て半導体基板201の第1面側に形成されたp型の不純物拡散領域224の正孔により、半導体基板201の第1面側に存在するダングリングボンドが終端され、かつ、不純物拡散領域223から不純物拡散領域221にオーバーフローする電荷(電子)は、半導体基板201の表面ではなく、バルク内を伝導する。このため、暗電流成分の影響を受けることなく、信号電圧VFDSとリセット電圧VFDRの読出しを行うことができる。
(第2実施形態)
次に、第2実施形態を説明する。
図7は、第2実施形態の半導体装置に備えられた画素20−2のデバイス構造例を模式的に示す断面図である。
図7に示す画素20−2は、前述の図3に示す画素20の構成において、更に、半導体基板201に形成されたフォトダイオード部(PD部)24A,24Bを備えている。フォトダイオード部24A,24Bは、光電変換素子としてフォトダイオードが形成された領域である。第2実施形態では、絶縁層203上に積層された光電変換部21を構成する光電変換膜(有機膜)212は、緑色光の波長域(500nm〜600nm)に対して高い感度を持っている。これにより、光電変換部21は、緑色光を光電変換し、それ以外の波長域の光に対しては高い透過率で透過させる。
次に、第2実施形態を説明する。
図7は、第2実施形態の半導体装置に備えられた画素20−2のデバイス構造例を模式的に示す断面図である。
図7に示す画素20−2は、前述の図3に示す画素20の構成において、更に、半導体基板201に形成されたフォトダイオード部(PD部)24A,24Bを備えている。フォトダイオード部24A,24Bは、光電変換素子としてフォトダイオードが形成された領域である。第2実施形態では、絶縁層203上に積層された光電変換部21を構成する光電変換膜(有機膜)212は、緑色光の波長域(500nm〜600nm)に対して高い感度を持っている。これにより、光電変換部21は、緑色光を光電変換し、それ以外の波長域の光に対しては高い透過率で透過させる。
また、フォトダイオード部24Aは、青色光の波長域に対して高い感度を持っている。これにより、フォトダイオード部24Aは、青色光を光電変換する。また、フォトダイオード部24Bは、赤色光の波長域に対して高い感度を持っている。これにより、フォトダイオード部24Bは、赤色光を光電変換する。
また、第2実施形態では、フォトダイオード部24Aに対する青色光の照射と、フォトダイオード部24Bに対する赤色光の照射とを妨げないように、カラーフィルタ205の光学特性が部分的に異なっている。また、光電変換部21、絶縁層203は、下層側に形成されたフォトダイオード部(PD部)24A,24Bでの受光を阻害しないように、青色光と赤色光に対して高い透過率を有している。
上述のように、第2実施形態では、視感度が高い緑色光に対して高感度を有する有機膜からなる光電変換膜により光電変換を行い、それ以外の青色光と赤色光に対しては半導体基板201に形成されたフォトダイオード部24A,24Bにより光電変換する。これにより、第2実施形態によれば、カラー表示に必要な画素信号を得ることができる。
また、第2実施形態によれば、光電変換部21の下層側にフォトダイオード部24A,24Bが配置されているので、画素サイズの増加を抑制することができる。
また、第2実施形態によれば、光電変換部21の下層側にフォトダイオード部24A,24Bが配置されているので、画素サイズの増加を抑制することができる。
(第3実施形態)
次に、第3実施形態を説明する。
図8は、第3実施形態の半導体装置に備えられた画素20−3のデバイス構造例を模式的に示す断面図である。図8に示す不純物拡散領域221A,222A,223Aは、それぞれ、図3に示す不純物拡散領域221,222,223に対応する要素である。光電変換部21により例えば緑色光を光電変換して生成された電荷(正孔)は不純物拡散領域223Aに蓄積される。
次に、第3実施形態を説明する。
図8は、第3実施形態の半導体装置に備えられた画素20−3のデバイス構造例を模式的に示す断面図である。図8に示す不純物拡散領域221A,222A,223Aは、それぞれ、図3に示す不純物拡散領域221,222,223に対応する要素である。光電変換部21により例えば緑色光を光電変換して生成された電荷(正孔)は不純物拡散領域223Aに蓄積される。
不純物拡散領域223Aは、半導体基板201の第1面側に形成されている。不純物拡散領域221Aは、不純物拡散領域223Aから離して半導体基板201の第2面側に形成されている。不純物拡散領域221Aと不純物拡散領域223Aとの間には、これら不純物拡散領域221Aと不純物拡散領域223Aとの間を連結するようにn型(第1導電型)の不純物拡散領域222Aが形成されている。即ち、半導体基板201の第1面と第2面との間に、不純物拡散領域221A,222A,223Aが積層されるようにして形成されている。このうち、不純物拡散領域221A,223Aは高濃度の不純物(ドナー)が拡散されたn+不純物拡散領域である。また、不純物拡散領域222Aは、不純物拡散領域221A,223Aよりも不純物濃度が低い領域であり、図3に示す不純物拡散領域222と同様の電位障壁部を形成する。不純物拡散領域221A,222A,223Aは、光電変換部21により光電変換された電荷を保持するための電荷保持部22Aを構成する。
また、半導体基板201の第1面とは反対側の第2面には、図示しない絶縁層を介してリセット制御電圧供給線3B−iおよび配線Hが形成されている。リセット制御電圧供給線3B−iは不純物拡散領域221Aと接続されている。また、半導体基板201には、第1面側に形成された不純物拡散領域221Aと第2面側に形成された配線Hとの間を連通するように、n型の不純物拡散領域223aが形成されている。配線Hは、検出部23を構成するMOSトランジスタ231のゲート(図2)と接続されている。これにより、不純物拡散領域223Aは、不純物拡散領域223aおよび配線Hを通じて、検出部23のMOSトランジスタ231のゲートと電気的に接続されている。
第3実施形態では、光電変換された電荷が蓄積される不純物拡散領域223Aの電圧VFDは、不純物拡散領域223aを通じてMOSトランジスタ231のゲートに供給され、MOSトランジスタ231のソース電圧として読み出される。このとき、不純物拡散領域222Aは、図3に示す不純物拡散領域222と同様に、リセット動作においてオーバーフローバリア(電位障壁部)として作用する。従って、不純物拡散領域222Aの導電型は、オーバーフローバリアとして作用することを限度として、半導体基板201と同じp型であってもよく、不純物拡散領域221A,223Aよりも不純物(ドナー)の濃度が低いn型であってもよい。
第3実施形態によれば、電荷保持部22Aを構成する不純物拡散領域221A,222A,223Aを積層して半導体基板201に形成したので、電荷保持部22Aの面積を削減することができる。このため、例えば、上述の図7に示す青色光を光電変換するためのフォトダイオード部24Aと、赤色光を光電変換するためのフォトダイオード部24Bの光電変換領域を拡大することができる。
(第4実施形態)
次に、第4実施形態を説明する。
図9は、第4実施形態の半導体装置に備えられた画素の回路構成例を示す回路図である。第4実施形態では、図2に示す画素20の構成において、光電変換部21と電荷保持部22とを1画素の構成要素として定義する。図9に示す検出部23は、同一列上の異なる複数の行に属する二つ(複数)の画素20A,20Bで共有されている。例えば、画素20Aは、図1に示す画素アレイ2における第1行第1列の画素であり、画素20Bは、第2行第1列の画素である。なお、一つの検出部23を共有する複数の画素の個数(即ち、行の数)は任意である。
次に、第4実施形態を説明する。
図9は、第4実施形態の半導体装置に備えられた画素の回路構成例を示す回路図である。第4実施形態では、図2に示す画素20の構成において、光電変換部21と電荷保持部22とを1画素の構成要素として定義する。図9に示す検出部23は、同一列上の異なる複数の行に属する二つ(複数)の画素20A,20Bで共有されている。例えば、画素20Aは、図1に示す画素アレイ2における第1行第1列の画素であり、画素20Bは、第2行第1列の画素である。なお、一つの検出部23を共有する複数の画素の個数(即ち、行の数)は任意である。
詳細には、画素20A,20Bは、それぞれ、不純物拡散領域223と増幅用のトランジスタ231のゲートとの間に行選択用のトランジスタ2321,2322を更に備えている。検出部23は、行選択用のMOSトランジスタ2321,2322を介して複数の行の画素20A,20Bにより共有されている。
即ち、図9に示すように、画素20Aを構成する光電変換部21と電荷保持部22との間の接続点は、行選択用のMOSトランジスタ2321を通じて検出部23のMOSトランジスタ231のゲートと接続されている。より具体的には、画素20Aの電荷保持部22を構成する不純物拡散領域223は、MOSトランジスタ2321のドレインと接続され、MOSトランジスタ2321のソースはMOSトランジスタ231のゲートと接続されている。行選択用のMOSトランジスタ2321のゲートには、垂直走査部3から行選択信号SELAが供給される。
同様に、画素20Bを構成する光電変換部21と電荷保持部22との間の接続点は、行選択用のMOSトランジスタ2322を通じて検出部23のMOSトランジスタ231のゲートと接続されている。より具体的には、画素20Bの電荷保持部22を構成する不純物拡散領域223は、MOSトランジスタ2322のドレインと接続され、MOSトランジスタ2322のソースはMOSトランジスタ231のゲートと接続されている。MOSトランジスタ2322のゲートには、垂直走査部3から行選択信号SELBが供給される。
MOSトランジスタ2321のドレインと画素20Aを構成する電荷保持部22の不純物拡散領域223は、半導体基板201上に一体的に形成されている。同様に、MOSトランジスタ2322のドレインと画素20Bを構成する電荷保持部22の不純物拡散領域223は、半導体基板201上に一体的に形成されている。これにより、不純物拡散領域の面積を削減し、画素サイズを小さくすることができる。
第4実施形態では、垂直走査部3から供給される選択信号SELがハイレベルになると、二つの画素20A,20Bが属する2行分の画素が駆動の対象となる。そして、行選択信号SELA,SELBのうちの何れか一つがハイレベルになることにより、MOSトランジスタ2321,2322のうちの一つが選択的にオン状態とされる。これにより、二つの画素20A,20Bのうちの一つが最終的に選択される。
第4実施形態によれば、1つの検出部23を構成するMOSトランジスタ231,232は、複数の画素で共有することができる。このため、1画素あたりのトランジスタ数を削減することが可能になる。例えば行が異なる4個の画素で一つの検出部23を共有する場合、1画素あたりのトランジスタ数は、実質的に1.5個となる。
次に、参考までに、先行技術文献として提示した特許文献1,2による技術との違いを補足する。
特許文献1では、FD部のリセットトランジスタ側に空乏化状態となるような不純物濃度の領域(オーバーフローバリア:OBF)が設けられており、リセットトランジスタがオンしているリセット期間中に、リセット電源電圧を、OBFのポテンシャルエネルギーよりも高いポテンシャルエネルギーを与える電圧(即ち、リセット電源電圧よりも低い電圧)から、OFBのポテンシャルエネルギーよりも低いポテンシャルエネルギーを与える電圧(即ち、リセット電源電圧よりも高い電圧)へ遷移させることにより、リセットレベルをOFBのポテンシャルエネルギーで規定している。これにより、kTCノイズの影響を受けることなく、リセットレベルを設定することを可能としている。
特許文献1では、FD部のリセットトランジスタ側に空乏化状態となるような不純物濃度の領域(オーバーフローバリア:OBF)が設けられており、リセットトランジスタがオンしているリセット期間中に、リセット電源電圧を、OBFのポテンシャルエネルギーよりも高いポテンシャルエネルギーを与える電圧(即ち、リセット電源電圧よりも低い電圧)から、OFBのポテンシャルエネルギーよりも低いポテンシャルエネルギーを与える電圧(即ち、リセット電源電圧よりも高い電圧)へ遷移させることにより、リセットレベルをOFBのポテンシャルエネルギーで規定している。これにより、kTCノイズの影響を受けることなく、リセットレベルを設定することを可能としている。
しかしながら、特許文献1の手法では、リセットトランジスタを用いてFD(フローティングディフュージョン)部のリセットを行うために、kTCノイズが不可避的に発生する。これに対し、上述の実施形態によれば、リセットトランジスタを用いずにリセットするので、kTCノイズが根本的に発生しない。
また、上述の特許文献1の手法では、FD部の一部をリセットトランジスタのソースとする必要がある。この場合、FD部の一部であるn型不純物拡散領域と半導体基板のpウェル領域、または半導体基板表面のp+領域とで形成されたpn接合領域が半導体基板表面に露出した構造となる。この露出したpn接合領域でのバンドの曲りにより発生した電界によって、半導体基板とシリコン酸化膜との界面のダングリングボンドから発生した電子が暗電流となってFD部に引き込まれやすくなる。従って、特許文献1の手法によれば、光電変換された電荷による信号成分に暗電流によるノイズが混入しやすくなる。これに対し、上述の実施形態では、電位障壁部を形成する不純物拡散領域222から見て半導体基板201の第1面側にp型の不純物拡散領域224を覆うように形成したので、ダングリングボンドに起因した暗電流の発生が抑制される。
特許文献2では、積層された光電変換部の下部電極から伸びたプラグ電極の半導体基板とのコンタクト領域(n+領域)に隣接してOFBが設けられ、OFBをオーバーフローした電子が埋め込みPD部のn領域に蓄積される。このように、特許文献2の方式によれば、プラグ電極のコンタクト領域で常に電子をオーバーフローさせておく必要があるため、光電変換部から読み出される光電荷は電子に限定される。例えば、光電変換膜に有機膜を使用し、有機膜に電子輸送層を塗布形成できない状況にある場合(例えば、電子輸送層の塗布剤が準備できない場合)、光電変換部から読み出しは、正孔による読み出しが望ましい。したがって、有機膜に電子輸送層を塗布形成できない状況にある場合、特許文献2の方式は、有機膜を光電変化膜に使用した積層イメージセンサに適用することは困難である。
以上述べた少なくともひとつの実施形態の半導体装置によれば、kTCノイズの発生を防止することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…半導体装置、2…画素アレイ、3…垂直走査部、4…水平走査部、5…制御部、20,20−2,20−3,20A,20B…画素、21…光電変換部、22,22A…電荷保持部、23…検出部、24A,24B…フォトダイオード部(PD部)、211…上部電極、212…下部電極、213…光電変換膜(有機膜)、231…MOSトランジスタ(増幅用)、232,2321,2322…MOSトランジスタ(選択用),201…半導体基板、203…絶縁層、204…プラグ電極、205…カラーフィルタ、221,221A…不純物拡散領域(n型)、222,222A…不純物拡散領域(n型)、223,223A,223a…不純物拡散領域(n型)、224…不純物拡散領域(p型)、3A−i…選択信号線、3B−i…リセット制御電圧供給線、4−j…画素信号線、S1〜S5…処理ステップ。
Claims (7)
- 行列状に配列された複数の画素を備え、
前記複数の画素のそれぞれは、
光電変換部と、
前記光電変換部により光電変換された電荷を保持する第1不純物拡散領域と、
電圧供給線が接続された第2不純物拡散領域と、
前記第1不純物拡散領域と前記第2不純物拡散領域との間に一定の電位障壁を形成し、前記第1不純物拡散領域と前記第2不純物拡散領域との間の電荷の移動を制限する電位障壁部と、
前記第1不純物拡散領域に保持された電荷を検出する検出部と、
を備える半導体装置。 - 前記電圧供給線を通じて前記第2不純物拡散領域に電圧を印加する駆動部を更に備え、
前記駆動部は、前記第2不純物拡散領域の電圧を、前記電位障壁よりも低いポテンシャルエネルギーを与える第1電圧と、前記電位障壁よりも高いポテンシャルエネルギーを与える第2電圧との間で遷移させることにより、前記第1不純物拡散領域の電圧をリセットする、請求項1に記載の半導体装置。 - 前記検出部は、
ドレインに所定電源電圧が印加されると共に、ゲートが前記第1不純物拡散領域に接続された増幅用トランジスタと、
ドレインが前記増幅用トランジスタのソースに接続されると共に、ゲートに選択信号が供給された選択用トランジスタと、
を備え、
前記増幅用トランジスタは、前記電圧供給線の電圧が前記第2電圧である場合にオフし、前記電圧供給線の電圧が前記電位障壁に相当するポテンシャルエネルギーを与える第3電圧以上である場合にオンする、
請求項2に記載の半導体装置。 - 前記光電変換部は、有機膜から構成された光電変換膜を有する、請求項2または3に記載の半導体装置。
- 前記光電変換部は、光電変換により正孔・電子対を生成し、正孔を前記第1不純物拡散領域に供給する、請求項2から4の何れか1項に記載の半導体装置。
- 前記電圧供給線は、行列状に配列された前記複数の画素の行ごとに設けられ、
前記駆動部は、前記電圧供給線を通じて、前記複数の画素にそれぞれ備えられた前記第1不純物拡散領域の電圧を行ごとにリセットする、請求項5に記載の半導体装置。 - 行列状に配列された前記複数の画素のそれぞれは、前記第1不純物拡散領域と前記増幅用トランジスタのゲートとの間に行選択トランジスタを更に備え、
前記検出部は、前記選択トランジスタを介して複数の行の画素により共有された、請求項3から6の何れか1項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014191449A JP2016063142A (ja) | 2014-09-19 | 2014-09-19 | 半導体装置 |
CN201510530580.XA CN105448941A (zh) | 2014-09-19 | 2015-08-26 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014191449A JP2016063142A (ja) | 2014-09-19 | 2014-09-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016063142A true JP2016063142A (ja) | 2016-04-25 |
Family
ID=55558952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014191449A Pending JP2016063142A (ja) | 2014-09-19 | 2014-09-19 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016063142A (ja) |
CN (1) | CN105448941A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020059553A1 (ja) * | 2018-09-20 | 2020-03-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
US11516418B2 (en) | 2018-10-23 | 2022-11-29 | Sony Semiconductor Solutions Corporation | Solid-state imaging apparatus |
JP7572842B2 (ja) | 2020-11-20 | 2024-10-24 | 日本放送協会 | 積層型固体撮像装置およびその信号読出し方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019009023A1 (ja) * | 2017-07-05 | 2019-01-10 | パナソニックIpマネジメント株式会社 | 撮像装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268479A (ja) * | 2004-03-18 | 2005-09-29 | Fuji Film Microdevices Co Ltd | 光電変換膜積層型固体撮像装置 |
CN103703759B (zh) * | 2011-08-08 | 2017-03-29 | 松下知识产权经营株式会社 | 固体摄像装置及固体摄像装置的驱动方法 |
KR101389790B1 (ko) * | 2012-05-24 | 2014-04-29 | 한양대학교 산학협력단 | 이미지 센서 및 그 구동 방법 |
-
2014
- 2014-09-19 JP JP2014191449A patent/JP2016063142A/ja active Pending
-
2015
- 2015-08-26 CN CN201510530580.XA patent/CN105448941A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020059553A1 (ja) * | 2018-09-20 | 2020-03-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
US12117538B2 (en) | 2018-09-20 | 2024-10-15 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and electronic apparatus |
US11516418B2 (en) | 2018-10-23 | 2022-11-29 | Sony Semiconductor Solutions Corporation | Solid-state imaging apparatus |
JP7572842B2 (ja) | 2020-11-20 | 2024-10-24 | 日本放送協会 | 積層型固体撮像装置およびその信号読出し方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105448941A (zh) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8692303B2 (en) | Solid-state imaging device, electronic device, and manufacturing method for solid-state imaging device | |
US8284282B2 (en) | Solid state imaging device, driving method of the solid state imaging device, and electronic equipment | |
KR102318462B1 (ko) | 고체 촬상 소자 및 그 제조 방법, 및 전자 기기 | |
JP5269425B2 (ja) | 固体撮像素子および固体撮像装置 | |
US7985658B2 (en) | Method of forming substrate for use in imager devices | |
US9601538B2 (en) | Image sensors with photoelectric films | |
JP6186205B2 (ja) | 撮像素子および撮像装置 | |
WO2007139787A2 (en) | Method and apparatus providing dark current reduction in an active pixel sensor | |
JP2011222708A (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
US10388681B2 (en) | Solid-state image pickup apparatus and electronic apparatus | |
US20140014816A1 (en) | Imaging element and imaging method | |
US20190273113A1 (en) | Solid-state image pickup device, manufacturing method, and electronic apparatus | |
JP2011114292A (ja) | 固体撮像素子及びその製造方法、並びに撮像装置、並びに半導体素子及びその製造方法 | |
KR20170010034A (ko) | 고체 촬상 장치와 그 제조 방법, 촬상 장치, 반도체 장치와 그 제조 방법, 및 반도체 기판 | |
KR101476035B1 (ko) | 고체 촬상 장치의 제조 방법 및 고체 촬상 장치 | |
JP2016063142A (ja) | 半導体装置 | |
JP2015088621A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2012216739A (ja) | 固体撮像素子及び撮像装置 | |
US9406816B2 (en) | Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device | |
JP2006120966A (ja) | 固体撮像装置 | |
KR101583904B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈 | |
JP2010141045A (ja) | 固体撮像装置 | |
JP2005311496A (ja) | 固体撮像装置 | |
US20150311240A1 (en) | Deep well photodiode for nir image sensor | |
JP2017126671A (ja) | 固体撮像装置 |