[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2016063053A - Thin film transistor and manufacturing method of the same - Google Patents

Thin film transistor and manufacturing method of the same Download PDF

Info

Publication number
JP2016063053A
JP2016063053A JP2014189384A JP2014189384A JP2016063053A JP 2016063053 A JP2016063053 A JP 2016063053A JP 2014189384 A JP2014189384 A JP 2014189384A JP 2014189384 A JP2014189384 A JP 2014189384A JP 2016063053 A JP2016063053 A JP 2016063053A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
layer
manufacturing
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014189384A
Other languages
Japanese (ja)
Other versions
JP6468770B2 (en
Inventor
裕義 内藤
Hiroyoshi Naito
裕義 内藤
岡田 純
Jun Okada
純 岡田
前田 真一
Shinichi Maeda
真一 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Chemical Corp
Osaka University NUC
Osaka Prefecture University PUC
Original Assignee
Nissan Chemical Corp
Osaka University NUC
Osaka Prefecture University PUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Chemical Corp, Osaka University NUC, Osaka Prefecture University PUC filed Critical Nissan Chemical Corp
Priority to JP2014189384A priority Critical patent/JP6468770B2/en
Publication of JP2016063053A publication Critical patent/JP2016063053A/en
Application granted granted Critical
Publication of JP6468770B2 publication Critical patent/JP6468770B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a thin film transistor which achieves high bias stress stability and low density of states due to oxygen defect; and provide a manufacturing method of the thin film transistor.SOLUTION: In a thin film transistor having a laminate composed of a gate insulation layer 4, a metal oxide semiconductor layer 7 containing indium, a buffer layer 8 and a protection layer 9 which is formed by coating a protection layer formation composition which contains polymer including a hydroxyl group in a repeating unit and contains a solvent, the buffer layer 8 is formed to completely cover the metal oxide semiconductor layer 7 and subsequently the protection layer 9 is formed.SELECTED DRAWING: Figure 1

Description

本発明は、液晶や有機ELなどのフラットパネルディスプレイのアクティブマトリクス基板に用いられる薄膜トランジスタ及びその製造方法に特徴を有する薄膜トランジスタ技術に関する。   The present invention relates to a thin film transistor used for an active matrix substrate of a flat panel display such as a liquid crystal or an organic EL, and a thin film transistor technique characterized by its manufacturing method.

金属酸化物半導体を用いた薄膜トランジスタのバイアスストレス安定性(信頼性)を改善することが求められている。信頼性悪化の要因の一つが酸素や水など大気成分の半導体層への吸着である。非特許文献1には、トランジスタの信頼性を改善する目的で半導体保護膜としてフッ素樹脂(サイトップ)を半導体層の上に成膜しトランジスタのバイアスストレス安定性を評価している。しかしながら、閾値電圧のシフト量は3Vと、安定とされるスパッタリング法で成膜されたIGZOを用いるにもかかわらず、大きな値となっている。フッ素樹脂単層ではバイアスストレス安定性を抑制することは不十分であり、さらなる改良が必要である。   There is a demand for improving the bias stress stability (reliability) of a thin film transistor using a metal oxide semiconductor. One of the causes of deterioration in reliability is the adsorption of atmospheric components such as oxygen and water onto the semiconductor layer. Non-Patent Document 1 evaluates the bias stress stability of a transistor by forming a fluororesin (Cytop) on a semiconductor layer as a semiconductor protective film for the purpose of improving the reliability of the transistor. However, the shift amount of the threshold voltage is 3 V, which is a large value despite using IGZO formed by a stable sputtering method. In the fluororesin single layer, it is insufficient to suppress the bias stress stability, and further improvement is necessary.

特許文献1には、半導体の保護膜としてフッ素樹脂やポリビニルアルコールが使用可能なこと、保護膜を積層構造としてよいことが記載されている。しかしながら、特許文献1は保護膜をマスクにして半導体層をパターニングすることで製造工程を簡略化する発明であり、バイアスストレス安定性の改善には主眼が置かれていない。つまり、保護膜を積層構造にすることでバイアスストレス安定性が改善できることは示唆されていない。   Patent Document 1 describes that a fluororesin or polyvinyl alcohol can be used as a semiconductor protective film, and that the protective film may have a laminated structure. However, Patent Document 1 is an invention that simplifies the manufacturing process by patterning a semiconductor layer using a protective film as a mask, and does not focus on improving bias stress stability. That is, there is no suggestion that bias stress stability can be improved by forming the protective film in a laminated structure.

このように、バイアスストレス安定性を改善することができる保護膜の積層構造及び薄膜トランジスタの製造工程は未だ明らかとなっていない。   As described above, the laminated structure of the protective film and the manufacturing process of the thin film transistor that can improve the bias stress stability have not yet been clarified.

また、薄膜トランジスタが真空条件に長時間晒される場合、金属酸化物半導体層中の誘起している酸素欠陥が脱離して、薄膜トランジスタの状態密度分布が作製直後から大きく変化する問題もある。   In addition, in the case where the thin film transistor is exposed to a vacuum condition for a long time, the oxygen defect induced in the metal oxide semiconductor layer is eliminated, so that there is a problem that the state density distribution of the thin film transistor greatly changes immediately after the production.

国際公開第2011/122205号パンフレットInternational Publication No. 2011/122205 Pamphlet

Sung-Hwan Choi et al, Electron Device Letters IEEE, Vol.33, No.3, P.381-383 (2012)Sung-Hwan Choi et al, Electron Device Letters IEEE, Vol.33, No.3, P.381-383 (2012)

本発明は、このような事情に鑑みてなされたものであって、バイアスストレス安定性が高く、酸素欠陥による状態密度の低い薄膜トランジスタおよびその製造方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a thin film transistor having high bias stress stability and low state density due to oxygen defects, and a method for manufacturing the same.

検討を重ねた結果、特定の製造工程を有する薄膜トランジスタが特に優れた効果を有することを見出した。   As a result of repeated studies, it was found that a thin film transistor having a specific manufacturing process has a particularly excellent effect.

すなわち、上記課題を解決する本発明の態様である薄膜トランジスタの製造方法は、ゲート絶縁層と、インジウムを含有する金属酸化物半導体層と、バッファ層と、ヒドロキシル基を繰り返し単位に含むポリマー及び溶媒を含む保護層形成組成物を塗布し形成した保護層と、からなる積層体を有する薄膜トランジスタにおいて、該金属酸化物半導体層を完全に覆うように該バッファ層を形成し、次いで、該保護層を形成することを特徴とする。   That is, a manufacturing method of a thin film transistor which is an embodiment of the present invention for solving the above problems includes a gate insulating layer, a metal oxide semiconductor layer containing indium, a buffer layer, a polymer containing a hydroxyl group in a repeating unit, and a solvent. In a thin film transistor having a laminate composed of a protective layer formed by applying a protective layer forming composition, the buffer layer is formed so as to completely cover the metal oxide semiconductor layer, and then the protective layer is formed. It is characterized by doing.

また、前記保護層形成組成物を塗布し該保護層を形成した後、さらに、フッ化炭素を含有する層を形成することが好ましい。   Moreover, it is preferable to form a layer containing fluorocarbon after applying the protective layer forming composition to form the protective layer.

また、前記バッファ層を形成する前に、インジウムを含有する前記金属酸化物半導体層をパターニング処理することが好ましい。   In addition, it is preferable that the metal oxide semiconductor layer containing indium is subjected to patterning treatment before the buffer layer is formed.

また、インジウムを含有する前記金属酸化物半導体層が塗布により形成されることが好ましい。   The metal oxide semiconductor layer containing indium is preferably formed by coating.

また、ヒドロキシル基を繰り返し単位に含む前記ポリマーが下記一般式(1)で表される構造単位を含むポリマーであることが好ましい。   Moreover, it is preferable that the said polymer containing a hydroxyl group in a repeating unit is a polymer containing the structural unit represented by following General formula (1).

Figure 2016063053
(式中、Rは、それぞれ単独に、水素原子、又は炭素原子数1〜12のアルキル基、Xは、単結合、カルボニル基、スルホニル基、炭素原子数1〜12の有機基からなる群より選択される1種である。)
Figure 2016063053
(In the formula, each R is independently a hydrogen atom or an alkyl group having 1 to 12 carbon atoms, and X is a single bond, a carbonyl group, a sulfonyl group, or an organic group having 1 to 12 carbon atoms. One type selected.)

また、ヒドロキシル基を繰り返し単位に含む前記ポリマーが、少なくとも1種以上のヒドロキシル基含有重合性ビニルモノマーを含む重合性モノマーを重合したポリマーであることが好ましい。   Moreover, it is preferable that the polymer containing a hydroxyl group in a repeating unit is a polymer obtained by polymerizing a polymerizable monomer containing at least one hydroxyl group-containing polymerizable vinyl monomer.

また、ヒドロキシル基を繰り返し単位に含む前記ポリマーが、少なくとも1種以上の加水分解によりヒドロキシル基を生成する基を有する重合性ビニルモノマーを含む重合性モノマーを重合したポリマーであることが好ましい。   Moreover, it is preferable that the polymer containing a hydroxyl group in a repeating unit is a polymer obtained by polymerizing a polymerizable monomer containing a polymerizable vinyl monomer having a group that generates a hydroxyl group by at least one kind of hydrolysis.

また、前記保護層形成組成物が、水を10質量%以上含む樹脂形成組成物であることが好ましい。   Moreover, it is preferable that the said protective layer forming composition is a resin forming composition containing 10 mass% or more of water.

また、前記保護層形成組成物を塗布し形成した保護層が、比誘電率が3.0以上の保護層であることが好ましい。   The protective layer formed by applying the protective layer forming composition is preferably a protective layer having a relative dielectric constant of 3.0 or more.

また、前記バッファ層が、フッ化炭素を含有することが好ましい。   The buffer layer preferably contains carbon fluoride.

また、前記バッファ層が、フッ素樹脂を含有する層であることが好ましい。   Moreover, it is preferable that the said buffer layer is a layer containing a fluororesin.

また、前記バッファ層が、比誘電率が2.9以下の樹脂層であることが好ましい。   The buffer layer is preferably a resin layer having a relative dielectric constant of 2.9 or less.

上記課題を解決する本発明の他の態様である薄膜トランジスタは、上記の何れかに記載の製造方法で製造されたことを特徴とする。   A thin film transistor according to another aspect of the present invention for solving the above-described problems is manufactured by any one of the manufacturing methods described above.

また、ポジティブバイアスストレスによるVthシフトが2V未満であることが好ましい。 Further, the Vth shift due to positive bias stress is preferably less than 2V.

金属酸化物半導体をパターニングした後、バッファ層及び保護層を形成する本発明の薄膜トランジスタの製造方法を用いることで、バイアスストレス安定性が高く、酸素欠陥による状態密度が低い安定性に優れた薄膜トランジスタを製造可能である。この結果、画質劣化の少ないフラットパネルディスプレイを提供することができる。   By patterning a metal oxide semiconductor and then using the method for manufacturing a thin film transistor of the present invention, in which a buffer layer and a protective layer are formed, a thin film transistor having high bias stress stability and low stability due to oxygen defects is obtained. It can be manufactured. As a result, a flat panel display with little image quality degradation can be provided.

本実施形態に係る薄膜トランジスタ1,1A,1Bの構成例を示す断面図。Sectional drawing which shows the structural example of the thin-film transistor 1, 1A, 1B which concerns on this embodiment. 本実施形態に係る薄膜トランジスタ1Cの構成例を示す断面図。Sectional drawing which shows the structural example of 1 C of thin-film transistors which concern on this embodiment. 本実施形態に係る薄膜トランジスタ1Dの構成例を示す断面図。Sectional drawing which shows the structural example of thin-film transistor 1D which concerns on this embodiment.

(薄膜トランジスタ)
本発明の薄膜トランジスタ1は基板2と、基板2上に形成されるゲート電極3と、ゲート電極3上に形成されるゲート絶縁層4と、ゲート電極3と絶縁するよう、ゲート絶縁層4上に積層されるソース電極5及びドレイン電極6と、ソース電極5及びドレイン電極6上に形成される金属酸化物半導体層(以下、単に「半導体層」と称することがある)7と、バッファ層8と、保護層9と、を具備している。つまり、図1(a)に示す薄膜トランジスタ1は、ゲート絶縁層4上にソース電極5及びドレイン電極6が対向設置され、このソース電極5及びドレイン電極6を覆うように、本発明の半導体層7が形成されている。なお、図1(b)に示す薄膜トランジスタ1Aのように、トランジスタのバイアスストレス安定性を改善するため、保護層9の上にフッ化炭素を含有する層10を具備しているとなお良い。
(Thin film transistor)
The thin film transistor 1 of the present invention includes a substrate 2, a gate electrode 3 formed on the substrate 2, a gate insulating layer 4 formed on the gate electrode 3, and a gate insulating layer 4 so as to be insulated from the gate electrode 3. A source electrode 5 and a drain electrode 6 to be stacked, a metal oxide semiconductor layer (hereinafter sometimes referred to simply as “semiconductor layer”) 7 formed on the source electrode 5 and the drain electrode 6, and a buffer layer 8 And a protective layer 9. That is, in the thin film transistor 1 shown in FIG. 1A, the source electrode 5 and the drain electrode 6 are disposed opposite to each other on the gate insulating layer 4, and the semiconductor layer 7 of the present invention is so covered as to cover the source electrode 5 and the drain electrode 6. Is formed. Note that, as in the thin film transistor 1A illustrated in FIG. 1B, in order to improve the bias stress stability of the transistor, it is preferable that the protective layer 9 includes a layer 10 containing fluorocarbon.

一方、ソース電極5及びドレイン電極6と半導体層7は図1(c)のように積層順が逆であっても良い。つまり、図1(c)に示す薄膜トランジスタ1Bは、ゲート絶縁層4上に半導体層7が形成され、その上に、ソース電極5及びドレイン電極6が形成されている。   On the other hand, the stacking order of the source electrode 5 and the drain electrode 6 and the semiconductor layer 7 may be reversed as shown in FIG. That is, in the thin film transistor 1B shown in FIG. 1C, the semiconductor layer 7 is formed on the gate insulating layer 4, and the source electrode 5 and the drain electrode 6 are formed thereon.

いずれのトランジスタも、バッファ層8は半導体層7を完全に覆うように、すなわち半導体層7として機能する領域を完全に覆うように形成されている。図面上でも、ソース電極5やドレイン電極6が積層される部分を除いて半導体層7の積層方向上面(基板2とは反対側の面)にバッファ層8のみが形成されるようになっている。   In any transistor, the buffer layer 8 is formed so as to completely cover the semiconductor layer 7, that is, to completely cover a region functioning as the semiconductor layer 7. Also in the drawing, only the buffer layer 8 is formed on the upper surface (surface opposite to the substrate 2) of the semiconductor layer 7 except for the portion where the source electrode 5 and the drain electrode 6 are stacked. .

(薄膜トランジスタの製造方法)
基板2としては、シリコン基板、金属基板、プラスチック基板、ガリウム基板、透明電極基板、有機薄膜基板、ガラス基板等を用いることができる。
(Thin Film Transistor Manufacturing Method)
As the substrate 2, a silicon substrate, a metal substrate, a plastic substrate, a gallium substrate, a transparent electrode substrate, an organic thin film substrate, a glass substrate, or the like can be used.

電極材料(ゲート電極3、ソース電極5及びドレイン電極6の材料)は、例えば、アルミニウム、金、銀、銅、モリブデン、チタン、白金、タングステン等の金属や、ITO、IZO、カーボンブラック、フラーレン類、カーボンナノチューブ等の無機材料、ポリチオフェン、ポリアニリン、ポリピロール、ポリフルオレン及びこれらの誘導体等の有機π共役ポリマーを用いることができる。これらの電極材料は、1種単独で用いてもよく、2種以上を併用してもよい。ゲート電極3、ソース電極5、ドレイン電極6のそれぞれにおいて、異なる電極材料を用いることもできる。用いる基板がゲート電極3の機能を有する場合には、ゲート電極3の構成を省略することも可能である。   The electrode material (the material of the gate electrode 3, the source electrode 5, and the drain electrode 6) is, for example, a metal such as aluminum, gold, silver, copper, molybdenum, titanium, platinum, tungsten, ITO, IZO, carbon black, fullerenes. Inorganic materials such as carbon nanotubes, organic π-conjugated polymers such as polythiophene, polyaniline, polypyrrole, polyfluorene, and derivatives thereof can be used. These electrode materials may be used alone or in combination of two or more. Different electrode materials may be used for each of the gate electrode 3, the source electrode 5, and the drain electrode 6. When the substrate to be used has the function of the gate electrode 3, the configuration of the gate electrode 3 can be omitted.

本発明のゲート絶縁層4は基板2とゲート電極3の上に形成される。例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウムなどの無機絶縁膜、ポリイミド、ポリメチルメタクリレート、ポリビニルフェノール、ベンゾシクロブテン等の有機絶縁膜を用いることができる。これらのゲート絶縁層は、1種単独で用いてもよく、2種以上を併用してもよい。本発明のゲート絶縁層はこれらに限定されるものではない。   The gate insulating layer 4 of the present invention is formed on the substrate 2 and the gate electrode 3. For example, an inorganic insulating film such as silicon oxide, silicon nitride, aluminum oxide, hafnium oxide, yttrium oxide, or an organic insulating film such as polyimide, polymethyl methacrylate, polyvinylphenol, or benzocyclobutene can be used. These gate insulating layers may be used individually by 1 type, and may use 2 or more types together. The gate insulating layer of the present invention is not limited to these.

ゲート絶縁層4の形成方法としては、スパッタ法、真空蒸着法等を用いることもできるが、製造方法の簡略化のため、スプレーコート法、印刷法、インクジェット法等、各種の塗布法を用いても良い。基板としてシリコン基板を用いる場合、ゲート絶縁層は、熱による酸化によっても形成することができる。   As a method for forming the gate insulating layer 4, a sputtering method, a vacuum deposition method, or the like can be used. However, in order to simplify the manufacturing method, various coating methods such as a spray coating method, a printing method, and an ink jet method are used. Also good. When a silicon substrate is used as the substrate, the gate insulating layer can also be formed by thermal oxidation.

本発明の半導体層7は、インジウムを含む酸化物半導体材料である。金属はインジウム単独でも複数を組み合わせて用いてもよい。インジウムと組み合わせて用いることが可能な金属としては、Li、Be、B、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、Rb、Sr、Y、Zr、Nb、Mo、Cd、Ir、Sn、Sb、Cs、Ba、La、Hf、Ta、W、Tl、Pb、Bi、Ce、Pr、Nd、Pm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及びLuなどが挙げられ、特に、Mg、Al、Zn、Ga、Sn、Wが好ましい。   The semiconductor layer 7 of the present invention is an oxide semiconductor material containing indium. The metals may be used alone or in combination. The metals that can be used in combination with indium include Li, Be, B, Na, Mg, Al, Si, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn , Ga, Ge, Rb, Sr, Y, Zr, Nb, Mo, Cd, Ir, Sn, Sb, Cs, Ba, La, Hf, Ta, W, Tl, Pb, Bi, Ce, Pr, Nd, Pm , Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu, and Mg, Al, Zn, Ga, Sn, and W are particularly preferable.

これらの組み合わせから、酸化インジウムガリウム亜鉛(InGaZnOx)、酸化インジウムガリウム(InGaOx)、酸化インジウムスズ亜鉛(InSnZnOx)、酸化ガリウム亜鉛(GaZnOx)、酸化インジウムスズ(InSnOx)、酸化インジウム亜鉛(InZnOx)、酸化インジウムアルミニウム(InAlOx)、酸化インジウムマグネシウム(InMgOx)、酸化インジウムアルミニウム亜鉛(InAlZnOx)などの金属酸化物半導体層を形成することができるようになる。なお、何れもx>0である。   From these combinations, indium gallium zinc oxide (InGaZnOx), indium gallium oxide (InGaOx), indium tin zinc oxide (InSnZnOx), gallium zinc oxide (GaZnOx), indium tin oxide (InSnOx), indium zinc oxide (InZnOx), oxide A metal oxide semiconductor layer such as indium aluminum (InAlOx), indium magnesium oxide (InMgOx), or indium aluminum zinc oxide (InAlZnOx) can be formed. In all cases, x> 0.

一般に、半導体化合物を電界効果トランジスタ等に用いる場合、電気的特性や物理的強度等の観点から、その結晶性はアモルファスであることが好ましい。よって、上記のように所望の無機金属塩を用い、アモルファス金属酸化物半導体層を形成すれば、各種特性に優れた電界効果トランジスタ等の半導体デバイスを製造することができるようになる。なお、本明細書において、アモルファスは、X線回折(XRD)測定で、回折ピークが検出されないものや、回折ピークが検出されたとしてもその回折ピークが弱いものをいう。   In general, when a semiconductor compound is used for a field effect transistor or the like, the crystallinity is preferably amorphous from the viewpoint of electrical characteristics, physical strength, and the like. Therefore, if an amorphous metal oxide semiconductor layer is formed using a desired inorganic metal salt as described above, a semiconductor device such as a field effect transistor having excellent characteristics can be manufactured. Note that in this specification, amorphous means a material in which a diffraction peak is not detected by X-ray diffraction (XRD) measurement, or a material having a weak diffraction peak even if a diffraction peak is detected.

インジウムを含有する半導体層7の成膜方法は、CVD法、スパッタリング法、パルスレーザー堆積法、真空蒸着法などの真空法のほか塗布法を用いることができる。塗布法としては、有機金属化合物、金属塩などを含む前駆体溶液を用いる方法、金属酸化物の微粒子を溶液に分散させた分散溶液を用いる方法、及びこれらを混ぜ合わせた溶液を用いる方法などがある。   As a method for forming the semiconductor layer 7 containing indium, a coating method can be used in addition to a vacuum method such as a CVD method, a sputtering method, a pulse laser deposition method, or a vacuum evaporation method. Examples of the coating method include a method using a precursor solution containing an organometallic compound and a metal salt, a method using a dispersion solution in which fine particles of metal oxide are dispersed in a solution, and a method using a solution obtained by mixing these. is there.

有機金属化合物としては、メトキシド、エトキシド、イソプロポキシドなどの金属アルコキシド、有機金属錯体などを使用することができる。   As the organometallic compound, metal alkoxides such as methoxide, ethoxide, isopropoxide, organometallic complexes, and the like can be used.

金属塩としては有機金属塩、無機金属塩等を使用することができる。   As the metal salt, an organic metal salt, an inorganic metal salt, or the like can be used.

前駆体溶液及び分散液に用いられる溶媒としては、水、アルコール類が好ましい。   As a solvent used for the precursor solution and the dispersion, water and alcohols are preferable.

アルコール類としては、例えば、メタノール、n−プロパノール、イソプロパノール、n−ブタノール、2−メチル−1−プロパノール、tert−ブタノール、4−メチル−2−ペンタノール、プロピレングリコールモノメチルエーテルが挙げられる。   Examples of alcohols include methanol, n-propanol, isopropanol, n-butanol, 2-methyl-1-propanol, tert-butanol, 4-methyl-2-pentanol, and propylene glycol monomethyl ether.

塗布方法としては、スピンコート法、ディップコート法、スクリーン印刷法、ロールコート法、インクジェットコート法、ダイコート法、転写印刷法、スプレー法、スリットコート法等を用いることができる。   As the coating method, spin coating, dip coating, screen printing, roll coating, ink jet coating, die coating, transfer printing, spraying, slit coating, and the like can be used.

本発明は、次いで前駆体薄膜を150℃〜400℃で焼成する工程が行われる。焼成時間は特に限定されないが、例えば、3分〜24時間である。   In the present invention, a step of baking the precursor thin film at 150 ° C. to 400 ° C. is then performed. Although baking time is not specifically limited, For example, they are 3 minutes-24 hours.

焼成工程において、前駆体組成物を加熱する方法は制限されず、ホットプレート、IR炉、オーブンなどの汎用性が高く安価な加熱装置を用いることができる。大気圧プラズマ装置、マイクロ波加熱装置等の比較的高価であるものを用いても構わない。焼成工程を行う雰囲気は、空気中、酸素等の酸化雰囲気だけでなく、窒素、ヘリウム、アルゴン等の不活性ガス中で行うこともできる。   In the firing step, the method for heating the precursor composition is not limited, and a highly versatile and inexpensive heating device such as a hot plate, an IR furnace, or an oven can be used. A relatively expensive apparatus such as an atmospheric pressure plasma apparatus or a microwave heating apparatus may be used. The atmosphere in which the firing step is performed can be performed not only in an oxidizing atmosphere such as oxygen and oxygen, but also in an inert gas such as nitrogen, helium, and argon.

上記の塗布・焼成によって金属酸化物半導体層を形成する方法は、スパッタ法等の真空系の成膜装置を用いる場合と比較して、簡易な構成で大面積化が容易となり、移動度の高い緻密性に優れた半導体層7を形成することができるようになる。   The method for forming a metal oxide semiconductor layer by the above-described coating and baking makes it easy to increase the area with a simple configuration and has high mobility as compared with the case of using a vacuum film forming apparatus such as a sputtering method. The semiconductor layer 7 having excellent density can be formed.

半導体層7の厚さは特に限定されないが、例えば1〜100nmとすることができる。好ましくは、3〜15nmである。   Although the thickness of the semiconductor layer 7 is not specifically limited, For example, it can be set as 1-100 nm. Preferably, it is 3-15 nm.

インジウムを含む半導体層7は、例えば、断面図である図2(a)及びそのA−A’線断面図である図2(b)に示す薄膜トランジスタ1Cのように、ソース電極5及びドレイン電極6の間にのみに成膜されていればよい。つまり、そのほかの半導体層は不要であり、バッファ層8を成膜する前に半導体層をパターニングするほうが好ましい。   The semiconductor layer 7 containing indium has, for example, a source electrode 5 and a drain electrode 6 like a thin film transistor 1C shown in FIG. 2A which is a cross-sectional view and FIG. 2B which is a cross-sectional view along the line AA ′. It suffices if the film is formed only during this period. That is, no other semiconductor layer is necessary, and it is preferable to pattern the semiconductor layer before forming the buffer layer 8.

なお、図2(a)〜(b)ではゲート電極3が図示されていないが、これはゲート電極3の機能を有する基板2aを用い、薄膜トランジスタ1Cにてゲート電極3の構成が省略されているためである。   2A to 2B, the gate electrode 3 is not shown, but this uses the substrate 2a having the function of the gate electrode 3, and the configuration of the gate electrode 3 is omitted in the thin film transistor 1C. Because.

半導体層7をパターニングする方法としては、フォトレジスト(例えばTOK製のOPFR−800など)をマスクにして塩酸などによりエッチングする方法がある。不要になったフォトレジストは有機溶媒やアッシングなどによって除去される。   As a method of patterning the semiconductor layer 7, there is a method of etching with hydrochloric acid or the like using a photoresist (for example, OPFR-800 manufactured by TOK) as a mask. The unnecessary photoresist is removed by an organic solvent or ashing.

このように形成されたインジウムを含む半導体層7の電子キャリア濃度は1012〜1018/cmであることが好ましい。電子キャリア濃度は、金属酸化物の組成(構成元素)、組成比、製造条件等を制御することにより調節することができる。 The electron carrier concentration of the semiconductor layer 7 containing indium thus formed is preferably 10 12 to 10 18 / cm 3 . The electron carrier concentration can be adjusted by controlling the composition (constituent element), composition ratio, production conditions and the like of the metal oxide.

なお、半導体層7をパターニングしない場合は、トランジスタよりも十分大きな基板を使用しトランジスタよりも十分離れた領域まで半導体層7を成膜する必要がある。半導体層の上に成膜するバッファ層8と保護層9も半導体層7と同じ領域まで成膜する必要がある。このような薄膜トランジスタ1Dの断面図は図3(a)〜(b)となる。薄膜トランジスタ1Dにおいても、ソース電極5やドレイン電極6が積層される部分を除いて半導体層7の積層方向上面にバッファ層8のみが形成され、バッファ層8が半導体層7を完全に覆うようにして形成されている。   Note that in the case where the semiconductor layer 7 is not patterned, it is necessary to form the semiconductor layer 7 up to a region sufficiently separated from the transistor by using a substrate sufficiently larger than the transistor. The buffer layer 8 and the protective layer 9 formed on the semiconductor layer also need to be formed up to the same region as the semiconductor layer 7. Cross-sectional views of such a thin film transistor 1D are shown in FIGS. Also in the thin film transistor 1D, only the buffer layer 8 is formed on the upper surface in the stacking direction of the semiconductor layer 7 except for the portion where the source electrode 5 and the drain electrode 6 are stacked, and the buffer layer 8 completely covers the semiconductor layer 7. Is formed.

図3(a)〜(b)でもゲート電極3の機能を有する基板2aを用いて薄膜トランジスタ1Dが構成されており、ゲート電極3の構成の図示が省略されている。   3A and 3B, the thin film transistor 1D is configured using the substrate 2a having the function of the gate electrode 3, and the configuration of the gate electrode 3 is not shown.

トランジスタよりも十分離れた領域まで各層を成膜することにより、半導体層側面からの酸素や水が浸入することを防ぐことが可能となり、半導体層への酸素、水の吸着によるバイアスストレス安定性の悪化を抑制することができる。ここでの十分離れた領域の具体例としては、トランジスタの外周から5mmである。5mm以上離れていれば、本発明の効果を得ることができる。しかしながら、寄生容量などバイアスストレス安定性以外の特性が改善することから、半導体をパターニングする方法によりトランジスタを作製した方がよく、この場合、半導体層7を完全に覆うことが容易となる。つまり、十分離れた領域までバッファ層8と保護層9を成膜する必要はなくなる。   By depositing each layer to a region far enough away from the transistor, it is possible to prevent the intrusion of oxygen and water from the side of the semiconductor layer, and the bias stress stability due to adsorption of oxygen and water to the semiconductor layer can be prevented. Deterioration can be suppressed. As a specific example of the sufficiently separated region here, it is 5 mm from the outer periphery of the transistor. If the distance is 5 mm or more, the effect of the present invention can be obtained. However, since characteristics other than bias stress stability such as parasitic capacitance are improved, it is better to fabricate a transistor by a method of patterning a semiconductor. In this case, it is easy to completely cover the semiconductor layer 7. That is, it is not necessary to form the buffer layer 8 and the protective layer 9 in a sufficiently distant area.

バッファ層8は半導体層7を完全に覆うようにして形成される。バッファ層8は保護層9が半導体層7に与える悪影響を緩和することができる。バッファ層8としては、塗布や真空法により成膜可能なSiO、SiN、Alなどの無機酸化膜や塗布法により形成可能な有機絶縁膜が使用可能である。これらのなかで成膜時のエネルギーコストが安いことから塗布法が好ましい。塗布法で無機層を形成する場合、層の中にシラノールのような極性の大きい極性基が残存し易く金属酸化物半導体に悪影響を及ぼす可能性がある。よって、バッファ層は有機層が好ましく、フッ化炭素を含む有機層が低極性であることから最も好ましい。 The buffer layer 8 is formed so as to completely cover the semiconductor layer 7. The buffer layer 8 can mitigate the adverse effect of the protective layer 9 on the semiconductor layer 7. As the buffer layer 8, an inorganic oxide film such as SiO 2 , SiN, or Al 2 O 3 that can be formed by coating or a vacuum method, or an organic insulating film that can be formed by a coating method can be used. Among these, the coating method is preferable because the energy cost during film formation is low. When an inorganic layer is formed by a coating method, a polar group having a large polarity such as silanol tends to remain in the layer, which may adversely affect the metal oxide semiconductor. Therefore, the buffer layer is preferably an organic layer, and the organic layer containing carbon fluoride is most preferable because of its low polarity.

フッ化炭素を含む有機層をバッファ層8として用いる場合、成膜方法は塗布法が選択される。塗布溶液はフッ化炭素を含む化合物と溶媒を含むが、その他の添加材やポリマーを含んでいても良い。   When an organic layer containing fluorocarbon is used as the buffer layer 8, a coating method is selected as the film forming method. The coating solution contains a compound containing fluorocarbon and a solvent, but may contain other additives and polymers.

フッ化炭素を含む化合物は、熱処理によって揮発しない成分であれば制限はなく、例えば、シラン系、チタネート系、アルミネート系などのカップリング剤、高分子量体を使用することができる。高分子量体としてはエーテル性酸素原子を有するフッ素樹脂が挙げられる。エーテル性酸素原子を有するフッ素樹脂の具体例としては、下記一般式(2)〜(4)で示される構造単位を含む樹脂が挙げられる。   The compound containing fluorocarbon is not limited as long as it is a component that does not volatilize by heat treatment. For example, a coupling agent such as silane, titanate, and aluminate, and a high molecular weight substance can be used. Examples of the high molecular weight material include a fluororesin having an etheric oxygen atom. Specific examples of the fluororesin having an etheric oxygen atom include resins containing structural units represented by the following general formulas (2) to (4).

Figure 2016063053
(式中、Zはエーテル性酸素原子を有する炭素原子数1〜3のフルオロアルキレン基である。)
Figure 2016063053
(In the formula, Z is a C 1-3 fluoroalkylene group having an etheric oxygen atom.)

このようなエーテル性酸素原子を有するフッ素樹脂はサイトップ(旭硝子製)などの市販品が入手可能である。また、フッ化炭素を有する公知のポリマーも使用することができ、例えば、ポリアクリレート、ポリメタクリレート、ポリスチレン、ポリエステル、ポリウレタン、ポリオレフィン、塩素化ポリオレフィン、塩化ビニル−酢酸ビニル共重合体、ポリビニルブチラール、アルキド、フェノール樹脂、ポリイミド、ポリアミドなどの絶縁性有機ポリマーを使用することができる。これらのなかで、ポリアクリレート、ポリメタクリレート、フェノール樹脂、ポリイミド、ポリアミドなどが好ましい。   Commercially available products such as Cytop (manufactured by Asahi Glass) are available for such fluororesins having etheric oxygen atoms. Also known polymers having fluorocarbons can be used, such as polyacrylate, polymethacrylate, polystyrene, polyester, polyurethane, polyolefin, chlorinated polyolefin, vinyl chloride-vinyl acetate copolymer, polyvinyl butyral, alkyd. Insulating organic polymers such as phenol resin, polyimide, and polyamide can be used. Among these, polyacrylate, polymethacrylate, phenol resin, polyimide, polyamide and the like are preferable.

バッファ層は金属酸化物半導体層に対して電子供与体や電子受容体として作用しない方が好ましい。つまり、水酸基、カルボニル基、アミド基などの感応基が少ない高分子量体が好ましく、特に上記一般式(2)〜(4)で示される構造単位を主成分とするフッ素樹脂が好適である。   It is preferable that the buffer layer does not act as an electron donor or an electron acceptor with respect to the metal oxide semiconductor layer. That is, a high molecular weight product having few sensitive groups such as a hydroxyl group, a carbonyl group, and an amide group is preferable, and in particular, a fluororesin mainly containing the structural units represented by the general formulas (2) to (4) is preferable.

また、大気中や成膜プロセス中に存在する酸素は金属酸化物半導体層に吸着し電荷の授受を行うため、バッファ層は水に対するバリア性を有する方が好ましい。このような観点からもフッ素樹脂が好適である。   In addition, since oxygen present in the air or during the film formation process is adsorbed to the metal oxide semiconductor layer to transfer charges, the buffer layer preferably has a barrier property against water. From such a viewpoint, a fluororesin is preferable.

フッ化炭素を含む有機層をバッファ層8として用いる場合の成膜方法としては、スピンコート法、ディップコート法、スクリーン印刷法、ロールコート法、インクジェットコート法、ダイコート法、転写印刷法、スプレー法、スリットコート法等を用いることができる。   As a film formation method when an organic layer containing fluorocarbon is used as the buffer layer 8, a spin coating method, a dip coating method, a screen printing method, a roll coating method, an ink jet coating method, a die coating method, a transfer printing method, and a spray method are used. A slit coat method or the like can be used.

塗布後、熱処理を行うことで低分子量成分が揮発しより緻密な膜が形成可能である。この時の熱処理温度は、40℃〜300℃が好ましい。低温の方が、電極や基板に与えるダメージが少ないことからより好ましくは40℃〜180℃である。焼成時間は特に限定されないが、例えば、3分〜24時間である。また、成膜性を良くするなどの目的で2段階以上の熱処理を行ってもよい。2段階以上の熱処理を行う場合、1段目の熱処理条件は40℃〜120℃が好ましい。熱処理雰囲気は大気、窒素、アルゴン、減圧のいずれかから適宜選択することができる。   By applying heat treatment after coating, the low molecular weight components are volatilized and a denser film can be formed. The heat treatment temperature at this time is preferably 40 ° C to 300 ° C. The lower temperature is more preferably 40 ° C. to 180 ° C. because damage to the electrode and the substrate is less. Although baking time is not specifically limited, For example, they are 3 minutes-24 hours. In addition, two or more stages of heat treatment may be performed for the purpose of improving the film formability. In the case where two or more stages of heat treatment are performed, the heat treatment conditions for the first stage are preferably 40 ° C to 120 ° C. The heat treatment atmosphere can be appropriately selected from any of air, nitrogen, argon, and reduced pressure.

熱処理工程において、加熱する方法は制限されず、ホットプレート、IR炉、オーブンなどの汎用性が高く安価な加熱装置を用いることができる。   In the heat treatment step, a heating method is not limited, and a highly versatile and inexpensive heating device such as a hot plate, an IR furnace, or an oven can be used.

上記の塗布・焼成によって保護層9を形成する方法は、CVD法等の真空系の成膜装置を用いる場合と比較して、簡易な構成で大面積化が容易となる。   The method of forming the protective layer 9 by the above-described coating and baking makes it easy to increase the area with a simple configuration as compared with the case where a vacuum film forming apparatus such as a CVD method is used.

バッファ層8の厚さは特に限定されないが、例えば、1〜1000nmとすることができる。水蒸気バリア性の観点を考慮すると特に100〜1000nmが好ましい。バッファ層の好適な比誘電率は2.9以下である。   Although the thickness of the buffer layer 8 is not specifically limited, For example, it can be 1-1000 nm. In view of the water vapor barrier property, 100 to 1000 nm is particularly preferable. A suitable dielectric constant of the buffer layer is 2.9 or less.

なお、フッ化炭素を含有する層10は水蒸気バリア性を有する層である。具体例としては、バッファ層8のフッ化炭素を含有する有機層と同じフッ化炭素を含む化合物が挙げられ、特にエーテル性酸素原子を含むフッ素樹脂がより好ましい。エーテル性酸素原子を含むフッ素樹脂の具体的構造はバッファ層8で例示したものと同様である。   The layer 10 containing fluorocarbon is a layer having a water vapor barrier property. As a specific example, the compound containing the same fluorocarbon as the organic layer containing the fluorocarbon of the buffer layer 8 is mentioned, and especially the fluororesin containing an etheric oxygen atom is more preferable. The specific structure of the fluororesin containing an etheric oxygen atom is the same as that exemplified for the buffer layer 8.

バッファ層8の上に塗布法により形成される保護層9は、ヒドロキシル基を繰り返し単位に含むポリマーと溶媒とを含む保護層形成組成物を塗布し形成することで得られる。   The protective layer 9 formed on the buffer layer 8 by a coating method is obtained by applying and forming a protective layer forming composition containing a polymer containing a hydroxyl group as a repeating unit and a solvent.

金属酸化物半導体層は酸素の吸着によって特性劣化を引き起こすことから、保護層9は、酸素に対するガスバリア性が高い方が良い。酸素ガスバリア性の高い保護層9にするためには、膜密度が高くなる理由から、ヒドロキシル基を多く含む構造の方が好ましい。このような酸素ガスバリア性の高い保護層9を得るためには、ヒドロキシル基を繰り返し単位に含むポリマーは、下記一般式(1)で表される構造単位を含むポリマーであることが好ましい。   Since the metal oxide semiconductor layer causes characteristic deterioration due to adsorption of oxygen, the protective layer 9 should have a higher gas barrier property against oxygen. In order to obtain the protective layer 9 having a high oxygen gas barrier property, a structure containing a large number of hydroxyl groups is preferable because the film density is increased. In order to obtain such a protective layer 9 having a high oxygen gas barrier property, the polymer containing a hydroxyl group in a repeating unit is preferably a polymer containing a structural unit represented by the following general formula (1).

Figure 2016063053
(式中、Rは、それぞれ単独に、水素原子又は炭素原子数1〜12のアルキル基、Xは、単結合、カルボニル基、スルホニル基、炭素原子数1〜12の有機基からなる群より選択される1種である。)
Figure 2016063053
(In the formula, each R is independently a hydrogen atom or an alkyl group having 1 to 12 carbon atoms, and X is a single bond, a carbonyl group, a sulfonyl group, or an organic group having 1 to 12 carbon atoms. 1 type.)

一般式(1)中のRは、単結合、メチル基、エチル基などの炭素原子数1〜12のアルキル基であるが、膜密度が高くなることから特に水素原子が好ましい。一般式(1)中のXは単結合、カルボニル基、スルホニル基、炭素原子数1〜12の直鎖もしくは分岐構造を有するアルキレン基、炭素原子数1〜12の2価の有機基である。炭素原子数1〜12の2価の有機基の具体例としては、下記一般式(X−1)で表される2価の有機基が挙げられる。これらの中で、特に単結合、カルボニル基、下記一般式(X−1)の基が好適である。   R in the general formula (1) is an alkyl group having 1 to 12 carbon atoms such as a single bond, a methyl group, or an ethyl group, and a hydrogen atom is particularly preferable because the film density increases. X in the general formula (1) is a single bond, a carbonyl group, a sulfonyl group, a linear or branched alkylene group having 1 to 12 carbon atoms, or a divalent organic group having 1 to 12 carbon atoms. Specific examples of the divalent organic group having 1 to 12 carbon atoms include divalent organic groups represented by the following general formula (X-1). Among these, a single bond, a carbonyl group, and a group represented by the following general formula (X-1) are particularly preferable.

Figure 2016063053
(式中、Rは、それぞれ単独に、水素原子、又は炭素原子数1〜3のアルキル基を表す。)
Figure 2016063053
(In the formula, each R 2 independently represents a hydrogen atom or an alkyl group having 1 to 3 carbon atoms.)

なお、一般式(1)のXとしては、下記ヒドロキシル基含有重合性ビニルモノマーの構造由来の2価の有機基を用いることもできる。   In addition, as X of General formula (1), the bivalent organic group derived from the structure of the following hydroxyl group containing polymeric vinyl monomer can also be used.

一般式(1)の構造単位を含むポリマーにおいて、一般式(1)の単位構造の割合は、ガスバリア性の観点から40モル%以上が好ましく、60モル%以上がより好ましく、90モル%以上がさらに好ましい。   In the polymer containing the structural unit of the general formula (1), the proportion of the unit structure of the general formula (1) is preferably 40 mol% or more, more preferably 60 mol% or more, more preferably 90 mol% or more from the viewpoint of gas barrier properties. Further preferred.

一般式(1)の構造単位を含むポリマーは、酸素ガスバリア性の観点から、ヒドロキシル基を繰り返し単位に含むポリマーと溶媒とを含む保護層形成組成物に含まれる総固形分の60質量%であることが好ましく、より好ましくは70質量%であり、さらに好ましくは90質量%である。   From the viewpoint of oxygen gas barrier properties, the polymer containing the structural unit of the general formula (1) is 60% by mass of the total solid content contained in the protective layer forming composition containing a polymer containing a hydroxyl group as a repeating unit and a solvent. More preferably, it is 70 mass%, More preferably, it is 90 mass%.

ヒドロキシル基を繰り返し単位に含むポリマーは、例えば、少なくとも1種以上のヒドロキシル基含有重合性ビニルモノマーを含む重合性モノマーを重合することで得ることができる。   The polymer containing a hydroxyl group in a repeating unit can be obtained, for example, by polymerizing a polymerizable monomer containing at least one hydroxyl group-containing polymerizable vinyl monomer.

ヒドロキシル基含有重合性ビニルモノマーの具体例としては、ヒドロキシエチル(メタ)アクリレート、(メタ)アクリル酸ヒドロキシプロピル、(メタ)アクリル酸−2−ヒドロキシエチル、(メタ)アクリル酸−2−ヒドロキシプロピル、(メタ)アクリル酸−2−ヒドロキシブチル、(メタ)アクリル酸−3−ヒドロキシブチル、(メタ)アクリル酸−2−ヒドロキシプロピル、(メタ)アクリル酸−3−ヒドロキシブチル、(メタ)アクリル酸−2−メトキシエチル、(メタ)アクリル酸−3−メトキシブチル、2,3−ジヒドロキシプロピル(メタ)アクリレート、4−ヒドロキシブチル(メタ)アクリレート、3,4−ジヒドロキシブチル(メタ)アクリレートなどの(メタ)アクリル酸ヒドロキシアルキル、ヒドロキシスチレン、N−メチロール(メタ)アクリルアミド、(メタ)アリルアルコール、クロチルアルコール、イソクロチルアルコール、1−ブテン−3−オール、2−ブテン−1−オール、2−ブテン−1,4−ジオール、プロパルギルアルコール、2−ヒドロキシエチルプロペニルエーテル、庶糖アリルエーテル、(メタ)アクリル酸−2−ヒドロキシ−3−フェニルオキシプロピル、(メタ)アクリル酸ヒドロキシブチル、(メタ)アクリ酸グリシジルと(メタ)アクリル酸のハーフエステル化物、ビスフェノール型エポキシ樹脂と(メタ)アクリル酸のハーフエステル化物、ジエチレングリコールモノ(メタ)アクリレート、ジプロピレングリコールモノ(メタ)アクリレート、ポリエチレングリコールモノ(メタ)アクリレート、アクリル酸ポリアルキレングリコール、3−クロロヒドロキシプロピルアクリレート、2−ヒドロキシエチルアクリルアミド、ビニルホスホン酸、ビニルスルホン酸、Placcel FM1((メタ)アクリル酸−2−ヒドロキシエチル−カプロラクトン付加物:Daicel Chemical Industriesの製品)、プラクセルFA及びFMシリーズとして知られる2−ヒドロキシエチル(メタ)アクリレートとカプロラクトンとの付加反応生成物などが挙げられる。   Specific examples of the hydroxyl group-containing polymerizable vinyl monomer include hydroxyethyl (meth) acrylate, hydroxypropyl (meth) acrylate, 2-hydroxyethyl (meth) acrylate, 2-hydroxypropyl (meth) acrylate, (Meth) acrylic acid-2-hydroxybutyl, (meth) acrylic acid-3-hydroxybutyl, (meth) acrylic acid-2-hydroxypropyl, (meth) acrylic acid-3-hydroxybutyl, (meth) acrylic acid- (Methoxy) such as 2-methoxyethyl, 3-methoxybutyl (meth) acrylate, 2,3-dihydroxypropyl (meth) acrylate, 4-hydroxybutyl (meth) acrylate, 3,4-dihydroxybutyl (meth) acrylate, etc. ) Hydroxyalkyl acrylate, hydroxy styrene N-methylol (meth) acrylamide, (meth) allyl alcohol, crotyl alcohol, isocrotyl alcohol, 1-buten-3-ol, 2-buten-1-ol, 2-butene-1,4-diol, Propargyl alcohol, 2-hydroxyethyl propenyl ether, sucrose allyl ether, (meth) acrylic acid-2-hydroxy-3-phenyloxypropyl, hydroxybutyl (meth) acrylate, glycidyl (meth) acrylate and (meth) acrylic acid Half esterified product of bisphenol type epoxy resin and (meth) acrylic acid, diethylene glycol mono (meth) acrylate, dipropylene glycol mono (meth) acrylate, polyethylene glycol mono (meth) acrylate, acrylic acid poly Alkylene glycol, 3-chlorohydroxypropyl acrylate, 2-hydroxyethyl acrylamide, vinyl phosphonic acid, vinyl sulfonic acid, Placcel FM1 ((meth) acrylic acid-2-hydroxyethyl-caprolactone adduct: product of Daicel Chemical Industries), Plaxel Examples include addition reaction products of 2-hydroxyethyl (meth) acrylate and caprolactone known as FA and FM series.

また、ガスバリア性が損なわれない範囲において、ヒドロキシル基含有重合性ビニルモノマー以外の重合性モノマーを組み合わせて用いることができる。このような重合性モノマーとしては、例えば、アクリロニトリルなどのシアノ基含有モノマー、酢酸ビニルなどのビニルエステル類、スチレン、フェノキシエチル(メタ)アクリレート、ベンジル(メタ)アクリレートなどの芳香族ビニル化合物や、アクリルアミド、ジメチルアクリルアミド、ジエチルアクリルアミドなどのアミド基含有モノマー、N,N−ジメチルアミノエチル(メタ)アクリレート、N,N−ジメチルアミノプロピル(メタ)アクリレートなどのアミノ基含有モノマー、グリシジル(メタ)アクリレート、アリルグリシジルエーテルなどのエポキシ基含有モノマー、N−アクリロイルモルホリン、ビニルエチルエーテル、ブチルビニルエーテル、などのビニルエーテル類、(メタ)アクリル酸、カルボキシエチルアクリレートなどのカルボキシル基含有モノマー等の架橋化基点として働く官能基を有する成分、塩化ビニル、臭化ビニル、塩化ビニリデンが挙げられる。以上の成分は、1種又は2種以上併用することも可能である。   In addition, polymerizable monomers other than hydroxyl group-containing polymerizable vinyl monomers can be used in combination as long as the gas barrier properties are not impaired. Examples of such polymerizable monomers include cyano group-containing monomers such as acrylonitrile, vinyl esters such as vinyl acetate, aromatic vinyl compounds such as styrene, phenoxyethyl (meth) acrylate, and benzyl (meth) acrylate, and acrylamide. Amide group-containing monomers such as dimethylacrylamide and diethylacrylamide, amino group-containing monomers such as N, N-dimethylaminoethyl (meth) acrylate, N, N-dimethylaminopropyl (meth) acrylate, glycidyl (meth) acrylate, allyl Epoxy group-containing monomers such as glycidyl ether, vinyl ethers such as N-acryloylmorpholine, vinyl ethyl ether, butyl vinyl ether, (meth) acrylic acid, carboxyethyl acrylic Component having a functional group that acts as a crosslinking base point, such as a carboxyl group-containing monomers such as over preparative, vinyl chloride, vinyl bromide, vinylidene chloride. The above components can be used alone or in combination of two or more.

少なくとも1種以上のヒドロキシル基含有重合性ビニルモノマーを含む重合性モノマーを重合することで得ることができるポリマーにおける、ヒドロキシル基含有重合性ビニルモノマー以外の重合性モノマーの含有量は60モル%未満が好ましく、40モル%未満がより好ましく、10モル%未満がさらに好ましい。   In the polymer obtained by polymerizing a polymerizable monomer containing at least one hydroxyl group-containing polymerizable vinyl monomer, the content of polymerizable monomers other than the hydroxyl group-containing polymerizable vinyl monomer is less than 60 mol%. Preferably, it is less than 40 mol%, more preferably less than 10 mol%.

ヒドロキシル基を繰り返し単位に含むポリマーは、少なくとも1種以上の加水分解によりヒドロキシル基を生成する基を有する重合性ビニルモノマーを含む重合性モノマーを重合し加水分解することにより得ることができる。   A polymer containing a hydroxyl group in a repeating unit can be obtained by polymerizing and hydrolyzing a polymerizable monomer containing a polymerizable vinyl monomer having a group that generates a hydroxyl group by at least one kind of hydrolysis.

少なくとも1種以上の加水分解によりヒドロキシル基を生成する基を有する重合性ビニルモノマーの具体例としては、ギ酸ビニル、酢酸ビニル、プロピオン酸ビニル、ピバリン酸ビニル等のビニルエステル、アセトキシスチレンが挙げられる。これらビニルエステル又はアセトキシスチレンを重合してなる重合体は、アルカリ加水分解(けん化)によりヒドロキシル基が生成し一般式(1)においてRが水素原子、Xが単結合からなる構造単位又は一般式(1)においてRが水素原子、Xがフェニレン基を有する構造単位が得られる。エステル部は完全にヒドロキシ基に変換(完全けん化)していてもよく、一部だけがヒドロキシル基に変換(部分けん化)して用いても良い。   Specific examples of the polymerizable vinyl monomer having a group that generates a hydroxyl group by hydrolysis of at least one kind include vinyl esters such as vinyl formate, vinyl acetate, vinyl propionate, and vinyl pivalate, and acetoxystyrene. A polymer obtained by polymerizing these vinyl esters or acetoxystyrene has a hydroxyl group formed by alkali hydrolysis (saponification), and in the general formula (1), R is a hydrogen atom and X is a structural unit or a general formula ( In 1), a structural unit having R as a hydrogen atom and X as a phenylene group is obtained. The ester part may be completely converted to a hydroxy group (completely saponified), or only a part may be converted to a hydroxyl group (partially saponified).

このヒドロキシル基に変換された割合をけん化度といい、ガスバリア性の観点からは、けん化度は51モル%以上が好ましく、70モル%以上がより好ましく、97モル%以上が最も好ましい。このようなビニルエステル又はアセトキシスチレンの重合体をけん化することで得られるポリマーは市販品が入手可能であり、例えば、ポリビニルアルコール(シグマアルドリッチ)、ポリビニルフェノール(シグマアルドリッチ)などが入手可能である。   The ratio converted to the hydroxyl group is called saponification degree. From the viewpoint of gas barrier properties, the saponification degree is preferably 51 mol% or more, more preferably 70 mol% or more, and most preferably 97 mol% or more. As the polymer obtained by saponifying such a polymer of vinyl ester or acetoxystyrene, commercially available products are available, for example, polyvinyl alcohol (Sigma Aldrich), polyvinyl phenol (Sigma Aldrich), and the like.

またガスバリア性が損なわれない範囲において、ヒドロキシル基を生成する基を有する重合性ビニルモノマー以外の重合性モノマーを組み合わせて用いることができる。このような重合性モノマーとしては、例えばアクリル酸、メタクリル酸、(無水)フタル酸、(無水)マレイン酸、(無水)イタコン酸、アクリロニトリル、メタクリロニトリル、アクリルアミド−2−メチルプロパンスルホン酸又はそのナトリウム塩、ビニルスルホン酸ナトリウム、アリルスルホン酸ナトリウム、エチルビニルエーテル、ブチルビニルエーテル、塩化ビニル、臭化ビニル、フッ化ビニル、塩化ビニリデン、フッ化ビニリデン、テトラフルオロエチレン等が挙げられる。少なくとも1種以上の加水分解によりヒドロキシル基を生成する基を有する重合性ビニルモノマーを含む重合性モノマーを重合し加水分解することにより得ることができるポリマーにおいて、ヒドロキシル基を生成する基を有する重合性ビニルモノマー以外の重合性モノマーの含有量は60モル%未満が好ましく、40モル%未満がより好ましく、10モル%未満がさらに好ましい。   In addition, a polymerizable monomer other than the polymerizable vinyl monomer having a group that generates a hydroxyl group can be used in combination as long as the gas barrier property is not impaired. Examples of such a polymerizable monomer include acrylic acid, methacrylic acid, (anhydrous) phthalic acid, (anhydrous) maleic acid, (anhydrous) itaconic acid, acrylonitrile, methacrylonitrile, acrylamido-2-methylpropanesulfonic acid or its Examples thereof include sodium salt, sodium vinyl sulfonate, sodium allyl sulfonate, ethyl vinyl ether, butyl vinyl ether, vinyl chloride, vinyl bromide, vinyl fluoride, vinylidene chloride, vinylidene fluoride, tetrafluoroethylene and the like. Polymerization having a hydroxyl group-forming polymer in a polymer obtained by polymerizing and hydrolyzing a polymerizable monomer containing a polymerizable vinyl monomer having a hydroxyl group-producing group by at least one kind of hydrolysis The content of polymerizable monomers other than vinyl monomers is preferably less than 60 mol%, more preferably less than 40 mol%, and even more preferably less than 10 mol%.

本発明において、ヒドロキシル基を繰り返し単位に含むポリマーの重量平均分子量Mwは2,000から300,000の範囲が好ましく、より好ましくは5,000から130,000である。   In the present invention, the polymer having a hydroxyl group as a repeating unit preferably has a weight average molecular weight Mw of 2,000 to 300,000, more preferably 5,000 to 130,000.

ヒドロキシル基を繰り返し単位に含むポリマーと溶媒とを含む保護層形成組成物の溶媒としては、ポリマーを溶解するものであれば制限はなく、例えば、水、アルコール類、フェノール類、エーテル類、ケトン類、エステル類、含窒素化合物、含硫黄化合物、炭化水素が好ましい。   The solvent for the protective layer-forming composition containing a polymer containing a hydroxyl group as a repeating unit and a solvent is not limited as long as it dissolves the polymer. For example, water, alcohols, phenols, ethers, ketones , Esters, nitrogen-containing compounds, sulfur-containing compounds and hydrocarbons are preferred.

アルコール類としては、例えば、メタノール、n−プロパノール、イソプロパノール、n−ブタノール、2−メチル−1−プロパノール、tert−ブタノール、4−メチル−2−ペンタノール、ベンジルアルコール、α−テルピネオール、エチレングリコール、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテル、プロピレングリコールモノブチルエーテル、グリセリン、ジエチレングリコール、トリエチレングリコール、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、プロピレングリコールモノメチルエーテルが挙げられる。   Examples of alcohols include methanol, n-propanol, isopropanol, n-butanol, 2-methyl-1-propanol, tert-butanol, 4-methyl-2-pentanol, benzyl alcohol, α-terpineol, ethylene glycol, Propylene glycol, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate, propylene glycol monoethyl ether, propylene glycol monobutyl ether, glycerin, diethylene glycol, triethylene glycol, ethylene glycol monomethyl ether, ethylene glycol monoethyl ether, propylene glycol monomethyl ether It is done.

フェノール類としては、例えば、フェノール、o−クレゾール、m−クレゾール、p−クレゾールが挙げられる。   Examples of phenols include phenol, o-cresol, m-cresol, and p-cresol.

エーテル類としては、例えば、ジオキサン、フルフラール、エチレングリコールジメチルエーテル、メチルセロソルブ、エチルセロソルブ、ブチルセロソルブ、エチルカルビトール、ブチルカルビトール、イソブチルカルビトール、ジプロピレングリコールモノメチルエーテル、ブチルカルビトールアセテート、メチルセロソルブアセテート、エチルセロソルブアセテート、プロピレングリコールモノエチルエーテルアセテート、プロピレングリコールプロピルエーテルアセテート、プロピレングリコールモノブチルエーテルアセテート、エピクロロヒドリンが挙げられる。   Examples of ethers include dioxane, furfural, ethylene glycol dimethyl ether, methyl cellosolve, ethyl cellosolve, butyl cellosolve, ethyl carbitol, butyl carbitol, isobutyl carbitol, dipropylene glycol monomethyl ether, butyl carbitol acetate, methyl cellosolve acetate, Examples include ethyl cellosolve acetate, propylene glycol monoethyl ether acetate, propylene glycol propyl ether acetate, propylene glycol monobutyl ether acetate, and epichlorohydrin.

ケトン類としては、例えば、アセトン、メチルエチルケトン、2−メチル−4−ペンタノン、ジアセトンアルコール、シクロペンタノン、シクロヘキサノン、アセトフェノンが挙げられる。   Examples of ketones include acetone, methyl ethyl ketone, 2-methyl-4-pentanone, diacetone alcohol, cyclopentanone, cyclohexanone, and acetophenone.

エステル類としては、例えば、ギ酸メチル、ギ酸エチル、酢酸メチル、酢酸エチル、酢酸−n−ブチル、酢酸イソブチル、酢酸−3−メトキシブチル、酢酸−n−ペンチル、プロピオン酸エチル、乳酸エチル、安息香酸メチル、マロン酸ジエチル、フタル酸ジメチル、フタル酸ジエチル、炭酸ジエチル、炭酸エチレン、炭酸プロピレン、セロソルブアセテート、ブチルカルビトールアセテート、アセト酢酸エチル、シアノ酢酸メチル、シアノ酢酸エチルが挙げられる。   Examples of esters include methyl formate, ethyl formate, methyl acetate, ethyl acetate, n-butyl acetate, isobutyl acetate, 3-methoxybutyl acetate, n-pentyl acetate, ethyl propionate, ethyl lactate, benzoic acid Examples thereof include methyl, diethyl malonate, dimethyl phthalate, diethyl phthalate, diethyl carbonate, ethylene carbonate, propylene carbonate, cellosolve acetate, butyl carbitol acetate, ethyl acetoacetate, methyl cyanoacetate and ethyl cyanoacetate.

含窒素化合物としては、例えば、ニトロメタン、ニトロベンゼン、アセトニトリル、プロピオニトリル、スクシノニトリル、バレロニトリル、ベンゾニトリル、エチルアミン、ジエチルアミン、エチレンジアミン、アニリン、N−メチルアニリン、N,N−ジメチルアニリン、o−トルイジン、p−トルイジン、ピペリジン、ピリジン、α−ピコリン、2,6−ルチジン、キノリン、プロピレンジアミン、ホルムアミド、N−メチルホルムアミド、N,N−ジメチルホルムアミド、N,N−ジエチルホルムアミド、アセトアミド、N−メチルアセトアミド、N−メチルプロピオンアミド、N,N,N’,N’−テトラメチル尿素、N−メチルピロリドンが挙げられる。   Examples of the nitrogen-containing compound include nitromethane, nitrobenzene, acetonitrile, propionitrile, succinonitrile, valeronitrile, benzonitrile, ethylamine, diethylamine, ethylenediamine, aniline, N-methylaniline, N, N-dimethylaniline, o- Toluidine, p-toluidine, piperidine, pyridine, α-picoline, 2,6-lutidine, quinoline, propylenediamine, formamide, N-methylformamide, N, N-dimethylformamide, N, N-diethylformamide, acetamide, N- Examples include methylacetamide, N-methylpropionamide, N, N, N ′, N′-tetramethylurea and N-methylpyrrolidone.

含硫黄化合物としては、例えば、ジメチルスルホキシド、スルホランが挙げられる。炭化水素としては、例えば、ベンゼン、トルエン、キシレン、メシチレン、p−シメン、ナフタレン、シクロヘキシルベンゼン、シクロヘキセンなどを挙げることができ、これらのうち1種又は2種以上を使用することができる。これらのなかでも、ジメチルスルホキシド、水、あるいはグリセリンと水の混合溶媒が好適に使用される。ヒドロキシル基を繰り返し単位に含むポリマーの濃度は1〜40質量%が好適であり、2〜30質量%がより好適であり、3〜20質量%が最も好適である。   Examples of the sulfur-containing compound include dimethyl sulfoxide and sulfolane. Examples of the hydrocarbon include benzene, toluene, xylene, mesitylene, p-cymene, naphthalene, cyclohexylbenzene, and cyclohexene, and one or more of these can be used. Among these, dimethyl sulfoxide, water, or a mixed solvent of glycerin and water is preferably used. 1-40 mass% is suitable for the density | concentration of the polymer which contains a hydroxyl group in a repeating unit, 2-30 mass% is more suitable, and 3-20 mass% is the most suitable.

保護層形成組成物には必要に応じて、可塑剤、界面活性剤、架橋剤などが含有されていてもよい。   The protective layer forming composition may contain a plasticizer, a surfactant, a cross-linking agent and the like, if necessary.

含有することができる可塑剤としては、多価アルコールが好ましく用いられ、その具体例として、例えば、エチレングリコール、グリセリン、プロピレングリコール、ジエチレングリコール、ジグリセリン、トリエチレングリコール、テトラエチレングリコール、トリメチロールプロパンなどを挙げることができる。これらの多価アルコールは単独で又は2種以上を組み合わせて使用することができる。   As the plasticizer that can be contained, polyhydric alcohol is preferably used, and specific examples thereof include, for example, ethylene glycol, glycerin, propylene glycol, diethylene glycol, diglycerin, triethylene glycol, tetraethylene glycol, trimethylolpropane and the like. Can be mentioned. These polyhydric alcohols can be used alone or in combination of two or more.

多価アルコールの添加量としては、ヒドロキシル基を繰り返し単位に含むポリマー100質量部に対して1〜30質量部が好ましく、1〜25質量部がより好ましく、特に1〜20質量部が最も好ましい。20質量部より多いとガスバリア性が低下する恐れがある。   As addition amount of a polyhydric alcohol, 1-30 mass parts is preferable with respect to 100 mass parts of polymers which contain a hydroxyl group in a repeating unit, 1-25 mass parts is more preferable, Especially 1-20 mass parts is the most preferable. If the amount is more than 20 parts by mass, the gas barrier property may be lowered.

含有することができる界面活性剤の種類には特に限定はないが、ノニオン性の界面活性剤が好ましい。ノニオン性界面活性剤としては、例えば、ポリオキシエチレンオレイルエーテルなどのアルキルエーテル型、ポリオキシエチレンオクチルフェニルエーテルなどのアルキルフェニルエーテル型、ポリオキシエチレンラウレートなどのアルキルエステル型、ポリオキシエチレンラウリルアミノエーテルなどのアルキルアミン型、ポリオキシエチレンラウリン酸アミドなどのアルキルアミド型、ポリオキシエチレンポリオキシプロピレンエーテルなどのポリプロピレングリコールエーテル型、オレイン酸ジエタノールアミドなどのアルカノールアミド型、ポリオキシアルキレンアリルフェニルエーテルなどのアリルフェニルエーテル型などのノニオン性界面活性剤が好適である。これらの界面活性剤は単独で又は2種以上を組み合わせて使用することができる。   There is no particular limitation on the type of surfactant that can be contained, but nonionic surfactants are preferred. Nonionic surfactants include, for example, alkyl ether types such as polyoxyethylene oleyl ether, alkylphenyl ether types such as polyoxyethylene octylphenyl ether, alkyl ester types such as polyoxyethylene laurate, and polyoxyethylene laurylamino. Alkylamine type such as ether, alkylamide type such as polyoxyethylene lauric acid amide, polypropylene glycol ether type such as polyoxyethylene polyoxypropylene ether, alkanolamide type such as oleic acid diethanolamide, polyoxyalkylene allyl phenyl ether, etc. Nonionic surfactants such as allyl phenyl ether type are preferred. These surfactants can be used alone or in combination of two or more.

界面活性剤の添加量としては、ヒドロキシル基を繰り返し単位に含むポリマー100質量部に対して0.01〜1質量部が好ましく、0.02〜0.5質量部がより好ましく、特に0.05〜0.3質量部が最も好ましい。0.01質量部より少ないと界面活性剤の効果が表れず、1質量部より多いと、ガスバリア性を悪化させる恐れがある。   As addition amount of surfactant, 0.01-1 mass part is preferable with respect to 100 mass parts of polymers which contain a hydroxyl group in a repeating unit, 0.02-0.5 mass part is more preferable, Especially 0.05 -0.3 parts by mass is most preferred. When the amount is less than 0.01 part by mass, the effect of the surfactant does not appear, and when the amount is more than 1 part by mass, the gas barrier property may be deteriorated.

含有することができる架橋剤としては、ポリイソシアネート化合物、エポキシ化合物、アジリジン化合物などヒドロキシル基、アミノ基、アミド基などと反応しうる化合物を架橋剤として用いることができる。中でも、ポリイソシアネート化合物やエポキシ化合物が特に好ましく用いられる。   As a crosslinking agent that can be contained, a compound capable of reacting with a hydroxyl group, an amino group, an amide group, or the like such as a polyisocyanate compound, an epoxy compound, or an aziridine compound can be used as the crosslinking agent. Of these, polyisocyanate compounds and epoxy compounds are particularly preferably used.

前記ポリイソシアネート化合物としては、例えばブチレンジイソシアネート、ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類、シクロペンチレンジイソシアネート、シクロヘキシレンジイソシアネート、イソホロンジイソシアネートなどの脂環族イソシアネート類、2,4−トリレンジイソシアネート、4,4′−ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ジイソシアネート類、トリメチロールプロパン/トリレンジイソシアネート3量体付加物(商品名コロネートL)、トリメチロールプロパン/ヘキサメチレンジイソシアネート3量体付加物(商品名コロネートHL)、ヘキサメチレンジイソシアネートのイソシアヌレート体(商品名コロネートHX)[いずれも日本ポリウレタン工業(株)製]などのイソシアネート付加物などが挙げられる。エポキシ化合物としてはN,N,N’,N’−テトラグリシジル−m−キシレンジアミン(商品名TETRAD−X)や1,3−ビス(N,N−ジグリシジルアミノメチル)シクロヘキサン(商品名TETRAD−C)[いずれも三菱瓦斯化学(株)製]などが挙げられる。これらの架橋剤は単独で又は2種以上の混合系で使用される。架橋剤の使用量は、架橋すべきポリマーとのバランスにより、さらには、保護層としての特性によって適宜選択される。   Examples of the polyisocyanate compound include lower aliphatic polyisocyanates such as butylene diisocyanate and hexamethylene diisocyanate, alicyclic isocyanates such as cyclopentylene diisocyanate, cyclohexylene diisocyanate, and isophorone diisocyanate, 2,4-tolylene diisocyanate, Aromatic diisocyanates such as 4,4'-diphenylmethane diisocyanate and xylylene diisocyanate, trimethylolpropane / tolylene diisocyanate trimer adduct (trade name Coronate L), trimethylolpropane / hexamethylene diisocyanate trimer adduct ( Product name Coronate HL), isocyanurate form of hexamethylene diisocyanate (Product name Coronate HX) [all Nippon Poly Urethane Kogyo Co., Ltd.] and the like isocyanate adducts such. Examples of the epoxy compound include N, N, N ′, N′-tetraglycidyl-m-xylenediamine (trade name: TETRAD-X) and 1,3-bis (N, N-diglycidylaminomethyl) cyclohexane (trade name: TETRAD- C) [all manufactured by Mitsubishi Gas Chemical Co., Ltd.]. These crosslinking agents are used alone or in a mixture of two or more. The amount of the crosslinking agent to be used is appropriately selected according to the balance with the polymer to be crosslinked and further according to the properties as a protective layer.

ヒドロキシル基を繰り返し単位に含むポリマーと溶媒とを含む保護層形成組成物の塗布方法としては、スピンコート法、ディップコート法、スクリーン印刷法、ロールコート法、インクジェットコート法、ダイコート法、転写印刷法、スプレー法、スリットコート法等を用いることができる。   As a coating method of a protective layer forming composition containing a polymer containing a hydroxyl group in a repeating unit and a solvent, a spin coating method, a dip coating method, a screen printing method, a roll coating method, an ink jet coating method, a die coating method, a transfer printing method A spray method, a slit coat method, or the like can be used.

塗布後、熱処理を行うことで低分子量成分が揮発しより緻密な膜が形成可能である。この時の熱処理温度は、40℃〜300℃が好ましい。低温の方が、電極や基板に与えるダメージが少ないことからより好ましくは40℃〜180℃である。焼成時間は特に限定されないが、例えば、3分〜24時間である。また、成膜性を良くするなどの目的で2段階以上の熱処理を行ってもよい。2段階以上の熱処理を行う場合、1段目の熱処理条件は40℃〜120℃が好ましい。熱処理雰囲気は大気、窒素、アルゴン、減圧のいずれかから適宜選択することができる。   By applying heat treatment after coating, the low molecular weight components are volatilized and a denser film can be formed. The heat treatment temperature at this time is preferably 40 ° C to 300 ° C. The lower temperature is more preferably 40 ° C. to 180 ° C. because damage to the electrode and the substrate is less. Although baking time is not specifically limited, For example, they are 3 minutes-24 hours. In addition, two or more stages of heat treatment may be performed for the purpose of improving the film formability. In the case where two or more stages of heat treatment are performed, the heat treatment conditions for the first stage are preferably 40 ° C to 120 ° C. The heat treatment atmosphere can be appropriately selected from any of air, nitrogen, argon, and reduced pressure.

熱処理工程において、加熱する方法は制限されず、ホットプレート、IR炉、オーブンなどの汎用性が高く安価な加熱装置を用いることができる。   In the heat treatment step, a heating method is not limited, and a highly versatile and inexpensive heating device such as a hot plate, an IR furnace, or an oven can be used.

上記の塗布・焼成によって保護層9を形成する方法は、CVD法等の真空系の成膜装置を用いる場合と比較して、簡易な構成で大面積化が容易となる。   The method of forming the protective layer 9 by the above-described coating and baking makes it easy to increase the area with a simple configuration as compared with the case where a vacuum film forming apparatus such as a CVD method is used.

保護層9の厚さは特に限定されないが、例えば500nm〜30μmとすることができる。好ましくは、1μm〜10μmである。   Although the thickness of the protective layer 9 is not specifically limited, For example, it can be 500 nm-30 micrometers. Preferably, it is 1 μm to 10 μm.

比誘電率は膜の密度と相関がある物性値であることから、値が高い方が膜密度が高い膜である。つまり、水分バリア性の観点から比誘電率は3.0〜15.0であることが好ましい。   Since the relative dielectric constant is a physical property value having a correlation with the film density, a film having a higher value has a higher film density. That is, the relative dielectric constant is preferably 3.0 to 15.0 from the viewpoint of moisture barrier properties.

以下、実施例に基づいて更に詳述するが、本発明はこの実施例により何ら限定されるものではない。   Hereinafter, the present invention will be described in more detail based on examples, but the present invention is not limited to the examples.

本実施例で行った評価方法は下記の通りである。   The evaluation methods performed in this example are as follows.

<薄膜トランジスタの移動度測定>
薄膜トランジスタの伝達特性から金属酸化物半導体の移動度を計算した。伝達特性の測定は、ソースメーター2635と2400(共にKEITHLEY社)を用いた。薄膜トランジスタはノイズの影響を軽減するためシールドケース内に設置した。シールドケース内は、遮光、大気圧、25±2℃、湿度92±5%に保った。
<Measurement of mobility of thin film transistor>
The mobility of the metal oxide semiconductor was calculated from the transfer characteristics of the thin film transistor. For the measurement of the transfer characteristics, source meters 2635 and 2400 (both KEITHLEY) were used. The thin film transistor was installed in a shield case to reduce the influence of noise. The inside of the shield case was kept at light shielding, atmospheric pressure, 25 ± 2 ° C., and humidity 92 ± 5%.

伝達特性は、ゲート電圧Vを−30Vから+30Vまで0.5Vステップで掃引(Sweep)し、ドレイン電圧Vを+20Vとしたときの、ソース電極5及びドレイン電極6の間に流れる電流(ドレイン電流)Iから測定した。 Transfer characteristic, swept 0.5V step the gate voltage V G from -30V to + 30 V to (Sweep), when the drain voltage V D and + 20V, the current flowing between the source electrode 5 and drain electrode 6 (drain Current) Measured from ID .

飽和状態におけるドレイン電流Iは下記式で表すことができる。金属酸化物半導体の移動度μは、ドレイン電流Iの絶対値の平方根を縦軸に、ゲート電圧Vを横軸にプロットしたときのグラフの傾きから求めることができる。本発明では、下記式を用いて移動度を算出した。 The drain current ID in the saturated state can be expressed by the following formula. The mobility μ of the metal oxide semiconductor can be obtained from the slope of the graph when the square root of the absolute value of the drain current ID is plotted on the vertical axis and the gate voltage V G is plotted on the horizontal axis. In the present invention, the mobility was calculated using the following formula.

[式1]
=WCμ(V−Vth2/2L (1)
(式中、Wはトランジスタのチャネル幅、Lはトランジスタのチャネル長、Cはゲート絶縁層の静電容量、Vthはトランジスタの閾値電圧、μは移動度を示す。)
[Formula 1]
I D = WCμ (V G -V th) 2 / 2L (1)
(Wherein, W is the channel width of the transistor, L is the channel length of the transistor, C is the capacitance of the gate insulating layer, Vth is the threshold voltage of the transistor, and μ is the mobility.)

なお、閾値電圧Vthは、上記グラフの直線部分を外挿しドレイン電流0Aのときのゲート電圧を閾値電圧Vthと定義した。 The threshold voltage V th has a gate voltage when the extrapolated drain current 0A the linear part of the graph is defined as the threshold voltage V th.

<薄膜トランジスタのバイアスストレス試験>
薄膜トランジスタに電気的なストレスを加えることで薄膜トランジスタの安定性を評価した。ストレスはゲート電圧V30V、ドレイン電圧V0Vを薄膜トランジスタに1万秒加えたのち、移動度測定と同様の手順で伝達特性を測定し閾値電圧を算出した。ストレスを加える前の閾値電圧とストレスを加えた後の閾値電圧の差を閾値電圧のシフト量とした。なお、ストレスを加えている間、薄膜トランジスタは、遮光、大気圧、25±2℃、湿度92±5%に保った。
<Bias stress test of thin film transistor>
The stability of the thin film transistor was evaluated by applying electrical stress to the thin film transistor. For stress, a gate voltage V G 30 V and a drain voltage V D 0 V were applied to the thin film transistor for 10,000 seconds, and then the transfer characteristics were measured in the same procedure as the mobility measurement to calculate the threshold voltage. The difference between the threshold voltage before applying stress and the threshold voltage after applying stress was defined as the threshold voltage shift amount. Note that while applying stress, the thin film transistor was kept at light shielding, atmospheric pressure, 25 ± 2 ° C., and humidity 92 ± 5%.

<状態密度分布の測定方法>
薄膜トランジスタの伝達特性から数値計算により求めた。
<Method for measuring state density distribution>
It calculated | required by the numerical calculation from the transfer characteristic of the thin-film transistor.

〔実施例1〕
25mm×25mmの大きさの熱酸化膜付きの低抵抗シリコン基板2a上に、成膜直前に0.2μmのPTFEフィルターを用いて濾過したインジウム化合物と亜鉛化合物と水を含む金属酸化物半導体層形成組成物を半導体層の膜厚が6nmになるようにスピンコート法により塗布した後、ホットプレートを用いて、150℃5分間の熱処理により金属酸化物半導体層前駆体膜に変換した。次に膜中の不純物の除去と酸化のため、金属酸化物半導体層前駆体膜にUVオゾン処理を行った。なお、UVオゾン処理は、セン特殊光源(SEN LIGHTS CORPORATION)製のUVオゾン発生装置を用いた。光源はPL2003N−10、電源はUE2003N−7である。最後に、ホットプレートを用いて300℃60分間の熱処理を行い、インジウムを含む半導体層7を得た。
[Example 1]
Formation of a metal oxide semiconductor layer containing an indium compound, a zinc compound, and water filtered on a low resistance silicon substrate 2a with a thermal oxide film having a size of 25 mm × 25 mm using a 0.2 μm PTFE filter immediately before film formation. The composition was applied by spin coating so that the film thickness of the semiconductor layer was 6 nm, and then converted into a metal oxide semiconductor layer precursor film by heat treatment at 150 ° C. for 5 minutes using a hot plate. Next, in order to remove impurities in the film and oxidize, the metal oxide semiconductor layer precursor film was subjected to UV ozone treatment. For UV ozone treatment, a UV ozone generator manufactured by SEN LIGHTTS CORPORATION was used. The light source is PL2003N-10, and the power source is UE2003N-7. Finally, heat treatment was performed at 300 ° C. for 60 minutes using a hot plate to obtain a semiconductor layer 7 containing indium.

次いで、真空蒸着法でシャドーマスクを介して半導体層7上にアルミニウム薄膜を堆積した。ここで成膜したアルミニウム薄膜は、薄膜トランジスタのソース電極5、ドレイン電極6となる。薄膜トランジスタのチャネル長は200μm、チャネル幅は1mm、低抵抗シリコン基板2a上の熱酸化膜、すなわち、ゲート絶縁層4の比誘電率は3.9、ゲート絶縁層4の膜厚は200nmとした。なお、基板2aは、ゲート電極としても機能するものである。このとき、半導体層7として機能する領域は、ソース電極5とドレイン電極6に電圧を加えた際に生じる電気力線の密度が高い部分のみであり、電気力線の密度が低い領域、つまり、ソース電極5とドレイン電極6に挟まれていない領域には電流はほとんど流れず、半導体層7としては機能しない。   Next, an aluminum thin film was deposited on the semiconductor layer 7 through a shadow mask by a vacuum evaporation method. The aluminum thin film formed here becomes the source electrode 5 and the drain electrode 6 of the thin film transistor. The thin film transistor has a channel length of 200 μm, a channel width of 1 mm, a thermal oxide film on the low-resistance silicon substrate 2a, that is, a relative dielectric constant of the gate insulating layer 4 of 3.9, and a thickness of the gate insulating layer 4 of 200 nm. The substrate 2a also functions as a gate electrode. At this time, the region functioning as the semiconductor layer 7 is only a portion where the density of the electric lines of force generated when a voltage is applied to the source electrode 5 and the drain electrode 6, and the area where the density of the electric lines of force is low, that is, A current hardly flows in a region not sandwiched between the source electrode 5 and the drain electrode 6, and does not function as the semiconductor layer 7.

次いで、半導体層7とソース電極5とドレイン電極6の上にサイトップ CTL−809M(旭硝子製)を膜厚が540nmになるようにスピンコート法により塗布した後、塗布層を硬化するため、大気中にてホットプレートを用いて50℃10分間、次いで、大気中にてホットプレートを用いて80℃30分間、次いで、大気中にてホットレプートを用いて150℃1時間の熱処理を行いバッファ層8を得た。なお、バッファ層8は、半導体層7として機能する領域を完全に覆うように形成した。   Next, Cytop CTL-809M (manufactured by Asahi Glass Co., Ltd.) is applied on the semiconductor layer 7, the source electrode 5 and the drain electrode 6 by a spin coating method so as to have a film thickness of 540 nm. The buffer layer 8 is subjected to heat treatment at 50 ° C. for 10 minutes using a hot plate in the inside, then at 80 ° C. for 30 minutes using the hot plate in the atmosphere, and then at 150 ° C. for 1 hour using hot lept in the atmosphere. Got. The buffer layer 8 was formed so as to completely cover the region functioning as the semiconductor layer 7.

ついで、濡れ性を良くするため、UVオゾン処理により表面を親水処理したバッファ層8の上に、ポリビニルアルコール Mowiol 40−88(シグマアルドリッチ製、重量平均分子量〜127,000、けん化度86.7%〜88.7%)10gを超純水90gに完全に溶解した溶液を、膜厚が2800nmになるようにスピンコート法により塗布した後、塗布層を硬化するため、窒素雰囲気にてホットプレートを用いて50℃10分間、次いで、減圧条件にてホットプレートを用いて100℃2時間の熱処理を行い保護層9を得た。このようにして薄膜トランジスタを作製した。   Subsequently, in order to improve wettability, polyvinyl alcohol Mowiol 40-88 (manufactured by Sigma-Aldrich, weight average molecular weight to 127,000, saponification degree 86.7%) is formed on the buffer layer 8 whose surface is hydrophilically treated by UV ozone treatment. (88.7%) A solution in which 10 g was completely dissolved in 90 g of ultrapure water was applied by spin coating so that the film thickness was 2800 nm, and then the coating layer was cured. The protective layer 9 was obtained by performing heat treatment at 50 ° C. for 10 minutes and then using a hot plate under reduced pressure conditions at 100 ° C. for 2 hours. In this way, a thin film transistor was produced.

実施例1での薄膜トランジスタの移動度は、5.8cm/Vsであった。また、バイアスストレス試験の結果、閾値電圧のシフト量は2.3Vであった。本実施例の手順で作製した薄膜トランジスタは優れたバイアスストレス安定性を示した。 The mobility of the thin film transistor in Example 1 was 5.8 cm 2 / Vs. As a result of the bias stress test, the shift amount of the threshold voltage was 2.3V. The thin film transistor fabricated by the procedure of this example showed excellent bias stress stability.

〔実施例2〕
保護層9の上にさらに、フッ化炭素を含有する層10を形成した以外は、実施例1と同様の手順で薄膜トランジスタを作製した。なお、フッ化炭素を含有する層10は次の手順で形成した。保護層9の上に、サイトップ CTL−809M(旭硝子製)を膜厚が540nmになるようにスピンコート法により塗布した後、塗布層を硬化するため、窒素雰囲気にてホットプレートを用いて50℃10分間、次いで、窒素雰囲気にてホットプレートを用いて80℃30分間、次いで、窒素雰囲気にてホットレプートを用いて150℃1時間の熱処理を行いフッ化炭素を含有する層10を得た。
[Example 2]
A thin film transistor was fabricated in the same procedure as in Example 1 except that a layer 10 containing fluorocarbon was further formed on the protective layer 9. The layer 10 containing fluorocarbon was formed by the following procedure. On top of the protective layer 9, Cytop CTL-809M (manufactured by Asahi Glass) was applied by spin coating so that the film thickness was 540 nm, and then the coating layer was cured using a hot plate in a nitrogen atmosphere. A layer 10 containing carbon fluoride was obtained by heat treatment at 80 ° C. for 30 minutes using a hot plate in a nitrogen atmosphere at 80 ° C. for 30 minutes and then at 150 ° C. for 1 hour using a hot lept in a nitrogen atmosphere.

実施例2での薄膜トランジスタの移動度は、6.3cm/Vsであった。また、バイアスストレス試験の結果、閾値電圧のシフト量は1.86Vであった。本実施例の手順で作製した薄膜トランジスタは優れたバイアスストレス安定性を示した。 The mobility of the thin film transistor in Example 2 was 6.3 cm 2 / Vs. As a result of the bias stress test, the shift amount of the threshold voltage was 1.86V. The thin film transistor fabricated by the procedure of this example showed excellent bias stress stability.

次に、実施例2の薄膜トランジスタの状態密度分布を評価した。状態密度分布は、薄膜トランジスタ作製直後、次いで、大気中にて72時間静置した後、次いで、真空中にて4時間30分間静置した後にそれぞれ測定した。実施例2の薄膜トランジスタの状態密度分布は作製直後から大きく変化することはなかった。つまり、本発明の積層構造を有する薄膜トランジスタは高いバイアスストレス信頼性を有しているのみならず、真空条件に長時間晒された場合でも、バッファ層8、保護層9の積層体の効果、更にはフッ化炭素を含有する層10の積層体の効果により、金属酸化物半導体層7中の誘起している酸素欠陥の脱離が阻止され、酸素欠陥に起因する状態密度の低い優れた特性を保持することが確認できた。   Next, the state density distribution of the thin film transistor of Example 2 was evaluated. The state density distribution was measured immediately after fabrication of the thin film transistor, and then after standing in the air for 72 hours and then in vacuum for 4 hours and 30 minutes. The state density distribution of the thin film transistor of Example 2 did not change significantly immediately after fabrication. That is, the thin film transistor having the stacked structure of the present invention not only has high bias stress reliability, but also has the effect of the stacked structure of the buffer layer 8 and the protective layer 9 even when exposed to a vacuum condition for a long time. Has an excellent characteristic of low state density caused by oxygen defects due to prevention of the elimination of oxygen defects induced in the metal oxide semiconductor layer 7 by the effect of the laminate of the layer 10 containing fluorocarbon. It was confirmed that it was retained.

〔比較例1〕
実施例1と同様の手順で熱酸化膜付きの低抵抗シリコン基板2a上に半導体層7、ソース電極5、ドレイン電極6を形成した。
[Comparative Example 1]
The semiconductor layer 7, the source electrode 5, and the drain electrode 6 were formed on the low resistance silicon substrate 2a with the thermal oxide film in the same procedure as in Example 1.

次いで、半導体層7、ソース電極5、ドレイン電極6上にポリビニルアルコール Mowiol 40−88(シグマアルドリッチ製、重量平均分子量〜127,000、けん化度86.7%〜88.7%)10gを超純水90gに完全に溶解した溶液を、膜厚が2800nmになるようにスピンコート法により塗布した後、塗布層を硬化するため、大気中にてホットプレートを用いて50℃10分間、次いで、減圧条件(0.1MPa)にてホットプレートを用いて100℃2時間の熱処理を行い保護層9を得た。このようにして薄膜トランジスタを作製した。   Next, 10 g of polyvinyl alcohol Mowiol 40-88 (manufactured by Sigma-Aldrich, weight average molecular weight to 127,000, saponification degree of 86.7% to 88.7%) is ultrapure on the semiconductor layer 7, the source electrode 5 and the drain electrode 6. A solution completely dissolved in 90 g of water was applied by spin coating so that the film thickness was 2800 nm, and then the coating layer was cured using a hot plate in the atmosphere at 50 ° C. for 10 minutes, and then reduced in pressure. A protective layer 9 was obtained by heat treatment at 100 ° C. for 2 hours using a hot plate under the conditions (0.1 MPa). In this way, a thin film transistor was produced.

ただし、比較例1では、実施例1とは異なり、バッファ層8を形成していない。   However, the buffer layer 8 is not formed in the comparative example 1 unlike the first embodiment.

比較例1での薄膜トランジスタでは、ゲート電圧を掃引してもドレイン電流は変化せず常に大きな電流が流れ続けた。比較例1の手順では正常な薄膜トランジスタは作製できなかった。なお、ポリビニルアルコールからなる膜に含まれるヒドロキシル基が金属酸化物半導体に何等かの電気的な作用を及ぼし半導体層及び半導体層表面のキャリア濃度が増大したものと推察される。   In the thin film transistor of Comparative Example 1, the drain current did not change even when the gate voltage was swept, and a large current continued to flow. In the procedure of Comparative Example 1, a normal thin film transistor could not be produced. In addition, it is guessed that the hydroxyl group contained in the film | membrane which consists of polyvinyl alcohol exerted some electric effect | actions to a metal oxide semiconductor, and the carrier concentration of the semiconductor layer and the semiconductor layer surface increased.

〔比較例2〕
実施例1と同様の手順で熱酸化膜付きの低抵抗シリコン基板2a上に半導体層7、ソース電極5、ドレイン電極6を形成した。
[Comparative Example 2]
The semiconductor layer 7, the source electrode 5, and the drain electrode 6 were formed on the low resistance silicon substrate 2a with the thermal oxide film in the same procedure as in Example 1.

次いで、半導体層7、ソース電極5、ドレイン電極6上にサイトップ CTL−809M(旭硝子製)を膜厚が540nmになるようにスピンコート法により塗布した後、塗布層を硬化するため、大気中にてホットプレートを用いて50℃10分間、次いで、大気中にてホットプレートを用いて80℃30分間、次いで、大気中にてホットレプートを用いて150℃1時間の熱処理を行いバッファ層8を得た。このようにして薄膜トランジスタを作製した。   Next, Cytop CTL-809M (manufactured by Asahi Glass Co., Ltd.) is applied on the semiconductor layer 7, the source electrode 5, and the drain electrode 6 by a spin coating method so as to have a film thickness of 540 nm. Then, heat treatment was performed at 50 ° C. for 10 minutes using a hot plate at 80 ° C. for 30 minutes using a hot plate in the air, and then at 150 ° C. for 1 hour using hot lept in the air to form the buffer layer 8. Obtained. In this way, a thin film transistor was produced.

ただし、比較例2では、実施例1とは異なり、保護層9を形成していない。   However, in Comparative Example 2, unlike Example 1, the protective layer 9 is not formed.

比較例2での薄膜トランジスタの移動度は、5.5cm/Vsであった。また、バイアスストレス試験の結果、閾値電圧のシフト量は4.8Vであった。本比較例の手順で作製した薄膜トランジスタは2.5V以上の閾値電圧のシフト量を有していることから実用上使用することはできない。 The mobility of the thin film transistor in Comparative Example 2 was 5.5 cm 2 / Vs. As a result of the bias stress test, the shift amount of the threshold voltage was 4.8V. The thin film transistor manufactured by the procedure of this comparative example cannot be used practically because it has a threshold voltage shift amount of 2.5 V or more.

〔比較例3〕
25mm×25mmの大きさの熱酸化膜付きの低抵抗シリコン基板2a上に、成膜直前に0.2μmのPTFEフィルターを用いて濾過したインジウム化合物と亜鉛化合物と水を含む金属酸化物半導体層形成組成物を半導体層の膜厚が6nmになるようにスピンコート法により塗布した後、ホットプレートを用いて、150℃5分間の熱処理により金属酸化物半導体層前駆体膜に変換した。次に膜中の不純物の除去と酸化のため、金属酸化物半導体層前駆体膜にUVオゾン処理を行った。なお、UVオゾン処理は、セン特殊光源(SEN LIGHTS CORPORATION)製のUVオゾン発生装置を用いた。光源はPL2003N−10、電源はUE2003N−7である。最後に、ホットプレートを用いて300℃60分間の熱処理を行い、インジウムを含む半導体層7を得た。
[Comparative Example 3]
Formation of a metal oxide semiconductor layer containing an indium compound, a zinc compound, and water filtered on a low resistance silicon substrate 2a with a thermal oxide film having a size of 25 mm × 25 mm using a 0.2 μm PTFE filter immediately before film formation. The composition was applied by spin coating so that the film thickness of the semiconductor layer was 6 nm, and then converted into a metal oxide semiconductor layer precursor film by heat treatment at 150 ° C. for 5 minutes using a hot plate. Next, in order to remove impurities in the film and oxidize, the metal oxide semiconductor layer precursor film was subjected to UV ozone treatment. For UV ozone treatment, a UV ozone generator manufactured by SEN LIGHTTS CORPORATION was used. The light source is PL2003N-10, and the power source is UE2003N-7. Finally, heat treatment was performed at 300 ° C. for 60 minutes using a hot plate to obtain a semiconductor layer 7 containing indium.

次いで、真空蒸着法でシャドーマスクを介して半導体層7上にアルミニウム薄膜を堆積した。ここで成膜したアルミニウム薄膜は、薄膜トランジスタのソース電極5、ドレイン電極6となる。薄膜トランジスタのチャネル長は200μm、チャネル幅は1mm、低抵抗シリコン基板上の熱酸化膜、すなわち、ゲート絶縁層4の比誘電率は3.9、ゲート絶縁層4の膜厚は200nmとした。このようにして薄膜トランジスタを作製した。   Next, an aluminum thin film was deposited on the semiconductor layer 7 through a shadow mask by a vacuum evaporation method. The aluminum thin film formed here becomes the source electrode 5 and the drain electrode 6 of the thin film transistor. The thin film transistor has a channel length of 200 μm, a channel width of 1 mm, a thermal oxide film on a low-resistance silicon substrate, that is, a relative dielectric constant of the gate insulating layer 4 of 3.9, and a thickness of the gate insulating layer 4 of 200 nm. In this way, a thin film transistor was produced.

ただし、比較例3では、実施例1とは異なり、保護層9を形成していない。   However, in Comparative Example 3, unlike Example 1, the protective layer 9 is not formed.

比較例3での薄膜トランジスタの移動度は、5.7cm/Vsであった。また、バイアスストレス試験の結果、閾値電圧のシフト量は9.2Vであった。本比較例の手順で作製した薄膜トランジスタは2.5V以上の閾値電圧のシフト量を有していることから実用上使用することはできない。 The mobility of the thin film transistor in Comparative Example 3 was 5.7 cm 2 / Vs. As a result of the bias stress test, the shift amount of the threshold voltage was 9.2V. The thin film transistor manufactured by the procedure of this comparative example cannot be used practically because it has a threshold voltage shift amount of 2.5 V or more.

次に、比較例3の薄膜トランジスタの状態密度分布を評価した。状態密度分布は、薄膜トランジスタ作製直後、次いで、大気中にて72時間静置した後、次いで、真空中にて4時間30分静置した後にそれぞれ測定した。比較例3の薄膜トランジスタの状態密度分布は静置環境によって大きく変化した。つまり、比較例3の薄膜トランジスタはバイアスストレス安定性が低いのみならず、真空条件に長時間晒された場合、酸素の脱離に伴う酸素欠陥の生成とそれによる局在準位のための不安定な特性であることが示された。   Next, the state density distribution of the thin film transistor of Comparative Example 3 was evaluated. The state density distribution was measured immediately after fabrication of the thin film transistor, then after standing in the air for 72 hours, and then standing in vacuum for 4 hours and 30 minutes. The state density distribution of the thin film transistor of Comparative Example 3 greatly changed depending on the stationary environment. That is, the thin film transistor of Comparative Example 3 is not only low in bias stress stability but also unstable due to the generation of oxygen vacancies accompanying oxygen desorption and the resulting localized levels when exposed to vacuum conditions for a long time. It was shown that it was a characteristic.

本発明は、液晶や有機ELなどのフラットパネルディスプレイのアクティブマトリクス基板に用いられる薄膜トランジスタ及びその製造方法の産業分野で利用することができる。本発明によれば、バイアスストレス安定性が高く、酸素欠陥による状態密度が低い安定性に優れた薄膜トランジスタを製造可能であり、この結果、画質劣化の少ないフラットパネルディスプレイを提供することができる。   INDUSTRIAL APPLICABILITY The present invention can be used in the industrial field of a thin film transistor used for an active matrix substrate of a flat panel display such as a liquid crystal or an organic EL and a manufacturing method thereof. According to the present invention, a thin film transistor with high bias stress stability and low stability due to oxygen defects can be manufactured. As a result, a flat panel display with little image quality deterioration can be provided.

1,1A,1B,1C,1D 薄膜トランジスタ
2,2a 基板
3 ゲート電極
4 ゲート絶縁層
5 ソース電極
6 ドレイン電極
7 半導体層(金属酸化物半導体層)
8 バッファ層
9 保護層
10 フッ化炭素を含有する層
1, 1A, 1B, 1C, 1D Thin film transistor 2, 2a Substrate 3 Gate electrode 4 Gate insulating layer 5 Source electrode 6 Drain electrode 7 Semiconductor layer (metal oxide semiconductor layer)
8 Buffer layer 9 Protective layer 10 Layer containing carbon fluoride

Claims (14)

ゲート絶縁層と、
インジウムを含有する金属酸化物半導体層と、
バッファ層と、
ヒドロキシル基を繰り返し単位に含むポリマー及び溶媒を含む保護層形成組成物を塗布し形成した保護層と、
からなる積層体を有する薄膜トランジスタにおいて、
該金属酸化物半導体層を完全に覆うように該バッファ層を形成し、次いで、該保護層を形成することを特徴とする薄膜トランジスタの製造方法。
A gate insulating layer;
A metal oxide semiconductor layer containing indium;
A buffer layer,
A protective layer formed by applying a protective layer-forming composition containing a polymer containing a hydroxyl group in a repeating unit and a solvent;
In a thin film transistor having a laminate comprising:
A method for manufacturing a thin film transistor, wherein the buffer layer is formed so as to completely cover the metal oxide semiconductor layer, and then the protective layer is formed.
前記保護層形成組成物を塗布し該保護層を形成した後、さらに、フッ化炭素を含有する層を形成することを特徴とする請求項1に記載の薄膜トランジスタの製造方法。   2. The method of manufacturing a thin film transistor according to claim 1, further comprising forming a layer containing fluorocarbon after applying the protective layer forming composition to form the protective layer. 前記バッファ層を形成する前に、インジウムを含有する前記金属酸化物半導体層をパターニング処理することを特徴とする請求項1又は2に記載の薄膜トランジスタの製造方法。   3. The method of manufacturing a thin film transistor according to claim 1, wherein the metal oxide semiconductor layer containing indium is subjected to patterning before forming the buffer layer. インジウムを含有する前記金属酸化物半導体層が塗布により形成されることを特徴とする請求項1乃至3の何れか一項に記載の薄膜トランジスタの製造方法。   The method for manufacturing a thin film transistor according to claim 1, wherein the metal oxide semiconductor layer containing indium is formed by coating. ヒドロキシル基を繰り返し単位に含む前記ポリマーが下記一般式(1)で表される構造単位を含むポリマーであることを特徴とする請求項1乃至4の何れか一項に記載の薄膜トランジスタの製造方法。
Figure 2016063053
(式中、Rは、それぞれ単独に、水素原子、又は炭素原子数1〜12のアルキル基、Xは、単結合、カルボニル基、スルホニル基、炭素原子数1〜12の有機基からなる群より選択される1種である。)
The method for producing a thin film transistor according to any one of claims 1 to 4, wherein the polymer containing a hydroxyl group in a repeating unit is a polymer containing a structural unit represented by the following general formula (1).
Figure 2016063053
(In the formula, each R is independently a hydrogen atom or an alkyl group having 1 to 12 carbon atoms, and X is a single bond, a carbonyl group, a sulfonyl group, or an organic group having 1 to 12 carbon atoms. One type selected.)
ヒドロキシル基を繰り返し単位に含む前記ポリマーが、少なくとも1種以上のヒドロキシル基含有重合性ビニルモノマーを含む重合性モノマーを重合したポリマーであることを特徴とする請求項1乃至4の何れか一項に記載の薄膜トランジスタの製造方法。   5. The polymer according to claim 1, wherein the polymer containing a hydroxyl group in a repeating unit is a polymer obtained by polymerizing a polymerizable monomer containing at least one hydroxyl group-containing polymerizable vinyl monomer. The manufacturing method of the thin-film transistor of description. ヒドロキシル基を繰り返し単位に含む前記ポリマーが、少なくとも1種以上の加水分解によりヒドロキシル基を生成する基を有する重合性ビニルモノマーを含む重合性モノマーを重合したポリマーであることを特徴とする請求項1乃至4の何れか一項に記載の薄膜トランジスタの製造方法。   The polymer containing a hydroxyl group in a repeating unit is a polymer obtained by polymerizing a polymerizable monomer containing a polymerizable vinyl monomer having a group that generates a hydroxyl group by at least one kind of hydrolysis. The method for producing a thin film transistor according to any one of claims 1 to 4. 前記保護層形成組成物が、水を10質量%以上含む樹脂形成組成物であることを特徴とする請求項1乃至7の何れか一項に記載の薄膜トランジスタの製造方法。   The method for producing a thin film transistor according to any one of claims 1 to 7, wherein the protective layer forming composition is a resin forming composition containing 10 mass% or more of water. 前記保護層形成組成物を塗布し形成した保護層が、比誘電率が3.0以上の保護層であることを特徴とする請求項1乃至8の何れか一項に記載の薄膜トランジスタの製造方法。   The method for producing a thin film transistor according to any one of claims 1 to 8, wherein the protective layer formed by applying the protective layer forming composition is a protective layer having a relative dielectric constant of 3.0 or more. . 前記バッファ層が、フッ化炭素を含有することを特徴とする請求項1乃至9の何れか一項に記載の薄膜トランジスタの製造方法。   The method of manufacturing a thin film transistor according to claim 1, wherein the buffer layer contains carbon fluoride. 前記バッファ層が、フッ素樹脂を含有する層であることを特徴とする請求項1乃至10の何れか一項に記載の薄膜トランジスタの製造方法。   The method for manufacturing a thin film transistor according to any one of claims 1 to 10, wherein the buffer layer is a layer containing a fluororesin. 前記バッファ層が、比誘電率が2.9以下の樹脂層であることを特徴とする請求項1乃至11の何れか一項に記載の薄膜トランジスタの製造方法。   The method for manufacturing a thin film transistor according to claim 1, wherein the buffer layer is a resin layer having a relative dielectric constant of 2.9 or less. 請求項1乃至12の何れか一項に記載の製造方法で製造されたことを特徴とする薄膜トランジスタ。   A thin film transistor manufactured by the manufacturing method according to claim 1. ポジティブバイアスストレスによるVthシフトが2V未満であることを特徴とする請求項13に記載の薄膜トランジスタ。 14. The thin film transistor according to claim 13, wherein a Vth shift due to a positive bias stress is less than 2V.
JP2014189384A 2014-09-17 2014-09-17 Thin film transistor and manufacturing method thereof Active JP6468770B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014189384A JP6468770B2 (en) 2014-09-17 2014-09-17 Thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014189384A JP6468770B2 (en) 2014-09-17 2014-09-17 Thin film transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2016063053A true JP2016063053A (en) 2016-04-25
JP6468770B2 JP6468770B2 (en) 2019-02-13

Family

ID=55798250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014189384A Active JP6468770B2 (en) 2014-09-17 2014-09-17 Thin film transistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6468770B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020040149A1 (en) 2018-08-22 2020-02-27 国立大学法人北海道大学 Liquid for nitriding treatment, nitrided metal oxide manufacturing method, and nitrided indium oxide film

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299913A (en) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd Thin film transistor, and its manufacturing method
JP2008205451A (en) * 2007-01-25 2008-09-04 Toppan Printing Co Ltd Thin-film transistor array and method of manufacturing the same
JP2009290130A (en) * 2008-05-30 2009-12-10 Toppan Printing Co Ltd Thin film transistor, thin film transistor array, and image display
JP2010062276A (en) * 2008-09-03 2010-03-18 Brother Ind Ltd Oxide thin-film transistor and method of manufacturing the same
JP2012199317A (en) * 2011-03-18 2012-10-18 Ricoh Co Ltd Electric field effect transistor, display element, image display device and system
WO2014045543A1 (en) * 2012-09-21 2014-03-27 凸版印刷株式会社 Thin film transistor, method for manufacturing same, and image display apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299913A (en) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd Thin film transistor, and its manufacturing method
JP2008205451A (en) * 2007-01-25 2008-09-04 Toppan Printing Co Ltd Thin-film transistor array and method of manufacturing the same
JP2009290130A (en) * 2008-05-30 2009-12-10 Toppan Printing Co Ltd Thin film transistor, thin film transistor array, and image display
JP2010062276A (en) * 2008-09-03 2010-03-18 Brother Ind Ltd Oxide thin-film transistor and method of manufacturing the same
JP2012199317A (en) * 2011-03-18 2012-10-18 Ricoh Co Ltd Electric field effect transistor, display element, image display device and system
WO2014045543A1 (en) * 2012-09-21 2014-03-27 凸版印刷株式会社 Thin film transistor, method for manufacturing same, and image display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020040149A1 (en) 2018-08-22 2020-02-27 国立大学法人北海道大学 Liquid for nitriding treatment, nitrided metal oxide manufacturing method, and nitrided indium oxide film
KR20210031960A (en) 2018-08-22 2021-03-23 국립대학법인 홋가이도 다이가쿠 Nitriding treatment liquid, production method of nitriding metal oxide, and nitriding indium oxide film

Also Published As

Publication number Publication date
JP6468770B2 (en) 2019-02-13

Similar Documents

Publication Publication Date Title
CN106663736B (en) Photopatternable composition, patterned high dielectric thin film dielectric and related devices
US7851788B2 (en) Organic transistor and manufacturing method thereof
JP5598410B2 (en) Organic semiconductor device manufacturing method and organic semiconductor device
KR20100032654A (en) Method for fabricating organic thin film transistor and organic thin film transistor using the same
TW201244090A (en) Field-effect transistor and manufacturing process thereof
JP2010062276A (en) Oxide thin-film transistor and method of manufacturing the same
US9082981B1 (en) Curable polymeric materials and related electronic devices
WO2009150886A1 (en) Oxide thin film transistor and method for manufacturing the same
US8057870B2 (en) Composition for forming gate insulating layer of organic thin-film transistor and organic thin film transistor using the same
JP5196194B2 (en) Gate insulating film, forming agent thereof, manufacturing method, thin film transistor using the same, and manufacturing method thereof
JP6468770B2 (en) Thin film transistor and manufacturing method thereof
US20100237326A1 (en) Organic transistor and manufacturing method thereof
US20130112964A1 (en) Amphiphilic protein in printed electronics
KR20080043059A (en) Composition for preparing organic insulator with crosslinking property and the organic insulator prepared by using the same
KR101445876B1 (en) Organic insulator composition and organic insulating layer and organic thin film transistor using the same
KR101735207B1 (en) Organic semiconductor layer contained CNT, Preparing thereof and Thin-film transistor using the same
JP2010141142A (en) Thin film transistor and method of manufacturing the same, and display device
KR20180110405A (en) Oxide semiconductor layer contained CNT, Preparing thereof and Thin-film transistor using the same
JP2010141141A (en) Thin film transistor and method of manufacturing the same, and display device
CN103370772A (en) Composition for forming insulating material for electronic element, and thin film transistor
JP2012509986A (en) Method for preparing an organic electronic device
WO2018181055A1 (en) Organic semiconductor element, organic semiconductor composition, organic semiconductor film manufacturing method, organic semiconductor film, and compound and polymer for use therein
JP2006165533A (en) Field effect transistor
JP2006303423A (en) Field effect transistor
JP2007173472A (en) Method for forming organic semiconductor layer, and method for manufacturing organic semiconductor element using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190115

R150 Certificate of patent or registration of utility model

Ref document number: 6468770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250