[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015135896A - 半導体装置、表示装置及び半導体装置の製造方法 - Google Patents

半導体装置、表示装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2015135896A
JP2015135896A JP2014006741A JP2014006741A JP2015135896A JP 2015135896 A JP2015135896 A JP 2015135896A JP 2014006741 A JP2014006741 A JP 2014006741A JP 2014006741 A JP2014006741 A JP 2014006741A JP 2015135896 A JP2015135896 A JP 2015135896A
Authority
JP
Japan
Prior art keywords
region
reduction reaction
oxide semiconductor
semiconductor layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014006741A
Other languages
English (en)
Inventor
潤 小町
Jun Komachi
潤 小町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2014006741A priority Critical patent/JP2015135896A/ja
Priority to US14/553,454 priority patent/US20150206981A1/en
Publication of JP2015135896A publication Critical patent/JP2015135896A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】より高い信頼性を実現することを可能にする。【解決手段】酸化物半導体層内において、当該酸化物半導体層上に形成されるゲート電極の直下に対応するチャネル領域よりも高いキャリア濃度を有する領域であって、前記チャネル領域以外の少なくとも一部領域に形成される第１の領域と、前記酸化物半導体層内において、前記第１の領域よりも高いキャリア濃度を有する領域であって、前記第１の領域よりも前記チャネル領域から遠くに形成される第２の領域と、を備え、前記第１の領域は、前記酸化物半導体層上に第１の還元反応膜を積層し、当該第１の還元反応膜によって前記酸化物半導体層を還元する第１の還元反応により形成され、前記第２の領域は、前記酸化物半導体層上に第２の還元反応膜を積層し、当該第２の還元反応膜によって前記酸化物半導体層を還元する第２の還元反応により形成される、半導体装置を提供する。【選択図】図１Ｇ

Description

本開示は、半導体装置、表示装置及び半導体装置の製造方法に関する。
近年、例えば集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）や表示装置等の電子機器に搭載される次世代のトランジスタとして、酸化物半導体膜上に形成される電界効果トランジスタ（以下、単に「トランジスタ」とも呼称する。）が注目されている。
例えば、非特許文献１には、酸化物半導体膜上に形成されるトランジスタにおいて、酸化物半導体膜上にゲート絶縁膜及びゲート電極を形成した後にアルミニウム（Ａｌ）等の金属薄膜を積層し、適宜加熱処理を行うことにより、酸化物半導体膜と金属薄膜との間に酸化還元反応を起こさせ、酸化物半導体膜内のソース領域及びドレイン領域に対応する領域のキャリア濃度を調整する技術が提案されている。また、特許文献１には、酸化物半導体膜上に形成されるトランジスタにおいて、ドレイン領域及びソース領域のゲート電極との端部における電界集中を緩和するために、上述したような酸化物半導体膜と金属薄膜との間の酸化還元反応と、酸化物半導体膜へのイオン打ち込みによる不純物注入とを併用することにより、ソース領域内及びドレイン領域内に段階的なキャリア濃度差を生じさせる技術が提案されている。
特開２０１３−４８２１７号公報
Ｎａｒｉｈｉｋｏ Ｍｏｒｏｓａｗａ， Ｙｏｓｈｉｈｉｋｏ Ｏｈｓｈｉｍａ， Ｍｉｔｓｕｏ Ｍｏｒｏｏｋａ， Ｔｏｓｈｉａｋｉ Ａｒａｉ， Ｔａｔｓｕｙａ Ｓａｓａｏｋａ， 「Ａ Ｎｏｖｅｌ Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｔｏｐ−Ｇａｔｅ Ｏｘｉｄｅ ＴＦＴ ｆｏｒ ＡＭ−ＯＬＥＤ Ｄｉｓｐｌａｙｓ」， ＳＩＤ １１ ＤＩＧＥＳＴ， ２０１１， ｐ．４７９−４８２
ここで、上記特許文献１に記載の技術では、ゲート電極に側壁絶縁膜（いわゆるサイドウォール）を形成し、当該サイドウォールの上から不純物注入を行うことにより、ソース領域及びドレイン領域内に段階的なキャリア濃度差を生じさせている。しかしながら、当該方法では、サイドウォールを貫通するだけの高いエネルギーでイオン打ち込みを行う必要があり工程の難易度が上がる。また、サイドウォールの直下に対応する領域におけるキャリア濃度を高い精度で制御することも困難であると考えられる。このように、特許文献１に記載の技術では、ソース領域及びドレイン領域のキャリア濃度を高精度に制御することが難しく、電界集中によるトランジスタの動作不良を十分に抑制できない可能性がある。
上記事情に鑑みれば、トランジスタの動作について、より高い信頼性を実現することが可能な技術が求められていた。そこで、本開示では、より高い信頼性を実現することが可能な、新規かつ改良された半導体装置、表示装置及び半導体装置の製造方法を提案する。
本開示によれば、酸化物半導体層内において、当該酸化物半導体層上に形成されるゲート電極の直下に対応するチャネル領域よりも高いキャリア濃度を有する領域であって、前記チャネル領域以外の少なくとも一部領域に形成される第１の領域と、前記酸化物半導体層内において、前記第１の領域よりも高いキャリア濃度を有する領域であって、前記第１の領域よりも前記チャネル領域から遠くに形成される第２の領域と、を備え、前記第１の領域は、前記酸化物半導体層上に第１の還元反応膜を積層し、当該第１の還元反応膜によって前記酸化物半導体層を還元する第１の還元反応により形成され、前記第２の領域は、前記酸化物半導体層上に第２の還元反応膜を積層し、当該第２の還元反応膜によって前記酸化物半導体層を還元する第２の還元反応により形成される、半導体装置が提供される。
また、本開示によれば、酸化物半導体層内において、当該酸化物半導体層上に形成されるゲート電極の直下に対応するチャネル領域よりも高いキャリア濃度を有する領域であって、前記チャネル領域以外の少なくとも一部領域に形成される第１の領域と、前記酸化物半導体層内において、前記第１の領域よりも高いキャリア濃度を有する領域であって、前記第１の領域よりも前記チャネル領域から遠くに形成される第２の領域と、を備え、前記第１の領域は、前記酸化物半導体層上に第１の還元反応膜を積層し、当該第１の還元反応膜によって前記酸化物半導体層を還元する第１の還元反応により形成され、前記第２の領域は、前記酸化物半導体層上に第２の還元反応膜を積層し、当該第２の還元反応膜によって前記酸化物半導体層を還元する第２の還元反応により形成される、薄膜トランジスタ、が画素の駆動素子として用いられる、表示装置が提供される。
また、本開示によれば、酸化物半導体層上に第１の還元反応膜を積層し、当該第１の還元反応膜によって前記酸化物半導体層を還元する第１の還元反応により、前記酸化物半導体層内において、当該酸化物半導体層上に形成されるゲート電極の直下に対応するチャネル領域よりも高いキャリア濃度を有する第１の領域を、前記チャネル領域以外の少なくとも一部領域に形成することと、前記酸化物半導体層上に第２の還元反応膜を積層し、当該第２の還元反応膜によって前記酸化物半導体層を還元する第２の還元反応により、前記酸化物半導体層内において、前記第１の領域よりも高いキャリア濃度を有する第２の領域を、前記第１の領域よりも前記チャネル領域から遠くに形成することと、を含む、半導体装置の製造方法が提供される。
本開示によれば、酸化物半導体層内に、ゲート電極の直下に対応するチャネル領域よりも高いキャリア濃度を有する第１の領域と、前記第１の領域よりも高いキャリア濃度を有する第２の領域とが設けられ、段階的なキャリア濃度分布が実現される。また、第１の領域及び第２の領域は、第１の還元反応膜及び第２の還元反応膜によって酸化物半導体層を還元することにより形成されるため、第１の領域及び第２の領域の形成位置を高精度に制御することが可能となる。従って、酸化物半導体層内における所望のキャリア濃度分布をより高精度に形成することができ、半導体装置の信頼性をより向上させることができる。
以上説明したように本開示によれば、より高い信頼性を実現することが可能となる。なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
本開示の第１の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第１の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第１の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第１の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第１の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第１の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第１の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第２の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第２の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第２の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第３の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第３の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第３の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第３の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の第４の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 第１の実施形態に係るＴＦＴが適用された有機ＥＬ表示装置における、１つの画素に対応する領域の概略構成を示す断面図である。 第１の実施形態に係るＴＦＴが適用された有機ＥＬ表示装置の回路構成を示す概略図である。 図６に示す回路構成のうち、１つの画素の周辺回路の構成を詳細に示す概略図である。 第１の実施形態に係るＴＦＴが適用された液晶表示装置における、１つの画素に対応する領域の概略構成を示す断面図である。 第１の実施形態に係るＴＦＴが適用された液晶表示装置の回路構成を示す概略図である。 図９に示す回路構成のうち、１つの画素の周辺回路の構成を詳細に示す概略図である。 ボトムゲート型の構成を有する変形例に係るＴＦＴ８０が適用されたＣＭＯＳイメージセンサの積層構造を表す概略図である。 本変形例に係るＴＦＴが適用されたＣＭＯＳイメージセンサにおける、１つの画素に対応する領域の概略構成を示す断面図である。 本変形例に係るＴＦＴが適用されたＣＭＯＳイメージセンサの回路構成を示す概略図である。 有機ＥＬ表示装置、液晶表示装置及び／又はＣＭＯＳイメージセンサが適用されたスマートフォンの外観図である。 有機ＥＬ表示装置又は液晶表示装置が適用されたディスプレイ装置の外観図である。 有機ＥＬ表示装置、液晶表示装置及び／又はＣＭＯＳイメージセンサが適用された撮像装置の外観図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
１．第１の実施形態
１−１．半導体装置の構造及び製造方法
１−２．既存の半導体装置との比較
１−３．変形例
１−３−１．第１の還元反応膜及び第２の還元反応膜が同一の材料によって形成される変形例
１−３−２．サイドウォールが設けられない変形例
２．第２の実施形態
２−１．半導体装置の構造及び製造方法
３．第３の実施形態
３−１．半導体装置の構造及び製造方法
４．第４の実施形態
４−１．半導体装置の構造及び製造方法
５．適用例
５−１．有機ＥＬ表示装置への適用
５−２．液晶表示装置への適用
５−３．イメージセンサへの適用
５−４．表示装置を有する電子機器への適用
６．補足
ここで、本明細書においては、半導体装置とは、半導体の特性を利用することにより機能し得る各種の素子、デバイス、モジュール及び装置等を含み得る。以下では、本開示の一実施形態に係る半導体装置として、当該半導体装置が薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）である場合を例に挙げて説明を行う。ただし、本実施形態はかかる例に限定されず、本実施形態に係る半導体装置は、他の各種の素子、デバイス、モジュール及び装置等であってよい。
＜１．第１の実施形態＞
［１−１．半導体装置の構造及び製造方法］
まず、図１Ａ−図１Ｇを参照して、本開示の第１の実施形態に係る半導体装置の構造及び製造方法について説明する。図１Ａ−図１Ｇは、本開示の第１の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図１Ａ−図１Ｇは、第１の実施形態に係る半導体装置であるＴＦＴ１０のチャネル方向における断面を、当該半導体装置の製造方法における工程順に模式的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。以下、図１Ａ−図１Ｇを参照しながら、第１の実施形態に係る半導体装置の製造方法のプロセスフローについて順に説明する。
第１の実施形態に係るＴＦＴ１０の製造方法においては、まず、図１Ａに示すように、酸化物半導体層１１０上にゲート絶縁膜１２０及びゲート電極１３０が積層され、ゲート絶縁膜１２０及びゲート電極１３０が所定のゲート長になるように加工される。なお、図１Ａ−図１Ｇでは簡単のため図示を省略しているが、実際には、ＴＦＴ１０はガラス基板やプラスチック基板等の基板上に形成されるため、酸化物半導体層１１０は当該基板上に積層される。基板上に形成されたＴＦＴ１０の構成については、下記＜５．適用例＞で詳しく説明する。
酸化物半導体層１１０は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）及び酸素からなる材料（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料）によって形成される。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料は、一般的な既存のトランジスタに用いられている多結晶シリコン（Ｓｉ）やアモルファスシリコン、有機材料半導体等の材料に比べて、より高いキャリア移動度を実現することができる。このように、第１の実施形態では、酸化物半導体層１１０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系材料を用いることにより、ＴＦＴ１０の性能をより向上させることができる。
ただし、第１の実施形態はかかる例に限定されず、酸化物半導体層１１０としては他の材料が用いられてもよい。後述するように、第１の実施形態では、酸化物半導体層１１０と、当該酸化物半導体層１１０に対して還元反応を起こさせる膜（以下、還元反応膜と呼称する。）との間で酸化還元反応を生じさせることにより、当該酸化物半導体層１１０内のキャリア濃度を調整する。従って、酸化物半導体層１１０としては、後述する還元反応膜との反応によって還元反応を呈する材料が選択され得る。
例えば、酸化物半導体層１１０としては、Ｉｎ−Ｏ系材料、Ｇａ−Ｏ系材料、Ｚｎ−Ｏ系材料、Ｓｎ−Ｏ系材料、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系材料、Ｓｎ−Ｚｎ−Ｏ系材料、Ａｌ−Ｚｎ−Ｏ系材料、Ｚｎ−Ｍｇ−Ｏ系材料、Ｓｎ−Ｍｇ−Ｏ系材料、Ｉｎ−Ｍｇ−Ｏ系材料、Ｉｎ−Ｇａ−Ｏ系材料、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｎｉ−Ｚｎ−Ｏ系材料、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ−Ｏ系材料、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ−Ｏ系材料等の材料から選択される少なくとも１つ以上の材料によって形成されてよい。
ゲート絶縁膜１２０は、例えばシリコン酸化物によって形成され得る。ただし、第１の実施形態はかかる例に限定されず、ゲート絶縁膜１２０としては、一般的に電界効果トランジスタのゲート絶縁膜として用いられる各種の材料が適用されてよい。例えば、ゲート絶縁膜１２０は、シリコン窒化物やシリコン酸窒化物等の絶縁性材料から選択される少なくとも１つ以上の材料によって形成されてよい。なお、ゲート絶縁膜１２０の厚さは、ＴＦＴ１０に求められる性能に応じて、適宜設計されてよい。また、ゲート絶縁膜１２０を形成する具体的なプロセスとしては、一般的に電界効果トランジスタのゲート絶縁膜を形成する際に用いられる各種のプロセスが適用されてよいため、その詳細な説明は省略する。
ゲート電極１３０は、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、窒化チタン、ルテニウム（Ｒｕ）、タンタルシリコン窒化膜、アルミニウム（Ａｌ）及びポリシリコン等の導電性材料から選択される少なくとも１つ以上の材料によって形成され得る。ただし、第１の実施形態はかかる例に限定されず、ゲート電極１３０としては、一般的に電界効果トランジスタのゲート電極として用いられる各種の材料が適用されてよい。また、ゲート電極１３０を形成する具体的なプロセスとしては、一般的に電界効果トランジスタのゲート電極を形成する際に用いられる各種のプロセスが適用されてよいため、その詳細な説明は省略する。
次に、図１Ｂに示すように、酸化物半導体層１１０及びゲート電極１３０の上に、第１の還元反応膜１４０が積層される。ここで、第１の還元反応膜１４０は、後述する加熱処理により、少なくとも互いに接触している酸化物半導体層１１０との間で酸化還元反応を生じ、酸化物半導体層１１０を還元する機能を有する。なお、第１の還元反応膜１４０が酸化物半導体層１１０を還元する際には、第１の還元反応膜１４０と酸化物半導体層１１０とは必ずしも直接接触していなくてもよい。例えば、数（ｎｍ）程度の薄膜を間に介して酸化物半導体層１１０と第１の還元反応膜１４０とが積層されていた場合であっても、第１の還元反応膜１４０によって酸化物半導体層１１０を還元することが可能である。
第１の還元反応膜１４０は、例えばシリコンによって形成され得る。ただし、第１の実施形態はかかる例に限定されず、第１の還元反応膜１４０としては、上述した各種の材料によって形成される酸化物半導体層１１０との間で酸化還元反応を生じ、酸化物半導体層１１０を還元する機能を有する材料であれば、他の材料が適用されてよい。例えば、第１の還元反応膜１４０は、マグネシウム（Ｍｇ）、アルミニウム、シリコン、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン、セリウム（Ｃｓ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）及びタングステン等の金属材料から選択される少なくとも１つ以上の材料によって形成されてよい。
また、第１の還元反応膜１４０は、例えば蒸着法、ＣＶＤ法、スパッタリング法等、一般的な半導体プロセスにおいて金属材料を積層する際に用いられる各種のプロセスによって形成され得る。例えば、第１の還元反応膜１４０は、その膜厚が１〜１０（ｎｍ）程度となるように形成される。
次に、図１Ｂに示す構成に対して、例えば約１００〜３００（度）の加熱温度によって、加熱処理が行われる。当該加熱処理により、少なくとも酸化物半導体層１１０と第１の還元反応膜１４０とが接触している領域において、両者の間で酸化還元反応が生じる。ここで、酸化物半導体層１１０及び第１の還元反応膜１４０は、酸化物半導体層１１０から第１の還元反応膜１４０に向かって酸素が移動するように、すなわち、第１の還元反応膜１４０が酸化され、酸化物半導体層１１０が還元されるように、その材料が適宜選択されている。なお、以下の説明では、第１の還元反応膜１４０によって酸化物半導体層１１０が還元される反応のことを第１の還元反応とも呼称する。
図１Ｃは、当該加熱処理後のＴＦＴ１０の構造を示している。還元反応が生じた結果、少なくとも酸化物半導体層１１０の第１の還元反応膜１４０と接触していた領域（具体的には、ゲート電極１３０及びサイドウォール１５１が形成されない領域）には、他の領域よりもキャリア濃度が増加された領域である第１の領域１１１が形成される。
また、酸化反応が生じた結果、第１の還元反応膜１４０は、第１の反応生成物１４１に変化する。第１の反応生成物１４１は、第１の還元反応膜１４０を構成する材料の酸化物であり得る。例えば、図１Ｃに示す例では、第１の還元反応膜１４０はシリコンであるため、第１の反応生成物１４１はシリコン酸化物（ＳｉＯ２）であり得る。なお、図１Ｃに示す例では、第１の還元反応膜１４０が比較的薄膜として形成されているため、第１の還元反応膜１４０の全てが第１の反応生成物１４１に変化したかのように図示しているが、実際には、第１の還元反応膜１４０のうち、酸化物半導体層１１０及びゲート電極１３０が位置する側から所定の深さの領域に、第１の反応生成物１４１が生成されてもよい。
ここで、第１の実施形態では、酸化物半導体層１１０上にゲート絶縁膜１２０及びゲート電極１３０が形成された後に、第１の還元反応膜１４０が積層されるため、第１の還元反応膜１４０は、ゲート電極１３０の直下に対応する領域（すなわちチャネル領域）では酸化物半導体層１１０との間で酸化還元反応をほぼ起こさず、ソース領域及びドレイン領域となり得るその他の領域で酸化物半導体層１１０を還元することとなる。従って、キャリア濃度が増加された第１の領域１１１は、ソース領域及びドレイン領域となり得る領域に主に生成され、チャネル領域にはほぼ形成されない。よって、酸化物半導体層１１０において、チャネル領域よりもソース領域及びドレイン領域の方がキャリア濃度が高くなるようなキャリア濃度分布が実現されることとなる。
このように、第１の実施形態では、酸化物半導体層１１０において、ゲート電極の直下に対応するチャネル領域ではキャリア濃度が比較的低く、それ以外のソース領域及びドレイン領域ではキャリア濃度が比較的高くなるキャリア濃度分布が実現される。従って、ゲート電極へのバイアス電圧印加によるスイッチングが比較的低電圧で可能であるとともに、バイアス電圧印加時におけるチャネルへのキャリア注入量（すなわちチャネル電流量）をより多くすることができる。よって、より高性能なＴＦＴ１０を得ることができる。
ここで、第１の領域１１１のキャリア濃度及び第１の領域１１１が形成される深さは、例えば酸化物半導体層１１０及び第１の還元反応膜１４０の材料、第１の還元反応膜１４０の膜厚、並びに、加熱処理における温度、時間及び雰囲気等の酸化還元反応に係るパラメータを適宜制御することにより調整され得る。これらのパラメータが適宜調整されることにより、所望のキャリア濃度及び形成深さを有する第１の領域１１１を形成することができる。例えば、第１の還元反応膜１４０の膜厚が厚いほど、加熱処理における加熱温度が高いほど、加熱処理における加熱時間が長いほど、酸化還元反応が促進され、第１の領域１１１のキャリア密度及び形成深さは増大すると考えられる。
第１の還元反応膜１４０による酸化還元反応が終了すると、次に、図１Ｄに示すように、絶縁膜１５０が等方的に酸化物半導体層１１０及びゲート電極１３０上に積層される。絶縁膜１５０は、ゲート絶縁膜１２０と同様の材料によって形成されてよく、例えばシリコン酸化物である。更に、図１Ｅに示すように、例えばドライエッチング法等の異方性エッチングにより、絶縁膜１５０が選択的に除去され、ゲート電極１３０の側壁部に側壁絶縁膜１５１（いわゆるサイドウォール１５１）が形成される。なお、図１Ｄ及び図１Ｅに示す一連の処理は、例えば一般的な半導体プロセスにおいてゲート構造にサイドウォールを形成する際に用いられる各種のプロセスによって行われてよいため、詳細な説明は省略する。
次に、図１Ｆに示すように、酸化物半導体層１１０、ゲート電極１３０及びサイドウォール１５１の上に、第２の還元反応膜１６０が積層される。第２の還元反応膜１６０は、第１の還元反応膜１４０と同様、加熱処理により、少なくとも互いに接触している酸化物半導体層１１０との間で酸化還元反応を生じ、酸化物半導体層１１０を還元する機能を有する。なお、図１Ｆに示すように、第２の還元反応膜１６０が積層される前に、少なくとも酸化物半導体層１１０の表面上に露出している第１の反応生成物１４１は、例えばエッチング法等により除去されていることが好ましい。また、第２の還元反応膜１６０が酸化物半導体層１１０を還元する際には、第２の還元反応膜１６０と酸化物半導体層１１０とは必ずしも直接接触していなくてもよい。例えば、数（ｎｍ）程度の薄膜を間に介して酸化物半導体層１１０と第２の還元反応膜１６０とが積層されていた場合であっても、第２の還元反応膜１６０によって酸化物半導体層１１０を還元することが可能である。
第２の還元反応膜１６０は、第１の還元反応膜１４０を形成し得る材料として上記で列挙した材料と同様の材料によって形成され得る。例えば、第１の実施形態では、第２の還元反応膜１６０は、アルミニウムによって形成される。ここで、アルミニウムは、第１の還元反応膜１４０の材料であるシリコンよりも、還元反応における反応性（還元性）が高いことが知られている。このように、第２の還元反応膜１６０が第１の還元反応膜１４０と異なる材料によって形成される場合には、第２の還元反応膜１６０は、第１の還元反応膜１４０の材料よりも還元性が高い材料によって形成されることが好ましい。ただし、第１の実施形態はかかる例に限定されず、第２の還元反応膜１６０は、第１の還元反応膜１４０と同一の材料によって形成されてもよい。第１の還元反応膜１４０及び第２の還元反応膜１６０が同一の材料によって形成される場合については、下記［１−３．変形例］で詳しく説明する。
次に、図１Ｆに示す構成に対して、例えば約１００〜３００（度）の加熱温度によって、加熱処理が行われる。当該加熱処理により、少なくとも酸化物半導体層１１０と第２の還元反応膜１６０とが接触している領域において、両者の間で酸化還元反応が生じる。ここで、第１の還元反応膜１４０と同様、酸化物半導体層１１０及び第１の還元反応膜１４０は、第２の還元反応膜１６０が酸化され、酸化物半導体層１１０が還元されるように、その材料が適宜選択されている。なお、以下の説明では、第２の還元反応膜１６０によって酸化物半導体層１１０が還元される反応のことを第２の還元反応とも呼称する。
図１Ｇは、当該加熱処理後のＴＦＴ１０の構造を示している。還元反応が生じた結果、少なくとも酸化物半導体層１１０の第２の還元反応膜１６０と接触していた領域（具体的には、ゲート電極１３０及びサイドウォール１５１が形成されない領域）には、他の領域よりもキャリア濃度が増加された領域である第２の領域１１２が形成される。図１Ｆに示すように、第２の還元反応膜１６０は、酸化物半導体層１１０の表面において第１の領域１１１が形成されている領域と、その一部が互いに重なるように積層される。加熱処理により、酸化物半導体層１１０の第２の還元反応膜１６０の直下に対応する領域が還元されることとなるため、第２の領域１１２は、第１の還元反応膜１４０におけるキャリア濃度の増加分と、第２の還元反応膜１６０におけるキャリア濃度の増加分とが足し合わされた、第１の領域１１１よりも高いキャリア濃度を有する領域となる。
第２の領域１１２を形成する際の加熱処理では、第１の領域１１１が既に形成されている領域に対して更なる還元反応を誘起させることが必要となるが、上述したように、第２の還元反応膜１６０の材料としては、第１の還元反応膜１４０の材料よりも還元性が高い材料が好適に選択され得るため、当該加熱処理に係る還元反応がより促進されやすくなり、第２の領域１１２がより容易に形成されることとなる。なお、酸化物半導体層１１０の表面上に第１の反応生成物１４１が残存したまま第２の還元反応膜１６０が積層された場合であっても、第２の還元反応膜１６０の材料や膜厚、加熱処理の条件等を適宜調整することにより、第１の反応生成物１４１を介して酸化物半導体層１１０と第２の還元反応膜１６０との間の酸化還元反応を促進させ、第２の領域１１２を形成することが可能である。
また、酸化反応が生じた結果、第２の還元反応膜１６０は、第２の反応生成物１６１に変化する。第２の反応生成物１６１は、第２の還元反応膜１６０を構成する材料の酸化物であり得る。例えば、図１Ｇに示す例では、第２の還元反応膜１６０はアルミニウムであるため、第２の反応生成物１６１はアルミニウム酸化物（Ａｌ２Ｏ３）であり得る。なお、図１Ｇに示す例では、第２の還元反応膜１６０が比較的薄膜として形成されているため、第２の還元反応膜１６０の全てが第２の反応生成物１６１に変化したかのように図示しているが、実際には、第２の還元反応膜１６０のうち、酸化物半導体層１１０及びゲート電極１３０が位置する側から所定の深さの領域に、第２の反応生成物１６１が生成されてもよい。
ＴＦＴ１０においては、第２の領域１１２がソース領域及びドレイン領域として利用される。ゲート電極１３０を挟んで存在する第２の領域１１２のそれぞれに、ソース領域に所定の電位を与えるためのソース電極（図示せず。）及びドレイン領域に所定の電位を与えるためのドレイン電極（図示せず。）が形成されることにより、第１の実施形態に係るＴＦＴ１０が完成することとなる。
以上、図１Ａ−図１Ｇを参照して、第１の実施形態に係るＴＦＴ１０の構造及び製造方法について説明した。ここで、ＴＦＴ１０の酸化物半導体層１１０内におけるキャリア濃度分布について詳しく説明する。
上述したように、第１の実施形態では、酸化物半導体層１１０上にゲート絶縁膜１２０、ゲート電極１３０及びサイドウォール１５１が形成された後に、第２の還元反応膜１６０が積層される。従って、第２の還元反応膜１６０は、ゲート電極１３０及びサイドウォール１５１の直下に対応する領域では酸化物半導体層１１０との間で酸化還元反応をほぼ起こさず、それ以外の領域で酸化物半導体層１１０を還元することとなる。従って、キャリア濃度が増加された第２の領域１１２は、ゲート電極１３０及びサイドウォール１５１が形成されていない領域に主に生成され、それ以外の領域にはほぼ形成されない。
また、図１Ｃを参照して説明したように、第１の還元反応膜１４０は、ゲート電極１３０の直下に対応する領域では酸化物半導体層１１０との間で酸化還元反応をほぼ起こさず、その他の領域で酸化物半導体層１１０を還元することとなるため、第１の領域１１１は、ゲート電極１３０の直下に対応するチャネル領域以外の領域に主に生成される。
従って、第１の実施形態では、ＴＦＴ１０における酸化物半導体層１１０内のキャリア濃度は、チャネル領域において最も濃度が低く、サイドウォール１５１の直下に対応する領域に形成される第１の領域１１１、その他の領域に形成される第２の領域１１２に向かうにつれて、徐々にキャリア濃度が高くなるような分布を有する。従って、第２の領域１１２をソース領域及びドレイン領域として用いることにより、ソース領域及びドレイン領域からゲート電極１３０に向かうにつれて、段階的にキャリア濃度が低下するチャネルが形成されることとなり、ソース領域及びドレイン領域のゲート電極１３０との端部における電界集中が緩和される。従って、第１の実施形態によれば、当該電界集中に起因するＴＦＴ１０の動作不良を抑制することができ、より高い信頼性を有するＴＦＴ１０を形成することが可能となる。
また、第１の領域１１１及び第２の領域１１２の形成位置は、第１の還元反応膜１４０及び第２の還元反応膜１６０と酸化物半導体層１１０とが接触している領域又は酸化還元反応を起こす程度に他の層を介して近接している領域に応じて決定される。一方、第１の実施形態では、ゲート電極１３０を形成した後に第１の還元反応膜１４０が積層され、サイドウォール１５１を形成した後に第２の還元反応膜１６０が積層されるため、第１の還元反応膜１４０及び第２の還元反応膜１６０によって酸化物半導体層１１０が還元される領域は、ゲート電極１３０及びサイドウォール１５１の形成位置に応じて決定される。つまり、ゲート電極１３０及びサイドウォール１５１の形状に応じて、いわゆるセルフアラインでチャネル領域と第１の領域１１１との境界及び第１の領域１１１と第２の領域１１２との境界が画定される。このように、第１の実施形態では、ゲート電極１３０及びサイドウォール１５１の形成位置に応じて第１の領域１１１及び第２の領域１１２の形成位置を決定することができるため、キャリア濃度が段階的に変化する位置（例えばチャネル領域と第１の領域１１１との境界）をより高精度に決定することが可能となり、更に信頼性の高いＴＦＴ１０が実現される。
なお、第１の実施形態では、酸化物半導体層１１０内に、ソース領域及びドレイン領域からゲート電極１３０に向かうにつれて、段階的にキャリア濃度が低下する濃度分布が形成されればよく、第１の領域１１１及び第２の領域１１２の形成位置の決定方法は、上述した、ゲート電極１３０やサイドウォール１５１の形成位置に応じた方法に限定されない。このようなキャリア濃度分布を実現するために、第１の実施形態では、酸化物半導体層１１０内において、チャネル領域よりも高いキャリア濃度を有する領域である第１の領域１１１が、当該チャネル領域以外の少なくとも一部領域に形成されるとともに、第１の領域１１１よりも高いキャリア濃度を有する第２の領域１１２が第１の領域１１１よりもチャネル領域から遠くに形成されればよく、第１の領域１１１及び第２の領域１１２の形成位置は任意である。例えば、サイドウォール１５１を利用しない第１の領域１１１及び第２の領域１１２の形成方法については、下記［１−３．変形例］で詳しく説明する。
ここで、図１Ａ−図１Ｇに示す例では、第２の還元反応膜１６０が積層される前に、少なくとも酸化物半導体層１１０の表面上に露出している第１の反応生成物１４１が、例えばエッチング法等により除去された場合におけるＴＦＴ１０の構成が図示されていた。ただし、第１の実施形態はかかる例に限定されず、酸化物半導体層１１０の表面上に露出している第１の反応生成物１４１を除去せずに第２の還元反応膜１６０が積層され、第２の領域１１２が形成されてもよい。第１の反応生成物１４１を除去せずに第２の還元反応膜１６０が積層された場合には、第１の領域１１１が形成される領域の酸化物半導体層１１０の表面上には第１の反応生成物１４１が積層され、第２の領域１１２が形成される領域の酸化物半導体層１１０の表面上には第１の反応生成物１４１及び第２の反応生成物１６１が積層されるため、酸化物半導体層１１０の表面に段差が生じることとなる。
また、たとえ第１の反応生成物１４１を除去した後に第２の還元反応膜１６０が積層された場合であっても、第１の反応生成物１４１及び第２の反応生成物１６１の膜厚が異なっていたり、第１の還元反応膜１４０及び第２の還元反応膜１６０の材料の還元性の違いに起因して酸化物半導体層１１０の侵食度合いが異なっていたりすることにより、やはり、酸化物半導体層１１０の表面において、第１の領域１１１が形成される領域と第２の領域１１２が形成される領域とで段差が生じることとなる。
通常であれば、このような段差がＴＦＴ１０の電気的特性に与える影響は極小さいと考えられる。しかしながら、ＴＦＴ１０の用途等により、当該段差によるＴＦＴ１０の電気的特性への影響が無視できない場合であれば、当該段差を小さくする処理が適宜行われてもよい。当該段差を小さくする処理としては、例えば、第１の還元反応膜１４０及び第２の還元反応膜１６０の材料を変更することにより酸化還元反応時における酸化物半導体層１１０の侵食度合いを調整したり、第１の還元反応膜１４０及び第２の還元反応膜１６０の膜厚を変更することにより第１の反応生成物１４１及び第２の反応生成物１６１の膜厚を調整したりする方法が考えられる。ただし、第１の還元反応膜１４０及び第２の還元反応膜１６０の材料や膜厚を変更すると、第１の領域１１１及び第２の領域１１２のキャリア濃度も変化してしまう可能性があるため、酸化物半導体層１１０の表面上の段差を小さくする処理は、当該キャリア濃度の変化も考慮して行われることが望ましい。
［１−２．既存の半導体装置との比較］
ここで、以上説明した第１の実施形態に係るＴＦＴ１０と、一般的な既存のＴＦＴとの比較を行う。まず、本発明者らが一般的な既存のＴＦＴについて検討した結果について説明する。
近年、表示装置等の電子機器に用いられるＴＦＴとして、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料等の透明薄膜の酸化物半導体を用いたＴＦＴ（酸化物半導体ＴＦＴ）が注目されている。酸化物半導体ＴＦＴでは、例えば多結晶シリコン等の他の材料を用いたＴＦＴに比べて高いキャリア自由度を実現することが可能となる。その反面、酸化物半導体は、多結晶シリコン等の材料に比べて相対的にキャリア濃度が低く、何ら加工せずにＴＦＴに用いた場合には、所望のチャネル電流が得られない可能性がある。また、一般的に、材料中のキャリア濃度を増加させるために行われるプロセスとして、イオン打ち込みによる不純物注入プロセスが知られているが、酸化物半導体においては、イオン打ち込みによってキャリア濃度が増加する効果が、多結晶シリコン等の他の材料に比べて低いことが知られている。従って、イオン打ち込みによって酸化物半導体内のキャリア濃度を調整しようとすると、一般的な他の材料に比べてより多くのドーズ量を打ち込む必要があり、製造コストの増加につながる可能性がある。
そこで、上記非特許文献１に記載されているように、イオン打ち込みではなく、酸化還元反応を用いて酸化物半導体内のキャリア濃度を調整する方法が提案されている。当該方法では、ゲート絶縁膜及びゲート電極が形成された酸化物半導体層の上に金属薄膜を積層し、適宜加熱処理を行うことにより、酸化物半導体層と金属薄膜とが接触している領域において両者の間に酸化還元反応を生じさせる。当該酸化還元反応により酸化物半導体層が還元されることにより、当該酸化物半導体層内のキャリア濃度が増加することとなる。このように、非特許文献１に記載されている技術によれば、酸化物半導体層において、ゲート電極の直下に対応するチャネル領域ではキャリア濃度が比較的低く、それ以外のソース領域及びドレイン領域ではキャリア濃度が比較的高くなるキャリア濃度分布が実現される。
一方、表示装置内において画素駆動用に用いられるＴＦＴとしては、一般的に、ゲート電極が半導体層の下部に形成され、ソース領域及びドレイン領域が当該半導体層の上部に形成されるボトムゲート型のＴＦＴが主に用いられている。しかしながら、近年、工程数を削減しコストダウンを図る観点から、このようなボトムゲート型のＴＦＴに代わって、ゲート電極、ソース領域及びドレイン領域が半導体層の上部に形成されるトップゲート型のＴＦＴが検討されつつある。
トップゲート型のＴＦＴにおいては、ボトムゲート型のＴＦＴに比べて製造工程を簡略化することができるため、工程数の削減及び歩留りの改善が期待される。しかしながら、トップゲート型のＴＦＴでは、ボトムゲート型のＴＦＴに比べて、ゲート電極とソース電極及び／又はドレイン電極との距離が短くなり、ソース領域及び／又はドレイン領域のゲート電極との端部での電界強度が強くなってしまうことが懸念される。このようなソース領域及び／又はドレイン領域のゲート電極との端部における電界集中は、ＴＦＴの動作不良を引き起こす可能性があり、ＴＦＴの信頼性の観点から好ましくない。
そこで、より信頼性の高いＴＦＴを得るために、上記特許文献２では、サイドウォールを利用することにより、ゲート電極とソース領域及び／又はドレイン領域との間の電界強度を緩和する方法が提案されている。当該方法では、酸化物半導体層上にゲート電極及びサイドウォールを形成した後に、当該ゲート電極及び当該サイドウォールの上からイオン打ち込みによる不純物注入を行うことにより、酸化物半導体層内におけるサイドウォールの直下の領域とゲート電極及びサイドウォールが存在しない領域とで、キャリア濃度の勾配を生じさせる。当該方法によれば、ゲート電極とソース領域及び／又はドレイン領域との間の電界強度が緩和される可能性がある。しかしながら、サイドウォールの上からのイオン打ち込みによって酸化物半導体層内のキャリア濃度を高い精度で制御することは困難である。従って、特許文献２に記載の方法では、酸化物半導体層内に所望のキャリア濃度分布を形成することができない可能性がある。
以上、本発明者らが一般的な既存のＴＦＴについて検討した結果について説明した。本発明者らは、以上の一般的な既存の技術に対する検討結果に基づいて、より高精度に酸化物半導体層内のキャリア濃度分布を制御することにより、ゲート電極とソース領域及び／又はドレイン領域との間の電界強度をより効果的に緩和する技術について鋭意検討を重ねた結果、上述した第１の実施形態及び後述する第２、第３及び第４の実施形態に想到した。
上記［１−１．半導体装置の構造及び製造方法］で説明したように、第１の実施形態によれば、酸化物半導体層１１０内において、ゲート電極１３０の直下に対応する領域であるチャネル領域よりも高いキャリア濃度を有する領域である第１の領域１１１が、チャネル領域以外の少なくとも一部領域に形成される。また、第１の領域１１１よりも高いキャリア濃度を有する第２の領域１１２が、第１の領域１１１よりもチャネル領域から遠い領域に形成される。これにより、第１の実施形態に係るＴＦＴ１０では、第２の領域１１２からチャネル領域に向かうにつれて、段階的にキャリア濃度が低下するキャリア濃度分布が形成される。従って、第２の領域１１２にソース電極又はドレイン電極を形成し、少なくとも第１の領域１１１及び第２の領域１１２を含む所定の領域をソース領域又はドレイン領域として利用することにより、チャネル方向におけるソース領域及び／又はドレイン領域のゲート電極１３０との端部での電界集中が緩和され、より安定したＴＦＴ１０の駆動が実現される。
また、第１の実施形態では、第１の領域１１１及び第２の領域１１２が、第１の還元反応膜１４０及び第２の還元反応膜１６０が酸化物半導体層１１０を還元することにより形成される。従って、第１の領域１１１及び第２の領域１１２の形成位置は、例えば第１の還元反応膜１４０及び第２の還元反応膜１６０の積層位置に少なくとも基づいて決定され得る。また、第１の領域１１１及び第２の領域１１２のキャリア濃度や形成深さは、例えば第１の還元反応膜１４０及び第２の還元反応膜１６０の材料及び膜厚、並びに、酸化還元反応時における加熱処理の条件（加熱時間、加熱温度等）に少なくとも基づいて決定され得る。第１の還元反応膜１４０及び第２の還元反応膜１６０の積層位置及び膜厚、並びに、酸化還元反応時における加熱処理の条件等のパラメータは、既存のプロセスにおいて比較的容易に高精度に制御可能であるため、第１の実施形態では、第１の領域１１１及び第２の領域１１２の形成位置、形成深さ及び／又はキャリア濃度を、より高精度に制御することができる。従って、ソース領域及び／又はドレイン領域のゲート電極１３０との端部での電界集中を効果的に緩和可能なキャリア濃度分布を、より容易により高精度に形成することができるため、より信頼性の高いＴＦＴ１０が実現される。
更に、上述したように、第１の実施形態では、ゲート電極１３０及びサイドウォール１５１の形状に応じて、いわゆるセルフアラインでチャネル領域と第１の領域１１１との境界及び第１の領域１１１と第２の領域１１２との境界が画定される。換言すれば、ゲート電極１３０及びサイドウォール１５１の端部まで第１の領域１１１及び第２の領域１１２が形成されることとなる。従って、電界集中が生じやすいソース領域及び／又はドレイン領域のゲート電極１３０との端部に第１の領域１１１が確実に形成されることとなるため、当該電界集中がより効果的に抑制され得る。また、サイドウォール１５１のチャネル方向における膜厚によって、サイドウォール１５１の直下に対応する領域に残存する第１の領域１１１のチャネル方向における長さが規定されることとなるため、当該第１の領域１１１のチャネル方向における長さがより精度良く決定され得る。
ここで、上述したように、ＴＦＴ１０は、例えばプラスチック基板等の、樹脂系材料によって構成される基板上に形成される。基板として樹脂系材料の基板を用いる場合には、当該樹脂系材料の変性を考慮すると、高温が負荷される工程を行うことは困難である。一方、第１の実施形態によれば、酸化物半導体層１１０と第１の還元反応膜１４０及び第２の還元反応膜１６０との酸化還元は、例えば１００〜３００（度）程度の比較的低温の加熱処理によって行われる。従って、ＴＦＴ１０が形成される基板が、樹脂系材料のような比較的耐熱性の低い材料からなる場合であっても、酸化物半導体層１１０内のキャリア濃度の調整を行うことが可能となる。
また、第１の実施形態では、第１の還元反応膜１４０及び第２の還元反応膜１６０の積層、酸化還元反応を促進するための加熱、及び、必要に応じて行われる第１の反応生成物１４１及び第２の反応生成物１６１の除去等の各処理を、例えばスパッタリング、蒸着、エッチング、アニール等の、一般的なＴＦＴの製造プロセスにおいて通常用いられるプロセスによって実行することができる。このように、特殊なプロセスを用いることなく酸化物半導体層１１０内のキャリア濃度の調整を高精度に行うことが可能となるため、製造コストをより低く抑えることができる。
なお、上記では、第１の還元反応膜１４０の材料としてシリコンを用い、第２の還元反応膜１６０の材料としてアルミニウムを用いた場合について説明したが、第１の実施形態はかかる例に限定されない。第１の還元反応膜１４０及び第２の還元反応膜１６０は、上述した各種の金属材料の中から適宜選択されてよい。例えば、第２の還元反応膜１６０の方が第１の還元反応膜１４０よりも還元性が高くなるような、第１の還元反応膜１４０及び第２の還元反応膜１６０の材料の他の組み合わせとしては、第１の還元反応膜１４０の材料としてハフニウムを用い、第２の還元反応膜１６０の材料としてマグネシウムを用いる組み合わせが挙げられる。
［１−３．変形例］
次に、以上説明した第１の実施形態におけるいくつかの変形例について説明する。なお、以下に説明する各変形例に係る構成は、可能な限りにおいて、後述する第２、第３及び第４の実施形態に対して適用されてもよい。
（１−３−１．第１の還元反応膜及び第２の還元反応膜が同一の材料によって形成される変形例）
上述した第１の実施形態では、第１の還元反応膜１４０及び第２の還元反応膜１６０が互いに異なる材料によって形成される場合について説明した。しかし、第１の実施形態はかかる例に限定されない。第１の実施形態では、第１の還元反応膜１４０及び第２の還元反応膜１６０が同一の材料によって形成されてもよい。
上述したように、第１の領域１１１は、第１の還元反応膜１４０によって酸化物半導体層１１０が還元されることにより形成される領域である。一方、第２の領域１１２は、第１の還元反応膜１４０によって酸化物半導体層１１０が還元された後に、第２の還元反応膜１６０によって酸化物半導体層１１０が更に還元されることにより形成される領域である。従って、第１の還元反応膜１４０及び第２の還元反応膜１６０が同一の材料である場合であっても、還元反応が繰り返し行われる第２の領域１１２のキャリア濃度を、第１の領域１１１のキャリア濃度よりも高くすることが可能となる。
ただし、上述したように、第２の領域１１２を形成する際の加熱処理では、第１の領域１１１が既に形成されている領域に対して更なる還元反応を誘起させることが必要となる。従って、第１の還元反応膜１４０及び第２の還元反応膜１６０が同一の材料である場合には、第２の領域１１２を形成する際の酸化物半導体層１１０の還元反応が進みにくい可能性がある。よって、本変形例においては、酸化物半導体層１１０の還元反応がより促進されるように、第２の領域１１２を形成する際の条件が適宜調整されてよい。酸化物半導体層１１０の還元反応をより促進させるためには、例えば、第２の還元反応膜１６０をより厚く積層する、加熱処理の条件をより高温化、長時間化する等の処理が考えられる。
（１−３−２．サイドウォールが設けられない変形例）
上述した第１の実施形態では、第１の還元反応膜１４０による酸化物半導体層１１０の還元を行った後に、サイドウォール１５１を形成し、更にその後に第２の還元反応膜１６０による酸化物半導体層１１０の還元を行っていた。このような工程を経ることにより、サイドウォール１５１の直下に対応する領域には第１の領域１１１が残存するため、当該領域のキャリア濃度が第２の領域１１２よりも低く保たれることとなり、第２の領域１１２からチャネル領域に向かうにつれてキャリア濃度が段階的に低くなるキャリア濃度分布が実現され得る。しかし、第１の実施形態はかかる例に限定されない。第１の実施形態では、上述したようなキャリア濃度分布を実現するために、第２の領域１１２が第１の領域１１１よりもチャネル領域から遠くに形成されればよく、サイドウォール１５１は必ずしも設けられなくてもよい。
サイドウォール１５１が設けられない場合に、第２の領域１１２を第１の領域１１１よりもチャネル領域から遠くに形成するためには、第２の還元反応膜１６０が、第１の領域１１１のチャネル領域側の端部から所定の距離の領域に積層されていない状態で、第２の還元反応膜１６０と酸化物半導体層１１０との酸化還元が行われればよい。このような第２の還元反応膜１６０の積層状態を実現するための方法としては、例えば、酸化物半導体層１１０及びゲート電極１３０の上に第２の還元反応膜１６０を積層した後に、マスクを用いた選択的なエッチングにより、第２の還元反応膜１６０のうち、第１の領域１１１のチャネル領域側の端部から所定の距離の領域を除去する工程を行うことが考えられる。
このように、サイドウォール１５１が設けられない場合であっても、例えば第２の還元反応膜１６０の形状を加工することにより、第２の還元反応膜１６０によって酸化物半導体層１１０が還元され得る領域を適宜調整することにより、第２の領域１１２が形成される領域を制御することが可能である。従って、サイドウォール１５１が設けられない場合であっても、酸化物半導体層１１０内において、例えば第２の領域１１２からチャネル領域に向かうにつれてキャリア濃度が段階的に低くなるような、所望のキャリア濃度分布が実現され得る。
＜２．第２の実施形態＞
［２−１．半導体装置の構造及び製造方法］
次に、図２Ａ−図２Ｃを参照して、本開示の第２の実施形態に係る半導体装置の構造及び製造方法について説明する。図２Ａ−図２Ｃは、本開示の第２の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図２Ａ−図２Ｃは、第２の実施形態に係る半導体装置であるＴＦＴ２０のチャネル方向における断面を、当該半導体装置の製造方法における工程順に模式的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。
なお、本開示の第２の実施形態は、上述した第１の実施形態に対して、ＴＦＴ２０の製造方法における一部の処理の順序が変更されたものに対応する。図２Ａ−図２Ｃに示すＴＦＴ２０の製造方法に係る各層や各膜は、第１の実施形態において同一の符号が付された層や膜と同様の材料及び製法によって形成されてよい。以下の第２の実施形態についての説明では、第１の実施形態との相違点について主に説明することとし、第１の実施形態と重複する事項についてはその詳細な説明を省略する。
第２の実施形態では、酸化物半導体層１１０上にゲート絶縁膜１２０及びゲート電極１３０が形成され、それらの上に更に第１の還元反応膜１４０が積層される処理までは、第１の実施形態と同様の処理が行われる。これらの処理は、上述した図１Ａ及び図１Ｂに示す処理に対応している。
第１の実施形態では、図１Ｂに示す構成に対して加熱処理を行うことにより第１の領域１１１を形成していたが、第２の実施形態では、図２Ａに示すように、加熱処理を行う前に、絶縁膜１５０が等方的に酸化物半導体層１１０、ゲート電極１３０及び第１の還元反応膜１４０上に積層される。次いで、図２Ｂに示すように、例えばドライエッチング法等の異方性エッチングを用いて、絶縁膜１５０が選択的に除去され、ゲート電極１３０の側壁部にサイドウォール１５１が形成される。
次に、図２Ｃに示すように、酸化物半導体層１１０、ゲート電極１３０及びサイドウォール１５１の上に、第２の還元反応膜１６０が積層される。なお、図２Ｃに示すように、第２の還元反応膜１６０が積層される前に、少なくとも酸化物半導体層１１０の表面上に露出している第１の還元反応膜１４０は、例えばエッチング法等により除去されていてもよい。
次に、図２Ｃに示す構成に対して加熱処理が行われる。当該加熱処理により、サイドウォール１５１の直下に対応する領域では、第１の還元反応膜１４０と酸化物半導体層１１０との間での酸化還元反応が促進され、酸化物半導体層１１０内に、他の領域よりも高いキャリア濃度を有する第１の領域１１１が形成される。また、同じく当該加熱処理により、ゲート電極１３０の直下及びサイドウォール１５１の直下に対応する領域以外の領域では、第２の還元反応膜１６０と酸化物半導体層１１０との間での酸化還元反応が促進され、酸化物半導体層１１０内に、他の領域よりも高いキャリア濃度を有する第２の領域１１２が形成される。また、酸化反応が生じた結果、第１の還元反応膜１４０及び第２の還元反応膜１６０は、第１の反応生成物１４１及び第２の反応生成物１６１にそれぞれ変化する。当該加熱処理後のＴＦＴ２０は、例えば図１Ｇに示すＴＦＴ１０と同様の構成を有することとなる。当該構成に対して、ゲート電極１３０を挟んで存在する第２の領域１１２のそれぞれに、ソース領域に所定の電位を与えるためのソース電極及びドレイン領域に所定の電位を与えるためのドレイン電極がそれぞれ形成されることにより、第２の実施形態に係るＴＦＴ２０が完成することとなる。
ここで、第１の実施形態と同様に、第２の還元反応膜１６０の材料としては、例えば、第１の還元反応膜１４０の材料よりも還元反応における反応性が高い材料が選択されている。従って、第２の実施形態においても、酸化物半導体層１１０内において、第２の領域１１２のキャリア濃度が、第１の領域１１１のキャリア濃度よりも高くなり、第２の領域１１２からチャネル領域に向かうにつれてキャリア濃度が段階的に低くなるキャリア濃度分布が実現される。よって、第１の実施形態と同様、より信頼性の高いＴＦＴ２０を実現することができる。
なお、ゲート電極１３０の直下及びサイドウォール１５１の直下に対応する領域以外の領域において、酸化物半導体層１１０の表面上に第１の還元反応膜１４０が残存したまま第２の還元反応膜１６０が積層された場合であっても、第１の還元反応膜１４０及び第２の還元反応膜１６０の材料や膜厚、加熱処理の条件等を適宜調整することにより、当該領域において、酸化物半導体層１１０と第１の還元反応膜１４０及び第２の還元反応膜１６０の双方との酸化還元反応を促進させ、第２の領域１１２を形成することが可能である。このように形成される第２の領域１１２のキャリア濃度は、第１の還元反応膜１４０の還元作用によって生じたキャリア濃度と、第２の還元反応膜１６０の還元作用によって生じたキャリア濃度とが足し合わされたものとなるため、第１の領域１１１のキャリア濃度よりも高いものとなり得る。従って、同様に、酸化物半導体層１１０内において、第２の領域１１２からチャネル領域に向かうにつれてキャリア濃度が段階的に低くなるキャリア濃度分布が実現され、より信頼性の高いＴＦＴ２０を実現することができる。
以上、図２Ａ−図２Ｃを参照して、本開示の第２の実施形態に係る半導体装置の構造及び製造方法について説明した。以上説明したように、第２の実施形態においては、第１の還元反応膜１４０及び第２の還元反応膜１６０をともに積層した後に加熱処理を行うことにより、第１の還元反応膜１４０によって酸化物半導体層１１０を還元し第１の領域１１１を形成する工程と、第２の還元反応膜１６０によって酸化物半導体層１１０を還元し第２の領域１１２を形成する工程と、を同時に行う。従って、第１の実施形態に比べて工程数を削減することができ、製造コストを低減することができる。
＜３．第３の実施形態＞
［３−１．半導体装置の構造及び製造方法］
次に、図３Ａ−図３Ｄを参照して、本開示の第３の実施形態に係る半導体装置の構造及び製造方法について説明する。図３Ａ−図３Ｄは、本開示の第３の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図３Ａ−図３Ｄは、第３の実施形態に係る半導体装置であるＴＦＴ３０のチャネル方向における断面を、当該半導体装置の製造方法における工程順に模式的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。
なお、本開示の第３の実施形態は、上述した第１の実施形態における図１Ｇに示す構成に対して、更にいくつかの処理が追加されたものに対応する。図３Ａ−図３Ｄに示すＴＦＴ３０の製造方法に係る各層や各膜は、第１の実施形態において同一の符号が付された層や膜と同様の材料及び製法によって形成されてよい。以下の第３の実施形態についての説明では、第１の実施形態との相違点について主に説明することとし、第１の実施形態と重複する事項についてはその詳細な説明を省略する。
上述したように、第３の実施形態では、図１Ｇに示す構成、すなわち、酸化物半導体層１１０上にゲート絶縁膜１２０、ゲート電極１３０及びサイドウォール１５１が形成され、更に酸化物半導体層１１０内に第１の領域１１１及び第２の領域１１２が形成される処理までは、第１の実施形態と同様の処理が行われる。図３Ａは、第１の実施形態における図１Ｇに対応する図であり、第３の実施形態において、これらの一連の処理が行われた後のＴＦＴ３０の構成を示している。図３Ａに示すように、第３の実施形態では、第１の実施形態に比べて、例えば第２の領域１１２が、酸化物半導体層１１０の表面からより浅い領域に形成され得る。このような第２の領域１１２が形成される深さの制御は、例えば、第２の還元反応膜１６０の材料や膜厚、第２の領域１１２を形成する際の酸化還元反応を誘起する加熱処理の条件等によって行われ得る。
ここで、上述した第１の実施形態では、第２の還元反応膜１６０が積層される前に、少なくとも酸化物半導体層１１０の表面上に露出している第１の反応生成物１４１が、例えばエッチング法等により除去された場合について説明していた。一方、図３Ａでは、ＴＦＴ３０の製造方法における一例として、酸化物半導体層１１０の表面上に露出している第１の反応生成物１４１を除去せずに第２の還元反応膜１６０が積層され第２の領域１１２が形成された場合の構成を図示している。図３Ａに示すように、第１の反応生成物１４１を除去せずに第２の還元反応膜１６０が積層された場合には、第１の領域１１１が形成される領域の酸化物半導体層１１０の表面上には第１の反応生成物１４１が積層され、第２の領域１１２が形成される領域の酸化物半導体層１１０の表面上には第１の反応生成物１４１及び第２の反応生成物１６１が積層されるため、酸化物半導体層１１０の表面に段差が生じることとなる。上記［１−１．半導体装置の構造及び製造方法］で上述したように、通常であれば、このような段差がＴＦＴ３０の電気的特性に与える影響は極小さいと考えられるが、必要に応じて、当該段差を小さくする処理が適宜行われてもよい。また、もちろん、第３の実施形態においても、第１の実施形態と同様に、酸化物半導体層１１０の表面上に露出している第１の反応生成物１４１を除去した後に第２の還元反応膜１６０が積層され、第２の領域１１２が形成されてもよい。
第３の実施形態では、次に、図３Ｂに示すように、サイドウォール１５１の側壁部に、更にサイドウォール１７１が形成される。以下、便宜的に、サイドウォール１５１及びサイドウォール１７１のことを、第１のサイドウォール１５１及び第２のサイドウォール１７１とも呼称する。サイドウォール１７１は、サイドウォール１５１と同様に、所定の絶縁膜を、酸化物半導体層１１０、ゲート電極１３０、サイドウォール１５１、第１の反応生成物１４１及び第２の反応生成物１６１上に等方的に積層し、次いで、例えばドライエッチング法等の異方性エッチングを用いて、当該絶縁膜を選択的に除去することにより形成され得る。
次に、図３Ｃに示すように、酸化物半導体層１１０、ゲート電極１３０、サイドウォール１５１、第１の反応生成物１４１、第２の反応生成物１６１及びサイドウォール１７１上に、第３の還元反応膜１８０が積層される。第３の還元反応膜１８０は、第１の還元反応膜１４０を形成し得る材料として上記［１−１．半導体装置の構造及び製造方法］で列挙した材料と同様の材料によって形成され得る。第３の還元反応膜１８０は、第１の還元反応膜１４０及び第２の還元反応膜１６０と同様、加熱処理により、酸化物半導体層１１０との間で酸化還元反応を生じ、酸化物半導体層１１０を還元する機能を有する。なお、以下の説明では、第３の還元反応膜１８０によって酸化物半導体層１１０が還元される反応のことを第３の還元反応とも呼称する。
ここで、第１の還元反応膜１４０、第２の還元反応膜１６０及び第３の還元反応膜１８０が互いに異なる材料によって形成される場合には、第２の還元反応膜１６０は、第１の還元反応膜１４０の材料よりも還元性が高い材料によって形成されることが好ましく、第３の還元反応膜１８０は、第２の還元反応膜１６０の材料よりも還元性が高い材料によって形成されることが好ましい。このような条件を満たす第１の還元反応膜１４０、第２の還元反応膜１６０及び第３の還元反応膜１８０の材料の組み合わせとしては、例えば、第１の還元反応膜１４０の材料としてタングステンを用い、第２の還元反応膜１６０の材料としてハフニウムを用い、第３の還元反応膜１８０の材料としてアルミニウムを用いることができる。
ただし、第３の実施形態はかかる例に限定されず、第１の還元反応膜１４０、第２の還元反応膜１６０及び第３の還元反応膜１８０は、同一の材料によって形成されてもよい。第１の還元反応膜１４０、第２の還元反応膜１６０及び第３の還元反応膜１８０が同一の材料によって形成される場合であっても、上記（１−３−１．第１の還元反応膜及び第２の還元反応膜が同一の材料によって形成される変形例）で説明したように、第２の還元反応膜１６０による酸化物半導体層１１０の還元反応及び第３の還元反応膜１８０による酸化物半導体層１１０の還元反応がより促進されるように、第２の領域１１２及び後述する第３の領域１１３を形成する際の条件が適宜調整されてよい。酸化物半導体層１１０の還元反応をより促進させるためには、例えば、第２の還元反応膜１６０及び第３の還元反応膜１８０をより厚く積層する、加熱処理の条件をより高温化、長時間化する等の処理が考えられる。
なお、図３Ｃに示す例では、酸化物半導体層１１０の表面上に露出している第２の反応生成物１６１を除去せずに第３の還元反応膜１８０が積層される場合について図示しているが、第３の実施形態はかかる例に限定されない。第１の実施形態において第２の還元反応膜１６０を積層した時と同様に、第３の還元反応膜１８０が積層される前に、少なくとも酸化物半導体層１１０の表面上に露出している第２の反応生成物１６１が、例えばエッチング法等により除去されていてもよい。
次に、図３Ｃに示す構成に対して、例えば約１００〜３００（度）の加熱温度によって、加熱処理が行われる。当該加熱処理により、酸化物半導体層１１０と第３の還元反応膜１８０との間で酸化還元反応が生じる。
図３Ｄは、当該加熱処理後のＴＦＴ３０の構造を示している。還元反応が生じた結果、酸化物半導体層１１０の第３の還元反応膜１８０と第１の反応生成物１４１及び第２の反応生成物１６１を介して近接していた領域（具体的には、ゲート電極１３０、サイドウォール１５１及びサイドウォール１７１が形成されない領域）には、他の領域よりもキャリア濃度が増加された領域である第３の領域１１３が形成される。図３Ｃに示すように、第３の還元反応膜１８０は、酸化物半導体層１１０の表面において第２の領域１１２が形成されている領域と、その一部が互いに重なるように積層される。加熱処理により、酸化物半導体層１１０の第３の還元反応膜１８０の直下に対応する領域の還元反応が促進されることとなるため、第３の領域１１３は、第１の還元反応膜１４０におけるキャリア濃度の増加分と、第２の還元反応膜１６０におけるキャリア濃度の増加分と、第３の還元反応膜１８０におけるキャリア濃度の増加分が足し合わされた、第２の領域１１２よりも高いキャリア濃度を有する領域となる。
第３の領域１１３を形成する際の加熱処理では、第２の領域１１２が既に形成されている領域に対して更なる還元反応を誘起させることが必要となるが、上述したように、第３の還元反応膜１８０の材料としては、第１の還元反応膜１４０及び第２の還元反応膜１６０の材料よりも還元性が高い材料が好適に選択され得るため、当該加熱処理に係る還元反応がより促進されやすくなり、第３の領域１１３がより容易に形成されることとなる。なお、図３Ｃに示す例では、酸化物半導体層１１０の表面上に第１の反応生成物１４１及び／又は第２の反応生成物１６１が残存したまま第３の還元反応膜１８０が積層されている場合のＴＦＴ３０の構成について図示しているが、このような場合であっても、第３の還元反応膜１８０の材料や膜厚、加熱処理の条件等を適宜調整することにより、第１の反応生成物１４１及び／又は第２の反応生成物１６１を介して酸化物半導体層１１０と第３の還元反応膜１８０との酸化還元反応を促進させ、第３の領域１１３を形成することが可能である。
酸化反応が生じた結果、第３の還元反応膜１８０は、第３の反応生成物１８１に変化する。第３の反応生成物１８１は、第３の還元反応膜１８０を構成する材料の酸化物であり得る。例えば、上述した例では、第３の還元反応膜１８０はアルミニウムであるため、第３の反応生成物１８１は、アルミニウム酸化物（Ａｌ２Ｏ３）であり得る。なお、図３Ｄに示す例では、第３の還元反応膜１８０が比較的薄膜として形成されているため、第３の還元反応膜１８０の全てが第３の反応生成物１８１に変化したかのように図示しているが、実際には、第３の還元反応膜１８０のうち、酸化物半導体層１１０、ゲート絶縁膜１２０及びゲート電極１３０が位置する側から所定の深さの領域に、第３の反応生成物１８１が生成されてもよい。
ＴＦＴ３０においては、第３の領域１１３がソース領域及びドレイン領域として利用される。ゲート電極１３０を挟んで存在する第３の領域１１３のそれぞれに、ソース領域に所定の電位を与えるためのソース電極（図示せず。）及びドレイン領域に所定の電位を与えるためのドレイン電極（図示せず。）がそれぞれ形成されることにより、第３の実施形態に係るＴＦＴ３０が完成することとなる。
ここで、上述したように、第３の実施形態では、酸化物半導体層１１０上にゲート絶縁膜１２０、ゲート電極１３０、サイドウォール１５１及びサイドウォール１７１が形成された後に、第３の還元反応膜１８０が積層される。従って、第３の還元反応膜１８０は、ゲート電極１３０、サイドウォール１５１及びサイドウォール１７１の直下に対応する領域では酸化物半導体層１１０との間で酸化還元反応をほぼ起こさず、それ以外の領域で酸化物半導体層１１０を還元することとなる。従って、キャリア濃度が増加された第３の領域１１３は、ゲート電極１３０、サイドウォール１５１及びサイドウォール１７１が形成されていない領域に主に生成され、それ以外の領域にはほぼ形成されない。
また、図１Ｃに示すように、第１の還元反応膜１４０は、ゲート電極１３０の直下に対応するチャネル領域では酸化物半導体層１１０との間で酸化還元反応をほぼ起こさず、その他の領域で酸化物半導体層１１０を還元し得るように積層されるため、第１の領域１１１は、チャネル領域以外の領域に主に生成される。更に、図１Ｆに示すように、第２の還元反応膜１６０は、ゲート電極１３０及びサイドウォール１５１の直下に対応する領域では酸化物半導体層１１０との間で酸化還元反応をほぼ起こさず、その他の領域で酸化物半導体層１１０を還元し得るように積層されるため、第２の領域１１２は、ゲート電極１３０及びサイドウォール１５１の直下に対応する領域以外の領域に主に生成される。
このように、第３の実施形態では、ＴＦＴ３０における酸化物半導体層１１０内のキャリア濃度が、ゲート電極１３０の直下に対応するチャネル領域において最も濃度が低く、サイドウォール１５１の直下に対応する領域に形成される第１の領域１１１、サイドウォール１７１の直下に対応する領域に形成される第２の領域１１２、その他の領域に形成される第３の領域１１３に向かうにつれて、徐々にキャリア濃度が高くなるような分布を有する。従って、第３の領域１１３をソース領域及びドレイン領域として用いることにより、ソース領域及びドレイン領域からチャネル領域に向かうにつれて、段階的にキャリア濃度が低下するチャネルが形成されることとなり、ソース領域及び／又はドレイン領域のゲート電極１３０との端部における電界集中が緩和される。従って、第３の実施形態によれば、更に高い信頼性を有するＴＦＴ３０を形成することが可能となる。
また、第３の実施形態では、サイドウォール１７１を形成した後に第３の還元反応膜１８０が積層されるため、第３の還元反応膜１８０によって酸化物半導体層１１０が還元される領域は、サイドウォール１７１の形成位置に応じて決定される。つまり、サイドウォール１７１の形状に応じて、いわゆるセルフアラインで第２の領域１１２と第３の領域１１３との境界が画定される。このように、第３の実施形態では、サイドウォール１７１の形成位置に応じて第３の領域１１３の形成位置を決定することができるため、キャリア濃度が段階的に変化する位置（第２の領域１１２と第３の領域１１３との境界）をより高精度に決定することが可能となり、更に信頼性の高いＴＦＴ３０が実現される。
ただし、第３の実施形態においては、第３の領域１１３が第２の領域１１２よりもチャネル領域から遠くに形成され、第３の領域１１３からチャネル領域に向かうにつれてキャリア濃度が段階的に低くなるキャリア濃度分布が実現されればよく、サイドウォール１７１は必ずしも設けられなくてもよい。例えば、上記（１−３−２．サイドウォールが設けられない変形例）で説明した変形例と同様に、積層した第３の還元反応膜１８０を所定のパターンに加工することにより、第３の還元反応膜１８０によって酸化物半導体層１１０が還元され得る領域を適宜調整し、第３の領域１１３が形成される領域が制御されてよい。例えば、酸化物半導体層１１０、ゲート電極１３０及びサイドウォール１５１の上に第３の還元反応膜１８０を積層した後に、マスクを用いた選択的なエッチングにより、第３の還元反応膜１８０のうち、第２の領域１１２のチャネル領域側の端部から所定の距離の領域を除去することにより、上述したような、第３の領域１１３からチャネル領域に向かうにつれてキャリア濃度が段階的に低くなるような、所望のキャリア濃度分布が実現され得る。
また、第１の領域１１１及び第２の領域１１２と同様に、第３の領域１１３のキャリア濃度や形成深さは、例えば第３の還元反応膜１８０の材料及び膜厚、並びに、酸化還元反応時における加熱処理の条件（加熱時間、加熱温度等）に少なくとも基づいて決定され得る。第３の還元反応膜１８０の積層位置及び膜厚、並びに、酸化還元反応時における加熱処理の条件等のパラメータは、既存のプロセスにおいて比較的容易に高精度に制御可能であるため、第３の実施形態では、第３の領域１１３の形成位置、形成深さ及び／又はキャリア濃度を、より高精度に制御することができる。従って、ソース領域及び／又はドレイン領域のゲート電極１３０との端部での電界集中を効果的に緩和可能なキャリア濃度分布を、より容易により高精度に形成することができるため、より信頼性の高いＴＦＴ３０が実現される。
＜４．第４の実施形態＞
［４−１．半導体装置の構造及び製造方法］
次に、図４を参照して、本開示の第４の実施形態に係る半導体装置の構造及び製造方法について説明する。図４は、本開示の第４の実施形態に係る半導体装置の製造方法の一例を示す断面図である。図４は、第４の実施形態に係る半導体装置であるＴＦＴ４０のチャネル方向における断面を、当該半導体装置の製造方法における工程順に模式的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。
なお、本開示の第４の実施形態は、上述した第１の実施形態に対して、ＴＦＴ１０の一部の構成が省略されたものに対応する。図４に示すＴＦＴ４０の製造方法に係る各層や各膜は、第１の実施形態において同一の符号が付された層や膜と同様の材料及び製法によって形成されてよい。以下の第４の実施形態についての説明では、第１の実施形態との相違点について主に説明することとし、第１の実施形態と重複する事項についてはその詳細な説明を省略する。
第４の実施形態では、第１の実施形態におけるサイドウォール１５１を形成する工程（図１Ｅ参照。）において、ゲート電極１３０の片側にのみサイドウォール１５１が形成される。このようなサイドウォール１５１の構造は、例えば、図１Ｄに示すように絶縁膜１５０が等方的に酸化物半導体層１１０及びゲート電極１３０上に積層され他後に、片側のサイドウォール１５１のみを残すように、ドライエッチング法等の異方性エッチングにより絶縁膜１５０を選択的に除去することにより形成され得る。
第４の実施形態では、ゲート電極１３０の片側にのみサイドウォール１５１が形成された構成に対して、第２の還元反応膜１６０が積層され、例えば約１００〜３００（度）の加熱温度によって加熱処理が行われる。なお、第１の実施形態と同様に、第２の還元反応膜１６０が積層される前に、少なくとも酸化物半導体層１１０の表面上に露出している第１の反応生成物１４１は、例えばエッチング法等により除去されていてよい。
図４は、当該加熱処理後のＴＦＴ４０の構造を示している。第１の実施形態と同様に、還元反応が生じた結果、酸化物半導体層１１０の第２の還元反応膜１６０と接触していた領域（具体的には、ゲート電極１３０及びサイドウォール１５１が形成されない領域）には、他の領域よりもキャリア濃度が増加された領域である第２の領域１１２が形成される。また、酸化反応が生じた結果、第２の還元反応膜１６０は、第２の反応生成物１６１に変化する。
上述したように、第４の実施形態では、ゲート電極１３０の片側にのみサイドウォール１５１が形成されるため、第１の実施形態とは異なる領域に第１の領域１１１及び第２の領域１１２が形成される。具体的には、サイドウォール１５１が形成される側においては、第１の実施形態と同様に、サイドウォール１５１の直下に対応する領域に第１の領域１１１が形成され、サイドウォール１５１の端部を含み当該端部から外側の領域に第２の領域１１２が形成された、段階的なキャリア濃度分布が形成され得る。一方、サイドウォール１５１が形成されない側においては、第２の還元反応膜１６０が、酸化物半導体層１１０のゲート電極１３０との端部の領域にまで積層されるため、ゲート電極１３０の端部を含み当該端部から外側の領域に第２の領域１１２が形成される。このように、第４の実施形態では、ゲート電極１３０のチャネル方向における一側と他側、すなわちソース領域とドレイン領域とで、酸化物半導体層１１０内に異なるキャリア濃度分布が形成される。
例えば、ＴＦＴ４０の特性に応じて、ソース領域及びドレイン領域のいずれか一方において、特に過大な電界集中が生じ得る場合には、当該過大な電界集中が生じることが懸念される側のみにサイドウォール１５１を形成し、第２の還元反応膜１６０による酸化物半導体層１１０の還元を行えばよい。これにより、サイドウォール１５１を形成した側、すなわち、過大な電界集中が生じることが懸念される側においては、第２の領域１１２からチャネル領域に向かうにつれてキャリア濃度が段階的に低下する濃度分布が形成されることとなるため、ソース領域又はドレイン領域のゲート電極１３０との端部における電界集中が緩和されることとなる。第４の実施形態では、必要な部位にだけ選択的に酸化物半導体層１１０内のキャリア濃度分布が形成されるため、ＴＦＴ４０の他の特性の変化を抑制しつつ、電界集中を緩和することができる。従って、ＴＦＴ４０の信頼性を更に向上させることが可能となる。
以上、図４を参照して、本開示の第４の実施形態に係る半導体装置の構造及び製造方法について説明した。
＜５．適用例＞
次に、以上説明した第１、第２、第３及び第４の実施形態に係るＴＦＴ１０、２０、３０、４０の、各種の装置やデバイス、電子機器への適用例について説明する。なお、以下の適用例についての説明では、各種の装置、デバイス及び電子機器に、第１の実施形態に係るＴＦＴ１０又は後述する第１、第２、第３及び第４の実施形態の一変形例に係るＴＦＴ８０が搭載される場合を例に挙げて説明するが、第２、第３及び第４の実施形態に係るＴＦＴ２０、３０、４０も同様に、各種の装置、デバイス及び電子機器に適用することが可能である。
［５−１．有機ＥＬ表示装置への適用］
第１の実施形態に係るＴＦＴ１０は、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置における画素駆動用のトランジスタとして好適に適用可能である。ここで、有機ＥＬ表示装置とは、表示画面における各画素の発光素子が有機ＥＬ素子によって構成され、各有機ＥＬ素子が駆動素子であるトランジスタによって選択的に駆動されることにより、当該表示画面に所定の表示を行う表示装置のことである。図５−図７を参照して、第１の実施形態に係るＴＦＴ１０が、有機ＥＬ表示装置における画素の駆動素子に適用された場合の一構成例について説明する。図５は、第１の実施形態に係るＴＦＴ１０が適用された有機ＥＬ表示装置における、１つの画素に対応する領域の概略構成を示す断面図である。図６は、第１の実施形態に係るＴＦＴ１０が適用された有機ＥＬ表示装置の回路構成を示す概略図である。図７は、図６に示す回路構成のうち、１つの画素の周辺回路の構成を詳細に示す概略図である。
図５を参照すると、有機ＥＬ表示装置１はアクティブマトリクス型の有機ＥＬ表示装置であり、基板１１上にＴＦＴ１０及びＴＦＴ１０により駆動される有機ＥＬ素子２８をそれぞれ複数備える。図５では、有機ＥＬ表示装置１の１つの画素に対応する領域として、１つのＴＦＴ１０及び有機ＥＬ素子２８を含む領域の断面構造を示している。
ＴＦＴ１０の構成については、上記＜１．第１の実施形態＞で既に説明しているため、ここではその詳細な説明は省略する。ＴＦＴ１０の酸化物半導体層１１０上においてソース領域及びドレイン領域に対応する領域には、エッチング保護膜１５Ａ、１５Ｂがそれぞれ設けられる。更に、エッチング保護膜１５Ａ、１５Ｂ及びゲート電極１３０を覆うように酸化膜１６が設けられ、酸化膜１６の上には層間絶縁膜１７が更に設けられる。一対のソース／ドレイン電極１８（一方は図示せず）は、層間絶縁膜１７及び酸化膜１６を貫通して設けられる接続孔Ｈ１（一方は図示せず）を介して酸化物半導体膜１２に電気的に接続されている。酸化物半導体層１１０においてソース／ドレイン電極１８が接続される領域は、例えば図１Ｇに示す第２の領域１１２に対応する領域である。なお、図５では、図面が煩雑になることを避けるため、ＴＦＴ１０の構成のうち、酸化物半導体層１１０、ゲート絶縁膜１２０及びゲート電極１３０のみを図示し、その他の構成は図示を省略している。
有機ＥＬ表示装置１は、一対のエッチング保護膜１５Ａ、１５Ｂのうち一方のエッチング保護膜（図５に示す例ではエッチング保護膜１５Ｂ）をＴＦＴ１０と共有する保持容量素子１０Ｃを有している。保持容量素子１０Ｃは、画素が駆動される際に有機ＥＬ素子２８に印加される電圧に対応する電荷を保持するための容量素子である。これらＴＦＴ１０及び保持容量素子１０Ｃの上に、平坦化膜１９を介して有機ＥＬ素子２８が設けられる。
基板１１は、例えば、石英、ガラス、シリコン又は樹脂（プラスチック）フィルム等の材料によって形成される。例えば、樹脂材料としては、ＰＥＴ（ポリエチレンテレフタレート）又はＰＥＮ（ポリエチレンナフタレート）等が用いられ得る。上述したように、第１の実施形態においては、第１の領域１１１及び第２の領域１１２を形成するための加熱処理が、約１００〜３００（度）という比較的低温で行われ得るため、基板１１として好適に比較的安価な樹脂フィルムを用いることができる。この他にも、基板１１として、目的に応じて、ステンレス鋼（ＳＵＳ）などの金属基板が用いられてもよい。
エッチング保護膜１５Ａは、層間絶縁膜１７及び酸化膜１６に接続孔Ｈ１を形成する際のエッチングから酸化物半導体層１１０を保護するための膜である。エッチング保護膜１５Ｂは、ゲート電極１３０を介してエッチング保護膜１５Ａに対向して設けられ、酸化物半導体層１１０の外側に向かって延伸され、保持容量素子１０Ｃの一方の電極（図示する例では下部電極）を構成する。エッチング保護膜１５Ｂも、エッチング保護膜１５Ａと同様に、ソース／ドレイン電極１８と対をなすソース／ドレイン電極（図示せず）を酸化物半導体層１１０に接続するための貫通孔（図示せず）を形成する際のエッチングから酸化物半導体層１１０を保護するための膜である。エッチング保護膜１５Ａ、１５Ｂが設けられることにより、製造工程中における酸化物半導体層１１０の損傷が防がれ、ＴＦＴ１０の電気特性を向上させることができる。なお、エッチング保護膜１５Ａ、１５Ｂは少なくとも一部が酸化物半導体層１１０に接していればよい。
図１Ｇに示す酸化物半導体層１１０の第２の領域１１２と、ソース／ドレイン電極１８とが、エッチング保護膜１５Ａ、１５Ｂを介して電気的に接続され得る。エッチング保護膜１５Ａ、１５Ｂは、酸化物半導体層１１０を構成する材料とは異なるエッチング選択性を有する金属材料、例えば酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、モリブデン又はネオジウムを含むアルミニウム等により構成されてよい。エッチング保護膜１５Ａ、１５Ｂとしては、低抵抗化された半導体材料、例えばドーパントとしてリン（Ｐ）、ボロン（Ｂ）又はヒ素（Ａｓ）を含むシリコン又はゲルマニウム（Ｇｅ）等も用いることができる。エッチング保護膜１５Ａ、１５Ｂの膜厚は、例えば１００ｎｍ程度である。
エッチング保護膜１５Ａ、１５Ｂ上に設けられる酸化膜１６は、ゲート電極１３０とエッチング保護膜１５Ａ、１５Ｂそれぞれとの間で酸化物半導体層１１０に接している。また、酸化膜１６は保持容量素子１０Ｃも覆うように設けられ得る。ここで、当該酸化膜１６は、上述した第１の反応生成物１４１及び／又は第２の反応生成物１６１に対応している。すなわち、酸化膜１６は、例えば、シリコン酸化物若しくはアルミニウム酸化物又はシリコン酸化物及びアルミニウム酸化物が積層された構成を有する。酸化膜１６は、第１の領域１１１及び第２の領域１１２を形成する際に生成される副産物であるが、ＴＦＴ１０の電気特性を変化させ得る酸素や水分から酸化物半導体層１１０を保護する機能を有している。従って、ＴＦＴ１０を製造する際に、少なくとも酸化物半導体層１１０の表面上に酸化膜１６を残存させておくことにより、ＴＦＴ１０の電気的特性をより安定化させることができる。
層間絶縁膜１７は、酸化膜１６の上に設けられ、酸化膜１６と同様にＴＦＴ１０及び保持容量素子１０Ｃの双方を覆っている。層間絶縁膜１７は、例えば、アクリル樹脂、ポリイミド若しくはシロキサン等の有機材料、又は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物若しくはアルミニウム酸化物等の無機材料により構成される。また、層間絶縁膜１７は、これらの有機材料と無機材料とを積層させることにより形成されてもよい。層間絶縁膜１７は、例えば２μｍ程度の膜厚を有するように積層され得るが、層間絶縁膜１７が有機材料を含有する場合には、２μｍ程度の厚膜の形成を容易に行うことが可能となる。層間絶縁膜１７を２μｍ程度に比較的厚く積層することにより、ゲート電極１３０とソース領域及びドレイン領域との間に生じる段差を十分に被覆することができ、高い絶縁性が確保され得る。
ソース／ドレイン電極１８は、層間絶縁膜１７及び酸化膜１６を貫通して設けられる接続孔Ｈ１を介してエッチング保護膜１５Ａ、１５Ｂに接続される。ソース／ドレイン電極１８は、例えば、ゲート電極１３０を形成し得る材料として上述した各種の金属材料によって形成され得る。ただし、ソース／ドレイン電極１８は、アルミニウム又は銅等の低抵抗金属材料により形成されることが好ましい。ソース／ドレイン電極１８をこのような低抵抗金属材料で形成することにより、配線遅延の少ない画素の駆動が可能になる。
保持容量素子１０Ｃは、基板１１の上に、ＴＦＴ１０と共有されるエッチング保護膜１５Ｂ、容量絶縁膜１３Ｃ及び上部電極１４Ｃがこの順に積層されて構成される。上述したように、保持容量素子１０Ｃの一方の電極（下部電極）はエッチング保護膜１５Ｂの一部によって構成されている。
容量絶縁膜１３Ｃは、例えばゲート絶縁膜１２０と同一の工程により形成されてよく、ゲート絶縁膜１２０と同一の材料、同一の膜厚で形成され得る。また、上部電極１４Ｃは、例えばゲート電極１３０と同一の工程により形成されてよく、ゲート電極１３０と同一の材料、同一の膜厚で形成され得る。ただし、容量絶縁膜１３Ｃとゲート絶縁膜１２０とは、互いに別工程で形成されてもよく、互いに異なる材料、異なる膜厚で形成されてもよい。同様に、上部電極１４Ｃとゲート電極１３０とは、互いに別工程で形成されてもよく、互いに異なる材料、異なる膜厚で形成されてもよい。
有機ＥＬ素子２８は、平坦化膜１９上に設けられる。有機ＥＬ素子２８は、平坦化膜１９上に、第１電極２１、画素分離膜２２、有機層２３及び第２電極２４が、この順に積層されることにより形成される。また、有機ＥＬ素子２８の上部は素子保護層２５により封止される。更に、素子保護層２５の上には、熱硬化樹脂又は紫外線硬化樹脂からなる接着層２６を介して封止用基板２７が貼り合わされる。表示装置１は、有機層２３で発生した光を基板１１側から取り出すボトムエミッション方式（下面発光方式）であってもよく、封止用基板２７側から取り出すトップエミッション方式（上面発光方式）であってもよい。
平坦化膜１９は、ソース／ドレイン電極１８及び層間絶縁膜１７の上に、表示装置１における表示領域全体を覆うように設けられ、その一部領域には貫通孔である接続孔Ｈ２が形成される。ＴＦＴ１０のソース／ドレイン電極１８と有機ＥＬ素子２８の第１電極２１とが、当該接続孔Ｈ２を介して電気的に接続される。平坦化膜１９は、例えばポリイミド又はアクリル系樹脂により形成される。
第１電極２１は、平坦化膜１９上に積層されるとともに、接続孔Ｈ２に埋め込まれるように形成される。第１電極２１は、例えば有機ＥＬ素子２８のアノードとして機能するものであり、画素ごとに設けられる。表示装置１がボトムエミッション方式である場合には、第１電極２１は、透明導電膜、例えば、ＩＴＯ、酸化インジウム亜鉛（ＩＺＯ）及びインジウム亜鉛オキシド（ＩｎＺｎＯ）等のいずれかからなる単層膜又はこれらのうちの２種以上からなる積層膜により構成される。一方、表示装置１がトップエミッション方式である場合には、第１電極２１は、反射性の金属、例えば、アルミニウム、マグネシウム、カルシウム及びナトリウム等のうちの少なくとも１種からなる単体金属、これらのうちの少なくとも１種を含む合金からなる単層膜、又は当該単体金属又は当該合金を積層した多層膜により構成される。
画素分離膜２２は、第１電極２１と第２電極２４との間の絶縁性を確保するとともに、各有機ＥＬ素子２８の発光領域を区画分離するためのものである。基板１１上に配列形成される複数の有機ＥＬ素子２８が、例えば、１つの画素に１つの有機ＥＬ素子２８が位置するように画素分離膜２２によって画素単位に区画される。画素分離膜２２には、有機ＥＬ素子２８の発光領域に対応する領域に開口部が設けられる。画素分離膜２２は、例えば、ポリイミド、アクリル樹脂又はノボラック系樹脂等の感光性樹脂により形成される。
有機層２３は、画素分離膜２２の開口部を覆うように設けられる。有機層２３は、有機電界発光層（有機ＥＬ層）を含み、駆動電流の印加によって発光を生じる。有機層２３は、例えば基板１１（第１電極２１）の側から、正孔注入層、正孔輸送層、有機ＥＬ層及び電子輸送層がこの順で積層された構成を有しており、電子と正孔との再結合が有機ＥＬ層で生じることにより光が発生する。有機ＥＬ層の構成材料は、一般的な低分子又は高分子の有機材料であればよく、特に限定されない。例えば、各有機ＥＬ素子２８が特定の単色光（例えば赤色、緑色又は青色の光）を発する有機ＥＬ層のいずれかをそれぞれ含んでもよいし、あるいは、各有機ＥＬ素子２８が白色を発光する有機ＥＬ層（例えば、赤色、緑色及び青色の有機ＥＬ層が積層されたもの）を含んでもよい。正孔注入層は、正孔注入効率を高めると共にリークを防止するためのものであり、正孔輸送層は、有機ＥＬ層への正孔輸送効率を高めるためのものである。ただし、正孔注入層、正孔輸送層及び電子輸送層等の有機ＥＬ層以外の層は、有機層２３にとって必ずしも必須の構成ではなく、必要に応じて設けられればよい。
第２電極２４は、例えば有機ＥＬ素子２８のカソードとして機能するものであり、金属導電膜により形成される。有機ＥＬ表示装置１がボトムエミッション方式である場合には、第２電極２４は、反射性の金属、例えば、アルミニウム、マグネシウム、カルシウム及びナトリウム等のうちの少なくとも１種からなる単体金属、これらのうちの少なくとも１種を含む合金からなる単層膜、又は当該単体金属又は当該合金を積層した多層膜により構成される。一方、有機ＥＬ表示装置１がトップエミッション方式である場合には、第２電極２４は、ＩＴＯやＩＺＯ等の透明導電膜によって形成される。第２電極２４は、第１電極２１と互いに絶縁された状態で、例えば複数の有機ＥＬ素子２８に渡って共通の電極として設けられる。
素子保護層２５は、絶縁性材料又は導電性材料のいずれの材料によって構成されてもよい。素子保護層２５として利用可能な当該絶縁性材料としては、例えば、アモルファスシリコン（ａ−Ｓｉ）、アモルファス炭化シリコン（ａ−ＳｉＣ）、アモルファス窒化シリコン（ａ−Ｓｉ１−ＸＮＸ）又はアモルファスカーボン（ａ−Ｃ）等が挙げられる。
封止用基板２７は、ＴＦＴ１０、保持容量素子１０Ｃ及び有機ＥＬ素子２８を挟んで、基板１１と対向するように設けられる。封止用基板２７は、例えば基板１１と同様の材料によって形成されてよい。有機ＥＬ表示装置１がトップエミッション方式である場合には、封止用基板２７は透明材料によって形成され、封止用基板２７の一側にカラーフィルタや遮光膜等の層が更に設けられてもよい。また、有機ＥＬ表示装置１がボトムエミッション方式である場合には、基板１１を透明材料によって形成し、基板１１の一側にカラーフィルタや遮光膜等の層が更に設けられてもよい。
以上、第１の実施形態に係るＴＦＴ１０が搭載される有機ＥＬ表示装置１の画素領域の概略構成について説明した。次に、図６及び図７を参照して、有機ＥＬ表示装置１の各画素の駆動に係る回路構成について説明する。
図６及び図７に示すように、有機ＥＬ表示装置１は上述した有機ＥＬ素子２８を含む画素ＰＸＬＣを複数有する。画素ＰＸＬＣは、基板１１上の表示領域５０に例えばマトリクス状に配置される。表示領域５０の周辺には信号線駆動回路である水平セレクタ（ＨＳＥＬ）５１、走査線駆動回路であるライトスキャナ（ＷＳＣＮ）５２及び電源線駆動回路である電源スキャナ５３が設けられている。
表示領域５０には、列方向に複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが延伸され、行方向に複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍが延伸される。また、行方向には、更に複数の電源線ＤＳＬも延伸される。信号線ＤＴＬと走査線ＤＳＬとの各交点に、画素ＰＸＬＣ（Ｒ，Ｇ，Ｂに対応する画素のいずれか１つ）が設けられる。各信号線ＤＴＬは、水平セレクタ５１に電気的に接続されており、水平セレクタ５１から信号線ＤＴＬを介して各画素ＰＸＬＣに映像信号が供給される。一方、各走査線ＷＳＬは、ライトスキャナ５２に電気的に接続されており、ライトスキャナ５２から走査線ＷＳＬを介して各画素ＰＸＬＣに走査信号（選択パルス）が供給される。また、各電源線ＤＳＬは電源スキャナ５３に接続されており、電源スキャナ５３から電源線ＤＳＬを介して各画素ＰＸＬＣに電源信号（制御パルス）が供給される。
図７には、１つの画素ＰＸＬＣの具体的な回路構成例を図示している。各画素ＰＸＬＣは、有機ＥＬ素子２８を含む画素回路５０Ａを有する。図示される例では、画素回路５０Ａは、サンプリング用トランジスタＴｒ１及び駆動用トランジスタＴｒ２と、保持容量素子１０Ｃと、有機ＥＬ素子２８とを有するアクティブ型の駆動回路である。なお、サンプリング用トランジスタＴｒ１及び駆動用トランジスタＴｒ２のうちの少なくともいずれか１つが、第１の実施形態に係るＴＦＴ１０に相当する。
サンプリング用トランジスタＴｒ１のゲートは走査線ＷＳＬに接続される。また、サンプリング用トランジスタＴｒ１のソース及びドレインのうちの一方が信号線ＤＴＬに接続され、他方が駆動用トランジスタＴｒ２のゲートに接続される。駆動用トランジスタＴｒ２は、そのドレインが電源線ＤＳＬに接続され、ソースが有機ＥＬ素子２８のアノードに接続される。また、有機ＥＬ素子２８のカソードは、グランド電位を有する接地配線５Ｈに接続される。なお、接地配線５Ｈは、全ての画素ＰＸＬＣに対して共通に配線されていてよい。また、保持容量素子１０Ｃは、駆動用トランジスタＴｒ２のソースとゲートとの間に配置される。
サンプリング用トランジスタＴｒ１は、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、当該信号電位を保持容量素子１０Ｃに保持させる。駆動用トランジスタＴｒ２は、所定の第１の電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子１０Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子２８に供給する。有機ＥＬ素子２８は、駆動用トランジスタＴｒ２から供給された駆動電流により、映像信号の信号電位に応じた輝度で発光することができる。このように各画素ＰＸＬＣの有機ＥＬ素子２８が駆動されることにより、有機ＥＬ表示装置１において、映像信号に基づく映像表示がなされることとなる。
以上、第１の実施形態に係るＴＦＴ１０が、有機ＥＬ表示装置における画素の駆動素子に適用された場合の一構成例について説明した。ここで、上記＜１．第１の実施形態＞で説明したように、第１の実施形態に係るＴＦＴ１０は、酸化物半導体層１１０内のキャリア濃度分布が高精度に制御されることにより、その動作においてより高い信頼性を有する。従って、ＴＦＴ１０を有機ＥＬ表示装置１の画素の駆動素子として用いることにより、有機ＥＬ表示装置１における画面表示機能においても、より高い信頼性が確保され得る。
［５−２．液晶表示装置への適用］
第１の実施形態に係るＴＦＴ１０は、液晶表示装置における画素駆動用のトランジスタとして好適に適用可能である。ここで、液晶表示装置とは、表示画面における各画素が液晶表示素子によって構成され、各液晶表示素子が駆動素子であるトランジスタによって選択的に駆動されることにより、当該表示画面に所定の表示を行う表示装置のことである。図８−図１０を参照して、第１の実施形態に係るＴＦＴ１０が、液晶表示装置における画素の駆動素子に適用された場合の一構成例について説明する。図８は、第１の実施形態に係るＴＦＴ１０が適用された液晶表示装置における、１つの画素に対応する領域の概略構成を示す断面図である。図９は、第１の実施形態に係るＴＦＴ１０が適用された液晶表示装置の回路構成を示す概略図である。図１０は、図９に示す回路構成のうち、１つの画素の周辺回路の構成を詳細に示す概略図である。
図８を参照すると、液晶表示装置２は、基板１１上に形成されるＴＦＴ１０及び保持容量素子１０Ｃを有する。ＴＦＴ１０及び保持容量素子１０Ｃの上層に平坦化膜１９を介して液晶表示素子４８が設けられる。
ここで、図８に示す液晶表示装置２は、上述した図５に示す有機ＥＬ表示装置１に対して、有機ＥＬ素子２８が液晶表示素子４８に置換されたものに対応する。従って、図８に示す液晶表示装置２の構成のうち、液晶表示素子４８以外の構成は、図５を参照して既に説明した各構成と同様の機能を有してよい。従って、以下の液晶表示装置２についての説明では、上述した有機ＥＬ表示装置１との相違点について主に説明することとし、重複する事項についてはその詳細な説明を省略する。
液晶表示素子４８は、例えば、画素電極４１と対向電極４２との間に液晶層４３を封止したものである。また、画素電極４１の液晶層４３側の面には配向膜４４Ａが設けられ、対向電極４２の液晶層４３側の面には配向膜４４Ｂが設けられる。画素電極４１は、画素ごとに配設されており、例えばＴＦＴ１０のソース／ドレイン電極１８と電気的に接続される。対向電極４２は、対向基板４５上に複数の画素に渡って共通電極として設けられ、例えば所定のコモン電位に保持されている。液晶層４３は、例えばＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ：垂直配向）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード又はＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード等により駆動される液晶により構成されている。
また、基板１１の下方には、バックライト４６が備えられる。基板１１のバックライト４６側の面上には偏光板４７Ａが貼り合わせられる。また、対向基板４５の上面には、偏光板４７Ｂが貼り合わせられる。
バックライト４６は、液晶層４３に向けて光を照射する光源であり、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やＣＣＦＬ（Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｔ Ｌａｍｐ）等を複数含んで構成される。バックライト４６は、図示しないバックライト駆動部により駆動され、点灯状態及び消灯状態が制御されるようになっている。
偏光板４７Ａ、４７Ｂは、偏光子又は検光子とも呼称される部材であり、例えば互いにクロスニコルの状態で配置される。これにより、液晶表示装置２は、例えばバックライト４６からの照明光を電圧無印加状態（オフ状態）では遮断し、電圧印加状態（オン状態）では透過させるように構成されることとなる。
以上、第１の実施形態に係るＴＦＴ１０が搭載される液晶表示装置２の画素領域の概略構成について説明した。次に、図９及び図１０を参照して、液晶表示装置２の各画素の駆動に係る回路構成について説明する。
図９及び図１０に示すように、液晶表示装置２は上述した液晶表示素子４８を含む画素１０Ｒ、１０Ｇ、１０Ｂを複数有する。画素１０Ｒ、１０Ｇ、１０Ｂは、基板１１上の表示領域５５に例えばマトリクス状に配置される。画素１０Ｒ、１０Ｇ、１０Ｂはそれぞれ、赤色（Ｒ：Ｒｅｄ）、緑色（Ｇ：Ｇｒｅｅｎ）及び青色（Ｂ：Ｂｌｕｅ）の色光を発する液晶表示素子４８を有する画素である。表示領域５５の周辺には、映像表示用のドライバである信号線駆動回路４２０及び走査線駆動回路４３０が設けられる。
図１０には、１つの画素１０Ｒ、１０Ｇ、１０Ｂの具体的な回路構成例を図示している。各画素１０Ｒ、１０Ｇ、１０Ｂは、有機ＥＬ素子２８を含む画素回路５０Ｂを有する。図示される例では、画素回路５０Ｂは、トランジスタＴｒ１、Ｔｒ２と、保持容量素子１０Ｃと、液晶表示素子４８とを有するアクティブ型の駆動回路である。なお、トランジスタＴｒ１、Ｔｒ２のうちの少なくともいずれか１つが、第１の実施形態に係るＴＦＴ１０に相当する。
トランジスタＴｒ１とトランジスタＴｒ２との間に保持容量素子１０Ｃが設けられ、第１の電源ライン（Ｖｃｃ）及び第２の電源ライン（ＧＮＤ）の間において、液晶表示素子４８がトランジスタＴｒ２と直列に接続される。図９及び図１０に示すように、画素回路５０Ｂには、列方向に信号線４２０Ａが複数配置され、行方向に走査線４３０Ａが複数配置されている。各信号線４２０Ａは、信号線駆動回路４２０に接続されており、信号線駆動回路４２０から信号線４２０Ａを介してトランジスタＴｒ１のソース電極に映像信号が供給される。各走査線４３０Ａは走査線駆動回路４３０に接続されており、走査線駆動回路４３０から走査線４３０Ａを介してトランジスタＴｒ１のゲート電極に走査信号が順次供給されるようになっている。保持容量素子１０Ｃには、走査信号の供給によるトランジスタＴｒ１の導通に応じて、映像信号に対応する電位が保持されることとなる。
更に、トランジスタＴｒ１のドレイン電極はトランジスタＴｒ２のゲート電極に接続されている。これにより、保持容量素子１０Ｃに保持された映像信号の電位に応じてトランジスタＴｒ２が導通され、駆動電流Ｉｄが液晶表示素子４８に供給される。液晶表示素子４８は、トランジスタＴｒ２から供給された駆動電流により、映像信号の電位に応じた輝度で発光することができる。このように各画素１０Ｒ、１０Ｇ、１０Ｂの液晶表示素子４８が駆動されることにより、液晶表示装置２において、映像信号に基づく映像表示がなされることとなる。
以上、第１の実施形態に係るＴＦＴ１０が、液晶表示装置における画素の駆動素子に適用された場合の一構成例について説明した。ここで、上記＜１．第１の実施形態＞で説明したように、第１の実施形態に係るＴＦＴ１０は、酸化物半導体層１１０内のキャリア濃度分布が高精度に制御されることにより、その動作においてより高い信頼性を有する。従って、ＴＦＴ１０を液晶表示装置２の画素の駆動素子として用いることにより、液晶表示装置２における画面表示機能においても、より高い信頼性が確保され得る。
なお、本変形例に係る液晶表示装置２の画素回路５０Ｂに代えて、上述した図７に示す画素回路５０Ａの有機ＥＬ素子２８を液晶表示素子４８に置き換えたものが用いられてもよい。また、逆に、上述した有機ＥＬ表示装置１の画素回路５０Ａに代えて、図１０に示す画素回路５０Ｂの液晶表示素子４８を有機ＥＬ素子２８に置き換えたものが用いられてもよい。このように、有機ＥＬ表示装置１及び液晶表示装置２における画素駆動回路は、外部から与えられる映像信号に応じた輝度で有機ＥＬ素子２８及び液晶表示素子４８を発光させるように構成されればよく、その構成は任意であってよい。
［５−３．イメージセンサへの適用］
ここで、上述した第１、第２、第３及び第４の実施形態に係るＴＦＴ１０、２０、３０、４０は、酸化物半導体層１１０の上部にゲート電極１３０、ソース領域及びドレイン領域が形成された、いわゆるトップゲート型のＴＦＴであったが、第１、第２、第３及び第４の実施形態はかかる例に限定されない。第１、第２、第３及び第４の実施形態に係るＴＦＴ１０、２０、３０、４０は、ゲート電極１３０が酸化物半導体層１１０の下部に形成され、ソース領域及びドレイン領域が当該酸化物半導体層１１０の上部に形成される、いわゆるボトムゲート型のＴＦＴであってもよい。
ここでは、第１、第２、第３及び第４の実施形態の一変形例である、ボトムゲート型の構成を有するＴＦＴ８０を例に挙げて、当該ＴＦＴ８０がＣＭＯＳイメージセンサにおける画素駆動用のトランジスタとして適用される場合について説明する。ボトムゲート型の構成を有する変形例に係るＴＦＴ８０は、イメージセンサにおける画素駆動用のトランジスタとして好適に適用可能である。本変形例に係るＴＦＴ８０のように、ボトムゲート型のＴＦＴであっても、第１の還元反応膜１４０、第２の還元反応膜１６０及び／又は第３の還元反応膜１８０と酸化物半導体層との酸化還元反応を用いることにより、酸化物半導体層内に、ソース領域及び／又はドレイン領域からチャネル領域に向かうにつれてキャリア濃度が段階的に高くなるようなキャリア濃度の分布を形成することができ、ＴＦＴ８０の性能を向上させることができる。
図１１−図１３を参照して、第１、第２、第３及び第４の実施形態の一変形例である、ボトムゲート型の構成を有する変形例に係るＴＦＴ８０が、ＣＭＯＳイメージセンサにおける画素駆動用のトランジスタに適用された場合の一構成例について説明する。図１１は、ボトムゲート型の構成を有する変形例に係るＴＦＴ８０が適用されたＣＭＯＳイメージセンサの積層構造を表す概略図である。図１２は、本変形例に係るＴＦＴ８０が適用されたＣＭＯＳイメージセンサにおける、１つの画素に対応する領域の概略構成を示す断面図である。図１３は、本変形例に係るＴＦＴ８０が適用されたＣＭＯＳイメージセンサの回路構成を示す概略図である。
図１１を参照すると、本変形例に係るＴＦＴ８０が適用されたＣＭＯＳイメージセンサ３においては、画素内の受光素子であるフォトダイオード６０が拡散層に形成されるのに対して、当該画素を駆動するための各トランジスタが、第１配線層６２（Ｍ１層６２）と第２配線層６６（Ｍ２層６６）との間に形成される。具体的には、拡散層に形成されるフォトダイオード６０の上に、層間絶縁膜（ＩＬＤ：Ｉｎｔｅｒ Ｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃｓ）である第１絶縁層６１、第１配線層６２及び第１金属間絶縁膜（ＩＭＤ：Ｉｎｔｅｒ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃｓ）である第３絶縁層６３が、この順に積層される。そして、第３絶縁層６３の上層に、ＴＦＴ８０を含む各トランジスタが形成されるトランジスタ層６４が設けられる。更に、トランジスタ層６４の上に、第２金属間絶縁膜（ＩＭＤ）である第５絶縁層６５、第２配線層６６、第３金属間絶縁膜（ＩＭＤ）である第７絶縁層６７、カラーフィルタ６８及びマイクロレンズ６９が形成される。
図１２を参照して、ＣＭＯＳイメージセンサ３の積層構造についてより詳細に説明する。図１２は、ＣＭＯＳイメージセンサ３の画素に対応する領域の断面図であり、画素に含まれる一のトランジスタを含む断面の概略構成を表している。
図１２を参照すると、ＣＭＯＳイメージセンサ３においては、基板７１上にフォトダイオード（図示せず。）及びフローティング拡散領域７６が形成される。基板７１は、例えばシリコン等の半導体材料によって構成される半導体基板である。また、フォトダイオード及びフローティング拡散領域７６は、基板７１に対して例えばイオン打ち込み等の不純物注入工程を施し、拡散層を形成することにより、当該拡散層の一部領域として形成される。図１２では、フローティング拡散領域７６が基板７１の上層に形成されているかのように誇張して図示しているが、フローティング拡散領域７６及び図示しないフォトダイオードは、実際には基板７１の表面から所定の深さの領域に形成されてよい。
基板７１の上層には、フローティング拡散領域７６及びフォトダイオードを覆うように、層間絶縁膜（ＩＬＤ）である第１絶縁層６１が設けられる。そして、第１絶縁層６１上に、第１配線層６２が形成される。第１配線層６２には、金属材料を所定のパターンに加工することにより形成される配線７２と、当該配線間を絶縁するための第２絶縁層７３が形成される。第１配線層６２の上に第１金属間絶縁膜（ＩＭＤ）である第３絶縁層６３が積層され、当該第３絶縁層６３の更に上にトランジスタ層６４が形成される。
第１絶縁層６１、第２絶縁層７３及び第３絶縁層６３は、一般的な半導体プロセスにおいて層間絶縁膜及び金属間絶縁膜として用いられる各種の絶縁性材料によって形成されてよい。例えば、第１絶縁層６１、第２絶縁層７３及び第３絶縁層６３は、シリコン酸化物、シリコン窒化物及びシリコン酸窒化物等の各種の絶縁性材料によって形成される。また、配線７２は、一般的な半導体プロセスにおいて配線として用いられる各種の導電性材料によって形成されてよい。例えば、配線７２は、アルミニウムや銅等の各種の導電性材料によって形成される。
トランジスタ層６４には、ＣＭＯＳイメージセンサ３の画素に含まれる各種のトランジスタ（例えば、転送トランジスタ、リセットトランジスタ、アンプトランジスタ及び選択トランジスタ等）が形成される。本適用例では、ＣＭＯＳイメージセンサ３の画素に含まれるこれらのトランジスタの少なくともいずれかに、本変形例に係るＴＦＴ８０が好適に適用される。図１２では、これらのトランジスタのうちの一のトランジスタであるＴＦＴ８０のチャネル方向における断面の概略構成が図示されている。なお、転送トランジスタ、リセットトランジスタ、アンプトランジスタ及び選択トランジスタの画素における機能については、図１３を参照して後述する。また、転送トランジスタ、リセットトランジスタ、アンプトランジスタ及び選択トランジスタにおいては、例えばゲート長やゲート幅等の寸法は互いに異なる場合があるが、その積層構造はほぼ同様であってよいため、ここでは、図１２に示すＴＦＴ８０を参照して、これらのトランジスタの積層構造についてまとめて説明することとする。
図１２を参照すると、ＴＦＴ８０は、酸化物半導体層８１、ゲート絶縁膜８２、ゲート電極８３を有する。上述したように、ＴＦＴ８０は、第１、第２、第３及び第４の実施形態に係るＴＦＴ１０、２０、３０、４０の一変形例に係るＴＦＴであり、ボトムゲート型の構成を有する。図１２に示すように、ＴＦＴ８０では、第３絶縁層６３の上に、ゲート電極８３及びゲート絶縁膜８２がこの順に積層される。また、ゲート電極８３は所定のパターンに加工されている。ＴＦＴ８０では、ゲート電極８３及びゲート絶縁膜８２の上に、ゲート絶縁膜８２を覆うように酸化物半導体層８１が積層される。ここで、酸化物半導体層８１、ゲート絶縁膜８２及びゲート電極８３は、ＴＦＴ１０、２０、３０、４０における酸化物半導体層１１０、ゲート絶縁膜１２０及びゲート電極１３０に対応する構成部材であり、酸化物半導体層１１０、ゲート絶縁膜１２０及びゲート電極１３０と同様の材料により形成され得る。
図１２では図示を省略するが、酸化物半導体層８１内には、第１、第２、第３及び第４の実施形態と同様に、第１の還元反応膜１４０及び第２の還元反応膜１６０によって酸化物半導体層８１を還元することにより、第１の領域１１１及び第２の領域１１２に対応する、キャリア濃度が他の領域よりも高い領域が形成されている。例えば、酸化物半導体層８１内には、外側（すなわち、ソース領域又はドレイン領域になり得る領域）からゲート電極８３の直上に対応するチャネル領域に向かうにつれてキャリア濃度が段階的に高くなるようなキャリア濃度の分布が形成されている。なお、第３の実施形態に倣って、第３の還元反応膜１８０によって酸化物半導体層８１を更に還元することにより、酸化物半導体層８１内に第３の領域１１３に対応する領域が更に形成されてもよい。
酸化物半導体層８１の上面のうちゲート電極８３を挟んだ一側には、ソース電極となり得るソース配線８４が形成される。また、酸化物半導体層８１の上面のうちゲート電極８３を挟んだ他側には、ドレイン電極となり得るドレイン配線８５が形成される。ソース配線８４及びドレイン配線８５は、例えばトランジスタ層６４内において水平方向に引き伸ばされつつ所定のパターンに加工され、所定の信号線と接続される。例えば、図１２に示す例では、ソース配線８４が、第１絶縁層６１、第２絶縁層７３及び第３絶縁層６３を貫通して設けられるプラグ７５を介して、フローティング拡散領域７６と電気的に接続されている。なお、プラグ７５は、第１絶縁層６１、第２絶縁層７３及び第３絶縁層６３に例えばドライエッチング法により貫通孔を形成し、当該貫通孔にタングステン等の導電性材料をスパッタリング法等の方法により埋め込むことにより形成され得る。
トランジスタ層６４において、ＴＦＴ８０の上には第４絶縁層７４が積層される。当該第４絶縁層７４により、ソース配線８４とドレイン配線８５との間が好適に絶縁され得る。第４絶縁層７４は、上述した第１絶縁層６１、第２絶縁層７３及び第３絶縁層６３と同様の絶縁性材料によって形成されてよい。
以上、ＴＦＴ８０の構成について詳細に説明した。トランジスタ層６４の上には、第２金属間絶縁膜（ＩＭＤ）である第５絶縁層６５及び第２配線層６６がこの順に積層される。簡単のため、図示は省略するが、第２配線層６６には、画素を駆動するための各種の信号が印加される配線が、導電性材料が所定のパターンに加工されることにより形成される。また、第２配線層６６における当該配線間に絶縁性材料が埋め込まれることにより、当該配線間の絶縁が確保される。第２配線層６６における配線を形成する導電性材料及び配線間に設けられる絶縁性材料としては、例えば、第１配線層６２における配線７２及び第２絶縁層７３と、それぞれ同一の材料が用いられてよい。
以上、ボトムゲート型の構成を有する変形例に係るＴＦＴ８０が搭載されるＣＭＯＳイメージセンサ３の画素領域の概略構成について説明した。次に、図１３を参照して、ＣＭＯＳイメージセンサ３の各画素の駆動に係る回路構成について説明する。
図１３は、ＣＭＯＳイメージセンサ３の画素回路７０の一構成例を示す等価回路図である。画素回路７０は、フォトダイオード６０、フローティング拡散領域７６、リセットトランジスタ８０１、アンプトランジスタ８０２、選択トランジスタ８０３及び転送トランジスタ８０４によって構成される。なお、リセットトランジスタ８０１、アンプトランジスタ８０２、選択トランジスタ８０３及び転送トランジスタ８０４のうちの少なくともいずれか１つが、上述したＴＦＴ８０に相当する。
図１３に示すように、ＣＭＯＳイメージセンサ３の画素回路７０では、２つのフォトダイオード６０がそれぞれ転送トランジスタ８０４を介して１つのフローティング拡散領域７６と接続される。このように、画素回路７０は、２つのフォトダイオード６０が１つのフローティング拡散領域７６を共有する構成を有する。２つの転送トランジスタ８０４のゲート電極は、それぞれ転送ラインＴＧ１、ＴＧ２に接続されており、転送ラインＴＧ１、ＴＧ２に所定のタイミングで電圧を印加することにより、フォトダイオード６０に蓄積された電荷が転送トランジスタ８０４を介してフローティング拡散領域７６に転送される。
フローティング拡散領域７６は、リセットトランジスタ８０１のソース電極と電気的に接続される。リセットトランジスタ８０１のドレイン電極は電源ラインＶｄｄに接続されており、電源電位に保たれている。また、リセットトランジスタ８０１のゲート電極はリセットラインＲＧに接続されている。リセットラインＲＧに所定のタイミングで電圧を印加することにより、フローティング拡散領域７６の電位が電源ラインＶｄｄの電位と同電位に保たれることとなり、フローティング拡散領域７６の電荷がリセットされることとなる。
また、フローティング拡散領域７６は、アンプトランジスタ８０２のゲート電極とも電気的に接続される。アンプトランジスタ８０２のドレイン電極は電源ラインＶｄｄに接続されており、電源電位に保たれている。また、アンプトランジスタ８０２のソース電極は選択トランジスタ８０３のドレイン電極に接続されている。アンプトランジスタ８０２のソース電極とドレイン電極との間には、例えば一定電流が印加されており、アンプトランジスタ８０２及び選択トランジスタ８０３は、いわゆるソースフォロワ回路を構成している。アンプトランジスタ８０２のゲート電極には、フローティング拡散領域７６に蓄積された電荷に対応する電位が印加されるため、アンプトランジスタ８０２のソース電極とドレイン電極との間には当該蓄積電荷に対応する電流が流れることとなる。
選択トランジスタ８０３のゲート電極は選択ラインＳＥＬに接続されており、選択ラインＳＥＬに所定のタイミングで電圧を印加することにより、フローティング拡散領域７６に蓄積された電荷に応じてアンプトランジスタ８０２を流れる電流が、選択トランジスタ８０３を介して画素回路７０の外部（例えば後段の信号処理回路）に読み出されることとなる。
以上、ボトムゲート型の構成を有する変形例に係るＴＦＴ８０が、撮像素子であるＣＭＯＳイメージセンサ３における画素駆動用のトランジスタに適用された場合の一構成例について説明した。ここで、本変形例に係るＴＦＴ８０は、第１、第２、第３及び第４の実施形態に係るＴＦＴ１０、２０、３０、４０と同様に、第１の還元反応膜１４０、第２の還元反応膜１６０及び／又は第３の還元反応膜１８０と酸化物半導体層８１との酸化還元反応を用いることにより、酸化物半導体層８１内に、ソース領域及び／又はドレイン領域からチャネル領域に向かうにつれてキャリア濃度が段階的に高くなるようなキャリア濃度の分布が形成され得る。よって、ＴＦＴ８０においても、酸化物半導体層８１内のキャリア濃度分布が高精度に制御されることにより、その動作においてより高い信頼性が確保されている。従って、ＴＦＴ８０をＣＭＯＳイメージセンサ３の画素駆動用のトランジスタとして用いることにより、ＣＭＯＳイメージセンサ３における画素の駆動においても、より高い信頼性が確保され得る。
なお、上述したＴＦＴ８０が搭載される画素回路７０の回路構成は、図１３に示す構成に限定されない。上述したＴＦＴ８０並びに第１、第２、第３及び第４の実施形態に係るＴＦＴ１０、２０、３０、４０は、一般的なＣＭＯＳイメージセンサにおける各種の公知の画素回路に対して適用可能である。
［５−４．表示装置を有する電子機器への適用］
上述したようなＴＦＴ１０、２０、３０、４０、８０が搭載された有機ＥＬ表示装置１、液晶表示装置２及びＣＭＯＳイメージセンサ３は、例えば図１４−図１６に示すような各種の電子機器に好適に適用可能である。
図１４は、有機ＥＬ表示装置１、液晶表示装置２及び／又はＣＭＯＳイメージセンサ３が適用されたスマートフォンの外観図である。図１４を参照すると、スマートフォン２００は、例えばタッチパネルによって構成される表示画面２１０を有する。表示画面２１０には、スマートフォン２００によって処理される各種の情報が、テキスト、画像及びグラフ等多様な形式で表示され、ユーザに対して通知され得る。スマートフォン２００には、上述した有機ＥＬ表示装置１又は液晶表示装置２が搭載されており、表示画面２１０は、有機ＥＬ表示装置１の表示領域５０又は液晶表示装置２の表示領域５５に対応している。また、スマートフォン２００が撮像機能を有する場合には、当該撮像機能を実現する撮像素子として、ＣＭＯＳイメージセンサ３がスマートフォン２００に搭載されていてもよい。
図１５は、有機ＥＬ表示装置１又は液晶表示装置２が適用されたディスプレイ装置３００の外観図である。図１５を参照すると、ディスプレイ装置３００は表示画面３１０を有する。表示画面３１０には、ディスプレイ装置３００によって処理される各種の情報が、テキスト、画像及びグラフ等多様な形式で表示され、ユーザに対して通知され得る。例えば、ディスプレイ装置３００は、放送局やコンテンツの配信サーバによって配信されるテレビ番組や映画、動画等の各種のコンテンツを受信し、当該コンテンツを表示画面３１０に表示させることができる。また、ディスプレイ装置３００がＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）等の情報処理装置と接続され、当該情報処理装置によって処理される各種の情報がディスプレイ装置３００の表示画面３１０に表示されてもよい。ディスプレイ装置３００には、上述した有機ＥＬ表示装置１又は液晶表示装置２が搭載されており、表示画面３１０は、有機ＥＬ表示装置１の表示領域５０又は液晶表示装置２の表示領域５５に対応している。
図１６は、有機ＥＬ表示装置１、液晶表示装置２及び／又はＣＭＯＳイメージセンサ３が適用された撮像装置４００の外観図である。図１６を参照すると、撮像装置４００はその筐体の一部領域に表示画面４１０を有する。撮像装置４００は、例えばデジタルスチルカメラやデジタルビデオカメラ等の、被写体からの光を撮像素子によって受光し電子信号に変換することにより、当該被写体の画像をデジタルデータとして生成する、いわゆるデジタルカメラであってよい。例えば、撮像装置４００は、被写体からの光を電気信号に変換する撮像素子として、上述したＣＭＯＳイメージセンサ３を搭載することができる。また、撮像装置４００は、上述した有機ＥＬ表示装置１又は液晶表示装置２を搭載していてもよく、表示画面４１０は、有機ＥＬ表示装置１の表示領域５０又は液晶表示装置２の表示領域５５に対応していてもよい。表示画面４１０には、撮像装置４００によって処理される各種の情報が、テキスト、画像及びグラフ等多様な形式で表示され、ユーザに対して通知され得る。例えば、表示画面４１０には、撮像装置４００によって取得された静止画、動画等の画像情報や、撮像時における各種の撮影条件（例えばシャッタースピード、露出値等）を設定するための設定画面等が表示され得る。
以上、図１４−図１６を参照して、ＴＦＴ１０、２０、３０、４０、８０が搭載された有機ＥＬ表示装置１、液晶表示装置２及びＣＭＯＳイメージセンサ３が適用され得る電子機器の一例について説明した。以上説明したように、ＴＦＴ１０、２０、３０、４０、８０が搭載された有機ＥＬ表示装置１及び液晶表示装置２は、各種の電子機器の表示画面として適用することができる。有機ＥＬ表示装置１及び液晶表示装置２が電子機器の表示画面として用いられることにより、当該表示画面に画像を表示する際の画素の駆動動作において高い信頼性が確保され、より安定的な画像表示機能が実現される。
また、以上説明したように、ＴＦＴ１０、２０、３０、４０、８０が搭載されたＣＭＯＳイメージセンサ３は、各種の電子機器の撮像素子として適用することができる。ＣＭＯＳイメージセンサ３が電子機器の撮像素子として用いられることにより、当該撮像素子によって撮像画像を取得する際の画素の駆動動作において高い信頼性が確保され、より安定的な撮像機能が実現される。
なお、ＴＦＴ１０、２０、３０、４０、８０が搭載された有機ＥＬ表示装置１、液晶表示装置２及びＣＭＯＳイメージセンサ３が適用され得る電子機器は、上述した例に限定されず、当該有機ＥＬ表示装置１、液晶表示装置２及びＣＭＯＳイメージセンサ３は、表示機能及び／又は撮像機能を有する電子機器であれば、あらゆる電子機器に適用されてよい。
＜６．補足＞
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）酸化物半導体層内において、当該酸化物半導体層上に形成されるゲート電極の直下に対応するチャネル領域よりも高いキャリア濃度を有する領域であって、前記チャネル領域以外の少なくとも一部領域に形成される第１の領域と、前記酸化物半導体層内において、前記第１の領域よりも高いキャリア濃度を有する領域であって、前記第１の領域よりも前記チャネル領域から遠くに形成される第２の領域と、を備え、前記第１の領域は、前記酸化物半導体層上に第１の還元反応膜を積層し、当該第１の還元反応膜によって前記酸化物半導体層を還元する第１の還元反応により形成され、前記第２の領域は、前記酸化物半導体層上に第２の還元反応膜を積層し、当該第２の還元反応膜によって前記酸化物半導体層を還元する第２の還元反応により形成される、半導体装置。
（２）前記第１の領域及び前記第２の領域は、前記ゲート電極のチャネル方向における少なくとも一側に形成され、前記第２の領域に、少なくとも前記第１の領域及び前記第２の領域を含む所定の領域をソース領域又はドレイン領域として機能させるための電極が形成される、前記（１）に記載の半導体装置。
（３）前記第１の領域は、前記酸化物半導体層の前記ゲート電極との端部を含んで形成され、前記チャネル領域、前記第１の領域及び前記第２の領域は、前記ゲート電極のチャネル方向において連続的に形成される、前記（１）又は（２）に記載の半導体装置。
（４）前記ゲート電極の側壁に所定の厚さで形成される側壁絶縁膜、を更に備え、前記第２の領域は、前記酸化物半導体層の前記側壁絶縁膜との端部を含んで形成される、前記（３）に記載の半導体装置。
（５）前記第１の還元反応は、前記ゲート電極が形成された前記酸化物半導体層上に前記第１の還元反応膜を積層した状態で行われ、前記第２の還元反応は、前記第１の還元反応の後に、前記側壁絶縁膜が更に形成された前記酸化物半導体層上に前記第２の還元反応膜を積層した状態で行われる、前記（４）に記載の半導体装置。
（６）前記ゲート電極が形成された前記酸化物半導体層上に前記第１の還元反応膜を積層し、前記側壁絶縁膜が更に形成された前記酸化物半導体層上に前記第２の還元反応膜を積層した状態で、前記第１の還元反応及び前記第２の還元反応が同時に行われる、前記（４）に記載の半導体装置。
（７）前記第１の還元反応膜及び前記第２の還元反応膜は、前記酸化物半導体層に対する還元性が異なる材料によってそれぞれ形成される、前記（１）〜（６）のいずれか１項に記載の半導体装置。
（８）前記第２の還元反応膜は、前記第１の還元反応膜よりも前記酸化物半導体層に対する還元性が高い材料によって形成される、前記（１）〜（７）のいずれか１項に記載の半導体装置。
（９）前記第１の領域及び前記第２の領域のキャリア濃度は、少なくとも、前記第１の還元反応膜及び前記第２の還元反応膜の材料及び膜厚と、前記第１の還元反応及び前記第２の還元反応における加熱条件と、に基づいて決定される、前記（１）〜（８）のいずれか１項に記載の半導体装置。
（１０）前記酸化物半導体層内において、前記第２の領域よりも高いキャリア濃度を有する領域であって、前記第２の領域よりも前記ゲート電極よりも遠くに形成される第３の領域、を更に備え、前記第３の領域は、前記酸化物半導体層上に第３の還元反応膜を積層し、当該第３の還元反応膜によって前記酸化物半導体層を還元する第３の還元反応により形成される、前記（１）〜（９）のいずれか１項に記載の半導体装置。
（１１）前記第１の還元反応は、前記ゲート電極が形成された前記酸化物半導体層上に前記第１の還元反応膜を積層した状態で行われ、前記第２の還元反応は、前記第１の還元反応の後に、前記ゲート電極の側壁に所定の厚さの第１の側壁絶縁膜が更に形成された前記酸化物半導体層上に前記第２の還元反応膜を積層した状態で行われ、前記第３の還元反応は、前記第２の還元反応の後に、前記第１の側壁絶縁膜の側壁に所定の厚さの第２の側壁絶縁膜が更に形成された前記酸化物半導体層上に前記第３の還元反応膜を積層した状態で行われる、前記（１０）に記載の半導体装置。
（１２）前記第３の還元反応膜は、前記第２の還元反応膜よりも前記酸化物半導体層に対する還元性が高い材料によって形成される、前記（１０）又は（１１）に記載の半導体装置。
（１３）前記ゲート電極のチャネル方向における一側にのみ前記第１の領域及び前記第２の領域がともに形成され、当該一側の前記第２の領域に、少なくとも前記第１の領域及び前記第２の領域を含む所定の領域をソース領域又はドレイン領域として機能させるための電極が形成される、前記（１）〜（９）のいずれか１項に記載の半導体装置。
（１４）酸化物半導体層内において、当該酸化物半導体層上に形成されるゲート電極の直下に対応するチャネル領域よりも高いキャリア濃度を有する領域であって、前記チャネル領域以外の少なくとも一部領域に形成される第１の領域と、前記酸化物半導体層内において、前記第１の領域よりも高いキャリア濃度を有する領域であって、前記第１の領域よりも前記チャネル領域から遠くに形成される第２の領域と、を備え、前記第１の領域は、前記酸化物半導体層上に第１の還元反応膜を積層し、当該第１の還元反応膜によって前記酸化物半導体層を還元する第１の還元反応により形成され、前記第２の領域は、前記酸化物半導体層上に第２の還元反応膜を積層し、当該第２の還元反応膜によって前記酸化物半導体層を還元する第２の還元反応により形成される、薄膜トランジスタ、が画素の駆動素子として用いられる、表示装置。
（１５）酸化物半導体層上に第１の還元反応膜を積層し、当該第１の還元反応膜によって前記酸化物半導体層を還元する第１の還元反応により、前記酸化物半導体層内において、当該酸化物半導体層上に形成されるゲート電極の直下に対応するチャネル領域よりも高いキャリア濃度を有する第１の領域を、前記チャネル領域以外の少なくとも一部領域に形成することと、前記酸化物半導体層上に第２の還元反応膜を積層し、当該第２の還元反応膜によって前記酸化物半導体層を還元する第２の還元反応により、前記酸化物半導体層内において、前記第１の領域よりも高いキャリア濃度を有する第２の領域を、前記第１の領域よりも前記チャネル領域から遠くに形成することと、を含む、半導体装置の製造方法。
１０、２０、３０、４０、８０ ＴＦＴ
１１０、８１ 酸化物半導体層
１２０、８２ ゲート絶縁膜
１３０、８３ ゲート電極
１４０ 第１の還元反応膜
１４１ 第１の反応生成物
１５０ 絶縁膜
１５１、１７１ サイドウォール
１６０ 第２の還元反応膜
１６１ 第２の反応生成物
１８０ 第３の還元反応膜
１８１ 第３の反応生成物
８４ ソース配線
８５ ドレイン配線

Claims (15)

  1. 酸化物半導体層内において、当該酸化物半導体層上に形成されるゲート電極の直下に対応するチャネル領域よりも高いキャリア濃度を有する領域であって、前記チャネル領域以外の少なくとも一部領域に形成される第１の領域と、
    前記酸化物半導体層内において、前記第１の領域よりも高いキャリア濃度を有する領域であって、前記第１の領域よりも前記チャネル領域から遠くに形成される第２の領域と、
    を備え、
    前記第１の領域は、前記酸化物半導体層上に第１の還元反応膜を積層し、当該第１の還元反応膜によって前記酸化物半導体層を還元する第１の還元反応により形成され、
    前記第２の領域は、前記酸化物半導体層上に第２の還元反応膜を積層し、当該第２の還元反応膜によって前記酸化物半導体層を還元する第２の還元反応により形成される、
    半導体装置。
  2. 前記第１の領域及び前記第２の領域は、前記ゲート電極のチャネル方向における少なくとも一側に形成され、
    前記第２の領域に、少なくとも前記第１の領域及び前記第２の領域を含む所定の領域をソース領域又はドレイン領域として機能させるための電極が形成される、
    請求項１に記載の半導体装置。
  3. 前記第１の領域は、前記酸化物半導体層の前記ゲート電極との端部を含んで形成され、
    前記チャネル領域、前記第１の領域及び前記第２の領域は、前記ゲート電極のチャネル方向において連続的に形成される、
    請求項２に記載の半導体装置。
  4. 前記ゲート電極の側壁に所定の厚さで形成される側壁絶縁膜、を更に備え、
    前記第２の領域は、前記酸化物半導体層の前記側壁絶縁膜との端部を含んで形成される、請求項３に記載の半導体装置。
  5. 前記第１の還元反応は、前記ゲート電極が形成された前記酸化物半導体層上に前記第１の還元反応膜を積層した状態で行われ、
    前記第２の還元反応は、前記第１の還元反応の後に、前記側壁絶縁膜が更に形成された前記酸化物半導体層上に前記第２の還元反応膜を積層した状態で行われる、
    請求項４に記載の半導体装置。
  6. 前記ゲート電極が形成された前記酸化物半導体層上に前記第１の還元反応膜を積層し、前記側壁絶縁膜が更に形成された前記酸化物半導体層上に前記第２の還元反応膜を積層した状態で、前記第１の還元反応及び前記第２の還元反応が同時に行われる、
    請求項４に記載の半導体装置。
  7. 前記第１の還元反応膜及び前記第２の還元反応膜は、前記酸化物半導体層に対する還元性が異なる材料によってそれぞれ形成される、
    請求項１に記載の半導体装置。
  8. 前記第２の還元反応膜は、前記第１の還元反応膜よりも前記酸化物半導体層に対する還元性が高い材料によって形成される、
    請求項１に記載の半導体装置。
  9. 前記第１の領域及び前記第２の領域のキャリア濃度は、少なくとも、前記第１の還元反応膜及び前記第２の還元反応膜の材料及び膜厚と、前記第１の還元反応及び前記第２の還元反応における加熱条件と、に基づいて決定される、
    請求項１に記載の半導体装置。
  10. 前記酸化物半導体層内において、前記第２の領域よりも高いキャリア濃度を有する領域であって、前記第２の領域よりも前記ゲート電極よりも遠くに形成される第３の領域、を更に備え、
    前記第３の領域は、前記酸化物半導体層上に第３の還元反応膜を積層し、当該第３の還元反応膜によって前記酸化物半導体層を還元する第３の還元反応により形成される、
    請求項１に記載の半導体装置。
  11. 前記第１の還元反応は、前記ゲート電極が形成された前記酸化物半導体層上に前記第１の還元反応膜を積層した状態で行われ、
    前記第２の還元反応は、前記第１の還元反応の後に、前記ゲート電極の側壁に所定の厚さの第１の側壁絶縁膜が更に形成された前記酸化物半導体層上に前記第２の還元反応膜を積層した状態で行われ、
    前記第３の還元反応は、前記第２の還元反応の後に、前記第１の側壁絶縁膜の側壁に所定の厚さの第２の側壁絶縁膜が更に形成された前記酸化物半導体層上に前記第３の還元反応膜を積層した状態で行われる、
    請求項１０に記載の半導体装置。
  12. 前記第３の還元反応膜は、前記第２の還元反応膜よりも前記酸化物半導体層に対する還元性が高い材料によって形成される、
    請求項１０に記載の半導体装置。
  13. 前記ゲート電極のチャネル方向における一側にのみ前記第１の領域及び前記第２の領域がともに形成され、
    当該一側の前記第２の領域に、少なくとも前記第１の領域及び前記第２の領域を含む所定の領域をソース領域又はドレイン領域として機能させるための電極が形成される、
    請求項１に記載の半導体装置。
  14. 酸化物半導体層内において、当該酸化物半導体層上に形成されるゲート電極の直下に対応するチャネル領域よりも高いキャリア濃度を有する領域であって、前記チャネル領域以外の少なくとも一部領域に形成される第１の領域と、
    前記酸化物半導体層内において、前記第１の領域よりも高いキャリア濃度を有する領域であって、前記第１の領域よりも前記チャネル領域から遠くに形成される第２の領域と、
    を備え、
    前記第１の領域は、前記酸化物半導体層上に第１の還元反応膜を積層し、当該第１の還元反応膜によって前記酸化物半導体層を還元する第１の還元反応により形成され、
    前記第２の領域は、前記酸化物半導体層上に第２の還元反応膜を積層し、当該第２の還元反応膜によって前記酸化物半導体層を還元する第２の還元反応により形成される、
    薄膜トランジスタ、が画素の駆動素子として用いられる、表示装置。
  15. 酸化物半導体層上に第１の還元反応膜を積層し、当該第１の還元反応膜によって前記酸化物半導体層を還元する第１の還元反応により、前記酸化物半導体層内において、当該酸化物半導体層上に形成されるゲート電極の直下に対応するチャネル領域よりも高いキャリア濃度を有する第１の領域を、前記チャネル領域以外の少なくとも一部領域に形成することと、
    前記酸化物半導体層上に第２の還元反応膜を積層し、当該第２の還元反応膜によって前記酸化物半導体層を還元する第２の還元反応により、前記酸化物半導体層内において、前記第１の領域よりも高いキャリア濃度を有する第２の領域を、前記第１の領域よりも前記チャネル領域から遠くに形成することと、
    を含む、
    半導体装置の製造方法。


JP2014006741A 2014-01-17 2014-01-17 半導体装置、表示装置及び半導体装置の製造方法 Pending JP2015135896A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014006741A JP2015135896A (ja) 2014-01-17 2014-01-17 半導体装置、表示装置及び半導体装置の製造方法
US14/553,454 US20150206981A1 (en) 2014-01-17 2014-11-25 Semiconductor device, display device, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014006741A JP2015135896A (ja) 2014-01-17 2014-01-17 半導体装置、表示装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015135896A true JP2015135896A (ja) 2015-07-27

Family

ID=53545555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014006741A Pending JP2015135896A (ja) 2014-01-17 2014-01-17 半導体装置、表示装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20150206981A1 (ja)
JP (1) JP2015135896A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017063192A (ja) * 2015-09-24 2017-03-30 株式会社半導体エネルギー研究所 半導体装置の作製方法、電子機器の作製方法、半導体装置、表示装置、記憶装置および電子機器
JP2019050113A (ja) * 2017-09-08 2019-03-28 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、有機ｅｌ表示装置、およびその製造方法
JP2021184490A (ja) * 2015-09-18 2021-12-02 株式会社半導体エネルギー研究所 撮像装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
TW201901971A (zh) * 2017-05-12 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20240122579A (ko) 2017-05-19 2024-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 반도체 장치의 제작 방법
CN112512991B (zh) * 2018-08-01 2023-04-07 出光兴产株式会社 晶体化合物、氧化物烧结体、溅射靶、晶质及无定形氧化物薄膜、薄膜晶体管及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182171A (ja) * 1984-02-29 1985-09-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
WO2012090799A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184490A (ja) * 2015-09-18 2021-12-02 株式会社半導体エネルギー研究所 撮像装置
JP2017063192A (ja) * 2015-09-24 2017-03-30 株式会社半導体エネルギー研究所 半導体装置の作製方法、電子機器の作製方法、半導体装置、表示装置、記憶装置および電子機器
JP2021101473A (ja) * 2015-09-24 2021-07-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7095134B2 (ja) 2015-09-24 2022-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019050113A (ja) * 2017-09-08 2019-03-28 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、有機ｅｌ表示装置、およびその製造方法

Also Published As

Publication number Publication date
US20150206981A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
JP2015135896A (ja) 半導体装置、表示装置及び半導体装置の製造方法
KR101764623B1 (ko) 반도체 장치
JP6111398B2 (ja) 表示装置および電子機器
TWI508042B (zh) 邏輯電路及半導體裝置
KR101739154B1 (ko) 반도체 장치 및 그 제조 방법
JP5993988B2 (ja) 半導体装置の作製方法
TWI664749B (zh) 半導體裝置
KR102181301B1 (ko) 반도체 장치 및 반도체 장치 제조 방법
JP5766481B2 (ja) 表示装置および電子機器
KR20160130197A (ko) 표시 장치
JP6111458B2 (ja) 半導体装置、表示装置および電子機器
KR20100051550A (ko) 반도체 장치 및 반도체 장치의 제작 방법
TW201023315A (en) Display device and manufacturing method of the same
KR20110086756A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2015108731A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器
TW201248846A (en) Display device and electronic unit
JP2014093433A (ja) 半導体装置、表示装置および電子機器
JP2015122417A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器
JP2015228023A (ja) 表示補正回路、表示補正システムおよび表示装置
JP6019331B2 (ja) トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
JP2016100585A (ja) 半導体装置およびその製造方法、ならびに表示装置および電子機器
US20240224594A1 (en) Thin Film Transistor Substrate and Display Apparatus Comprising the Same
KR20230018012A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150701