[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015108731A - 半導体装置およびその製造方法、並びに表示装置および電子機器 - Google Patents

半導体装置およびその製造方法、並びに表示装置および電子機器 Download PDF

Info

Publication number
JP2015108731A
JP2015108731A JP2013251593A JP2013251593A JP2015108731A JP 2015108731 A JP2015108731 A JP 2015108731A JP 2013251593 A JP2013251593 A JP 2013251593A JP 2013251593 A JP2013251593 A JP 2013251593A JP 2015108731 A JP2015108731 A JP 2015108731A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor device
metal film
storage capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013251593A
Other languages
English (en)
Inventor
歩 佐藤
Ayumi Sato
歩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013251593A priority Critical patent/JP2015108731A/ja
Priority to US14/510,896 priority patent/US20150162399A1/en
Publication of JP2015108731A publication Critical patent/JP2015108731A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】安定して所望の容量を保持可能な半導体装置、表示装置および電子機器を提供する。【解決手段】絶縁膜を間にして酸化物半導体膜と導電膜とを有する保持容量素子と、前記酸化物半導体膜の前記導電膜との対向面とは反対の面に接して設けられ、少なくとも一部が酸化された金属膜とを備えた半導体装置。【選択図】図１

Description

本技術は、酸化物半導体を用いた半導体装置およびその製造方法、並びに、この半導体装置を備えた表示装置および電子機器に関する。
アクティブ駆動方式の液晶表示装置や有機ＥＬ（Electroluminescence）表示装置は、薄膜トランジスタ（ＴＦＴ:Thin Film Transistor）を駆動素子として用いると共に、映像を書き込むための信号電圧に対応する電荷を保持容量素子に保持させている。しかし、ＴＦＴのゲート電極とソース・ドレイン電極との交差領域に生じる寄生容量が大きくなると、信号電圧が変動してしまい、画質の劣化を引き起こす場合がある。
特に、有機ＥＬ表示装置では、寄生容量が大きい場合には保持容量も大きくする必要があり、画素のレイアウトに応じて配線等の占める割合が大きくなる。その結果、配線間のショート等の確率が増加し、製造歩留まりが低下してしまう。
そこで、酸化亜鉛（ＺｎＯ）または酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体をチャネルに用いたＴＦＴでは、ゲート電極とソース・ドレイン電極との交差領域の寄生容量を低減する方法が提案されている（例えば、特許文献１，２、非特許文献１，２）。
特許文献１，２および非特許文献１には、酸化物半導体膜のチャネル領域上に、ゲート絶縁膜およびゲート電極を平面視で同位置に設けた後、酸化物半導体膜のゲート電極およびゲート絶縁膜から露出された領域を低抵抗化してソース・ドレイン領域を形成する方法、所謂セルフアライン（自己整合）で形成されたトップゲート型ＴＦＴが記載されている。一方、非特許文献２はセルフアライン構造のボトムゲート型ＴＦＴを開示したものであり、このＴＦＴではゲート電極をマスクとした裏面露光により酸化物半導体膜にソース・ドレイン領域が形成されている。
特開２００７−２２０８１７号公報 特開２０１２−２１２０７７号公報
J.Park、外１１名，"Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors"，Applied Physics Letters，American Institute of Physics，２００８年，第９３巻，０５３５０１ R.Hayashi、外６名，"Improved Amorphous In-Ga-Zn-O TFTs"，ＳＩＤ ０８ ＤＩＧＥＳＴ，２００８年，４２．１，ｐ．６２１−６２４
上述のように、このような酸化物半導体を用いたトランジスタと共に、基板上には保持容量素子が配置される。この保持容量素子は、安定して所望の容量を保持することが望まれる。
本技術はかかる問題点に鑑みてなされたもので、その目的は、所望の容量を安定して保持できる保持容量素子を有する半導体装置およびその製造方法、並びに、この半導体装置を備えた表示装置および電子機器を提供することにある。
本技術による半導体装置は、絶縁膜を間にして酸化物半導体膜と導電膜とを有する保持容量素子と、酸化物半導体膜の導電膜との対向面とは反対の面に接して設けられ、少なくとも一部が酸化された金属膜とを備えたものである。
本技術による表示装置は、表示素子を駆動する半導体装置として上記本技術の半導体装置を備えたものである。
本技術による電子機器は、上記本技術の表示装置を備えたものである。
本技術の半導体装置、表示装置または電子機器では、酸化物半導体膜中の酸素の一部が金属膜の酸化に用いられるので、保持容量素子の一方の電極としての酸化物半導体膜が低抵抗化される。
本技術による半導体装置の製造方法は、金属膜を形成し、金属膜上に、金属膜に接する酸化物半導体膜、絶縁膜および導電膜をこの順に有する保持容量素子を形成するものである。
本技術の半導体装置の製造方法では、金属膜に接するように、保持容量素子の酸化物半導体膜を成膜するので、酸化物半導体膜中の酸素の一部が金属膜の酸化に用いられる。これにより、保持容量素子の一方の電極としての酸化物半導体膜が低抵抗化される。
本技術の半導体装置およびその製造方法、並びにこの半導体装置を備えた表示装置および電子機器によれば、保持容量素子の一方の電極としての酸化物半導体膜を低抵抗化するようにしたので、印加電圧の大きさに関わらず、安定して所望の容量を保持することができる。よって、例えば表示装置の表示品位を向上させることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本技術の一実施の形態に係る表示装置の構成を表す断面図である。 図１に示した金属膜および保持容量素子の構成を表す図である。 図１に示した金属膜および保持容量素子の構成の他の例を表す図である。 図１に示した表示装置の周辺回路を含む全体構成を表す図である。 図４に示した画素の回路構成を表す図である。 図１に示した表示装置の製造方法を工程順に表す断面図である。 図６Ａに続く工程を表す断面図である。 図６Ｂに続く工程を表す断面図である。 図６Ｃに続く工程を表す断面図である。 図７Ａに続く工程を表す断面図である。 図７Ｂに続く工程を表す断面図である。 比較例に係る表示装置の要部を表す断面図である。 図１，図８に示した保持容量素子の容量と印加電圧との関係を表す図である。 厚み５ｎｍの金属膜を有する保持容量素子の容量と印加電圧との関係を表す図である。 厚み８ｎｍの金属膜を有する保持容量素子の容量と印加電圧との関係を表す図である。 変形例１に係る表示装置の構造を表す断面図である。 変形例２に係る表示装置の構造を表す断面図である。 上記実施の形態等の表示装置を含むモジュールの概略構成を表す平面図である。 適用例１の外観を表す斜視図である。 適用例２の外観を表す斜視図である。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（有機ＥＬ表示装置）
２．変形例１（液晶表示装置）
３．変形例２（電子ペーパー）
４．適用例
＜実施の形態＞
図１は本技術の一実施の形態に係る表示装置１の断面構成を表したものである。この表示装置１はアクティブマトリクス型の有機ＥＬ（Electroluminescence）表示装置であり、酸化物半導体膜１２を有するトランジスタ１０Ｔ、およびトランジスタ１０Ｔにより駆動される有機ＥＬ素子２０をそれぞれ複数有している。図１は、一のトランジスタ１０Ｔおよび有機ＥＬ素子２０に対応する領域（サブピクセル）を表している。
表示装置１はトランジスタ１０Ｔと酸化物半導体膜１２を共有する保持容量素子１０Ｃを有しており、これらトランジスタ１０Ｔおよび保持容量素子１０Ｃ上に平坦化膜１９を間にして有機ＥＬ素子２０が設けられている。トランジスタ１０Ｔおよび保持容量素子１０Ｃが本技術の半導体装置の一具体例に対応している。トランジスタ１０Ｔは、基板１１、酸化物半導体膜１２、ゲート絶縁膜１３Ｔおよびゲート電極１４Ｔをこの順に有するスタガ構造（トップゲート型）のＴＦＴである。酸化物半導体膜１２およびゲート電極１４Ｔは層間絶縁膜１７に覆われている。層間絶縁膜１７の接続孔Ｈ１を介して、トランジスタ１０Ｔのソース・ドレイン電極１８が酸化物半導体膜１２に電気的に接続されている。
（トランジスタ１０Ｔ）
基板１１は、例えば、石英，ガラス，シリコンまたは樹脂（プラスチック）フィルムなどの板状部材により構成されている。後述のスパッタ法において、基板１１を加熱することなく酸化物半導体膜１２を成膜できるため、安価な樹脂フィルムを用いることができる。樹脂材料としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）またはＰＥＮ（ポリエチレンナフタレート）などが挙げられる。この他にも、目的に応じて、ステンレス鋼（ＳＵＳ）などの金属基板を用いるようにしてもよい。
酸化物半導体膜１２は、基板１１上の選択的な領域に設けられ、トランジスタ１０Ｔの活性層としての機能を有するものである。酸化物半導体膜１２は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）およびスズ（Ｓｎ）のうちの少なくとも１種の元素の酸化物を主成分として含むものである。具体的には、非晶質のものとして、酸化インジウムスズ亜鉛（ＩＴＺＯ）または酸化インジウムガリウム亜鉛（ＩＧＺＯ: ＩｎＧａＺｎＯ）等、結晶質のものとして酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ（登録商標）），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）または酸化インジウム（ＩｎＯ）等がそれぞれ挙げられる。酸化物半導体膜１２の厚み（積層方向の厚み（Ｚ方向）、以下単に厚みという。）は、例えば５０ｎｍ程度である。
この酸化物半導体膜１２は上層のゲート電極１４Ｔに対向してチャネル領域１２Ｔを有すると共に、チャネル領域１２Ｔに隣接して、チャネル領域１２Ｔよりも電気抵抗率の低い低抵抗領域１２Ｂ（ソース・ドレイン領域）を一対有している。低抵抗領域１２Ｂは酸化物半導体膜１２の表面（上面）から厚み方向の一部に設けられたものであり、例えば、酸化物半導体材料にアルミニウム（Ａｌ）等の金属を反応させて金属（ドーパント）を拡散させることにより形成されている。この低抵抗領域１２Ｂにソース・ドレイン電極１８が電気的に接続されている。このような低抵抗領域１２Ｂにより、トランジスタ１０Ｔのセルフアライン構造が実現される。また、低抵抗領域１２Ｂはトランジスタ１０Ｔの特性を安定化させる役割をも有するものである。トランジスタ１０Ｔを構成する部分では、酸化物半導体膜１２の下面（基板１１との対向面）は基板１１に接している。
ゲート電極１４Ｔはゲート絶縁膜１３Ｔを間にしてチャネル領域１２Ｔ上に設けられており、ゲート電極１４Ｔとゲート絶縁膜１３Ｔとは平面視で互いに同一形状を有している。ゲート絶縁膜１３Ｔは例えば厚みが３００ｎｍ程度であり、シリコン酸化膜（ＳｉＯ），シリコン窒化膜（ＳｉＮ），シリコン窒化酸化膜（ＳｉＯＮ）または酸化アルミニウム膜（ＡｌＯ）などのうちの１種よりなる単層膜あるいはそれらのうちの２種以上よりなる積層膜により構成されている。ゲート絶縁膜１３Ｔには酸化物半導体膜１２を還元させにくい材料、例えば、シリコン酸化膜あるいは酸化アルミニウム膜を用いることが好ましい。
ゲート電極１４Ｔは、トランジスタ１０Ｔに印加されるゲート電圧（Ｖｇ）によって酸化物半導膜１２（チャネル領域１２Ｔ）中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１４Ｔは、例えばモリブデン（Ｍｏ），チタン（Ｔｉ），アルミニウム，銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種からなる単体もしくはこれらの合金により構成されている。複数の単体または合金を用いた積層構造であってもよい。ゲート電極１４Ｔは、例えば酸化物半導体膜１４側からチタン、アルミニウムおよびモリブデンをこの順に積層したものにより構成されている。ゲート電極１４Ｔは低抵抗な金属、例えば、アルミニウムまたは銅等により構成することが好ましい。低抵抗な金属からなる層（低抵抗層）に、例えばチタンまたはモリブデンからなる層（バリア層）を積層させるようにしてもよく、低抵抗な金属を含む合金、例えばアルミニウムとネオジウムとの合金（Ａｌ−Ｎｄ）を用いるようにしてもよい。ゲート電極１４ＴをＩＴＯ等の透明導電膜により構成するようにしてもよい。ゲート電極１４Ｔの厚みは、例えば１０ｎｍ〜５００ｎｍである。
ゲート電極１４Ｔと層間絶縁膜１７との間および酸化物半導膜１２（低抵抗領域１２Ｂ）と層間絶縁膜１７との間には、高抵抗膜１５が設けられている。この高抵抗膜１５はゲート電極１４Ｔの端面およびゲート絶縁膜１３Ｔの端面と、酸化物半導体膜１２の端面とを覆い、また、保持容量素子１０Ｃをも覆っている。高抵抗膜１５は後述する製造工程において酸化物半導膜１２の低抵抗領域１２Ｂに拡散される金属の供給源となる金属膜（後述の図７Ｂの金属膜１５Ａ）が、酸化膜となって残存したものである。あるいは、この残存した酸化膜上に更にバリア性の高い絶縁膜、例えば酸化アルミニウム膜を設けて高抵抗膜１５を構成するようにしてもよい。高抵抗膜１５は例えば、厚みが２０ｎｍ以下であり、酸化チタン，酸化アルミニウム，酸化インジウムまたは酸化スズ等により構成されている。複数の酸化膜を積層させるようにしてもよい。高抵抗膜１５にバリア性の高い絶縁膜を積層させると、例えばその合計の厚みは５０ｎｍ程度となる。このような高抵抗膜１５は上記のようなプロセス上の役割の他、トランジスタ１０Ｔにおける酸化物半導体膜１２の電気的特性を変化させる酸素や水分の影響を低減する機能、即ちバリア機能をも有している。従って、高抵抗膜１５を設けることにより、トランジスタ１０Ｔおよび保持容量素子１０Ｃの電気的特性を安定化させ、層間絶縁膜１７の効果をより高めることが可能となる。
層間絶縁膜１７は高抵抗膜１５上に設けられ、高抵抗膜１５と同様に酸化物半導体膜１２の外側に延在してゲート電極１４Ｔおよび酸化物半導体膜１２を覆っている。この層間絶縁膜１７は例えば、アクリル樹脂，ポリイミドまたはシロキサン等の有機材料あるいはシリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜または酸化アルミニウム等の無機材料により構成されている。このような有機材料と無機材料とを積層させるようにしてもよい。有機材料を含有する層間絶縁膜１７は、容易にその厚みを例えば２μｍ程度に厚膜化することが可能となる。このように厚膜化された層間絶縁膜１７は、例えばゲート絶縁膜１３Ｔとゲート電極１４Ｔとの間などの段差を十分に被覆して絶縁性を確保することができる。また有機材料を含む層間絶縁膜１７は、金属配線により形成される配線容量を低減して、表示装置１を大型化およびハイフレームレート化することが可能となる。従って、セルフアライン構造のトランジスタ１０Ｔでは、有機絶縁性材料を含む層間絶縁膜１７を用いることが好ましい。
ソース・ドレイン電極１８は、層間絶縁膜１７上にパターン化して設けられ、層間絶縁膜１７および高抵抗膜１５を貫通する接続孔Ｈ１を介して酸化物半導体膜１２の低抵抗領域１２Ｂに接続されている。ソース・ドレイン電極１８は、ゲート電極１４Ｔの直上を回避して設けられていること望ましい。ゲート電極１４Ｔとソース・ドレイン電極１８との交差領域に寄生容量が形成されることを防ぐためである。このソース・ドレイン電極１８は、例えば厚みが５００ｎｍ程度であり、上記ゲート電極１４Ｔで挙げた金属または透明導電膜と同様の材料により構成されている。ソース・ドレイン電極１８も、アルミニウムまたは銅等の低抵抗金属材料により構成されていることが好ましく、また、低抵抗層とバリア層との積層膜であることがより好ましい。ソース・ドレイン電極１８をこのような積層膜により構成することで、配線遅延の少ない駆動が可能になるためである。ソース・ドレイン電極１８の最上層にアルミニウムとネオジウムとの合金を設けるようにしてもよい。これにより、例えばソース・ドレイン電極１８が有機ＥＬ素子２０の第１電極（後述の第１電極２１）の機能を兼ねることが可能となる。
（保持容量素子１０Ｃ）
保持容量素子１０Ｃはトランジスタ１０Ｔと共に基板１１上に設けられ、例えば、後述の画素回路５０Ａにおいて電荷を保持する容量素子である。この保持容量素子１０Ｃは、基板１１上に、トランジスタ１０Ｔと共有の酸化物半導体膜１２、容量絶縁膜１３Ｃ（絶縁膜）および容量電極１４Ｃ（導電膜）をこの順に有している。即ち、保持容量素子１０Ｃは、容量絶縁膜１３Ｃを間にして対向する酸化物半導体膜１２および容量電極１４Ｃにより構成されている。酸化物半導体膜１２では、容量電極１４Ｃに対向する部分（電極対向領域１２Ｃ）が容量電極１４Ｃと対をなす一方の電極として機能し、保持容量素子１０Ｃを構成している。
本実施の形態では、この保持容量素子１０Ｃの酸化物半導体膜１２（電極対向領域１２Ｃ）と基板１１との間に、酸化物半導体膜１２に接して金属膜１６が設けられており、この金属膜１６の少なくとも一部は、酸化物半導体膜１２（電極対向領域１２Ｃ）中の酸素により酸化されている。詳細は後述するが、このような金属膜１６を設けることにより、酸化物半導体膜１２の電極対向領域１２Ｃが低抵抗化される。これにより、保持容量素子１０Ｃが、印加電圧の大きさに関わらず、安定して所望の容量を保持することが可能となる。
図２に示したように、金属膜１６は、基板１１上の選択的な領域に設けられており、酸化物半導体膜１２の下面に接している。酸化物半導体膜１２の下面は、容量電極１４Ｃとの対向面と反対の面である。図２（Ａ）は金属膜１６および保持容量素子１０Ｃの断面構成、図２（Ｂ）は平面構成をそれぞれ表している。金属膜１６の平面形状は例えば四角形状であり、金属膜１６の周縁の少なくとも一部は容量電極１４Ｃの周縁の外側に配置されている。例えば略四角形状の容量電極１４Ｃには、その外周の一部に一方向に延在する配線接続部１４ＣＬが一体化して接続されている。この配線接続部１４ＣＬは、金属膜１６の周縁の外側に延在している。一方、配線接続部１４ＣＬ以外の部分の容量電極１４Ｃでは、金属膜１６が容量電極１４Ｃの外側に拡幅し、金属膜１６の面積が容量電極１４Ｃ（酸化物半導体膜１２の電極対向領域１２Ｃ）の面積よりも大きくなっている。
図３に示したように、金属膜１６の周縁の少なくとも一部が容量電極１４Ｃの周縁に重なっていてもよい。例えば、配線接続部１４ＣＬ以外の部分の容量電極１４Ｃでは、その平面形状が金属膜１６の平面形状と同じであり、その周縁が金属膜１６の周縁と重なっている。図３（Ａ）は金属膜１６および保持容量素子１０Ｃの断面構成、図３（Ｂ）は平面構成をそれぞれ表すものである。
金属膜１６は、酸化物半導体膜１２中の酸素と反応しやすい材料により構成されていることが好ましい。即ち、金属膜１６は、イオン化傾向の大きい金属により構成されていることが好ましい。具体的には、金属膜１６にはイオン化傾向の大きさがスズ（Ｓｎ）以上の材料を用いることが好ましい。例えば、酸化物半導体膜１２が酸化インジウムスズ亜鉛（ＩＴＺＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ）あるいは酸化インジウムガリウム亜鉛（ＩＧＺＯ）のいずれかにより構成されているとき、金属膜１６にはアルミニウム（Ａｌ），チタン（Ｔｉ），インジウム（Ｉｎ）あるいはスズのいずれかを用いることができる。このような金属膜１６は、酸化物半導体膜１２形成以降の工程での熱処理により酸化物半導体膜１２中の酸素と反応し、少なくともその一部が酸化する。金属膜１６全てが酸化されていてもよい。酸化した金属膜１６は、未酸化の状態に比べて、その電気抵抗率が高くなる。例えば、酸化した金属膜１６の電気抵抗率は、酸化物半導体膜１２の電気抵抗率よりも高くなっていることが好ましい。このとき、仮に金属膜１６にパターン不良が生じても、リークやショート等が発生しにくくなる。金属膜１６の厚みは５ｎｍ以上であり、かつ、酸化物半導体膜１２の厚みよりも小さいことが好ましい。
酸化物半導体膜１２は、金属膜１６の表面および端面を覆うように金属膜１６よりも広い領域にわたって設けられている。酸化物半導体膜１２のうち、電極対向領域１２Ｃは、チャネル領域１２Ｔと同様に低抵抗領域１２Ｂを有しておらず、厚み方向の電気抵抗は一定である。換言すれば、酸化物半導体膜１２のうち、チャネル領域１２Ｔおよび電極対向領域１２Ｃ以外には低抵抗領域１２Ｂが設けられている。酸化物半導体膜１２の電極対向領域１２Ｃでは、選択的に金属膜１６により酸素が引き抜かれており、電極対向領域１２Ｃの酸素濃度はチャネル領域１２Ｔの酸素濃度に比べて低くなっている。
容量絶縁膜１３Ｃを無機絶縁材料により構成することにより大きな容量の保持容量素子１０Ｃを得ることができる。この容量絶縁膜１３Ｃは、例えばゲート絶縁膜１３Ｔと同一工程により形成されたものであり、ゲート絶縁膜１３Ｔと同一材料により構成され、同一膜厚を有している。また、容量電極１４Ｃも、例えば、ゲート電極１４Ｔと同一工程により構成されたものであり、ゲート電極１４Ｔと同一材料により構成され、同一膜厚を有している。容量電極１４Ｃと容量絶縁膜１３Ｃとは、平面視で互いに同一形状を有しており、基板上の同位置に積層されている。容量絶縁膜１３Ｃとゲート絶縁膜１３Ｔ、容量電極１４Ｃとゲート電極１４Ｔをそれぞれ互いに別工程で形成するようにしてもよく、これらを互いに異なる材料、異なる膜厚で形成するようにしてもよい。
有機ＥＬ素子２０は、平坦化膜１９上に設けられている（図１）。有機ＥＬ素子２０は平坦化膜１９側から第１電極２１、画素分離膜２２、有機層２３および第２電極２４をこの順に有しており、保護膜２５により封止されている。保護膜２５上には熱硬化樹脂または紫外線硬化樹脂からなる接着層２６を間にして封止用基板２７が貼り合わされている。表示装置１は、有機層２３で発生した光を基板１１側から取り出すボトムエミッション方式（下面発光方式）であってもよく、封止用基板２７側から取り出すトップエミッション方式（上面発光方式）であってもよい。
平坦化膜１９は、ソース・ドレイン電極１８上および層間絶縁膜１７上に、基板１１の表示領域（後述の図４の表示領域５０）全体に渡り設けられ、接続孔Ｈ２を有している。この接続孔Ｈ２は、トランジスタ１０Ｔのソース・ドレイン電極１８と有機ＥＬ素子２０の第１電極２１とを接続するためのものである。平坦化膜１９は、例えばポリイミドまたはアクリル系樹脂により構成されている。
第１電極２１は、接続孔Ｈ２を埋め込むように平坦化膜１９上に設けられている。この第１電極２１は、例えばアノードとして機能するものであり、素子毎に設けられている。表示装置１がボトムエミッション方式である場合には、第１電極２１を透明導電膜、例えば、酸化インジウムスズ（ＩＴＯ），酸化インジウム亜鉛（ＩＺＯ）またはインジウム亜鉛オキシド（ＩｎＺｎＯ）等のいずれかよりなる単層膜またはこれらのうちの２種以上からなる積層膜により構成する。一方、表示装置１がトップエミッション方式である場合には、第１電極２１を、反射性の金属、例えば、アルミニウム，マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびナトリウム（Ｎａ）のうちの少なくとも１種からなる単体金属、またはこれらのうちの少なくとも１種を含む合金よりなる単層膜、あるいは単体金属または合金を積層した多層膜により構成する。
画素分離膜２２は第１電極２１と第２電極２４との間の絶縁性を確保すると共に各素子の発光領域を区画分離するためのものであり、各素子の発光領域に対向して開口を有している。この画素分離膜２２は例えば、ポリイミド，アクリル樹脂またはノボラック系樹脂などの感光性樹脂により構成されている。
有機層２３は、画素分離膜２２の開口を覆うように設けられている。この有機層２３は有機電界発光層（有機ＥＬ層）を含み、駆動電流の印加によって発光を生じるものである。有機層２３は、例えば基板１１（第１電極２１）側から、正孔注入層、正孔輸送層、有機ＥＬ層および電子輸送層をこの順に有しており、電子と正孔との再結合が有機ＥＬ層で生じて光が発生する。有機ＥＬ層の構成材料は、一般的な低分子または高分子の有機材料であればよく、特に限定されない。例えば赤、緑および青色を発光する有機ＥＬ層が素子毎に塗り分けられていてもよく、あるいは、白色を発光する有機ＥＬ層（例えば、赤、緑および青色の有機ＥＬ層を積層したもの）が基板１１の全面に渡り設けられていてもよい。正孔注入層は、正孔注入効率を高めると共にリークを防止するためのものであり、正孔輸送層は、有機ＥＬ層への正孔輸送効率を高めるためのものである。正孔注入層、正孔輸送層あるいは電子輸送層等の有機ＥＬ層以外の層は、必要に応じて設けるようにすればよい。
第２電極２４は、例えば、カソードとして機能するものであり、金属導電膜により構成されている。表示装置１がボトムエミッション方式である場合には、この第２電極２４を反射性の金属、例えば、アルミニウム，マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびナトリウム（Ｎａ）のうちの少なくとも１種からなる単体金属、またはこれらのうちの少なくとも１種を含む合金よりなる単層膜、あるいは単体金属または合金を積層した多層膜により構成する。一方、表示装置１がトップエミッション方式である場合には、第２電極２４にＩＴＯやＩＺＯなどの透明導電膜を用いる。この第２電極２４は、第１電極２１と絶縁された状態で例えば各素子に共通して設けられている。
保護膜２５は、絶縁性材料または導電性材料のいずれにより構成されていてもよい。絶縁性材料としては、例えば、アモルファスシリコン（ａ−Ｓｉ），アモルファス炭化シリコン（ａ−ＳｉＣ），アモルファス窒化シリコン（ａ−Ｓｉ(1-X)ＮX）またはアモルファスカーボン（ａ−Ｃ）等が挙げられる。
封止用基板２７は、トランジスタ１０Ｔ，保持容量素子１０Ｃおよび有機ＥＬ素子２０を間にして基板１１と対向するよう、配置されている。封止用基板２７には、上記基板１１と同様の材料を用いることができる。表示装置１がトップエミッション方式である場合には、封止用基板２７に透明材料を用い、封止用基板２７側にカラーフィルタや遮光膜を設けるようにしてもよい。表示装置１がボトムエミッション方式である場合には、基板１１を透明材料により構成し、例えばカラーフィルタや遮光膜を基板１１側に設けておく。
（周辺回路および画素回路の構成）
図４に示したように、表示装置１はこのような有機ＥＬ素子２０を含む画素ＰＸＬＣを複数有しており、画素ＰＸＬＣは基板１１上の表示領域５０に例えばマトリクス状に配置されている。表示領域５０の周辺には信号線駆動回路としての水平セレクタ（ＨＳＥＬ）５１、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）５２および電源線駆動回路としての電源スキャナ５３が設けられている。
表示領域５０では、列方向に複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが、行方向に複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍがそれぞれ配置されている。これら信号線ＤＴＬと走査線ＤＳＬとの各交差点に、画素ＰＸＬＣ（Ｒ，Ｇ，Ｂに対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは、水平セレクタ５１に電気的に接続され、水平セレクタ５１から信号線ＤＴＬを介して各画素ＰＸＬＣに映像信号が供給される。一方、各走査線ＷＳＬは、ライトスキャナ５２に電気的に接続され、ライトスキャナ５２から走査線ＷＳＬを介して各画素ＰＸＬＣに走査信号（選択パルス）が供給される。各電源線ＤＳＬは電源スキャナ５３に接続され、電源スキャナ５３から電源線ＤＳＬを介して各画素ＰＸＬＣに電源信号（制御パルス）が供給される。
図５は、画素ＰＸＬＣにおける具体的な回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子２０を含む画素回路５０Ａを有している。この画素回路５０Ａは、サンプリング用トランジスタＴｒ１および駆動用トランジスタＴｒ２と、保持容量素子１０Ｃと、有機ＥＬ素子２０とを有するアクティブ型の駆動回路である。なお、サンプリング用トランジスタＴｒ１および駆動用トランジスタＴｒ２のうち少なくともいずれか１つが、上記実施の形態等のトランジスタ１０Ｔに相当する。
サンプリング用トランジスタＴｒ１は、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタＴｒ２のゲートに接続されている。駆動用トランジスタＴｒ２は、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子２０のアノードに接続されている。また、この有機ＥＬ素子２０のカソードは、接地配線５Ｈに接続されている。なお、この接地配線５Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子１０Ｃは、駆動用トランジスタＴｒ２のソースとゲートとの間に配置されている。
サンプリング用トランジスタＴｒ１は、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子１０Ｃに保持するものである。駆動用トランジスタＴｒ２は、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子１０Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子２０へ供給するものである。有機ＥＬ素子２０は、この駆動用トランジスタＴｒ２から供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
このような回路構成では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタＴｒ１が導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子１０Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタＴｒ２へ電流が供給され、保持容量素子１０Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子２０（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子２０は、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置１において、映像信号に基づく映像表示がなされる。
このような表示装置１は、例えば次のようにして製造することができる（図６Ａ〜図７Ｃ）。
（金属膜１６を形成する工程）
まず、図６Ａに示したように、板状部材からなる基板１１に接して、保持容量素子１０Ｃの形成予定領域を含む部分に金属膜１６を形成する。具体的には、まず、基板１１の全面に、例えばスパッタリング法により、１０ｎｍ程度の厚みでアルミニウム膜を成膜した後、これをフォトリソグラフィおよびエッチングにより島状にパターニングする。
（トランジスタ１０Ｔおよび保持容量素子１０Ｃを形成する工程）
次いで、例えば厚み５０ｎｍの酸化物半導体膜材料膜（図示せず）を基板１１上および金属膜１６上に成膜した後、これをパターニングしてトランジスタ１０Ｔの形成予定領域および保持容量素子１０Ｃの形成予定領域を含む部分に酸化物半導体膜１２を形成する（図６Ｂ）。酸化物半導体膜１２は金属膜１６の表面および端面を覆うように形成する。酸化物半導体材料膜は、例えばスパッタリング法により成膜する。この際、ターゲットとしては、成膜対象の酸化物半導体と同一組成のセラミックを用いる。また、酸化物半導体中のキャリア濃度は、スパッタリングの際の酸素分圧に大きく依存するので、所望のトランジスタ特性が得られるように酸素分圧を制御する。酸化物半導体材料膜のパターニングは、例えばフォトリソグラフィおよびエッチングを用いて行う。その際、リン酸、硝酸および酢酸の混合液を用いたウェットエッチングにより加工することが好ましい。リン酸、硝酸および酢酸の混合液は、下地との選択比を十分に大きくすることが可能であり、比較的容易に加工が可能となる。酸化物半導体膜１２を例えば、ＺｎＯ，ＩＺＯ，ＩＧＯ等の結晶性材料により構成しておくと、後述のゲート絶縁膜１３Ｔ（または容量絶縁膜１３Ｃ）のエッチング工程において、容易にエッチング選択性を向上させることができる。
続いて、図６Ｃに示したように、基板１１の全面に渡って例えば厚み２００ｎｍのシリコン酸化膜または酸化アルミニウム膜よりなる絶縁膜１３および厚み５００ｎｍモリブデン，チタンまたはアルミニウム等の金属材料からなる導電膜１４をこの順に成膜する。絶縁膜１３は、例えばプラズマＣＶＤ法により成膜することができる。シリコン酸化膜からなる絶縁膜１３はプラズマＣＶＤ法のほか、反応性スパッタリング法により形成することも可能である。また、絶縁膜１３に酸化アルミニウム膜を用いる場合には、上記反応性スパッタリング法，ＣＶＤ法に加え、原子層成膜法を用いることも可能である。導電膜１４は、例えばスパッタリング法により形成することができる。
導電膜１４を形成したのち、この導電膜１４を、例えばフォトリソグラフィおよびエッチングによりパターニングし、酸化物半導体膜１２上の選択的な領域（チャネル領域１２Ｔおよび電極対向領域１２Ｃ）にゲート電極１４Ｔおよび容量電極１４Ｃを形成する。次いで、これらゲート電極１４Ｔ、容量電極１４Ｃをマスクとして絶縁膜１３をエッチングする。これにより、ゲート絶縁膜１３Ｔがゲート電極１４Ｔと、容量絶縁膜１３Ｃが容量電極１４Ｃとそれぞれ平面視で略同一形状にパターニングされる（図７Ａ）。酸化物半導体膜１２が上記結晶性材料により構成されている場合には、このエッチング工程でフッ酸等の薬液を用いることにより、非常に大きなエッチング選択比を維持して絶縁膜１３を容易に加工することができる。保持容量素子１０Ｃの容量絶縁膜１３Ｃおよび容量電極１４Ｃは、ゲート電極１４Ｔおよびゲート絶縁膜１３Ｔを形成した後、絶縁膜１３、導電膜１４とは別の材料を用いて形成するようにしてもよい。
続いて、図７Ｂに示したように、基板１１上の全面に渡って、例えばスパッタリング法により、例えばチタン，アルミニウム，スズまたはインジウム等からなる金属膜１５Ａを例えば５ｎｍ以上１０ｎｍ以下の厚みで成膜する。金属膜１５Ａは酸素と比較的低温で反応する金属により構成し、ゲート電極１４Ｔ，容量電極１４Ｃが形成された部分以外の酸化物半導体膜１２に接触させて形成する。金属膜１５Ａを成膜した後、バリア性の高い絶縁膜（図示せず）を金属膜１５Ａに積層させるようにしてもよい。この絶縁膜としては、例えば５０ｎｍの酸化アルミニウム膜をスパッタリング法または原子層成法により形成することができる。
次いで、酸素雰囲気下、例えば２００℃程度の温度で熱処理を行うことにより金属膜１５Ａが酸化され、これによって金属酸化膜からなる高抵抗膜１５が形成される。この際、酸化物半導体膜１２のチャネル領域１２Ｔおよび電極対向領域１２Ｃ以外の領域には、その厚み方向の高抵抗膜１５側の一部に低抵抗領域１２Ｂ（ソース・ドレイン領域を含む）が形成される。この金属膜１５Ａの酸化反応には、酸化物半導体膜１２に含まれる酸素の一部が利用されるため、金属膜１５Ａの酸化の進行に伴って、酸化物半導体膜１２では、その金属膜１５Ａと接する表面（上面）側から酸素濃度が低下していく。一方、金属膜１５Ａからアルミニウム等の金属が酸化物半導体膜１２中に拡散する。この金属元素がドーパントとして機能し、金属膜１５Ａと接する酸化物半導体膜１２の上面側の領域が低抵抗化される。これにより、チャネル領域１２Ｔおよび電極対向領域１２Ｃよりも電気抵抗の低い低抵抗領域１２Ｂが形成される。また、この熱処理により、金属膜１６が酸化物半導体膜１２中の酸素と反応し、少なくともその一部が酸化する。このため、上述のように、酸化物半導体膜１２の電極対向領域１２Ｃが選択的に低抵抗化される。
金属膜１５Ａの熱処理としては、上述のように２００℃程度の温度でアニールすることが好ましい。その際、酸素等を含む酸化性のガス雰囲気でアニールを行うことで、低抵抗領域１２Ｂの酸素濃度が低くなりすぎるのを抑え、酸化物半導体膜１２に十分な酸素を供給することが可能となる。これにより、後工程で行うアニール工程を削減して工程の簡略化を行うことが可能となる。
高抵抗膜１５は、上記アニール工程に代えて、例えば、基板１１上に金属膜１５Ａを形成する際の基板１１の温度を比較的高めに設定することにより形成するようにしてもよい。例えば、図７Ｂの工程で、基板１１の温度を２００℃程度に保ちつつ金属膜１５Ａを成膜すると、熱処理を行わずに酸化物半導体膜１２の所定の領域を低抵抗化することができる。この場合には、酸化物半導体膜１２のキャリア濃度をトランジスタとして必要なレベルに低減することが可能である。
金属膜１５Ａは、上述のように１０ｎｍ以下の厚みで成膜することが好ましい。金属膜１５Ａの厚みを１０ｎｍ以下とすれば、熱処理によって金属膜１５Ａを完全に酸化させる（高抵抗膜１５を形成する）ことができるからである。金属膜１５Ａが完全に酸化されていない場合には、この未酸化の金属膜１５Ａをエッチングにより除去する工程が必要となる。十分に酸化されていない金属膜１５Ａがゲート電極１４Ｔ上および容量電極１４Ｃ上などに残存しているとリーク電流が発生する虞があるためである。金属膜１５Ａが完全に酸化され、高抵抗膜１５が形成された場合には、そのような除去工程が不要となり、製造工程の簡略化が可能となる。つまり、エッチングによる除去工程を行わなくとも、リーク電流の発生を防止できる。なお、金属膜１５Ａを１０ｎｍ以下の厚みで成膜した場合、熱処理後の高抵抗膜１５の厚みは、２０ｎｍ以下程度となる。
上述のように、金属膜１５Ａ上に酸化アルミニウム膜等のバリア性の高い絶縁膜を成膜して、酸化された金属膜１５Ａと絶縁膜とにより高抵抗膜１５を形成することが好ましい。このように高抵抗膜１５は、十分な保護機能を有している。
金属膜１５Ａを酸化させる方法としては、上記のような熱処理のほか、水蒸気雰囲気での酸化またはプラズマ酸化などの方法を用いることも可能である。特にプラズマ酸化の場合、次のような利点がある。高抵抗膜１５の形成後、層間絶縁膜１７をプラズマＣＶＤ法により形成するが（後述の図７Ｃ）、金属膜１５Ａに対してプラズマ酸化処理を施した後、続けて（連続的に）、層間絶縁膜１７を成膜可能である。従って、工程を増やす必要がないという利点がある。プラズマ酸化は例えば、基板１１の温度を２００℃〜４００℃程度にし、酸素および二窒化酸素の混合ガス等の酸素を含むガス雰囲気中でプラズマを発生させて処理することが望ましい。このような工程により、酸素や水分の影響を低減する機能を有する高抵抗膜１５を形成することができる。
また、酸化物半導体膜１２の所定の領域を低抵抗化させる手法としては、上記のような金属膜１５Ａと酸化物半導体膜１２との反応による手法の他にも、プラズマ処理によって低抵抗化する手法、プラズマＣＶＤ法によりシリコン窒化膜を成膜し、このシリコン窒化膜からの水素拡散等により低抵抗化させる手法などを用いてもよい。
高抵抗膜１５を形成した後、図７Ｃに示したように、高抵抗膜１５上の全面にわたって、層間絶縁膜１７を形成する。層間絶縁膜１７が無機絶縁材料を含む場合には、例えばプラズマＣＶＤ法，スパッタリング法あるいは原子層成膜法を用い、層間絶縁膜１７が有機絶縁材料を含む場合には、例えばスピンコート法やスリットコート法などの塗布法を用いることができる。塗布法により、厚膜化された層間絶縁膜１７を容易に形成することができる。続いて、露光、現像工程を行い、層間絶縁膜１７の所定の箇所に接続孔Ｈ１を形成する。層間絶縁膜１７に感光性樹脂を用いた場合には、この感光性樹脂により露光、現像を行い、所定の箇所に接続孔Ｈ１を形成することが可能である。
続いて、層間絶縁膜１７上に、例えばスパッタリング法により、上述した材料等よりなるソース・ドレイン電極１８となる導電膜（図示せず）を形成し、この導電膜によりコンタクトホールＨ１を埋め込む。そののち、この導電膜を例えばフォトリソグラフィおよびエッチングにより所定の形状にパターニングする。これにより、層間絶縁膜１７上にソース・ドレイン電極１８が形成されると共に、ソース・ドレイン電極１８が接続孔Ｈ１を介して酸化物半導体膜１２の低抵抗領域１２Ｂに電気的に接続される。
（平坦化膜１９を形成する工程）
このようにしてトランジスタ１０Ｔおよび保持容量素子１０Ｃを形成した後、層間絶縁膜１７およびソース・ドレイン電極１８を覆うように、上述した材料よりなる平坦化膜１９を、例えばスピンコート法やスリットコート法により成膜し、ソース・ドレイン電極１８に対向する領域の一部に接続孔Ｈ２を形成する。
（有機ＥＬ素子２０を形成する工程）
続いて、この平坦化膜１９上に、有機ＥＬ素子２０を形成する。具体的には、平坦化膜１９上に、接続孔Ｈ２を埋め込むように、上述した材料よりなる第１電極２１を例えばスパッタリング法により成膜した後、フォトリソグラフィおよびエッチングによりパターニングする。この後、第１電極２１上に開口を有する画素分離膜２２を形成した後、有機層２３を例えば真空蒸着法により成膜する。続いて、有機層２３上に、上述した材料よりなる第２電極２４を例えばスパッタリング法により形成する。次いで、この第２電極２４上に保護膜２５を例えばＣＶＤ法により成膜した後、この保護膜２５上に、接着層２６を用いて封止用基板２７を貼り合わせる。以上の工程により、図１に示した表示装置１が完成する。
この表示装置１では、例えばＲ，Ｇ，Ｂのいずれかに対応する各画素ＰＸＬＣに、各色の映像信号に応じた駆動電流が印加されると、第１電極２１および第２電極２４を通じて、有機層２３に電子および正孔が注入される。これらの電子および正孔は、有機層２３に含まれる有機ＥＬ層においてそれぞれ再結合され、発光を生じる。このようにして、表示装置１では、例えばＲ，Ｇ，Ｂのフルカラーの映像表示がなされる。また、この映像表示動作の際に保持容量素子１０Ｃの一端に、映像信号に対応する電位が印加されることにより、保持容量素子１０Ｃには、映像信号に対応する電荷が蓄積される。
ここでは、保持容量素子１０Ｃの酸化物半導体膜１２（酸化物半導体膜１２の電極対向領域１２Ｃ）に接するように金属膜１６が設けられているので、印加電圧に関わらず安定して保持容量素子１０Ｃに所望の容量を保持させることができる。以下、これについて詳細に説明する。
図８は比較例に係る表示装置のトランジスタ１０Ｔおよび保持容量素子１００Ｃの断面構成を表したものである。この保持容量素子１００Ｃの酸化物半導体膜１２には、金属膜が接しておらず、酸化物半導体膜１２の下面は基板１１に接している。このような酸化物半導体膜１２（電極対向領域１２Ｃ）と容量電極１４Ｃとの間に容量絶縁膜１３Ｃを設けた保持容量素子１００Ｃでは、図９の破線に示したように、印加電圧の大きさにより、保持容量が大きく変動する。即ち、保持容量素子１００Ｃには容量値の電圧依存性が存在する。このような容量値の電圧依存性は、ディズプレイの表示品位を低下させる虞がある。
これに対し、表示装置１では、保持容量素子１０Ｃの酸化物半導体膜１２に接して金属膜１６が設けられている。電極対向領域１２Ｃでは、この金属膜１６により酸化物半導体膜１２中の酸素が引き抜かれるので、酸素欠損によるキャリア生成が生じる。従って、酸化物半導体膜１２の電極対向領域１２Ｃが選択的に低抵抗化され、印加電圧の大きさに関わらず、保持容量素子１０Ｃには安定して所望の容量が保持される（図９の実線）。図９では、金属膜１６として厚み８ｎｍのアルミニウム膜を用いている。
このように本実施の形態では、保持容量素子１０Ｃの酸化物半導体膜１２に金属膜１６を接触させるようにしたので、電圧依存性を低減し、保持容量素子１０Ｃに安定して所望の容量を保持することができる。即ち、表示装置１では、動作電圧に関わらず保持容量素子１０Ｃに十分な容量が保持されるので、表示品位が向上する。
また、酸化物半導体膜１２に低抵抗領域１２Ｂを設け、所謂セルフアライン構造を有するようにしたので、寄生容量を低減することができる。更に、保持容量素子１０Ｃにはトランジスタ１０Ｔと共有の酸化物半導体膜１２が用いられているので、製造工程を簡略化することが可能となる。金属膜１６は容易に形成可能であるため、簡便な製造方法で表示品位の高い表示装置１を形成することができる。
加えて、金属膜１６の厚みを５ｎｍ以上であり、かつ、酸化物半導体膜１２の厚みよりも小さくすることにより、表示装置１の歩留まりを向上させることができる。
図１０Ａ，図１０Ｂはそれぞれ金属膜の厚みを変えて、保持容量素子１０Ｃの保持容量を測定した結果を表している。図１０Ａは厚みが５ｎｍの金属膜１６を設けた場合の保持容量、図１０Ｂは厚みが８ｎｍの金属膜１６を設けた場合の保持容量をそれぞれ表すものである。図１０Ａ，図１０Ｂでは、複数の保持容量素子１０Ｃを形成し、素子ごとのばらつきを測定した。厚み５ｎｍの金属膜１６（図１０Ａ）では、薄膜トランジスタ１０ＴのＶｔｈ（例えば−０．２Ｖ〜０Ｖ）以上の電圧では、電圧の大きさに関わらず、所定の容量を保持できるようになるが、一部、電圧依存性を解消できていない保持容量素子１０Ｃが存在する。厚み８ｎｍの金属膜１６（図１０Ｂ）では、全ての保持容量素子１０Ｃの電圧依存性が解消されている。従って、金属膜１６の厚みが５ｎｍよりも小さいと、酸化物半導体膜１２中の酸素を十分に引き抜くことができない虞があるため、金属膜１６は５ｎｍ以上であることが好ましい。一方、金属膜１６の厚みが酸化物半導体膜１２の厚みよりも大きいと、酸化物半導体膜１２のカバレッジ不良が生じ、電極対向領域１２Ｃで導通不良等の電気的接続の不具合が発生しやすくなる。金属膜１６の厚みを酸化物半導体膜１２の厚みよりも小さくすることにより、酸化物半導体膜１２の段切れを防止し、酸化物半導体膜１２の電極対向領域１２Ｃを保持容量素子１０Ｃの一方の電極として機能させることができる。
更にまた、金属膜１６の周縁は容量電極１４Ｃの周縁と重なっているか、あるいは、容量電極１４Ｃの周縁よりも外側にあることが好ましい。これにより、電極対向領域１２Ｃの全域にわたって酸化物半導体膜１２に金属膜１６が接するようになるので、電極対向領域１２Ｃ全てを低抵抗化することが可能となる。
加えてまた、平面視で酸化物半導体膜１２が金属膜１６よりも広い領域にわたって設けられ、金属膜１６の表面および端面を覆っていることが好ましい。これにより、表示装置１の製造工程では、酸化物半導体膜１２を成膜した後に、エッチング液等が金属膜１６に接触することに起因する金属膜１６の腐食等を防ぐことができる。
以下、本実施の形態の変形例について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜変形例１＞
図１１は、上記実施の形態の変形例１に係る表示装置（表示装置１Ａ）の断面構成を表したものである。この表示装置１Ａは、表示装置１の有機ＥＬ素子２０に代えて液晶表示素子３０を有するものである。この点を除き、表示装置１Ａは上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
表示装置１Ａは、表示装置１と同様のトランジスタ１０Ｔおよび保持容量素子１０Ｃを有するものであり、このトランジスタ１０Ｔおよび保持容量素子１０Ｃの上層に平坦化膜１９を間にして液晶表示素子３０が設けられている。
液晶表示素子３０は、例えば、画素電極３１と対向電極３２との間に液晶層３３を封止したものであり、画素電極３１および対向電極３２の液晶層３３側の各面には、配向膜３４Ａ，３４Ｂが設けられている。画素電極３１は、画素毎に配設されており、例えばトランジスタ１０Ｔのソース・ドレイン電極１８に電気的に接続されている。対向電極３２は、対向基板３５上に複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層３３は、例えばＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モードあるいはＩＰＳ（In Plane Switching）モード等により駆動される液晶により構成されている。
また、基板１１の下方には、バックライト３６が備えられており、基板１１のバックライト３６側および対向基板３５上には、偏光板３７Ａ，３７Ｂが貼り合わせられている。
バックライト３６は、液晶層３３へ向けて光を照射する光源であり、例えばＬＥＤ（Light Emitting Diode）やＣＣＦＬ（Cold Cathode Fluorescent Lamp ）等を複数含むものである。このバックライト３６は、図示しないバックライト駆動部によって、点灯状態および消灯状態が制御されるようになっている。
偏光板３７Ａ，３７Ｂ（偏光子，検光子）は、例えば互いにクロスニコルの状態で配置されており、これにより、例えばバックライト３６からの照明光を電圧無印加状態（オフ状態）では遮断、電圧印加状態（オン状態）では透過させるようになっている。
この表示装置１Ａでは、上記実施の形態の表示装置１と同様に、金属膜１６により酸化物半導体膜１２の電極対向領域１２Ｃが低抵抗化される。よって、本変形例においても、保持容量素子１０Ｃの電圧依存性を抑え、安定して所望の容量を保持することができる。
＜変形例２＞
図１２は、上記実施の形態の変形例２に係る表示装置（表示装置１Ｂ）の断面構成を表したものである。この表示装置１Ｂは所謂電子ペーパーであり、表示装置１の有機ＥＬ素子２０に代えて電気泳動型表示素子４０を有している。この点を除き、表示装置１Ｂは上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
表示装置１Ｂは、表示装置１と同様のトランジスタ１０Ｔおよび保持容量素子１０Ｃを有するものであり、このトランジスタ１０Ｔおよび保持容量素子１０Ｃの上層に平坦化膜１９を間にして電気泳動型表示素子４０が設けられている。
電気泳動型表示素子４０は、例えば、画素電極４１と共通電極４２との間に電気泳動型表示体よりなる表示層４３を封止したものである。画素電極４１は、画素毎に配設されており、例えばトランジスタ１０Ｔのソース・ドレイン電極１８に電気的に接続されている。共通電極４２は、対向基板４４上に複数の画素に共通の電極として設けられている。
この表示装置１Ｂでは、上記実施の形態の表示装置１と同様に、金属膜１６により酸化物半導体膜１２の電極対向領域１２Ｃが低抵抗化される。よって、本変形例においても、保持容量素子１０Ｃの電圧依存性を抑え、安定して所望の容量を保持することができる。
（適用例）
以下、上記のような表示装置（表示装置１，１Ａ，１Ｂ）の電子機器への適用例について説明する。電子機器としては、例えばテレビジョン装置およびスマートフォン等が挙げられる。この他にも上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
（モジュール）
上記表示装置は、例えば図１３に示したようなモジュールとして、後述の適用例１，２などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板２７または対向基板３５，４４から露出した領域６１を設け、この露出した領域６１に、水平セレクタ５１、ライトスキャナ５２および電源スキャナ５３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）６２が設けられていてもよい。
（適用例１）
図１４は、上記実施の形態の表示装置が適用されるスマートフォンの外観を表したものである。このスマートフォンは、例えば、表示部２３０および非表示部２４０を有しており、この表示部２３０が上記実施の形態の表示装置により構成されている。
（適用例２）
図１５は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態の表示装置により構成されている。
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれら実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、高抵抗膜１５を設けた構造を例に挙げて説明したが、この高抵抗膜１５は、低抵抗領域１２Ｂを形成したのちに除去することも可能である。ただし、上述のように、高抵抗膜１５を設けた場合の方が、トランジスタ１０Ｔおよび保持容量素子１０Ｃの電気特性を安定的に保持することができるため望ましい。
また、上記実施の形態等では、低抵抗領域１２Ｂが、酸化物半導体膜１２のチャネル領域１２Ｃ以外の領域の表面（上面）から厚み方向の一部に設けられている場合について説明したが、低抵抗領域１２Ｂは、酸化物半導体膜１２の表面（上面）から厚み方向の全部に設けることも可能である。
更に、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
加えて、上記実施の形態等では、有機ＥＬ素子２０，液晶表示素子３０，電気泳動型表示素子４０，トランジスタ１０Ｔおよび保持容量素子１０Ｃの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
更にまた、本技術は、有機ＥＬ素子２０，液晶表示素子３０，電気泳動型表示素子４０のほか、無機エレクトロルミネッセンス素子などの他の表示素子を用いた表示装置にも適用可能である。
加えてまた、例えば、上記実施の形態において表示装置の構成を具体的に挙げて説明したが、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。
更に、上記実施の形態等では、トランジスタ１０Ｔおよび保持容量素子１０Ｃを備えた半導体装置として、表示装置を例に挙げて説明したが、画像検出器等に適用させるようにしてもよい。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
なお、本技術は以下のような構成を取ることも可能である。
（１）絶縁膜を間にして酸化物半導体膜と導電膜とを有する保持容量素子と、前記酸化物半導体膜の前記導電膜との対向面とは反対の面に接して設けられ、少なくとも一部が酸化された金属膜とを備えた半導体装置。
（２）基板上に、前記金属膜、前記酸化物半導体膜、前記絶縁膜および前記導電膜をこの順に有する前記（１）に記載の半導体装置。
（３）前記金属膜の厚みは、５ｎｍ以上であり、かつ、前記酸化物半導体膜の厚みよりも小さい前記（１）または（２）に記載の半導体装置。
（４）平面視で、前記金属膜の周縁の少なくとも一部は前記導電膜の周縁と重なっている前記（１）乃至（３）のうちいずれか１つに記載の半導体装置。
（５）平面視で、前記金属膜の周縁の少なくとも一部は前記導電膜の周縁よりも外側にある前記（１）乃至（３）のうちいずれか１つに記載の半導体装置。
（６）前記金属膜の電気抵抗率は、前記酸化物半導体膜の電気抵抗率よりも高い前記（１）乃至（５）のうちいずれか１つに記載の半導体装置。
（７）前記金属膜は、アルミニウム，チタン，インジウムおよびスズのうちの少なくとも一つを含み、前記酸化物半導体膜は、酸化インジウムスズ亜鉛，酸化インジウム亜鉛，酸化インジウムガリウムおよび酸化インジウムガリウム亜鉛のうちの少なくとも一つを含む前記（１）乃至（６）のうちいずれか１つに記載の半導体装置。
（８）前記基板上の選択的な領域に前記金属膜が設けられ、前記金属膜の表面および端面を前記酸化物半導体膜が覆っている前記（２）に記載の半導体装置。
（９）前記基板上に前記保持容量素子とともにトランジスタを有する前記（２）に記載の半導体装置。
（１０）前記トランジスタは前記保持容量素子と前記酸化物半導体膜を共有し、前記基板上に、前記酸化物半導体膜、ゲート絶縁膜およびゲート電極をこの順に有する前記（９）に記載の半導体装置。
（１１）前記トランジスタの前記酸化物半導体膜は、前記ゲート電極に対向する位置のチャネル領域と、前記チャネル領域に隣接した位置に設けられた一対の低抵抗領域とを有する前記（１０）に記載の半導体装置。
（１２）前記酸化物半導体膜の前記低抵抗領域に接して高抵抗膜を有する前記（１１）に記載の半導体装置。
（１３）前記高抵抗膜は金属酸化物を含む前記（１２）に記載の半導体装置。
（１４）前記トランジスタの前記ゲート絶縁膜と前記保持容量素子の前記絶縁膜とは互いに同じ厚みを有すると共に同一材料により構成され、前記トランジスタの前記ゲート電極と前記保持容量素子の前記導電膜とは互いに同じ厚みを有すると共に同一材料により構成されている前記（１０）乃至（１３）のうちいずれか１つに記載の半導体装置。
（１５）複数の表示素子および前記表示素子を駆動する半導体装置を備え、前記半導体装置は、絶縁膜を間にして酸化物半導体膜と導電膜とを有する保持容量素子と、前記酸化物半導体膜の前記導電膜との対向面とは反対の面に接して設けられ、少なくとも一部が酸化された金属膜とを含む表示装置。
（１６）複数の表示素子および前記表示素子を駆動する半導体装置を有する表示装置を備え、前記半導体装置は、絶縁膜を間にして酸化物半導体膜と導電膜とを有する保持容量素子と、前記酸化物半導体膜の前記導電膜との対向面とは反対の面に接して設けられ、少なくとも一部が酸化された金属膜とを含む電子機器。
（１７）金属膜を形成し、前記金属膜上に、前記金属膜に接する酸化物半導体膜、絶縁膜および導電膜をこの順に有する保持容量素子を形成する半導体装置の製造方法。
１，１Ａ，１Ｂ・・・表示装置、１０Ｔ・・・トランジスタ、１０Ｃ・・・保持容量素子、１１・・・基板、１２・・・酸化物半導体膜、１２Ｔ・・・チャネル領域、１２Ｂ・・・低抵抗領域、１２Ｃ・・・電極対向領域、１３Ｔ・・・ゲート絶縁膜、１４Ｔ・・・ゲート電極、１５・・・高抵抗膜、１５Ａ・・・金属膜、１６・・・金属膜、１７・・・層間絶縁膜、１８・・・ソース・ドレイン電極、１９・・・平坦化膜、２０・・・有機ＥＬ素子、２１・・・第１電極、２２・・・画素分離膜、２３・・・有機層、２４・・・第２電極、２５・・・保護層、２６・・・接着層、２７・・・封止用基板、Ｈ１，Ｈ２・・・接続孔、５０・・・表示領域、５１・・・水平セレクタ、５２・・・ライトスキャナ、５３・・・電源スキャナ、ＤＳＬ・・・走査線、ＤＴＬ・・・信号線、５０Ａ・・・画素回路、３０・・・液晶表示素子、３１，４１・・・画素電極、３２・・・対向電極、３３・・・液晶層、３４Ａ，３４Ｂ・・・配向膜、３５，４４・・・対向基板、３６・・・バックライト、３７Ａ，３７Ｂ・・・偏光板、４０・・・電気泳動型表示素子、４２・・・共通電極、４３・・・表示層。

Claims (17)

  1. 絶縁膜を間にして酸化物半導体膜と導電膜とを有する保持容量素子と、
    前記酸化物半導体膜の前記導電膜との対向面とは反対の面に接して設けられ、少なくとも一部が酸化された金属膜と
    を備えた半導体装置。
  2. 基板上に、前記金属膜、前記酸化物半導体膜、前記絶縁膜および前記導電膜をこの順に有する
    請求項１に記載の半導体装置。
  3. 前記金属膜の厚みは、５ｎｍ以上であり、かつ、前記酸化物半導体膜の厚みよりも小さい
    請求項１に記載の半導体装置。
  4. 平面視で、前記金属膜の周縁の少なくとも一部は前記導電膜の周縁と重なっている
    請求項１に記載の半導体装置。
  5. 平面視で、前記金属膜の周縁の少なくとも一部は前記導電膜の周縁よりも外側にある
    請求項１に記載の半導体装置。
  6. 前記金属膜の電気抵抗率は、前記酸化物半導体膜の電気抵抗率よりも高い
    請求項１に記載の半導体装置。
  7. 前記金属膜は、アルミニウム，チタン，インジウムおよびスズのうちの少なくとも一つを含み、
    前記酸化物半導体膜は、酸化インジウムスズ亜鉛，酸化インジウム亜鉛，酸化インジウムガリウムおよび酸化インジウムガリウム亜鉛のうちの少なくとも一つを含む
    請求項１に記載の半導体装置。
  8. 前記基板上の選択的な領域に前記金属膜が設けられ、前記金属膜の表面および端面を前記酸化物半導体膜が覆っている
    請求項２に記載の半導体装置。
  9. 前記基板上に前記保持容量素子とともにトランジスタを有する
    請求項２に記載の半導体装置。
  10. 前記トランジスタは前記保持容量素子と前記酸化物半導体膜を共有し、前記基板上に、前記酸化物半導体膜、ゲート絶縁膜およびゲート電極をこの順に有する
    請求項９に記載の半導体装置。
  11. 前記トランジスタの前記酸化物半導体膜は、前記ゲート電極に対向する位置のチャネル領域と、前記チャネル領域に隣接した位置に設けられた一対の低抵抗領域とを有する
    請求項１０に記載の半導体装置。
  12. 前記酸化物半導体膜の前記低抵抗領域に接して高抵抗膜を有する
    請求項１１に記載の半導体装置。
  13. 前記高抵抗膜は金属酸化物を含む
    請求項１２に記載の半導体装置。
  14. 前記トランジスタの前記ゲート絶縁膜と前記保持容量素子の前記絶縁膜とは互いに同じ厚みを有すると共に同一材料により構成され、
    前記トランジスタの前記ゲート電極と前記保持容量素子の前記導電膜とは互いに同じ厚みを有すると共に同一材料により構成されている
    請求項１０に記載の半導体装置。
  15. 複数の表示素子および前記表示素子を駆動する半導体装置を備え、
    前記半導体装置は、
    絶縁膜を間にして酸化物半導体膜と導電膜とを有する保持容量素子と、
    前記酸化物半導体膜の前記導電膜との対向面とは反対の面に接して設けられ、少なくとも一部が酸化された金属膜とを含む
    表示装置。
  16. 複数の表示素子および前記表示素子を駆動する半導体装置を有する表示装置を備え、
    前記半導体装置は、
    絶縁膜を間にして酸化物半導体膜と導電膜とを有する保持容量素子と、
    前記酸化物半導体膜の前記導電膜との対向面とは反対の面に接して設けられ、少なくとも一部が酸化された金属膜とを含む
    電子機器。
  17. 金属膜を形成し、
    前記金属膜上に、前記金属膜に接する酸化物半導体膜、絶縁膜および導電膜をこの順に有する保持容量素子を形成する
    半導体装置の製造方法。
JP2013251593A 2013-12-05 2013-12-05 半導体装置およびその製造方法、並びに表示装置および電子機器 Pending JP2015108731A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013251593A JP2015108731A (ja) 2013-12-05 2013-12-05 半導体装置およびその製造方法、並びに表示装置および電子機器
US14/510,896 US20150162399A1 (en) 2013-12-05 2014-10-09 Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013251593A JP2015108731A (ja) 2013-12-05 2013-12-05 半導体装置およびその製造方法、並びに表示装置および電子機器

Publications (1)

Publication Number Publication Date
JP2015108731A true JP2015108731A (ja) 2015-06-11

Family

ID=53272011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013251593A Pending JP2015108731A (ja) 2013-12-05 2013-12-05 半導体装置およびその製造方法、並びに表示装置および電子機器

Country Status (2)

Country Link
US (1) US20150162399A1 (ja)
JP (1) JP2015108731A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017221815A1 (ja) * 2016-06-23 2017-12-28 シャープ株式会社 アクティブマトリクス基板、光シャッタ基板、表示装置、アクティブマトリクス基板の製造方法
JP2018113369A (ja) * 2017-01-12 2018-07-19 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
CN108305874A (zh) * 2017-01-12 2018-07-20 株式会社日本有机雷特显示器 半导体装置
JP2018160518A (ja) * 2017-03-22 2018-10-11 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP2020030370A (ja) * 2018-08-24 2020-02-27 株式会社Ｊｏｌｅｄ 半導体基板および発光装置
JP2020188271A (ja) * 2016-09-05 2020-11-19 株式会社ジャパンディスプレイ 半導体装置
US10879329B2 (en) 2018-03-29 2020-12-29 Joled Inc. Semiconductor device, semiconductor substrate, luminescent unit, and display unit
US11127762B2 (en) 2019-02-20 2021-09-21 Joled Inc. Semiconductor device and display including wiring line having protective metal film
US11189735B2 (en) 2019-04-08 2021-11-30 Joled Inc. Semiconductor device and display apparatus
US11239371B2 (en) 2019-02-15 2022-02-01 Joled Inc. Thin-film transistor including source-drain electrodes connected to a semiconducting film and extending through a semiconductor auxiliary film
WO2024116264A1 (ja) * 2022-11-29 2024-06-06 日清紡マイクロデバイス株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6334979B2 (ja) * 2014-03-25 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、表示装置の製造方法、及び、電子機器
US20180323246A1 (en) * 2017-05-02 2018-11-08 Shenzhen China Star Optoelectronics Technology Co., Ltd. Organic light-emitting diode display panel and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101783352B1 (ko) * 2010-06-17 2017-10-10 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US8809928B2 (en) * 2011-05-06 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and method for manufacturing the semiconductor device
TW201338173A (zh) * 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991729B2 (en) 2016-06-23 2021-04-27 Sharp Kabushiki Kaisha Active matrix substrate, optical shutter substrate, display device, and method for manufacturing active matrix substrate
WO2017221815A1 (ja) * 2016-06-23 2017-12-28 シャープ株式会社 アクティブマトリクス基板、光シャッタ基板、表示装置、アクティブマトリクス基板の製造方法
JP2020188271A (ja) * 2016-09-05 2020-11-19 株式会社ジャパンディスプレイ 半導体装置
JP2018113369A (ja) * 2017-01-12 2018-07-19 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
CN108305874A (zh) * 2017-01-12 2018-07-20 株式会社日本有机雷特显示器 半导体装置
US10431603B2 (en) 2017-01-12 2019-10-01 Joled Inc. Semiconductor device
CN108305874B (zh) * 2017-01-12 2022-03-08 株式会社日本有机雷特显示器 半导体装置
JP2018160518A (ja) * 2017-03-22 2018-10-11 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
US10879329B2 (en) 2018-03-29 2020-12-29 Joled Inc. Semiconductor device, semiconductor substrate, luminescent unit, and display unit
JP2020030370A (ja) * 2018-08-24 2020-02-27 株式会社Ｊｏｌｅｄ 半導体基板および発光装置
US11239371B2 (en) 2019-02-15 2022-02-01 Joled Inc. Thin-film transistor including source-drain electrodes connected to a semiconducting film and extending through a semiconductor auxiliary film
US11127762B2 (en) 2019-02-20 2021-09-21 Joled Inc. Semiconductor device and display including wiring line having protective metal film
US11189735B2 (en) 2019-04-08 2021-11-30 Joled Inc. Semiconductor device and display apparatus
WO2024116264A1 (ja) * 2022-11-29 2024-06-06 日清紡マイクロデバイス株式会社 半導体装置

Also Published As

Publication number Publication date
US20150162399A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
JP6111398B2 (ja) 表示装置および電子機器
JP6019329B2 (ja) 表示装置および電子機器
JP5766481B2 (ja) 表示装置および電子機器
JP6561386B2 (ja) トランジスタ、表示装置および電子機器
JP6111458B2 (ja) 半導体装置、表示装置および電子機器
JP2015108731A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器
TW201338173A (zh) 電晶體、製造電晶體之方法、顯示裝置及電子機器
JP2014093433A (ja) 半導体装置、表示装置および電子機器
JP6142136B2 (ja) トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
US20150179681A1 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
JP6019331B2 (ja) トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
US20160149042A1 (en) Semiconductor device and method of manufacturing the same, and display unit and electronic apparatus
JP2013207015A (ja) 半導体装置、表示装置および電子機器