[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015128159A - 薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子 - Google Patents

薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子 Download PDF

Info

Publication number
JP2015128159A
JP2015128159A JP2014260422A JP2014260422A JP2015128159A JP 2015128159 A JP2015128159 A JP 2015128159A JP 2014260422 A JP2014260422 A JP 2014260422A JP 2014260422 A JP2014260422 A JP 2014260422A JP 2015128159 A JP2015128159 A JP 2015128159A
Authority
JP
Japan
Prior art keywords
silicon
thin film
insulating film
chamber
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014260422A
Other languages
English (en)
Inventor
キム，ヘウォン
Hai Won Kim
キム，ソクユン
Seok Yun Kim
シン，チャンフン
Chang Hoon Shim
リー，ジョンフン
Jeong-Hoon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eugene Technology Co Ltd
Original Assignee
Eugene Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eugene Technology Co Ltd filed Critical Eugene Technology Co Ltd
Publication of JP2015128159A publication Critical patent/JP2015128159A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】本発明は、薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子に関する。
【解決手段】本発明の一実施例によると、薄膜層の周期的蒸着方法は、対象物が設置されたチャンバの内部にシリコン前駆体を注入して上記対象物上にシリコンを蒸着する蒸着段階S210、及び上記チャンバの内部から未反応シリコン前駆体及び反応副産物を除去する第１パージ段階S220を実行することにより、上記対象物上にシリコン薄膜を形成するシリコン薄膜形成段階S200と、上記チャンバの内部にプラズマ雰囲気を形成し、水素原子を有する第１反応ソースを供給して上記シリコン薄膜の表面を処理する前処理段階S250と、上記チャンバの内部にプラズマ雰囲気を形成し、１つ以上の酸素原子または１つ以上の窒素原子またはこれらの混合を有する第２反応ソースを供給して、上記シリコン薄膜をシリコンが含まれる絶縁膜へと形成する絶縁膜形成段階S300と、を含む。
【選択図】図１

Description

本発明は、薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子に関するもので、より詳細には、生成されたプラズマを用いてシリコン薄膜の表面を前処理して絶縁膜を形成する薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子に関する。
最近は、半導体産業の発展及び使用者のニーズに伴い、電子機器はさらに高集積化及び高性能化されている。これにより、電子機器の核心部品である半導体素子にも高集積化及び高性能化が求められている。しかし、半導体素子の高集積化のための微細構造を具現させるのは困難である実情にある。
例えば、微細構造を具現するためには、さらに薄い絶縁膜が求められるが、絶縁膜が過度に薄く形成されると、絶縁特性などの膜質が低下するという問題が発生する。また、薄膜を過度に薄く形成すると、優れたステップカバレッジを得ることが困難になっている。
韓国公開特許第２００５−００６０２６８号公報
本発明の目的は、緻密な組織を有する絶縁膜を蒸着することができる薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子を提供することにある。
本発明の他の目的は、優れた膜質及びステップカバレッジを有する絶縁膜を蒸着することができる薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子を提供することにある。
本発明のさらに他の目的は、以下の詳細な説明及び添付の図面を参照するとより明確になる。
本発明の一実施例によると、薄膜層の周期的蒸着方法は、対象物が設置されたチャンバの内部にシリコン前駆体を注入して上記対象物上にシリコンを蒸着する蒸着段階、及び、上記チャンバの内部から未反応シリコン前駆体及び反応副産物を除去する第１パージ段階を実行することにより、上記対象物上にシリコン薄膜を形成するシリコン薄膜形成段階と、上記チャンバの内部にプラズマ雰囲気を形成し、水素原子を有する第１反応ソースを供給して上記シリコン薄膜の表面を処理する前処理段階と、上記チャンバの内部にプラズマ雰囲気を形成し、酸素原子、窒素原子、又はそれらの混合を有する第２反応ソースを供給して、上記シリコン薄膜をシリコンが含まれる絶縁膜へと形成する絶縁膜形成段階と、を含む。
上記第１反応ソースは、ＮＨ３及びＨ２を含む群より選択された一つ以上のガスであることができる。
上記第２反応ソースは、Ｏ２、Ｏ３、Ｎ２及びＮＨ３を含む群より選択された一つ以上のガスであることができる。
上記前処理段階は０．０５〜１０秒であることができる。
上記前処理段階は、上記チャンバの内部圧力が０．０１〜１０Ｔｏｒｒ、上記対象物の温度が５０〜６００℃であることができる。
上記シリコン薄膜形成段階及び上記絶縁膜形成段階は、上記チャンバの内部圧力が０．０１〜１０Ｔｏｒｒであることができる。
上記シリコン前駆体は、アミノシラン及び塩化シランのうちいずれか一つを含むことができる。
上記シリコンが含まれる絶縁膜は、シリコン酸化膜またはシリコン絶縁膜であることができる。
上記前処理段階または上記絶縁膜形成段階は、Ａｒ、Ｈｅ、Ｋｒ及びＸｅを含む群より選択された一つ以上の点火ガス（ｉｇｎｉｔｉｏｎ ｇａｓ）を注入することができる。
上記第１反応ソースは１０〜２０００ｓｃｃｍの流量で注入され、上記点火ガスは１００〜３０００ｓｃｃｍの流量で注入され、上記第２反応ソースは１０〜５００ｓｃｃｍの流量で注入されることができる。
上記薄膜層の周期的蒸着方法は、上記絶縁膜形成段階の後に上記チャンバの内部から反応副産物を除去する第２パージ段階をさらに含み、上記シリコン薄膜形成段階、上記前処理段階、上記絶縁膜形成段階、及び上記第２パージ段階が繰り返し行われることができる。
上記シリコン薄膜形成段階は、上記蒸着段階及び上記第１パージ段階を１〜１０回繰り返すことができる。
上記シリコン薄膜形成段階は、非晶質のシリコンまたは多結晶性を有するポリシリコンからなるシリコン薄膜を形成することができる。
本発明の一実施例によると、半導体製造方法は、上記薄膜層の周期的蒸着方法によって絶縁膜を蒸着して行われることができる。
本発明の一実施例によると、上述の薄膜層の周期的蒸着方法によって蒸着された絶縁膜を含む半導体素子は、上記絶縁膜の湿式エッチング率（ｗｅｔ ｅｔｃｈ ｒａｔｅ）が０．４〜０．６であることができる。
本発明の一実施例によると、緻密な組織を有する絶縁膜を蒸着することができ、湿式エッチング率を減らすことができる。また、優れた膜質及びステップカバレッジを有する絶縁膜を蒸着することができる。
本発明の一実施例による薄膜層の周期的蒸着方法を示す流れ図である。 本発明の一実施例による薄膜層の周期的蒸着方法を行う半導体製造装置を概略的に示す断面図である。 本発明の一実施例による薄膜層の周期的蒸着方法の進行過程を示すダイヤグラムである。 本発明の一実施例によるシリコンを蒸着する段階を示す断面図である。 本発明の一実施例によるシリコンを蒸着する段階を示す断面図である。 本発明の一実施例によるシリコンを蒸着する段階を示す断面図である。 本発明の一実施例による複数のシリコン薄膜が形成された状態を示す断面図である。 本発明の一実施例によるシリコン薄膜を概略的に示すダイヤグラムである。 本発明の一実施例によるシリコン薄膜を前処理する段階を示す断面図である。 本発明の一実施例によるシリコン薄膜をシリコンが含まれる絶縁膜へと形成する段階を示す断面図である。 本発明の一実施例による第２パージ段階を行った状態を示す断面図である。 本発明の他の実施例によるシリコンが含まれた絶縁膜を形成した状態を示す断面図である。 本発明の一実施例による絶縁膜の成長率を示すグラフである。 本発明の一実施例による絶縁膜の湿式エッチング率を示すグラフである。
以下では、添付の図面を参照し、本発明の好ましい実施例について説明する。しかし、本発明の実施例は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施例に限定されない。また、本発明の実施例は、本発明を十分かつ完全にするために、又、当該技術分野で平均的な知識を有する者に本発明の範囲の理解を十分に促すために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがあり、又、全体を通して同様の又は相当する要素を示すために同様の参照符号を用いている。
図１は本発明の一実施例による薄膜層の周期的蒸着方法を示す流れ図である。図１に示されているように、半導体製造装置のチャンバ内部に基板（対象物）を設置する（Ｓ１００）。また、チャンバ内部に設置された基板にシリコン薄膜を形成する（Ｓ２００）。シリコン薄膜を形成するために、シリコンを蒸着する段階（Ｓ２１０）、及び第１パージ段階（Ｓ２２０）がともに行われる。
シリコンを蒸着するために、チャンバ内部にシリコン前駆体を注入することで、基板の表面にシリコンを蒸着させることができる（Ｓ２１０）。基板の表面にシリコンを蒸着した後、未反応のシリコン前駆体及び反応副産物を除去する第１パージ段階を行う（Ｓ２２０）。その後、シリコンを蒸着する段階（Ｓ２１０）及び第１パージ段階（Ｓ２２０）を繰り返し（Ｓ２３０）、基板の表面にシリコン薄膜を形成する。
シリコンを蒸着する段階（Ｓ２１０）及び第１パージ段階（Ｓ２２０）は、例えば、１〜１０回繰り返すことができる。各シリコンを蒸着する段階（Ｓ２１０）では、１〜複数個のシリコン原子層を基板の表面に形成することができる。したがって、シリコンを蒸着する段階（Ｓ２１０）及び第１パージ段階（Ｓ２２０）を繰り返し行うと（Ｓ２３０）、非晶質のシリコンまたは多結晶性を有するポリシリコンからなるシリコン薄膜を、基板の表面に形成することができる。非晶質のシリコンまたは多結晶性を有するシリコン薄膜は一例として、１〜１０Åの厚さを有することができる。
その後、シリコン薄膜の表面を前処理する（Ｓ２５０）。シリコン薄膜の表面を前処理するために、チャンバ内部にプラズマ雰囲気を形成して第１反応ソースを注入することができる。第１反応ソースは、ＮＨ３またはＨ２のような水素原子を有するガスであることができ、例えば、１０〜２０００ｓｃｃｍの流量で注入されることができる。
続いて、上記基板の表面に形成されたシリコン薄膜を、シリコンが含まれる絶縁膜へと形成する（Ｓ３００）。シリコンが含まれる絶縁膜は、例えば、シリコン酸化膜またはシリコン窒化膜であることができる。シリコン薄膜をシリコンが含まれる絶縁膜へと形成するために、チャンバ内部にプラズマ雰囲気を形成して第２反応ソースを注入することができる。第２反応ソースは、例えば、Ｏ２、Ｏ３、Ｎ２及びＮＨ３を含む群より選択された一つ以上のガスであることができる。
シリコンが含まれる絶縁膜がシリコン酸化膜である場合、第２反応ソースは、Ｏ２またはＯ３のような酸素原子を含むガスであることができる。また、シリコンが含まれる絶縁膜がシリコン窒化膜である場合、第２反応ソースは、Ｎ２またはＮＨ３のような窒素原子を含むガスであることができる。
または、シリコン薄膜をシリコンが含まれる絶縁膜、例えば、シリコン酸化膜へと形成するためには、チャンバ内部にＯ２またはＯ３を点火ガスとして用いてプラズマ雰囲気を形成することができる。また、シリコン薄膜をシリコンが含まれる絶縁膜、例えば、シリコン窒化膜へと形成するためには、チャンバ内部にＮ２またはＮＨ３を点火ガスとして用いてプラズマ雰囲気を形成することもできる。
次に、チャンバの内部から、反応副産物、及び、反応ガスまたは点火ガスを除去する第２パージ段階を行うことができる（Ｓ４００）。
シリコンが含まれる所望する厚さの絶縁膜を得るために、必要に応じて、シリコン薄膜を形成する段階（Ｓ２００）、基板の表面に形成されたシリコン薄膜をシリコンが含まれる絶縁膜へと形成する段階（Ｓ３００）、及び第２パージ段階（Ｓ４００）を、繰り返し行うことができる（Ｓ５００）。
シリコンが含まれる所望厚さの絶縁膜が形成されると、基板はチャンバから取り出すことができる（Ｓ６００）。
図２は本発明の一実施例による薄膜層の周期的蒸着方法を行う半導体製造装置を概略的に示す断面図である。図２に示されているように、半導体製造装置１０のチャンバ１１内に反応ソースを導入するための、導入部１２が形成される。導入部１２によって導入された反応ソースガスは、シャワーヘッド１３を通過してチャンバ１１の内部に噴射される。蒸着の対象となる基板１００がチャック１４上に置かれ、このようなチャック１４はチャック支持台１６によって支持される。チャック１４は、必要に応じて、基板１００に熱を加えて、基板１００が所定の温度を有するようにすることができる。このような装置によって蒸着が行われた後、排出部１７を通してチャンバ１１内の残留物が排気される。また、半導体製造装置１０は、プラズマ雰囲気を形成するために、プラズマ発生部１８を含むことができる。
図３は本発明の実施例による薄膜層の周期的蒸着方法の進行過程を示すダイヤグラムである。図３を参照すると、シリコン（Ｓｉ）前駆体の注入及びパージ（ｐｕｒｇｅ）が繰り返し行われる。シリコン前駆体の注入及びパージがそれぞれ数回にわたって行われた後、プラズマ雰囲気が次第に形成される。プラズマ雰囲気が形成された状態では、必要に応じて、第１及び第２反応ソースがそれぞれ注入される。
このように、シリコン前駆体の注入及びパージが繰り返し行われた後、プラズマ雰囲気が次第に形成される段階までの動作を１サイクルとする。即ち、シリコン前駆体の注入及びパージが繰り返し行われてシリコン薄膜を形成した後、第１プラズマ雰囲気を形成して前処理し、第２プラズマ雰囲気を形成してシリコンが含まれる絶縁膜を形成する過程が、１サイクルである。
したがって、薄膜層の周期的蒸着方法では、シリコン前駆体の注入及びパージを繰り返し行うだけではなく、シリコン薄膜及び絶縁膜の形成も繰り返し行うことができる。
図４ａから図７を参照しながら、上述の内容に基づいて、本発明の実施例による薄膜層の周期的蒸着方法を段階別で詳細に説明する。図４ａから図７に関する説明では、図１から図３の参照符号と同様の参照符号を用いていることがある。
図４ａから図４ｃは本発明の一実施例によるシリコンを蒸着する段階を示す断面図である。図４ａは本発明の一実施例によるシリコン前駆体を注入する段階を示す断面図である。
図４ａに示されているように、基板１００が設置されたチャンバ１１内にシリコン前駆体５０が注入される。基板１００は、例えば、シリコン半導体ウェハまたは化合物半導体ウェハのような半導体基板を含むことができる。また、基板１００には、ガラス、金属、セラミック、石英のような、半導体材料と異なる他の基板物質などを含ませることができる。シリコン前駆体５０は、例えば、ビスエチルメチルアミノシラン（ＢＥＭＡＳ）、ビスジメチルアミノシラン（ＢＤＭＡＳ）、ＢＤＥＡＳ、テトラキスエチルメチルアミノシラン（ＴＥＭＡＳ）、テトラキスジメチルアミノシラン（ＴＤＭＡＳ）、或いはＴＥＤＡＳのようなアミノ系シランの前駆体、または、ヘキサクロロジシラン（ＨＣＤ、ｈｅｘａｃｈｌｏｒｉｎｅｄｉｓｉｌａｎ）のような塩化系シランであることができ、シリコン及び水素を含むシラン系の前駆体であることもできる。基板１００は、例えば、基板１００がシリコン前駆体５０と反応できるように、５０〜６００℃の温度を維持することができる。また、基板１００が設置されたチャンバ１１の内部圧力は、一例として、０．０１〜１０Ｔｏｒｒを維持することができる。
図４ｂは本発明の一実施例によるシリコンを基板の表面に蒸着した状態を示す断面図である。図４ｂに示されているように、シリコン前駆体５０のうち基板１００と反応したものによって、基板１００の表面にシリコン原子が蒸着されて、シリコン層１１２を形成することができる。シリコン層１１２は、１つ以上のシリコン原子層からなることができる。シリコン前駆体５０は、基板１００と反応した後、反応副産物５２を形成することができる。また、シリコン前駆体５０のうち一部は、基板１００と反応せずに未反応状態で残る可能性がある。
図４ｃは本発明の一実施例による第１パージ段階を行った状態を示す断面図である。図４ｃに示されているように、基板１００の表面にシリコン層１１２を形成した後、残留している未反応状態のシリコン前駆体５０及び反応副産物５２をチャンバ１１の内部から除去するパージを行うことができる。残留している未反応シリコン前駆体５０及び反応副産物５２をチャンバ１１の内部から除去するパージ段階を、第１パージ段階と称することができる。第１パージ段階の間、基板１００は、一例として、５０〜６００℃の温度を維持することができる。また、基板１００が設置されたチャンバ１１の内部圧力は、一例として、０．０１〜１０Ｔｏｒｒを維持することができる。即ち、シリコン層１１２を蒸着する段階及び第１パージ段階の間、基板１００の温度及びチャンバ１１の内部圧力を、一定に維持することができる。
図５は本発明の一実施例による複数のシリコン薄膜を形成した状態を示す断面図である。図５に示されているように、図４ａから図４ｃを参照して説明した段階を繰り返すことで、複数のシリコン層１１２、１１４、１１６を基板１００の表面に蒸着して、非晶質のシリコンまたは多結晶性を有するポリシリコンからなるシリコン薄膜１１０を形成する。シリコン薄膜１１０は一例として、１〜１０Åの厚さを有することができる。シリコン薄膜１１０が３〜１０個のシリコン層１１２、１１４、１１６を含むように、シリコン薄膜１１０を蒸着する段階及び上記第１パージ段階を、１〜１０回繰り返すことができる。このように、シリコン薄膜１１０を複数のシリコン層１１２、１１４、１１６で形成すると、シリコン薄膜１１０は、優れた膜質及びステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）を有することができるようになる。
図６は本発明の一実施例によるシリコン薄膜概略的に示すダイヤグラムであり、具体的には、シリコン前駆体５０として、ビスジエチルアミノシラン（ＢＤＥＡＳ、ＳｉＨ２［Ｎ（Ｃ２Ｈ５）２］２）が用いられている。ＢＤＥＡＳから分かるように、シリコン前駆体５０はシリコン原子及び水素原子を含む。図６に示されているように、シリコン薄膜１１０は、シリコン前駆体５０の分子式に含まれたシリコン原子及び水素原子からなり、これらのシリコン原子及び水素原子は、シリコン前駆体５０の分子式に含まれているものである。
シリコン薄膜１１０が基板１００の表面に形成された状態において、シリコン原子は基板１００の表面に吸着され、水素原子はシリコン原子と結合して空間を占める。そのため、基板１００の表面に吸着されるシリコン前駆体５０の密度が、水素原子によって低下する可能性がある。また、後工程によって水素原子が絶縁膜（シリコン酸化膜またはシリコン窒化膜）内にシリコン−水素（Ｓｉ−Ｈ）の結合形態で存在する場合、絶縁膜の多孔度（ｐｏｒｏｓｉｔｙ）が増加して湿式エッチング率が増大するという問題がある。以下では、このような問題を解決することができる具体的な工程について説明する。
図７ａは本発明の一実施例によるシリコン薄膜を前処理する段階を示す断面図である。図７ａに示されているように、シリコン薄膜１１０が形成された基板１００の表面にプラズマを加える。即ち、基板１００が設置されたチャンバ１１の内部をプラズマ雰囲気に形成する。プラズマ雰囲気を形成するために、誘導結合プラズマ（ＩＣＰ、Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、容量結合プラズマ（ＣＣＰ、Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、またはマイクロ波プラズマ（ＭＷ（Ｍｉｃｒｏｗａｖｅ）Ｐｌａｓｍａ）の方式を用いることができる。このとき、プラズマ雰囲気を形成するために、一例として、１０Ｗ〜３ｋＷの電力が印加されることができる。
プラズマ雰囲気を形成するために、例えば、Ａｒ、Ｈｅ、Ｋｒ及びＸｅを含む群より選択された一つ以上の点火ガスと、例えば、ＮＨ３またはＨ２のような水素原子を有する第１反応ソース６０とを注入することができる。このとき、点火ガスは一例として、１００〜３０００ｓｃｃｍの流量で注入されることができ、第１反応ソース６０は一例として、１０〜２０００ｓｃｃｍの流量で注入されることができる。または、プラズマ雰囲気を形成するために、例えば、ＮＨ３及びＨ２を含む群より選択された一つ以上の第１反応ソース６０を注入することができる。このとき、第１反応ソース６０が点火ガスの役割をするため、別の点火ガスを注入しなくてもよい。プラズマ雰囲気においてシリコン薄膜１１０の表面を前処理するために、基板１００が設置されたチャンバ１１の圧力を、一例として、０．０１〜１０Ｔｏｒｒに維持することができる。その後、残留している第１反応ソース６０または反応副産物を除去する第２パージ段階を行う。
このような前処理段階は、シリコン薄膜１１０内の水素原子を除去して、シリコン薄膜１１０の多孔度を減らし、シリコン薄膜の組織を緻密（ｄｅｎｓｅ）に製造する。即ち、前処理過程において第１反応ソース６０内に含まれた水素原子は、プラズマ雰囲気においてラジカル（ｒａｄｉｃａｌ）の形態に変換され、シリコン薄膜１１０内のシリコン原子と水素原子の結合は水素ラジカルによって壊される。その後、水素ラジカルがシリコン薄膜１１０内の水素原子と結合して水素ガス（Ｈ２）を発生させることにより、シリコン薄膜１１０内の水素原子は除去されることができる。これにより、シリコン薄膜１１０は、前処理によって多孔度が低くなり、緻密な組織を形成することができる。
一方、本実施例とは異なって、水素原子を有する第１反応ソース６０は、酸素原子を有するガス（例えば、Ｎ２Ｏ、Ｏ２、Ｏ３）に代替することができる。前処理過程では、第１反応ソース６０内に含まれた酸素原子は、プラズマ雰囲気においてラジカルの形態に変換され、シリコン薄膜１１０内のシリコン原子と水素原子の結合は酸素ラジカルによって壊される。その後、酸素ラジカルがシリコン薄膜１１０内の水素原子と結合して水（Ｈ２Ｏ）を発生させることにより、シリコン薄膜１１０内の水素原子が除去されることができる。ただし、第１反応ソース６０が水素原子を有するガスの場合と酸素原子を有するガスの場合とを比較すると、結合エネルギー（ｂｏｎｄ ｅｎｅｒｇｙ）の面において、第１反応ソース６０が水素原子を有するガスである前者が、シリコン薄膜１１０内の水素原子が容易に除去されるため、第１反応ソース６０が水素原子を有するガスである場合の方が好ましい。
図７ｂは本発明の一実施例によるシリコン薄膜をシリコンが含まれる絶縁膜へと形成する段階を示す断面図である。図７ｂに示されているように、シリコン薄膜１１０が形成された基板１００の表面にプラズマを加える。即ち、基板１００が設置されたチャンバ１１の内部をプラズマ雰囲気に形成する。プラズマ雰囲気を形成するために、誘導結合プラズマ（ＩＣＰ）、容量結合プラズマ（ＣＣＰ）、またはマイクロ波（ＭＷ）プラズマの方式を用いることができる。このとき、プラズマ雰囲気を形成するために、一例として、１０Ｗ〜３ｋＷの電力が印加されることができる。
プラズマ雰囲気を形成するために、例えば、Ａｒ、Ｈｅ、Ｋｒ及びＸｅを含む群より選択された一つ以上の点火ガスと、例えば、Ｏ２、Ｏ３、Ｎ２及びＮＨ３を含む群より選択された一つ以上の第２反応ソース７０を注入することができる。このとき、点火ガスは一例として、１００〜３０００ｓｃｃｍの流量で注入されることができる。または、プラズマ雰囲気を形成するために、例えば、Ｏ２、Ｏ３、Ｎ２及びＮＨ３を含む群より選択された一つ以上の第２反応ソース７０を注入することができる。このとき、第２反応ソース７０が点火ガスの役割をするため、別の点火ガスを注入しなくてもよい。
第２反応ソース７０として、例えば、Ｏ２、Ｏ３のような酸素原子を含むガスを用いる場合、シリコン薄膜１１０は、第２反応ソース７０に含まれた酸素原子と反応して、シリコン酸化膜へと形成されることができる。または、第２反応ソース７０として、例えば、Ｎ２及びＮＨ３のような窒素原子を含むガスを用いる場合、シリコン薄膜１１０は、第２反応ソース７０に含まれた窒素原子と反応して、シリコン窒化膜へと形成されることができる。
プラズマ雰囲気において、シリコン薄膜１１０を、シリコン酸化膜またはシリコン窒化膜のような後述するシリコンが含まれる絶縁膜へと変化させて形成するために、基板１００が設置されたチャンバ１１の圧力を、一例として、０．０５〜１０Ｔｏｒｒに維持することができる。
図７ｃは本発明の一実施例による第２パージ段階を行った状態を示す断面図である。図７ｂ及び図７ｃをともに参照すると、残留している第２反応ソース７０または反応副産物を除去する第３パージ段階を行って、シリコンが含まれる絶縁膜１２０ａを形成する。シリコンが含まれる絶縁膜１２０ａは、例えば、シリコン酸化膜またはシリコン窒化膜であることができる。
シリコン酸化膜またはシリコン窒化膜のようなシリコンが含まれる絶縁膜１２０ａを、プラズマ雰囲気において形成すると、優れた膜質を得ることができる。特に、シリコンが含まれる絶縁膜１２０ａが薄い厚さを有するように形成しても、優れた膜質を有することができる。また、上述の通り、シリコン薄膜１１０が優れた膜質及びステップカバレッジを有することができるため、シリコンが含まれる絶縁膜１２０ａも優れた膜質及びステップカバレッジを有することができる。特に、シリコンが含まれる絶縁膜１２０ａは、プラズマ雰囲気において形成されるため、さらによい膜質を有することができる。
図８は本発明の他の実施例によるシリコンが含まれた絶縁膜を形成した状態を示す断面図である。図８を参照すると、図４ａから図７ｃを参照して説明した段階を繰り返すことにより、シリコンが含まれる複数の絶縁膜１２０ａ、１２０ｂが含まれる絶縁膜１２０を形成することができる。
図７ｂに示されたシリコン薄膜１１０をシリコンが含まれる絶縁膜１２０ａへと形成する場合、シリコン薄膜１１０は、露出した表面から絶縁膜に変化し始める。そのため、シリコン薄膜１１０が厚い場合、シリコン薄膜１１０と反応するための酸素または窒素は、シリコン薄膜１１０の表面に形成された絶縁膜を通り抜けて拡散しなければならない。つまり、絶縁膜の形成速度は、シリコン薄膜１１０が厚いほどさらに遅くなる。
形成しようとする絶縁膜１２０が相対的に厚い場合、相対的に薄いシリコン薄膜を形成した後、形成したシリコン薄膜をシリコンが含まれる絶縁膜へと形成する過程を、繰り返し行うと、相対的に厚いシリコン薄膜を一度に絶縁膜に形成するより、工程時間を短縮することができる。したがって、工程時間、及びシリコンが含まれる絶縁膜の所望の厚さを考慮して、図４ａから図７ｃを参照して説明した段階の繰り返し回数を決定することができる。また、図面には、絶縁膜１２０がシリコンが含まれる２つの絶縁膜１２０ａ、１２０ｂを含むように示されているが、シリコンが含まれる３つまたはそれ以上の絶縁膜を含むこともできる。
図９は本発明の一実施例による絶縁膜の成長率を示すグラフである。前処理せずに絶縁膜を蒸着した場合及び前処理して絶縁膜を蒸着した場合において、絶縁膜の厚さを蒸着時に繰り返された全体のサイクル数で割って単位サイクルに対する成長率（ｇｒｏｗｔｈ−ｒａｔｅ、または蒸着率）を算出しており、成長率は基板１００の全面積に対する平均値である。図９に示されているように、前処理した絶縁膜１２０の成長率が、前処理を省略した絶縁膜に比べて、約１０％増加していることが確認できる。
上記のような結果は、以下のように説明されることができる。前処理時にシリコン前駆体５０に含まれた水素原子がシリコン薄膜１１０から除去されることにより、シリコン薄膜１１０の体積が減少する。これにより、シリコン薄膜１１０の蒸着密度が増加するとともに、シリコン前駆体５０が基板１００の表面に均一に分布することができる。従って、後続サイクルにおいて、シリコン前駆体５０は、シリコン薄膜１１０の表面に均一に吸着されることができ、基板１００の全面積に対する、絶縁膜の平均値である成長率は、増加することができる。これに対し、前処理が行われなかった場合、シリコン前駆体５０は、基板１００の一部領域のみに不均一に分布するようになり、後続サイクルにおいて、シリコン前駆体５０は、シリコン薄膜１１０の表面に均一に吸着されない上、基板１００の全面積に対する、絶縁膜の平均値である成長率は減少する。
図１０は本発明の一実施例による絶縁膜の湿式エッチング率（３００：１の酸化エッチング（ＢＯＥ、ｂｕｆｆｅｒｅｄ ｏｘｉｄｅ ｅｔｃｈ）溶液の場合）を示すグラフである。図１０に示されているように、熱化学蒸着（ＣＶＤ）によって蒸着した絶縁膜の湿式エッチング率は０．２４であるのに対し、従来の薄膜層の周期的蒸着方法（前処理を省略）による絶縁膜の湿式エッチング率は０．６９である。しかし、上述した薄膜層の周期的蒸着方法によると、絶縁膜１２０の湿式エッチング率が０．４９（前処理時間＝０．２５秒）または０．５２（前処理時間＝０．５秒）であり、本発明の一実施例による絶縁膜の湿式エッチング率は、従来の薄膜層の周期的蒸着方法（前処理を省略）の湿式エッチング率に比べて、約２５％減少することが確認できる。これにより、従来の薄膜層の周期的蒸着方法（前処理を省略）に比べて、本発明の一実施例により形成された絶縁膜１２０の組織が緻密になったことを立証できる。
本発明の一実施例によれば、緻密な組織を有する絶縁膜を蒸着することができ、これによって、湿式エッチング率を低減することができる。更に、優れた膜質及びステップカバレッジを有する絶縁膜を蒸着することができる。
以上、本発明の実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
１１：チャンバ、５０：シリコン前駆体、５２：反応副産物、６０：第１反応ソース、７０：第２反応ソース、１００：基板（対象物）、１１０：シリコン薄膜、１２０：絶縁膜

Claims (15)

  1. 対象物が設置されたチャンバの内部にシリコン前駆体を注入して前記対象物上にシリコンを蒸着する蒸着段階、及び、前記チャンバの内部から未反応シリコン前駆体及び反応副産物を除去する第１パージ段階を実行することにより、前記対象物上にシリコン薄膜を形成するシリコン薄膜形成段階と、
    前記チャンバの内部にプラズマ雰囲気を形成し、水素原子を有する第１反応ソースを供給して前記シリコン薄膜の表面を処理する前処理段階と、
    前記チャンバの内部にプラズマ雰囲気を形成し、１つ以上の酸素原子または１つ以上の窒素原子またはこれらの混合を有する第２反応ソースを供給して、前記シリコン薄膜をシリコンが含まれる絶縁膜へと形成する絶縁膜形成段階と、を含む、薄膜層の周期的蒸着方法。
  2. 前記第１反応ソースは、ＮＨ３及びＨ２を含む群より選択された一つ以上のガスである、請求項１に記載の薄膜層の周期的蒸着方法。
  3. 前記第２反応ソースは、Ｏ２、Ｏ３、Ｎ２及びＮＨ３を含む群より選択された一つ以上のガスである、請求項１または２に記載の薄膜層の周期的蒸着方法。
  4. 前記前処理段階は０．０５〜１０秒である、請求項１または２に記載の薄膜層の周期的蒸着方法。
  5. 前記前処理段階は、前記チャンバの内部圧力が０．０１〜１０Ｔｏｒｒ、前記対象物の温度が５０〜６００℃で実行される、請求項１または２に記載の薄膜層の周期的蒸着方法。
  6. 前記シリコン薄膜形成段階及び前記絶縁膜形成段階は、前記チャンバの内部圧力が０．０１〜１０Ｔｏｒｒで実行される、請求項１または２に記載の薄膜層の周期的蒸着方法。
  7. 前記シリコン前駆体は、アミノシラン及び塩化シランのうちいずれか一つを含む、請求項１または２に記載の薄膜層の周期的蒸着方法。
  8. 前記シリコンが含まれる絶縁膜は、シリコン酸化膜またはシリコン絶縁膜である、請求項１または２に記載の薄膜層の周期的蒸着方法。
  9. 前記前処理段階または前記絶縁膜形成段階は、Ａｒ、Ｈｅ、Ｋｒ及びＸｅを含む群より選択された一つ以上の点火ガスを注入する、請求項１または２に記載の薄膜層の周期的蒸着方法。
  10. 前記第１反応ソースは１０〜２０００ｓｃｃｍの流量で注入され、前記点火ガスは１００〜３０００ｓｃｃｍの流量で注入され、前記第２反応ソースは１０〜５００ｓｃｃｍの流量で注入される、請求項９に記載の薄膜層の周期的蒸着方法。
  11. 前記絶縁膜形成段階の後に前記チャンバの内部から反応副産物を除去する第２パージ段階をさらに含み、
    前記シリコン薄膜形成段階、前記前処理段階、前記絶縁膜形成段階、及び、前記第２パージ段階が繰り返し行われる、請求項１に記載の薄膜層の周期的蒸着方法。
  12. 前記シリコン薄膜形成段階は、前記蒸着段階及び前記第１パージ段階を１〜１０回繰り返す、請求項１に記載の薄膜層の周期的蒸着方法。
  13. 前記シリコン薄膜形成段階は、非晶質のシリコンまたは多結晶性を有するポリシリコンからなる、シリコン薄膜を形成する、請求項１に記載の薄膜層の周期的蒸着方法。
  14. 請求項１または２に記載の薄膜層の周期的蒸着方法によって絶縁膜を蒸着して行われる、半導体製造方法。
  15. 請求項１または２に記載の薄膜層の周期的蒸着方法によって蒸着された絶縁膜を含む半導体素子において、
    前記絶縁膜の湿式エッチング率は０．４〜０．６である、半導体素子。
JP2014260422A 2013-12-27 2014-12-24 薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子 Pending JP2015128159A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0165686 2013-12-27
KR1020130165686A KR101551199B1 (ko) 2013-12-27 2013-12-27 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자

Publications (1)

Publication Number Publication Date
JP2015128159A true JP2015128159A (ja) 2015-07-09

Family

ID=53482615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014260422A Pending JP2015128159A (ja) 2013-12-27 2014-12-24 薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子

Country Status (5)

Country Link
US (1) US9312125B2 (ja)
JP (1) JP2015128159A (ja)
KR (1) KR101551199B1 (ja)
CN (1) CN104752165A (ja)
TW (1) TWI553143B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101489306B1 (ko) * 2013-10-21 2015-02-11 주식회사 유진테크 어모퍼스 실리콘막의 증착 방법 및 증착 장치
KR101551199B1 (ko) * 2013-12-27 2015-09-10 주식회사 유진테크 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
JP6548586B2 (ja) 2016-02-03 2019-07-24 東京エレクトロン株式会社 成膜方法
JP6584347B2 (ja) * 2016-03-02 2019-10-02 東京エレクトロン株式会社 成膜方法
JP6733516B2 (ja) 2016-11-21 2020-08-05 東京エレクトロン株式会社 半導体装置の製造方法
KR102671466B1 (ko) * 2018-11-13 2024-06-03 주성엔지니어링(주) 저온 결정질 실리콘 형성방법
KR20200138610A (ko) 2019-06-01 2020-12-10 최호준 드론 탈부착 분무장치
KR102716372B1 (ko) * 2019-12-12 2024-10-15 주식회사 원익아이피에스 박막 증착 방법
KR20210094462A (ko) * 2020-01-20 2021-07-29 에이에스엠 아이피 홀딩 비.브이. 전처리를 사용하여 실리콘 질화물 층을 증착하는 방법, 상기 방법을 사용하여 형성된 구조체, 및 상기 방법을 수행하기 위한 시스템

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020068466A1 (en) * 2000-12-06 2002-06-06 Seung-Hwan Lee Methods of forming thin films by atomic layer deposition
US20060022228A1 (en) * 2004-07-29 2006-02-02 Semiconductor Leading Edge Technologies, Inc. Method of manufacturing silicon nitride film, method of manufacturing semiconductor device, and semiconductor device
US20060216418A1 (en) * 2005-03-28 2006-09-28 Tokyo Electron Limited Formation of silicon nitride film
US20060281337A1 (en) * 2005-06-14 2006-12-14 Hiroyuki Matsuura Method and apparatus for forming silicon oxide film
US20080124945A1 (en) * 2005-02-17 2008-05-29 Hitachi Kokusa Electric Inc. Production Method for Semiconductor Device and Substrate Processing Apparatus
US20090170345A1 (en) * 2007-12-26 2009-07-02 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device and substrate processing apparatus
US20120220137A1 (en) * 2011-02-28 2012-08-30 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and method of processing substrate and substrate processing apparatus
US20130101752A1 (en) * 2010-08-02 2013-04-25 Eugene Technology Co., Ltd. Method for depositing cyclic thin film
US20130115783A1 (en) * 2010-08-02 2013-05-09 Eugene Technology Co., Ltd. Method for depositing cyclic thin film
JP2013093551A (ja) * 2011-10-07 2013-05-16 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242530A (en) * 1991-08-05 1993-09-07 International Business Machines Corporation Pulsed gas plasma-enhanced chemical vapor deposition of silicon
WO2004009861A2 (en) * 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
KR100472518B1 (ko) * 2002-09-30 2005-03-10 주식회사 유진테크 싱글 챔버식 화학 기상증착 장치를 이용한 질화막 증착방법
US7713592B2 (en) * 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
KR100543209B1 (ko) 2003-12-16 2006-01-20 주식회사 하이닉스반도체 Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법
CN100524847C (zh) * 2007-02-07 2009-08-05 北京中科信电子装备有限公司 提高单晶硅太阳能电池减反射膜质量的方法
US20090041952A1 (en) * 2007-08-10 2009-02-12 Asm Genitech Korea Ltd. Method of depositing silicon oxide films
KR100927375B1 (ko) * 2007-09-04 2009-11-19 주식회사 유진테크 배기 유닛 및 이를 이용하는 배기 조절 방법, 상기 배기 유닛을 포함하는 기판 처리 장치
KR100963297B1 (ko) * 2007-09-04 2010-06-11 주식회사 유진테크 샤워헤드 및 이를 포함하는 기판처리장치, 샤워헤드를이용하여 플라스마를 공급하는 방법
KR100963299B1 (ko) * 2008-01-15 2010-06-11 주식회사 유진테크 플라즈마 처리장치 및 방법
KR100943427B1 (ko) * 2008-02-04 2010-02-19 주식회사 유진테크 기판지지유닛 및 기판처리장치, 그리고 기판지지유닛을제조하는 방법
KR101003382B1 (ko) * 2008-02-13 2010-12-22 주식회사 유진테크 플라즈마 처리장치 및 방법
KR100963291B1 (ko) * 2008-02-22 2010-06-11 주식회사 유진테크 기판처리장치 및 기판처리방법
KR100999583B1 (ko) * 2008-02-22 2010-12-08 주식회사 유진테크 기판처리장치 및 기판처리방법
KR100963287B1 (ko) * 2008-02-22 2010-06-11 주식회사 유진테크 기판처리장치 및 기판처리방법
JP2011222649A (ja) * 2010-04-07 2011-11-04 Sharp Corp 半導体装置の製造方法および表示パネルの製造方法
KR101176900B1 (ko) * 2010-09-06 2012-08-30 주식회사 유진테크 반도체 소자의 제조 방법
KR101551199B1 (ko) * 2013-12-27 2015-09-10 주식회사 유진테크 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020068466A1 (en) * 2000-12-06 2002-06-06 Seung-Hwan Lee Methods of forming thin films by atomic layer deposition
US20060022228A1 (en) * 2004-07-29 2006-02-02 Semiconductor Leading Edge Technologies, Inc. Method of manufacturing silicon nitride film, method of manufacturing semiconductor device, and semiconductor device
JP2006041337A (ja) * 2004-07-29 2006-02-09 Semiconductor Leading Edge Technologies Inc 窒化珪素膜の製造方法及び半導体装置の製造方法
JP2012069998A (ja) * 2005-02-17 2012-04-05 Hitachi Kokusai Electric Inc 基板処理装置及び半導体デバイスの製造方法
US20080124945A1 (en) * 2005-02-17 2008-05-29 Hitachi Kokusa Electric Inc. Production Method for Semiconductor Device and Substrate Processing Apparatus
US20060216418A1 (en) * 2005-03-28 2006-09-28 Tokyo Electron Limited Formation of silicon nitride film
JP2006278497A (ja) * 2005-03-28 2006-10-12 Tokyo Electron Ltd シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
US20060281337A1 (en) * 2005-06-14 2006-12-14 Hiroyuki Matsuura Method and apparatus for forming silicon oxide film
JP2006351689A (ja) * 2005-06-14 2006-12-28 Tokyo Electron Ltd シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
US20090170345A1 (en) * 2007-12-26 2009-07-02 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device and substrate processing apparatus
JP2010050425A (ja) * 2007-12-26 2010-03-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US20130101752A1 (en) * 2010-08-02 2013-04-25 Eugene Technology Co., Ltd. Method for depositing cyclic thin film
US20130115783A1 (en) * 2010-08-02 2013-05-09 Eugene Technology Co., Ltd. Method for depositing cyclic thin film
JP2013542580A (ja) * 2010-08-02 2013-11-21 ユ−ジーン テクノロジー カンパニー．リミテッド サイクリック薄膜の蒸着方法
JP2013542581A (ja) * 2010-08-02 2013-11-21 ユ−ジーン テクノロジー カンパニー．リミテッド サイクリック薄膜の蒸着方法
US20120220137A1 (en) * 2011-02-28 2012-08-30 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and method of processing substrate and substrate processing apparatus
JP2012195564A (ja) * 2011-02-28 2012-10-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2013093551A (ja) * 2011-10-07 2013-05-16 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US20130171838A1 (en) * 2011-10-07 2013-07-04 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and non-transitory computer-readable recording medium

Also Published As

Publication number Publication date
CN104752165A (zh) 2015-07-01
TWI553143B (zh) 2016-10-11
US20150187560A1 (en) 2015-07-02
KR101551199B1 (ko) 2015-09-10
KR20150077560A (ko) 2015-07-08
TW201527576A (zh) 2015-07-16
US9312125B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
KR101147728B1 (ko) 사이클릭 박막 증착 방법
TWI787492B (zh) 使用矽氫鹵化物前驅物沉積SiN的方法
JP2015128159A (ja) 薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子
KR101147727B1 (ko) 사이클릭 박막 증착 방법
TWI789733B (zh) 在反應空間中在基板上形成氮化矽薄膜的方法
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
TW202129068A (zh) 形成薄膜之方法及修飾薄膜表面之方法
KR101442212B1 (ko) 금속 실리케이트 막들의 원자층 증착
JP6371462B2 (ja) 高縦横比を有する凹部の上に絶縁膜を蒸着する方法
JP2012531045A (ja) ホウ素膜界面技術
EP1568075A2 (en) Nitridation of high-k dielectrics
KR20210109046A (ko) 질화규소를 증착하는 방법들
KR101576639B1 (ko) 절연막 증착 방법
TW202328486A (zh) 薄膜沉積方法及系統以及根據此方法形成的結構
TW201606116A (zh) 具低蝕刻率之氧化薄膜之沉積方法及半導體裝置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161005