[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015103842A - Phased array antenna device - Google Patents

Phased array antenna device Download PDF

Info

Publication number
JP2015103842A
JP2015103842A JP2013240867A JP2013240867A JP2015103842A JP 2015103842 A JP2015103842 A JP 2015103842A JP 2013240867 A JP2013240867 A JP 2013240867A JP 2013240867 A JP2013240867 A JP 2013240867A JP 2015103842 A JP2015103842 A JP 2015103842A
Authority
JP
Japan
Prior art keywords
array antenna
phased array
insulating film
conductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013240867A
Other languages
Japanese (ja)
Other versions
JP6223144B2 (en
Inventor
田原 志浩
Yukihiro Tawara
志浩 田原
森本 康夫
Yasuo Morimoto
康夫 森本
健 湯浅
Takeshi Yuasa
健 湯浅
大和田 哲
Satoru Owada
哲 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013240867A priority Critical patent/JP6223144B2/en
Publication of JP2015103842A publication Critical patent/JP2015103842A/en
Application granted granted Critical
Publication of JP6223144B2 publication Critical patent/JP6223144B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a small size phased array antenna device capable of preventing deterioration of a radiation characteristic when scanning beam at a low cost.SOLUTION: Plural radiation elements 11 are arrayed at the same distance as plural semiconductor chips 2 on an insulator film 4. On the insulator film 4, a ground conductor pattern 7 is continuously formed in an area of a size which includes an area where plural radiation elements 11 are arrayed on a layer above the layer on which re-wiring patterns 5a and 5b are formed. With this, even when a beam scan is made with different excitation phase among neighboring radiation elements 11, the radiation characteristic is prevented from being deteriorated.

Description

この発明は、複数の放射素子から構成されるフェーズドアレーアンテナ装置に関するものである。   The present invention relates to a phased array antenna apparatus composed of a plurality of radiating elements.

以下の特許文献1には、小形で低価格なフェーズドアレーアンテナ装置として、放射素子を含む複数の高周波モジュールが実装基板上に配列されているフェーズドアレーアンテナ装置が開示されている。
このフェーズドアレーアンテナ装置では、放射素子のグラウンドが高周波モジュールの内部に設けられており、隣接する高周波モジュール間でグラウンドが分断されているため、ビーム走査時に放射特性が劣化することがある。
Patent Document 1 below discloses a phased array antenna device in which a plurality of high-frequency modules including radiating elements are arranged on a mounting substrate as a small and inexpensive phased array antenna device.
In this phased array antenna device, the ground of the radiation element is provided inside the high-frequency module, and the ground is divided between adjacent high-frequency modules, so that radiation characteristics may be deteriorated during beam scanning.

特開平11−340724号公報(段落番号[0011]、図4)Japanese Unexamined Patent Publication No. 11-340724 (paragraph number [0011], FIG. 4)

従来のフェーズドアレーアンテナ装置は以上のように構成されているので、放射素子のグラウンドが高周波モジュールの内部に設けられ、隣接する高周波モジュール間でグラウンドが分断されている。このため、ビーム走査時に放射特性が劣化することがある課題があった。
また、高周波モジュールの中に設けられた半導体チップで発生した熱は、高周波モジュールから下の実装基板を介して排出されるため、出力の大きな半導体チップを用いる場合には、十分な放熱を行うことができない課題があった。
さらに、多数の高周波モジュールを配列して構成するため部品点数が多く、特に放射素子の間隔が狭いミリ波帯においては、組み立てコストが増大してしまう課題があった。
Since the conventional phased array antenna apparatus is configured as described above, the ground of the radiating element is provided inside the high frequency module, and the ground is divided between adjacent high frequency modules. For this reason, there has been a problem that radiation characteristics may deteriorate during beam scanning.
In addition, heat generated in the semiconductor chip provided in the high-frequency module is discharged from the high-frequency module through the lower mounting board. Therefore, when using a semiconductor chip with a large output, sufficient heat dissipation must be performed. There was a problem that could not be done.
Furthermore, since a large number of high-frequency modules are arranged and configured, the number of parts is large, and particularly in the millimeter wave band where the spacing between the radiating elements is narrow, there is a problem that the assembling cost increases.

この発明は上記のような課題を解決するためになされたもので、ビーム走査時における放射特性の劣化を抑えることができる小形で低コストなフェーズドアレーアンテナ装置を得ることを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a small and low-cost phased array antenna apparatus capable of suppressing deterioration of radiation characteristics during beam scanning.

この発明に係るフェーズドアレーアンテナ装置は、周期的な間隔で配列されている複数の半導体チップの間に樹脂材料が充填されている再構築ウェハと、再構築ウェハの上に形成されている複数の層からなる絶縁膜と、その絶縁膜の上に周期的な間隔で配列されている複数の放射素子とを備え、その絶縁膜には、半導体チップと接続される導体配線が形成されているとともに、その導体配線が形成されている層より上の層に、複数の放射素子が配列されている領域を包含する大きさの領域内に第1の地導体が連続的に形成されており、その導体配線を通る信号を複数の放射素子に結合する結合手段が第1の地導体に形成されているようにしたものである。   A phased array antenna device according to the present invention includes a reconstructed wafer in which a resin material is filled between a plurality of semiconductor chips arranged at periodic intervals, and a plurality of reconstructed wafers formed on the reconstructed wafer. An insulating film composed of layers and a plurality of radiating elements arranged on the insulating film at periodic intervals, and the insulating film is formed with conductor wiring connected to the semiconductor chip The first ground conductor is continuously formed in a region including a region where a plurality of radiating elements are arranged in a layer above the layer in which the conductor wiring is formed, A coupling means for coupling a signal passing through the conductor wiring to the plurality of radiating elements is formed on the first ground conductor.

この発明によれば、絶縁膜の上に複数の放射素子が周期的な間隔で配列されており、絶縁膜において、導体配線が形成されている層より上の層に、複数の放射素子が配列されている領域を包含する大きさの領域内に第1の地導体が連続的に形成されているように構成したので、ビーム走査時における放射特性の劣化を抑えることができるフェーズドアレーアンテナ装置が得られる効果がある。   According to the present invention, a plurality of radiating elements are arranged at periodic intervals on the insulating film, and the plurality of radiating elements are arranged in a layer above the layer where the conductor wiring is formed in the insulating film. Since the first ground conductor is continuously formed in an area having a size including the area where the current is performed, a phased array antenna apparatus capable of suppressing deterioration of radiation characteristics during beam scanning is provided. There is an effect to be obtained.

この発明の実施の形態1によるフェーズドアレーアンテナ装置が層毎に分解されている状態を示す斜視図である。It is a perspective view which shows the state by which the phased array antenna apparatus by Embodiment 1 of this invention is decomposed | disassembled for every layer. この発明の実施の形態1によるフェーズドアレーアンテナ装置の断面構造を模式的に示す断面図である。It is sectional drawing which shows typically the cross-section of the phased array antenna apparatus by Embodiment 1 of this invention. この発明の実施の形態2によるフェーズドアレーアンテナ装置が層毎に分解されている状態を示す斜視図である。It is a perspective view which shows the state by which the phased array antenna apparatus by Embodiment 2 of this invention is decomposed | disassembled for every layer. この発明の実施の形態2によるフェーズドアレーアンテナ装置の断面構造を模式的に示す断面図である。It is sectional drawing which shows typically the cross-section of the phased array antenna apparatus by Embodiment 2 of this invention. この発明の実施の形態3によるフェーズドアレーアンテナ装置が層毎に分解されている状態を示す斜視図である。It is a perspective view which shows the state by which the phased array antenna apparatus by Embodiment 3 of this invention is decomposed | disassembled for every layer. この発明の実施の形態3によるフェーズドアレーアンテナ装置の断面構造を模式的に示す断面図である。It is sectional drawing which shows typically the cross-section of the phased array antenna apparatus by Embodiment 3 of this invention.

実施の形態1.
図1はこの発明の実施の形態1によるフェーズドアレーアンテナ装置が層毎に分解されている状態を示す斜視図である。
また、図2はこの発明の実施の形態1によるフェーズドアレーアンテナ装置の断面構造を模式的に示す断面図である。
図1及び図2において、再構築ウェハ1は周期的な間隔で配列されている複数の半導体チップ2の間にモールド樹脂3(樹脂材料)が充填されているウェハであり、複数の半導体チップ2とモールド樹脂3が一体化されている。
Embodiment 1 FIG.
1 is a perspective view showing a state in which a phased array antenna apparatus according to Embodiment 1 of the present invention is disassembled for each layer.
FIG. 2 is a cross-sectional view schematically showing a cross-sectional structure of the phased array antenna apparatus according to Embodiment 1 of the present invention.
1 and 2, a reconstructed wafer 1 is a wafer in which a mold resin 3 (resin material) is filled between a plurality of semiconductor chips 2 arranged at periodic intervals. And the mold resin 3 are integrated.

絶縁膜4は上下2つの層からなり、例えば、スピンコートなどの方法で再構築ウェハ1の上に形成されている。
絶縁膜4には、例えば、スパッタなどの金属成膜によって再配線パターン5a,5b(導体配線)が形成されるとともに、導体ヴィア6a,6bが形成されている。再配線パターン5a,5bは、導体ヴィア6a,6bを介して、半導体チップ2の回路と電気的に接続されている。
絶縁膜4において、再配線パターン5a,5bが形成されている層より上の層には、絶縁膜形成と配線形成のプロセスを再度行うことで、地導体パターン7と導体ヴィア6cが形成されている。
第1の地導体である地導体パターン7は複数の半導体チップ2が配列されている領域、即ち、放射素子11が配列されている領域を包含する大きさの領域内に連続的に形成されている。
地導体パターン7に施されている孔は、再配線パターン5bを通る高周波信号を放射素子11に結合する結合孔8であり、結合孔8は結合手段を構成している。
The insulating film 4 is composed of two upper and lower layers, and is formed on the reconstructed wafer 1 by a method such as spin coating.
In the insulating film 4, for example, rewiring patterns 5a and 5b (conductor wirings) are formed by metal film formation such as sputtering, and conductor vias 6a and 6b are formed. The rewiring patterns 5a and 5b are electrically connected to the circuit of the semiconductor chip 2 through the conductor vias 6a and 6b.
In the insulating film 4, the ground conductor pattern 7 and the conductor via 6c are formed in the layer above the layer on which the rewiring patterns 5a and 5b are formed by performing the insulating film formation and the wiring formation process again. Yes.
The ground conductor pattern 7 as the first ground conductor is continuously formed in a region where a plurality of semiconductor chips 2 are arranged, that is, a region having a size including a region where the radiating elements 11 are arranged. Yes.
The hole provided in the ground conductor pattern 7 is a coupling hole 8 that couples a high-frequency signal passing through the rewiring pattern 5b to the radiating element 11, and the coupling hole 8 constitutes a coupling means.

外部から信号を入力するインターフェースである外部接続用パッドパターン9は地導体パターン7と同一面に設けられており、導体ヴィア6cを介して再配線パターン5aと接続されている。
アンテナ基板10は地導体パターン7の上に、外部接続用パッドパターン9と重ならないように配置されている。
アンテナ基板10には、複数の半導体チップ2と同じ間隔で、複数の放射素子11が配列されている。
金属ベース12は再構築ウェハ1の下側に取り付けられている。
An external connection pad pattern 9, which is an interface for inputting signals from the outside, is provided on the same surface as the ground conductor pattern 7, and is connected to the rewiring pattern 5a through a conductor via 6c.
The antenna substrate 10 is arranged on the ground conductor pattern 7 so as not to overlap with the external connection pad pattern 9.
A plurality of radiation elements 11 are arranged on the antenna substrate 10 at the same intervals as the plurality of semiconductor chips 2.
The metal base 12 is attached to the lower side of the reconstructed wafer 1.

次に動作について説明する。
図1のフェーズドアレーアンテナ装置では、外部接続用パッドパターン9が、ワイヤボンディングやフレキシブル基板などによって、外部基板(図示せず)と接続されており、外部接続用パッドパターン9が外部基板から高周波信号、制御信号、電源などの供給を受ける。
外部接続用パッドパターン9から入力された信号(高周波信号、制御信号、電源など)は、導体ヴィア6cを介して再配線パターン5aに伝搬され、その再配線パターン5aによって分配されたのち、導体ヴィア6aを介して、複数の半導体チップ2に伝搬される。
Next, the operation will be described.
In the phased array antenna apparatus of FIG. 1, the external connection pad pattern 9 is connected to an external substrate (not shown) by wire bonding or a flexible substrate, and the external connection pad pattern 9 is transmitted from the external substrate to a high frequency signal. Supplied with control signals and power supply.
A signal (high-frequency signal, control signal, power supply, etc.) input from the external connection pad pattern 9 is propagated to the rewiring pattern 5a through the conductor via 6c, and is distributed by the rewiring pattern 5a. It is propagated to a plurality of semiconductor chips 2 via 6a.

半導体チップ2は、例えば、可変減衰器や可変移相器を搭載しており、外部接続用パッドパターン9から入力された信号を受けると、その信号における制御信号にしたがって可変減衰器や可変移相器を制御することで、外部接続用パッドパターン9から入力された高周波信号の振幅や位相を調整する。
半導体チップ2により振幅や位相が調整された高周波信号は、導体ヴィア6bを介して再配線パターン5bに出力される。
再配線パターン5bを伝搬した高周波信号は、結合孔8によって放射素子11と結合され、放射素子11から空間に電波が放射される。
The semiconductor chip 2 includes, for example, a variable attenuator and a variable phase shifter. When a signal input from the external connection pad pattern 9 is received, the variable attenuator and the variable phase shift are received according to the control signal in the signal. By controlling the device, the amplitude and phase of the high-frequency signal input from the external connection pad pattern 9 are adjusted.
The high frequency signal whose amplitude and phase are adjusted by the semiconductor chip 2 is output to the rewiring pattern 5b through the conductor via 6b.
The high-frequency signal propagated through the rewiring pattern 5b is coupled to the radiating element 11 through the coupling hole 8, and radio waves are radiated from the radiating element 11 to the space.

ここで、放射素子11のグラウンドとして作用する地導体パターン7は、半導体チップ2が配列されている領域(放射素子11が配列されている領域)を包含する大きさの領域内に連続して形成されているので、各放射素子11の励振分布に依らずに、安定的な放射特性を得ることができる。
また、半導体チップ2に含まれる回路の損失によって発生した熱は、モールド樹脂3を介して金属ベース12に伝えられる。半導体チップ2から金属ベース12までの距離は短いため、効率よく排熱することが可能である。
Here, the ground conductor pattern 7 acting as the ground of the radiating element 11 is continuously formed in a region including a region where the semiconductor chips 2 are arranged (a region where the radiating elements 11 are arranged). Therefore, stable radiation characteristics can be obtained without depending on the excitation distribution of each radiation element 11.
Further, the heat generated by the loss of the circuit included in the semiconductor chip 2 is transmitted to the metal base 12 through the mold resin 3. Since the distance from the semiconductor chip 2 to the metal base 12 is short, it is possible to efficiently exhaust heat.

以上で明らかなように、この実施の形態1によれば、絶縁膜4の上に複数の放射素子11が複数の半導体チップ2と同じ間隔で配列されており、絶縁膜4において、再配線パターン5a,5bが形成されている層より上の層に、複数の放射素子11が配列されている領域を包含する大きさの領域内に地導体パターン7が連続的に形成されているように構成したので、隣接する放射素子11の間で励振位相に差をつけてビーム走査を行う場合でも、放射特性の劣化を抑えることができるフェーズドアレーアンテナ装置が得られる効果を奏する。   As apparent from the above, according to the first embodiment, the plurality of radiating elements 11 are arranged on the insulating film 4 at the same intervals as the plurality of semiconductor chips 2, and the rewiring pattern is formed in the insulating film 4. The ground conductor pattern 7 is continuously formed in a region including a region where a plurality of radiating elements 11 are arranged in a layer above the layer in which 5a and 5b are formed. Therefore, even when beam scanning is performed with a difference in excitation phase between adjacent radiating elements 11, there is an effect that a phased array antenna apparatus that can suppress deterioration in radiation characteristics can be obtained.

また、この実施の形態1によれば、金属ベース12が再構築ウェハ1の下側に取り付けられているように構成したので、再構築ウェハ1内の半導体チップ2で発生した熱を効率よく金属ベース12に排熱することができるようになり、その結果、出力が大きな半導体チップ2が搭載される場合でも、動作時の装置内部の温度上昇が小さいフェーズドアレーアンテナ装置を実現することができる。   Further, according to the first embodiment, since the metal base 12 is configured to be attached to the lower side of the reconstructed wafer 1, the heat generated in the semiconductor chip 2 in the reconstructed wafer 1 can be efficiently metallized. As a result, heat can be exhausted to the base 12, and as a result, even when the semiconductor chip 2 having a large output is mounted, a phased array antenna device in which the temperature rise inside the device during operation is small can be realized.

さらに、この実施の形態1によれば、再構築ウェハ1に対する絶縁膜4と配線パターンの形成を、すべて一括で行うことが可能であるため、放射素子11毎に部品を組み立てる必要がない。このため、組み立てコストが小さなフェーズドアレーアンテナ装置を実現することができる。   Furthermore, according to the first embodiment, since the insulating film 4 and the wiring pattern can be formed on the reconstructed wafer 1 all at once, it is not necessary to assemble parts for each radiation element 11. For this reason, a phased array antenna apparatus with low assembly cost can be realized.

実施の形態2.
図3はこの発明の実施の形態2によるフェーズドアレーアンテナ装置が層毎に分解されている状態を示す斜視図である。
また、図4はこの発明の実施の形態2によるフェーズドアレーアンテナ装置の断面構造を模式的に示す断面図である。
図3及び図4において、図1及び図2と同一符号は同一または相当部分を示すので説明を省略する。
Embodiment 2. FIG.
FIG. 3 is a perspective view showing a state in which the phased array antenna apparatus according to Embodiment 2 of the present invention is disassembled for each layer.
FIG. 4 is a cross-sectional view schematically showing a cross-sectional structure of a phased array antenna apparatus according to Embodiment 2 of the present invention.
3 and FIG. 4, the same reference numerals as those in FIG. 1 and FIG.

上記実施の形態1では、上下2つの層からなる絶縁膜4が用いられているものを示したが、この実施の形態2では、3つの層からなる絶縁膜21が用いられている例を説明する。
絶縁膜21の中間の層には、再配線パターン5a,5b及び導体ヴィア6a,6bが形成されている。
絶縁膜21の上の層には、導体ヴィア6c、地導体パターン7、結合孔8及び外部接続用パッドパターン9が形成されている。
絶縁膜21の下の層には、第2の地導体である地導体パターン22及び導体ヴィア23a,23bが形成されている。
In the first embodiment, an example in which the insulating film 4 composed of two upper and lower layers is used has been described. In the second embodiment, an example in which the insulating film 21 composed of three layers is used will be described. To do.
In the middle layer of the insulating film 21, rewiring patterns 5a and 5b and conductor vias 6a and 6b are formed.
Conductive vias 6 c, ground conductor patterns 7, coupling holes 8, and external connection pad patterns 9 are formed in a layer above the insulating film 21.
In the layer below the insulating film 21, a ground conductor pattern 22 and conductor vias 23a and 23b, which are second ground conductors, are formed.

次に動作について説明する。
図3のフェーズドアレーアンテナ装置では、外部接続用パッドパターン9が、ワイヤボンディングやフレキシブル基板などによって、外部基板(図示せず)と接続されており、外部接続用パッドパターン9が外部基板から高周波信号、制御信号、電源などの供給を受ける。
外部接続用パッドパターン9から入力された信号(高周波信号、制御信号、電源など)は、導体ヴィア6cを介して再配線パターン5aに伝搬され、その再配線パターン5aによって分配されたのち、導体ヴィア6a,23aを介して、複数の半導体チップ2に伝搬される。
Next, the operation will be described.
In the phased array antenna apparatus of FIG. 3, the external connection pad pattern 9 is connected to an external substrate (not shown) by wire bonding or a flexible substrate, and the external connection pad pattern 9 is transmitted from the external substrate to a high-frequency signal. Supplied with control signals and power supply.
A signal (high-frequency signal, control signal, power supply, etc.) input from the external connection pad pattern 9 is propagated to the rewiring pattern 5a through the conductor via 6c, and is distributed by the rewiring pattern 5a. It is propagated to a plurality of semiconductor chips 2 via 6a and 23a.

半導体チップ2は、例えば、可変減衰器や可変移相器を搭載しており、外部接続用パッドパターン9から入力された信号を受けると、その信号における制御信号にしたがって可変減衰器や可変移相器を制御することで、外部接続用パッドパターン9から入力された高周波信号の振幅や位相を調整する。
半導体チップ2により振幅や位相が調整された高周波信号は、導体ヴィア23b,6bを介して再配線パターン5bに出力される。
再配線パターン5bを伝搬した高周波信号は、結合孔8によって放射素子11と結合され、放射素子11から空間に電波が放射される。
The semiconductor chip 2 includes, for example, a variable attenuator and a variable phase shifter. When a signal input from the external connection pad pattern 9 is received, the variable attenuator and the variable phase shift are received according to the control signal in the signal. By controlling the device, the amplitude and phase of the high-frequency signal input from the external connection pad pattern 9 are adjusted.
The high frequency signal whose amplitude and phase are adjusted by the semiconductor chip 2 is output to the rewiring pattern 5b through the conductor vias 23b and 6b.
The high-frequency signal propagated through the rewiring pattern 5b is coupled to the radiating element 11 through the coupling hole 8, and radio waves are radiated from the radiating element 11 to the space.

この実施の形態2では、再配線パターン5a,5bに対して、上下に地導体パターン7,22を設け、それぞれストリップ線路を構成している。
再配線パターン5a,5bと半導体チップ2との間に地導体パターン22が設けられているため、再配線パターン5a,5bと半導体チップ2上に形成された回路との間の結合を抑えることができる。
したがって、外部から各半導体チップ2に信号を供給するための配線パターンを、半導体チップ2から離して配置する必要がないため、より高密度な配線を有するフェーズドアレーアンテナ装置を実現することができる。
In the second embodiment, ground conductor patterns 7 and 22 are provided on the upper and lower sides of the rewiring patterns 5a and 5b, respectively, to form strip lines.
Since the ground conductor pattern 22 is provided between the rewiring patterns 5a and 5b and the semiconductor chip 2, the coupling between the rewiring patterns 5a and 5b and the circuit formed on the semiconductor chip 2 can be suppressed. it can.
Therefore, it is not necessary to arrange a wiring pattern for supplying a signal to each semiconductor chip 2 from the outside, so that a phased array antenna device having higher density wiring can be realized.

実施の形態3.
図5はこの発明の実施の形態3によるフェーズドアレーアンテナ装置が層毎に分解されている状態を示す斜視図である。
また、図6はこの発明の実施の形態3によるフェーズドアレーアンテナ装置の断面構造を模式的に示す断面図である。
図5及び図6において、図3及び図4と同一符号は同一または相当部分を示すので説明を省略する。
Embodiment 3 FIG.
FIG. 5 is a perspective view showing a state in which the phased array antenna apparatus according to Embodiment 3 of the present invention is disassembled for each layer.
FIG. 6 is a cross-sectional view schematically showing a cross-sectional structure of a phased array antenna apparatus according to Embodiment 3 of the present invention.
5 and FIG. 6, the same reference numerals as those in FIG. 3 and FIG.

上記実施の形態1,2では、半導体チップ2と放射素子11の接続関係が1対1である例を示したが、この実施の形態3では、半導体チップ2と放射素子11の接続関係が1対多である例を示している。
即ち、図5のフェーズドアレーアンテナ装置では、1つの半導体チップ2に対して、4つの放射素子11が対応付けられている。
各々の半導体チップ2は、高周波信号を4分配する分配回路を備えており、それぞれの高周波信号の振幅及び位相を可変減衰器及び可変移相器によって所望の状態に変化させたのち、それぞれの高周波信号を導体ヴィア23b,6b、再配線パターン5b及び結合孔8を介して4つの放射素子11に出力することで、4つの放射素子11を励振するようにしている。
In the first and second embodiments, the example in which the connection relationship between the semiconductor chip 2 and the radiating element 11 is 1: 1, but in the third embodiment, the connection relationship between the semiconductor chip 2 and the radiating element 11 is 1. An example of many-to-many is shown.
That is, in the phased array antenna apparatus of FIG. 5, four radiating elements 11 are associated with one semiconductor chip 2.
Each semiconductor chip 2 includes a distribution circuit that distributes the high-frequency signal into four, and after changing the amplitude and phase of each high-frequency signal to a desired state by the variable attenuator and the variable phase shifter, the respective high-frequency signals are distributed. The four radiating elements 11 are excited by outputting signals to the four radiating elements 11 through the conductor vias 23b and 6b, the rewiring pattern 5b, and the coupling hole 8.

この実施の形態3によれば、1つの半導体チップ2から高周波信号が複数の放射素子11に供給されるため、回路を集積して半導体チップ2に信号を入力するためのパッド数を減らすことができるようになり、その結果、放射素子11の1個当りの半導体チップ2の面積を小さくすることができ、より小形で低価格なフェーズドアレーアンテナ装置を実現することができる。   According to the third embodiment, since a high-frequency signal is supplied from one semiconductor chip 2 to the plurality of radiating elements 11, it is possible to reduce the number of pads for integrating a circuit and inputting a signal to the semiconductor chip 2. As a result, the area of the semiconductor chip 2 per radiating element 11 can be reduced, and a smaller and less expensive phased array antenna apparatus can be realized.

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。   In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .

1 再構築ウェハ、2 半導体チップ、3 モールド樹脂(樹脂材料)、4 絶縁膜、5a,5b 再配線パターン(導体配線)、6a,6b,6c 導体ヴィア、7 地導体パターン(第1の地導体)、8 結合孔(結合手段)、9 外部接続用パッドパターン(インターフェース)、10 アンテナ基板、11 放射素子、12 金属ベース、21 絶縁膜、22 地導体パターン(第2の地導体)、23a,23b 導体ヴィア。   DESCRIPTION OF SYMBOLS 1 Reconstructed wafer, 2 Semiconductor chip, 3 Mold resin (resin material), 4 Insulating film, 5a, 5b Rewiring pattern (conductor wiring), 6a, 6b, 6c Conductor via, 7 Ground conductor pattern (1st ground conductor) ), 8 coupling hole (coupling means), 9 external connection pad pattern (interface), 10 antenna substrate, 11 radiating element, 12 metal base, 21 insulating film, 22 ground conductor pattern (second ground conductor), 23a, 23b Conductor via.

Claims (6)

周期的な間隔で配列されている複数の半導体チップの間に樹脂材料が充填されている再構築ウェハと、
前記再構築ウェハの上に形成されている複数の層からなる絶縁膜と、
前記絶縁膜の上に周期的な間隔で配列されている複数の放射素子とを備え、
前記絶縁膜には、前記半導体チップと接続される導体配線が形成されているとともに、前記導体配線が形成されている層より上の層に、前記複数の放射素子が配列されている領域を包含する大きさの領域内に第1の地導体が連続的に形成されており、
前記導体配線を通る信号を前記複数の放射素子に結合する結合手段が前記第1の地導体に形成されていることを特徴とするフェーズドアレーアンテナ装置。
A reconstructed wafer filled with a resin material between a plurality of semiconductor chips arranged at periodic intervals;
An insulating film composed of a plurality of layers formed on the reconstructed wafer;
A plurality of radiating elements arranged at periodic intervals on the insulating film,
The insulating film includes a conductor wiring connected to the semiconductor chip, and includes a region where the plurality of radiation elements are arranged in a layer above the layer where the conductor wiring is formed. A first ground conductor is continuously formed in a region of a size
A phased array antenna apparatus, wherein coupling means for coupling a signal passing through the conductor wiring to the plurality of radiating elements is formed on the first ground conductor.
前記絶縁膜には、前記導体配線が形成されている層より下の層に第2の地導体が形成されていることを特徴とする請求項1記載のフェーズドアレーアンテナ装置。   The phased array antenna apparatus according to claim 1, wherein a second ground conductor is formed in a layer below the layer in which the conductor wiring is formed in the insulating film. 外部から信号を入力するインターフェースが前記絶縁膜に形成されており、前記インターフェースから入力された信号が前記導体配線を介して前記複数の半導体チップに伝搬されることを特徴とする請求項1または請求項2記載のフェーズドアレーアンテナ装置。   The interface for inputting a signal from the outside is formed in the insulating film, and the signal input from the interface is propagated to the plurality of semiconductor chips via the conductor wiring. Item 3. The phased array antenna device according to Item 2. 前記再構築ウェハの下方に金属ベースが配置されていることを特徴とする請求項1から請求項3のうちのいずれか1項記載のフェーズドアレーアンテナ装置。   The phased array antenna device according to any one of claims 1 to 3, wherein a metal base is disposed below the reconstructed wafer. 前記結合手段は、前記第1の地導体に施されている結合孔であることを特徴とする請求項1から請求項4のうちのいずれか1項記載のフェーズドアレーアンテナ装置。   The phased array antenna apparatus according to any one of claims 1 to 4, wherein the coupling means is a coupling hole provided in the first ground conductor. 前記半導体チップと前記放射素子の接続関係が1対多であることを特徴とする請求項1から請求項5のうちのいずれか1項記載のフェーズドアレーアンテナ装置。   6. The phased array antenna device according to claim 1, wherein the connection relationship between the semiconductor chip and the radiating element is one-to-many.
JP2013240867A 2013-11-21 2013-11-21 Phased array antenna device Active JP6223144B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013240867A JP6223144B2 (en) 2013-11-21 2013-11-21 Phased array antenna device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013240867A JP6223144B2 (en) 2013-11-21 2013-11-21 Phased array antenna device

Publications (2)

Publication Number Publication Date
JP2015103842A true JP2015103842A (en) 2015-06-04
JP6223144B2 JP6223144B2 (en) 2017-11-01

Family

ID=53379257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013240867A Active JP6223144B2 (en) 2013-11-21 2013-11-21 Phased array antenna device

Country Status (1)

Country Link
JP (1) JP6223144B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3360487A2 (en) 2017-01-20 2018-08-15 Konica Minolta, Inc. Ultrasound diagnostic apparatus
JP2020068234A (en) * 2018-10-22 2020-04-30 富士通株式会社 Antenna integrated type amplifier and communication apparatus
CN112103665A (en) * 2020-11-09 2020-12-18 成都天锐星通科技有限公司 Radio frequency feed network, phased array antenna and communication equipment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070026567A1 (en) * 2005-06-01 2007-02-01 Gottfried Beer Semiconductor module comprising components for microwave engineering in plastic casing and method for the production thereof
JP2012514431A (en) * 2008-12-31 2012-06-21 インテル コーポレイション Device for platform integrated phased array transceiver module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070026567A1 (en) * 2005-06-01 2007-02-01 Gottfried Beer Semiconductor module comprising components for microwave engineering in plastic casing and method for the production thereof
JP2012514431A (en) * 2008-12-31 2012-06-21 インテル コーポレイション Device for platform integrated phased array transceiver module

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3360487A2 (en) 2017-01-20 2018-08-15 Konica Minolta, Inc. Ultrasound diagnostic apparatus
JP2020068234A (en) * 2018-10-22 2020-04-30 富士通株式会社 Antenna integrated type amplifier and communication apparatus
JP7140969B2 (en) 2018-10-22 2022-09-22 富士通株式会社 Antenna integrated amplifier and communication device
CN112103665A (en) * 2020-11-09 2020-12-18 成都天锐星通科技有限公司 Radio frequency feed network, phased array antenna and communication equipment
CN112103665B (en) * 2020-11-09 2021-02-26 成都天锐星通科技有限公司 Radio frequency feed network, phased array antenna and communication equipment

Also Published As

Publication number Publication date
JP6223144B2 (en) 2017-11-01

Similar Documents

Publication Publication Date Title
JP6429680B2 (en) Antenna integrated module and radar device
US9985346B2 (en) Wireless communications package with integrated antennas and air cavity
US7239222B2 (en) High frequency circuit module
KR101295926B1 (en) Radio frequency(rf) integrated circuit(ic) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
US20190319338A1 (en) Integrated antenna array packaging structures and methods
US10777888B2 (en) Beamforming integrated circuit with RF grounded material ring
JP2020535702A (en) Phased array antenna
JP6777273B1 (en) Antenna module and communication device equipped with it
JP2015211056A (en) Electronic device
US10714829B2 (en) Planar phased array antenna
WO2019187758A1 (en) Array antenna
CA2356854C (en) Phased array antenna and method of manufacturing the same
JP2013046291A (en) Antenna substrate and antenna module
US20200153114A1 (en) Planar array antenna and wireless module
CN103650132A (en) Wireless module
JP6490319B1 (en) Array antenna device and communication device
WO2019167436A1 (en) Antenna module and communication device
JP6223144B2 (en) Phased array antenna device
WO2000039893A1 (en) Phased array antenna and its manufacturing method
JP7578807B2 (en) Antenna array, apparatus, and wireless communication device
JP6289355B2 (en) High frequency circuit and antenna device
JP5762452B2 (en) Surface mountable integrated circuit packaging mechanism
JP2016163120A (en) Patch antenna and array antenna
JP2015026873A (en) Surface mountable integrated circuit packaging scheme
JP5086065B2 (en) Hybrid device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171003

R150 Certificate of patent or registration of utility model

Ref document number: 6223144

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250