[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015156408A - Iii族窒化物半導体発光素子の製造方法 - Google Patents

Iii族窒化物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2015156408A
JP2015156408A JP2014029972A JP2014029972A JP2015156408A JP 2015156408 A JP2015156408 A JP 2015156408A JP 2014029972 A JP2014029972 A JP 2014029972A JP 2014029972 A JP2014029972 A JP 2014029972A JP 2015156408 A JP2015156408 A JP 2015156408A
Authority
JP
Japan
Prior art keywords
layer
protective layer
nitride semiconductor
group iii
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014029972A
Other languages
English (en)
Inventor
中村 亮
Akira Nakamura
亮 中村
賢吾 永田
Kengo Nagata
賢吾 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2014029972A priority Critical patent/JP2015156408A/ja
Priority to US14/606,696 priority patent/US9564552B2/en
Publication of JP2015156408A publication Critical patent/JP2015156408A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】III 族窒化物半導体発光素子の発光効率を向上させること。
【解決手段】InGaNからなる井戸層12a、GaNからなる保護層12b、AlGaNからなる障壁層12cを順に積層した構造を単位として、その単位構造を繰り返し積層したMQW構造の発光層12について、保護層12bを次のように形成する。保護層12bは、井戸層12aの成長温度と同一の温度で成長させる。保護層12bの成長速度は、井戸層12aの成長速度の0.5倍よりも速く、1.1倍以下の速さとする。保護層12bの厚さは、次に形成する障壁層12cの成長開始時に5Å以上8Å以下の厚さとなるように形成する。
【選択図】図2

Description

本発明は、発光層の構造に特徴を有したIII 族窒化物半導体からなる発光素子の製造方法に関する。特に発光層が井戸層、保護層、障壁層を順に積層した構造を単位としてそれを複数回繰り返し積層したMQW構造であって、保護層の形成方法に特徴を有するものに関する。
III 族窒化物半導体発光素子の発光層として、InGaNからなる井戸層とAlGaNからなる障壁層とを順に繰り返し積層させたMQW構造が広く用いられている。障壁層はAlGaNであるため、結晶性良く成長させるためには井戸層よりも成長温度を高くする必要がある。そのため、井戸層の形成後に昇温し、その後障壁層を成長させる必要がある。しかし、昇温によって井戸層のInが蒸発してしまい、発光効率の低下や発光波長の変動が生じてしまう。そこで、井戸層と障壁層の間に、井戸層と同じ温度で成長させる保護層を設け、Inの蒸発を防止している。
特許文献1には、保護層として6ÅのAlGaNを用いることが記載され、特許文献2には6ÅのGaNを用いることが記載されている。また、特許文献3には、保護層としてInGaNを用い、保護層の成長速度を井戸層よりも1.5〜5倍速い成長速度とすることが記載されている。また、保護層の次に形成する障壁層の成長開始前の昇温時に保護層を熱分解させ、成長開始時には保護層をほとんど消失させることが記載されている。
特開2010−80619号公報 特開2012−216751号公報 特開2001−332783号公報
保護層の厚さをどのような値とするかは重要な問題である。保護層が薄すぎると、井戸層のIn蒸発防止という機能を果たせなくなり、厚すぎると保護層でキャリアが捕獲されたり再結合してしまい発光効率が低下してしまうからである。
したがって、保護層の形成にあたっては、厚さの制御性を良くする必要がある。従来は成長速度を井戸層の成長速度よりも非常に遅く成長させることで、厚さの制御性を確保していた。しかし、この方法では思うように発光効率を向上させることはできず、返って発光効率を低下させることとなっていた。
発明者らは、その原因を突き止めるべく鋭意研究開発を重ねたところ、井戸層と保護層とで成長速度を変えることによる原料ガスのゆらぎによって、井戸層と保護層の界面の結晶性が悪化してしまうことが原因であるとわかった。
本発明は上記課題を解決するものであり、その目的は、発光効率を向上させたIII 族窒化物半導体発光素子の製造方法を提供することである。
Inを含むIII 族窒化物半導体からなる井戸層、GaNからなる保護層、Alを含むIII 族窒化物半導体からなる障壁層を順に積層した構造を単位として、その単位構造を繰り返し積層したMQW構造の発光層を有するIII 族窒化物半導体発光素子の製造方法において、保護層は、井戸層の成長温度と同一の温度で、井戸層の成長速度の0.5倍よりも速く、1.1倍以下の速さで、MOCVD法により井戸層上に成長させ、次に形成する障壁層の成長開始時に5Å以上8Å以下の厚さとなるように形成する、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
保護層は、次に形成する障壁層の成長開始時に2または3分子層の厚さとなるように形成することが望ましい。つまり、障壁層形成時の昇温に耐えて2または3分子層残る厚さとなるよう形成することが望ましい。保護層を2、3分子層とすることで発光効率をさらに向上させることができる。ここで1分子層はGaNのc軸格子定数の1/2であり、2分子層は5.185Åである。
また、保護層は、井戸層の成長速度の0.7倍以上1.0倍以下の速さで成長させることがより望ましい。発光効率をより向上させることができるためである。井戸層および保護層の成長速度は、Ga原料ガスの供給量によってほぼ決まるため、Ga原料ガスの供給量を井戸層形成時の0.7倍以上1.0倍以下とすることで、保護層の成長速度を上記範囲とすることができる。
さらに望ましいのは、保護層は、Ga原料ガスの供給量を井戸層形成時と同一の量に維持することで、井戸層と同じ速さで成長させることである。井戸層の形成から保護層の形成に移行する際の原料ガスのゆらぎが最小となり、井戸層と保護層との界面の結晶性が最も改善するため、発光効率をより向上させることができる。
障壁層は、井戸層および保護層より高い成長温度とすることが望ましい。障壁層の結晶性が高くなり、発光効率の向上を図ることができるためである。
本発明のIII 族窒化物半導体発光素子の製造方法では、保護層を5Å以上8Å以下として適切な厚さに形成しており、キャリアの閉じ込め効果を向上させることができる。また、保護層の成長速度を井戸層の成長速度の0.5倍よりも速く、1.1倍以下の速さとしているため、井戸層と保護層の界面の結晶品質劣化が抑制される。そのため、III 族窒化物半導体発光素子の発光効率を向上させることができる。
実施例1のIII 族窒化物半導体発光素子の構成について示した図。 発光層12の構成について示した図。 保護層12bの厚さとスペクトル半値幅の変化量との関係を示したグラフ。 保護層12bの厚さと相対光出力の関係を示したグラフ。 相対TMG供給量と相対光出力の関係を示したグラフ。
以下、本発明の実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
[素子構造]
図1は、実施例1のIII 族窒化物半導体発光素子の構成を示した図である。図1のように、実施例1のIII 族窒化物半導体発光素子は、サファイア基板10と、サファイア基板10上に位置するn型層11と、n型層11上に位置する発光層12と、発光層12上に位置するp型層13と、p型層13上の一部領域に位置する透明電極14と、p電極15と、n電極16と、によって構成されたフェイスアップ型の素子である。
サファイア基板10は、その主面上にIII 族窒化物半導体を結晶成長させるための成長基板である。主面は、たとえばa面やc面である。サファイア基板10の表面には光取り出し率を向上させるためにドット状、ストライプ状などの凹凸加工が施されていてもよい。サファイア基板10以外にも、GaN、SiC、ZnO、Siなどの材料の基板を用いてもよい。
n型層11は、サファイア基板10の凹凸加工側の表面上にAlNからなるバッファ層(図示しない)を介して位置している。また、n型層11は、サファイア基板10側から順に、nコンタクト層、ESD層、nクラッド層が積層された構造である。nコンタクト層は、たとえばSi濃度が1×1018/cm3 以上のn−GaNからなる。nコンタクト層はSi濃度の異なる複数の層で構成してもよい。ESD層は、たとえばノンドープGaNとn−GaNを積層した層であり、静電耐圧を高めるための層である。nクラッド層は、たとえばInGaNとn−GaNを交互に繰り返し積層した超格子構造の層である。
発光層12は、図2に示すように、井戸層12a、保護層12b、障壁層12cがこの順に積層された構造を単位として、その単位構造が繰り返し積層されたMQW構造である。繰り返し回数は3〜10回であり、n型層11と接する層およびp型層13と接する層は障壁層12cとする。発光層12全体としての厚さは500〜700nmである。
p型層13は、発光層12側から順にpクラッド層とpコンタクト層が積層された構造である。pクラッド層には、p−InGaNとp−AlGaNが交互に繰り返し積層された超格子構造を用いることができる。p−InGaNのIn組成比は5〜12%であり、厚さは2nmである。また、p−AlGaNのAl組成比は25〜40%であり、厚さは2.5nmである。また、pコンタクト層はMg濃度が1×1019/cm3 以上で厚さが80nmのp−GaNである。pコンタクト層はMg濃度の異なる複数の層で構成してもよい。
透明電極14はITOからなり、p型層13表面のほぼ全面に形成されている。透明電極14の材料にはITO以外にも、IZO(亜鉛ドープの酸化インジウム)、ICO(セリウムドープの酸化インジウム)などを用いることができる。
p電極15は透明電極14上に位置している。n電極16は、溝の底面に露出したn型層11のnコンタクト層上に位置している。溝は、半導体層(n型層11、発光層12、p型層13)の一部に設けられたものであり、p型層13表面からn型層11のnコンタクト層に達する深さである。p電極15、n電極16は、ワイヤと接続するパッド部と、パッド部に連続して線状に伸びる配線状部とを有している。
次に、発光層12の構成の詳細について、図2を参照に説明する。
井戸層12aは、InGaNからなる。そのIn組成比は、たとえば発光波長が380〜460nmとなるような範囲であり、たとえば5〜30%である。また、井戸層12aの厚さは1〜5nmの範囲である。
保護層12bは、GaN単層からなる。保護層12bの厚さは5Å以上8Å以下である。ここで言う保護層12bの厚さは、保護層12bの形成時の厚さではなく、保護層12b形成後の昇温後において熱分解せずに残る保護層12bの厚さである。以下、保護層12bの厚さについては特に断りのない限り同様の意味とする。保護層12bの厚さをこのような範囲とすることで、保護層12bにおけるキャリアの再結合やトラップを抑制することができ、発光効率を向上させることができる。保護層12bのより望ましい厚さは2または3分子層とすることである。なお、1分子層はGaNのc軸の格子定数の1/2であり、2分子層は5.185Åである。
障壁層12cは、AlGaNからなる。Al組成比は3〜10%であり、厚さは1〜10nmである。障壁層12cのバンドギャップは保護層12bのバンドギャップ以上である。障壁層12cはAlGaN単層に限らず、複数の層で構成してもよい。たとえば、Al組成比の異なる複数の層とすることができる。
[製造工程]
次に、実施例1のIII 族窒化物半導体発光素子の製造工程について説明する。なお、III 族窒化物半導体の結晶成長にはMOCVD法を用いる。MOCVD法において用いる原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 3 )、In源として、トリメチルインジウム(In(CH3 3 )、Al源として、トリメチルアルミニウム(Al(CH3 3 )、n型ドーピングガスとして、シラン(SiH4 )、p型ドーピングガスとしてシクロペンタジエニルマグネシウム(Mg(C2 5 2 )、キャリアガスとしてH2 、N2 である。もちろん、原料ガスとしてこれら以外の有機金属ガスを使用することも可能である。
まず、サファイア基板10を用意し、水素雰囲気で加熱して表面のクリーニングを行う。次に、サファイア基板10上に、MOCVD法によって、AlNからなるバッファ層(図示しない)を形成し、バッファ層上に、nコンタクト層、ESD層、nクラッド層を順に積層してn型層11を形成する。
次に、n型層11上に、井戸層12a、保護層12b、障壁層12cをこの順に繰り返し積層してMQW構造の発光層12を形成する。
ここで発光層12の形成工程をより詳しく説明する。
まず、n型層11上に、AlGaNからなる障壁層12cを温度765〜985℃で形成する。次に、温度を700〜850℃の範囲であって障壁層12cの成長温度よりも低い温度まで降温してInGaNからなる井戸層12aを形成する。次に、井戸層12a上に、GaNからなる保護層12bを井戸層12aと同一の温度で形成する。これにより、井戸層12aのInの蒸発を抑制しつつ保護層12bを形成することができる。
この保護層12bの形成において、トリメチルガリウム(TMG)の供給量を、井戸層12a形成時のTMG供給量の0.5倍よりも多く1.1倍以下とし、他の原料ガスやキャリアガスの供給量はそのままとする。III 族窒化物半導体の成長速度はこのTMG供給量にほぼ比例するため、保護層12bの成長速度は井戸層12aの成長速度の0.5倍よりも速く1.1倍以下の成長速度となる。保護層12bの成長速度を0.5倍よりも速く1.1倍以下の範囲で一定とすることで、供給ガスの乱れによる結晶成長の不安定さがなくなり、井戸層12aと保護層12bとの界面での結晶品質の劣化が抑制される。その結果、発光効率を向上させることができる。
より望ましい保護層12bの成長速度は、井戸層12bの成長速度の0.7倍以上1.0倍以下とすることである。また、さらに望ましい保護層12bの成長速度は、井戸層12aの成長速度と同一とすることである。そのためには、井戸層12aの形成時のTMGの供給量をそのまま維持すればよい。保護層12bを井戸層12aと同一の成長速度とすれば、保護層12bの結晶成長初期において原料ガスの乱れは最小限となり、井戸層12aと保護層12bとの界面での結晶品質の劣化を最も抑制することができる。
また、保護層12bの厚さは、次に形成する障壁層12cの成長開始時に5Å以上8Å以下の厚さとなるように形成する。次工程では、障壁層12cの成長温度を保護層12bよりも高くするために昇温する。この昇温において保護層12bが熱分解して薄くなるため、あらかじめ所望する厚さよりも厚く形成しておくのである。具体的にどの程度厚くしておけばよいかは、保護層12bの分解温度、成長温度などに依存するが、たとえば成長温度900〜950℃の場合、分解速度0.02〜0.03Å/secで薄くなるため、その分保護層12bを厚く成長させておけば、次工程の昇温時において保護層12bが一部熱分解したとしても、障壁層12cの成長開始時までに5Å以上8Å以下の厚さの保護層12bが残る。なお、障壁層12cの成長開始時までに残存した保護層12bの厚さは、実施例1のIII 族窒化物半導体発光素子の作製後の保護層12bの厚さでもある。
保護層12bが5Å以上であれば、保護層12bとしての機能を十分に発揮できる厚さであり、8Å以下であれば、保護層12bでのキャリアの再結合やトラップを十分に抑制することができる。そのため、保護層12bを5Å以上8Å以下とすれば、発光効率を向上させることができる。
より望ましい保護層12bの厚さは、次に形成する障壁層12cの成長開始時に2または3分子層の厚さとなるように形成することである。1分子層はGaNのc軸の格子定数の1/2であり、2分子層は5.185Åである。2分子層は、障壁層12cの形成のための昇温時に井戸層12aからのInの蒸発を防止するという保護層12bの機能を保持できる最小の厚さであり、保護層12bが最も薄くなるため保護層12bでのキャリアの再結合やトラップの発生も十分に抑制することができる。そのため、保護層12bの厚さを2または3分子層とすることで最も発光効率を高めることができる。
次に、原料ガスの供給を停止して温度を850〜950℃まで昇温する。この昇温時において、保護層12bは熱分解して次第に薄くなっていくが、保護層12bの厚さが上記の範囲に設定されているため、障壁層12cの成長開始時までに5Å以上8Å以下の保護層12bを残存させることができる。また、保護層12bの存在により、井戸層12aからInが蒸発することが防止され、井戸層12aのダメージが抑制されるため、発光効率を向上させることができる。
そして、原料ガスの供給を再開して850〜950℃で保護層12b上に障壁層12cを形成する。以下同様にして、井戸層12a、保護層12b、障壁層12cを順次所定回数繰り返し積層する。なお、井戸層12aおよび保護層12bの成長温度と、障壁層12cの成長温度との差は、50℃以上200℃以下とすることが望ましい。50℃未満では障壁層12cの結晶性が十分に向上せず、200℃を越えると井戸層12aの結晶性を劣化させてしまう。
このようにして、図2に示された、井戸層12a、保護層12b、障壁層12cがこの順に積層した3層の構成を単位として、その単位構造を繰り返し積層したMQW構造の発光層12を形成する。
次に、発光層12上にpクラッド層、pコンタクト層を順に積層してp型層13を形成し、p型層13上の一部領域(次工程の溝を形成しない領域)に、スパッタもしくは蒸着によって透明電極14を形成する。
次に、透明電極14の形成されていないp型層13表面をドライエッチングし、n型層11のnコンタクト層に達する深さの溝を形成する。なお、先に溝を形成してから後に透明電極14を形成してもよい。
次に、透明電極14上に蒸着によってp電極15を形成し、溝の底面に露出したn型層11のnコンタクト層上に蒸着によってn電極16を形成する。p電極15とn電極16はどちらを先に形成してもよく、同一材料とする場合には同時に形成してもよい。以上によって図1に示す実施例1のIII 族窒化物半導体発光素子が製造される。
この実施例1のIII 族窒化物半導体発光素子の製造方法によれば、保護層12bの厚さを5Å以上8Å以下とし、保護層12bの成長速度を井戸層12aの成長速度の0.5倍よりも大きく1.1倍以下としているため、発光効率を向上させることができる。
図3は、保護層12bの厚さとスペクトル半値幅の変化量との関係を示したグラフである。スペクトル半値幅の変化量は、保護層12bの厚さが8Åのときのスペクトル半値幅を基準とした。
図3のように、保護層12bの厚さが5Å以上8Å以下では、スペクトル半値幅の変化量は0で一定であり、スペクトル半値幅は変化していないことがわかった。また、5Å未満では保護層12bの厚さが減少するにつれてスペクトル半値幅の変化量が増大していることがわかった。これは、保護層12bが薄くなりすぎて井戸層12aにダメージを与えているためと考えられる。よって、5Å未満では保護層12bがその機能を果たしていない。保護層12bは5Å以上である必要がある。
図4は、保護層12bの厚さと相対光出力の関係を示したグラフである。相対光出力は保護層12bの厚さが5.4Åの場合を基準としている。
図4のように、保護層12bの厚さが4Å未満までは、保護層12bの厚さの増加とともに若干光出力は増加し、4Å以上では光出力は大きく増加した。また、保護層12bの厚さが6Å付近で光出力はピークとなり、6Åを越えるとゆるやかに光出力は減少していった。図4から、保護層12bの厚さを5Å以上8Å以下とすれば、2分子層(=5.185Å)とした場合と比較して同等かそれ以上の光出力を得られることがわかった。
図5は、相対TMG供給量と相対光出力の関係を示したグラフである。相対TMG供給量は、井戸層12a形成時のTMG供給量を1として規格化した相対値である。また、相対光出力は、相対TMG供給量が0.5の場合の光出力を基準とした値である。相対TMG供給量0.5は、従来保護層12bの形成の際に供給されていたTMG供給量である。なお、TMG供給量と井戸層12a、保護層12bの成長速度はほぼ一致している。
図5のように、相対光出力は、相対TMG供給量の増加とともに単調にゆるやかに増加していくが、相対TMG供給量が1を越えると急激に減少に転じることがわかった。また、相対TMG供給量が0.5より大きく1.1以下の範囲では、相対光出力が1.00よりも大きくなり、相対TMG供給量を0.5とする従来よりも光出力が向上していることがわかった。つまり、保護層12bの成長速度を、井戸層12aの成長速度の0.5倍よりも速く1.1倍以下とすることで、従来よりも発光効率を向上させることができた。
また、相対TMG供給量が0.7以上1.0以下であれば、相対光出力は1.01以上となり、より光出力を向上できることがわかった。特に、相対TMG供給量を1.0とすれば、つまり、井戸層12a形成時のTMG供給量を変えずに維持して保護層12bを形成すれば、最も光出力を向上できることがわかった。
このように相対TMG供給量が1.0の付近に相対光出力のピークが存在しているのは、保護層12b形成時のTMG供給量を井戸層12a形成時のTMG供給量に近づけることで、井戸層12aの形成から保護層12bの形成に切り換える際の原料ガスのゆらぎが抑えられ、井戸層12aと保護層12bの界面の結晶品質の劣化が抑制されるためと考えられる。
以上、図3〜5から、保護層12bの厚さを5Å以上8Å以下とし、保護層12bの成長速度を井戸層12aの成長速度の0.5倍よりも大きく1.1倍以下とすることで、発光効率を向上できることがわかった。
なお、本発明は実施例1に示した構成のIII 族窒化物半導体発光素子に限るものではなく、MQW構造の発光層を有した任意の構成のIII 族窒化物半導体発光素子に対して適用することができる。たとえば、フリップチップ型の発光素子や、成長基板として導電性の材料のものを用いたり、基板をリフトオフするなどして縦方向に導通をとる構造とした発光素子などにも本発明は適用することができる。
また、実施例1では、井戸層12aとしてInGaNを用いているが、本発明はこれに限るものではなく、Inを含むIII 族窒化物半導体であればよく、Siなどのn型不純物がドープされていてもよい。たとえば、AlGaInNを用いることもできる。また、実施例1では障壁層12cとしてAlGaNを用いているが、本発明はこれに限るものではなく、Alを含むIII 族窒化物半導体であって、井戸層12aよりもバンドギャップの大きい材料であればよい。たとえばAlGaInNなどを用いることができる。
本発明により製造されるIII 族窒化物半導体発光素子は、照明装置や表示装置などの光源として利用することができる。
10:サファイア基板
11:n型層
12、22:発光層
12a:井戸層
12b:保護層
12c:障壁層
13:p型層
14:透明電極
15:p電極
16:n電極

Claims (5)

  1. Inを含むIII 族窒化物半導体からなる井戸層、GaNからなる保護層、Alを含むIII 族窒化物半導体からなる障壁層を順に積層した構造を単位として、その単位構造を繰り返し積層したMQW構造の発光層を有するIII 族窒化物半導体発光素子の製造方法において、
    前記保護層は、前記井戸層の成長温度と同一の温度で、前記井戸層の成長速度の0.5倍よりも速く、1.1倍以下の速さで、MOCVD法により前記井戸層上に成長させ、次に形成する前記障壁層の成長開始時に5Å以上8Å以下の厚さとなるように形成する、
    ことを特徴とするIII 族窒化物半導体発光素子の製造方法。
  2. 前記保護層は、次に形成する前記障壁層の成長開始時に2または3分子層の厚さとなるように形成する、ことを特徴とする請求項1に記載のIII 族窒化物半導体発光素子の製造方法。
  3. 前記保護層は、前記井戸層の成長速度の0.7倍以上1.0倍以下の速さで成長させる、ことを特徴とする請求項1または請求項2に記載のIII 族窒化物半導体発光素子の製造方法。
  4. 前記保護層は、Ga原料ガスの供給量を前記井戸層形成時と同一の量に維持することで、前記井戸層と同じ速さで成長させる、ことを特徴とする請求項3に記載のIII 族窒化物半導体発光素子の製造方法。
  5. 前記障壁層は、前記井戸層および前記保護層より高い成長温度とする、ことを特徴とするIII 族窒化物半導体発光素子の製造方法。
JP2014029972A 2014-02-19 2014-02-19 Iii族窒化物半導体発光素子の製造方法 Withdrawn JP2015156408A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014029972A JP2015156408A (ja) 2014-02-19 2014-02-19 Iii族窒化物半導体発光素子の製造方法
US14/606,696 US9564552B2 (en) 2014-02-19 2015-01-27 Method for producing group III nitride semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014029972A JP2015156408A (ja) 2014-02-19 2014-02-19 Iii族窒化物半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2015156408A true JP2015156408A (ja) 2015-08-27

Family

ID=54775570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014029972A Withdrawn JP2015156408A (ja) 2014-02-19 2014-02-19 Iii族窒化物半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US9564552B2 (ja)
JP (1) JP2015156408A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509815B (zh) * 2018-11-22 2021-04-27 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
JP7488410B1 (ja) 2023-05-09 2024-05-21 日機装株式会社 窒化物半導体発光素子の光出力予測方法及び装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332258A (ja) * 2005-05-25 2006-12-07 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2010056158A (ja) * 2008-08-26 2010-03-11 Sumitomo Electric Ind Ltd 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法
JP2011035156A (ja) * 2009-07-31 2011-02-17 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子の製造方法
JP2011187862A (ja) * 2010-03-11 2011-09-22 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3624794B2 (ja) 2000-05-24 2005-03-02 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子の製造方法
JP5332451B2 (ja) 2008-09-25 2013-11-06 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子及びその製造方法
JP5737111B2 (ja) 2011-03-30 2015-06-17 豊田合成株式会社 Iii族窒化物半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332258A (ja) * 2005-05-25 2006-12-07 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2010056158A (ja) * 2008-08-26 2010-03-11 Sumitomo Electric Ind Ltd 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法
JP2011035156A (ja) * 2009-07-31 2011-02-17 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子の製造方法
JP2011187862A (ja) * 2010-03-11 2011-09-22 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
US9564552B2 (en) 2017-02-07
US20160293792A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
JP5533744B2 (ja) Iii族窒化物半導体発光素子
JP5306254B2 (ja) 半導体発光素子
JP5634368B2 (ja) 半導体装置
US9373750B2 (en) Group III nitride semiconductor light-emitting device
US8507891B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
TW201724560A (zh) 氮化物半導體發光元件
JP5626123B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP5874592B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP2012248763A5 (ja)
JP6486401B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2015167177A (ja) Iii族窒化物半導体発光素子の製造方法
JP5423026B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
JP2011187862A (ja) Iii族窒化物半導体発光素子の製造方法
US8685775B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP2015156408A (ja) Iii族窒化物半導体発光素子の製造方法
JP2019033284A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2014007181A (ja) Iii族窒化物半導体発光素子およびその製造方法
JP6281469B2 (ja) 発光素子の製造方法
JP6319111B2 (ja) 半導体素子の製造方法
JP7319559B2 (ja) 窒化物半導体発光素子
US11355662B2 (en) Method of manufacturing nitride semiconductor light emitting element
JP6198004B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
JP6071044B2 (ja) 半導体発光素子及びその製造方法
JP2010232290A (ja) 窒化物半導体発光ダイオードおよびその製造方法
JP2012256948A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170120