JP2015018932A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2015018932A JP2015018932A JP2013145139A JP2013145139A JP2015018932A JP 2015018932 A JP2015018932 A JP 2015018932A JP 2013145139 A JP2013145139 A JP 2013145139A JP 2013145139 A JP2013145139 A JP 2013145139A JP 2015018932 A JP2015018932 A JP 2015018932A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electrode pad
- layer
- columnar
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 claims abstract description 57
- 239000011347 resin Substances 0.000 claims abstract description 57
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 229910000679 solder Inorganic materials 0.000 abstract description 34
- 239000000758 substrate Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 229920001187 thermosetting polymer Polymers 0.000 description 11
- 239000010949 copper Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】電極パッドを狭ピッチ化しても半田ブリッジによる短絡の発生を抑制できる配線基板を提供すること。
【解決手段】本発明に係る配線基板は、他の配線基板と接続される配線基板であって、導体層及び絶縁層が交互に積層された積層体と、積層体上に形成され、他の配線基板に接続するための電極パッドと、積層体上に積層され、電極パッドを露出させるための開口を表面に有する樹脂層と、電極パッド上に形成され、上端が樹脂層の表面から突出したＣｕを主成分とする柱状端子と、を具備する。
【選択図】図１
【解決手段】本発明に係る配線基板は、他の配線基板と接続される配線基板であって、導体層及び絶縁層が交互に積層された積層体と、積層体上に形成され、他の配線基板に接続するための電極パッドと、積層体上に積層され、電極パッドを露出させるための開口を表面に有する樹脂層と、電極パッド上に形成され、上端が樹脂層の表面から突出したＣｕを主成分とする柱状端子と、を具備する。
【選択図】図１
Description
本発明は、複数のパッケージを積層する、いわゆるＰＯＰ（Package On Package）に用いられる配線基板に関する。
複数の半導体パッケージを積層するＰＯＰ（Package On Package）という技術が知られている。このＰＯＰでは、通常、格子状に配置された電極パッド（ＬＧＡ：Land Grid Array）上に半田バンブを形成し、該半田バンプを他方の半導体パッケージの電極パッドに接続している。ところが近年では、高実装密度に対応するため、電極パッドをさらに狭ピッチ化することが求められている。
しかしながら、ＰＯＰの場合、接続しようとする配線基板と配線基板との間に半導体チップを実装できるだけの空間を確保する必要がある。このため、半田バンプの大きさ（外径）を狭ピッチ化に合わせて小さくしてしまうと、半田バンプが十分な高さを確保することができず、配線基板同士を接続することができなくなる。逆に、半田バンプの高さを確保するため外径を小さくしないと、リフロー時に半田バンプ同士が電気的に短絡されてしまう、いわゆる半田ブリッジが生じる虞がある。
上記問題に対処するため、従来の配線基板には、電極パッドを露出させるための開口を有するソルダーレジスト層上に、電極パッドを露出させる開口を有するポスト部形成層を備えることが提案されている（例えば、特許文献１参照）。この提案では、ポスト部形成層を備えることにより半田バンプの高さを稼ぐことができ、狭ピッチ化に対応できるとしている。
しかしながら、特許文献１に開示される発明では、半田バンプの高さを稼ぐために感光性のソルダーレジストを積層して露光・現像する工程を複数回行い、ポスト部形成層を厚くする必要がある。このため、製造工程が複雑となり、配線基板の製造コストが上昇してしまう。また、特許文献１に開示される発明では、印刷法にてクリーム半田をポスト部形成層の開口内に充填しているが、ポスト部形成層を厚くするに従い、ポスト部形成層の開口内にクリーム半田を充填することが難しくなる。このため、ポスト部形成層の開口内にクリーム半田を充填する際に、ポスト部形成層の開口内にボイドが発生する虞が高くなる。その結果、配線基板同士の接続不良を起こす虞がある。
本発明は、上記の事情に対処してなされたものであり、電極パッドを狭ピッチ化しても半田ブリッジによる短絡の発生を抑制できる配線基板を提供することを目的とする。
上記目的を達成すべく、本発明の配線基板は、他の配線基板と接続される配線基板であって、導体層及び絶縁層が交互に積層された積層体と、積層体上に形成され、他の配線基板に接続するための電極パッドと、積層体上に積層され、電極パッドを露出させるための開口を表面に有する樹脂層と、電極パッド上に形成され、上端が樹脂層の表面から突出したＣｕを主成分とする柱状端子と、を具備することを特徴とする。
本発明の配線基板によれば、電極パッドを露出させるための開口を表面に有する樹脂層の表面から、上端が突出したＣｕを主成分とする柱状端子を、電極パッド上に具備しているので、電極パッドを狭ピッチ化しても半田ブリッジによる短絡の発生を抑制することができる。また、開口内に半田を充填する必要がないのでボイドが発生する虞がなく、接触不良を起こす心配がない。
本発明の一態様においては、電極パッドの配置間隔は、１００μｍ以上５００μｍ以下であることを特徴とする。なお、ここでの配置間隔とは、隣り合う電極パッドの中心から中心の距離(中心間距離)である。
本発明の一態様によれば、電極パッドの配置間隔を１００μｍ以上としているので、半田ブリッジの発生を抑制することができる。また、電極パッドの配置間隔を５００μｍ以下としているので、柱状端子を用いる必要のない場合にまで柱状端子を形成することを抑制することができる。
本発明の他の態様においては、柱状端子の高さは、１５μｍ以上１００μｍ以下であることを特徴とする。
本発明の他の態様によれば、柱状端子の高さを１５μｍ以上としているので、柱状端子の高さが足りずに他の配線基板と接続できない虞を低減できる。また、柱状端子の高さを１００μｍ以下としているので柱状端子の作成が容易である。
本発明の他の態様においては、柱状端子の外径は、電極パッドの外径よりも小さいことを特徴とする。
本発明の他の態様によれば、柱状端子の外径を電極パッドの外径よりも小さくしているので、電極パッド上に確実に柱状端子を形成することができる。
本発明の他の態様においては、電極パッドは、ＬＧＡであることを特徴とする。
以上説明したように、本発明によれば、電極パッドを狭ピッチ化しても半田ブリッジによる短絡の発生を抑制できる配線基板を提供することができる。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下の説明では、半導体チップ（ダイ）が実装されている側を表面として説明する。また、コア基板の片面にのみビルドアップ層が積層されているが、コア基板の両面にビルドアップ層を積層していてもよい。
（第１の実施形態）
図１は、実施形態に係る配線基板１００の断面図である。配線基板１００は、複数の半導体パッケージを積層するＰＯＰ（Package On Package）に用いられる配線基板である。図１に示すように、配線基板１００は、基板本体１１０（コア基板）と、ビルドアップ層１２０と、ビルドアップ層１２０上に形成され、他の配線基板に接続するための電極パッド１３０と、ビルドアップ層１２０上に積層され、電極パッド１３０を露出させるための開口１４０ａを表面に有する樹脂層１４０と、電極パッド１３０上に形成され、上端が樹脂層１４０の表面から突出したＣｕを主成分とする柱状端子１５０と、を備える。なお、基板本体１１０及びビルドアップ層１２０は、積層体を構成する。
図１は、実施形態に係る配線基板１００の断面図である。配線基板１００は、複数の半導体パッケージを積層するＰＯＰ（Package On Package）に用いられる配線基板である。図１に示すように、配線基板１００は、基板本体１１０（コア基板）と、ビルドアップ層１２０と、ビルドアップ層１２０上に形成され、他の配線基板に接続するための電極パッド１３０と、ビルドアップ層１２０上に積層され、電極パッド１３０を露出させるための開口１４０ａを表面に有する樹脂層１４０と、電極パッド１３０上に形成され、上端が樹脂層１４０の表面から突出したＣｕを主成分とする柱状端子１５０と、を備える。なお、基板本体１１０及びビルドアップ層１２０は、積層体を構成する。
基板本体１１０は、耐熱性樹脂板（たとえばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状の樹脂製基板１１０Ａと、この樹脂製基板１１０Ａ上に設けられた金属配線Ｌ１をなす導体層１１０Ｂとを備える。
ビルドアップ層１２０は、熱硬化性樹脂（例えば、ガラス繊維にエポキシ樹脂を含浸させたもの）から絶縁層１２０Ａと、絶縁層１２０Ａ上に設けられた金属配線Ｌ２をなる導体層１２０Ｂと、導体層１１０Ｂと導体層１２０Ｂとを電気的に接続するフィルドビア１２０Ｃとを備える。フィルドビア１２０Ｃは、絶縁層１２０Ａに形成されたビアホール１２０ａと、このビアホール１２０ａに充填されたビア導体１２０ｂとを備える。なお、この実施形態では、フィルドビア１２０Ｃにより、導体層１１０Ｂと導体層１２０Ｂとを電気的に接続しているが、フィルドビアを、ビアホールが導体で完全には埋まっていないコンフォーマルビアとしてもよい。
電極パッド１３０は、他の配線基板に接続するための電極であり、基板本体１１０及びビルドアップ層１２０で構成される積層体上に形成されている。電極パッド１３０は、平面電極パッドを格子状に並べたＬＧＡ（Land Grid Array）である。各電極パッド１３０の配置間隔Ｗは、１００μｍ以上５００μｍ以下であることが好ましく、２００μｍ程度であることがより好ましい。なお、ここでいう配置間隔Ｗとは、隣り合う電極パッド１３０の中心から中心への距離（中心間距離）である。
電極パッド１３０の配置間隔Ｗが１００μｍ未満であると、電極パッド１３０の配置間隔が狭いため、後述する柱状端子１５０に接続された半田をリフローする際に半田同士が短絡（接続）されてしまう、いわゆる半田ブリッジが生じる虞がある。また、電極パッド１３０の配置間隔Ｗが５００μｍを超えると、電極パッド１３０の配置間隔が広いため、後述する柱状端子１５０を用いる利点が薄く、却って、配線基板１００の製造コストが上昇する虞がある。
樹脂層１４０は、例えば、光硬化性又は熱硬化性のソルダーレジストである。樹脂層１４０は、電極パッド１３０を露出させるための開口１４０ａを有する。
柱状端子１５０は、電気伝導性に優れる銅（Ｃｕ）を主成分とし、電極パッド１３０上に形成されている。柱状端子１５０は、上端１５０ａが樹脂層１４０の表面から突出している。柱状端子１５０は、円柱形状もしくは楕円柱形状である。柱状端子１５０の高さＴは、１５μｍ以上１００μｍ以下であることが好ましく、３０μｍ程度であることがより好ましい。柱状端子１５０の高さＴが、１５μｍ未満であると、柱状端子１５０の高さが足りずに他の配線基板と接続できない虞がある。また、柱状端子１５０の高さＴが、１００μｍを超えると、柱状端子１５０の作成が難しくなる。
また、柱状端子１５０の外径Ｄ１は、電極パッド１３０の外径Ｄ２よりも小さい。このため、柱状端子１５０を電極パッド１３０上に確実に形成することができる。
さらに、柱状端子１５０の形状は、特に限定されないが、上面視で円形をなす円柱形状もしくは楕円形をなす楕円柱形状であることが好ましい。特に、柱状端子１５０の形状を楕円柱形状とした場合、柱状端子１５０の電気抵抗を増大させることなく、電極パッド１３０の配置間隔Ｗを狭くすることができる。
図２は、配線基板１００を他の配線基板２００と接続した断面図である。図２に示すように、他の配線基板２００は、半導体チップ３００を実装している。配線基板２００は、基板本体２１０と、基板本体２１０の上面及び下面に各々設けられた電極パッド２２０，２３０，２４０と、基板本体２１０の上面及び下面に各々設けられた樹脂層２５０，２６０と、電極パッド２３０に設けられた半田ボールＢとを備える。
樹脂層２５０，２６０は、感光性のソルダーレジストであり、電極パッド２２０，２３０，２４０を露出させる開口を各々有する。各開口は、ソルダーレジストを露光・現像することにより形成されている。
電極パッド２２０は、配線基板１００の柱状端子１５０との接続端子である。電極パッド２２０と配線基板１００の柱状端子１５０とは、半田Ｐ１等により電気的に接続されている。また、電極パッド２４０は、半導体チップ３００との接続端子である。電極パッド２４０と半導体チップ３００とは、半田Ｐ２等により電気的に接続されている。また、電極パッド２４０に接続された半導体チップ３００は、封止部材（例えば、エポキシ樹脂）３１０により封止されている。
図３〜図６は、配線基板１００の製造工程図である。以下、図３〜図６を参照して配線基板１００の製造方法について説明する。なお、図１及び図２で説明した構成と同じ構成には同一の符号を付して重複する説明を省略する。
初めに、板状の樹脂製基板１１０Ａと、この樹脂製基板１１０Ａ上に設けられた導体層１１０Ｂとを備える基板本体１１０を準備する（図３（ａ）参照）。次に、エッチング等により導体層１１０Ｂの不要な部分を除去し、金属配線Ｌ１を形成する（図３（ｂ）参照）。
次に、基板本体１１０上に熱硬化性樹脂を積層した後、この熱硬化性樹脂を熱硬化させて絶縁層１２０Ａを形成する（図３（ｃ）参照）。次に、絶縁層１２０Ａにレーザー等によりビアホール１２０ａを形成する（図３（ｄ）参照）。
次に、無電解めっき及び電解めっきにより、ビアホール１２０ａ内にビア導体１２０ｂ及び絶縁層１２０Ａ上に導体層１２０Ｂを形成する（図４（ａ）参照）。次に、エッチング等により導体層１２０Ｂの不要な部分を除去し、金属配線Ｌ２及び電極パッド１３０を形成する（図４（ｂ）参照）。
次に、感光性のソルダーレジストをビルドアップ層１２０上に積層した後、露光・現像を行い、電極パッド１３０を露出させる開口Ｋを有するマスクＭを形成する（図４（ｃ）参照）。次に、電解銅めっきを行い、マスクＭの開口Ｋ内に、銅（Ｃｕ）を主成分とする柱状端子１５０を形成する（図４（ｄ）参照）。
次に、マスクＭを除去する（図５（ａ）参照）。次に、電極パッド１３０上に形成された柱状端子１５０間を柱状端子１５０の上端１５０ａよりも低い位置まで樹脂層１４０を充填し、配線基板１００を得る（図５（ｂ）参照）。なお、柱状端子１５０間を樹脂層１４０で充填する前に柱状端子１５０の表面（特に、側面）を粗化しておくことが好ましい。
柱状端子１５０の表面は、例えば、メックエッチボンド（メック社製）等のエッチング液で処理することで粗化することができる。また、各柱状端子１５０の表面を粗化する代わりに、Ｓｎ（錫）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｎｉ（ニッケル）のいずれか１つの金属元素を各柱状端子１５０の表面にコーティングして金属層を形成した後、この金属層の上にカップリング剤処理を施し、樹脂層１４０との接着性を向上させてもよい。
柱状端子１５０間に樹脂層１４０を充填する方法としては、種々の手法を採用することができる。以下、この樹脂層１４０を柱状端子１５０間に充填する充填方法について説明する。なお、下記の第１〜第４の充填方法において、樹脂層１４０となる絶縁性樹脂をコートする方法として、印刷、ラミネート、ロールコート、スピンコート等種々の手法を用いることができる。
（第１の充填方法）
この第１の充填方法では、柱状端子１５０が形成されたビルドアップ層１２０の表面に、樹脂層１４０となる熱硬化性の絶縁性樹脂を薄くコートして熱硬化させた後、硬化した絶縁性樹脂の表面が柱状端子１５０の上端１５０ａよりも低くなるまで研磨することで、樹脂層１４０を柱状端子１５０間に充填する。
この第１の充填方法では、柱状端子１５０が形成されたビルドアップ層１２０の表面に、樹脂層１４０となる熱硬化性の絶縁性樹脂を薄くコートして熱硬化させた後、硬化した絶縁性樹脂の表面が柱状端子１５０の上端１５０ａよりも低くなるまで研磨することで、樹脂層１４０を柱状端子１５０間に充填する。
（第２の充填方法）
この第２の充填方法では、柱状端子１５０が形成されたビルドアップ層１２０の表面に、樹脂層１４０となる熱硬化性の絶縁性樹脂を薄くコートした後、絶縁性樹脂を溶融する溶剤で、柱状端子１５０の上端１５０ａを覆う余分な絶縁性樹脂を除去した後、熱硬化させることで樹脂層１４０を柱状端子１５０間に充填する。
この第２の充填方法では、柱状端子１５０が形成されたビルドアップ層１２０の表面に、樹脂層１４０となる熱硬化性の絶縁性樹脂を薄くコートした後、絶縁性樹脂を溶融する溶剤で、柱状端子１５０の上端１５０ａを覆う余分な絶縁性樹脂を除去した後、熱硬化させることで樹脂層１４０を柱状端子１５０間に充填する。
（第３の充填方法）
この第３の充填方法では、柱状端子１５０が形成されたビルドアップ層１２０の表面に、樹脂層１４０となる熱硬化性の絶縁性樹脂を厚くコートして熱硬化させた後、接続端子Ｔ１よりも低くなるまで絶縁性樹脂をＲＩＥ（Reactive Ion Etching）等によりドライエッチングすることで、樹脂層１４０を柱状端子１５０間に充填する。
この第３の充填方法では、柱状端子１５０が形成されたビルドアップ層１２０の表面に、樹脂層１４０となる熱硬化性の絶縁性樹脂を厚くコートして熱硬化させた後、接続端子Ｔ１よりも低くなるまで絶縁性樹脂をＲＩＥ（Reactive Ion Etching）等によりドライエッチングすることで、樹脂層１４０を柱状端子１５０間に充填する。
（第４の充填方法）
図６は、第４の充填方法の説明図である。以下、図６を参照して、第４の充填方法について説明する。第４の充填方法では、柱状端子１５０が形成されたビルドアップ層１２０の表面に、樹脂層１４０となる感光性の絶縁性樹脂を厚くコートする（図６（ａ）参照）。次に、炭酸ナトリウム水溶液（濃度１重量％）に、この製造途中の配線基板１００を短時間（未感光部の絶縁性樹脂表面が若干膨潤する程度の時間）浸漬する（図６（ｂ）参照）。
図６は、第４の充填方法の説明図である。以下、図６を参照して、第４の充填方法について説明する。第４の充填方法では、柱状端子１５０が形成されたビルドアップ層１２０の表面に、樹脂層１４０となる感光性の絶縁性樹脂を厚くコートする（図６（ａ）参照）。次に、炭酸ナトリウム水溶液（濃度１重量％）に、この製造途中の配線基板１００を短時間（未感光部の絶縁性樹脂表面が若干膨潤する程度の時間）浸漬する（図６（ｂ）参照）。
その後、水洗して膨潤した絶縁性樹脂を乳化させる（図６（ｃ）参照）。次に、膨潤・乳化した絶縁性樹脂を製造途中の配線基板１００から除去する（図６（ｄ）参照）。熱硬化していない絶縁性樹脂の上端Ｓの位置が、柱状端子１５０の上端１５０ａより低い位置となるまで上記浸漬及び水洗を、それぞれ１回、又はそれぞれ数回繰り返す。その後、感光により絶縁性樹脂を硬化させる。なお、上記第４の充填方法において、光硬化性樹脂の代わりに熱硬化性樹脂を用いるようにしてもよい。
以上のように、実施形態に係る配線基板１００は、電極パッド１３０を露出させるための開口１４０ａを表面に有する樹脂層１４０の表面から、上端Ｓが突出したＣｕを主成分とする柱状端子１５０を、電極パッド１３０上に具備している。
このため、電極パッド１３０を狭ピッチ化しても半田ブリッジが発生しにくくなる。このため、電極パッド１３０間の短絡の発生を抑制することができる。また、樹脂層１４０の開口１４０ａ内に半田を充填しないのでボイドが発生する虞がなく、配線基板同士の接続不良を起こす虞が少ない。
さらに、柱状端子１５０の外径Ｄ１は、電極パッド１３０の外径Ｄ２よりも小さい。このため、柱状端子１５０を電極パッド１３０上に確実に形成することができ、電気的に良好な接続を得ることができる。
（実施形態の変形例）
上記の実施形態では、配線基板１００の電極パッド１３０上に柱状端子１５０を形成していたが、図７に示すように半導体チップ２００を実装する他の配線基板２００側に柱状端子１５０を設けて、本発明の配線基板としてもよい。他の配線基板２００側に柱状端子１５０を設けても実施形態に係る配線基板１００と同様の効果を得ることができる。
上記の実施形態では、配線基板１００の電極パッド１３０上に柱状端子１５０を形成していたが、図７に示すように半導体チップ２００を実装する他の配線基板２００側に柱状端子１５０を設けて、本発明の配線基板としてもよい。他の配線基板２００側に柱状端子１５０を設けても実施形態に係る配線基板１００と同様の効果を得ることができる。
（その他の実施形態）
以上、本発明を、具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、本発明の配線基板として、多数の配線基板を切断して得るための、多数個取りの配線基板としてもよい。
以上、本発明を、具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、本発明の配線基板として、多数の配線基板を切断して得るための、多数個取りの配線基板としてもよい。
１００，２００…配線基板
１１０…基板本体
１１０Ａ…樹脂製基板
１１０Ｂ…導体層
１２０…ビルドアップ層
１２０Ａ…絶縁層
１２０Ｂ…導体層
１２０Ｃ…ビア
１２０ａ…ビアホール
１２０ｂ…ビア導体
１３０…電極パッド
１４０…樹脂層
１４０ａ…開口
１５０…柱状端子
２１０…基板本体
２２０…電極パッド
２２０，２３０，２４０…電極パッド
２５０，２６０…樹脂層
３００…半導体チップ
Ｂ…半田ボール
Ｗ…配置間隔
Ｐ１，Ｐ２…半田
Ｋ…開口
Ｌ１，Ｌ２…金属配線
Ｍ…マスク
１１０…基板本体
１１０Ａ…樹脂製基板
１１０Ｂ…導体層
１２０…ビルドアップ層
１２０Ａ…絶縁層
１２０Ｂ…導体層
１２０Ｃ…ビア
１２０ａ…ビアホール
１２０ｂ…ビア導体
１３０…電極パッド
１４０…樹脂層
１４０ａ…開口
１５０…柱状端子
２１０…基板本体
２２０…電極パッド
２２０，２３０，２４０…電極パッド
２５０，２６０…樹脂層
３００…半導体チップ
Ｂ…半田ボール
Ｗ…配置間隔
Ｐ１，Ｐ２…半田
Ｋ…開口
Ｌ１，Ｌ２…金属配線
Ｍ…マスク
Claims (5)
- 他の配線基板と接続される配線基板であって、
導体層及び絶縁層が交互に積層された積層体と、
前記積層体上に形成され、前記他の配線基板に接続するための電極パッドと、
前記積層体上に積層され、前記電極パッドを露出させるための開口を表面に有する樹脂層と、
前記電極パッド上に形成され、上端が前記樹脂層の表面から突出したＣｕを主成分とする柱状端子と、
を具備することを特徴とする配線基板。 - 前記電極パッドの配置間隔は、１００μｍ以上５００μｍ以下であることを特徴とする請求項１に記載の配線基板。
- 前記柱状端子の高さは、１５μｍ以上１００μｍ以下であることを特徴とする請求項１又は請求項２に記載の配線基板。
- 前記柱状端子の外径は、前記電極パッドの外径よりも小さいことを特徴とする請求項１乃至請求項３のいずれか１項に記載の配線基板。
- 前記電極パッドは、ＬＧＡであることを特徴とする請求項１乃至請求項４のいずれか１項に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013145139A JP2015018932A (ja) | 2013-07-11 | 2013-07-11 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013145139A JP2015018932A (ja) | 2013-07-11 | 2013-07-11 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015018932A true JP2015018932A (ja) | 2015-01-29 |
Family
ID=52439685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013145139A Pending JP2015018932A (ja) | 2013-07-11 | 2013-07-11 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015018932A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017073520A (ja) * | 2015-10-09 | 2017-04-13 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| CN109473364A (zh) * | 2018-11-12 | 2019-03-15 | 通富微电子股份有限公司 | 一种半导体芯片封装方法 |
| WO2019054154A1 (ja) * | 2017-09-12 | 2019-03-21 | 株式会社村田製作所 | 高周波モジュール、高周波フロントエンド回路および通信装置 |
| CN109524311A (zh) * | 2018-11-12 | 2019-03-26 | 通富微电子股份有限公司 | 一种半导体芯片封装方法 |
| CN111180474A (zh) * | 2018-11-12 | 2020-05-19 | 通富微电子股份有限公司 | 一种半导体封装器件 |
| WO2020098214A1 (zh) * | 2018-11-12 | 2020-05-22 | 通富微电子股份有限公司 | 一种半导体芯片封装方法及半导体封装器件 |
| WO2020212966A1 (en) * | 2019-04-18 | 2020-10-22 | Pearls Of Wisdom Advanced Technologies Ltd | A uav carrier |
| US11551565B2 (en) | 2019-04-18 | 2023-01-10 | Pearls Of Wisdom Advanced Technologies Ltd | System and method for drone release detection |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152253A (ja) * | 2007-12-19 | 2009-07-09 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP2010245157A (ja) * | 2009-04-02 | 2010-10-28 | Kyushu Institute Of Technology | 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 |
| JP2011009514A (ja) * | 2009-06-26 | 2011-01-13 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
2013
- 2013-07-11 JP JP2013145139A patent/JP2015018932A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152253A (ja) * | 2007-12-19 | 2009-07-09 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP2010245157A (ja) * | 2009-04-02 | 2010-10-28 | Kyushu Institute Of Technology | 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 |
| JP2011009514A (ja) * | 2009-06-26 | 2011-01-13 | Renesas Electronics Corp | 半導体装置の製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017073520A (ja) * | 2015-10-09 | 2017-04-13 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| WO2019054154A1 (ja) * | 2017-09-12 | 2019-03-21 | 株式会社村田製作所 | 高周波モジュール、高周波フロントエンド回路および通信装置 |
| US11196451B2 (en) | 2017-09-12 | 2021-12-07 | Murata Manufacturing Co., Ltd. | High-frequency module, high-frequency front end circuit, and communication device |
| CN109473364A (zh) * | 2018-11-12 | 2019-03-15 | 通富微电子股份有限公司 | 一种半导体芯片封装方法 |
| CN109524311A (zh) * | 2018-11-12 | 2019-03-26 | 通富微电子股份有限公司 | 一种半导体芯片封装方法 |
| CN111180474A (zh) * | 2018-11-12 | 2020-05-19 | 通富微电子股份有限公司 | 一种半导体封装器件 |
| WO2020098214A1 (zh) * | 2018-11-12 | 2020-05-22 | 通富微电子股份有限公司 | 一种半导体芯片封装方法及半导体封装器件 |
| US11948911B2 (en) | 2018-11-12 | 2024-04-02 | Tongfu Microelectronics Co., Ltd. | Semiconductor packaging method and semiconductor package device |
| WO2020212966A1 (en) * | 2019-04-18 | 2020-10-22 | Pearls Of Wisdom Advanced Technologies Ltd | A uav carrier |
| US11460866B2 (en) | 2019-04-18 | 2022-10-04 | Pearls Of Wisdom Advanced Technologies Ltd | UAV carrier |
| US11551565B2 (en) | 2019-04-18 | 2023-01-10 | Pearls Of Wisdom Advanced Technologies Ltd | System and method for drone release detection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5415632B2 (ja) | 配線基板 | |
| JP2015018932A (ja) | 配線基板 | |
| US9560739B2 (en) | Wiring board | |
| US9179552B2 (en) | Wiring board | |
| JP5913063B2 (ja) | 配線基板 | |
| JP5410580B1 (ja) | 配線基板 | |
| JP2016029697A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| TW201603663A (zh) | 配線基板及其製造方法 | |
| JP6434328B2 (ja) | 配線基板及び電子部品装置とそれらの製造方法 | |
| JP2016072398A (ja) | 配線基板 | |
| JP2013105908A (ja) | 配線基板 | |
| JP7253946B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| JP5315447B2 (ja) | 配線基板及びその製造方法 | |
| JP5913055B2 (ja) | 配線基板 | |
| US20170125333A1 (en) | Wiring substrate and semiconductor device | |
| JP5680589B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170425 |