JP2015018906A - 撮像素子、製造装置、製造方法、電子機器 - Google Patents

Abstract

【課題】反射光による影響を低減させる。
【解決手段】受光した光を電荷に変換する光電変換部と、光電変換部を含む半導体基板とを備え、半導体基板の光が入射する面と光電変換部との間に、半導体基板の屈折率とは異なる屈折率を有する領域が多数形成されている。この領域は、半導体基板に光が入射する面に近い深さでは面積が大きく、面から遠い深さでは面積が小さくなる形状で形成されている。本技術は、撮像素子や撮像素子を含む電子機器に適用できる。
【選択図】図１９

Description

本技術は、撮像素子、製造装置、製造方法、電子機器に関する。詳しくは、感度を向上させ、反射光によるゴーストを抑制することができる撮像素子、製造装置、製造方法、電子機器に関する。

固体撮像装置は、半導体基板の表面に、各受光セルとしてフォトダイオードのような光電変換部が複数個、例えば２次元状（マトリクス状）に配列形成されている。そして、それら個々の光電変換部に光が入射すると、その光に対応して信号電荷が発生し、その信号電荷が転送電極によって映像信号として読み出されるように構成されている。

このような構成の固体撮像装置では、光電変換部の表面と、その光電変換部の表面上に設けられた酸化膜との界面での光の反射に起因して、外部から光電変換部へと入射する光の損失が大きくなる。そのため、光電変換部の受光量が少なくなってしまい、光電変換部における充分な感度を得ることができない可能性があった。

そこで、特許文献１では、光電変換部の基板と絶縁膜との界面に、基板の厚さ方向に凹凸形状を有した部分を形成することで、光電変換部における感度を向上させることが提案されている。

特開２００５−７２０９７号公報

上記したように、固体撮像装置において光の反射が生じると、感度が劣化してしまう可能性がある。また、反射した光によるゴーストが発生する可能性もある。そこで、特許文献１のように、光の反射を抑制する手段としてモスアイ構造（表面凹凸構造）が提案されている。しかしながら、凹凸構造とすることで、その後の保護膜形成やカラーフィルタ膜形成でムラや剥がれが生じ、撮像素子の性能を落とす可能性や、歩留まりを低下させるという可能性があった。

本技術は、このような状況に鑑みてなされたものであり、撮像素子の感度を向上させ、反射光によるゴーストを抑制することができるようにするものである。

本技術の一側面の撮像素子は、受光した光を電荷に変換する光電変換部と、前記光電変換部を含む半導体基板とを備え、前記半導体基板の光が入射する面と前記光電変換部との間に、前記半導体基板の屈折率とは異なる屈折率を有する領域が多数形成されている。

前記領域は、前記半導体基板に光が入射する面に近い深さでは面積が大きく、前記面から遠い深さでは面積が小さくなる形状で形成されているようにすることができる。

前記領域は、錐形であるようにすることができる。

前記半導体基板上の膜の屈折率を屈折率ｎ１、前記半導体基板の屈折率を屈折率ｎ２、前記領域の屈折率を屈折率ｎ３としたとき、屈折率ｎ１＜屈折率ｎ３＜屈折率ｎ２の関係が満たされるようにすることができる。

前記半導体基板は、シリコンであるようにすることができる。

前記領域は、非晶質シリコン、SiC、Si3N3、またはSiO2のいずれかを含むようにすることができる。

前記半導体基板上には、酸化膜、または窒化膜が形成されるようにすることができる。

前記領域は、直径100nm乃至300nm、最も深い位置は400nm以下であり、最も深い位置のホール濃度は1E16/cm3以上であるようにすることができる。

前記領域は、前記光電変換部が受光する光の波長に応じて、異なる大きさで形成されているようにすることができる。

前記領域は、テーパーを有するレジストマスク、またはハードマスクが用いられてイオン注入され、レーザーアニールで形成されるようにすることができる。

本技術の一側面の製造装置は、受光した光を電荷に変換する光電変換部と、前記光電変換部を含む半導体基板とを備える撮像素子を製造する製造装置において、前記半導体基板の光が入射する面と前記光電変換部との間に、前記半導体基板の屈折率とは異なる屈折率を有する領域を多数形成する。

前記領域は、テーパーを有するレジストマスク、またはハードマスクを用いてイオン注入し、レーザーアニールで形成するようにすることができる。

本技術の一側面の製造方法は、受光した光を電荷に変換する光電変換部と、前記光電変換部を含む半導体基板とを備える撮像素子を製造する製造装置の製造方法において、前記半導体基板の光が入射する面と前記光電変換部との間に、前記半導体基板の屈折率とは異なる屈折率を有する領域を多数形成するステップを含む。

本技術の一側面の電子機器は、受光した光を電荷に変換する光電変換部と、前記光電変換部を含む半導体基板であり、前記半導体基板の光が入射する面と前記光電変換部との間に、前記半導体基板の屈折率とは異なる屈折率を有する領域が多数形成された半導体基板と、前記光電変換部に入射光を導く光学部と、前記光電変換部からの出力信号を処理する信号処理部とを備える。

本技術の一側面の撮像素子においては、受光した光を電荷に変換する光電変換部と、光電変換部を含む半導体基板とが含まれ、半導体基板の光が入射する面と光電変換部との間に、半導体基板の屈折率とは異なる屈折率を有する領域が多数形成されている。

本技術の一側面の製造装置、製造方法においては、前記撮像素子が製造される。

本技術の一側面の電子機器は、前記撮像素子を含む構成とされている。

本技術の一側面によれば、撮像素子の感度を向上させ、反射光によるゴーストを抑制することが可能となる。

撮像装置の構成を示す図である。 固体撮像素子の構成を示す図である。 半導体パッケージの構成を示す図である。 屈折率の違いによる反射について説明するための図である。 屈折率の違いによる反射について説明するための図である。 半導体パッケージの製造について説明するためのフローチャートである。 半導体パッケージの製造について説明するためのフローチャートである。 領域の第１の作成について説明するためのフローチャートである。 領域の第２の作成について説明するためのフローチャートである。 製造される画素一部分について説明するための図である。 製造される画素一部分について説明するための図である。 製造される画素一部分について説明するための図である。 製造される画素一部分について説明するための図である。 フォトレジストの大きさや配置について説明するための図である。 フォトレジストの形成について説明するための図である。 製造される画素一部分について説明するための図である。 フォトレジストの大きさや配置について説明するための図である。 フォトレジストの形成について説明するための図である。 製造される画素一部分について説明するための図である。 ダミー層と微小粒子の配置について説明するための図である。 ダミー層と微小粒子の配置について説明するための図である。 マスクの形成について説明するため図である。 製造される画素一部分について説明するための図である。 製造される画素一部分について説明するための図である。

以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は、以下の順序で行う。
１．撮像装置の構成について
２．撮像素子の構成について
３．屈折率の異なる領域について
４．製造について
５．領域の第１の作成工程について
６．領域の第２の作成工程について

＜撮像機器の構成＞
以下に説明する本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に半導体パッケージを用いる電子機器全般に対して適用可能である。

図１は、本技術に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。図１に示すように、本技術に係る撮像装置１０は、レンズ群２１等を含む光学系、固体撮像素子（撮像デバイス）２２、ＤＳＰ（Digital Signal Processor）回路２３、フレームメモリ２４、表示部２５、記録部２６、操作部２７及び電源部２８等を有する。そして、ＤＳＰ回路２３、フレームメモリ２４、表示部２５、記録部２６、操作部２７および電源部２８がバスライン２９を介して相互に接続されている。

レンズ群２１は、被写体からの入射光（像光）を取り込んで固体撮像素子２２の撮像面上に結像する。固体撮像素子２２は、レンズ群２１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。

ＤＳＰ回路２３は、固体撮像素子２２からの信号を処理する。例えば、詳細は後述するが、固体撮像素子２２には、焦点を検出するための画素があり、そのような画素からの信号を処理し、焦点を検出する処理を行う。また、固体撮像素子２２には、撮影された被写体の画像を構築するための画素があり、そのような画素からの信号を処理し、フレームメモリ２４に展開するといった処理も行う。

表示部２５は、液晶表示装置や有機ＥＬ（electro luminescence）表示装置等のパネル型表示装置からなり、固体撮像素子２２で撮像された動画または静止画を表示する。記録部２６は、固体撮像素子２２で撮像された動画または静止画を、ビデオテープやＤＶＤ（Digital Versatile Disk）等の記録媒体に記録する。

操作部２７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源部２８は、ＤＳＰ回路２３、フレームメモリ２４、表示部２５、記録部２６及び操作部２７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

＜撮像素子の構成について＞
図２は、固体撮像素子２２の構成を示す図であり、例えばＸ−Ｙアドレス方式撮像装置の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。

図２のＣＭＯＳイメージセンサ１００は、図示せぬ半導体基板上に形成された画素アレイ部１１１と、当該画素アレイ部１１１と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、垂直駆動部１１２、カラム処理部１１３、水平駆動部１１４及びシステム制御部１１５から構成されている。

ＣＭＯＳイメージセンサ１００は更に、信号処理部１１８及びデータ格納部１１９を備えている。信号処理部１１８及びデータ格納部１１９については、本ＣＭＯＳイメージセンサ１００と同じ基板上に搭載しても構わないし、本ＣＭＯＳイメージセンサ１００とは別の基板上に配置するようにしても構わない。また、信号処理部１１８及びデータ格納部１１９の各処理については、本ＣＭＯＳイメージセンサ１００とは別の基板に設けられる外部信号処理部、例えば、ＤＳＰ（Digital Signal Processor）回路やソフトウエアによる処理でも構わない。

画素アレイ部１１１は、受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部を有する単位画素（以下、単に「画素」と記述する場合もある）が行方向及び列方向に、即ち、行列状に２次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向（即ち、水平方向）を言い、列方向とは画素列の画素の配列方向（即ち、垂直方向）を言う。

画素アレイ部１１１において、行列状の画素配列に対して、画素行ごとに画素駆動線１１６が行方向に沿って配線され、画素列ごとに垂直信号線１１７が列方向に沿って配線されている。画素駆動線１１６は、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線１１６について１本の配線として示しているが、１本に限られるものではない。画素駆動線１１６の一端は、垂直駆動部１１２の各行に対応した出力端に接続されている。

垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１１の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部１１２は、当該垂直駆動部１１２を制御するシステム制御部１１５と共に、画素アレイ部１１１の各画素を駆動する駆動部を構成している。この垂直駆動部１１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。

読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１１の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。

この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の露光期間となる。

垂直駆動部１１２によって選択走査された画素行の各単位画素から出力される信号は、画素列ごとに垂直信号線１１７の各々を通してカラム処理部１３に入力される。カラム処理部１１３は、画素アレイ部１１１の画素列ごとに、選択行の各画素から垂直信号線１１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。

具体的には、カラム処理部１１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部１１３によるＣＤＳ処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１１３にノイズ除去処理以外に、例えば、ＡＤ（アナログ−デジタル）変換機能を持たせ、アナログの画素信号をデジタル信号に変換して出力することも可能である。

水平駆動部１１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１１４による選択走査により、カラム処理部１１３において単位回路ごとに信号処理された画素信号が順番に出力される。

システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部１１２、カラム処理部１１３、及び、水平駆動部１１４などの駆動制御を行う。

信号処理部１１８は、少なくとも演算処理機能を有し、カラム処理部１１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１１９は、信号処理部１１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。

図３は、本技術が適用される撮像装置である図２のＣＭＯＳイメージセンサ１００を構成する半導体パッケージの基本的な構成を模式的に示す断面図である。図３の半導体パッケージ２００は、裏面照射型のＣＭＯＳイメージセンサを構成している。

また後述するように、フォトダイオード２１４が設けられているシリコン面内には、屈折率が異なる領域が存在するが、図３に示した半導体パッケージ２００では、そのような領域を図示していない。また、以下に説明する図３に示した構成は一例であり、他の構成、例えば、以下に説明する各層だけでなく、他の層が追加されたり、または以下に説明する層のうちのいずれかの層が削除されたりするような構成であっても、以下に説明する本技術は適用できる。また、シリコン基板２１３は光電変換機能を有する他の半導体基板であってもかまわない。

図３に示した有効画素領域内の半導体パッケージ２００においては、支持基板２１１の上に、絶縁層と金属からなる配線層２１２が配置され、配線層２１２の上にシリコン基板２１３が配置されている。支持基板２１１は、シリコン、ガラスエポキシ、ガラス、プラスチックなどが用いられる。シリコン基板２１３には、各画素の光電変換部としての複数のフォトダイオード２１４（光学素子）が、所定の間隔で形成されている。

シリコン基板２１３及びフォトダイオード２１４の上には、絶縁物からなる保護膜２１５が形成されている。保護膜２１５の上には、隣接する画素への光の漏れ込みを防止するための遮光膜２１６が、隣接するフォトダイオード２１４の間に形成されている。

保護膜２１５及び遮光膜２１６の上には、カラーフィルタを形成する領域を平坦化するための平坦化膜２１７が形成されている。平坦化膜２１７の上には、カラーフィルタ層２１８が形成されている。カラーフィルタ層２１８には、複数のカラーフィルタが画素毎に設けられており、各カラーフィルタの色は、例えば、ベイヤ配列に従って並べられている。

カラーフィルタ層２１８の上には、第１の有機材料層２１９が形成されている。この第１の有機材料層２１９は、アクリル系樹脂材料、スチレン系樹脂材料、エポキシ系樹脂材料などが用いられる。第１の有機材料層２１９の上には、マイクロレンズ２２０が形成されている。このように、フォトダイオード２１４を備える複数の層を有する基板上に、マイクロレンズ２２０が設けられる。マイクロレンズ２２０には、各画素のフォトダイオード２１４に光を集めるためのマイクロレンズが画素毎に形成されている。マイクロレンズ２２０は、無機材料層であり、ＳｉＮ、ＳｉＯ、ＳｉＯｘＮｙ（ただし、０＜ｘ≦１、０＜ｙ≦１である）が用いられる。

マイクロレンズ２２０上部には、カバーガラス２２１が第２の有機材料層２２２を介して接着されている。カバーガラス２２１は、ガラスに限らず、樹脂などの透明板が用いられても良い。マイクロレンズ２２０とカバーガラス２２１との間に、水分や不純物の浸入を防止するための保護膜が形成されてもよい。第２の有機材料層２２２は、第１の有機材料層２１９と同じく、アクリル系樹脂材料、スチレン系樹脂材料、エポキシ系樹脂材料などが用いられる。

＜屈折率の異なる領域について＞
フォトダイオード２１４が設けられているシリコン基板２１３のうち保護膜２１５と接する領域には、屈折率の異なる領域が存在する。図４Ａは、フォトダイオード２１４が設けられているシリコン基板２１３と、シリコン基板２１３上に設けられている保護膜２１５を図示している。シリコン基板２１３は、屈折率が屈折率ｎ２であり、保護膜２１５は、屈折率が屈折率ｎ１である。例えば、保護膜２１５が酸化膜である場合、屈折率ｎ１は、１．６〜２．１の値となる。また例えば、シリコン基板２１３の屈折率ｎ２は、３．４〜４．２の値となる。

屈折率ｎ１の保護膜２１５から、屈折率ｎ２のシリコン基板２１３に、光は入射する。屈折率ｎ１と屈折率ｎ２のように、異なる屈折率を有する一方の材質から他方の材質に光が進む際、その光の一部は反射される。よって、この場合、シリコン基板２１３（シリコン基板２１３に設けられているフォトダイオード２１４）に入射される光の光量が少なくなり、フォトダイオード２１４の感度が低下してしまう可能性がある。

図４Ｂは、横軸に屈折率、縦軸に深さを表した図である。図中、実線は、理想的な屈折率の変化を表す。保護膜２１５中は、屈折率ｎ１であり、シリコン基板２１３中は、屈折率ｎ２である。屈折率ｎ１から屈折率ｎ２には、徐々に変化するのが理想的な変化であり、その変化を実線で示した。しかしながら、図中、点線で示すように、シリコン基板２１３と保護膜２１５の境界上で、屈折率は、屈折率ｎ１から屈折率ｎ２に急激に変化している。

シリコン基板２１３と保護膜２１５の境界上での屈折率の差分Ａが大きいと、シリコン基板２１３と保護膜２１５との境界上での反射に影響する。換言すれば、差分Ａ、この場合、屈折率ｎ１と屈折率ｎ２の差分Ａは小さいのが好ましい。

そこで、屈折率ｎ１から屈折率ｎ２に徐々に変化するような理想的な変化に近づけるために、図５Ａに示すような領域３０１をシリコン基板２１３内に設ける。領域３０１は、光電変換部としてのフォトダイオード２１４（図５では不図示）と、シリコン基板２１３の光が入射する側の面（保護膜２１５が設けられている面）との間に多数設けられている。

領域３０１の屈折率は、屈折率ｎ３であり、
屈折率ｎ１＜屈折率ｎ３＜屈折率ｎ２
の関係を満たす値である。保護膜２１５が酸化膜である場合、
屈折率ｎ１（１．６〜２．１）＜屈折率ｎ３＜屈折率ｎ２（３．４〜４．２）
を満たす値となる。

図５Ｂは、図４Ｂと同じく、横軸に屈折率、縦軸に深さを表した図である。図中、実線は、理想的な屈折率の変化を表す。図５Ａに示した構成の場合、図５Ｂ中に点線で表したように、保護膜２１５中は、屈折率ｎ１であり、シリコン基板２１３中は、屈折率ｎ３から屈折率ｎ２に徐々に変化する。屈折率ｎ１から屈折率ｎ２には、徐々に変化するのが理想的な変化であり、その変化を実線で示したが、屈折率ｎ３の領域３０１を設けることで、実線に近い変化になることがわかる。

シリコン基板２１３と保護膜２１５の境界上で、屈折率は、屈折率ｎ１から屈折率ｎ３に変化し、シリコン基板２１３内で屈折率ｎ３から屈折率ｎ２に変化している。シリコン基板２１３と保護膜２１５の境界上での屈折率の差分Ｂは、この場合、屈折率ｎ１と屈折率ｎ３との差分となる。

屈折率ｎ１＜屈折率ｎ３＜屈折率ｎ２の関係が満たされているため、屈折率ｎ１と屈折率ｎ２の差分Ａよりも、屈折率ｎ１と屈折率ｎ３の差分Ｂの方が小さくなる。シリコン基板２１３と保護膜２１５の境界上での屈折率の差分は、シリコン基板２１３保護膜２１５との境界上での反射に影響し、小さい値になることが好ましい。よって、領域３０１をシリコン基板２１３内に設けることで、差分が小さくなり、シリコン基板２１３と保護膜２１５との境界上での反射への影響を低減できるようになる。

領域３０１の屈折率ｎ３が屈折率ｎ１となることが好ましく、屈折率ｎ３＝屈折率ｎ１である場合、図５Ｂに実線で示したように、シリコン基板２１３内で、屈折率ｎ１（屈折率ｎ３）から屈折率ｎ２に徐々に変化するため、シリコン基板２１３保護膜２１５との境界上での反射を最も抑制することが可能となる。

図５Ａに示したように、領域３０１は、シリコン基板２１３内に設けられ、シリコン基板２１３上に設けられているわけではない。すなわち、シリコン基板２１３上には凹凸がない状態で保護膜２１５が設けられている。よって、シリコン基板２１３上に保護膜２１５やカラーフィルタ層２１８を形成する際、シリコン基板２１３上には凹凸があると発生する可能性があるムラや剥がれが生じるようなことを防ぐことができ、歩留まりを低下させてしまうようなことを防ぐことが可能となる。

図５Ａを参照するに、断面で見たとき、領域３０１は、三角形状で構成されている。底辺が保護膜２１５側にあり、頂点が配線層２１２（不図示）側にある。図示はしないが、領域３０１は、円錐形状で設けられている。領域３０１の形状は、円錐形状に限定されるわけではなく、他の形状であっても良い。例えば、台形などの所定の形状の回転体の形状とされていても良い。

換言すれば、領域３０１は、シリコン基板２１３の光が入射する面（保護膜２１５が設けられている側の面）に近い深さでは面積が大きく、その面から遠い深さ（フォトダイオード２１４に近づく方向）では面積が小さくなる形状とされている。

また図５Ａでは、領域３０１が、規則的に配置されている例を示したが、規則的に配置されていなくても良い。換言すれば、領域３０１は、ランダムに設けられていても良い。また、図５Ａでは、領域３０１の高さは、同一である場合を示したが、異なる高さで設けられても良い。高さだけでなく、底辺（底面）も異なる大きさで設けられるようにしても良い。

すなわち、領域３０１の個々の形状や大きさ、領域３０１の配置の場所などは、図５Ａに示した例に限定されるわけではなく、変更可能な要素である。

なお、領域３０１は、シリコン基板２１３の界面とフォトダイオード２１４との間に設けられるため、この間に収まる大きさ（高さ）で形成されるのが好ましい。例えば、シリコン基板２１３の界面とフォトダイオード２１４との間の距離が、500nmであった場合、領域３０１の最も深い位置（高さ）は、400nm以下とされる。

領域３０１の個々の形状や大きさは、シリコン基板２１３面に入射する光の波長毎に最適化されているように構成することも可能である。例えば、カラーフィルタ層２１８を透過した光の波長に応じて最適化された領域３０１の形状や大きさで、領域３０１が構成されるようにしても良い。カラーフィルタ層２１８が、ＲＧＢ（Red、Green、Blue）である場合、Ｒ、Ｇ、Ｂの各々のカラーフィルタ層２１８を透過した光の波長に応じて、領域３０１の各々が最適化されているように構成することができる。

形状、大きさ、配置の場所については、後述する製造工程において、さらに説明を追加する。また、領域３０１は、後述するように、テーパーレジストとイオン注入、メタルとレジストマスク、レーザ等を用いて形成される。すなわち、領域３０１は、一例として、テーパーを有するレジストマスクまたはハードマスクを用いてイオン注入し、レーザーアニールで形成することができる。

領域３０１がシリコン基板２１３に設けられ、シリコン基板２１３上に成膜される保護膜２１５が酸化膜であり、その酸化膜の屈折率が、１．６〜２．１である場合、シリコン基板２１３に設けられる微少な屈折率が異なる領域３０１は、例えば、a-Si、SiO2、SiN、SiCで構成される。

なお保護膜２１５を窒化膜などで構成することも可能であり、また、保護膜２１５以外の膜、例えば、さらなる反射を抑制するために反射防止膜を設けた構成とすることも可能である。シリコン基板２１３上に設けられる膜の屈折率により、領域３０１の構成は適宜、適切なものに変更可能である。

また後述するように、領域３０１は、上記したa-Si、SiO2、SiN、SiC以外に、例えば、非晶質シリコンや、Si3N3などを含む構成とすることも可能である。

＜製造について＞
次に、領域３０１を有する撮像素子の製造について説明を加える。図６乃至図９のフローチャートを参照して説明する。

図６のステップＳ１１乃至Ｓ１６の処理において製造される画素の一部分について、先に説明する。図１０は、製造される撮像素子を光が入射する側から見たときの撮像素子の一部分の構成を示す図である。ここでは、４画素共有画素構造であり、裏面照射型の撮像素子であり、領域３０１を有する撮像素子の製造について説明するが、他の構造の撮像素子にも以下に説明する製造方法を適用することはできる。また、製造する撮像素子に合わせて、工程の順番を入れ替えるなどの変更も、本技術の適用範囲である。

４画素共有画素構造とは、隣接する４画素で増幅トランジスタ、選択トランジスタ、リセットトランジスタ、フローティングディフュージョンの少なくとも１つを共有し、各画素にフォトダイオードと転送トランジスタを搭載する構成とされた画素構造である。

図１０Ａに示した画素は、縦２画素×横２画素で構成される４画素（フォトダイオード２１４−１乃至２１４−４）でトランジスタを共有する構成とされている。４画素の中心に、フローティングディフュージョン（図８）の領域が形成され、これを囲むように隣接４画素の転送トランジスタ３５１−１乃至３５１−４が配置されている。

図１０Ａに示した画素には、フォトダイオード２１４−１乃至２１４−４で共有して用いられる増幅トランジスタ３５２と、リセットトランジスタ３５３が設けられている。フォトダイオード２１４の周りには、画素分離領域とされている。これらのフォトダイオード２１４−１乃至２１４−４の４個の画素で、増幅トランジスタ３５２、フローティングディフュージョン３７１（図１１）、リセットトランジスタ３５３を共有した構成とされている。

図１０Ａに示した画素を断面Ａおよび断面Ｂで切り出したときの断面の構成は、図１０Ｂに示すようになる。フォトダイオード２１４の周りは、Ｐ型のwell層が設けられ、画素分離領域とされている。フォトダイオード２１４の下側には、酸化膜３６１とシリコン基板３６２が設けられている。

このような画素を製造する場合、ステップＳ１１（図６）において、ＳＯＩ基板がセッティングされる。ここでは、ＳＯＩ基板を用い、電荷蓄積層をｎ型として構成する場合を例にあげて説明するが、Bulk基板を用いて、電荷蓄積層をｐ型に構成する場合などにおいても本技術は適用できる。

ステップＳ１２において、酸化膜３６１付近のシリコン基板２１３に、p型領域となるBottom p+層３６３が形成される。またステップＳ１３において、シリコン基板２１３の表面（酸化膜３６１が設けられている面とは逆側の面）付近に、トランジスタのwellが形成される。

p型領域となるBottom p+層３６３やP-well層の形成は、例えば、ボロンイオン注入と1000℃アニールが用いられて形成される。具体的には、p型領域となるBottom p+層３６３は、ボロンを2.5MeVで5E12/cm2注入し、濃度が1E16〜1E18/cm3程度となるように形成される。

ステップＳ１４において、ｎ型領域となる電荷蓄積領域が形成される。図１０においては、フォトダイオード２１４に該当する領域である。ステップＳ１５において、ｐ型の画素分離領域が形成される。

ｎ型領域となる電荷蓄積領域は、例えば、リンイオン注入にて形成される。p型領域となる画素分離領域（分離P-Well）は、例えば、ボロンイオン注入と1000℃アニールにて形成される。

ステップＳ１６において、転送トランジスタ３５１、増幅トランジスタ３５２、およびリセットトランジスタ３５３のそれぞれのゲート部分が形成される。これらのトランジスタのゲート部分は、例えば、CVDによるポリシリコン成膜およびリソグラフィのパターニングにて形成される。

このような処理により、図１０に示した画素を構成する一部分が形成される。次に、ステップＳ１７乃至Ｓ１９の処理が行われることで、図１１に示す画素を構成する一部分が形成される。

ステップＳ１７において、p型領域となる正孔蓄積領域が形成される。正孔蓄積領域３７２は、図１１Ｂに示すようにシリコン基板２１３のフォトダイオード２１４が位置する部分に形成される。p型領域となる正孔蓄積領域３７２は、例えば、ボロンイオン注入で形成される。

ステップＳ１８において、n型領域となるフローティングディフュージョン（FD）３７１が形成され、ステップＳ１９において、増幅トランジスタ３５２とリセットトランジスタ３５３のそれぞれのソースとドレイン領域(ND)が形成される。

フローティングディフュージョン３７１と、増幅トランジスタ３５２とリセットトランジスタ３５３のソース・ドレイン領域（ND）は、一例として砒素イオン注入と1100℃の短時間アニールにて形成することができる。

このような処理により図１１に示した画素を構成する一部分が形成される。次に、ステップＳ２０乃至Ｓ２３(図７)の処理が行われることで、図１２に示す画素を構成する一部分が形成される。ステップＳ２０において、サリサイドブロック膜が形成され、ステップＳ２１において、層間絶縁膜が形成され、コンタクトプラグが形成される。さらに、ステップＳ２２において、配線層が形成される。

このような工程が実行されることで、図１２に示すように、転送トランジスタ３５１、増幅トランジスタ３５２、リセットトランジスタ３５３、フローティングディフュージョン３７１上に配線層２１２が形成される。配線層２１２が形成されることで、転送トランジスタ３５１、増幅トランジスタ３５２、リセットトランジスタ３５３、フローティングディフュージョン３７１をコントロールし、得られた画素毎の信号を出力させることができる構成とされる。

ステップＳ２３において、平坦化層３９１と密着層３９２が形成される。平坦化層３９１は、配線層２１２上に形成され、密着層３９２は、平坦化層３９１上に形成される。平坦化層３９１と密着層３９２は、裏面照射型の構造にするため、支持基板との接合のために形成される。

次に、ステップＳ２４乃至Ｓ２７１の処理が行われることで、図１３に示す画素を構成する一部分が形成される。まずステップＳ２４において、支持基板２１１が張り付けられる。支持基板２１１は、図１３に示すように、密着層３９２と貼り合わせられる。貼り合わせは、有機接着剤が用いられたり、プラズマ接合が適用されたりして行われる。

ステップＳ２５において、ウェハが反転される。図１３では、既に反転された状態を示し、図１２では、上側に示してあった密着層３９２が、図１３では、下側に配置されている。ステップＳ２６において、酸化膜３６１とシリコン基板３６２が除去され、ステップＳ２７において、ＳＯＩ（シリコン基板２１３）のBottom p+層３６３を露出される。

図１０に示した画素の一部分では、酸化膜３６１とシリコン基板３６２がシリコン基板２１３の下側に設けられているが、図１３に示した画素の一部分では、既に除去された後を示しているため、シリコン基板２１３上にはない状態である。また、図１３の上側に示したBottom p+層３６３が露出した面が光照射面となる。

ステップＳ２８において、領域３０１の作成が行われる。領域３０１の作成に関して、複数の作成の仕方を例にあげて説明する。図８は、領域３０１の第１の作成の工程について説明するためのフローチャートである。

＜領域の第１の作成工程について＞
ステップＳ５１において、シリコン基板２１３の界面にテーパー形状のレジストリパターニングが実施される。図１４は、シリコン基板２１３の界面にテーパー形状のレジストリパターニングが実施された後の光照射面からシリコン基板２１３を見たときの図であり、図中“ＰＲ”との表示は、フォトレジストを表し、四角形は、各フォトレジストの形状、大きさ、形成された位置を表している。

フォトレジストは、四角形状でパターニングされるが、フォトレジストの特性から、形成される領域３０１は、円形になる。よって、以下に説明するように、形成される領域３０１は、円錐形の形状となる。またここでは、シリコン基板２１３の光照射面側から見たときのフォトレジストの形状は、四角形として説明を続けるが、三角形や円形であっても良い。

フォトレジストの大きさや形成される位置は、規則性があるようにしても良いが、ランダムの方が好ましい。例えば、同じ大きさで、規則正しくフォトレジストがパターニングされた場合、形成される領域３０１も、同じ大きさで、規則正しく配置されていることになる。このような場合、その規則性に基づくパターンが、例えばゴーストなどといった形で現れる可能性がある。このようなことを防ぐために、パターニングされるフォトレジストの大きさや配置位置は、規則性を有さず、ランダムなものにされる。

なお、ここでは、パターニングされるフォトレジストの大きさや配置位置は、ランダムであるとして説明を続けるが、どちらか一方のみがランダムであっても良い。例えば、フォトレジストの大きさは全て同じに形成されるが、配置位置はランダムであるようにしても良い。

パターニングされるフォトレジストは、密に配置されるのが望ましい。図５を参照して説明したように、領域３０１は、屈折率の違いを吸収し、シリコン基板２１３の界面で光が反射されることを抑制するために設けられる。仮に、領域３０１がシリコン基板２１３上に粗く設けられた場合、屈折率の違いを吸収できず、反射を抑制できない部分ができてしまう可能性がある。このようなことを防ぐために、領域３０１は密に設けられるようにし、そのために、フォトレジストのパターニングも密な状態になるようなパターニングとされる。

またフォトレジストのパターニングは、フォーカスずらしパターニングとされ、図１５に示すような形状のフォトレジストが形成される。図１５は、フォーカスずらしパターニング終了後の画素の断面を表す図である。

フォトレジストは、断面で見たとき、シリコン基板２１３の界面を底辺とする三角形または台形とされている。シリコン基板２１３の界面を下側とし、シリコン基板２１３の界面から離れる方向を上側とした場合、フォトレジストは、下から上に行く方向で、上に行くほど細くなる形状となる。また、上記したように、フォトレジストの形状は、錐形になる。

図１５に示したように、フォトレジストの形状は基本的に錐形であり、断面で見たときには三角形や台形となっている。また、フォトレジストの大きさは、さまざまであり、錐形の直径の大きさが異なるようにパターニングされる。また、ここでは、シリコン基板２１３の光照射面側から見たときのフォトレジストの形状は、四角形であるため、フォトレジストの形状は、四角錐となるが、底面の形状は四角形に限定されるわけではないため、例えば、三角錐や円錐などの形状にフォトレジストの形状がなるようにパターニングされても良い。

このように、フォトレジストは、フォーカスをずらすことで、立体的にパターニングされる。なお、図１５では、錐形の高さは、全て同じに図示してあるが、高さも異なる高さとすることも可能である。後述するように、高さに上限があるため、その上限までの範囲内で高さを変えることは可能である。

ステップＳ５１（図８）において、上記したように、Bottom p+層３６３が露出したシリコン面（光照射面）に、四角錐形、三角錐形、または円錐形のレジストパターニングが行われる。レジストパターニングの時に、フォーカスをずらして露光することで錐形のパターニングが作成される。

ステップＳ５２において、イオン注入が実行され、ステップＳ５３において、レジストが除去される。そして、ステップＳ５４において、必要に応じて、アニールが実行される。ステップＳ５２乃至Ｓ５４が実行されることで、図１６に示すような画素の一部分が形成される。

図１４と図１５に示したフォトレジストがパターニングされたシリコン基板２１３に対して、例えば、Siが300keVで1E16/cm2以上イオン注入される。一例として、非晶質層が深さ400nm程度まで連続して生成される。また、イオン注入時の温度を室温より下げると、自己アニールでの結晶回復が抑制されるため、より低いエネルギーやドーズで非晶質層を形成することも可能である。

シリコン内の非晶質層は、フォトレジストのパターニングにより、深さ方向に非晶質領域が減少するテーパー状となる。また、非晶質シリコンの屈折率は2.4〜3.5と結晶シリコン3.4〜4.2よりも低いため、目的となる微小な屈折率が異なる領域３０１を有する構造が形成できる。イオン注入後、レジストはアッシンングや硫酸過水で除去される。

このようにイオン注入がされ、フォトレジストが除去されると、パターニングされていたフォトレジストに対応する領域３０１が形成されたシリコン基板２１３を得ることができる。

または、カーボンや窒素や酸素を、非晶質層形成後に100keVで1E17/cm2以上注入する。深さ300nm程度に1E22/cm3弱のカーボンや窒素や酸素が注入される。続いて50keVで5E16/cm2以上、30keVで5E16/cm2以上のイオン注入を追加して、シリコン基板２１３の界面に近いほどカーボンや窒素や酸素の存在確率が高くなるようにする。

レジストを除去後にレーザーアニールを行うとSiC、Si3N4、SiO2が一部析出される。これらの屈折率はSiCで2.6、Si3N4で1.3〜2、SiO2で1.6〜2.1のため、一部ではあるが、屈折率を下げることができる。また、表面に近い部分であれば、クラスタイオン注入を用いることで、より、カーボンや窒素や酸素の濃度を上げること、自己アニールによる結晶化促進を行うことが可能である。

このようにイオン注入がされ、フォトレジストが除去されるようにした場合も、パターニングされていたフォトレジストに対応する領域３０１が形成されたシリコン基板２１３を得ることができる。

これらの微小な屈折率が異なる領域３０１は、Bottom p+層３６３のホール濃度が1E16/cm3以上を保つ深さ（例えば、500nm程度）より浅い領域に形成される。このような条件を満たすように形成することで、領域３０１の形成における欠陥が原因で発生した電子はホールと再結合するため、発生電子がフォトダイオード２１４で検知されて暗電流や白点になることを防ぐことができる。

ところで、このようにして、領域３０１が形成された後、後述するように、カラーフィルタ層２１８などがさらに形成される。カラーフィルタ層２１８によりフォトダイオード２１４に入射される光は、透過してきたカラーフィルタ層２１８に依存する波長の光となる。シリコン基板２１３の界面での反射を抑制する場合、カラーフィルタ層２１８を透過して入射される光の波長を考慮することで、より効率良く反射を抑制することができる。

例えば、カラーフィルタ層２１８が、ＲＧＢ（Red、Green、Blue）である場合、Ｒ、Ｇ、Ｂのそれぞれの光の波長に適した領域３０１が形成されるようなフォトレジストの形状となるパターニングが行われるようにしても良い。

図１７のように、カラーフィルタ層２１８が配置され、フォトダイオード２１４のそれぞれが、カラーフィルタ層２１８を透過した光を受光するとする。すなわち、図１７に示した例では、フォトダイオード２１４−１とフォトダイオード２１４−３が緑（Ｇｒ、Ｇｂ）の光を受光し、フォトダイオード２１４−２が赤（Ｒ）の光を受光し、フォトダイオード２１４−４が青（Ｂ）の光を受光する。

フォトレジストの直径を、光の波長に最適化された直径とすることができる。一例として、フォトレジストの直径は、目的の感知したい光の波長の半分以下、例えば600nmの光を感知したいならば300nm以下で形成されるようにする。

画素（フォトダイオード２１４）によって感知する光の波長が違う場合、例えば図１７に示したような場合であり、画素毎にパターニングの直径を最適化する場合、例えば、青画素では150nm、緑画素では250nm、赤画素では300nmの直径とすることができる。

この場合、青の光を受光するフォトダイオード２１４−４の領域に作成されるフォトレジストの直径は、150nmとされる。同様に、緑の光を受光するフォトダイオード２１４−１とフォトダイオード２１４−３のそれぞれの領域に作成されるフォトレジストの直径は、250nmとされる。さらに同様に、赤の光を受光するフォトダイオード２１４−２の領域に作成されるフォトレジストの直径は、300nmとされる。

よって、図１７に示したように、各フォトダイオード２１４上に形成されるフォトレジストの直径（大きさ）は、異なる大きさになる。

図１８は、図１７中に線を引いた部分でカットしたときの断面を表し、図１８中、左側に緑（Ｇｒ）の光を受光するフォトダイオード２１４−１が配置され、右側に赤（Ｒ）の光を受光するフォトダイオード２１４−２が配置されている。

上述してきた場合と同じく、フォトレジストは、断面で見たとき、シリコン基板２１３の界面を底辺とする三角形または台形とされている。三角形や台形の底辺の長さが、フォトダイオード２１４−１とフォトダイオード２１４−２では異なるように、フォトレジストが形成されている。図１８に示したように、緑の光を受光するフォトダイオード２１４−１上のフォトレジストの直径（250nm）は、赤の光を受光するフォトダイオード２１４−２上のフォトレジストの直径（300nm）よりも小さく形成されている。

このように、受光する光の波長に合わせた領域３０１を形成する場合も、基本的な製造工程は、図８に示したフローチャートの各工程に従って行われる。図８に示したフローチャートの説明は既にしたので、ここではその説明は省略する。

図８に示したフローチャートの工程が実行されることで、図１９に示すような領域３０１が形成される。図１８と図１９を参照するに、図１８に示したように、緑の光を受光するフォトダイオード２１４−１上に形成されるフォトレジストは、赤の光を受光するフォトダイオード２１４−２上に形成されるフォトレジストよりも小さく形成されているため、形成される領域３０１も、図１９に示すように、フォトダイオード２１４−１上に形成された領域３０１の方が、フォトダイオード２１４−２上に形成された領域３０１よりも小さく形成される。

＜領域の第２の作成工程について＞
次に、図９のフローチャートを参照し、領域３０１の第２の作成工程について説明する。ステップＳ７１において、ダミー層が形成される。ステップＳ７２において、微小粒子が配列される。そして、ステップＳ７３において、ドライエッチングが施される。

すなわち、領域３０１の第２の作成工程においては、第１の作成工程のレジストパターニングとは異なり、酸化膜や樹脂層のダミー層を成膜し、微細粒子を配列させてエッチングすることによってテーパー状のダミー層マスクが形成される。このような作成は、例えば、本出願人が先に出願した特開2010-239003号公報に記載があることを適用することができる。

図２０は、ダミー膜が作成され、微細粒子が配列されたときの光照射面側から見たときの画素の図であり、図２１は、断面図である。図２１に示すように、シリコン基板２１３上にダミー膜５０１が形成され、その上に、微細粒子５０２が配列されている。

また、図２０に示すように、微細粒子５０２の個々の大きさは、ランダムでも良いし、所定の大きさで統一されていても良い。また、画素の色に合わせた大きさとされていても良い。また、微細粒子５０２の配列は、図２０に示したようなランダムな配列でも良いし、規則性がある配列でも良い。しかしながら、第１の作成工程と同じく、規則性があると、規則性に依存するゴーストなどが発生する可能性があるため、ランダムな配列や大きさである方が好ましいと考えられる。

このようなダミー層５０１を設け、微小粒子５０２が配列された後、ドライエッチングされることで、図１５に示すようなダミー層５０１のマスクが作成される。微小粒子５０２が配列されていない部分に、ドライエッチングが施されることにより、マスクとして残る。

図２２に示した画素の状態は、例えば、図１５に示した画素の状態であり、この後の処理は、図１５に示した画素に対する処理と同様に行うことができる。すなわち、ステップＳ７４乃至Ｓ７６の処理は、図８のステップＳ５２乃至Ｓ５４の処理と同様に行うことができる。

ステップＳ７４において、イオン注入が行われることで、領域３０１が形成される。そして、ステップＳ７５において、ダミーマスク（ダミー層５０１）が除去され、ステップＳ７６において、必要に応じてアニールが施される。

このようにして、ダミー層５０１と微小粒子５０２を用いて、マスクを作成し、イオン注入により領域３０１を形成するようにしても良い。

第１の作成工程または第２の作成工程により、シリコン基板２１３内にシリコン基板２１３とは異なる屈折率を有する領域３０１を形成することができる。このようにして、領域３０１が形成されると、ステップＳ２９（図７）に処理が進められる。

ステップＳ２９において、保護膜２１５がシリコン基板２１３上であり、領域３０１が形成された側に成膜される。例えば、保護膜２１５は、P-TEOSで100nm成膜される。保護膜２１５が成膜されるシリコン基板２１３面には、凹凸が無いためムラがない成膜が可能である。

ステップＳ３０において、遮光膜２１６、平坦化膜２１７、マイクロレンズ２２０がそれぞれ形成されることで、裏面照射型の固体撮像素子が製造される。なお、これらの膜は低背化目的、工程削減の目的等で一部削減されていても良い。

このように、シリコン基板２１３にシリコン基板２１３や、シリコン基板２１３上に成膜される保護膜２１５とは異なる屈折率を有する領域３０１を形成することで、屈折率の違いにより発生する光の反射を抑制させることが可能となる。

光の反射が抑制されることで、フォトダイオード２１４に入射される光量を増すことが可能となり、感度を向上させることが可能となる。また、反射が抑制されることで、反射光によるゴーストを抑制することが可能となる。さらに、シリコン基板２１３上に凹凸が無い構成とすることができるため、シリコン基板２１３上に設けられる膜をムラ無く形成することが可能となる。よって、感度ムラ抑制による歩留まりを改善することが可能となる。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

なお、本技術は以下のような構成も取ることができる。

（１）
受光した光を電荷に変換する光電変換部と、
前記光電変換部を含む半導体基板と
を備え、
前記半導体基板の光が入射する面と前記光電変換部との間に、前記半導体基板の屈折率とは異なる屈折率を有する領域が多数形成されている
撮像素子。
（２）
前記領域は、前記半導体基板に光が入射する面に近い深さでは面積が大きく、前記面から遠い深さでは面積が小さくなる形状で形成されている
前記（１）に記載の撮像素子。
（３）
前記領域は、錐形である
前記（１）または（２）に記載の撮像素子。
（４）
前記半導体基板上の膜の屈折率を屈折率ｎ１、前記半導体基板の屈折率を屈折率ｎ２、前記領域の屈折率を屈折率ｎ３としたとき、屈折率ｎ１＜屈折率ｎ３＜屈折率ｎ２の関係が満たされる
前記（１）乃至（３）のいずれかに記載の撮像素子。
（５）
前記半導体基板は、シリコンである
前記（１）乃至（４）のいずれかに記載の撮像素子。
（６）
前記領域は、非晶質シリコン、SiC、Si3N3、またはSiO2のいずれかを含む
前記（１）乃至（５）のいずれかに記載の撮像素子。
（７）
前記半導体基板上には、酸化膜、または窒化膜が形成される
前記（１）乃至（６）のいずれかに記載の撮像素子。
（８）
前記領域は、直径100nm乃至300nm、最も深い位置は400nm以下であり、最も深い位置のホール濃度は1E16/cm3以上である
前記（１）乃至（７）のいずれかに記載の撮像素子。
（９）
前記領域は、前記光電変換部が受光する光の波長に応じて、異なる大きさで形成されている
前記（１）乃至（８）のいずれかに記載の撮像素子。
（１０）
前記領域は、テーパーを有するレジストマスク、またはハードマスクが用いられてイオン注入され、レーザーアニールで形成される
前記（１）乃至（９）のいずれかに記載の撮像素子。
（１１）
受光した光を電荷に変換する光電変換部と、
前記光電変換部を含む半導体基板と
を備える撮像素子を製造する製造装置において、
前記半導体基板の光が入射する面と前記光電変換部との間に、前記半導体基板の屈折率とは異なる屈折率を有する領域を多数形成する
製造装置。
（１２）
前記領域は、テーパーを有するレジストマスク、またはハードマスクを用いてイオン注入し、レーザーアニールで形成する
前記（１１）に記載の製造装置。
（１３）
受光した光を電荷に変換する光電変換部と、
前記光電変換部を含む半導体基板と
を備える撮像素子を製造する製造装置の製造方法において、
前記半導体基板の光が入射する面と前記光電変換部との間に、前記半導体基板の屈折率とは異なる屈折率を有する領域を多数形成する
ステップを含む製造方法。
（１４）
受光した光を電荷に変換する光電変換部と、
前記光電変換部を含む半導体基板であり、前記半導体基板の光が入射する面と前記光電変換部との間に、前記半導体基板の屈折率とは異なる屈折率を有する領域が多数形成された半導体基板と、
前記光電変換部に入射光を導く光学部と、
前記光電変換部からの出力信号を処理する信号処理部と
を備える電子機器。

２１１ 支持基板， ２１２ 配線層， ２１３ シリコン基板， ２１４ フォトダイオード， ２１５ 保護膜， ２１６ 遮光膜， ２１７ 平坦化膜， ２１８ カラーフィルタ層， ３０１ 領域

Claims (14)

1. 受光した光を電荷に変換する光電変換部と、
   前記光電変換部を含む半導体基板と
   を備え、
   前記半導体基板の光が入射する面と前記光電変換部との間に、前記半導体基板の屈折率とは異なる屈折率を有する領域が多数形成されている
   撮像素子。
2. 前記領域は、前記半導体基板に光が入射する面に近い深さでは面積が大きく、前記面から遠い深さでは面積が小さくなる形状で形成されている
   請求項１に記載の撮像素子。
3. 前記領域は、錐形である
   請求項１に記載の撮像素子。
4. 前記半導体基板上の膜の屈折率を屈折率ｎ１、前記半導体基板の屈折率を屈折率ｎ２、前記領域の屈折率を屈折率ｎ３としたとき、屈折率ｎ１＜屈折率ｎ３＜屈折率ｎ２の関係が満たされる
   請求項１に記載の撮像素子。
5. 前記半導体基板は、シリコンである
   請求項１に記載の撮像素子。
6. 前記領域は、非晶質シリコン、SiC、Si3N3、またはSiO2のいずれかを含む
   請求項１に記載の撮像素子。
7. 前記半導体基板上には、酸化膜、または窒化膜が形成される
   請求項１に記載の撮像素子。
8. 前記領域は、直径100nm乃至300nm、最も深い位置は400nm以下であり、最も深い位置のホール濃度は1E16/cm3以上である
   請求項１に記載の撮像素子。
9. 前記領域は、前記光電変換部が受光する光の波長に応じて、異なる大きさで形成されている
   請求項１に記載の撮像素子。
10. 前記領域は、テーパーを有するレジストマスク、またはハードマスクが用いられてイオン注入され、レーザーアニールで形成される
    請求項１に記載の撮像素子。
11. 受光した光を電荷に変換する光電変換部と、
    前記光電変換部を含む半導体基板と
    を備える撮像素子を製造する製造装置において、
    前記半導体基板の光が入射する面と前記光電変換部との間に、前記半導体基板の屈折率とは異なる屈折率を有する領域を多数形成する
    製造装置。
12. 前記領域は、テーパーを有するレジストマスク、またはハードマスクを用いてイオン注入し、レーザーアニールで形成する
    請求項１１に記載の製造装置。
13. 受光した光を電荷に変換する光電変換部と、
    前記光電変換部を含む半導体基板と
    を備える撮像素子を製造する製造装置の製造方法において、
    前記半導体基板の光が入射する面と前記光電変換部との間に、前記半導体基板の屈折率とは異なる屈折率を有する領域を多数形成する
    ステップを含む製造方法。
14. 受光した光を電荷に変換する光電変換部と、
    前記光電変換部を含む半導体基板であり、前記半導体基板の光が入射する面と前記光電変換部との間に、前記半導体基板の屈折率とは異なる屈折率を有する領域が多数形成された半導体基板と、
    前記光電変換部に入射光を導く光学部と、
    前記光電変換部からの出力信号を処理する信号処理部と
    を備える電子機器。

Images