JP2015002538A

JP2015002538A - 増幅装置

Info

Publication number: JP2015002538A
Application number: JP2013127856A
Authority: JP
Inventors: 重一木村; Juichi Kimura
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2013-06-18
Filing date: 2013-06-18
Publication date: 2015-01-05
Also published as: EP2816726A1; CN104242840A; KR101613012B1; KR20140147023A; US9276536B2; US20140368274A1

Abstract

【課題】回路規模を小さくすることができる。【解決手段】増幅装置１０において合成器１８は、インピーダンス変換器２２を有する入力伝送路１９と、インピーダンス変換器を有さない入力伝送路２０とを有する。さらに、合成器１８は、第１増幅信号が入力伝送路１９を通ることによりインピーダンス変換器２２でインピーダンス変換された信号と、第２増幅信号が入力伝送路２０を通ることによりインピーダンス変換されない信号とを合成する。【選択図】図１

Description

本発明は、増幅装置に関する。

従来、種々の電子機器において増幅器が用いられている。増幅器の効率は、出力飽和状態（つまり、非線形状態）において最も高いことが一般的に知られている。

従来、増幅器を飽和状態で動作させる増幅装置として、アウトフェージング方式の増幅装置（以下では、「アウトフェージング増幅器」と呼ばれることがある）が提案されている。アウトフェージング増幅器は、並列に２つの増幅器と、２つの増幅器から出力された信号を合成する合成器とを有している。そして、当該合成器として、シレー（Chireix）合成器が用いられている。シレー合成器は、第１の増幅器と合成点とを結ぶ第１の経路上にλ／４線路を有すると共に、第２の増幅器と合成点とを結ぶ第２の経路上にλ／４線路を有する。ここで、合成位相が同相でない場合、第１の増幅器の負荷インピーダンスは、第２の増幅器の負荷インピーダンスが有するリアクタンス成分と大きさが等しく且つ極性が反対である、リアクタンス成分を有する。そこで、シレー合成器には、それらのリアクタンス成分を補償するために、シャントリアクタンスが設けられている。

特開２００９−２１３０９０号公報特表２００９−５３３９４７号公報特開２００７−１７４１４８号公報特開２００６−３１４０８７号公報

ところで、増幅装置に対しては、電力効率特性の向上、及び、広帯域特性の向上が望まれている。これらの特性は、回路規模が大きくなると劣化してしまう。逆に、回路規模を小さくすることによって、これらの特性を向上させることができる。従って、増幅装置の回路規模をできるだけ小さくすることが望まれている。

開示の技術は、上記に鑑みてなされたものであって、回路規模を小さくすることができる、増幅装置を提供することを目的とする。

開示の態様では、増幅装置が、入力信号を、所定の振幅値をそれぞれ有する第１信号及び第２信号に分解する信号分解部と、前記第１信号を増幅し、第１増幅信号を出力する第１増幅素子と、前記第２信号を増幅し、第２増幅信号を出力する第２増幅素子と、前記第１増幅信号と前記第２増幅信号とを合成する合成器と、を有する。そして、前記合成器は、インピーダンス変換器を有する第１の入力伝送路と、インピーダンス変換器を有さない第２の入力伝送路と、前記第１増幅信号が前記第１の入力伝送路を通ることにより前記インピーダンス変換器でインピーダンス変換された信号と、前記第２増幅信号が前記第２の入力伝送路を通ることによりインピーダンス変換されない信号とを合成する合成手段と、を具備する。

開示の態様によれば、回路規模を小さくすることができる。

図１は、実施例１の増幅装置の一例を示す図である。図２は、実施例１の信号処理部の処理動作の一例の説明に供する図である。図３は、対比技術に係る増幅装置の説明に供する図である。図４は、実施例１の増幅装置及び対比技術に係る増幅装置のそれぞれの電力効率特性についてのシミュレーション結果を示す図である。図５は、実施例２の増幅装置の一例を示す図である。図６は、実施例１及び実施例２の増幅装置の適用例の説明に供する図である。

以下に、本願の開示する増幅装置の実施形態を図面に基づいて詳細に説明する。なお、この実施形態により本願の開示する増幅装置が限定されるものではない。また、実施形態において同一の機能を有する構成には同一の符号を付し、重複する説明は省略される。

［実施例１］
図１は、実施例１の増幅装置の一例を示す図である。図１において、増幅装置１０は、信号分解部１１と、入力整合部１２，１３と、増幅素子１４，１５と、出力整合部１６，１７と、合成器１８とを有する。なお、図示されていないが、増幅装置１０では、増幅素子１４，１５のそれぞれについて、入力バイアス回路及び出力側電源回路が設けられてもよい。

信号分解部１１は、入力端子から入力される入力信号を第１信号及び第２信号に分解する。信号分解部１１に入力される入力信号は、或る時点に着目すると、或る振幅値及び或る位相値を有している。そして、入力信号の振幅値及び位相値は時間と共に変化する。すなわち、第１の時点の入力信号の振幅値及び位相値の少なくとも一方は、第２の時点の入力信号のものと異なっている可能性がある。また、第１信号の振幅値と第２信号の振幅値は、同じであるか、又は、所定の誤差範囲に収まっている。また、第１信号の振幅値及び第２信号の振幅値は、それぞれ、増幅素子１４及び増幅素子１５を飽和領域で動作させることができる振幅値に収まっている。これにより、増幅素子１４及び増幅素子１５の動作効率を向上させることができる。

例えば、信号分解部１１は、第１の振幅値及び第１の位相値を有する入力信号を、第１信号及び第２信号の合成信号が、第１の振幅値と対応づけられた第２の振幅値及び第１の位相値を有する信号となるように、第１信号及び第２信号に分解する。

上記の第１の振幅値と第２の振幅値とは異なっていてもよい。この場合には、第１の振幅値が大きい程、当該第１の振幅値に対応づけられている第２の振幅値は小さくなる。すなわち、信号分解部１１は、第１の振幅値が大きい程、第１信号と第２信号との位相差を大きくする。なお、信号分解部１１の処理動作については、後に詳しく説明する。

入力整合部１２は、信号分解部１１から出力された第１信号を受け取り、当該第１信号を増幅素子１４の入力インピーダンスに整合（マッチング）させて、増幅素子１４へ出力する。また、入力整合部１３は、信号分解部１１から出力された第２信号を受け取り、当該第２信号を増幅素子１５の入力インピーダンスに整合（マッチング）させて、増幅素子１５へ出力する。

増幅素子１４は、入力整合部１２から出力された第１信号を増幅し、増幅した第１信号（以下では、「第１増幅信号」と呼ぶことがある）を出力整合部１６へ出力する。また、増幅素子１５は、入力整合部１３から出力された第２信号を増幅し、増幅した第２信号（以下では、「第２増幅信号」と呼ぶことがある）を出力整合部１７へ出力する。例えば、増幅素子１４及び増幅素子１５は、図１に示すように、ＦＥＴ（Field effect transistor）である。

出力整合部１６は、増幅素子１４の出力インピーダンスと、合成器１８の入力インピーダンスとをマッチングさせる。また、出力整合部１７は、増幅素子１５の出力インピーダンスと、合成器１８の入力インピーダンスとをマッチングさせる。

合成器１８は、増幅素子１４から出力された第１増幅信号と、増幅素子１５から出力された第２増幅信号とを合成する。

例えば、合成器１８は、図１に示すように、入力伝送路１９，２０と、合成部２１とを有する。また、入力伝送路１９は、インピーダンス変換器２２を有している一方、入力伝送路２０は、インピーダンス変換器を有していない。

インピーダンス変換器２２は、例えば、電気長ψを有する伝送線路である。そして、電気長ψは、λ／４より大きく且つλ／２より小さい値である。

合成部２１は、第１増幅信号が入力伝送路１９を通ることによりインピーダンス変換器２２でインピーダンス変換された信号と、第２増幅信号が入力伝送路２０を通ることによりインピーダンス変換されない信号とを合成し、合成信号を出力端子から出力する。例えば、合成部２１は、入力伝送路１９と入力伝送路２０との接続点、つまり、合成点である。

次に、信号分解部１１の処理動作について説明する。図２は、実施例１の信号処理部の処理動作の一例の説明に供する図である。図２は、特に、上記の第１の振幅値と第２の振幅値とが異なるケースについて示している。図２の右図には、入力信号の振幅の取り得る値が示されており、左図には、複数の振幅値のそれぞれについての、第１信号及び第２信号が示されている。図２の左図において同じ形式で示された矢印のペアが、１つの振幅値についての第１信号及び第２信号を示している。

上記の通り、信号分解部１１は、第１の振幅値が大きい程、第１信号と第２信号との位相差βを大きくする。例えば、図２においては、振幅値の絶対値が最大値の場合には、第１信号と第２信号との位相差βは、１８０°である。すなわち、この場合の第１信号及び第２信号は、破線で示された矢印のペアである。また、図２において、振幅値の絶対値が最小値の場合には、第１信号と第２信号との位相差βは、０°である。すなわち、この場合の第１信号及び第２信号は、一点鎖線で示された矢印のペアである。

次に、対比技術について説明する。

図３は、対比技術に係る増幅装置の説明に供する図である。図３における合成器３１を含む増幅装置が、対比技術に係る増幅装置の構成である。図３において、合成器３１は、誘導性素子であるｊＸ素子３２と、容量性素子である−ｊＸ素子３３と、λ／４伝送線路３４，３５と、合成点３６を有する。合成器３１の構成は、一般に、シレー（Chireix）合成器として知られている。

そして、合成器３１においてｊＸ素子３２及び−ｊＸ素子３３を等価の伝送線路３２Ａ，３３Ａとして表すことにより、合成器３１Ａの構成が得られる。

さらに、合成器３１Ａにおいて、λ／４伝送線路３４と伝送線路３２Ａとを１つの伝送線路３７に纏める一方、λ／４伝送線路３５と伝送線路３３Ａとを１つの伝送線路３８に纏めることにより、合成器３１Ｂの構成が得られる。

ここで、本実施例の増幅装置１０の構成と、上記の対比技術に係る増幅装置の構成とを比較する。まず、対比技術に係る増幅装置における合成器３１Ｂは、２つの伝送線路３７，３８を有している一方、増幅装置１０における合成器１８は、１つのインピーダンス変換器２２のみを有している。また、伝送線路３７と３８との電気長はλ／２である一方、インピーダンス変換器２２（つまり、伝送線路）の電気長はλ／２より短い。すなわち、部品点数の観点でも電気長の観点でも、対比技術に比べて、増幅装置１０の回路規模は小さくなっている。従って増幅装置１０の電力効率特性及び広帯域特性は、対比技術に比べて向上している。図４は、実施例１の増幅装置及び対比技術に係る増幅装置のそれぞれの電力効率特性についてのシミュレーション結果を示す図である。図４における対比技術に係る増幅装置の電力効率特性についてのシミュレーション結果は、合成器３１Ｂの構成を用いて算出されたものである。図４を見てわかるように、実施例１の増幅装置１０の電力効率特性は、対比技術に係る増幅装置の電力効率特性に比べて向上している。なお、このシミュレーションでは、基板誘電損失は、０．０００１とされている。

以上のように本実施例によれば、増幅装置１０において合成器１８は、インピーダンス変換器２２を有する入力伝送路１９と、インピーダンス変換器を有さない入力伝送路２０とを有する。さらに、合成器１８は、第１増幅信号が入力伝送路１９を通ることによりインピーダンス変換器２２でインピーダンス変換された信号と、第２増幅信号が入力伝送路２０を通ることによりインピーダンス変換されない信号とを合成する。

この増幅装置１０の構成により、合成器の回路規模を小さくすることができる、つまり、増幅装置１０の回路規模を小さくすることができる。この結果として、増幅装置の電力効率特性及び広帯域特性を向上させることができる。

そして、増幅装置１０において信号分解部１１は、入力信号の振幅値である第１の振幅値が大きい程、第１信号と第２信号との位相差を大きくしてもよい。

［実施例２］
図５は、実施例２の増幅装置の一例を示す図である。図５において、増幅装置１００は、プリディストータ１０１と、増幅部１０２と、結合器１０３と、制御部１０４とを有する。増幅部１０２は、実施例１の増幅装置１０と同様の構成を有している。

プリディストータ１０１は、入力信号に対して、当該入力信号の振幅値に対応する歪補償係数を用いて、歪補償を施し、歪補償後の信号を増幅部１０２へ出力する。例えば、プリディストータ１０１は、振幅値と歪補償係数とを対応づけるルックアップテーブルを有している。そして、プリディストータ１０１は、ルックアップテーブルにおいて入力信号の振幅値と対応づけられている歪補償係数を用いて、入力信号に歪補償を施す。

結合器１０３は、増幅部１０２の出力信号を制御部１０４へフィードバックする。

制御部１０４は、増幅装置１００への入力信号と結合器１０３からのフィードバック信号とを比較し、両信号の差に基づいて更新係数を算出する。そして、制御部１０４は、算出した更新係数によってルックアップテーブルを更新する。

以上のように本実施例によれば、増幅装置１００で歪補償を実行することができる。

［他の実施例］
［１］実施例１及び実施例２では、上記の第１の振幅値と第２の振幅値とが異なっていることを前提として説明を行ったが、これに限定されるものではない。すなわち、上記の第１の振幅値と第２の振幅値とは同じ値であってもよい。この場合には、第１信号と第２信号とを合成すると、入力信号になる。

［２］実施例１及び実施例２で説明した増幅装置は、例えば、通信装置に適用することができる。図６は、実施例１及び実施例２の増幅装置の適用例の説明に供する図である。

図６において、通信装置２００は、制御部２０１と、送信部２０２と、受信部２０３とを有する。

制御部２０１は、送信部２０２へ送信信号を入力する。

送信部２０２は、入力された送信信号に対して、変調、アップコンバート、増幅等を行い、アンテナを介して送信する。送信部２０２は、増幅部２１０を有しており、増幅部２１０が増幅を行う。この増幅部２１０が、増幅装置１０又は増幅装置１００に対応する。

受信部２０３は、アンテナを介して受信した信号に対して所定の受信処理を施し、受信処理後の受信信号を制御部２０１へ出力する。

１０，１００増幅装置
１１信号分解部
１２，１３入力整合部
１４，１５増幅素子
１６，１７出力整合部
１８合成器
１９，２０入力伝送路
２１合成部
２２インピーダンス変換器
１０１プリディストータ
１０２，２１０増幅部
１０３結合器
１０４，２０１制御部
２００通信装置
２０２送信部
２０３受信部

Claims

アウトフェージング方式の増幅装置であって、
入力信号を、所定の振幅値をそれぞれ有する第１信号及び第２信号に分解する信号分解部と、
前記第１信号を増幅し、第１増幅信号を出力する第１増幅素子と、
前記第２信号を増幅し、第２増幅信号を出力する第２増幅素子と、
前記第１増幅信号と前記第２増幅信号とを合成する合成器と、
を有し、
前記合成器は、
インピーダンス変換器を有する第１の入力伝送路と、
インピーダンス変換器を有さない第２の入力伝送路と、
前記第１増幅信号が前記第１の入力伝送路を通ることにより前記インピーダンス変換器でインピーダンス変換された信号と、前記第２増幅信号が前記第２の入力伝送路を通ることによりインピーダンス変換されない信号とを合成する合成手段と、
を具備する、
ことを特徴とする増幅装置。
前記信号分解部は、第１の振幅値及び第１の位相値を有する前記入力信号を、前記第１信号及び前記第２信号の合成信号が、前記第１の振幅値と対応づけられた第２の振幅値及び前記第１の位相値を有する信号となるように、前記第１信号及び前記第２信号に分解する、
ことを特徴とする請求項１に記載の増幅装置。
前記信号分解部は、前記第１の振幅値が大きい程、前記第１信号と前記第２信号との位相差を大きくする、
ことを特徴とする請求項２に記載の増幅装置。