[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015090884A - 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法 - Google Patents

電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法 Download PDF

Info

Publication number
JP2015090884A
JP2015090884A JP2013229284A JP2013229284A JP2015090884A JP 2015090884 A JP2015090884 A JP 2015090884A JP 2013229284 A JP2013229284 A JP 2013229284A JP 2013229284 A JP2013229284 A JP 2013229284A JP 2015090884 A JP2015090884 A JP 2015090884A
Authority
JP
Japan
Prior art keywords
power semiconductor
conductor layer
frame member
semiconductor element
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013229284A
Other languages
English (en)
Other versions
JP6157320B2 (ja
Inventor
範之 別芝
Noriyuki Betsushiba
範之 別芝
中島 泰
Yasushi Nakajima
泰 中島
和弘 多田
Kazuhiro Tada
和弘 多田
篠原 利彰
Toshiaki Shinohara
利彰 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013229284A priority Critical patent/JP6157320B2/ja
Publication of JP2015090884A publication Critical patent/JP2015090884A/ja
Application granted granted Critical
Publication of JP6157320B2 publication Critical patent/JP6157320B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】高温動作に対応可能であって、信頼性の高い、小型の電力用半導体装置を提供する。【解決手段】電力用半導体装置1は、セラミック基材2iと、セラミック基材の上面に設けられた導体層2aと、導体層の上面に接合された電力用半導体素子3a,3bと、電力用半導体素子の上面であって終端部を除いた領域に接合された主端子6aと、半導体素子の周りを囲むように導体層の上面に接着された枠部材10と、枠部材の内側に充填され、少なくとも半導体素子と主端子との接合領域を封止する封止樹脂12とを備える。枠部材と半導体素子との間であって導体層の上面には、封止樹脂より小さい線膨張係数を有する低熱膨張材15が接合されている。【選択図】図1

Description

本発明は、セラミックを基材とする回路基板を用いた電力用半導体装置に関する。
近年、電力用半導体装置は、一般産業用、電鉄用のみならず車載用にも広く使用されるようになってきた。特に車載用の装置では、限られたサイズ範囲の中で各部品を小さく軽くすることが車両の軽量化、高性能化に直結することから、電力用半導体装置においてもそのサイズの低下が非常に重要な課題である。そこで、シリコン(Si)に代わる半導体材料として、大電流を流すことができ、高温動作も可能である炭化珪素(SiC)のようなワイドバンドギャップ半導体材料の開発が進められている。また、上記高性能化に対応する耐熱性、熱伝導性を有する回路基板として、セラミックを基材とし、その両面に金属からなる導体層が接合された回路基板が用いられている。
このような電力用半導体素子が実装された回路基板の主面(回路面)は、配線部材などと共にシリコーンゲルで封止することが一般的である。しかし、運転温度域が高温化した場合、シリコーンゲルのような柔軟な(弾性率の低い)材料では、半導体素子の接合部に加わる応力、ワイヤなどの配線部材に加わる応力を充分に抑制できず、所望の製品寿命を満足できない場合がある。
それゆえ、シリコーンゲルの代わりにエポキシ樹脂のような弾性率の高い封止樹脂で電力用半導体装置を封止することで、電力用半導体素子付近の接合部および配線部材に加わる応力を下げる構成が用いられるようになってきた。
このとき、配線部材を構成する金属とセラミック基材との線膨張係数が大きく異なることから、弾性率の高い封止樹脂を用いた場合には、封止樹脂と他の回路部材との線膨張係数の合わせ込みが難しくなり、電力用半導体装置の信頼性向上の観点では好ましくない。
ここで、例えば特許文献1には、配線部材のアルミワイヤボンディング部の応力を下げるために、エポキシ封止領域とは別にシリコン封止領域が設けられ、当該シリコン封止領域に半導体素子が配置されたパワーモジュールが開示されている。
一方、特許文献2に開示されているパワーモジュールでは、半導体素子のはんだ接合材の線膨張係数に合わせ込んだエポキシ樹脂でモジュール全体が封止されている。また、基板としては安価な金属基板が用いられ、半導体素子と金属基板との間に、熱拡散機能と線膨張ミスマッチの緩和機能を有する熱拡散板が挿入されている。
特開2011−199207号公報(段落[0022]〜[0040]、図1〜3) 特開2005−56873号公報(段落[0010]〜[0021]、図1)
しかし、特許文献1に記載された技術では、半導体素子はシリコン封止領域に設けられており、その接合部に加わる応力を充分に低減できない。また、特許文献2に記載された技術では、金属基板の放熱性はセラミック基板に劣るため、熱拡散板を挿入する必要があるなど、平面方向のサイズアップを避けることができない。
本発明は、上記のような問題点を解決するためになされたものであり、高温動作に対応可能であって、信頼性の高い、小型の電力用半導体装置を提供することを目的とする。
上記目的を達成するために、本発明に係る電力用半導体装置は、セラミック基材と、セラミック基材の上面に設けられた導体層と、導体層の上面に接合された電力用半導体素子と、電力用半導体素子の上面であって終端部を除いた領域に接合された主端子と、電力用半導体素子の周りを囲むように導体層の上面に接着された枠部材と、枠部材の内側に充填され、少なくとも電力用半導体素子と主端子との接合領域を封止する封止樹脂とを備える。枠部材と電力用半導体素子との間であって導体層の上面には、封止樹脂より小さい線膨張係数を有する低熱膨張材が接合されている。
また、本発明に係る電力用半導体装置の製造方法は、セラミック基材の上面に導体層を設ける工程と、導体層の上面に電力用半導体素子を接合する工程と、電力用半導体素子の上面であって終端部を除いた領域に主端子を接合する工程と、電力用半導体素子の周りを囲むように、導体層の上面に枠部材を接着する工程と、枠部材の内側に封止樹脂を充填し、少なくとも電力用半導体素子と主端子との接合領域を封止する工程と、枠部材と電力用半導体素子との間であって導体層の上面に、封止樹脂より小さい線膨張係数を有する低熱膨張材を接合する工程とを含む。低熱膨張材を接合する工程は、電力用半導体素子を接合する工程または主端子を接合する工程と同時に実施する。
本発明によれば、枠部材と封止樹脂との界面に生じる剥離進展が抑制されることなどにより、高温動作に対応可能であって、信頼性の高い、小型の電力用半導体装置が実現される。また、工程数を増加させることなく、当該電力用半導体装置を製造することが可能となる。
本発明の実施の形態1に係る電力用半導体装置の平面図(a)と、そのA−A線断面図(b)である。 本発明の実施の形態2に係る電力用半導体装置の図1(b)に対応する断面図である。 本発明の実施の形態3に係る電力用半導体装置の図1(b)に対応する断面図である。 本発明の実施の形態4に係る電力用半導体装置の平面図(a)と、そのA−A線断面図(b)である。 本発明の実施の形態5に係る電力用半導体装置の平面図(a)と、そのA−A線断面図(b)である。 本発明の実施の形態6に係る電力用半導体装置の平面図(a)と、そのA−A線断面図(b)である。 電力用半導体装置を製造する際の樹脂の流動方向を示す図である。
本発明の実施の形態に係る電力用半導体装置について、以下で図面を参照しながら説明する。各図において、同一または同様の構成部分には同一の符号を付している。また、方向を表す用語「上」、「下」、「上面」、「下面」などは、図面中の方向を特定するための便宜的なものであり、使用時での装置の設置方向を限定するものではない。
実施の形態1.
図1(a)は、本発明の実施の形態1に係る電力用半導体装置の平面図である。図1(b)は、図1(a)のA−A線断面図である。
電力用半導体装置1は、図1に示すように、回路基板2と、電力用半導体素子(以下、単に半導体素子という)3a,3bと、電極端子6a,6b,7と、配線部材9と、枠部材10と、封止樹脂12と、低熱膨張材15などを備えている。以下、これらの構成について具体的に説明する。
回路基板2は、熱伝導性に優れたセラミック基材2iと、セラミック基材2iの両面に設けられた導体層2a,2bとから構成されている。半導体素子3a,3bが実装された回路基板2の主面(回路面)に設けられた導体層に符号2aを付し、回路面の反対側の主面(放熱面)に設けられた導体層に符号2bを付している。図1(b)に示すように、導体層2a,2bのサイズは、セラミック基材2iの全面に接合されるサイズでなく一定の領域を覆うサイズでもよい。
セラミック基材2iとしては、窒化アルミニウム(AlN)、窒化珪素(Si)、酸化アルミニウム(Al)など、絶縁性でかつ熱伝導性に優れた材料が好ましい。基材2iの厚さは、産業的には例えば0.3mmから1mm程度とされる。導体層2a,2bとしては、例えば銅、アルミニウム、あるいは銅とアルミニウムの積層体など、熱伝導性、導電性に優れた材料を用いることができる。導体層2a,2bは、ろう付け、拡散接合などにより基材2iに固着されている。導体層2aと導体層2bの厚さは、産業的には例えば0.2mmから1mm程度とされる。その厚さが大きいほど、半導体素子3a,3bからの放熱性が高まる一方で、基材2iに対する熱応力も高まる。装置の破壊を防止するためにはマージンを大きく確保する必要があり、実用上は0.3mm程度の厚さが用いられる。
半導体素子3a,3bは、接合層8b,8dを介して導体層2aの上面に接合されている。半導体素子3a,3bは、電力用半導体装置1の用途に応じて適宜選択される。一例として、半導体素子3aはIGBT(絶縁ゲート型バイポーラトランジスタ)、MOSFET(金属酸化膜半導体電界効果トランジスタ)などであり、半導体素子3bはFWD(フリーホイールダイオード)などである。例えばIGBTの場合、その上面(表(おもて)面)には制御電極のゲート電極と主電極のエミッタ電極とが形成され、下面(裏面)には主電極のコレクタ電極が形成される。以下、回路基板に接合されない側の半導体素子の面(図1では上面)に形成される電極を表面電極と記載する。
半導体素子3としては、シリコンが用いられるのが一般的であるが、炭化ケイ素(SiC)、窒化ガリウム(GaN)系材料、ガリウムヒ素(GaAs)、ダイヤモンドなどのワイドバンドギャップ半導体材料を主成分とする材料を用いてもよい。ワイドバンドギャップ半導体材料を用いることにより、高温動作が可能となり、更には、例えばスイッチング周波数を増加させて装置1全体を小型化することも可能となる。
接合層8b,8dとしては、例えば、はんだ、銀(Ag)導体、銅(Cu)導体など、導電性に優れ、かつ半導体素子3a,3bを機械的に固着可能な金属系の材料が用いられる。ここで、再結晶温度以上の温度条件で金属を使用していると、結晶粒界が拡散により移動して結晶粒が粗大化し、金属疲労に対して弱くなるという性質がある。それゆえ、半導体素子3a,3bに直接に接する場所に配置された接合層8b,8dとしては、素子の動作温度が高まったときの接合層の信頼性を高める観点から、特に銀のような高融点材料を用いることが好ましい。
電極端子6a,6bは、半導体素子3a,3bの主電極(図示せず)に接続される主端子であり、以下では主端子6a,6bと記載する。主端子6aは、接合層8a,8cを介して半導体素子3a,3bの上面の主電極に電気的に接続されている。後述するように、主端子6aは半導体素子3a,3bの終端部を除いた領域に接合されている。主端子6aの他端は、封止樹脂12から装置1の外部へ延出している。主端子6bの一端は、接合層8eを介して導体層2aに接合され、半導体素子3a,3bの下面の主電極に電気的に接続されている。
接合層8a,8cとしては、産業的な観点では、接合時の加熱温度が低い点で、はんだなどの低融点材料が好ましい。しかし、上記の通り、信頼性を保証できる期間を長期化させる観点では、接合中の融点は充分に高いことが好ましい。これらの要求を満たすために、接合時には低融点でかつ接合中に融点が上昇する材料、例えば銀焼結(Agシンター)材、銅焼結材、銅−錫(CuSn)金属間化合物材などの材料を用いることが好ましい。
電極端子7は、半導体素子3aに制御信号を送信する制御端子であり、以下では制御端子7と記載する。図1(a)に示すように、制御端子7は複数個存在し、各制御端子7の一端は、配線部材9を介して、半導体素子3aの上面の制御電極(図示せず)に電気的に接続されている。
主端子6bと制御端子7は、図1(b)に示すように、インサート成形により枠部材10と一体化されている。主端子6bは、回路基板2の回路面に平行になるようにその一端が折り曲げられ、枠部材10から露出している。露出した部分のうち、回路面に対向する面が接合層8eを介して導体層2aに接合されている。制御端子7も同様に、回路基板2の回路面に平行になるようにその一端が折り曲げられているが、回路面に対向する面は枠部材10で覆われており、その反対側の枠部材10から露出した面に、上記の配線部材9が接合されている。
主端子6a,6b、制御端子7としては、例えば銅、銅合金など、導電性に優れ、産業的に使いやすい材料が好ましい。特に主端子6aは、半導体素子3で発生した熱を周囲の封止樹脂12に拡散させ、あるいは装置1の外部に伝達する機能を有するため、その材料として、銅のような熱伝導率が高い材料が好ましい。主端子6aの厚さを増加させると半導体素子3への熱応力が大きくなり、逆に減少させた場合には、通電時の電気抵抗による抵抗発熱が増大する。それゆえ、主端子6aについては適切な厚み選択が必要であるが、例えば0.2mmから1mm程度とされる。また、必要に応じて、主端子6aに穴を開けるなどして見かけの剛性を低下させ、熱応力を低減させる手法も有効である。また、接合材8eとしては、接合材8b,8dと同一の材料を用いることができる。
なお、以上で説明した主端子6a,6b、制御端子7の配線を含む回路構造は、半導体素子3a,3bを使用する態様に応じて適宜変更される。
配線部材9は、半導体素子3aの制御電極と制御端子7とを電気的に接続している。配線部材9はボンディングワイヤである必要はなく、ボンディングリボンでもよいし、他の構成でもよい。配線部材9としては、アルミニウム、銅、金など、導電性に優れた材料を用いることができる。
枠部材10は、図1(a)に示すように、半導体素子3a,3bの周りを囲むように設けられ、導体層2aの外周を覆っている。枠部材10としては、射出成形可能で成形性が良く、耐熱性に優れた樹脂材料が好ましい。当該樹脂材料としては、例えばポリフェニレンサルファイド(以下、PPSと記載する)、液晶ポリマー樹脂、フッ素系樹脂などが好ましい。枠部材10は、封止樹脂12と同様に、セラミックの基材2iよりも導体層2aに近い線膨張係数を有することが好ましい。そして、枠部材10は、回路基板2の回路面のうち、セラミック基材2iよりも枠部材10に近い線膨張係数を有する導体層2aの外周部に、接着剤11を用いて接着される。
このようにして、回路基板2の回路面のうち、回路部材が実装される部分(導体層2aの領域)の空間が、枠部材10により囲まれる。その囲まれた空間は、封止樹脂12を用いて所定高さまで充填されている。これにより、主端子6a,6b、制御端子7のうち装置1から外部へ延出した部分を除いて、半導体素子3a,3bを含む回路面の上の回路部材が封止樹脂12によって封止されることになる。なお、主端子6a,6b、制御端子7のうち装置1から外部へ延出した部分は、外部のスイッチング電源(図示せず)、他の電力用半導体素子などに接続される。
封止樹脂12は、枠部材10の内側、すなわち導体層2aと枠部材10とで囲まれた領域に充填され、半導体素子3a,3bなどの回路部材を封止している。封止樹脂12は、例えば10GPa以上の高い弾性率を有し、かつ、セラミック基材2iよりも導体層2aに近い線膨張係数を有する。封止樹脂12としては、例えばエポキシ樹脂のように、弾性率が高く、熱膨張、熱収縮を抑制する効果がある樹脂を用いることができる。
なお、封止樹脂12として、エポキシ樹脂の他、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、アクリル樹脂などに、溶融シリカなどのセラミック粒子をフィラーとして混入し、線膨張係数および弾性率を調整した材料を用いることもできる。このようにして、枠部材10などの線膨張係数も同様に制御できる。
低熱膨張材15は、枠部材10と半導体素子3aとの間であって導体層2aの上面に、接合層16を介して接合されており、封止樹脂12と枠部材10の動きを抑制するようになっている。図1(a)に示すように、低熱膨張材15は、枠部材10と半導体素子3aとの間で、配線部材9が施された辺に対向配置されることが好ましい。図1(b)で説明すると、平面視では、低熱膨張材15と複数の配線部材9とが交差して重なることが好ましい。
低熱膨張材15としては、封止樹脂12より線膨張係数の小さい材料が用いられる。具体的には、FeとNiの合金であるインバー(invar)材、Cuとインバー材との複合材であるCIC(Copper-Invar-Copper)材、CuとMoとの複合材であるCuMo材、AlとSiCの複合材であるAlSiC材など、0.1ppm/Kから10.0ppm/Kの線膨張係数を実現できる材料が好ましい。低熱膨張材15が設けられることにより、高温時に枠部材10と封止樹脂12との線膨張係数の差に起因して熱応力が生じ、剥離を引き起こすことを抑制できる。これについて、詳細は後述する。
以上で説明した構成に加えて、回路基板2の吸熱面側では、導体層2bの下面に冷却部材4が接合されている。このように、電力用半導体装置は冷却部材とセットで用いられることが多い。冷却部材4の下面には、放熱フィン4aが取り付けられている。このような構造の代わりに、内部を冷媒が流通する冷却ジャケットなどを冷却部材4として用いてもよい。
冷却部材4としては、例えばアルミニウム、銅、銅モリブデン(CuMo)合金、SiC/Al(SiC繊維強化アルミニウム)のような熱伝導率が高い材料が用いられる。ただし、セラミック基材2iを含む回路基板2などの半導体素子3a,3bが搭載された部分と冷却部材4との線膨張係数の差が大きいと、接合層5に加わる応力が大きくなる。それゆえ、要求される信頼性が高い場合には、冷却部材4として、CuMo、SiC/Alといった線膨張係数の小さい材料を用いることが好ましい。
接合層5としては、放熱性が高く長期劣化の少ない材料が好ましい。ただし、接合層5と半導体素子3a,3bとの間には回路基板2が介在しているため、接合層5の最大到達温度は少なくとも半導体素子3より低くなる。それゆえ、接合層5としてはんだなどを用いた場合でも、電力用半導体装置1は充分に実用に耐え得る。接合層5として、より高温動作での耐久性を達成できる他の材料、例えば銀焼結材、銅焼結材、銅錫(金属間化合物)材を用いてもよい。
冷却部材4の上面(吸熱面)には、回路基板2を囲む枠状体として、第2の枠部材13が接着剤(図示せず)を用いて接着されている。第2の枠部材13と冷却部材4とで囲まれた空間は、回路基板2の導体層2aに達する高さまで、第2の封止樹脂14で封止されている。これにより、セラミック基材2iと導体層2a,2bとの接合界面の端部が、絶縁性の第2の封止樹脂14で覆われ、接合界面の端部に生じる電界集中箇所に対して適切な絶縁性が維持されることになる。
第2の枠部材13は、例えば枠部材10と同一の材料で構成されてもよい。第2の封止樹脂14は、例えば封止樹脂12と同一の材料で構成されてもよいが、絶縁性と密着性が得られればよく、好ましくはシリコーンゲルなど流動性の高い樹脂とされる。第2の封止樹脂14として流動性の高い樹脂を用いた場合には、第2の枠部材13が設けられることが好ましいが、流動性の低い樹脂を用いた場合には、第2の枠部材13を省略してもよい。
次に、電力用半導体装置1の製造方法について例示的に説明する。
まず、接合層8b,8dを用いて、導体層2aの上面に半導体素子3a,3bを接合する(工程S1)。次に、半導体素子3a,3bの表面電極の上の、接合層8a,8cを設ける位置と、導体層2aの上の接合層8eを設ける位置とにはんだ材を載置する(工程S2)。次に、インサート成形により主端子6bと制御端子7が内蔵された枠部材10を、導体層2aの上面に接着する(工程S3)。次に、はんだ材の上に主端子6a,6bを載置し、加熱する(工程S4)。工程S4での加熱により、主端子6aと半導体素子3a,3bとの間に介在する接合層8a,8c、主端子6bと導体層2aとの間に介在する接合層8eが形成される(工程S5)。
次に、半導体素子3aの制御電極と制御端子7に、配線部材9を例えば超音波接合して電気的に接続する(工程S6)。このようにして、回路基板2の上に必要な回路部材が実装される。
最後に、導体層2aと枠部材10で囲まれた領域に、例えばエポキシ系の接着剤もしくはポッティング材を満たして硬化させ、封止樹脂12を設ける(工程S7)。このようにして、半導体素子3a,3bおよびこれらの表面電極などが、封止樹脂12によって確実に覆われ、機械的に拘束されることになる。
半導体素子3a,3bを接合する工程S1で、接合層16を用いて同時に低熱膨張材15を接合することにより、工程数を増加させることなく低熱膨張材15を設けることができる。あるいは、工程S2に合わせて低熱膨張材15と接合層16を導体層2aの上面に載置し、続いて工程S3,S4を実施することによっても、工程数を増加させることなく低熱膨張材15を設けることができる。後者の場合、工程S4の終了と同時に接合層16が形成されることになる。
なお、工程S1の前に予め冷却部材4の上に回路基板2を接合し、第2の枠部材13を接着し、第2の封止樹脂14を充填することで、図1の構成全体を製造可能である。第2の封止樹脂14として封止樹脂12を用いる場合には、第2の封止樹脂14の充填を工程S7と同時に実施することにより、工程を1つ省略できる。
次に、電力用半導体装置1の動作および得られる効果について、一般的な電力用半導体装置の動作と比較して説明する。なお、本実施形態1に係る電力用半導体装置1と区別するために、一般的な電力用半導体装置をパワーモジュールと呼ぶ。また、パワーモジュールに備えられる電力用半導体素子をパワーチップと呼ぶ。
パワーモジュールは、例えば、モータなどを駆動するインバータに用いられる。モータを駆動するとパワーチップで損失が生じる。この損失による温度上昇が、はんだのような接合材の融点を超えた場合、接合は充分に維持されずにパワーモジュールは故障してしまう。また、パワーチップが高温、例えば約370℃に達すると、絶縁性が失われてパワーチップ自体が破壊されるおそれもある。さらに、モータなどの負荷の増減に起因して温度変化が生じると、パワーモジュール内部の接合部(接着部)に熱応力が生じる。温度変化が繰り返されると接合部(接着部)が劣化し、破壊するという現象も生じうる。このようにパワーモジュールでは、長期使用に対する寿命が不可避的に存在する。それゆえ、パワーモジュールを安全に使用できる期間をユーザに保証するためには、モジュールの寿命設計を行う必要がある。
上記の通り、パワーモジュールでは、パワーチップ自体が発熱源となり、その周辺が最も高温に至る。それゆえ、パワーチップ周辺、特に接合部の寿命を最も厳しく管理する必要がある。パワーチップの表面電極には、通電経路を確保するための電極端子(本実施形態1における主端子6aに対応)が接合され、配線に用いられるボンディングワイヤ(本実施形態1における配線部材9に対応)が接合される。
まず、パワーチップと電極端子との接合部について考察する。
パワーチップの主面の終端部には、ガードリングと呼ばれる、パワーチップの終端部に生じる電界を緩和する構造が形成され、スイッチオフ時などに絶縁性が維持されるようになっている。このガードリングの存在により、パワーチップの全面にわたって電極端子を接合することはできず、接合材を介して終端部以外の部分に接合される。それゆえ、パワーチップの表面電極には、電極端子が接合された領域と接合されない領域(終端領域)とが存在し、電極端子と接合材とは、パワーチップの表面電極に対して一定の角度で付着した状態となる。
このような角度変化が生じた部分には、概して応力集中が起こりやすいことが知られている。逆に、電極端子が表面電極の全面に均一に接合された場合、応力集中は起こりにくい。それゆえ、パワーチップの表面電極の上には、電極端子との接合部に「境界部」が存在し、当該境界部で応力集中が起こることになる。このような応力集中が起こる結果、応力が塑性域に入るといわゆる低サイクル疲労のモードで劣化が進むことになる。
応力が塑性域に入ると、代表的な現象として、応力集中部で亀裂が発生する。具体的には、まず応力集中部で塑性変形が発生すると、応力集中部の表面に凹みが形成される。凹みが形成されると、さらに応力集中が大きくなり、凹みを起点として微小な裂けが生じて亀裂に至る。一旦応力集中部に亀裂が発生すると、応力サイクルに応じて生じる塑性変形により徐々に亀裂が進展し、ついには表面電極の脱落に至ることもある。一般に、このようなメカニズムにより金属疲労が進む。金属疲労を引き起こす応力集中は、上記の通り、スイッチング素子などのパワー半導体素子においては避けられない現象である。
ただし、パワーモジュールがエポキシ樹脂のような弾性率の高い樹脂で封止された場合には、この応力集中はある程度緩和されることが判っている。
次に、パワーチップとボンディングワイヤ(以下、ワイヤと記載する)との接合部について考察する。
円筒形のワイヤをパワーチップの表面に接合した場合、ワイヤの延長方向の接合界面端部には未接合部が生じるところ、その未接合部の断面形状において、楔形状の切欠きが生じる。このような楔形状の切欠きが生じた位置では、非常に応力集中が生じやすい。このような切欠きでの応力集中は、円筒形のワイヤに限らず、ボンディングリボンなど、配線部材を曲げて平面に接合する場合には、避けられない現象である。
ただし、パワーモジュールが、エポキシ樹脂のような弾性率の高い樹脂で封止された場合には、楔形状の切欠きでの応力集中が抑制されることが判っている。例えば、パワーサイクル試験と呼ばれる通電試験によって生じる温度サイクルに対するパワーモジュールの寿命が3倍以上となった例も存在する。
シリコーンゲルなどによる封止の場合、パワーチップとワイヤとの接合部(接合界面)が長期信頼性試験による破断箇所となる。上記の通り、弾性率の高い封止樹脂を用いることにより、円筒形のワイヤが平面に押し付けられて生じる応力集中は抑制される。このとき、封止樹脂とワイヤとの線膨張係数の差に起因して、ワイヤの全長の伸縮を封止樹脂が妨げるような熱応力がワイヤの発熱に応じて発生し、今度はワイヤのループの途中またはネック部が応力集中部となる。それでも、シリコーンゲルなどによる封止の場合に比べて、ユーザに信頼性を保証できる期間を充分に長期化できる。なお、弾性率の高い封止樹脂で封止した場合、アルミワイヤを用いたワイヤボンディングでなく、銅電極をパワーチップの表面電極にはんだ付けした場合にも、はんだ層の亀裂進展を抑制できる。この場合、パワーチップの寿命がアルミワイヤの場合の10倍程度に向上した例も存在する。
以上のように、パワーモジュールをエポキシ樹脂のような弾性率の高い樹脂で封止することで、パワーチップとワイヤとの接合部に生じる応力集中、パワーチップと電極端子との接合部に生じる応力集中をある程度緩和できることが判っている。このとき、パワーモジュールがシリコーンゲルなどの弾性率の低い樹脂で封止された場合、絶縁性は保たれ、パワーチップへの異物の付着は防止できるといった効果はあるものの、熱応力を緩和する効果はほとんど得られない。なお、熱膨張、熱収縮を抑制する効果を充分に発揮させるためには、封止樹脂の弾性率が金属の1/10程度であることが好ましい。本実施形態1では、封止樹脂12の弾性率を10Gpa以上に設定しており、充分な効果が期待できる。
次に、弾性率の高い樹脂を用いた場合に生じる新たな課題について具体的に説明する。
回路基板の回路面には、回路基板の基材を構成するセラミック材料と電極端子を構成する金属材料とのように、線膨張係数が大きく異なる部材が存在する。このような構成においてパワーモジュールを小型化しようとする場合、樹脂の厚みが必然的に薄くなる。樹脂の厚みが薄いと、枠部材、電極端子、パワーチップなどの被封止部材が、それぞれの(近傍)領域での熱応力を支配することになる。このとき、電極端子などを拘束する高い弾性率を有する封止樹脂を用いた場合、それぞれの領域すべてに対応できるように封止樹脂の線膨張係数を合わせ込むことは困難となる。
このように、弾性率の高い樹脂で回路面を封止した場合、封止樹脂は線膨張係数の大きく異なる材料をまたぐことになる。このとき、線膨張係数の差に起因する新たな熱応力が生じ、枠部材と封止樹脂との境界、電極端子と封止樹脂との境界、ワイヤと封止樹脂との境界、あるいは封止樹脂そのものに、亀裂等の劣化が生じるおそれがある。
上記の線膨張係数の差に起因する熱応力を抑制するために、電力用半導体装置1では、回路基板2の回路面のうち、枠部材10で囲まれた導体層2aの内側の領域のみが封止樹脂12で覆われている。それゆえ、封止樹脂12は、主端子6a、導体層2aに対して線膨張係数が大きく異なるセラミック基材2iとの接触面を有しない。これにより、封止樹脂12の線膨張係数は、主端子6aおよび導体層2aとの相性を優先することができる。具体的に述べると、封止樹脂12の線膨張係数を、一般的に5ppm/K程度であるセラミック基材2iよりも、導体層2aおよび主端子6aを構成する金属(Cu:18ppm/K、Al:23ppm/K)に近い値に設定できる。
また、封止樹脂12は枠部材10の内側に充填され、枠部材10によって拡がりが制限されている。これにより、枠部材10により規定される高さ内に隙間なく封止樹脂12を充填でき、半導体素子3a,3bに接合された主端子6aおよび配線部材9に加わる熱応力を充分に抑制できる。さらに、半導体素子3a,3bの表面電極の上では、主端子6aと封止樹脂12との境界部分でも、実質的に線膨張係数を同一にすることができ、弾性率が所定値以上であって熱膨張、熱収縮を抑制する効果を有する部材が連なることになり、前述の応力集中を確実に軽減できる。
ここで、樹脂製の枠部材10自体には接着性がないため、枠部材10は接着剤11を用いて導体層2aに接着されるところ、前述の通り、枠部材10を構成する樹脂の線膨張係数は、好ましくは封止樹脂12と共に金属に近い値に調整される。しかしこのとき、封止樹脂12とセラミック基材2iとの線膨張係数の差が大きくなって、接合された枠部材10とセラミック基材2iとが剥離する可能性がある。一般に、セラミック基材2iの表面には沿面絶縁距離が確保されており、上記剥離が生じると、電界によって部分放電が生じて絶縁性が低下する。すなわち界面剥離が生じると、新たに生じた剥離面において沿面放電が発生しやすくなり、それまでの非剥離時に比べて大幅に耐電圧特性が小さくなるという問題が生じる。この場合、ユーザに信頼性を保証できる期間が極端に短くなってしまう。
一方、電力用半導体装置1において、枠部材10は導体層2aの上面に直接に接合されており、セラミック基材2iとは接しない。これにより、枠部材10と導体層2aとの線膨張係数を実質的に同一にすることができるため、応力の発生を抑え、剥離を生じる可能性を低下させることができる。
なお、この場合でも、導体層2aの上面から枠部材10が剥離すると、封止樹脂12も導体層2aから剥離することになる。この剥離が半導体素子3a,3bの表面を横切った場合、半導体素子3a,3bの破壊につながるおそれがあるが、本実施形態1の構成によれば、導体層2aの上面からの枠部材10の剥離も充分に抑制されることが種々の通電試験を通じて判っている。
次に、封止樹脂12の線膨張係数の異方性に起因する熱応力について説明する。
枠部材10には、PPSなどの樹脂を用いることが好ましい。しかし、PPSなどの樹脂には、成形時の流動方向と、当該流動方向に対して垂直な方向との間で、線膨張係数に異方性が存在することが知られている。特にPPSの場合、流動方向に対して垂直な方向では、高温(約150度)での線膨張係数が50ppm/Kから100ppm/K程度となるが、この場合、導体層2aの線膨張係数に合わせ込まれた封止樹脂(エポキシ樹脂の場合、18ppm/Kから25ppm/K程度)との間に大きな差が生じてしまう。
枠部材10の成形樹脂を側面から注入した場合の成形樹脂の流動方向を図7に示す。基本的に、成形樹脂の線膨張係数は、半導体素子3a,3bに対して(平面視で)垂直な方向(図中の鎖線矢印)で大きくなる傾向がある。一方で、封止樹脂12の線膨張係数は、封止樹脂12とこれらとの剥離を抑制する観点から、好ましくは、導体層2a、主端子6aに近い値とされる。それゆえ、異方性を考慮して、封止樹脂12の線膨張係数を、例えば50ppm/Kを超える大きい値とすることは好ましくない。
しかし、このように線膨張係数の差が生じた構成において実際のインバータ動作温度に準じた通電試験(例えば最大到達温度は40℃から150℃)を行うと、枠部材10と封止樹脂12との間に接着界面の剥離が生じた例も存在する。したがって、枠部材10と封止樹脂12との間に生じる熱応力を抑制する必要がある。
電力用半導体装置1では、枠部材10と半導体素子3aとの間に低熱膨張材15が接合されている。それゆえ、高温動作時に枠部材10が大きく膨張しようとする方向に対する熱膨張を妨げる働きが生じる。これにより、枠部材10と封止樹脂12との間に生じる熱応力を充分に抑制できる。
ここで、枠部材10の成形時の流動方向は、平面視の外周に沿って一周する方向である。一方、前述の通り、高温時に熱膨張が大きくなる方向は流動方向に対して垂直な方向であるが、電力用半導体装置1では、枠部材10から見て半導体素子3a,3bが搭載されている方向を指す。すなわち、枠部材10と半導体素子3aとの間に低熱膨張材15が配置されることにより高温時の熱膨張が抑制され、枠部材10と封止樹脂12との間の剥離進展を抑制できる。
枠部材10と封止樹脂12との間の接着界面の剥離が進展して最も問題となる可能性が高いのは、配線部材9の断線による動作機能の喪失である。前述の通り、配線部材9としては、アルミニウム、銅、金などを主材料としたワイヤボンディングを用いてもよい。この配線部材9は接続端子7に接続されており、一般に数mA程度の小さい制御電流しか流れないため、必要な線径も小さい。例えばアルミニウムワイヤの場合、線径は100μmから400μm程度で足りる。一方、半導体素子にワイヤボンドを適正に行うためには一定の接合領域を設ける必要があるところ、この接合領域は半導体素子3aの有効通電領域とならないため、可能な限り小さい線径のワイヤを用いて有効通電面積を稼ぎたいという事情がある。
それゆえ、電力用半導体装置1を構成する部材であって封止樹脂12により封止された部材の中でも、配線部材9は特に強度的に弱い部材となり、ワイヤボンド周辺部材から伝播して起こる剥離には充分な注意を払う必要がある。すなわち、封止直後には制御端子7、配線部材9および封止樹脂12が完全に密着していても、温度ストレスが繰り返し印加された場合には、最も応力が高くなる箇所から枠部材10と封止樹脂12の剥離が発生するおそれがある。
そして、剥離が次第に進展して配線部材9の付け根部まで到達した時に、制御端子7と配線部材9の接合界面に多大な熱ストレスが加わる。これにより、配線部材9ごと封止樹脂が持ち上げられて断線するおそれもある。
一方、本実施形態1では、低熱膨張材15が枠部材10と半導体素子3a,3bとの間で、信号配線が施されている辺に対して配置されることにより、制御端子7と配線部材9の接合界面に生じる熱ストレスを充分に抑制できる。
以上で説明したように、電力用半導体装置1では、枠部材10と封止樹脂12との界面に生じる剥離進展が抑制されることなどにより、高温動作に対応可能とし、信頼性を向上させることが可能となる。更には、樹脂の厚みを薄くして装置1を小型化することも可能となる。さらに、工程数を増加させることなく、当該電力用半導体装置1を製造することが可能となる。
以下、本実施形態1の変形例について説明する。
以上の説明では、インサート成形により制御端子7および主端子6bが枠部材10と一体化された構成について説明した。枠部材10によって封止樹脂12の領域が確保されるという効果を得る観点では、必ずしも制御端子7および主端子6bが枠部材10と一体化される必要はない。ただし、ワイヤボンディング技術を用いて配線部材9を半導体素子3と制御端子7とに接続した場合には、一体化しておくことで、安定性が高い状態でワイヤボンディングを実施できる。一般にワイヤボンディング工程では、複雑な電極押さえなどの技術を用いて半導体素子を安定にする必要があるところ、これを省略できるので、生産性が向上するという効果が得られる。
特に、枠部材10に埋め込まれた主端子6bと導体層2aとの間を接合することで、枠部材10と回路基板2との一体性を向上させている。しかし、少なくとも枠部材10内の領域に、セラミック基材2iよりも導体層2aおよび主端子6a,6b、制御端子7、配線部材9などの回路部材の線膨張係数に近く、回路部材を拘束できる封止樹脂12を用いて封止することにより、より信頼性の高い電力用半導体装置1を得ることができる。
すなわち、必ずしも枠部材10に主端子6bなどが埋め込まれている必要はなく、樹脂のみで構成されてもよい。この場合、枠部材10は回路部材と接するわけではないので、回路部材を拘束するような弾性率は必ずしも必要とされない。
また、以上の説明および図面では、1つの冷却部材4の上に1つの回路基板2が接合された構成について説明したが、これに限定されることなく、1つの冷却部材4の上に複数の回路基板2が接合されてもよい。特許請求の範囲では、1つの冷却部材の上に複数の回路基板2が接合された構成を「電力用半導体モジュール」としている。
例えばインバータを構成するパワーモジュールでは、インバータなどに通電するエネルギー量に応じた複数のパワーチップ、電極端子が搭載されたセラミック基板(本実施形態1での回路基板2に対応する)を冷却部材の上に複数個並べた構成が好ましい。インバータを三相駆動させるためには、IGBTとダイオードとからなる一対のパワーチップが搭載された少なくとも6枚のセラミック基板が必要となる。通電に必要なエネルギー量に応じて並列数を増加させると、冷却部材の上のセラミック基板の数はさらに増加する。
しかし、拘束力のある封止樹脂で複数のセラミック基板にわたって封止を行うと、樹脂硬化後の硬度が高いことに起因して、パワーモジュールに必要な使用温度範囲内であっても、温度スイングにより樹脂の収縮が発生するおそれがある。この収縮は、セラミック基板の数が増加するほど増大して樹脂が割れやすくなる傾向がある。樹脂に割れが生じると、上記の通り、はんだ層に対するパワーチップ表面の応力低減効果を充分に得ることができず、したがって期待される信頼性が向上する効果を充分に得ることができない可能性がある。
本実施形態1のように、回路基板2ごとに枠部材10を設けてその内部を封止樹脂12で封止すると共に、冷却部材4の上の回路基板2間の部分(枠部材10の外側部分)には、絶縁性を有しかつ拘束力を有しない第2の封止樹脂14を充填することで、上記の問題は解決する。
また、以上の説明および図面では、低熱膨張材15を直方体状(板状)に示しているが、必ずしも直方体状である必要はない。また、低熱膨張材15は断面が半円などである形状でもよく、この場合、配線部材9との接触のリスクを低減できることから、配線部材9のループ高さを低くして封止樹脂12の厚みを小さくすることができ、装置1全体の小型化、軽量化につながる。
実施の形態2.
図2は、本発明の実施の形態2に係る電力用半導体装置の図1(b)に対応する断面図である。図2において、実施形態1と同一または同様の構成には同一の符号を付し、詳細な説明を省略する。
図1(b)で、低熱膨張材15と配線部材9との間の封止樹脂12の厚みが大きければ、枠部材10と封止樹脂12との線膨張係数の差は依然として大きいままとなる。このとき、枠部材10が熱膨張する方向に低熱膨張材15が配置された場合、枠部材10の熱膨張を充分に抑制するためには、枠部材10に一体化された配線部材9の高さよりも低熱膨張材15の高さを高くすることが好ましい。すなわち、枠部材10の周辺には可能な限り低熱膨張材15を枠部材10の近傍の高さで配置することが好ましく、特に枠部材10の高さよりも高く配置することで、封止樹脂12と枠部材10との間に生じる熱応力を飛躍的に低減させ、剥離抑制効果を高めることが可能となる。
そこで、本実施形態2において、符号25を付した低熱膨張材は、図2に符号Xを付して示す配線部材9と制御端子7との接続位置、および、符号Yを付して示す配線部材9と半導体素子3aとの接続位置よりも上側まで延びている。これにより、枠部材10の熱膨張抑制効果をさらに発揮させることができる。
実施の形態3.
図3は、本発明の実施の形態3に係る電力用半導体装置の図1(b)に対応する断面図である。図3において、実施形態2と同一または同様の構成には同一の符号を付し、詳細な説明を省略する。
実施形態2で説明したように、封止樹脂12と枠部材10との間に生じる熱応力を低減させる観点では、低熱膨張材25は、枠部材10の高さよりも高く配置することが好ましい。しかし、低熱膨張材25の上には配線部材9が配置されているところ、低熱膨張材25を構成する材料は必ずしも電気絶縁性を有しないため、低熱膨張材25と導体層2aとの間の接合材が電気絶縁性を有しなければ、配線部材9と低熱膨張材25とを電気的に絶縁する必要がある。また、封止材料12は絶縁性であるが、電界強度のしきい値を超えると、内在する微小欠陥を起点にして放電破壊する事が知られており、配線部材9と導電性部材25との間には一定の距離を確保する必要がある。
すなわち、配線部材9のループの直下にある低熱膨張材25と導体層2aとが等電位に近い場合、配線部材9と低熱膨張材15との間で一定以上の距離を確保する必要が生じる。それゆえ、低熱膨張材15の高さを大きくしようとすると、必要な絶縁距離を加算した上でループ頂上部の高さが決定され、さらにループ頂上部から封止樹脂12の表面までの樹脂を加算して電力用半導体装置1の高さ方向のサイズが決定することになり、装置1の小型化が妨げられる。
そこで、本実施形態3において、低熱膨張材25は、電気絶縁性を有する接合層26を介して導体層2aの上面に固着される。これにより、配線部材9と低熱膨張材15との絶縁距離を考慮に入れる必要がなくなり、装置1の高さ方向のサイズを必要最小限まで低減できる。すなわち、本実施形態3によれば、枠部材10の熱膨張抑制効果を充分に発揮させつつ装置1を小型化できる。
実施の形態4.
図4は、本発明の実施の形態4に係る電力用半導体装置の平面図(a)と、そのA−A線断面図(b)である。図4において、実施形態1と同一または同様の構成には同一の符号を付し、詳細な説明を省略する。
図1から3では、低熱膨張材の形状を直方体状として図示した。また、説明してきた効果が最も発揮されるように、制御端子7の近傍に低熱膨張材を配置した。一方、枠部材10は導体層2aの外周を覆うように形成され、封止樹脂12は枠部材10の内側全体に充填されていることから、枠部材10と封止樹脂12との間全体にわたって低熱膨張材を設けることが考えられる。
そこで、本実施形態4では、図4(a)に示すように、平面視で半導体素子3a,3bの周りを囲むように符号45を付した低熱膨張材が設けられている。
本実施形態4によれば、枠部材10と封止樹脂12との間に剥離が生じた場合でも、その剥離の進展が抑制される。これにより、当該剥離が半導体素子3a,3b側まで進展して動作不良が発生することが抑制される。更には、当該剥離が半導体素子3a,3bの上面、下面の接合層8a〜8dにまで進展し、封止樹脂12による拘束効果が無くなって接合部の信頼性が著しく低下することが防止される。その結果、ひいてはユーザに信頼性を保証できる期間を長期化させることができる。
図4(a)では、平面視で低熱膨張材45をリング状(四角リング状)に図示しているが、必ずしも閉じたリングである必要はない。
実施の形態5.
図5は、本発明の実施の形態5に係る電力用半導体装置の平面図(a)と、そのA−A線断面図(b)である。図5において、実施形態1と同一または同様の構成には同一の符号を付し、詳細な説明を省略する。
低熱膨張材による枠部材10の熱膨張抑制効果を持続させる観点では、低熱膨張材の上面と封止樹脂12との密着性が高いことが好ましい。密着性を向上させるために、例えばシランカップリング剤やポリイミドなどを用いてプライマ処理のようなコーティング処理を行うことも考えられる。しかしこの場合、工程数が増加し、それに伴って加工費が増大してしまう。
そこで、本実施形態5では、符号55を付した低熱膨張材の上面から下面に向けて、貫通していない不連続な窪み55aが設けられている。窪み55aは特許請求の範囲の「凹部」の一例に相当する。また、図5(b)に示すように、窪み55aは、蟻溝型、蛸壺型のように、その入口(上面側)の面積が底面(下面側)の面積よりも小さい形状とされることが好ましい。
本実施形態5によれば、封止樹脂12が低熱膨張材55の窪み55aに入り込み、アンカー効果が発揮され、低熱膨張材と封止樹脂との密着性が飛躍的に向上する。すなわち、低熱膨張材55の上面と封止樹脂12との間に生じるせん断方向の応力が低減され、低熱膨張材55による枠部材10の熱膨張抑制効果を持続することが可能になる。
実施形態1で説明した装置1の製造方法において、低熱膨張材は、予め所定の金型を用いてプレス成形を用いて準備できる。本実施形態5で、低熱膨張材55に窪み55aを設ける工程は、上記低熱膨張材55をプレス成形する工程に、窪み55a用の金型を用いたプレス工程を1工程から3工程だけ追加して実施可能である。それゆえ、生産性を大きく阻害することなく、飛躍的に密着性を向上させることが可能となる。
なお、図5(a)に示すように、窪み55aの形状は平面視で円形としているが、金型の形状に応じて適宜変更できる。
実施の形態6.
図6は、本発明の実施の形態6に係る電力用半導体装置の平面図(a)と、そのA−A線断面図(b)である。図6において、実施形態1と同一または同様の構成には同一の符号を付し、詳細な説明を省略する。
実施形態5で説明したように、低熱膨張材による枠部材10の熱膨張抑制効果を持続させる観点では、低熱膨張材と封止樹脂12との密着性を向上させることが好ましい。
そこで、本実施形態6では、符号65を付した低熱膨張材の上面から下面に向けて、貫通していない直線状の溝65aが設けられている。溝65aの本数は任意である。溝65aは特許請求の範囲の「凹部」の一例に相当する。これにより、封止樹脂12が低熱膨張材65の溝65aに入り込み、上記アンカー効果が発揮でき、飛躍的に密着性を向上させることが可能となる。なお、実施形態5と同様に、溝65aの入口(上面側)の幅が底面(下面側)の幅よりも小さい形状とされることにより、さらにアンカー効果が大きく発揮される。
特に、本実施形態6では、予め押出成形などにより厚肉部と薄肉部を成形したものを所定の長さに個片化する非常に生産性の高い工法で、低熱膨張材65を成形できる。
以上で説明した各実施の形態の構成は、電力用半導体装置1に要求される信頼性などに応じて、自由に組み合わせ、あるいは変形、省略されてもよい。
1 電力用半導体装置、 2 回路基板、 2i セラミック基材、 2a,2b 導体層、 3a,3b 電力用半導体素子、 4 冷却部材、 4a 放熱フィン、 5 接合層、 6a,6b 主端子、 7 制御端子、 8a〜8e 接合層、 9 配線部材、 10 枠部材、 11 接着剤、 12 封止樹脂、 13 第2の枠部材、 14 第2の封止樹脂、 15,25,45,55,65 低熱膨張材、 55a 窪み、 65a 溝、 16,26 接合層。

Claims (10)

  1. セラミック基材と、
    前記セラミック基材の上面に設けられた導体層と、
    前記導体層の上面に接合された電力用半導体素子と、
    前記電力用半導体素子の上面であって終端部を除いた領域に接合された主端子と、
    前記電力用半導体素子の周りを囲むように前記導体層の上面に接着された枠部材と、
    前記枠部材の内側に充填され、少なくとも前記電力用半導体素子と主端子との接合領域を封止する封止樹脂とを備え、
    前記枠部材と電力用半導体素子との間であって前記導体層の上面には、前記封止樹脂より小さい線膨張係数を有する低熱膨張材が接合されたことを特徴とする電力用半導体装置。
  2. 前記電力用半導体素子に制御信号を送信する制御端子と、
    前記制御端子と前記電力用半導体素子とを電気的に接続する配線部材とを備え、
    前記低熱膨張材は、前記導体層の上側から見て、前記配線部材と重なる位置に設けられたことを特徴とする、請求項1に記載の電力用半導体装置。
  3. 前記低熱膨張材は、前記配線部材と制御端子との接続位置および前記配線部材と電力用半導体素子との接続位置よりも上側まで延びることを特徴とする、請求項2に記載の電力用半導体装置。
  4. 前記低熱膨張材は、電気絶縁性の接合材を介して前記導体層に接合されたことを特徴とする、請求項1から3のいずれか1項に記載の電力用半導体装置。
  5. 前記低熱膨張材は、前記導体層の上側から見て、前記電力用半導体素子の周りを囲むように設けられたことを特徴とする、請求項1から4のいずれか1項に記載の電力用半導体装置。
  6. 前記低熱膨張材は、板状であって、前記導体層に接合された第1面と、第1面に対向して前記封止樹脂に接する第2面とを有し、
    前記低熱膨張材の第2面から第1面に向けて、貫通しない凹部が設けられたことを特徴とする、請求項1から5のいずれか1項に記載の電力用半導体装置。
  7. 前記電力用半導体素子は、ワイドバンドギャップ半導体材料から形成されたことを特徴とする、請求項1から6のいずれか1項に記載の電力用半導体装置。
  8. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム、ガリウム砒素およびダイヤモンドからなる群から選択された材料を主成分とすることを特徴とする、請求項7に記載の電力用半導体装置。
  9. 請求項1から8のいずれか1項に記載の電力用半導体装置を複数個備えた電力用半導体モジュールであって、
    各前記セラミック基材の下面に設けられた第2の導体層と、
    各前記第2の導体層の下面に接合された1つの冷却部材と、
    前記複数個の電力用半導体素子の周りを囲むように、前記冷却部材の上に接着された第2の枠部材と、
    前記第2の枠部材の内側に充填された第2の封止樹脂を備えたことを特徴とする、電力用半導体モジュール。
  10. セラミック基材の上面に導体層を設ける工程と、
    前記導体層の上面に電力用半導体素子を接合する工程と、
    前記電力用半導体素子の上面であって終端部を除いた領域に主端子を接合する工程と、
    前記電力用半導体素子の周りを囲むように、前記導体層の上面に枠部材を接着する工程と、
    前記枠部材の内側に封止樹脂を充填し、少なくとも前記電力用半導体素子と主端子との接合領域を封止する工程と、
    前記枠部材と電力用半導体素子との間であって前記導体層の上面に、前記封止樹脂より小さい線膨張係数を有する低熱膨張材を接合する工程とを含み、
    前記低熱膨張材を接合する工程は、前記電力用半導体素子を接合する工程または前記主端子を接合する工程と同時に実施することを特徴とする、電力用半導体装置の製造方法。
JP2013229284A 2013-11-05 2013-11-05 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法 Expired - Fee Related JP6157320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013229284A JP6157320B2 (ja) 2013-11-05 2013-11-05 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013229284A JP6157320B2 (ja) 2013-11-05 2013-11-05 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015090884A true JP2015090884A (ja) 2015-05-11
JP6157320B2 JP6157320B2 (ja) 2017-07-05

Family

ID=53194283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013229284A Expired - Fee Related JP6157320B2 (ja) 2013-11-05 2013-11-05 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6157320B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150587A1 (ja) 2016-03-02 2017-09-08 Jnc株式会社 低熱膨張部材用組成物、低熱膨張部材、電子機器、低熱膨張部材の製造方法
JP2020098885A (ja) * 2018-12-19 2020-06-25 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02130866A (ja) * 1988-11-10 1990-05-18 Fuji Electric Co Ltd 半導体装置
WO2013111276A1 (ja) * 2012-01-25 2013-08-01 三菱電機株式会社 電力用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02130866A (ja) * 1988-11-10 1990-05-18 Fuji Electric Co Ltd 半導体装置
WO2013111276A1 (ja) * 2012-01-25 2013-08-01 三菱電機株式会社 電力用半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150587A1 (ja) 2016-03-02 2017-09-08 Jnc株式会社 低熱膨張部材用組成物、低熱膨張部材、電子機器、低熱膨張部材の製造方法
JP2020098885A (ja) * 2018-12-19 2020-06-25 富士電機株式会社 半導体装置
CN111341731A (zh) * 2018-12-19 2020-06-26 富士电机株式会社 半导体装置
JP7247574B2 (ja) 2018-12-19 2023-03-29 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP6157320B2 (ja) 2017-07-05

Similar Documents

Publication Publication Date Title
JP5535469B2 (ja) 半導体装置の製造方法
JP6139330B2 (ja) 電力用半導体装置
JP5602077B2 (ja) 半導体装置
US9171773B2 (en) Semiconductor device
US20140264383A1 (en) Semiconductor device and manufacturing method of the same
JP6719643B2 (ja) 半導体装置及びその製造方法
US20120306086A1 (en) Semiconductor device and wiring substrate
JP6398270B2 (ja) 半導体装置
JP6057926B2 (ja) 半導体装置
JP5071719B2 (ja) 電力用半導体装置
JP6057927B2 (ja) 半導体装置
JP2013016629A (ja) 半導体モジュール
JP2007329362A (ja) パワーモジュール
JP6676079B2 (ja) 半導体装置およびその製造方法
JP2005191071A (ja) 半導体装置
JP2017028159A (ja) 半導体装置およびその製造方法
JP2006179538A (ja) 半導体パワーモジュール
JP2012015222A (ja) 半導体装置
JP6124810B2 (ja) パワーモジュール
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2017092389A (ja) 半導体装置
JP2007012831A (ja) パワー半導体装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP2019175989A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161014

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170606

R150 Certificate of patent or registration of utility model

Ref document number: 6157320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees