[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111341731A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111341731A
CN111341731A CN201911058565.4A CN201911058565A CN111341731A CN 111341731 A CN111341731 A CN 111341731A CN 201911058565 A CN201911058565 A CN 201911058565A CN 111341731 A CN111341731 A CN 111341731A
Authority
CN
China
Prior art keywords
terminal
semiconductor device
lead
semiconductor element
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911058565.4A
Other languages
English (en)
Inventor
井上大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111341731A publication Critical patent/CN111341731A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体装置。其抑制模具的运行成本并且使树脂密封时的气泡容易排出。包括：绝缘电路基板，半导体元件，引线端子，布线构件，外壳，以及密封树脂，其填充于由外壳划定的区域，对绝缘电路基板、半导体元件、布线构件以及端子部进行密封。在引线端子中，端子部的顶端自外壳的侧壁的内侧面沿着半导体元件的上表面方向突出，引线部的基部埋入于侧壁。在端子部与所述引线部之间，于外壳的侧壁的内侧面形成有锚固部。锚固部包含在自绝缘板的下表面朝向上表面的方向上配置的凹部或凸部。规定凹部或凸部的一对相对面平行。布线构件的一端连接于端子部的上表面。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
半导体装置具有设有IGBT(Insulated Gate Bipolar Transistor)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等半导体元件的基板，被用于转换器装置等。这种半导体装置通过在形成于绝缘基板的表面的金属箔上配置上述这样的半导体元件而构成。半导体元件例如借助焊锡等接合材料固定于金属箔上。绝缘基板和半导体元件的周围被外壳包围。
通常，在IGBT模块进行工作时，半导体元件的温度升高。因此，随着IGBT模块的工作时间变长，而半导体元件与基板之间、电力端子下的接合材料产生裂纹、与半导体元件接合的电线的劣化不断发展。为了防止这些情况，提案一种利用树脂对外壳内部的半导体元件进行密封的技术(例如参照专利文献1)。
在专利文献1中，为了防止密封树脂自外壳剥离，在外壳的内表面设有凹凸形状。该凹凸形状由横宽朝向外壳的横向的内侧变宽的凸部和横宽朝向外壳的横向的外侧变宽的凹部构成。而且，凹部的横宽朝向外壳的纵向的上侧变宽。
专利文献1：日本特开2015－162649号公报
发明内容
发明要解决的问题
然而，在专利文献1中，由于在上述凹凸形状具有锐角部分，因而存在外壳用模具的寿命缩短而模具的运行成本上升的问题。而且，由于在凹部存在狭小部，因而还存在填充了密封树脂时气泡难以排出的问题。
本发明即是鉴于这一点而做成的，其一个目的在于提供一种能够抑制模具的运行成本并且使树脂密封时的气泡容易排出的半导体装置。
用于解决问题的方案
本发明的一技术方案为一种半导体装置，该半导体装置包括：绝缘电路基板，其包含具有上表面和下表面的绝缘板、配置于所述上表面的第1金属层以及配置于所述下表面的第2金属层；半导体元件，其借助接合材料配置于所述第1金属层上；引线端子，其具有一端侧的端子部和另一端侧的引线部；布线构件，其将所述半导体元件与所述引线端子电连接；壳体，其具有在所述绝缘电路基板和所述半导体元件的周围配置的侧壁；以及密封树脂，其填充于由所述壳体划定的区域，对所述绝缘电路基板、所述半导体元件、所述布线构件以及所述端子部进行密封，在所述引线端子中，所述端子部的顶端自所述壳体的侧壁的内侧面沿着所述绝缘板的上表面方向突出，所述引线部的基部埋入于所述侧壁，在所述端子部与所述引线部之间，于所述壳体的侧壁的内侧面形成有锚固部，所述锚固部包含在自所述绝缘板的下表面朝向上表面的方向上配置的凹部或凸部，规定所述凹部或所述凸部的一对相对面平行，所述布线构件的一端连接于所述端子部的上表面。
发明的效果
根据本发明，能够抑制模具的运行成本并且使树脂密封时的气泡容易排出。
附图说明
图1是表示本实施方式所涉及的半导体装置的一个例子的剖面示意图。
图2A、图2B是示意性地示出了比较例和本实施方式所涉及的锚固部的立体图。
图3是表示本实施方式所涉及的半导体装置的另一例子的立体图。
图4A～图4F是表示变形例所涉及的锚固部的变化的立体图。
图5A是表示本实施方式所涉及的半导体装置的另一例子的俯视图。
图5B是从y方向观察图5A所示的半导体装置的剖面示意图。
图5C是从x方向观察图5A所示的半导体装置的剖面示意图。
图6是表示图5A～图5C所示的半导体装置的主电路的电路图。
附图标记说明
1、半导体装置；2、绝缘电路基板；3、半导体元件；4、锚固部；10、底板；11、外壳(壳体)；11a、侧壁；12、底壁部；12a、内侧面；13、纵壁部；13a、内侧面；14、锚固部；15、引线端子；15a、端子部；15b、引线部；16、密封树脂；17、凹部；17a、相对面；17b、内侧面；18、凸部；18a、侧面；19a、第2凹部；19b、第2凸部；20、绝缘板；21、第1金属层；22、第2金属层；40、凹部；40a、相对面；40b、内侧面；41、凸部；41a、侧面；42、狭小部；B、气泡；F、倒角部；S、接合材料；W1、布线构件；W2、布线构件。
具体实施方式
以下，对能够应用本发明的半导体装置进行说明。图1是表示本实施方式所涉及的半导体装置的一个例子的剖面示意图。此外，以下所示的半导体装置仅是一个例子，并不限定于此，而能够适当进行变更。
半导体装置1例如应用于功率模块等电力转换装置。如图1所示，半导体装置1包含绝缘电路基板2和配置于绝缘电路基板2的上表面的半导体元件3。半导体装置1还包含包围绝缘电路基板2和半导体元件3的周围的外壳11。而且，半导体装置1也可以包含底板10。底板10例如具有俯视矩形形状，由铜等的金属板形成。在底板10的表面例如施加有镀敷处理。底板10也可以具有冷却用的散热片。半导体装置1还可以代替底板10而具有包括底板、散热片以及夹套的冷却器。
绝缘电路基板2通过层叠金属层和绝缘层而构成，形成为比底板10的上表面小的俯视矩形形状。具体而言，绝缘电路基板2具有：绝缘板20，其包括上表面(一侧的面)和与上表面相反的一侧的下表面(另一侧的面)；第1金属层21，其配置于绝缘板20的上表面；以及第2金属层22，其配置于绝缘板20的下表面。绝缘板20的厚度、第1金属层21的厚度以及第2金属层22的厚度既可以相同，也可以各自不同。
绝缘板20由陶瓷等绝缘体形成，第1金属层21和第2金属层22例如由铜箔形成。第1金属层21构成与半导体元件电连接的电路层。第1金属层21具有平面，且具有覆盖绝缘板20的上表面的大致整体的俯视矩形形状。具体而言，第1金属层21的外缘部位于比绝缘板20的外缘部略靠内侧的位置。此外，在第1金属层21中，可以设置构成电路的电路图案。第1金属层21可以包含多个金属层。
第2金属层22具有平面，且具有覆盖绝缘板20的下表面的大致整体的俯视方形形状。具体而言，第2金属层22的外缘部位于比绝缘板20的外缘部略靠内侧的位置。
这样构成的绝缘电路基板2例如可以是DCB(Direct Copper Bonding)基板、AMB(Active Metal Brazing)基板。而且，绝缘板20可以使用氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等陶瓷材料形成。绝缘电路基板2可以配置于底板10的上表面中央。由此，在底板10上表面的外周部分形成环状的空间。
在绝缘电路基板2的第1金属层21的上表面配置有半导体元件3。半导体元件3例如由硅(Si)、碳化硅(SiC)等的半导体基板形成。半导体元件3例如为俯视矩形形状。相对于一个第1金属层21在长度方向上排列配置有两个半导体元件3。半导体元件3分别借助焊锡等接合材料S配置于第1金属层21上。由此，半导体元件3与第1金属层21电连接。
此外，作为半导体元件3，使用IGBT(Insulated Gate Bipolar Transistor)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等开关元件、FWD(FreeWheeling Diode)等二极管。而且，作为半导体元件3，也可以使用将IGBT和FWD一体化而成的RC(Reverse Conducting)－IGBT、对反偏压具有充分的耐性的RB(Reverse Blocking)－IGBT等。
两个半导体元件3利用布线构件W1电连接。各个半导体元件3经由布线构件W2与后述的引线端子15电连接。
此外，上述的各布线构件使用导电电线。导电电线的材质能够使用金、铜、铝、金合金、铜合金、铝合金中的任一种或它们的组合。而且，作为布线构件，还能够使用导电电线以外的构件。例如，作为布线构件，能够使用带状物。
外壳11为用于收纳绝缘电路基板2和半导体元件3的壳体。外壳11包括俯视组成边框形的侧壁11a。侧壁11a配置于绝缘电路基板2和半导体元件3的周围，划定后述的填充密封树脂16的区域。外壳11的侧壁11a可以包含将绝缘电路基板2的外周侧包围的环状的底壁部12和自底壁部12的上表面向上方延伸的纵壁部13。外壳11例如由合成树脂形成。外壳11例如可以由聚苯硫醚(PPS)等树脂成型。外壳11用的树脂除PPS以外，还能够从聚对苯二甲酸丁二醇酯(PBT)、聚丙烯酸丁酯(PBA)、聚酰胺(PA)、丙烯腈-丁二烯-苯乙烯(ABS)、液晶聚合物(LCP)、聚醚醚酮(PEEK)、聚丁二酸丁二醇酯(PBS)以及聚氨酯、硅等的绝缘性树脂中选择。而且，所选择的树脂也可以是两种以上的树脂的混合物。树脂中可以含有用于提高强度和/或功能性的填料(例如玻璃填料)。
底壁部12形成为与底板10的形状相对应的俯视四边环状。底壁部12在绝缘电路基板2的外周配置于底板10的上表面。底壁部12的外侧面与底板10的外缘部相连。底壁部12的内侧面12a设于相对于绝缘板20的外缘部空开了间隙的位置。而且，底壁部12的上表面与绝缘板20的上表面大致平行，且设于比绝缘电路基板2上的半导体元件3的上表面高的位置。
纵壁部13在侧壁11a向自绝缘板20的下表面朝向上表面的方向自底壁部12的外缘部向上方立起。纵壁部13的横向上的厚度小于底壁部12的横向上的厚度。更具体而言，纵壁部13的外侧面与底壁部12的外侧面相连，纵壁部13的内侧面13a位于比底壁部12的内侧面12a靠外侧的位置。纵壁部13的内侧面13a和底壁部12的上表面可以大致正交。在纵壁部13与底壁部12之间，于纵壁部13的内侧面13a形成有锚固部14，后述将详细说明。此外，纵壁部13既可以与底壁部12相同地呈俯视四边环状立起，也可以是自底壁部12的上表面局部立起的形状。在外壳11中，纵壁部13既可以通过与引线端子15一起一体成型进行设置，也可以通过双色成型进行设置。
如图1所示，外壳11的包含底壁部12和纵壁部13在内的在铅垂方向上剖切后的截面形成为字母L状。这样构成的外壳11使底壁部12的下表面与底板10的上表面相对，并借助例如粘接剂(未图示)进行粘接。
而且，在纵壁部13和底壁部12作为外部端子埋入有引线端子15。引线端子15相对于外壳11可以通过嵌入成型而一体化。引线端子15具有一端侧的端子部15a和另一端侧的引线部15b。在外壳11的内侧，端子部15a沿着与绝缘板20的上表面平行的方向延伸。端子部15a可以是平板状。引线部15b自端子部15a的端部向与绝缘板20的上表面垂直的方向立起。引线端子15的形状可以是剖视字母L状。
引线端子15的作为一端侧的端子部15a具有沿着半导体元件3的面方向的平板形状，自纵壁部13的基端朝向外壳11的内侧延伸。端子部15a在半导体元件3的厚度方向上具有规定厚度。而且，端子部15a的一部分埋入于底壁部12。具体而言，端子部15a以上表面相对于底壁部12露出的方式将下表面和侧面的一部分埋入于底壁部12。在露出的端子部15a的上表面连接有布线构件W2的一端。而且，端子部15a的顶端自底壁部12的内侧面12a略突出。
引线端子15的作为另一端侧的引线部15b与端子部15a的外侧的端部相连，且以自纵壁部13的基端向上方立起的方式弯折(参照图3)。引线部15b的向上方立起的大部分埋入于纵壁部13。而且，引线部15b的作为顶端的上端以规定的长度自纵壁部13的上表面突出。此外，引线部15b截面可以是多边形，也可以是圆形。而且，引线部15b可以是压配合销(press fit pin)。
此外，在图1中，以隔着半导体元件3相对的方式配置有两个引线端子15，但引线端子15的配置数量并不限定于此，而能够适当变更。引线端子15既可以是一个，也可以如后述图3所示，在半导体装置1的周向上排列配置多个。
利用密封树脂16密封由侧壁11a划定的外壳11的内部空间。具体而言，密封树脂16在外壳11的内侧对绝缘电路基板2、半导体元件3、布线构件W1、W2以及端子部15a进行密封。密封树脂16能够使用环氧树脂、硅凝胶。密封树脂16可以在外壳11内填充到高于后述的锚固部14的位置，而覆盖锚固部14。端子部15a的顶端的上表面和下表面可以利用密封树脂16固定。
另外，如上述的半导体装置所示，与装置的运转相对应地，半导体元件的温度上升，为了防止伴随着长期的运转而使布线构件、接合材料劣化，以往提案有一种利用密封树脂对外壳内进行密封的技术。
在这样的构造中，由于半导体装置的长期的运转，而使密封树脂膨胀收缩。可以想象，结果是在上述的布线构件、接合材料的连接部产生剪切应力，该连接部脱离。因此，密封树脂使用与硅等的半导体元件的线膨胀系数相对接近的环氧类的材质。
然而，由于在外壳的材质与密封树脂之间线膨胀系数之差较大，因而，可能产生由半导体元件的发热、外部环境的变化产生的热循环导致密封树脂自外壳剥离这样的其他的问题。因此，可能由于布线构件被切断、从由剥离产生的间隙吸湿导致半导体装置的可靠性降低。于是，采取例如期待锚固效果，而在零部件表面设置凹凸形状，来抑制外壳与密封树脂之间的剥离的对策。
参照图2A、图2B对该对策进行说明。图2A、图2B是示意性地示出了比较例和本实施方式所涉及的锚固部的立体图。具体而言，图2A是比较例所涉及的锚固部的立体图，图2B是本实施方式所涉及的锚固部的立体图。
如图2A所示，比较例所涉及的锚固部4由在外壳的内表面设置的凹凸形状构成。具体而言，锚固部4通过交替配置在纵向上延伸的凹部40和凸部41而构成。凹部40和凸部41在外壳的周向交替地排列配置。
凹部40的横宽(外壳的周向上的宽度(也可以称为左右宽度))随着自外壳的内侧去向外侧而变宽。而且，凹部40为楔形，凹部40的横宽随着在外壳的纵向上自下侧去向上侧而变宽。
相对于此，凸部41的横宽(外壳的周向上的宽度)随着自外壳的内侧去向外侧而变窄。而且，凸部41的横宽随着在外壳的纵向上自下侧去向上侧而变窄。
即，规定凹部40或凸部41的一对相对面40a互相倾斜地配置。一对相对面40a在外壳的周向、即凹部40或凸部41的宽度方向上相对。而且，一对相对面40a的靠外壳外侧的端部与凹部40的内侧面40b相连。
因此，在凹部40的角落和凸部41的角部形成有锐角部分。具体而言，相对面40a与内侧面40b所成的角成为锐角。而且，凸部41的侧面41a与相对面40a所成的角也成为锐角。
这样，若在外壳存在锐角部分，则外壳成型用的模具也产生锐角部分，因而存在磨损性升高、模具的运行成本上升的问题。而且，如图2A所示，在凹部40的下端形成有狭小部42。因此，还可能产生在外壳内填充了密封树脂时外壳的底部的气泡B受到该狭小部42的阻碍而难以向上方排出的问题。
于是，本申请发明人为了抑制模具的运行成本并且使树脂密封时的气泡容易排出而着眼于用于获得密封树脂的锚固效果的锚固部的形状，从而完成了本发明。
如图2B所示，本实施方式所涉及的锚固部14由在外壳11(未图示)的内表面设置的凹凸形状构成。具体而言，锚固部14通过交替配置纵向延伸的凹部17和凸部18而构成。凹部17和凸部18在外壳的周向上交替地排列配置。
凹部17的横宽(外壳的周向上的宽度(也可以称为左右宽度))自外壳的内侧到外侧相同。而且，凹部17的横宽也在外壳的纵向上自下侧到上侧相同。
同样地，凸部18的横宽(外壳的周向上的宽度)自外壳的内侧到外侧相同。而且，凸部18的横宽也在外壳的纵向上自下侧到上侧相同。
即，规定凹部17或凸部18的一对相对面17a以互相平行的方式配置。一对相对面17a在外壳的周向、即凹部17或凸部18的宽度方向上相对。而且，一对相对面17a的靠外壳外侧的端部与凹部17的内侧面17b相连。
根据这些结构，在凹部17的角落和凸部18的角部未形成锐角部分。具体而言，相对面17a与内侧面17b所成的角成为直角。而且，凸部18的侧面18a与相对面17a所成的角也成为直角。
因此，在外壳成型用的模具不产生锐角部分，能够降低模具的磨损性而延长寿命。该结果，能够抑制运行成本的上升。而且，由于在凹部17的下端不存在狭小部，因此，在外壳11内填充了密封树脂时，外壳的底部的气泡B容易自凹部17顺畅地排出。
这样，在本实施方式中，规定构成锚固部14的凹部17或凸部18的一对相对面17a平行。由此，能够增加密封树脂16(参照图1)与外壳11的内表面之间的接触面积而确保锚固效果，并且能够抑制模具的运行成本且使树脂密封时的气泡容易排出。
接着，参照图3对锚固部的布局进行具体说明。图3是表示本实施方式所涉及的半导体装置的另一例子的立体图。在图3中，将半导体装置的宽度方向定义为x方向，将深度方向定义为y方向，将高度方向定义为z方向。图示的x、y、z的各轴互相正交，构成右手系。为了方便说明，可能将x方向称作左右方向，将y方向称作前后方向，将z方向称作上下方向或纵向。这些用语可能根据半导体装置相对于外部装置的安装姿势而改变与xyz方向中的各个方向之间的对应关系。而且，在本说明书中，俯视是指从z轴的正方向观察半导体装置的上表面的情况。而且，图3所示的半导体装置具有与图1和图2B所示的锚固部基本相同的结构，相对于图1和图2B更具体地示出了锚固部的配置。因此，已说明过的结构由相同的附图标记表示，适当省略说明共同的结构。
如图3所示，沿着纵壁部13的横向(周向)排列配置有三个引线端子15。而且，锚固部14由在纵壁部13的内侧面13a形成的凹部17和凸部18构成。凸部18以与引线端子15相对应的方式配置有三个。具体而言，相对于每一个引线端子15各配置有一个凸部18。而且，凸部18以与引线部15b的埋入于纵壁部13内的部分相对的方式配置。在锚固部14中，凹部17可以包括在一对相对面17a中间与相对面17a连接的、与绝缘板20的上表面平行的底面。凸部18可以包括在一对相对面18a之间与相对面18a连接的、与绝缘板20的上表面平行的上表面。
即，凸部18俯视配置于向高度(z)方向立起的引线部15b与布线构件W2相对于端子部15a的连接部位之间。这样，通过根据引线端子15的位置设置锚固部14，能够进一步提高引线端子15(特别是端子部15a)附近的密封树脂16(参照图1)的密合性。该结果，能够在端子部15a与布线构件W2之间的连接部位处有效地防止布线构件W2的劣化。
而且，如图3所示，端子部15a的顶端比底壁部12的内侧面12a略朝向外壳的内侧(半导体元件3)突出。例如，在外壳11内填充有密封树脂16的状态下，由热循环导致的密封树脂16的剥离还可以自外壳11的底部展开。
如上所述，端子部15a的顶端自底壁部12突出，因而即使在端子部15a的下方产生了密封树脂16的剥离的情况下，该剥离也会在端子部15a的顶端的下表面侧被阻挡。因此，密封树脂16的剥离不会发展到端子部15a与布线构件W2之间的连接部分。即，通过由端子部15a的顶端抑制剥离的发展，能够保护端子部15a与布线构件W2之间的连接部位。而且，能够更有效地将端子部15a顶端的上表面与凹部17的底面或凸部18的上表面实质上平行地配置。
如以上已说明那样，根据本实施方式，通过使规定构成锚固部14的凹部17或凸部18的一对相对面17a平行，能够将外壳11用的模具设为上下分割的简单的结构，能够降低模具的磨损性而抑制运行成本。而且，还能够提高密封树脂16的锚固效果并且提高密封时的气泡的易排出性。
接着，参照图4A～图4F对变形例所涉及的锚固部进行说明。图4A～图4F是表示变形例所涉及的锚固部的变化的立体图。
例如，如图4A所示，还可以在凹部17的角落形成R角状的倒角部F。而且，如图4B所示，还可以在凸部18的上端的角部形成倒角部F。通过形成倒角部F，能够降低模具的磨损性，能够抑制运行成本。
而且，如图4C所示，还可以在凸部18的上表面形成小于该凸部18的第2凹部19a。而且，如图4D所示，还可以在凹部17的底面形成小于该凹部17的第2凹部19a。第2凹部19a例如形成为俯视矩形形状。而且，可以在一个凹部17的底面形成多个第2凸部19b。第2凸部19b自凹部17的底面朝向上方突出，例如具有俯视矩形形状。而且，可以在一个凹部17的底面形成多个第2凹部19a。第2凹部19a例如具有俯视矩形形状。通过形成第2凹部19a或第2凸部19b，能够增加密封树脂16(未图示)的接触面积，能够进一步提高锚固效果。
而且，在上述实施方式中，设为相对于一个第1金属层21配置两个半导体元件3的结构，但并不限定于该结构。半导体元件3的数量可以是一个也可以是三个以上。
而且，在上述实施方式中，设为半导体元件3形成为俯视呈方形形状的结构，但并不限定于该结构。半导体元件还可以形成为矩形以外的多边形状。
而且，在上述的实施方式中，构成锚固部14的凹部17或凸部18的形状、个数、配置部位、配置间距能够适当变更。第2凹部19a和第2凸部19b也相同。特别是，俯视下的凹部、凸部的形状并不限定于矩形形状，也可以是由圆形、三角形、五边形以上的多边形形成。
而且，在上述的实施方式中，锚固部14设为由凹部17和凸部18这两者构成，但并不限定于该结构。锚固部14与也可以仅由凹部17、凸部18中的任一者构成。
而且，在上述的实施方式中，在图3中对排列配置三个引线端子15的结构进行了说明，但并不限定于该结构。引线端子15的配置数量能够适当变更。
而且，在上述的实施方式中，对相对于一个引线端子15配置一个凸部18的情况进行了说明，但并不限定于该结构。与上述相同，凸部18的配置数量、配置间距能够适当变更。
而且，在上述的实施方式中，倒角部F可以形成于任意位置。例如，在图4C至图4F的变形例中，也可以适当地形成倒角部F。
接着，参照图5A至图6对本实施方式所涉及的半导体装置的另一例子进行说明。图5A是半导体装置1的俯视图，图5B是从y方向观察的剖面示意图，图5C是从x方向观察的剖面示意图。图6是表示图5A～图5C所示的半导体装置1的主电路的电路图。图5A～图5C所示的半导体装置1的各种结构与图1、图3所示的半导体装置的结构大致相同。因此，对相同名称的结构标注相同的附图标记而进行说明。
如图5A～图5C所示，与之前的实施方式相同，半导体装置1包括绝缘电路基板2、半导体元件3(3p、3n)、引线端子15、布线构件W2、外壳11以及密封树脂16。半导体装置1也可以还包括底板10。
绝缘电路基板2在z方向上依次层叠第2金属层22、绝缘板20以及第1金属层21而成。绝缘板20具有与xy面平行的上表面和下表面。第1金属层21配置于绝缘板20的上表面，第2金属层22配置于绝缘板20的下表面。此外，绝缘电路基板2也可以利用焊锡、钎焊材料等接合材料接合于底板10上。而且，第1金属层21可以包含多个金属层，具有电路图案。
半导体元件3(3p、3n)具有上表面和下表面。半导体元件3可以在上表面侧具有发射极电极、源电极等上表面电极301和控制电极302，在下表面侧具有集电极电极、漏电极等下表面电极。半导体元件3可以利用焊锡、烧结材料等接合材料接合于第1金属层21上。控制电极302能够经由布线构件W2和引线端子15与外部的控制电路电连接。半导体元件3可以是MOSFET、IGBT或RC－IGBT等开关元件。
引线端子15在其一端侧具有端子部15a，在另一端侧具有引线部15b。端子部15a和引线部15b可以分开而在外壳11内连结。外壳11可以是将设于印刷电路板303的端子部15a和设于块状的纵壁部13的引线部15b连结而成型为一体的壳体。端子部15a的顶端和印刷电路板303的顶端自外壳11的侧壁11的内侧面向负的y方向突出。
端子部15a和印刷电路板303在外壳11中可以是以端子部15a的上表面和印刷电路板303的上表面自底壁12露出的方式配置。引线部15b的基部可以埋入于纵壁部13，并且其顶端插入于印刷电路板303的孔(未图示)。印刷电路板303可以通过在环氧、酚醛等的树脂板、或氧化铝等的陶瓷板形成铜箔等的布线而形成。端子部15a和半导体元件3的控制电极302利用布线构件W2电连接。
外壳11为具有在绝缘电路基板2和半导体元件3的周围配置的侧壁11a的框体。密封树脂16填充在由外壳11的侧壁11a划定的区域，而对绝缘电路基板2、半导体元件3、布线构件W2以及端子部15a进行密封。在外壳11的侧壁11a的内侧面且是端子部15a与引线部15b之间形成有锚固部。
锚固部14包含凹部17和凸部18。凹部17和凸部18在z方向上配置。凹部17包括规定其形状的一对相对面17a。凸部18包括规定其形状的一对相对面18a。相对面17a、相对面18a实质上分别互相平行，而且可以与z方向平行。凹部17和凸部18可以交替配置，相邻的凹部17和凸部18可以共享相对面17a、18a。
凹部17可以具有朝向正的z方向设置的开口和朝向与xy面平行的方向设置的开口。凹部17可以具有在负的z方向上与相对面17a相连的底面。利用覆盖这样的形状的凹部17以及端子部15a的上表面和下表面的密封树脂16，固定并保护端子部15a与布线构件W2之间的接合部。该效果在使用设有端子部15a的印刷电路板303时显著。
半导体装置1可以还包括用于与电源连接的输入端子P、N和用于与负载连接的输出端子U。如图6所示，端子P、N、U、第1金属层21、半导体元件3p、3n以及布线构件W3还可以以构成具有上下臂(arm)的支线(leg)的方式电连接。
而且，说明了本实施方式和变形例，但作为其他的实施方式，也可以是将上述实施方式和变形例的整体或局部组合而成的实施方式。
而且，本实施方式并不限定于上述的实施方式和变形例，在不脱离技术思想的主旨的范围内可以进行各种变更、替换、变形。此外，如果技术的进步或派生的其他技术能够以其他的方式来实现技术思想，则也可以使用该方法来实施。因而，技术方案覆盖技术思想的范围内可包含的全部的实施方式。
以下对上述实施方式的特征点进行整理。
上述实施方式中记载的半导体装置包括：绝缘电路基板，其包含具有上表面和下表面的绝缘板、配置于所述上表面的第1金属层以及配置于所述下表面的第2金属层；半导体元件，其借助接合材料配置于所述第1金属层上；引线端子，其具有一端侧的端子部和另一端侧的引线部；布线构件，其将所述半导体元件与所述引线端子电连接；壳体，其具有在所述绝缘电路基板和所述半导体元件的周围配置的侧壁；以及密封树脂，其填充于由所述壳体划定的区域，对所述绝缘电路基板、所述半导体元件、所述布线构件以及所述端子部进行密封，在所述引线端子中，所述端子部的顶端自所述壳体的侧壁的内侧面沿着所述绝缘板的上表面方向突出，所述引线部的基部埋入于所述侧壁，在所述端子部与所述引线部之间，于所述壳体的侧壁的内侧面形成有锚固部，所述锚固部包含在自所述绝缘板的下表面朝向上表面的方向上配置的凹部或凸部，规定所述凹部或所述凸部的一对相对面平行，所述布线构件的一端连接于所述端子部的上表面。
而且，在上述实施方式所涉及的半导体装置中，所述壳体具有将所述引线端子的一端侧的一部分埋入的底壁部，所述引线端子的一端侧的至少一部分自所述底壁部突出，且该引线端子的一端侧的上表面相对于所述底壁部露出。
而且，在上述实施方式所涉及的半导体装置中，在所述凹部的角落或所述凸部的角部形成有倒角部。
而且，在上述实施方式所涉及的半导体装置中，其特征在于，所述锚固部具有小于所述凹部或所述凸部的第2凹部或第2凸部。
而且，在上述实施方式所涉及的半导体装置中，所述端子部的顶端的上表面和下表面利用所述密封树脂固定。
而且，在上述实施方式所涉及的半导体装置中，所述凹部具有朝向自所述绝缘板的下表面朝向上表面的方向设置的开口和朝向与所述绝缘板的上表面平行的方向设置的开口。
而且，在上述实施方式所涉及的半导体装置中，所述密封树脂覆盖所述凹部。
产业上的可利用性
如以上已说明那样，本发明具有能够抑制模具的运行成本并且使树脂密封时的气泡容易排出的效果，特别是对半导体装置是有用的。

Claims (7)

1.一种半导体装置，包括：
绝缘电路基板，其包含具有上表面和下表面的绝缘板、配置于所述上表面的第1金属层以及配置于所述下表面的第2金属层；
半导体元件，其借助接合材料配置于所述第1金属层上；
引线端子，其具有一端侧的端子部和另一端侧的引线部；
布线构件，其将所述半导体元件与所述引线端子电连接；
壳体，其具有在所述绝缘电路基板和所述半导体元件的周围配置的侧壁；以及
密封树脂，其填充于由所述壳体划定的区域，对所述绝缘电路基板、所述半导体元件、所述布线构件以及所述端子部进行密封，
在所述引线端子中，所述端子部的顶端自所述壳体的侧壁的内侧面沿着所述绝缘板的上表面方向突出，所述引线部的基部埋入于所述侧壁，
在所述端子部与所述引线部之间，于所述壳体的侧壁的内侧面形成有锚固部，
所述锚固部包含在自所述绝缘板的下表面朝向上表面的方向上配置的凹部或凸部，规定所述凹部或所述凸部的一对相对面平行，
所述布线构件的一端连接于所述端子部的上表面。
2.根据权利要求1所述的半导体装置，其中，
所述壳体具有将所述引线端子的一端侧的一部分埋入的底壁部，
所述引线端子的一端侧的至少一部分自所述底壁部突出，且该引线端子的一端侧的上表面相对于所述底壁部露出。
3.根据权利要求1或2所述的半导体装置，其中，
在所述凹部的角落或所述凸部的角部形成有倒角部。
4.根据权利要求1～3中任一项所述的半导体装置，其中，
所述锚固部具有小于所述凹部或所述凸部的第2凹部或第2凸部。
5.根据权利要求1所述的半导体装置，其中，
所述端子部的顶端的上表面和下表面利用所述密封树脂固定。
6.根据权利要求1所述的半导体装置，其中，
所述凹部具有朝向自所述绝缘板的下表面朝向上表面的方向设置的开口和朝向与所述绝缘板的上表面平行的方向设置的开口。
7.根据权利要求1所述的半导体装置，其中，
所述密封树脂覆盖所述凹部。
CN201911058565.4A 2018-12-19 2019-11-01 半导体装置 Pending CN111341731A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018237256A JP7247574B2 (ja) 2018-12-19 2018-12-19 半導体装置
JP2018-237256 2018-12-19

Publications (1)

Publication Number Publication Date
CN111341731A true CN111341731A (zh) 2020-06-26

Family

ID=71097031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911058565.4A Pending CN111341731A (zh) 2018-12-19 2019-11-01 半导体装置

Country Status (3)

Country Link
US (1) US10959333B2 (zh)
JP (1) JP7247574B2 (zh)
CN (1) CN111341731A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015065320A1 (en) * 2013-10-28 2015-05-07 Hewlett-Packard Development Company, L.P. Encapsulating a bonded wire with low profile encapsulation
EP3799546A1 (de) * 2019-09-25 2021-03-31 Siemens Aktiengesellschaft Träger für elektrische bauelemente
JP7378333B2 (ja) * 2020-03-26 2023-11-13 三菱電機株式会社 パワー半導体モジュール
DE102021107074A1 (de) * 2020-05-28 2021-12-02 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen desselben
JP7489933B2 (ja) * 2021-02-24 2024-05-24 三菱電機株式会社 半導体装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014199764A1 (ja) * 2013-06-10 2014-12-18 富士電機株式会社 半導体装置及びその製造方法
JP2015090884A (ja) * 2013-11-05 2015-05-11 三菱電機株式会社 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2015162649A (ja) * 2014-02-28 2015-09-07 三菱電機株式会社 半導体装置
WO2015152373A1 (ja) * 2014-04-03 2015-10-08 三菱電機株式会社 半導体装置
CN107046009A (zh) * 2016-02-05 2017-08-15 富士电机株式会社 半导体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552685Y2 (zh) 1976-07-12 1980-12-06
JPS5889942U (ja) 1981-12-11 1983-06-17 富士電機株式会社 混成集積回路装置
JPS59149602U (ja) 1983-03-24 1984-10-06 株式会社村田製作所 電子部品の密封構造
JPS6425445A (en) 1987-07-21 1989-01-27 Nec Corp Resin-sealed electronic component device
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP3788760B2 (ja) * 2001-11-09 2006-06-21 三菱電機株式会社 半導体装置
JP2011253950A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
JP2014033092A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
TWI478479B (zh) * 2013-01-17 2015-03-21 Delta Electronics Inc 整合功率模組封裝結構
JP6127293B2 (ja) 2013-03-29 2017-05-17 新電元工業株式会社 リードフレーム、半導体装置及びその製造方法
US20160148865A1 (en) * 2013-08-19 2016-05-26 Hitachi, Ltd. Electronic Circuit Board, Semiconductor Device Using the Same and Manufacturing Method for the Same
DE102014114808B4 (de) * 2014-10-13 2018-03-08 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
JP6451257B2 (ja) 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
JP6370257B2 (ja) * 2015-04-27 2018-08-08 三菱電機株式会社 半導体装置
WO2017082122A1 (ja) * 2015-11-12 2017-05-18 三菱電機株式会社 パワーモジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014199764A1 (ja) * 2013-06-10 2014-12-18 富士電機株式会社 半導体装置及びその製造方法
CN105190876A (zh) * 2013-06-10 2015-12-23 富士电机株式会社 半导体装置及其制造方法
JP2015090884A (ja) * 2013-11-05 2015-05-11 三菱電機株式会社 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2015162649A (ja) * 2014-02-28 2015-09-07 三菱電機株式会社 半導体装置
WO2015152373A1 (ja) * 2014-04-03 2015-10-08 三菱電機株式会社 半導体装置
CN107046009A (zh) * 2016-02-05 2017-08-15 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
US10959333B2 (en) 2021-03-23
JP7247574B2 (ja) 2023-03-29
JP2020098885A (ja) 2020-06-25
US20200205292A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
US10770380B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN111341731A (zh) 半导体装置
US11189547B2 (en) Semiconductor module and semiconductor module manufacturing method
JP7238330B2 (ja) 半導体装置及び半導体装置の製造方法
JP7006812B2 (ja) 半導体装置
JP2008141140A (ja) 半導体装置
US12100631B2 (en) Semiconductor device
JP7379886B2 (ja) 半導体装置
CN113228265A (zh) 半导体组件的电路构造
JP7173375B2 (ja) 半導体モジュール
CN108735722B (zh) 半导体装置及半导体装置的制造方法
CN112530915A (zh) 半导体装置
JP7512659B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7577955B2 (ja) 半導体装置
JP7559432B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7568132B2 (ja) 半導体モジュール及び半導体装置
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
US11587861B2 (en) Semiconductor device and manufacturing method thereof
WO2024095710A1 (ja) 半導体モジュール
CN111584477B (zh) 半导体模块和半导体模块的制造方法
US20230098854A1 (en) Semiconductor device
CN108630620B (zh) 半导体装置
CN118471929A (zh) 半导体装置
CN118974916A (zh) 半导体模块、半导体装置以及车辆
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination