[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015076576A - 電気装置、電気装置の製造方法 - Google Patents

電気装置、電気装置の製造方法 Download PDF

Info

Publication number
JP2015076576A
JP2015076576A JP2013213718A JP2013213718A JP2015076576A JP 2015076576 A JP2015076576 A JP 2015076576A JP 2013213718 A JP2013213718 A JP 2013213718A JP 2013213718 A JP2013213718 A JP 2013213718A JP 2015076576 A JP2015076576 A JP 2015076576A
Authority
JP
Japan
Prior art keywords
substrate
wire
led chip
conductor layer
intermediate member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013213718A
Other languages
English (en)
Inventor
浦野　洋二
Yoji Urano
洋二 浦野
徹也 遠藤
Tetsuya Endo
徹也 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013213718A priority Critical patent/JP2015076576A/ja
Publication of JP2015076576A publication Critical patent/JP2015076576A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】ワイヤとの接合を容易にする接合層を、材料に無駄が生じないように形成することを可能にする。【解決手段】電気装置１０は、基板１１とＬＥＤチップ１２３と中間部材１３とを備えている。基板１１は、配線用の導体層１１１が形成されている。ＬＥＤチップ１２３は、基板１１に搭載される。中間部材１３は、導体層１１１に電気的に接続され、かつ導電性の第１のワイヤ１２１を介してＬＥＤチップ１２３と電気的に接続される。中間部材１３は、導体層１１１に対して固定されるコア１３１と、コア１３１の表面における少なくとも一部を覆い第１のワイヤ１２１と接合される接合層１３２とを備える。基板１１は、合成樹脂により形成されている。【選択図】図１

Description

本発明は、配線用の導体層が形成された基板に素子が搭載された電気装置、およびこの電気装置の製造方法に関する。
一般に、導体層が形成された基板に、いわゆるフェイスアップ方式で素子を搭載する際には、素子の電極と基板の導体層とは導電性のワイヤを介して電気的に接続される（たとえば、特許文献１参照）。特許文献１には、ＬＥＤ素子と導電パターンがワイヤによって電気的に接続された構成が記載されている。すなわち、ＬＥＤ素子にワイヤの一端が接続され、ワイヤの他端が導電パターンに接続されている。
特開２０１１−９２９８号公報
特許文献１に限らず、基板に形成された導電層と素子の電極とをワイヤにより電気的に接続するには、ワイヤの一端を素子に接合し、ワイヤの他端を導電層に接合する構成が採用されている。フェイスアップ方式で基板に搭載される素子の電極は、ワイヤを用いて電気的に接続するために、ワイヤとの接合が容易になる材料が用いられている。一方、基板の導電層は、一般的にはＣｕ（銅）を用いることが多く、そのため、導電層の表面をワイヤとの接合が容易になる材料で覆うことが必要になる。
導電層にワイヤとの接合を容易にする材料の接合層を形成するには、導電層の全体を接合層で覆う技術、導電層においてワイヤが結合される部位にだけ接合層を形成する技術などが考えられる。
前者の技術は、導電層のうちワイヤを接合する部位の面積に比べて残りの面積が過大になるから、接合層を形成する材料が無駄になるという問題が生じる。接合層は、多くの場合に、Ａｕのような高価かつ希少な材料で形成されるから、接合層の面積を極力低減させることは、資源の確保および製品の低コスト化のための必要条件である。
後者の構成は、導電層のうちの必要箇所にのみ接合層を形成するから、他の部位に接合層が形成されないようにするためのマスクを形成するプロセスが必要であり、その後にマスクを除去するプロセスが必要になる。つまり、後者の構成を採用すると、プロセスが増加する。
本発明は、ワイヤとの接合を容易にする接合層を、材料に無駄が生じないように形成することを可能にした電気装置を提供することを目的とし、さらに、この電気装置の製造方法を提供することを目的とする。
本発明に係る電気装置は、配線用の導体層が形成された基板と、前記基板に搭載される素子と、前記導体層に電気的に接続され、かつ導電性の第１のワイヤを介して前記素子と電気的に接続される中間部材とを備え、前記中間部材は、前記導体層に対して固定されるコアと、前記コアの表面における少なくとも一部を覆い前記第１のワイヤと接合される接合層とを備えることを特徴とする。
この電気装置において、前記基板は、合成樹脂により形成されていることが好ましい。
この電気装置において、前記基板は、前記素子を複数個搭載し、前記基板に搭載された複数個の前記素子のうちの少なくとも一部は、導電性の第２のワイヤを介して互いに電気的に接続されていることが好ましい。
この電気装置において、前記コアは、導電ペーストを用いて前記導体層に電気的に接続されていることが好ましい。
この電気装置において、前記基板に前記素子とは別に搭載され半田リフローを行うことにより実装される電子部品をさらに備え、前記素子および前記中間部材が前記基板に搭載される前に、前記電子部品を実装する部位にフラックスによる保護膜が形成されることが好ましい。
この電気装置において、前記素子は、ＬＥＤチップを含み、前記基板は、前記素子を複数個搭載し、前記基板に搭載された複数個の前記素子のうちの少なくとも一部は、列をなすように配置され、かつ導電性の第２のワイヤを介して互いに電気的に接続され、光が透過する合成樹脂により形成され、かつ列をなすように配置された前記素子と前記中間部材と前記第１のワイヤおよび前記第２のワイヤとをまとめて封止する封止部材がさらに設けられていることが好ましい。
この電気装置において、前記素子は、ＬＥＤチップを含み、前記基板は、前記素子を複数個搭載し、前記基板に搭載された複数個の前記素子のうちの少なくとも一部は、列をなすように配置され、かつ導電性の第２のワイヤを介して互いに電気的に接続され、光が透過する合成樹脂により形成され、かつ列をなすように配置された前記素子を個別に封止する封止部材がさらに設けられていることが好ましい。
この電気装置において、前記封止部材は、前記ＬＥＤチップから放射された光の波長を変換する蛍光材料を含有していることがさらに好ましい。
この電気装置において、前記素子は、前記ＬＥＤチップを搭載し前記ＬＥＤチップと前記基板との間に配置され、かつ前記ＬＥＤチップから放射される光の配光を制御するサブマウント部材とを備えることがさらに好ましい。
本発明に係る電気装置の製造方法は、上述したいずれかの電気装置を製造する方法であって、前記導体層を露出させる部位を除いて前記導体層をレジスト層で覆う工程と、前記導体層においてレジスト層から露出する部位のうち前記中間部材を取り付ける第１の部位を除いてフラックスによる保護膜を形成する工程と、前記保護膜の形成後に前記導体層が露出する部位のうち前記第１の部位に導電ペーストを用いて前記中間部材を取り付ける工程と、前記中間部材を取り付けた後に前記レジスト層の表面に前記素子をダイボンド材により搭載する工程と、前記導体層において前記保護膜が形成されている部位に半田リフローにより部品を結合する工程とを備えることを特徴とする。
本発明の構成によれば、導電性の第１のワイヤを介して素子と電気的に接続される中間部材を備え、中間部材は、導体層に対して固定されるコアと、コアの表面における少なくとも一部を覆い第１のワイヤと接合される接合層とを備える。この中間部材は、基板の導体層に電気的に接続されるから、基板の導体層には接合層を形成する必要がない。その結果、ワイヤとの接合を容易にする接合層を、中間部材にあらかじめ形成しておけばよく、材料に無駄が生じないように接合層を形成することが可能になるという利点を有する。また、導電層にワイヤとの接合のための部分メッキを施す必要がなく、製造工程が簡単になるという利点がある。
実施形態１の一部を示す断面図である。 実施形態１の正面図である。 実施形態１に用いる中間部材を示す断面図である。 実施形態１を示す回路図である。 実施形態１の製造プロセスの一部を示す図である。 実施形態１の製造プロセスの一部を示す図である。 実施形態１の製造プロセスの一部を示す図である。 実施形態１の他の構成例の一部を示す断面図である。 実施形態２の一部を示す断面図である。 実施形態２の製造プロセスの一部を示す図である。
（概要）
図１に示す電気装置１０は、基板１１と素子１２と中間部材１３とを備える。基板１１は、配線用の導体層１１１が形成されている。素子１２は、基板１１に搭載される。中間部材１３は、導体層１１１に電気的に接続され、かつ導電性の第１のワイヤ１２１を介して素子１２と電気的に接続される。また、中間部材１３は、図３に示すように、導体層１１１に対して固定されるコア１３１と、コア１３１の表面における少なくとも一部を覆い第１のワイヤ１２１と接合される接合層１３２とを備える。基板１１は、合成樹脂により形成されていることが望ましい。また、基板１１は、素子１２を複数個搭載し、基板１１に搭載された複数個の素子１２のうちの少なくとも一部は、導電性の第２のワイヤ１２２を介して互いに電気的に接続されていることが望ましい。
中間部材１３のコア１３１は、導電ペースト１３３（図３参照）を用いて導体層１１１に電気的に接続されていることが望ましい。
基板１１に素子１２とは別に搭載され半田リフローを行うことにより実装される電子部品１４をさらに備えていてもよい。この場合、素子１２および中間部材１３が基板１１に搭載される前に、電子部品１４を実装する部位にフラックスによる保護膜が形成されることが好ましい。
素子１２は、ＬＥＤチップ１２３（ＬＥＤ：Light Emitting Diode））を含むことが望ましい。また、基板１１は、素子１２を複数個搭載し、基板１１に搭載された複数個の素子１２のうちの少なくとも一部は、列をなすように配置され、かつ導電性の第２のワイヤ１２２を介して互いに電気的に接続される。
この場合、電気装置１０は、列をなすように配置された素子１２と中間部材１３と第１のワイヤ１２１および第２のワイヤ１２２とをまとめて封止する封止部材１５１を備えることが望ましい。あるいは、電気装置１０は、列をなすように配置された素子１２を個別に封止する１５２（図８参照）を備えていてもよい。
封止部材１５１あるいは封止部材１５２は、光が透過する合成樹脂により形成される。また、封止部材１５１あるいは封止部材１５２は、ＬＥＤチップ１２３から放射された光の波長を変換する蛍光材料を含有していることが望ましい。
素子１２は、ＬＥＤチップ１２３を搭載しＬＥＤチップ１２３と基板１１との間に配置され、かつＬＥＤチップ１２３から放射される光の配光を制御するサブマウント部材１２４とを備えることが望ましい。
以下では、電気装置１０が、複数個のＬＥＤチップ１２３を基板１１に配置したＬＥＤモジュール１０１である場合について説明する。このＬＥＤモジュール１０１は、照明器具の光源として用いられることを想定している。基板１１に複数個のＬＥＤチップ１２３が設けられることは必須ではなく、基板１１に１個のＬＥＤチップ１２３が設けられた構成であっても以下に説明する技術は適用可能である。ＬＥＤチップ１２３は、単体あるいは化合物の無機半導体を用いて形成される構成のほか、ＯＬＥＤ（Organic Light Emitting Diode）であってもよい。さらに、以下に説明する技術は、ＬＥＤチップ１２３以外の素子１２にも適用可能であり、素子１２は能動素子であっても受動素子であってもよい。
実施形態１では、素子１２が、ＬＥＤチップ１２３であってサブマウント部材１２４を備えていない構成例について説明し、実施形態２では、素子１２が、ＬＥＤチップ１２３に加えてサブマウント部材１２４を備えている構成例について説明する。
（実施形態１）
本実施形態の電気装置１０として説明するＬＥＤモジュール１０１の構成は、図１および図２に端的に表されている。図２に示す構成例において、基板１１は、長辺と短辺との比が１０：１程度の矩形状に形成されている。基板１１は、合成樹脂の基材１１０（図１参照）を備え、基材１１０の表裏の一面に導体層１１１が形成され他面に導体層１１２が形成されている。基材１１０を形成する合成樹脂は、実質的に光を透過させない材料であることが望ましい。また、導体層１１１は、通常は銅箔により形成される。以下では、基板１１において、主として導体層１１１が形成された面（以下、「第１の面」という）に関して説明する。
基板１１における第１の面には、複数個のＬＥＤチップ１２３が配置される。図２に示す構成例において、ＬＥＤチップ１２３は、基板１１の２つの短辺の中点間を結ぶ直線上に並べられている。図２ではＬＥＤチップ１２３は封止部材１５１に覆われている。また、ＬＥＤチップ１２３は、所定個数（たとえば、１８個）ずつの複数群（たとえば、３群）に分けられる。以下では、各群にＧ１，Ｇ２，Ｇ３の符号を付けて区別する（図４、図６（ａ）参照）。それぞれの群Ｇ１，Ｇ２，Ｇ３を構成するＬＥＤチップ１２３は直列に接続され、群Ｇ１，Ｇ２，Ｇ３同士は並列に接続される。接続関係の具体例については後述する。
なお、ＬＥＤチップ１２３の個数、群Ｇ１，Ｇ２，Ｇ３の個数、接続関係などの記述は限定する趣旨ではなく、本実施形態で説明する技術の把握が容易になるように、一例として記載している。
ＬＥＤチップ１２３の構造にはとくに制限はないが、たとえば直方体状に形成され、一面に２つの電極（図示せず）を備え、電極が形成された面の裏面側になる面が基板１１に結合される構成が採用される。ＬＥＤチップ１２３は横型であることが望ましい。基板１１に実装されたＬＥＤチップ１２３には、導電性の第１のワイヤ１２１あるいは第２のワイヤ１２２が接続される。第１のワイヤ１２１あるいは第２のワイヤ１２２としては、たとえば、金ワイヤが用いられる。
基板１１において、第１の面の導体層１１１は、群Ｇ１，Ｇ２，Ｇ３を構成する直列回路（複数個のＬＥＤチップ１２３を直列に接続した回路）の各一端に接続される２つの領域１１１１，１１１２（図５（ａ）参照）に分割される。導体層１１１は、領域１１１１，１１１２のほかにも複数の領域を備えているが、それらの領域については後述する。
基板１１において第１の面は、一部を除いてレジスト層１１３に覆われる。レジスト層１１３は、エポキシ樹脂あるいはシリコーン樹脂のような合成樹脂に、酸化チタン（チタン白）、硫酸バリウムのような白色系の粒子状材料を分散させた皮膜であり、比較的高い拡散反射率（たとえば、９５％以上）を有している。
レジスト層１１３は、基板１１にレジスト用の液体（レジン）を塗布し、乾燥ないし硬化させることにより形成される。レジスト層１１３は、基板１１において、基材１１０および導体層１１１を保護する機能と、光の損失を抑制して光を目的の範囲に配光する機能とを付与する。また、基板１１において、導体層１１２が形成された面（以下、必要に応じて「第２の面」という）は、略全面に亘ってソルダーレジスト１１４に覆われ、基材１１０および導体層１１２が保護される。レジスト層１１３およびソルダーレジスト１１４は、半田リフローを行うリフロー炉の内部温度では損傷しない材料が選択される。
ＬＥＤチップ１２３は、レジスト層１１３の表面に固定される。レジスト層１１３にＬＥＤチップ１２３を固定するために、レジスト層１１３の表面において、ＬＥＤチップ１２３が搭載される部位にダイボンド材１１５が付けられ、ダイボンド材１１５を介してレジスト層１１３にＬＥＤチップ１２３が結合される。ダイボンド材１１５は、たとえばシリコーンが用いられる。
各群Ｇ１，Ｇ２，Ｇ３を構成する複数個ずつのＬＥＤチップ１２３は一列に並び、かつ直列に接続される。群Ｇ１，Ｇ２，Ｇ３ごとの複数個のＬＥＤチップ１２３は基板１１の長辺に沿う方向の直線上に配置され、さらに、群Ｇ１，Ｇ２，Ｇ３同士も基板１１の長辺に沿う方向の直線上に配置される。
基板１１には、ＬＥＤチップ１２３と同じ直線上で中間部材１３が配置される。中間部材１３は、群Ｇ１，Ｇ２，Ｇ３ごとに２個ずつ設けられ、群Ｇ１，Ｇ２，Ｇ３を構成する複数個のＬＥＤチップ１２３が並ぶ領域を挟むように配置される（図６（ｂ）参照）。言い換えると、２個の中間部材１３の間に、複数個ずつのＬＥＤチップ１２３が配置される。図６（ｂ）に示す構成例では、１枚の基板１１に３個の群Ｇ１，Ｇ２，Ｇ３が形成されているから、合計６個の中間部材１３が配置される。
中間部材１３は、導体層１１１に電気的に接続される。中間部材１３は、図３に示すように、コア１３１の表面における少なくとも一部が接合層１３２で覆われている。コア１３１は、たとえば、Ｃｕ（銅）あるいはＷ（タングステン）により形成される。コア１３１の形状は任意であるが、直方体状を選択すれば、板材のダイシングを行うだけで、中間部材１３を容易に製造することができる。
接合層１３２は、Ｎｉ／Ａｕなどの２層構造、あるいはＮｉ／Ｐｄ／Ａｕなどの３層構造が選択される。なお、いうまでもないが、Ａｕは金、Ｎｉはニッケル、Ｐｄはパラジウムである。Ａｕは、第１のワイヤ１２１とを容易かつ強固に結合するために選択され、Ｎｉは、コア１３１の材料が接合層１３２の表面側であるＡｕに拡散することを防止するために選択される。このように、２層構造あるいは３層構造の接合層１３２を採用することにより、中間部材１３と第１のワイヤ１２１との接合が容易になる上に、接合強度が高くなり、かつコア１３１の材料が拡散することによる接合層１３２の酸化が抑制される。
なお、接合層１３２は、コア１３１の一つの面に形成されていればよいが、第１のワイヤ１２１が接続される面だけではなく、コア１３１において基板１１と対面する面にも形成されていてもよい。接合層１３２がコア１３１の１面に設けられた構成と、２面に形成された構成とのどちらを用いる場合も、コア１３１となる板材に接合層１３２を形成した後に、板材のダイシングを行うことにより、中間部材１３を製造することが可能である。すなわち、中間部材１３の製造コストの増加が抑制される。
なお、板材のダイシングを行ってコア１３１を製造した後に、接合層１３２を形成する工程を採用することも可能である。この場合には、コア１３１の全面に接合層１３２を形成することができる。接合層１３２の形状にかかわらず、コア１３１は導体であることが望ましい。
ＬＥＤチップ１２３は、いわゆるフェイスアップ方式で基板１１に取り付けられる。すなわち、ＬＥＤチップ１２３は、電極（図示せず）を設けた面が基板１１の反対側を向くようにして基板１１に取り付けられている。群Ｇ１，Ｇ２，Ｇ３の両端部に位置する２個のＬＥＤチップ１２３、つまり各群Ｇ１，Ｇ２，Ｇ３ごとに２個ずつ設けられた中間部材１３に隣接するＬＥＤチップ１２３は、中間部材１３との間で第１のワイヤ１２１を介して接続される。また、ＬＥＤチップ１２３の間は、第２のワイヤ１２２を介して互いに接続される。つまり、隣接する各一対のＬＥＤチップ１２３は、第２のワイヤ１２２によりチップツーチップで接続される。
要するに、複数個のＬＥＤチップ１２３は、第２のワイヤ１２２を用いたワイヤボンディングにより直列に接続され、さらに、ＬＥＤチップ１２３を直列に接続した直列回路の両端に第１のワイヤ１２１を介して中間部材１３が接続される。言い換えると、中間部材１３は、群Ｇ１，Ｇ２，Ｇ３ごとの電極とみなすことができる。
中間部材１３と基板１１の導体層１１１とは導電ペーストを用いて結合される。つまり、中間部材１３は、導電ペースト１３３を用いることにより、導体層１１１に対して機械的に固定されかつ電気的に接続される。導電ペースト１３３は、望ましくは銀ペーストが採用されるが、銅ペーストなどの他の導電ペースト１３３を採用することも可能である。中間部材１３を導体層１１１に結合するために、半田ではなく導電ペースト１３３を用いていることにより、半田フラックスが飛散することがない。つまり、ＬＥＤチップ１２３の電極、中間部材１３の接合層１３２などが半田フラックスにより汚染されることがなく、第１のワイヤ１２１、第２のワイヤ１２２との接続の信頼性を維持することができる。
ＬＥＤチップ１２３は、光を透過させる材料により形成された封止部材１５１または封止部材１５２（図８参照）に覆われる。封止部材１５１と封止部材１５２とは、光が透過する合成樹脂により形成される。
封止部材１５１は、ＬＥＤチップ１２３と中間部材１３とを、第１のワイヤ１２１および第２のワイヤ１２２を含めてまとめて封止する。基板１１に複数群Ｇ１，Ｇ２，Ｇ３のＬＥＤチップ１２３が搭載されている場合、封止部材１５１は、基板１１に搭載されたすべての群Ｇ１，Ｇ２，Ｇ３に跨がっていることが望ましい。ただし、群Ｇ１，Ｇ２，Ｇ３ごとに封止部材１５１を設けることも可能である。この構成を採用した場合、ＬＥＤチップ１２３および中間部材１３だけではなく、第１のワイヤ１２１および第２のワイヤ１２２も封止部材１５１によって保護される。また、第１のワイヤ１２１と第２のワイヤ１２２とが封止部材１５１で覆われるから、振動などの外的要因によって第１のワイヤ１２１あるいは第２のワイヤ１２２が断線する可能性が低減される。
一方、封止部材１５２は、図８に示すように、中間部材１３の間に配置されたＬＥＤチップ１２３を個々に封止する。中間部材１３は、第１のワイヤ１２１と併せて、ＬＥＤチップ１２３を封止する封止部材１５２で封止されていてもよい。また、この構成では、中間部材１３は封止されず、ＬＥＤチップ１２３だけが封止されていてもよい。
封止部材１５１あるいは封止部材１５２は、ＬＥＤチップ１２３から放射された光の波長を変換する蛍光材料を含有していてもよい。蛍光材料は、ＬＥＤチップ１２３から放射された光を、より波長の長い光に変換するのが一般的であるが、より波長の短い光に変換する蛍光材料を用いることも可能である。
たとえば、封止部材１５１あるいは封止部材１５２から白色光を放射する場合、発光色が青色であるＬＥＤチップ１２３を用い、蛍光材料に青色を黄色に変換する蛍光材料を用いればよい。ＬＥＤチップ１２３から放射された光の一部は黄色に変換されるから、青色と黄色との補色関係の混色によって白色光が得られる。
また、紫外線を発光するＬＥＤチップ１２３を用い、紫外線を赤、緑、青の３色に変換する蛍光材料を用いることも可能である。この場合、赤、緑、青の光の混色により白色光を得ることが可能である。３色を混合して得られた白色光は、物体色を表現できる範囲が広くなるから演色性が高くなる。
本実施形態において、基板１１は独立したＬＥＤモジュール１０１を構成する。ＬＥＤチップ１２３が搭載された基板１１は、独立した光源として用いるための電子部品１４を併せて搭載している（図２参照）。この種の電子部品１４としては、図４に示すように、たとえば、キャパシタ１４１とツェナーダイオード１４２とが用いられる。図示する構成例では、複数個のキャパシタ１４１が直列に接続された直列回路と、複数個のツェナーダイオード１４２が直列に接続された直列回路とが、ＬＥＤチップ１２３の直列回路と並列に接続されている。キャパシタ１４１は、ＬＥＤチップ１２３の点灯時のちらつき（光量変化）を抑制する。ツェナーダイオード１４２は、ＬＥＤチップ１２３に加えられる電圧を制限し、ＬＥＤチップ１２３に過大な逆電圧が印加されないように保護する。
（製造工程）
以下に、図１、図２に示したＬＥＤモジュール１０１を製造する手順について図５、図６、図７を用いて説明する。以下に説明する製造方法は、以下の工程（１）〜工程（５）を主な工程として備える。
工程（１）：導体層１１１を露出させる部位Ｐ１，Ｐ２，Ｐ３を除いて導体層１１１をレジスト層１１３で覆う。
工程（２）：導体層１１１においてレジスト層１１３から露出する部位Ｐ１，Ｐ２，Ｐ３のうち中間部材１３を取り付ける第１の部位Ｐ１を除いてフラックスによる保護膜を形成する。
工程（３）：保護膜の形成後に導体層１１１が露出する部位のうち第１の部位Ｐ１に導電ペースト１３３を用いて中間部材１３を取り付ける。
工程（４）：中間部材１３を取り付けた後にレジスト層１１３の表面に素子１２をダイボンド材１１５により搭載する。
工程（５）：導体層１１１において保護膜が形成されている部位Ｐ２，Ｐ３に半田リフローにより部品（電子部品１４、電極用の部品）を結合する。
図５、図６は基板１１の第１の面を表し、図７は基板１１の第２の面を表す。基板１１は、両面に銅箔を設けた、いわゆる両面基板が用いられる。図５（ａ）のように、基板１１の第１の面に設けられた導体層１１１の一部が湿式エッチングにより除去される。また、図７（ａ）のように、基板１１の第２の面に設けられた導体層１１２の一部が湿式エッチングにより除去される。導体層１１１および導体層１１２は、除去される面積が小さくなるように、直線を組み合わせて領域を区分している。
図５（ａ）に示す例では、導体層１１１は、電子部品１４が配置される領域を除いて、６個の領域に分割されている。すなわち、導体層１１１は、３個ずつの中間部材１３が取り付けられる２つの領域１１１１，１１１２と、群Ｇ１，Ｇ２，Ｇ３ごとのＬＥＤチップ１２３が搭載される３個の島状の領域１１１３，１１１４，１１１５とを備える。また、導体層１１１は、基板１１の長辺に沿って、基板１１のほぼ全長に亘る領域１１１６を備えている。
基板１１の短辺に沿う方向において、領域１１１３，１１１４，１１１５を挟んで領域１１１６の反対側の部位は、領域１１１１が大部分を占有しているが、図５（ａ）における右端部には、領域１１１２の一部も形成される。さらに、この部位において、領域１１１１と領域１１１２との間には、電子部品１４が実装される領域１１１７が形成される。
基板１１の長辺に沿う方向において隣り合う各一対の領域１１１３，１１１４，１１１５の間には、領域１１１１の一部および領域１１１２の一部が挟まれる。また、基板１１の長辺に沿う方向の一方の端部（図５（ａ）の左端部）には、領域１１１１の一部が設けられ、他方の端部（図５（ａ）の右端部）には、領域１１１２の一部が設けられる。領域１１１２の一部は、領域１１１３，１１１４，１１１５と領域１１１６との間の部位にもつながっている。この部位において、領域１１１２は、基板１１の長辺に沿うほぼ全長に亘って形成されている。
一方、基板１１の第２の面の導体層１１２は、図７（ａ）に示すように、基板１１の長辺に沿う方向において３分割され、３つの領域１１２１，１１２２，１１２３を形成している。領域１１２１，１１２２，１１２３は、群Ｇ１，Ｇ２，Ｇ３ごとの接地用（シールド用）および放熱用のパターンとして機能する。また、領域１１２１，１１２２，１１２３は、基材１１０と導体層１１１，１１２との線膨張率の差による加熱時の反り防止にも役立つ。
導体層１１１のエッチング後に、基板１１における第１の面は、図５（ｂ）のように、中間部材１３を取り付ける部位Ｐ１および電子部品１４を実装する部位Ｐ３と、外部回路に接続するための電極となる部位Ｐ２を除いてレジスト層１１３で覆われる。また、基板１１における第２の面は、図７（ｂ）のように、全面に亘ってソルダーレジスト１１４で覆われる。すなわち、導体層１１１を露出させる部位Ｐ１，Ｐ２，Ｐ３を除いて導体層１１１はレジスト層１１３で覆われる。
部位Ｐ３は後に半田を用いて電子部品１４が実装され、また、部位Ｐ２は後に半田を用いて電極用の部品が実装される。そこで、半田による接続の信頼性を向上させるために、部位Ｐ２，Ｐ３にフラックスが塗布される。フラックスは、水溶性フラックスであることが望ましい。水溶性フラックスは、たとえば、イミダゾール化合物を主成分とする水溶液であって、半田の濡れ性を向上させ、かつ水洗によって容易に除去することができる。
部位Ｐ２，Ｐ３に水溶性フラックスが塗布されることにより、部位Ｐ２，Ｐ３には水溶性フラックスによる保護膜が形成される。保護膜を形成する機能があれば、フラックスは水溶性フラックスではなくてもよい。
水溶性フラックスの塗布後には、中間部材１３を搭載する部位Ｐ１に、導電ペースト１３３（図２参照）が転写される。導電ペースト１３３を部位Ｐ１に適用する場合に、他の部位をマスクして導電ペースト１３３を塗布することも可能であるが、マスクのためのプロセスが増加するから、スタンプによる転写を行うことが望ましい。導電ペースト１３３を部位Ｐ１に適用した後には、基板１１に中間部材１３が搭載され、導電ペースト１３３の硬化のために基板１１が加熱される（たとえば、１５０℃で２時間）。
基板１１に中間部材１３が搭載された後、図６（ａ）のように、基板１１に形成されたレジスト層１１３の表面において複数個のＬＥＤチップ１２３を搭載する部位に、それぞれダイボンド材１１５が転写される。さらに、図６（ｂ）のように、ダイボンド材１１５が転写された部位に、それぞれＬＥＤチップ１２３が搭載され、ダイボンド材１１５の硬化のために基板１１が加熱される（たとえば、１５０℃で２時間）。
ダイボンド材１１５の硬化後、図６（ｃ）のように、第１のワイヤ１２１により中間部材１３とＬＥＤチップ１２３とが電気的に接続され、第２のワイヤ１２２により隣接する各一対のＬＥＤチップ１２３の間が電気的に接続される。その後、封止部材１５１のポッティングによって、ＬＥＤチップ１２３と中間部材１３と第１のワイヤ１２１および第２のワイヤ１２２とがまとめて覆われる。さらに、封止部材１５１を硬化させるために基板１１が加熱される（たとえば、１５０℃で２時間）。
図６は、中間部材１３およびＬＥＤチップ１２３を基板１１に搭載するプロセスを示している。このプロセスでは、導電ペースト１３３を用いることにより、基板１１に対して中間部材１３の機械的な固定および電気的な接続が行われている。また、ダイボンド材１１５を用いることにより、ＬＥＤチップ１２３の基板１１に対する機械的な固定が行われている。これらのプロセスにおいて、導電ペースト１３３およびダイボンド材１１５のそれぞれの硬化のために加熱を必要としており、また、封止部材１５１についても硬化のために加熱を必要としている。
プロセスを簡単にするために空気雰囲気で加熱を行うことが望ましいが、部位Ｐ２，Ｐ３における導体層１１１の酸化を防止することが要求される。そのため、本実施形態においては、加熱を要するプロセスの前に、部位Ｐ２，Ｐ３に水溶性フラックスが塗布されている。つまり、水溶性フラックスにより形成される保護膜によって、部位Ｐ２，Ｐ３において導体層１１１が空気に触れることがなく、部位Ｐ２，Ｐ３における導体層１１１の酸化が防止される。つまり、水溶性フラックスにより形成される保護膜は、加熱を伴うプロセスにおいて、半田を適用する部位Ｐ２，Ｐ３を保護する機能を持つ。
封止部材１５１が硬化した後には、部位Ｐ３にクリーム半田が転写され、電子部品１４が基板１１に搭載された後に、基板１１がリフロー炉に投入され、電子部品１４が基板１１に実装される。つまり、半田リフローによって電子部品１４が基板１１に実装される。部位Ｐ２については、とくに言及していないが、部位Ｐ２には、外部回路に接続するための電極用の部品が半田で結合されるか、あるいは外部回路に接続するための接続線が半田で結合される。
なお、図示例において、中間部品１３およびＬＥＤチップ１２３が封止部材１５１で覆われる例を用いたが、封止部材１５２を用いる場合も同様である。
上述した製造方法は、導電層を保護膜で覆った後に、導電ペーストにより中間部材を取り付ける工程、およびダイボンド材により素子を搭載する工程を備えている。そのため、導体層において半田リフローにより部品を結合する部位が保護膜に覆われている状態で、導電ペーストおよびダイボンド材の硬化のために基板を加熱される。つまり、空気中で基板を加熱しても、半田リフローを行う部位が保護され酸化することがないという利点がある。その上、保護膜は、半田の濡れ性を向上させるために用いるフラックスで形成されているから、工程の増加や材料の増加を伴わないという利点がある。
上述したように、本実施形態は、基板１１の導体層１１１にＬＥＤチップ１２３を電気的に接続する構成において、ＬＥＤチップ１２３に第１のワイヤ１２１を介して接続される中間部材１３を介在させている。そのため、本実施形態の構成では、ワイヤとの接続を容易にするための接合層１３２を中間部材１３の表面にのみ設ければよく、導体層１１１にワイヤを直接接続する場合と比べると、１枚の基板についてＡｕ，Ｎｉなどの材料の使用量を低減させることができる。すなわち、Ａｕ，Ｎｉのような高価かつ希少な材料の使用量が低減されるから、原材料の確保が容易になり、またコストの低減につながる。また仮に、導電等１１１にワイヤを接合するとすれば、導電層１１１にワイヤとの接合のための部分メッキを施す必要があるが、本実施形態では、中間部材１３を用いるから、部分メッキに関する工程が不要である。
（実施形態２）
本実施形態は、図９に示すように、実施形態１の構成に対して、ＬＥＤチップ１２３と基板１１との間に配置されるサブマウント部材１２４を付加している。すなわち、ＬＥＤチップ１２３は、サブマウント部材１２４に搭載される。サブマウント部材１２４は、第１層１２４１と第２層１２４２とを重ねた２層構造を有している。第１層１２４１および第２層１２４２は、それぞれ光が透過するセラミックスを用いて形成されている。
サブマウント部材１２４は、ＬＥＤチップ１２３から放射された光が導入されると、屈折と反射との少なくとも一方を利用して、サブマウント部材１２４から外部に光を出す機能を有している。すなわち、サブマウント部材１２４は、ＬＥＤチップ１２３からサブマウント部材１２４に導入された光を、ＬＥＤチップ１２３に直接返さず、しかも、基板１１にも到達させないように、内部で光の経路を制御するように構成されている。この機能により、ＬＥＤチップ１２３からサブマウント部材１２４に導入された光は、サブマウント部材１２４においてＬＥＤチップ１２３が搭載された面およびサブマウント部材１２４の側面からサブマウント部材１２４の外部に取り出される。
サブマウント部材１２４は、基板１１とＬＥＤチップ１２３との間で複数層の透光性材料を重ねた多層構造とする。たとえば、ＬＥＤチップ１２３に近いほうの第２層１２４２の屈折率が、基板１１に近いほうの第１層１２４１の屈折率よりも大きければ、全反射を利用することによって、ＬＥＤチップ１２３から放射された光の利用率を高めることが可能になる。また、第１層１２４１あるいは第２層１２４２の内部で光を拡散ないし散乱させる構成を採用することによっても、ＬＥＤチップ１２３から放射された光の利用率を高めることになる。
この構成とは逆に、第１層１２４１の屈折率を第２層１２４１の屈折率よりも大きくする構成を採用することも可能である。つまり、ＬＥＤチップ１２３からの距離が大きい層ほど屈折率が大きくなるように構成してもよい。この場合、ＬＥＤチップ１２３から放射された光は屈折することによって、基板１１に到達しにくくなり、サブマウント部材１２３の側面などから外部に取り出される。
また、各層は、ＬＥＤチップ１２３から放射される光の波長域に対する反射率（あるいは透過率）が異なり、ＬＥＤチップ１２３からの距離が大きい層ほど反射率が高く（透過率が低く）なるように構成されていてもよい。つまり、サブマウント部材１２４において、ＬＥＤチップ１２３に近い部位では反射率が小さく、ＬＥＤチップ１２３から離れるほど反射率が大きくなる構成でもよい。この構成では、ＬＥＤチップ１２３からサブマウント部材１２４に入射した光の多くは、サブマウント部材１２４においてＬＥＤチップ１２３が搭載されていない部位から外部に取り出されることになる。
なお、サブマウント部材１２４は、２層構造に限らず、上述した機能を有するように構成されていれば、３層以上の構造を備えていてもよい。
本実施形態では、図１０（ａ）のように、ダイボンド材１１５を基板１１に転写した後、図１０（ｂ）のように、ＬＥＤチップ１２３ではなくサブマウント部材１２４が基板１１に搭載される。サブマウント部材１２４が搭載された後には、ダイボンド材１１５の硬化のために加熱される（たとえば、１５０℃で２時間）。ダイボンド材１１５の硬化後には、図１０（ｃ）のように、サブマウント部材１２４ごとにダイボンド材１１６が転写され、さらに、図１０（ｄ）のように、サブマウント部材１２４の上にＬＥＤチップ１２３が搭載される。ＬＥＤチップ１２３をサブマント部材１２４に搭載した後は、ダイボンド材１１６の硬化のために加熱される（たとえば、１５０℃で２時間）。
以後は、実施形態１と同様であって、第１のワイヤ１２１および第２のワイヤ１２２によるワイヤボンディングを行い、封止部材１５１（または、封止部材１５２）によりＬＥＤチップ１２３が封止される。さらに、半田リフローによって電子部品１４が基板１１に実装される。
以上のように、本実施形態は、サブマウント部材１２４を用いている点を除いて、構成およびプロセスは実施形態１と同様である。実施形態１および実施形態２において説明したＬＥＤモジュール１０１は、種々の照明装置の光源として用いることが可能である。また、上述したＬＥＤモジュール１０１は、基板１１にＬＥＤチップ１２３を保護するための電子部品１４が実装されているから、照明装置の光源として用いる場合に、点灯用の回路を簡略化することが可能である。言い換えると、基板１１の枚数を適宜に選択することによって、電力仕様の異なる様々な照明装置に適用可能になる。たとえば、直管型の蛍光ランプに代わるランプを構成する場合に、ワット数に応じて基板１１の枚数を選択することにより、各種仕様のランプを構成することが可能である。言い換えると、部品の共通化によって、コストの低減につながる可能性がある。
なお、上述した構成例は、本発明を実現する構成の例であって、発明を限定する趣旨ではなく、本発明の技術的思想を逸脱しない範囲で、様々な変更が可能である。
１０ 電気装置
１１ 基板
１２ 素子
１３ 中間部材
１４ 電子部品（部品）
１１１ 導体層
１１３ レジスト層
１１５ ダイボンド材
１２１ 第１のワイヤ
１２２ 第２のワイヤ
１２３ ＬＥＤチップ
１２４ サブマウント部材
１３１ コア
１３２ 接合層
１３３ 導電ペースト
１５１ 封止部材
１５２ 封止部材

Claims (10)

  1. 配線用の導体層が形成された基板と、
    前記基板に搭載される素子と、
    前記導体層に電気的に接続され、かつ導電性の第１のワイヤを介して前記素子と電気的に接続される中間部材とを備え、
    前記中間部材は、
    前記導体層に対して固定されるコアと、
    前記コアの表面における少なくとも一部を覆い前記第１のワイヤと接合される接合層とを備える
    ことを特徴とする電気装置。
  2. 前記基板は、合成樹脂により形成されている
    請求項１記載の電気装置。
  3. 前記基板は、前記素子を複数個搭載し、
    前記基板に搭載された複数個の前記素子のうちの少なくとも一部は、導電性の第２のワイヤを介して互いに電気的に接続されている
    請求項１又は２記載の電気装置。
  4. 前記コアは、導電ペーストを用いて前記導体層に電気的に接続されている
    請求項１〜３のいずれか１項に記載の電気装置。
  5. 前記基板に前記素子とは別に搭載され半田リフローを行うことにより実装される電子部品をさらに備え、
    前記素子および前記中間部材が前記基板に搭載される前に、前記電子部品を実装する部位にフラックスによる保護膜が形成される
    請求項４記載の電気装置。
  6. 前記素子は、ＬＥＤチップを含み、
    前記基板は、前記素子を複数個搭載し、
    前記基板に搭載された複数個の前記素子のうちの少なくとも一部は、列をなすように配置され、かつ導電性の第２のワイヤを介して互いに電気的に接続され、
    光が透過する合成樹脂により形成され、かつ列をなすように配置された前記素子と前記中間部材と前記第１のワイヤおよび前記第２のワイヤとをまとめて封止する封止部材がさらに設けられている
    請求項１〜５のいずれか１項に記載の電気装置。
  7. 前記素子は、ＬＥＤチップを含み、
    前記基板は、前記素子を複数個搭載し、
    前記基板に搭載された複数個の前記素子のうちの少なくとも一部は、列をなすように配置され、かつ導電性の第２のワイヤを介して互いに電気的に接続され、
    光が透過する合成樹脂により形成され、かつ列をなすように配置された前記素子を個別に封止する封止部材がさらに設けられている
    請求項１〜５のいずれか１項に記載の電気装置。
  8. 前記封止部材は、前記ＬＥＤチップから放射された光の波長を変換する蛍光材料を含有している
    請求項６又は７記載の電気装置。
  9. 前記素子は、
    前記ＬＥＤチップを搭載し前記ＬＥＤチップと前記基板との間に配置され、かつ前記ＬＥＤチップから放射される光の配光を制御するサブマウント部材とを備える
    請求項６〜８のいずれか１項に記載の電気装置。
  10. 請求項１〜９のいずれか１項に記載の電気装置を製造する方法であって、
    前記導体層を露出させる部位を除いて前記導体層をレジスト層で覆う工程と、
    前記導体層においてレジスト層から露出する部位のうち前記中間部材を取り付ける第１の部位を除いてフラックスによる保護膜を形成する工程と、
    前記保護膜の形成後に前記導体層が露出する部位のうち前記第１の部位に導電ペーストを用いて前記中間部材を取り付ける工程と、
    前記中間部材を取り付けた後に保護膜の形成後に前記レジスト層の表面に前記素子をダイボンド材により搭載する工程と、
    前記導体層において前記保護膜が形成されている部位に半田リフローにより部品を結合する工程とを備える
    ことを特徴とする電気装置の製造方法。
JP2013213718A 2013-10-11 2013-10-11 電気装置、電気装置の製造方法 Pending JP2015076576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013213718A JP2015076576A (ja) 2013-10-11 2013-10-11 電気装置、電気装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013213718A JP2015076576A (ja) 2013-10-11 2013-10-11 電気装置、電気装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015076576A true JP2015076576A (ja) 2015-04-20

Family

ID=53001183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013213718A Pending JP2015076576A (ja) 2013-10-11 2013-10-11 電気装置、電気装置の製造方法

Country Status (1)

Country Link
JP (1) JP2015076576A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034138A (ja) * 2015-08-03 2017-02-09 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050896A (ja) * 1996-05-28 1998-02-20 Denso Corp 樹脂封止型電子装置の製造方法
JPH11177129A (ja) * 1997-12-16 1999-07-02 Rohm Co Ltd チップ型ｌｅｄ、ｌｅｄランプおよびｌｅｄディスプレイ
JP2001267351A (ja) * 2000-03-17 2001-09-28 Fujitsu General Ltd ワイヤボンディング構造
JP2005109067A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005209958A (ja) * 2004-01-23 2005-08-04 Kyocera Corp 発光素子収納パッケージおよび発光装置
JP2006351808A (ja) * 2005-06-15 2006-12-28 Matsushita Electric Works Ltd 発光装置
JP2007059781A (ja) * 2005-08-26 2007-03-08 Toyoda Gosei Co Ltd サブマウント付発光素子および発光装置
JP2008258336A (ja) * 2007-04-04 2008-10-23 Toyoda Gosei Co Ltd 発光装置
JP2010510651A (ja) * 2006-11-20 2010-04-02 ソウル オプト デバイス カンパニー リミテッド 交流駆動型の発光素子
US20100101081A1 (en) * 2008-10-28 2010-04-29 Samsung Sdi Co., Ltd. Manufacturing method for protection circuit module of secondary battery
JP2010205787A (ja) * 2009-02-27 2010-09-16 Toyoda Gosei Co Ltd 発光装置、及びその製造方法
JP2010238701A (ja) * 2009-03-30 2010-10-21 Panasonic Electric Works Co Ltd 電子部品及びそれを用いた照明装置並びに照明器具
JP2011009298A (ja) * 2009-06-23 2011-01-13 Citizen Electronics Co Ltd 発光ダイオード光源装置
CN102157507A (zh) * 2011-01-25 2011-08-17 北京工业大学 一种色温和显色指数可调的白光led集成模块
JP2012109521A (ja) * 2010-10-19 2012-06-07 Kyushu Institute Of Technology Ｌｅｄモジュール装置及びその製造方法
JP2013004773A (ja) * 2011-06-17 2013-01-07 Toshiba Lighting & Technology Corp 発光体および照明装置
JP2013143559A (ja) * 2012-01-13 2013-07-22 Nichia Chem Ind Ltd 発光装置及び照明装置

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050896A (ja) * 1996-05-28 1998-02-20 Denso Corp 樹脂封止型電子装置の製造方法
JPH11177129A (ja) * 1997-12-16 1999-07-02 Rohm Co Ltd チップ型ｌｅｄ、ｌｅｄランプおよびｌｅｄディスプレイ
JP2001267351A (ja) * 2000-03-17 2001-09-28 Fujitsu General Ltd ワイヤボンディング構造
JP2005109067A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005209958A (ja) * 2004-01-23 2005-08-04 Kyocera Corp 発光素子収納パッケージおよび発光装置
JP2006351808A (ja) * 2005-06-15 2006-12-28 Matsushita Electric Works Ltd 発光装置
JP2007059781A (ja) * 2005-08-26 2007-03-08 Toyoda Gosei Co Ltd サブマウント付発光素子および発光装置
JP2010510651A (ja) * 2006-11-20 2010-04-02 ソウル オプト デバイス カンパニー リミテッド 交流駆動型の発光素子
JP2008258336A (ja) * 2007-04-04 2008-10-23 Toyoda Gosei Co Ltd 発光装置
US20100101081A1 (en) * 2008-10-28 2010-04-29 Samsung Sdi Co., Ltd. Manufacturing method for protection circuit module of secondary battery
JP2010205787A (ja) * 2009-02-27 2010-09-16 Toyoda Gosei Co Ltd 発光装置、及びその製造方法
JP2010238701A (ja) * 2009-03-30 2010-10-21 Panasonic Electric Works Co Ltd 電子部品及びそれを用いた照明装置並びに照明器具
JP2011009298A (ja) * 2009-06-23 2011-01-13 Citizen Electronics Co Ltd 発光ダイオード光源装置
JP2012109521A (ja) * 2010-10-19 2012-06-07 Kyushu Institute Of Technology Ｌｅｄモジュール装置及びその製造方法
CN102157507A (zh) * 2011-01-25 2011-08-17 北京工业大学 一种色温和显色指数可调的白光led集成模块
JP2013004773A (ja) * 2011-06-17 2013-01-07 Toshiba Lighting & Technology Corp 発光体および照明装置
JP2013143559A (ja) * 2012-01-13 2013-07-22 Nichia Chem Ind Ltd 発光装置及び照明装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034138A (ja) * 2015-08-03 2017-02-09 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール

Similar Documents

Publication Publication Date Title
JP5768435B2 (ja) 発光装置
JP4990355B2 (ja) 半導体発光デバイスパッケージのサブマウント及びそのサブマウントを備える半導体発光デバイスパッケージ
CN204391155U (zh) Led模块
CN103430339B (zh) 基板、发光装置以及照明装置
US20110175548A1 (en) Lighting apparatus
JP6107415B2 (ja) 発光装置
JP2008244165A (ja) 照明装置
JP2013140823A (ja) 発光装置
US20130062656A1 (en) Thermally enhanced optical package
TW201511347A (zh) 發光二極體封裝結構及其製造方法
US9370093B2 (en) Wiring board and light emitting device using same
TWM498387U (zh) 熱電分離的發光二極體封裝模組及電連接模組
WO2013150882A1 (ja) Ｌｅｄ発光装置
JP2008078401A (ja) 照明装置
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR101775428B1 (ko) 발광 소자 패키지 및 그 제조 방법
CN102834942B (zh) Led模块
US10147709B2 (en) Light emitting module
WO2013014978A1 (ja) 実装基板および発光モジュール
JP2014007204A (ja) Ｌｅｄモジュール
US9761766B2 (en) Chip on board type LED module
JP2015076576A (ja) 電気装置、電気装置の製造方法
WO2013190849A1 (ja) 光源装置
KR101161408B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
JP6497615B2 (ja) 実装基板及びそれを用いたｌｅｄモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170314