[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015061265A - カスコードトランジスタ及びカスコードトランジスタの制御方法 - Google Patents

カスコードトランジスタ及びカスコードトランジスタの制御方法 Download PDF

Info

Publication number
JP2015061265A
JP2015061265A JP2013195286A JP2013195286A JP2015061265A JP 2015061265 A JP2015061265 A JP 2015061265A JP 2013195286 A JP2013195286 A JP 2013195286A JP 2013195286 A JP2013195286 A JP 2013195286A JP 2015061265 A JP2015061265 A JP 2015061265A
Authority
JP
Japan
Prior art keywords
switching element
cascode transistor
drain
capacitor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013195286A
Other languages
English (en)
Other versions
JP6237038B2 (ja
Inventor
達哉 廣瀬
Tatsuya Hirose
達哉 廣瀬
和清 常信
Kazukiyo Tsunenobu
和清 常信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013195286A priority Critical patent/JP6237038B2/ja
Priority to US14/479,717 priority patent/US9048837B2/en
Priority to TW103131381A priority patent/TWI514760B/zh
Priority to CN201410471704.7A priority patent/CN104467775B/zh
Publication of JP2015061265A publication Critical patent/JP2015061265A/ja
Application granted granted Critical
Publication of JP6237038B2 publication Critical patent/JP6237038B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】シリコンＭＯＳ−ＦＥＴとＧａＮ−ＨＥＭＴとを直列接続したカスコードトランジスタをスイッチングする際に、耐圧の低いシリコンＭＯＳ−ＦＥＴにより大きな電圧がかかってしまい、シリコンＭＯＳ−ＦＥＴの劣化や、寿命が短くなる等の問題がある。シリコンのＭＯＳ−ＦＥＴの耐圧以上の電圧が加わらない信頼性を向上したカスコードトランジスタを提供する。【解決手段】カスコードトランジスタは、第１のスイッチング素子と、前記第１のスイッチング素子よりも高耐圧で前記第１のスイッチング素子のドレインに縦続接続された第２のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子との接続ノードと、前記第１のスイッチング素子のソースとの間に設けられ、直列接続されたスイッチとキャパシタとを含む。【選択図】図５

Description

本発明は、ノーマリーオン型のトランジスタとノーマリーオフ型のトランジスタとをカスコード接続してなるカスコードトランジスタ及びカスコードトランジスタの制御方法に関する。
近年、サファイア、ＳｉＣ、窒素ガリウム（ＧａＮ）又はＳｉ等からなる基板上にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体デバイス）の開発が活発である。
ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉの１．１ｅＶ、ＧａＡｓの１．４ｅＶに比べて大きい。このため、この化合物半導体装置には、高耐圧での動作が期待されている。
このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が挙げられる。以下、このＧａＮ系の高電子移動度トランジスタをＧａＮ−ＨＥＭＴと称する。ＨＥＭＴとは、半導体ヘテロ接合に誘起された高移動度の二次元電子ガス（２ＤＥＧ）をチャネルとした電界効果トランジスタのことである。
ＧａＮ−ＨＥＭＴを電源用のインバータのスイッチとして使用すると、オン抵抗の低減及び耐圧の向上の両立が可能である。また、Ｓｉ系トランジスタと比較して、待機時の消費電力を低減することも可能であり、動作周波数を向上させることも可能である。
このため、スイッチングロスを低減することができ、インバータの消費電力を低減することが可能となる。また、同等の性能のトランジスタであれば、Ｓｉ系トランジスタと比較して小型化が可能である。
しかしながら、従来のシリコンのＭＯＳ−ＦＥＴが、ゲートに電圧を印加しない状態でオフになるノーマリーオフ型（エンハンスメントモード）であるのに対して、ＧａＮ−ＨＥＭＴは、通常、ゲートに電圧を印加しない状態でオンになるノーマリーオン型（デプレッションモード）である。
そのため、デプレッションモードのＧａＮ−ＨＥＭＴをスイッチングするためには、エンハンスメントモードとして働くように、エンハンスメントモードのＦＥＴを組み合わせたカスコードトランジスタがある。
図１（Ａ）に、カスコードトランジスタの一例を示す。カスコードトランジスタは、ノーマリーオフ型の第１のスイッチング素子Ｔｒ１と、ノーマリーオン型の第２のスイッチング素子Ｔｒ２とを直列にした回路で、第２のスイッチング素子Ｔｒ２のソースＳ２は、第１のスイッチング素子Ｔｒ１のドレインＤ１に接続される。第２のスイッチング素子Ｔｒ２のゲートＧ２と、第１のスイッチング素子Ｔｒ１のソースＳ１は、接地される。ノーマリーオフ型の第１のスイッチング素子Ｔｒ１は例えば、一般に入手可能なシリコンベースのｎ型ＭＯＳ−ＦＥＴとする。ノーマリーオン型の第２のスイッチング素子Ｔｒ２は例えば、ＧａＮ−ＨＥＭＴとする。
次に、カスコードトランジスタの動作について説明する。まず、第１のスイッチング素子Ｔｒ１がオフになると、第１のスイッチング素子Ｔｒ１の抵抗が高くなり、まだオンである第２のスイッチング素子Ｔｒ２との抵抗値の兼ね合いで、第１のスイッチング素子Ｔｒ１のドレイン電圧が上がることになる。すると、第２のスイッチング素子Ｔｒ２のゲート電圧は０Ｖであるので、第２のスイッチング素子Ｔｒ２のソース電圧がゲート電圧より高くなる。ここで、例えば第２のスイッチング素子Ｔｒ２がオフオンする閾値を−５Ｖとすると、第２のスイッチング素子Ｔｒ２のソース電圧が５Ｖになった段階で、第２のスイッチング素子Ｔｒ２がオフする。
第２のスイッチング素子Ｔｒ２のドレインＤ２は、カスコードトランジスタのドレインとして機能し、第１のスイッチング素子Ｔｒ１のソースＳ１は、カスコードトランジスタのソースとして機能する。同様に、第１のスイッチング素子Ｔｒ１のゲートＧ１はカスコードトランジスタのゲートとして機能する。
特開２０１１−１６６６７３号公報 ＵＳ２０１２／０２６２２２０Ａ１
カスコードトランジスタの課題について説明する。
カスコードトランジスタを数百ＫＨｚ以上でスイッチングした場合、ドレイン−ソース間の電圧配分は、各トランジスタの持つドレイン−ソース間容量の大きさによって決定される。第１のスイッチング素子Ｔｒ１のドレイン−ソース間電圧Ｖｄｓ１は、第２のスイッチング素子Ｔｒ２のドレイン−ソース間容量Ｃｄｓ２で決まる。
Ｖｄｓ１＝ＶＤＤ×Ｃｄｓ２／（Ｃｄｓ１＋Ｃｇｓ２＋Ｃｄｓ２）・・・(式１)
Ｃｄｓ１：第１のスイッチング素子Ｔｒ１のドレイン−ソース間容量
Ｃｇｓ２：第２のスイッチング素子Ｔｒ２のゲート−ソース間容量
第２のスイッチング素子Ｔｒ２は、例えばＧａＮ−ＨＥＭＴであり、容量が大きいため、第１のスイッチング素子Ｔｒ１のドレイン−ソース間電圧Ｖｄｓ１は、第２のスイッチング素子Ｔｒ２のドレイン−ソース間電圧に比べて大きくなってしまう。第２のスイッチング素子Ｔｒ２は、耐圧が大きいが、スイッチング動作時では第１のスイッチング素子Ｔｒ１の方により大きな電圧がかかってしまう。
第１のスイッチング素子Ｔｒ１は、例えば高速Ｓｉ−ＭＯＳであり、低入力容量、高ｇｍのため、ゲート長が短い低耐圧仕様であるため、第１のスイッチング素子Ｔｒ１のドレイン−ソース間電圧Ｖｄｓ１が、第１のスイッチング素子Ｔｒ１のソース−ドレイン間耐圧を越えることにより、劣化や寿命が短くなる等の信頼性の問題が生じる。
そのため、第１のスイッチング素子Ｔｒ１にも耐圧が大きなトランジスタを用いようとすると、カスコードトランジスタ構成における、入力容量が小さく、高速で動作させられるというメリットを活かせられなくなってしまう。
また、図１（Ｂ）に示す様に、第１のスイッチング素子Ｔｒ１のドレイン−ソース間にツェナーダイオードを並列に接続した構成例がある。
図１（Ｂ）に示す構成例では、第１のスイッチング素子Ｔｒ１のソース−ドレイン間電圧Ｖｄｓ１が第１のスイッチング素子Ｔｒ１の耐圧を越えないように、第１のスイッチング素子Ｔｒ１のソース−ドレイン間にツェナーダイオードＤ＿ｚｅｎｅｒを接続している。しかしながら、実際のツェナーダイオードには大きい内部抵抗Ｒ＿ｚｅｎｅｒが直列に付随しているため、第１のスイッチング素子Ｔｒ１のソース−ドレイン間電圧Ｖｄｓ１は、定電圧にはならない。よって、ツェナーダイオードの性能でカスコードトランジスタの特性が律速されてしまうので、カスコードトランジスタの性能を最大限に引き出すことができない。
開示のカスコードトランジスタによれば、第１のスイッチング素子と、前記第１のスイッチング素子よりも高耐圧で、前記第１のスイッチング素子のドレインに縦続接続された第２のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子との接続ノードと、前記第１のスイッチング素子のソースとの間に設けられ、直列接続されたスイッチとキャパシタとを含むカスコードトランジスタが提供される。
開示のカスコードトランジスタによれば、第１のスイッチング素子Ｔｒ１のドレイン−ソース間に加わる電圧を第１のスイッチング素子Ｔｒ１のソース−ドレイン間耐圧を越えない様に制御することで第１のスイッチング素子Ｔｒ１の信頼性が向上する。また、リンギング・発振を抑制し、電流不連続モードにおけるスイッチング損失を低減するという効果を奏する。
カスコードトランジスタの回路図である。 カスコードトランジスタを用いた昇圧回路の回路図である。 昇圧回路の動作を説明するための図である。 寄生インダクタンスについて説明するための図である。 第１実施形態のカスコードトランジスタの回路図である。 第１実施形態のカスコードトランジスタの効果について説明するための図である。 第１実施形態のカスコードトランジスタの効果について説明するための図である。 第１実施形態のカスコードトランジスタの効果について説明するための図である。 第２実施形態のカスコードトランジスタの回路図である。 第３実施形態のカスコードトランジスタの回路図である。 第３実施形態のカスコードトランジスタの制御回路図である。 第１実施形態のカスコードトランジスタの半導体チップの断面図である。 第１実施形態のカスコードトランジスタのデバイスを収納した電子部品の構造図である。
発明者は、カスコードトランジスタを用いた回路の損失について、調査を行った。
図２は、カスコードトランジスタを用いた昇圧回路の一例を示す。図３は、図２の昇圧回路における動作波形と、スイッチング損失が発生している箇所を示す。
昇圧回路において、出力電力が小さい場合、その動作は一般的に電流不連続モードとなる。図３を参照して、カスコードトランジスタがオンしてインダクタ電流ＩＬとトランジスタ電流Ｉｄｓが流れてインダクタＬ１へエネルギーを蓄えた後、カスコードトランジスタがオフしてそのエネルギーを電流という形で出力側へ放出する。電流不連続モードとは、カスコードトランジスタがオフの期間にその電流が消滅してしまう状態のことを言う。
電流が消滅している期間、エネルギーを蓄える役割のインダクタＬ１とカスコードトランジスタの出力端子から見える等価容量との間で直列共振が生じ、カスコードトランジスタの出力端子の電圧が振動する。この振動周波数はインダクタＬ１とカスコードトランジスタの出力端子から見える等価容量で決まる共振周波数となる。今、共振状態においてカスコードトランジスタがオンすると、そのときカスコードトランジスタの出力端子の電圧の初期値はカスコードトランジスタがオンするタイミングに依存する。
図３に示すように、電流不連続モードにおいては、ソース−ドレイン間電圧Ｖｄｓとドレイン電流Ｉｄｓとのオーバーラップによりスイッチング損失が発生する。ソース−ドレイン間電圧Ｖｄｓが大きくなっている状態でゲート電圧Ｖｇｓがオンすると、ソース−ドレイン間電圧Ｖｄｓとドレイン電流Ｉｄｓとのオーバーラップが大きくなってしまいスイッチング損失が大きくなる。従来、この不連続モードにおいて、ソース−ドレイン間電圧Ｖｄｓの大きさをゲート電圧Ｖｇｓのスイッチングのタイミングに合わせてスイッチング損失を制御することはできなかった。
さらに、発明者は、カスコードトランジスタを用いた回路で発生するリンギング、あるいは発振について、調査を行った。
図４（Ａ）を参照して、実際のトランジスタはモールドされたパッケージに封止されるか、メタルパッケージに封止された状態でデバイスとして、例えばプリント基板上に実装される。特に、ソース端子に接続されている配線はインダクタンスのような動作をする場合が多く、トランジスタの各端子には、パッケージや回路基板上に存在する寄生インダクタンスＬＧ、ＬＳが接続されることになる。
この寄生インダクタンスと、使用するトランジスタのゲート−ソース間容量との間で共振が生じて、これがきっかけとなってトランジスタがリンギング、あるいは発振を起こすことがある。トランジスタの立ち上がり時間（ｔｒ）や立ち下がり時間（ｔｆ）が短く、相互コンダクタンス（ΔＩｄｓ／ΔＶｇｓ＝ｇｍ）が大きいと、共振が増幅されやすくなり、リンギング、あるいは発振を起こしやすくなる。このためトランジスタのスイッチング動作が不安定となるばかりでなく、スイッチング損失の増大を招く恐れがある。
図４（Ｂ）はリンギング、あるいは発振を起こしている時の波形を示す。このリンギング・発振を制御する従来の方法は、ゲート端子に直列に大きな抵抗を挿入して、出力端子から流入してくる電流を損失させ、さらに出力端子と接地との間にスナバ回路を設けることで損失を起こさせてリンギングや発振を抑制していた。しかし、この手法では、ゲート電圧Ｖｇｓの立ち上がり時間が大きくなり、したがってソース−ドレイン間電圧Ｖｄｓとドレイン電流Ｉｄｓのターンオン、ターンオフ時における遷移時間が大きくなり、結果としてスイッチング損失が増大してしまう。
発明者は、第１のスイッチング素子Ｔｒ１のドレイン−ソース間に耐圧以上の電圧が加わる第１の課題、昇圧回路の電流不連続モードにおいてスイッチング損失が大きくなる第２の課題、及び寄生インダクタンスの影響でトランジスタのスイッチング動作が不安定となる第３課題について、カスコード接続の中点の電圧に注目し、以下の実施の形態を考案した。
以下に図面を参照して、本開示の技術にかかる好適な実施の形態を詳細に説明する。
図５は、開示の技術を適用した第１実施形態のカスコードトランジスタを示す図である。図５において、図１に示すカスコードトランジスタと同一又は同等の構成要素には同一符号を付し、その説明を省略する。
本実施形態のカスコードトランジスタは、ノーマリーオフ型の第１のスイッチング素子Ｔｒ１と、ノーマリーオン型の第２のスイッチング素子Ｔｒ２とを直列にした回路で、第２のスイッチング素子Ｔｒ２のソースＳ２は、第１のスイッチング素子Ｔｒ１のドレインＤ１に接続される。第２のスイッチング素子Ｔｒ２のゲートＧ２と、第１のスイッチング素子Ｔｒ１のソースＳ１は、接地される。ノーマリーオフ型の第１のスイッチング素子Ｔｒ１は例えば、一般に入手可能なシリコンベースのｎ型ＭＯＳ−ＦＥＴとする。ノーマリーオン型の第２のスイッチング素子Ｔｒ２は例えば、ＧａＮ−ＨＥＭＴとする。
さらに、第２のスイッチング素子Ｔｒ２のソースＳ２と、第１のスイッチング素子Ｔｒ１のドレインＤ１とが接続するノードｍｉｄと、第１のスイッチング素子Ｔｒ１のソースＳ１との間に、スイッチＳＷとキャパシタＣａｄｄとを直列接続した回路が、並列に接続されている。
第２のスイッチング素子Ｔｒ２のドレインＤ２は、カスコードトランジスタのドレインとして機能し、第１のスイッチング素子Ｔｒ１のソースＳ１は、カスコードトランジスタのソースとして機能する。同様に、第１のスイッチング素子Ｔｒ１のゲートＧ１はカスコードトランジスタのゲートとして機能する。
スイッチＳＷは、外部からその開閉を制御可能とする外部端子Ｖ１を有し、外部端子Ｖ１に信号を入力して、スイッチＳＷをオフオンする。スイッチＳＷは例えば、一般に入手可能なシリコンベースのｎ型ＭＯＳ−ＦＥＴ、ＧａＮ−ＨＥＭＴ等のトランジスタとする。
スイッチＳＷの動作は、カスコードトランジスタのゲート信号がオフになる寸前にスイッチＳＷをオンして、ノードｍｉｄにキャパシタＣａｄｄを接続する。キャパシタＣａｄｄがノードｍｉｄに接続されることで、ノードｍｉｄの電圧が安定化するので、第１のスイッチング素子Ｔｒ１の耐圧を越える電圧が第１のスイッチング素子Ｔｒ１のドレイン・ソース間に印加されることを防ぐことができる。
また、カスコードトランジスタのゲート信号がオンになる寸前にスイッチＳＷをオフして、ノードｍｉｄからキャパシタＣａｄｄを切り離すことにより、ターンオン時の充電に費やす時間を短縮することができる。
キャパシタＣａｄｄをスイッチＳＷ無しでノードｍｉｄに接続したままにすると、単なるフィルタとしての働き、またはスイッチング時の定電圧化の働きのどちらか一方の働きしか得られない。しかし、スイッチＳＷを接続してそれを外部から制御してやることにより、両方の働きを得ることができる。
次いで、上記第１の課題に対する効果について、説明する。
図６は、図２に示す昇圧回路のカスコードトランジスタを、本実施形態のカスコードトランジスタに置き換えてシミュレーシュンした波形を示す。
図中、左の図６（Ａ）は、従来の構成と同等の条件であるキャパシタＣａｄｄの容量＝０ｎＦ、即ちＳＷをオフ状態にした場合のシミュレーシュン波形である。図中、右の図６（Ｂ）は、キャパシタＣａｄｄの容量＝２ｎＦとして、ＳＷをオン状態にした場合のシミュレーシュン波形である。
図６（Ａ）、図６（Ｂ）共に、上からカスコードトランジスタのゲート電圧Ｖｇｓ、第２のスイッチング素子Ｔｒ２のソースＳ２と第１のスイッチング素子Ｔｒ１のドレインＤ１とが接続するノードｍｉｄの電圧Ｖｍｉｄ、カスコードトランジスタのドレイン−ソース間電流Ｉｄｓ、カスコードトランジスタのドレイン電圧Ｖｄｓ、インダクタ電流ＩＬを示す。
第１のスイッチング素子Ｔｒ１のドレイン−ソース間の耐圧を２０Ｖ、第２のスイッチング素子Ｔｒ２のドレイン−ソース間の耐圧を６００Ｖとする。
シミュレーシュンの条件としては、カスコードトランジスタの第１のスイッチング素子Ｔｒ１の入力信号のスイッチング周波数は１００ｋＨｚとして、ドレイン電圧ＶＤＤ＝４００Ｖとする。各端子間容量を、Ｃｄｓ１＝５００ｐＦ、Ｃｄｓ２＝１５０ｐＦ、Ｃｇｓ２＝５００ｐＦであるとする。
先に、簡単な計算で、カスコードトランジスタの各トランジスタのオフ時の電圧を試算してみる。
カスコードトランジスタの各トランジスタのオフ時の電圧は各端子間容量で決まるものとすると、第２のスイッチング素子Ｔｒ２のオフ時のドレイン−ソース間電圧Ｖｄｓ２＿ＯＦＦは、
Ｖｄｓ２＿ＯＦＦ＝ＶＤＤ×Ｚｄｓ２＿ＯＦＦ／（Ｚｄｓ１＿ＯＦＦ＋Ｚｄｓ２＿ＯＦＦ)
＝ＶＤＤ×（Ｃｄｓ１＋Ｃｇｓ２）／（Ｃｄｓ２＋Ｃｄｓ１＋Ｃｇｓ２）
＝４００×（５００ｐ＋５００ｐ）／（１５０ｐ＋５００ｐ＋５００ｐ）
＝３４７.８２６１Ｖ・・・（式２)
で求められ、第１のスイッチング素子Ｔｒ１のオフ時のドレイン−ソース間電圧Ｖｄｓ１＿ＯＦＦは、
Ｖｄｓ１＿ＯＦＦ＝ＶＤＤ×Ｚｄｓ１＿ＯＦＦ／（Ｚｄｓ１＿ＯＦＦ＋Ｚｄｓ２＿ＯＦＦ)
＝ＶＤＤ×Ｃｄｓ２／（Ｃｄｓ２＋Ｃｄｓ１＋Ｃｇｓ２）
＝４００×１５０ｐ／（１５０ｐ＋５００ｐ＋５００ｐ）＝５２.１７３９Ｖ・・・（式３）
で求められる。ここで、
Ｚｄｓ１＿ＯＦＦ：第１のスイッチング素子Ｔｒ１のオフ時のドレイン−ソース間インピーダンス、
Ｚｄｓ２＿ＯＦＦ：第２のスイッチング素子Ｔｒ２のオフ時のドレイン−ソース間インピーダンス、とする。
図６（Ａ）に示すシミュレーシュン結果においても、ゲートがオフになった時のノードｍｉｄの電圧Ｖｍｉｄは、５２．９５Ｖとなっており、上記の計算とほぼ一致する。このとき、第１のスイッチング素子Ｔｒ１には第１のスイッチング素子Ｔｒ１のドレイン耐圧である２０Ｖを大きく超える電圧が加わることになる。
キャパシタＣａｄｄ＝２ｎＦを追加した場合の、第２のスイッチング素子Ｔｒ２のオフ時のドレイン−ソース間電圧Ｖｄｓ２＿ＯＦＦは、
Ｖｄｓ２＿ＯＦＦ＝ＶＤＤ×Ｚｄｓ２＿ＯＦＦ／（Ｚｄｓ１＿ＯＦＦ＋Ｚｄｓ２＿ＯＦＦ)
＝ＶＤＤ×（Ｃｄｓ１＋Ｃｇｓ２）／（Ｃｄｓ２＋Ｃｄｓ１＋Ｃｇｓ２＋Ｃａｄｄ）
＝４００×（５００ｐ＋５００ｐ＋２ｎ）／（１５０ｐ＋５００ｐ＋５００ｐ＋２ｎ）
＝３５０.９５２４Ｖ・・・（式４）
で求められ、第１のスイッチング素子Ｔｒ１のオフ時のドレイン−ソース間電圧Ｖｄｓ１＿ＯＦＦは、
Ｖｄｓ１＿ＯＦＦ＝ＶＤＤ×Ｚｄｓ１＿ＯＦＦ／（Ｚｄｓ１＿ＯＦＦ＋Ｚｄｓ２＿ＯＦＦ)
＝ＶＤＤ×Ｃｄｓ２／（Ｃｄｓ２＋Ｃｄｓ１＋Ｃｇｓ２＋Ｃａｄｄ）
＝４００×１５０ｐ／（１５０ｐ＋５００ｐ＋５００ｐ＋２ｎ）＝１９．０４７６Ｖ・・・（式５）
で求められる。
図６（Ｂ）に示すシミュレーシュン結果においても、ゲートがオフになった時のノードｍｉｄの電圧Ｖｍｉｄは、１９．８３Ｖとなっており、上記の計算とほぼ一致する。このとき、第１のスイッチング素子Ｔｒ１には第１のスイッチング素子Ｔｒ１のドレイン耐圧である２０Ｖを超える電圧が加わることはない。よって、第１のスイッチング素子Ｔｒ１の劣化や寿命の低下を防ぐことができる。
次いで、図７は、上記第２の課題に対する効果を説明したものである。
図中、左の図７（Ａ）は、従来の構成と同等の条件であるキャパシタＣａｄｄの容量＝０ｎＦ、即ちＳＷをオフ状態にした場合のシミュレーシュン波形である。図中、右の図７（Ｂ）は、キャパシタＣａｄｄの容量＝２ｎＦとして、ＳＷをオン状態にした場合のシミュレーシュン波形である。
図７（Ａ）、図７（Ｂ）共に、上からカスコードトランジスタのゲート電圧Ｖｇｓ、カスコードトランジスタのドレイン電圧Ｖｄｓ、カスコードトランジスタのドレイン電流Ｉｄｓ、インダクタ電流ＩＬを示す。
図７（Ａ）を参照して、共振状態にあるカスコードトランジスタの出力のドレイン電圧Ｖｄｓがピークになったところでカスコードトランジスタのゲートをオンしたとすると、ドレイン電圧Ｖｄｓの変化はスイッチング遷移時間の間にＶｄｓｐｋから通常数十ｍＶのカスコードトランジスタのオン電圧Ｖｄｓ＿ＯＮまで変化し、そのときの電圧の時間に対する傾きｄＶ／ｄｔの絶対値は非常に大きくなる。カスコードトランジスタの出力のドレイン電圧Ｖｄｓの時間変化が非常に大きいと、この変化に伴ってカスコードトランジスタの出力に接続されている等価容量ＣｄｓとＣｇｄへｄＶ／ｄｔの大きさに比例した電流が流れる。
例えばドレイン電圧Ｖｄｓが大きなｄＶ／ｄｔで変化すると、カスコードトランジスタのドレイン端子からソース端子間に接続されているソース−ドレイン間容量Ｃｄｓからトランジスタのチャネルへドレイン電流Ｉｄｓのスパイクが発生する。
このドレイン電流Ｉｄｓのスパイクとトランジスタのチャネルに存在する純抵抗（この場合はＲｏｎ）によってチャネル内部に熱が発生してしまう。ソース−ドレイン間容量Ｃｄｓが大きければ大きいほどオフ状態からオン状態への遷移時間内にチャネルを通る電流は大きくなり、この時間内のスイッチング損失Ｒｏｓｓは大きくなってしまう。
図７（Ｂ）を参照して、キャパシタＣａｄｄ＝２ｎＦが付加することにより、ゲート信号がオンする際の共振状態にあるカスコードトランジスタのドレイン電圧Ｖｄｓは、ほぼオン電圧Ｖｄｓ＿ＯＮに達している。ドレイン電圧Ｖｄｓの急な変化が無いので、図７（Ａ）のゲート信号がオンする際にあったドレイン電流Ｉｄｓのスパイクが除去されている。このように、ゲートをオンするタイミングと、ドレイン電圧Ｖｄｓが谷に来る時間とを一致させることにより、電流サージ（ｄＶ／ｄｔ）を制御でき、ゲート信号がオフからオンへ遷移する際のスイッチング損失をゼロにすることができる。
このように、ノードｍｉｄにキャパシタＣａｄｄを接続すると、ドレイン電圧Ｖｄｓ波形の振動周波数が変化する。これはドレイン端子からみた容量とドレイン端子に接続されているインダクタとの共振によってドレイン電圧Ｖｄｓ波形が振動するためである。よって、ゲート信号をオンする寸前のドレイン電圧Ｖｄｓ波形の振動が最下点となるようにキャパシタＣａｄｄの容量が決められる。
図８は、上記第３の課題に対する効果を説明したものである。
カスコードトランジスタがプリント基板上に実装されている状態を模擬するため、図４（Ａ）に示すように、カスコードトランジスタのゲート配線ならびにソース配線に直列にインダクタンスを接続してシミュレーシュンを行った。
図中、左の図８（Ａ）は、従来の構成と同等の条件であるキャパシタＣａｄｄの容量＝０ｎＦ、即ちＳＷをオフ状態にした場合のシミュレーシュン波形である。図中、右の図８（Ｂ）は、キャパシタＣａｄｄの容量＝２ｎＦとして、ＳＷをオン状態にした場合のシミュレーシュン波形である。
図８（Ａ）、図８（Ｂ）共に、上からカスコードトランジスタのゲート電圧Ｖｇｓ、カスコードトランジスタのドレイン電圧Ｖｄｓ、カスコードトランジスタのソース端子から流れる電流Ｉｓ、カスコードトランジスタのドレイン電流Ｉｄｓを示す。
図８（Ａ）を参照して、全ての波形において振動現象（リンギング）が見られているが、図８（Ｂ）を参照して、キャパシタＣａｄｄを付加することで、ゲート信号波形以外の波形についてリンギング現象はすべて除去されている。
カスコードトランジスタのゲート信号がオンになる直前に、キャパシタＣａｄｄ＝１ｎＦに設定すれば、課題２に対する効果のドレイン電圧Ｖｄｓの谷の制御に加え、リンギングも制御可能となる。これによりスイッチング損失は低減し、安定した動作が保証される。
図９は、開示の技術を適用した第２実施形態のカスコードトランジスタを示す図である。図９において、図５に示す第１実施形態のカスコードトランジスタと同一又は同等の構成要素には同一符号を付し、その説明を省略する。
本実施形態のカスコードトランジスタは、第２のスイッチング素子Ｔｒ２のソースＳ２と、第１のスイッチング素子Ｔｒ１のドレインＤ１とが接続するノードｍｉｄと、第１のスイッチング素子Ｔｒ１のソースＳ１との間にスイッチＳＷとキャパシタＣａｄｄＶとを直列接続した回路が、並列に接続されている。スイッチＳＷは、外部からその開閉を制御可能とする外部端子Ｖ１を有する。第２実施形態のカスコードトランジスタは、キャパシタＣａｄｄＶが電圧可変型容量で、容量を制御するための制御端子Ｖ２を有する点が、第１実施形態のカスコードトランジスタのキャパシタＣａｄｄと異なる。電圧可変型容量としては、バリキャップ（ｖａｒｉａｂｌｅ ｃａｐａｃｉｔａｎｃｅ ｄｉｏｄｅ）等の端子に加える電圧によって静電容量が変化する素子を用いる。
本実施形態のカスコードトランジスタを用いると、上記で説明した第１の課題と第２の課題を同時に解決することが可能となる。
例えば、ゲート信号がオフからオンへ遷移する際に、キャパシタＣａｄｄＶの容量を例えば１ｎＦにすることで、ドレイン電流Ｉｄｓのスパイクが除去できる。よって、電流サージ（ｄＶ／ｄｔ）を制御でき、ゲート信号がオフからオンへ遷移する際のスイッチング損失をゼロにできる。
また、ゲート信号がオンからオフへ遷移する際に、キャパシタＣａｄｄＶの容量を例えば１ｎＦから２ｎＦにすることで、第２のスイッチング素子Ｔｒ２のソースＳ２と第１のスイッチング素子Ｔｒ１のドレインＤ１とが接続するノードｍｉｄの電圧Ｖｍｉｄを、第１のスイッチング素子Ｔｒ１のドレイン耐圧以下に抑え、第１のスイッチング素子Ｔｒ１の劣化や寿命の低下を防ぐことができる。
図１０は、開示の技術を適用した第３実施形態のカスコードトランジスタを示す図である。図１０において、図５に示す第１実施形態のカスコードトランジスタと同一又は同等の構成要素には同一符号を付し、その説明を省略する。
本実施形態のカスコードトランジスタは、第２のスイッチング素子Ｔｒ２のソースＳ２と、第１のスイッチング素子Ｔｒ１のドレインＤ１とが接続するノードｍｉｄと、第１のスイッチング素子Ｔｒ１のソースＳ１との間に、スイッチＳＷとキャパシタＣａｄｄとを直列接続した回路が、複数個並列に接続されている。個々のスイッチＳＷは、外部からその開閉を制御可能とする外部端子を有する。
例えば、キャパシタＣａｄｄ１、キャパシタＣａｄｄ２、キャパシタＣａｄｄ３、キャパシタＣａｄｄｎを０．５ｎＦ、１ｎＦ、２ｎＦ、４ｎＦの様にそれぞれ異なる容量値のキャパシタを配置しておく。そして、スイッチＳＷ１からＳＷｎまでを個別にオン／オフすることによって、ノードｍｉｄに接続する容量値を、０．５ｎＦ単位で設定することが可能となる。
例えば、ゲート信号がオフからオンへ遷移する際に、スイッチＳＷ１のみオンして、ノードｍｉｄに接続されるキャパシタ容量を例えば０．５ｎＦとしておくことで、ドレイン電流Ｉｄｓのスパイクが除去できる。よって、電流サージ（ｄＶ／ｄｔ）を制御でき、ゲート信号がオフからオンへ遷移する際のスイッチング損失をゼロにできる。
また、ゲート信号がオンからオフへ遷移する際に、スイッチＳＷ１とスイッチＳＷ２をオンして、キャパシタ容量を例えば１．５ｎＦとしておくことで、第２のスイッチング素子Ｔｒ２のソースＳ２と第１のスイッチング素子Ｔｒ１のドレインＤ１とが接続するノードｍｉｄの電圧Ｖｍｉｄを、第１のスイッチング素子Ｔｒ１のドレイン耐圧以下に抑え、第１のスイッチング素子Ｔｒ１の劣化や寿命の低下を防ぐことができる。
ノードｍｉｄに接続するキャパシタＣａｄｄの容量は、ゲート信号がオンになる寸前のドレイン電圧Ｖｄｓ波形に依存する。これはドレイン端子からみた容量とドレイン端子に接続されているブースト用インダクタとの共振によってＶｄｓ波形が振動するが、キャパシタＣａｄｄを接続するとその振動周波数は変化する。ノードｍｉｄに接続する容量は、ゲート信号がオンになる寸前のＶｄｓ波形の振動が最下点にくるように設定される。
図１１は、第３実施形態のカスコードトランジスタのスイッチＳＷ１からＳＷｎまでを個別にオン・オフする制御回路の具体例を示す。制御回路は、カスコードトランジスタのゲート信号と同期して、スイッチＳＷ１〜ＳＷｎをオン・オフする。
コンパレータの入力のオフセット電圧と、アナログ入力には、ノードｍｉｄに接続する容量を決定するための条件として、本カスコードトランジスタを用いる昇圧回路等の出力電圧、出力電流、入力電流、出力電圧、カスコードトランジスタのゲートやドレイン電圧波形のリンギングピーク電圧、ゲート信号等を入力する。この制御回路によって、本カスコードトランジスタを用いる昇圧回路等の動作に合わせて、カスコードトランジスタのノードｍｉｄに接続する容量を適宜調整することが可能となる。その結果、本カスコードトランジスタを用いる昇圧回路等の信頼性を向上させ、スイッチング損失を減らす効果がある。
図１２は、キャパシタＣａｄｄ及びスイッチＳＷを、第１のスイッチング素子Ｔｒ１あるいは第２のスイッチング素子Ｔｒ２と同一のプロセス過程で製造した半導体チップの断面図である。図１２の例は、ＧａＮ−ＨＥＭＴである第２のスイッチング素子Ｔｒ２と、キャパシタＣａｄｄ及びスイッチＳＷを１つの半導体チップとしている。
図１３は、図５に示すカスコードトランジスタ回路のデバイスを１つのパッケージに収納した電子部品の構造の一例を示す。
第２のスイッチング素子Ｔｒ２、キャパシタＣａｄｄ、スイッチＳＷ及び誘電体基板は、接地金属板上に固定されている。誘電体基板上には第１のスイッチング素子Ｔｒ１が実装され、誘電体基板は第１のスイッチング素子Ｔｒ１背面のドレイン端子（図示無し）と電気的に接続されるので、実質、誘電体基板は第１のスイッチング素子Ｔｒ１のドレイン電極Ｄ１となる。
第１のスイッチング素子Ｔｒ１の上面はソース端子Ｓ１となっていて、複数のワイヤで接地金属板と接続される。
第２のスイッチング素子Ｔｒ２上面のソース端子Ｓ２と誘電体基板とは、複数のワイヤで接続される。第２のスイッチング素子Ｔｒ２上面のゲート端子Ｇ２と接地金属板とは、ワイヤで接続される。
キャパシタＣａｄｄ背面の下部電極は、接地金属板と電気的に接続される。キャパシタＣａｄｄ上面の上部電極は、スイッチＳＷ上面の一方の端子とは、ワイヤで接続され、スイッチＳＷ上面の他方の端子と第１のスイッチング素子Ｔｒ１のドレイン電極Ｄ１である誘電体基板とは、ワイヤで接続される。
接地金属板の淵には、入力端子、出力端子及びスイッチＳＷを制御するための外部端子Ｖ１用のＶ１端子が形成されたフレームが実装されている。フレームの入力端子と、第１のスイッチング素子Ｔｒ１上面のゲート端子Ｇ１とは、複数のワイヤで接続される。フレームの出力端子と、第２のスイッチング素子Ｔｒ２上面のドレイン端子Ｄ２とは、複数のワイヤで接続される。フレームのＶ１端子と、スイッチＳＷ上面の外部端子Ｖ１とは、ワイヤで接続される。
さらに、ワイヤ、デバイスは、樹脂等で封止される。
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
Ｔｒ１ 第１のスイッチング素子
Ｔｒ２ 第２のスイッチング素子
Ｃｄｓ１ 第１のスイッチング素子Ｔｒ１のドレイン−ソース間容量
Ｃｄｓ２ 第２のスイッチング素子Ｔｒ２のドレイン−ソース間容量
Ｃｇｓ２ 第２のスイッチング素子Ｔｒ２のゲート−ソース間容量
Ｓ１ 第１のスイッチング素子Ｔｒ１のソース
Ｄ１ 第１のスイッチング素子Ｔｒ１のドレイン
Ｇ１ 第１のスイッチング素子Ｔｒ１のゲート
Ｓ２ 第２のスイッチング素子Ｔｒ２のソース
Ｄ２ 第２のスイッチング素子Ｔｒ２のドレイン
Ｇ２ 第２のスイッチング素子Ｔｒ２のゲート
Ｄ＿ｚｅｎｅｒ ツェナーダイオード
Ｒ＿ｚｅｎｅｒ ツェナーダイオードの内部抵抗
ＳＷ、ＳＷ２、ＳＷ２、ＳＷ３、ＳＷｎ スイッチ
Ｃａｄｄ、Ｃａｄｄ１、Ｃａｄｄ２、Ｃａｄｄ３、Ｃａｄｄｎ、ＣａｄｄＶ キャパシタ

Claims (13)

  1. 第１のスイッチング素子と、
    前記第１のスイッチング素子よりも高耐圧で、前記第１のスイッチング素子のドレインに縦続接続された第２のスイッチング素子と、
    前記第１のスイッチング素子と前記第２のスイッチング素子との接続ノードと、前記第１のスイッチング素子のソースとの間に設けられ、直列接続されたスイッチとキャパシタと
    を含むことを特徴とするカスコードトランジスタ。
  2. 前記スイッチは、外部からその開閉を制御可能とする外部接続端子を有する
    ことを特徴とする請求項１に記載のカスコードトランジスタ。
  3. 前記外部接続端子には、前記第１のスイッチング素子のゲート信号がオフする前に、前記スイッチをオンする信号が入力され、前記接続ノードに前記キャパシタが電気的に接続される
    ことを特徴とする請求項２に記載のカスコードトランジスタ。
  4. 前記外部接続端子には、前記第１のスイッチング素子のゲート信号がオンする前に、前記スイッチをオフする信号が入力され、前記接続ノードと前記キャパシタとは電気的に分離される
    ことを特徴とする請求項２に記載のカスコードトランジスタ。
  5. 前記キャパシタは、該カスコードトラジスタのゲートをオンするタイミングで、該カスコードトラジスタのソースに接続される寄生インダクタンスとゲート−ソース間容量とで発振するドレイン電圧を最小となる位置に発振周期を変える容量値を有する
    ことを特徴とする請求項１に記載のカスコードトランジスタ。
  6. 前記キャパシタは、電圧可変型容量で、容量を変えるための制御端子を有する
    ことを特徴とする請求項１に記載のカスコードトランジスタ。
  7. 直列接続した前記キャパシタと前記スイッチを、前記接続ノードと前記第１のスイッチング素子のソースとの間に複数個並列接続する
    ことを特徴とする請求項１に記載のカスコードトランジスタ。
  8. さらに、前記直列接続した前記キャパシタと前記スイッチを制御する回路を含む
    ことを特徴とする請求項７に記載のカスコードトランジスタ。
  9. 前記第１のスイッチング素子は、ノーマリーオフ型のＭＯＳ−ＦＥＴで、前記第２のスイッチング素子は、ノーマリーオン型のＧａＮ−ＨＥＭＴである
    ことを特徴とする請求項１乃至８のいずれか一項に記載のカスコードトランジスタ。
  10. 第１のスイッチング素子と、
    前記第１のスイッチング素子よりも高耐圧で、前記第１のスイッチング素子のドレインに縦続接続された第２のスイッチング素子と、
    前記第１のスイッチング素子と前記第２のスイッチング素子との接続ノードと、前記第１のスイッチング素子のソースとの間に設けられ、直列接続されたスイッチとキャパシタと
    を含むカスコードトランジスタの制御方法であって、
    前記第１のスイッチング素子のゲートをオフする前に、前記スイッチをオンして、前記接続ノードに前記キャパシタを電気的に接続する
    ことを特徴とするカスコードトランジスタの制御方法。
  11. さらに、
    前記第１のスイッチング素子のゲートをオンする前に、前記スイッチをオフして、前記接続ノードと前記キャパシタを電気的に分離する
    ことを特徴とする請求項１０に記載のカスコードトランジスタの制御方法。
  12. 半導体基板上に形成された第１のスイッチング素子あるいは、前記第１のスイッチング素子よりも高耐圧で、前記第１のスイッチング素子のドレインに縦続接続され、前記半導体基板上に形成された第２のスイッチング素子と、
    前記第１のスイッチング素子と前記第２のスイッチング素子との接続ノードと、前記第１のスイッチング素子のソースとの間に設けられ、前記半導体基板上で直列接続されたスイッチとキャパシタと
    を含むことを特徴とする半導体素子。
  13. 板上に配置された第１のスイッチング素子と、
    前記第１のスイッチング素子よりも高耐圧で、前記第１のスイッチング素子のドレインに縦続接続され、前記板上に配置された第２のスイッチング素子と、
    前記第１のスイッチング素子と前記第２のスイッチング素子との接続ノードと、前記第１のスイッチング素子のソースとの間に設けられ、前記板上で直列接続されたスイッチとキャパシタと
    を含むことを特徴とする電子部品。
JP2013195286A 2013-09-20 2013-09-20 カスコードトランジスタ及びカスコードトランジスタの制御方法 Expired - Fee Related JP6237038B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013195286A JP6237038B2 (ja) 2013-09-20 2013-09-20 カスコードトランジスタ及びカスコードトランジスタの制御方法
US14/479,717 US9048837B2 (en) 2013-09-20 2014-09-08 Cascode transistor and method of controlling cascode transistor
TW103131381A TWI514760B (zh) 2013-09-20 2014-09-11 疊接電晶體及控制疊接電晶體之方法
CN201410471704.7A CN104467775B (zh) 2013-09-20 2014-09-16 共源共栅晶体管和控制共源共栅晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013195286A JP6237038B2 (ja) 2013-09-20 2013-09-20 カスコードトランジスタ及びカスコードトランジスタの制御方法

Publications (2)

Publication Number Publication Date
JP2015061265A true JP2015061265A (ja) 2015-03-30
JP6237038B2 JP6237038B2 (ja) 2017-11-29

Family

ID=52690431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013195286A Expired - Fee Related JP6237038B2 (ja) 2013-09-20 2013-09-20 カスコードトランジスタ及びカスコードトランジスタの制御方法

Country Status (4)

Country Link
US (1) US9048837B2 (ja)
JP (1) JP6237038B2 (ja)
CN (1) CN104467775B (ja)
TW (1) TWI514760B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200583A1 (en) * 2014-01-15 2015-07-16 Virginia Tech Intellectual Properties, Inc. Avoiding Internal Switching Loss in Soft Switching Cascode Structure Device
WO2018154647A1 (ja) * 2017-02-22 2018-08-30 三菱電機株式会社 高周波増幅器
JP2019186926A (ja) * 2018-04-13 2019-10-24 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． 組み合わせローパス・ハイパス段間回路を備えたハイブリッド電力増幅器回路またはシステムおよびその動作方法
CN110504242A (zh) * 2019-08-26 2019-11-26 黄山学院 大电流级联增强型GaN全桥功率模块封装结构及封装方法
JP2021190760A (ja) * 2020-05-27 2021-12-13 株式会社パウデック 半導体回路
US11508647B2 (en) 2020-09-11 2022-11-22 Kabushiki Kaisha Toshiba Semiconductor device
DE112022002944T5 (de) 2021-07-08 2024-03-28 Rohm Co., Ltd. Nitrid-halbleiterbauelement

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6683621B2 (ja) * 2014-10-30 2020-04-22 ローム株式会社 パワーモジュールおよびパワー回路
WO2016189371A1 (en) * 2015-05-27 2016-12-01 Visic Technologies Ltd Switching power device
JP6185032B2 (ja) * 2015-09-30 2017-08-23 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
EP3193364B1 (en) 2016-01-18 2020-10-21 Nexperia B.V. Integrated resistor element and associated manufacturing method
EP3193449B1 (en) * 2016-01-18 2020-03-11 Nexperia B.V. Apparatus and associated method
US10094863B2 (en) * 2016-03-02 2018-10-09 Texas Instruments Incorporated High-resolution power electronics measurements
EP3692635A4 (en) * 2017-09-07 2021-08-04 Visic Technologies Ltd. FAST HIGH VOLTAGE SWITCHING DEVICES
US10447208B2 (en) * 2017-12-15 2019-10-15 Raytheon Company Amplifier having a switchable current bias circuit
WO2019206844A1 (en) 2018-04-22 2019-10-31 Epinovatech Ab Reinforced thin-film device
US10862429B2 (en) 2019-01-09 2020-12-08 Silanna Asia Pte Ltd Apparatus for optimized turn-off of a cascode amplifier
TWI702798B (zh) * 2019-05-20 2020-08-21 台達電子工業股份有限公司 波形轉換電路以及閘極驅動電路
CN110504250B (zh) * 2019-08-26 2022-11-18 珠海镓旦科技有限公司 级联增强型GaNHEMT功率模块封装结构及封装方法
EP3813240A1 (en) * 2019-10-25 2021-04-28 Epinovatech AB Ac-dc converter circuit
EP3836227A1 (en) 2019-12-11 2021-06-16 Epinovatech AB Semiconductor layer structure
EP3866189B1 (en) 2020-02-14 2022-09-28 Epinovatech AB A mmic front-end module
EP3879706A1 (en) 2020-03-13 2021-09-15 Epinovatech AB Field-programmable gate array device
CN112803786B (zh) * 2021-03-17 2021-07-13 南京工业职业技术大学 采用混合半导体技术的rcc电路
EP4101945B1 (en) 2021-06-09 2024-05-15 Epinovatech AB A device for performing electrolysis of water, and a system thereof
WO2023073682A1 (en) * 2021-10-29 2023-05-04 Visic Technologies Ltd. Power switch with normally on transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111369A (ja) * 1999-10-14 2001-04-20 Hitachi Ltd 利得制御増幅回路、ミクサ回路及びそれらを用いた受信機、送信機
JP2006324839A (ja) * 2005-05-18 2006-11-30 Fuji Electric Holdings Co Ltd 複合型半導体装置
JP2010522432A (ja) * 2007-03-20 2010-07-01 ヴェロックス セミコンダクター コーポレーション デプレッションモードＧａＮベースＦＥＴを使用したカスコード回路
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246624B2 (ja) 1992-09-30 2002-01-15 日本電信電話株式会社 Ｆｅｔスイッチ回路
US7408409B2 (en) * 2006-06-27 2008-08-05 Intel Corporation Amplifier circuit with cross-coupled cascode transistors
US7902809B2 (en) * 2006-11-28 2011-03-08 International Rectifier Corporation DC/DC converter including a depletion mode power switch
FR2911736B1 (fr) * 2007-01-23 2009-03-20 Schneider Toshiba Inverter Dispositif de commande d'un interrupteur de puissance et variateur comprenant un tel dipositif.
JP2009094571A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 半導体集積回路
KR20110102293A (ko) * 2008-11-28 2011-09-16 스미또모 가가꾸 가부시키가이샤 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치
JP5012930B2 (ja) 2010-02-15 2012-08-29 株式会社デンソー ハイブリッドパワーデバイス
JP5101741B2 (ja) 2011-04-08 2012-12-19 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
US20120262220A1 (en) 2011-04-13 2012-10-18 Semisouth Laboratories, Inc. Cascode switches including normally-off and normally-on devices and circuits comprising the switches
JP5270713B2 (ja) * 2011-04-19 2013-08-21 シャープ株式会社 スイッチング電源装置
JP5290354B2 (ja) * 2011-05-06 2013-09-18 シャープ株式会社 半導体装置および電子機器
CN102916043B (zh) * 2011-08-03 2015-07-22 中国科学院微电子研究所 Mos-hemt器件及其制作方法
JP5653326B2 (ja) * 2011-09-12 2015-01-14 株式会社東芝 窒化物半導体装置
JP5431445B2 (ja) * 2011-12-27 2014-03-05 シャープ株式会社 スイッチング電源回路
EP2693639B1 (en) * 2012-07-30 2015-09-09 Nxp B.V. Cascoded semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111369A (ja) * 1999-10-14 2001-04-20 Hitachi Ltd 利得制御増幅回路、ミクサ回路及びそれらを用いた受信機、送信機
JP2006324839A (ja) * 2005-05-18 2006-11-30 Fuji Electric Holdings Co Ltd 複合型半導体装置
JP2010522432A (ja) * 2007-03-20 2010-07-01 ヴェロックス セミコンダクター コーポレーション デプレッションモードＧａＮベースＦＥＴを使用したカスコード回路
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200583A1 (en) * 2014-01-15 2015-07-16 Virginia Tech Intellectual Properties, Inc. Avoiding Internal Switching Loss in Soft Switching Cascode Structure Device
US9735238B2 (en) * 2014-01-15 2017-08-15 Virginia Tech Intellectual Properties, Inc. Avoiding internal switching loss in soft switching cascode structure device
WO2018154647A1 (ja) * 2017-02-22 2018-08-30 三菱電機株式会社 高周波増幅器
GB2572711A (en) * 2017-02-22 2019-10-09 Mitsubishi Electric Corp High frequency amplifier
JPWO2018154647A1 (ja) * 2017-02-22 2019-11-07 三菱電機株式会社 高周波増幅器
US11025205B2 (en) 2017-02-22 2021-06-01 Mitsubishi Electric Corporation High frequency amplifier
JP2019186926A (ja) * 2018-04-13 2019-10-24 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． 組み合わせローパス・ハイパス段間回路を備えたハイブリッド電力増幅器回路またはシステムおよびその動作方法
CN110504242A (zh) * 2019-08-26 2019-11-26 黄山学院 大电流级联增强型GaN全桥功率模块封装结构及封装方法
JP2021190760A (ja) * 2020-05-27 2021-12-13 株式会社パウデック 半導体回路
JP7374486B2 (ja) 2020-05-27 2023-11-07 株式会社パウデック 半導体回路
US11508647B2 (en) 2020-09-11 2022-11-22 Kabushiki Kaisha Toshiba Semiconductor device
DE112022002944T5 (de) 2021-07-08 2024-03-28 Rohm Co., Ltd. Nitrid-halbleiterbauelement

Also Published As

Publication number Publication date
JP6237038B2 (ja) 2017-11-29
CN104467775B (zh) 2018-06-15
US9048837B2 (en) 2015-06-02
CN104467775A (zh) 2015-03-25
US20150084685A1 (en) 2015-03-26
TWI514760B (zh) 2015-12-21
TW201521360A (zh) 2015-06-01

Similar Documents

Publication Publication Date Title
JP6237038B2 (ja) カスコードトランジスタ及びカスコードトランジスタの制御方法
US8487667B2 (en) Hybrid power device
US20190393871A1 (en) Cascode switches including normally-off and normally-on devices and circuits comprising the switches
US8710543B2 (en) Cascode circuit device with improved reverse recovery characteristic
US8723591B2 (en) Method for driving IGBT
US11031935B2 (en) Switching circuit
US12119739B2 (en) Integrated power device with energy harvesting gate driver
US20140300394A1 (en) Drive circuit, semiconductor integrated circuit, and control method of drive circuit
US9912332B2 (en) Semiconductor device
US9762232B2 (en) Semiconductor device
US10367501B1 (en) Semiconductor device
Chen et al. dv/dt Immunization limit of LV MOSFET in cascode GaN FET and dv/dt safe chart for MOSFETs
US20230412167A1 (en) Power Electronic Module Comprising a Gate-Source Control Unit
US20200135907A1 (en) Variable resistance to reduce gate votlage oscillations in gallium nitride transistors
JP7384409B2 (ja) ゲート駆動回路および電源回路
JP2020048361A (ja) 電力変換装置
TW202320457A (zh) 功率模組
TWI807886B (zh) 控制主要元件開關的轉換電路
JP2016082335A (ja) 半導体装置
JP6265849B2 (ja) 制御回路
KR101605401B1 (ko) 노멀리 온 동작을 하는 스위칭 소자를 위한 게이트 드라이버
TW202147751A (zh) 可抑制切換雜訊之開關驅動電路
WO2015079875A1 (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171016

R150 Certificate of patent or registration of utility model

Ref document number: 6237038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees