JP2014112996A - 軽負荷検出回路、スイッチングレギュレータとその制御方法 - Google Patents

Abstract

【課題】出力電圧に対応する帰還電圧を軽負荷検出用の基準電圧と比較し、比較結果に基づいて制御モードを切り換えるスイッチングレギュレータにおいて、制御モード切り換え時の負荷電流を動作温度に関わらず実質的に一定にする。
【解決手段】軽負荷検出回路２０は、スイッチング素子Ｎ１のオン抵抗に比例する軽負荷検出用基準電圧Ｖ５０を発生する軽負荷検出用基準電圧発生回路５０と、帰還電圧Ｖｆｂを軽負荷検出用基準電圧Ｖ５０と比較し、当該比較結果を示す軽負荷検出信号Ｓ２０を発生して制御論理回路１００に出力する比較器１３とを備える。制御論理回路１００は、帰還電圧Ｖｆｂが軽負荷検出用基準電圧Ｖ５０より大きいときはスイッチング素子Ｎ１をＰＷＭ制御する一方、帰還電圧Ｖｆｂが軽負荷検出用基準電圧Ｖ５０であるときは、スイッチング素子Ｎ１をオフする。
【選択図】図２

Description

本発明は、スイッチングレギュレータのための軽負荷検出回路と、当該軽負荷検出回路を備えたスイッチングレギュレータとその制御方法とに関する。

近年、電子機器の省電力化が求められている。一般に、省電力化を図るためには、電子機器の消費電力を削減することと、電源回路自体の効率を向上させて無駄な電力消費を抑えることが重要である。小型の電子機器に用いられる高効率の電源回路としては、例えば、スイッチングレギュレータが用いられている。ここで、一般に、スイッチングレギュレータの効率は、入力電力に対する出力電力の割合で表され、負荷に流れる出力電流の関数であり、出力電流が小さいときあるいは負荷が軽いときに悪化する。

特許文献１乃至２０において、軽負荷時のスイッチングレギュレータの効率を改善するための技術が提案されている。例えば、特許文献１には、負荷電流に応じてＰＷＭ（Pulse Width Modulation）制御モードと、ＶＦＭ（Variable Frequency Modulation）制御モードとの間で制御モードを切り換えるスイッチングレギュレータにおいて、切り換え時の出力電圧の変動を簡単な回路構成を用いて抑えることが開示されている。また、特許文献２には、軽負荷時及び重負荷時における切り換え及びＰＷＭモードとＶＦＭモードとの間の切り換えのみならず、電子機器の用途に応じて位相補償回路の回路動作を切り換えることができるスイッチングレギュレータが開示されている。

従来技術に係るスイッチングレギュレータは、出力電圧に対応する帰還電圧を、比較器を用いて軽負荷検出用の所定の基準電圧と比較し、比較結果に基づいて軽負荷時の制御モードと重負荷時の制御モードとの間で切り換えた。

図８において、（ａ）は、従来技術に係る電流モード制御型スイッチングレギュレータの常温時の動作を示すタイミングチャートであり、（ｂ）は、従来技術に係る電流モード制御型スイッチングレギュレータの高温時の動作を示すタイミングチャートである。図８（ａ）及び図８（ｂ）において、出力電圧に対応する帰還電圧Ｖｆｂと、スイッチングレギュレータのスイッチング素子に流れるスイッチング電流に比例するスイッチング電流検出電圧に対してスロープ補償を行った後のスロープ電圧Ｖｓと、軽負荷を検出するための所定の基準電圧Ｖｌｉｍｉｔとを示す。また、時刻ｔ１１から時刻ｔ１９までの期間において、スイッチング素子は、スロープ電圧Ｖｓと帰還電圧Ｖｆｂとの間の比較結果に基づいてスイッチング動作するように制御されている。

ここで、スイッチング電流検出電圧は、一般に、スイッチング素子のオン抵抗に比例する。一方、スイッチング素子のオン抵抗は、動作温度に対して正の温度特性を有する。従って、スイッチング電流検出電圧は正の温度特性を有し、図８（ａ）及び図８（ｂ）に示すように、スロープ電圧Ｖｓの傾きは温度の上昇に伴って大きくなる。このため、基準電圧Ｖｌｉｍｉｔが温度変化しない一定値であるとき、高温時にスロープ電圧Ｖｓが帰還電圧Ｖｆｂより高くなるタイミングｔ１３，ｔ１６，ｔ１９は、常温時にスロープ電圧Ｖｓが帰還電圧Ｖｆｂより高くなるタイミングｔ１４，ｔ１９より早まる。この結果、高温時のスイッチング期間は常温時のスイッチング期間より短くなる。このため、スイッチングレギュレータの出力電圧が一定になる定常状態を維持しようとすると、高温時にはスイッチング周波数が上昇することになる。この結果、帰還電圧Ｖｆｂのレベルが上昇し、軽負荷時のＶＦＭ制御モードから重負荷時のＰＷＭ制御モードに切り換えるタイミングが常温時よりも早くなる。このことは、動作温度によって、制御モードの切り換え時の出力電流が一定値とはならないことを意味し、温度依存性の強いスイッチング素子を使用した場合、その影響はより顕著になる。

また、特許文献２には、ＶＦＭ制御モードからＰＷＭ制御モードへの切り換え時には、ヒステリシスを持つ比較器を用いて帰還電圧を軽負荷検出用の基準電圧を比較し、比較結果に基づいてＶＦＭ制御モードとＰＷＭ制御モードとの間の切り換えを行っているが、その基準電圧の温度特性とスイッチング素子のオン抵抗の温度特性との関係については言及されていない。

以上説明したように、従来技術に係るスイッチングレギュレータにおいて、スイッチング素子のオン抵抗の温度依存性が比較的強い場合、ＶＦＭ制御モードからＰＷＭ制御モードへの切り換え時の出力電流が温度によって異なる。これにより、温度によっては、軽負荷時の効率が悪くなる。

本発明の目的は以上の問題点を解決し、出力電圧に対応する帰還電圧を軽負荷検出用の基準電圧と比較し、比較結果に基づいて制御モードを切り換えるスイッチングレギュレータにおいて、制御モード切り換え時の負荷電流を動作温度に関わらず実質的に一定にできる軽負荷検出回路と、当該軽負荷検出回路を備えたスイッチングレギュレータとその制御方法とを提供することにある。

第１の発明に係る軽負荷検出回路は、
入力端子を介して入力された入力電圧を所定の出力電圧に変換して負荷に出力するように、上記入力端子に接続されたスイッチング素子を、当該スイッチング素子に流れるスイッチング電流に比例するスイッチング電流検出電圧と上記出力電圧に対応する帰還電圧とに基づいてオンオフ制御する制御回路と、
温度変化に応じて上記スイッチング素子のオン抵抗が変化することを利用して、上記スイッチング電流を検出し、当該検出した電流に比例するスイッチング電流検出電圧を発生するスイッチング電流検出回路とを備えたスイッチングレギュレータのための軽負荷検出回路において、
上記スイッチング素子のオン抵抗に比例する軽負荷検出用基準電圧を発生する軽負荷検出用基準電圧発生回路と、
上記帰還電圧を上記軽負荷検出用基準電圧と比較し、当該比較結果を示す軽負荷検出信号を発生して上記制御回路に出力する比較手段とを備えたことを特徴とする。

第２の発明に係るスイッチングレギュレータの制御方法は、
入力端子を介して入力された入力電圧を所定の出力電圧に変換して負荷に出力するように、上記入力端子に接続されたスイッチング素子を、当該スイッチング素子に流れるスイッチング電流に比例するスイッチング電流検出電圧と上記出力電圧に対応する帰還電圧とに基づいてオンオフ制御する制御回路と、
温度変化に応じて上記スイッチング素子のオン抵抗が変化することを利用して、上記スイッチング電流を検出し、当該検出した電流に比例するスイッチング電流検出電圧を発生するスイッチング電流検出回路とを備えたスイッチングレギュレータの制御方法において、
上記軽負荷検出回路は、
上記スイッチング素子のオン抵抗に比例する軽負荷検出用基準電圧を発生する軽負荷検出用基準電圧発生回路と、
上記帰還電圧を上記軽負荷検出用基準電圧と比較し、当該比較結果を示す軽負荷検出信号を発生して上記制御回路に出力する比較手段とを備え、
上記制御回路が、上記帰還電圧が上記軽負荷検出用基準電圧より大きいことを示す軽負荷検出信号に応答して、所定の第１の制御モードで上記スイッチング素子を制御する一方、記帰還電圧が上記軽負荷検出用基準電圧以下であることを示す軽負荷検出信号に応答して、所定の第２の制御モードで上記スイッチング素子を制御するステップを含むことを特徴とする。

本発明に係る軽負荷検出回路、スイッチングレギュレータとその制御方法によれば、軽負荷検出回路はスイッチング素子のオン抵抗に比例する軽負荷検出用基準電圧を発生する軽負荷検出用基準電圧発生回路を備えたので、出力電圧に対応する帰還電圧を軽負荷検出用の基準電圧と比較し、比較結果に基づいて制御モードを切り換えるスイッチングレギュレータにおいて、制御モード切り換え時の負荷電流を動作温度に関わらず実質的に一定にできる。

本発明の第１の実施形態に係るスイッチングレギュレータ２００の構成を示す回路図である。 図１のスイッチング電流検出回路３及び軽負荷検出回路２０の構成を示す回路図である。 図２の電流Ｉｒｅｆと、抵抗Ｒ１及びＲ２の各抵抗値との組み合わせの第１乃至第３のパターンを示す説明図である。 常温時における図１のスイッチングレギュレータ２００の動作を示すタイミングチャートである。 常温時及び高温時におけるバースト発振時の図１のスロープ電圧Ｖｓを示すタイミングチャートである。 本発明の第２の実施形態に係る軽負荷検出回路２０Ａの構成を示す回路図である。 本発明の第３の実施形態に係る軽負荷検出回路２０Ｂの構成を示す回路図である。 （ａ）は、従来技術に係る電流モード制御型スイッチングレギュレータの常温時の動作を示すタイミングチャートであり、（ｂ）は、従来技術に係る電流モード制御型スイッチングレギュレータの高温時の動作を示すタイミングチャートである。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

第１の実施形態．
図１は、本発明の第１の実施形態に係るスイッチングレギュレータ２００の構成を示す回路図であり、図２は、図１のスイッチング電流検出回路３及び軽負荷検出回路２０の構成を示す回路図である。図１において、スイッチングレギュレータ２００は、直流電源１からの入力電圧ＶＩＮを、トランスＴの一次巻線Ｗ１と入力端子ＤＲＡＩＮとを介して入力する。そして、スイッチングレギュレータ２００は、入力端子ＤＲＡＩＮに接続されたスイッチング素子Ｎ１をオンオフ制御することにより入力電圧ＶＩＮを所定の出力電圧ＶＯＵＴに変換し、トランスＴを介して負荷２２に出力する。ここで、スイッチング素子Ｎ１は、Ｎチャネル型ＭＯＳ電界効果トランジスタ（以下、ｎＭＯＳトランジスタという。）である。

図１において、スイッチングレギュレータ２００は、スイッチング素子Ｎ１と、スイッチング素子Ｎ１をオンオフ制御する制御論理回路１００（制御回路）と、起動回路７と、低電圧ロックアウト回路（以下、ＵＶＬＯ回路という。）８と、電源回路１７と、ディレイ回路１６と、スイッチング電流検出回路３と、帰還回路３０と、軽負荷検出回路２０と、ＰＷＭ比較器２と、加算器１９と、発振器及びスロープ補償回路６と、過電流検出回路４０と、入力端子ＤＲＡＩＮと、接地端子ＣＯＭと、フィードバック端子ＦＢと、電源端子ＶＣＣとを備えて構成される。また、軽負荷検出回路２０は、ヒステリシスコンパレータである比較器１３と、詳細後述するように軽負荷検出用基準電圧Ｖ５０を発生して比較器１３の反転入力端子に出力する軽負荷検出用基準電圧発生回路５０とを備えて構成される。さらに、帰還回路３０は、ダイオードＤ３１及びＤ３２と、抵抗Ｒ３１，Ｒ３２及びＲ３３とを備えて構成される。ここで、ダイオードＤ３１及びＤ３２は、フィードバック端子ＦＢに逆直列に接続される。また、抵抗Ｒ３１は、ダイオードＤ３１及びＤ３２の各アノードと電源回路１７との間に接続され、抵抗Ｒ３２及びＲ３３は、ダイオードＤ３２のカソードと接地端子ＣＯＭとの間に直列に接続される。さらに、過電流検出回路４０は、比較器４と、所定の過電流検出用基準電圧Ｖ４１を発生して比較器４の反転入力端子に出力する電圧源４１とを備えて構成される。またさらに、制御論理回路１００は、ＲＳラッチ回路１０及び１５と、アンドゲート１１と、インバータ１４と、オアゲート１８とを備えて構成される。

ここで、直流電源１の正極はトランスＴの一次巻線Ｗ１及び入力端子ＤＲＡＩＮを介してスイッチング素子Ｎ１のドレインに接続される一方、直流電源１の負極は接地端子ＣＯＭに接続される。さらに、トランスＴの三次巻線Ｗ３の一端は、接地端子ＣＯＭ及びコンデンサＣ２の一方の電極に接続される一方、トランスＴの三次巻線Ｗ３の他端は、ダイオードＤ２を介してコンデンサＣ２の他方の電極及び電源端子ＶＣＣに接続される。ここで、三次巻線Ｗ３と、コンデンサＣ２と、ダイオードＤ２とは、スイッチング素子Ｎ１がオンオフする毎に、電源端子ＶＣＣを介してスイッチングレギュレータ２００に電流を供給するための外部電源回路を構成する。さらに、トランスＴの二次巻線Ｗ２の一端はダイオードＤ２１を介して負荷２２及び平滑コンデンサＣ２１の一方の電極に接続される一方、二次巻線Ｗ２の他端は負荷２２及び平滑コンデンサＣ２１の他方の電極に接続される。

スイッチングレギュレータ２００の電源が投入されると、一次巻線Ｗ１及び入力端子ＤＲＡＩＮを介して起動回路７に電流が流れる。一方、ＵＶＬＯ回路８は、電源端子ＶＣＣの電圧が所定のしきい値電圧に未満であるときは、スイッチＳＷをオンしてコンデンサＣ２を充電する。さらに、電源端子ＶＣＣの電圧が所定のしきい値電圧以上になると、ＵＶＬＯ回路８はスイッチＳＷをオフする。電源回路１７は、電源端子ＶＣＣからの入力電圧に基づいて所定の定電圧を発生して、帰還回路３０及びスイッチングレギュレータ２００内の各回路に供給するレギュレータである。

スイッチング素子Ｎ１がオンすると、直流電源１から一次巻線Ｗ１と、入力端子ＤＲＡＩＮと、スイッチング素子Ｎ１とを介して電流が流れ、トランスＴに磁気エネルギーが蓄積される。次に、スイッチング素子Ｎ１がオフするとトランスＴに蓄積されたエネルギーは、二次巻線Ｗ２を介して負荷２２側に伝達される。二次巻線Ｗ２及びダイオードＤ２１を介して電流が流れ、平滑コンデンサＣ２１で平滑化されて、負荷２２に出力電圧ＶＯＵＴが供給される。

図１において、出力電圧検出回路２１は出力電圧ＶＯＵＴを検出し、検出結果を示す信号を、フォトカプラＰＣと、フィードバック端子ＦＢとを介して帰還回路３０に出力する。具体的には、出力電圧ＶＯＵＴが所定の設定電圧より大きくなるとフォトカプラＰＣの発光部に流れる電流が大きくなりフィードバック端子ＦＢの電圧が下がる。逆に、出力電圧ＶＯＵＴが設定電圧より小さくなるとフォトカプラの発光部に流れる電流が小さくなりフィードバック端子ＦＢの電圧が上がる。帰還回路３０は、フィードバック端子ＦＢの電圧に基づいて、出力電圧ＶＯＵＴに対応する帰還電圧Ｖｆｂを生成して、ＰＷＭ比較器２の反転入力端子と、比較器１３の非反転入力端子とに出力する。

また、比較器１３は、帰還電圧Ｖｆｂが軽負荷検出用基準電圧Ｖ５０より大きいときはハイレベルの軽負荷検出信号Ｓ２０を発生する。一方、帰還電圧Ｖｆｂが軽負荷検出用基準電圧Ｖ５０以下であるときは、比較器１３は、ローレベルの軽負荷検出信号Ｓ２０を発生する。さらに、軽負荷検出信号Ｓ２０は、アンドゲート１１の第１の入力端子に出力される。

また、ディレイ回路１６は、制御論理回路１００からスイッチング素子Ｎ１のゲートに出力される制御信号ＥＸＴの立ち上がりタイミングを所定の遅延時間だけ遅延させるとともに、制御信号ＥＸＴの立ち下がりタイミングを所定の先行時間だけ先行させることにより制御信号ＥＸＴｄを発生する。そして、制御信号ＥＸＴｄは、スイッチング電流検出回路３に出力される。なお、ディレイ回路１６は、スイッチング素子Ｎ１がオンしたときに発生するノイズによってスイッチング電流検出回路３が誤動作することを防止するために、設けられる。

図２に示すように、スイッチング電流検出回路３は、入力端子ＤＲＡＩＮに接続された一端を有するｎＭＯＳトランジスタＮ２と、ｎＭＯＳトランジスタＮ２の他端と接地端子ＣＯＭとの間に直列に接続された２つの抵抗Ｒ４及びＲ５とを備えて構成される。ディレイ回路１６からの制御信号ＥＸＴｄは、ｎＭＯＳトランジスタＮ２のゲートに出力される。ｎＭＯＳトランジスタＮ２は、スイッチング素子Ｎ１に比べて小さいサイズを有し、スイッチング素子Ｎ１に並列に接続されている。このため、ｎＭＯＳトランジスタＮ２には、スイッチング素子Ｎ１に流れるスイッチング電流Ｉｓｗ１に比例する微少な電流Ｉｓｗ２が流れる。そして、電流Ｉｓｗ２は、抵抗Ｒ４及びＲ５によって、抵抗Ｒ４とＲ５との間の接続点の電圧であるスイッチング電流検出電圧Ｖｄに電流電圧変換される。さらに、スイッチング電流検出電圧Ｖｄは、加算器１９と、比較器４の非反転入力端子とに出力される。すなわち、スイッチング電流検出回路３は、ディレイ回路１６からの制御信号ＥＸＴｄに従って、スイッチング素子Ｎ１のオン時のスイッチング電流Ｉｓｗ１を検出し、検出したドレイン電流Ｉｓｗ１に比例するスイッチング電流検出電圧Ｖｄを発生する。

また、図１において、発振器及びスロープ補償回路６は、所定の周波数を有するクロックＣＬＫを発生してＲＳラッチ回路１５のセット端子Ｓに出力するとともに、スロープ補償のための所定のスロープ信号ｓｌｏｐｅを発生して加算器１９に出力する。加算器１９は、スイッチング電流検出電圧Ｖｄにスロープ信号ｓｌｏｐｅを加算し、加算後のスロープ電圧ＶｓをＰＷＭ比較器２の非反転入力端子に出力する。ＰＷＭ比較器２は、スロープ電圧Ｖｓが帰還電圧Ｖｆｂより大きいときはハイレベルのＰＷＭ信号Ｓ２を発生する。一方、スロープ電圧Ｖｓが帰還電圧Ｖｆｂ以下であるときは、ＰＷＭ比較器２は、ローレベルのＰＷＭ信号Ｓ２を発生する。さらに、ＰＷＭ信号Ｓ２は、オアゲート１８の第１の入力端子に出力される。

比較器４は、スイッチング電流検出電圧Ｖｄが過電流検出用基準電圧Ｖ４１より大きいときはハイレベルの過電流検出信号Ｓ４を発生する。一方、スイッチング電流検出電圧Ｖｄが過電流検出用基準電圧Ｖ４１以下であるときは、比較器４は、ローレベルの過電流検出信号Ｓ４を発生する。さらに、過電流検出信号Ｓ４は、オアゲート１８の第２の入力端子に出力される。

オアゲート１８からの出力信号はＲＳラッチ回路１０のセット端子Ｓに出力される。また、制御信号ＥＸＴは、インバータ１４を介してＲＳラッチ回路１０のリセット端子Ｒに出力される。さらに、ＲＳラッチ回路１０からの出力信号はＲＳラッチ回路１５のリセット端子Ｒに出力され、ＲＳラッチ回路１５からの出力信号はアンドゲート１１の第２の入力端子に出力される。そして、アンドゲート１１からの出力信号は、制御信号ＥＸＴとして、スイッチング素子Ｎ１のゲートと、ディレイ回路１６と、インバータ１４とに出力される。

次に、スイッチング電流検出電圧Ｖｄが過電流検出用基準電圧Ｖ４１より大きい過電流検出時の動作を説明する。スイッチング電流検出電圧Ｖｄが過電流検出用基準電圧Ｖ４１より大きくなると、比較器４はハイレベルの過電流検出信号Ｓ４を発生してオアゲート１８に出力する。従って、ＲＳラッチ回路１０はハイレベルの出力信号をＲＳラッチ回路１５のリセット端子Ｒに出力する。これに応答して、ＲＳラッチ回路１５はローレベルの出力信号をアンドゲート１１に出力する。従って、ローレベルの制御信号ＥＸＴが発生され、スイッチング素子Ｎ１はオフする。これにより、スイッチング素子Ｎ１に、過電流検出用基準電圧Ｖ４１に対応する所定の過電流しきい値より大きい過大な電流が流れることを防止する。

図２において、軽負荷検出用基準電圧発生回路５０は、実質的に温度に依存しない基準電圧Ｖｐを生成する電圧源５１と、基準電圧Ｖｐを電流Ｉ５２に変換する電圧電流変換回路５２と、電流Ｉ５２を所定のミラー比で電流Ｉｒｅｆに変換するカレントミラー回路ＣＭと、電流Ｉｒｅｆを軽負荷検出用基準電圧Ｖ５０に変換して比較器１３の反転入力端子に出力する電流電圧変換回路５４とを備えて構成される。ここで、電圧電流変換回路５２は、ボルテージフォロワ回路である演算増幅器５３と、抵抗Ｒ３と、ダイオードＤ５０と、ｎＭＯＳトランジスタＮ４とを備えて構成される。抵抗Ｒ３とダイオードＤ５０とは、ｎＭＯＳトランジスタＮ４と接地との間に直列に接続される。また、カレントミラー回路ＣＭは、Ｐチャネル型ＭＯＳ電界効果トランジスタ（以下、ＰＭＯＳトランジスタという。）Ｐ１及びＰ２を備えて構成される。

さらに、電流電圧変換回路５４は、カレントミラー回路ＣＭの出力端子と接地との間に直列に接続された抵抗Ｒ１及びＲ２と、抵抗Ｒ２に並列に接続されたｎＭＯＳトランジスタＮ３とを備えて構成される。ここで、比較器１３からの軽負荷検出信号Ｓ２０は、ｎＭＯＳトランジスタＮ３のゲートに出力される。

図２において、抵抗Ｒ３には、基準電圧Ｖｐと、抵抗Ｒ３の抵抗値と、ダイオードＤ５０の順方向電圧Ｖｆで決まる電流Ｉ５２＝（Ｖｐ−Ｖｆ）／Ｒ３が流れる（Ｒ３は、抵抗Ｒ３の抵抗値である。）。さらに、電流Ｉ５２は、カレントミラー回路ＣＭによって電流Ｉｒｅｆに変換される。ここで、ダイオードＤ５０の順方向電圧Ｖｆは負の温度特性を有する。また、本実施形態において、スイッチング素子Ｎ１のオン抵抗の温度特性と逆極性の負の温度特性を有する抵抗Ｒ３を用いる。従って、電流Ｉｒｅｆは正の温度特性を有する。また、電流Ｉｒｅｆの温度依存性は、抵抗Ｒ３の抵抗値を調整することにより、所望の温度依存性に調整可能である。

また、図２において、電流電圧変換回路５４は、ハイレベルの軽負荷検出信号Ｓ２０に応答して、電流Ｉｒｅｆを基準電圧Ｖ５０ａ＝Ｉｒｅｆ×Ｒ１に変換する（ただし、Ｒ１は抵抗Ｒ１の抵抗値である。）。一方、ローレベルの軽負荷検出信号Ｓ２０に応答して、電流電圧変換回路５４は、電流Ｉｒｅｆを基準電圧Ｖ５０ｂ＝Ｉｒｅｆ×（Ｒ１＋Ｒ２）に変換する（ただし、Ｒ１及びＲ２は抵抗Ｒ１及びＲ２の各抵抗値である。）。従って、軽負荷検出用基準電圧Ｖ５０は基準電圧Ｖ５０ａとＶ５０ｂとの間で切り換えられる。

次に、基準電圧Ｖ５０ａ及びＶ５０ｂの温度依存性を説明する。本実施形態において、スイッチング素子Ｎ１の抵抗の温度特性と同様に、正の温度特性を有する基準電圧Ｖ５０ａ及びＶ５０ｂを発生する。図３は、図２の電流Ｉｒｅｆと、抵抗Ｒ１及びＲ２の各抵抗値との組み合わせの第１乃至第３のパターンを示す説明図である。本実施形態において、実質的に同一の温度特性を有する抵抗Ｒ１及びＲ２を用いる。本実施形態においてスイッチング素子Ｎ１のオン抵抗の極性と同一極性の正の温度特性を有する抵抗Ｒ１及びＲ２又は温度に依存しない抵抗Ｒ１及びＲ２を用いる。なお、抵抗Ｒ１及びＲ２は実質的に同一の温度特性を有する。図３に示すように、電流Ｉｒｅｆの温度特性と、Ｒ１及びＲ２の各抵抗値の温度特性との第１乃至第３の組み合わせのうちのいずれかの組み合わせを選択して各素子値を設定することにより、所望の正の温度特性を有する基準電圧Ｖ５０ａ及びＶ５０ｂを発生できる。本実施形態では、帰還電圧Ｖｆｂが軽負荷検出用基準電圧Ｖ５０より大きくなるタイミング及び帰還電圧Ｖｆｂが軽負荷検出用基準電圧Ｖ５０以下になるタイミングにおける負荷電流が、温度変化に関わらず実質的に一定になるように、軽負荷検出用基準電圧発生回路５０の各素子値を設定する。

図４は、常温時における図１のスイッチングレギュレータ２００の動作を示すタイミングチャートである。

図４において、時刻ｔ１より前の期間において、基準電圧Ｖ５０ｂが発生されている。出力電圧ＶＯＵＴが低下すると、帰還回路３０からの帰還電圧Ｖｆｂは上昇を始める。そして、時刻ｔ１において、帰還電圧Ｖｆｂが基準電圧Ｖ５０ｂより大きくなると、ハイレベルの軽負荷検出信号Ｓ２０が発生される。また、軽負荷検出用基準電圧Ｖ５０は、基準電圧Ｖ５０ａに切り換わる。軽負荷検出信号Ｓ２０の電圧レベルがハイレベルであるときに、発振器及びスロープ補償回路６からのクロックＣＬＫがハイレベルになると、ＲＳラッチ回路１５からの出力信号の電圧レベルはハイレベルになり、ハイレベルの制御信号ＥＸＴが発生される。これに応答して、スイッチング素子Ｎ１はオンする。

スイッチング素子Ｎ１がオンして、ディレイ回路１６で設定されている所定の遅延時間が経過すると、スイッチング電流検出回路３はスイッチング電流Ｉｓｗ１を検出し、スイッチング電流検出電圧Ｖｄを発生する。スイッチング電流検出電圧Ｖｄをスロープ補償した補償後のスロープ電圧Ｖｓが帰還電圧Ｖｆｂより大きくなると、ＰＷＭ比較器２からのＰＷＭ信号Ｓ２の電圧レベルはハイレベルになる。これに応答して、ＲＳラッチ回路１０はハイレベルの出力信号をＲＳラッチ回路１５のリセット端子Ｒに出力する。従って、ＲＳラッチ回路１５からの出力信号の電圧レベルはローレベルになり、ローレベルの制御信号ＥＸＴが発生される。これに応答して、スイッチング素子Ｎ１はオフする。制御論理回路１００は、帰還電圧Ｖｆｂが軽負荷検出用基準電圧Ｖ５０より大きい重負荷時に、以上説明した動作を繰り返すことによりスイッチング素子Ｎ１をスイッチング動作させて、出力電圧ＶＯＵＴを一定に保つ。以下、重負荷時のスイッチング素子Ｎ１の制御モードを、バースト発振モードという。バースト発振モードは、スイッチング素子Ｎ１をクロックＣＬＫの周波数でパルス幅変調制御してバースト発振させる制御モードである。

時刻ｔ１においてスイッチング素子Ｎ１がバースト発振を開始すると、出力電圧ＶＯＵＴは上昇を始める。そして、出力電圧ＶＯＵＴが所定の設定電圧より大きくなると、フォトカプラＰＣの発光部に流れる電流が大きくなり、その結果、フィードバック端子ＦＤの電圧は低下していく。従って、負荷２２に流れる電流が小さくなると（軽負荷時）、帰還電圧Ｖｆｂは低下する。図４の時刻ｔ２において、帰還電圧Ｖｆｂが基準電圧Ｖ５０ａ以下になると、ローレベルの軽負荷検出信号Ｓ２０が発生される。また、軽負荷検出用基準電圧Ｖ５０は、基準電圧Ｖ５０ｂに切り換わる。ローレベルの軽負荷検出信号Ｓ２０に応答して、アンドゲート１１からの制御信号ＥＸＴはローレベルになり、スイッチング素子Ｎ１はオフする。すなわち、制御論理回路１００は、帰還電圧Ｖｆｂが基準電圧Ｖ５０より小さい軽負荷時に、スイッチング素子Ｎ１のバースト発振を停止してオフするように制御する。以下、軽負荷時のスイッチング素子Ｎ１の制御モードを、バースト発振停止モードという。

時刻ｔ２以降は、出力電圧ＶＯＵＴが低下するので、帰還電圧Ｖｆｂが再び上昇を始める。そして、時刻ｔ３において、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより大きくなると、スイッチング素子Ｎ１はバースト発振するように制御される。時刻ｔ３以降は、以上説明した動作が繰り返される。ここで、比較器１３はヒステリシスコンパレータとして動作するので、軽負荷時のスイッチング回数を低減させて効率の改善を図ることができる。

本実施形態では、軽負荷検出用基準電圧発生回路５０は、スイッチング素子Ｎ１のオン抵抗に比例する軽負荷検出用基準電圧Ｖ５０を発生する。より具体的には、軽負荷検出用基準電圧発生回路５０は、重負荷時のバースト発振モードと、軽負荷時のバースト発振停止モードとの間の切り換え時の負荷電流が実質的に温度に依存せずに一定になるように、軽負荷検出用基準電圧Ｖ５０を発生する。

図５は、常温時及び高温時におけるバースト発振時の図１のスロープ電圧Ｖｓを示すタイミングチャートである。図５を参照して、スロープ電圧Ｖｓの温度特性を考察する。スロープ電圧Ｖｓは、スイッチング電流検出電圧Ｖｄとスロープ信号ｓｌｏｐｅとを加算してなる電圧である。ここで、スイッチング電流検出電圧Ｖｄは、スイッチング電流Ｉｓｗ１に比例するスイッチング素子Ｎ１のドレイン電圧であり、スイッチング素子Ｎ１のオン抵抗に比例する。一般に、スイッチング素子Ｎ１のオン抵抗は動作温度に対して正の温度特性を持つ。従って、温度が上昇し、スイッチング素子Ｎ１のオン抵抗が大きくなると、スロープ電圧Ｖｓの傾きは大きくなる。

従って、図５において、帰還電圧Ｖｆｂが電圧Ｖｆｂ１であるとき、常温では時刻ｔａから時刻ｔｃまでがスイッチング素子Ｎ１のオン時間であるのに対し、高温では時刻ｔａから時刻ｔｂまでがオン時間となり、オン時間は短くなる。このため、高温時に、スイッチング素子Ｎ１のスイッチング一回あたりに負荷２２に転送される電力は、常温時に比べて低くなる。その結果、出力電圧ＶＯＵＴを一定に維持する定常状態を実現するためには、常温時と同じオン時間が必要となるので、帰還電圧Ｖｆｂは上昇し始め、電圧Ｖｆｂ１から電圧Ｖｆｂ２に変化する。

従来は、本実施形態に係る軽負荷検出用基準電圧Ｖ５０に代えて、温度に依存しない基準電圧を用いていた。このため、図５に示すように高温時に帰還電圧Ｖｆｂが上昇すると、重負荷時のバースト発振モードと、軽負荷時のバースト発振停止モードとの間の切り換え時における負荷電流が変化した。これに対して、本実施形態では、軽負荷検出用基準電圧発生回路５０は、スイッチング素子Ｎ１のオン抵抗に比例する軽負荷検出用基準電圧Ｖ５０を発生する。従って、動作温度によらず、バースト発振モードとバースト発振停止モードとの間の切り換え時の負荷電流を一定にできる。

第２の実施形態．
図６は、本発明の第２の実施形態に係る軽負荷検出回路２０Ａの構成を示す回路図である。本実施形態に係る軽負荷検出回路２０Ａは、第１の実施形態に係る軽負荷検出回路２０に比較して、軽負荷検出用基準電圧発生回路５０に代えて軽負荷検出用基準電圧発生回路５０Ａを備えた点のみが異なる。また、軽負荷検出用基準電圧発生回路５０Ａは、軽負荷検出用基準電圧発生回路５０に比較して、電圧電流変換回路５２に代えて電圧電流変換回路５２Ａを備えた点のみが異なる。さらに、電圧電流変換回路５２Ａは、電圧電流変換回路５２からダイオードＤ５０を取り除いたものである。以下、第１の実施形態との間の相違点のみを説明する。

図６において、電圧電流変換回路５２Ａは、基準電圧Ｖｐを電流Ｉ５２＝Ｖｐ／Ｒ３に変換する。本実施形態は、第１の実施形態と同様の作用効果を奏する。

第３の実施形態．
図７は、本発明の第３の実施形態に係る軽負荷検出回路２０Ｂの構成を示す回路図である。軽負荷検出回路２０Ｂは、第１の実施形態に係る軽負荷検出回路２０に比較して、軽負荷検出用基準電圧発生回路５０に代えて軽負荷検出用基準電圧発生回路５０Ｂを備えた点のみが異なる。また、軽負荷検出用基準電圧発生回路５０Ｂは、軽負荷検出用基準電圧発生回路５０に比較して、電流源５５をさらに備えた点のみが異なる。以下、第１の実施形態との間の相違点のみを説明する。

図７において、電流源５５はカレントミラー回路ＣＭに並列に接続され、実質的に温度に依存しない電流Ｉｍを発生する。従って、カレントミラー回路ＣＭからの電流Ｉｒｅｆに電流Ｉｍが加算され、電流電圧変換回路５４は、加算後の電流（Ｉｒｅｆ＋Ｉｍ）を軽負荷検出用基準電圧Ｖ５０に変換する。

本実施形態によれば、スイッチング素子Ｎ１のオン抵抗の温度に対する変化率が比較的小さいときでも、第１に実施形態に比較して、軽負荷検出用基準電圧Ｖ５０を容易に調整できる。

なお、上記各実施形態において、絶縁型のスイッチングレギュレータ２００を例に挙げて本発明を説明したが、本発明はこれに限られず、非絶縁型のスイッチングレギュレータであってもよい。

２…ＰＷＭ比較器、
３…スイッチング電流検出回路、
１３…比較器、
２０，２０Ａ，２０Ｂ…軽負荷検出回路、
５０，２０Ａ，５０Ｂ…軽負荷検出用基準電圧発生回路、
５１…電圧源、
５２，５２Ａ…電圧電流変換回路、
５４…電流電圧変換回路、
１００…制御論理回路、
２００…スイッチングレギュレータ、
ＣＭ…カレントミラー回路、
Ｎ１…スイッチング素子。

特開２０１０−０６３２７６号公報 特開２０１１−２５０６２７号公報 特開２００９−０３３８８３号公報 特開２０１０−２５９２５７号公報 特開２０１０−２２０３３８号公報 特開２０１０−１３６４９７号公報 特許第４９０８０１９号公報 特開２０１０−１５４７１６号公報 特許第４６１９８２２号公報 特開２０１１−１４２７９５号公報 特許第４６８５５３１号公報 特許第４６６７８３６号公報 特開２００９−１３６０６４号公報 特開２０１１−０７２１０１号公報 特開２０１１−０３０３９１号公報 特開２００８−１７８２５７号公報 特開２０１０−０８８２７４号公報 特許第４７２６５３１号公報 特開２０１０−１４２１１１号公報 特開２０１１−０２４３４５号公報

Claims (10)

1. 入力端子を介して入力された入力電圧を所定の出力電圧に変換して負荷に出力するように、上記入力端子に接続されたスイッチング素子を、当該スイッチング素子に流れるスイッチング電流に比例するスイッチング電流検出電圧と上記出力電圧に対応する帰還電圧とに基づいてオンオフ制御する制御回路と、
   温度変化に応じて上記スイッチング素子のオン抵抗が変化することを利用して、上記スイッチング電流を検出し、当該検出した電流に比例するスイッチング電流検出電圧を発生するスイッチング電流検出回路とを備えたスイッチングレギュレータのための軽負荷検出回路において、
   上記スイッチング素子のオン抵抗に比例する軽負荷検出用基準電圧を発生する軽負荷検出用基準電圧発生回路と、
   上記帰還電圧を上記軽負荷検出用基準電圧と比較し、当該比較結果を示す軽負荷検出信号を発生して上記制御回路に出力する比較手段とを備えたことを特徴とする軽負荷検出回路。
2. 上記制御回路は、上記帰還電圧が上記軽負荷検出用基準電圧より大きいことを示す軽負荷検出信号に応答して、所定の第１の制御モードで上記スイッチング素子を制御する一方、上記帰還電圧が上記軽負荷検出用基準電圧以下であることを示す軽負荷検出信号に応答して、所定の第２の制御モードで上記スイッチング素子を制御し、
   上記軽負荷検出用基準電圧発生回路は、上記第１と第２の制御モードとの間の切り換え時の負荷電流が、実質的に温度に依存しないように、上記軽負荷検出用基準電圧を発生することを特徴とする請求項１記載の軽負荷検出回路。
3. 上記制御回路は、上記第１の制御モードにおいて上記スイッチング素子をパルス幅変調制御する一方、上記第２の制御モードにおいて上記スイッチング素子をオフするように制御することを特徴とする請求項２記載の軽負荷検出回路。
4. 上記軽負荷検出用基準電圧発生回路は、
   実質的に温度に依存しない所定の基準電圧を電流に変換する電圧電流変換回路と、
   第１の抵抗を備え、上記変換後の電流を上記第１の抵抗に流すことにより上記軽負荷検出用基準電圧に変換して出力する電流電圧変換回路とを備えたことを特徴とする請求項１乃至３のうちのいずれか１つに記載の軽負荷検出回路。
5. 上記第１の抵抗は、上記スイッチング素子のオン抵抗の温度特性の極性と同一極性の温度特性を有することを特徴とする請求項４記載の軽負荷検出回路。
6. 上記電圧電流変換回路は、上記スイッチング素子のオン抵抗の温度特性の極性と逆極性の温度特性を有する第２の抵抗を備え、上記基準電圧を上記第２の抵抗に印加することにより上記基準電圧を電流に変換することを特徴とする請求項４又は５記載の軽負荷検出回路。
7. 上記電圧電流変換回路は、上記第２の抵抗に直列に接続されたダイオードをさらに備えたことを特徴とする請求項６記載の軽負荷検出回路。
8. 請求項１乃至７のうちのいずれか１つに記載の軽負荷検出回路を備えたことを特徴とするスイッチングレギュレータ。
9. 入力端子を介して入力された入力電圧を所定の出力電圧に変換して負荷に出力するように、上記入力端子に接続されたスイッチング素子を、当該スイッチング素子に流れるスイッチング電流に比例するスイッチング電流検出電圧と上記出力電圧に対応する帰還電圧とに基づいてオンオフ制御する制御回路と、
   温度変化に応じて上記スイッチング素子のオン抵抗が変化することを利用して、上記スイッチング電流を検出し、当該検出した電流に比例するスイッチング電流検出電圧を発生するスイッチング電流検出回路とを備えたスイッチングレギュレータの制御方法において、
   上記軽負荷検出回路は、
   上記スイッチング素子のオン抵抗に比例する軽負荷検出用基準電圧を発生する軽負荷検出用基準電圧発生回路と、
   上記帰還電圧を上記軽負荷検出用基準電圧と比較し、当該比較結果を示す軽負荷検出信号を発生して上記制御回路に出力する比較手段とを備え、
   上記制御回路が、上記帰還電圧が上記軽負荷検出用基準電圧より大きいことを示す軽負荷検出信号に応答して、所定の第１の制御モードで上記スイッチング素子を制御する一方、記帰還電圧が上記軽負荷検出用基準電圧以下であることを示す軽負荷検出信号に応答して、所定の第２の制御モードで上記スイッチング素子を制御するステップを含むことを特徴とするスイッチングレギュレータの制御方法。
10. 上記制御回路が、上記第１の制御モードにおいて上記スイッチング素子をパルス幅変調制御する一方、上記第２の制御モードにおいて上記スイッチング素子をオフするステップを含むことを特徴とする請求項９記載のスイッチングレギュレータの制御方法。

Images