[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014060241A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014060241A
JP2014060241A JP2012203901A JP2012203901A JP2014060241A JP 2014060241 A JP2014060241 A JP 2014060241A JP 2012203901 A JP2012203901 A JP 2012203901A JP 2012203901 A JP2012203901 A JP 2012203901A JP 2014060241 A JP2014060241 A JP 2014060241A
Authority
JP
Japan
Prior art keywords
adhesive film
thermosetting adhesive
semiconductor chip
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012203901A
Other languages
English (en)
Inventor
Shoichi Niizeki
彰一 新関
Noboru Asahi
昇 朝日
Toshinaka Nonaka
敏央 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP2012203901A priority Critical patent/JP2014060241A/ja
Publication of JP2014060241A publication Critical patent/JP2014060241A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】熱硬化性接着剤フィルムを介したフリップチップ実装及び3次元実装により、ボイド無く、良好な接続を有し、チップの反りが無い半導体装置の製造方法を提供すること。
【解決手段】半導体チップ2のバンプを有する面または基板4の電極パッド8を有する面に、熱硬化性接着剤フィルム3をラミネートする工程、ヒートツールを用いて、熱硬化性接着剤フィルム3がラミネートされた半導体チップ2側の面と基板4の電極パッド8を有する面、または半導体チップ2のバンプを有する面と熱硬化性接着剤フィルム3がラミネートされた基板2の面を合わせて仮圧着積層体とする工程、仮圧着積層体の基板4側に弾性部材11を、半導体チップ2側に高剛性部材10を接触させ減圧下で押圧する工程、仮圧着積層体をヒートツールで加熱することにより、半導体チップ2と基板4との間のはんだ7を溶融させ熱硬化性接着剤フィルム3を硬化させる工程をこの順に有する。
【選択図】図2

Description

本発明は、パソコンや携帯端末に使用される半導体装置の製造方法に関する。より詳しくは、本発明は、IC、LSI等半導体チップをフレキシブル基板、ガラスエポキシ基板、ガラス基板、セラミックス基板、シリコンインターポーザー、シリコン基板などの回路基板に接着あるいは直接電気的接合したもの、半導体チップ同士を接合したもの、3次元実装などの半導体チップ積層体などの半導体装置の製造方法に関する。
近年、半導体装置の小型化と高密度化に伴い、半導体チップを回路基板に実装する方法としてフリップチップ実装、さらにはチップを貫通する電極によって3次元的に積層し、電気的に接続する3次元積層実装が急速に広まってきている。半導体チップの接合部分の接続信頼性を確保するための方法としては、半導体チップ上に形成されたバンプと回路基板の電極パッドを接合した後に、半導体チップと回路基板との隙間に液状封止接着剤を注入し硬化させることが一般的な方法として採られていた。
最近ではバンプ付き半導体ウェハに樹脂フィルムを仮接着した後、ダイシングにより半導体ウェハを個別半導体チップとし、次に、半導体チップを回路基板にフリップチップ接続し、電気的接合と樹脂封止を同時に行う方法およびそれに使用する接着剤フィルムが提案されている(例えば、特許文献1〜3参照)。この方法によれば、接着剤フィルムと半導体チップの接着面積をほぼ同じにすることができ、液状封止接着剤を用いた場合に比べ、半導体チップに対する接着剤のはみ出しが非常に少なくなる。
接着剤フィルムを用いた実装方法において、ボイドの発生を防止するために、仮接着体を真空中で加熱する方法が提案されている(特許文献4参照)。また、弾性部材を用いてチップを押圧することでチップ厚さやバンプ高さの偏りを補正し、製造装置の平行度の管理などを不要とする技術が開発されている(特許文献5参照)。
特開2001−237268号公報(請求項1、3〜4頁) 特開2004−315688号公報(特許請求の範囲) 特開2004−319823号公報(特許請求の範囲) 特開2011−29516号広報(特許請求の範囲) 特開2001−230528号広報(特許請求の範囲)
しかしながら、小型化のために半導体チップの薄型化が進んでおり、それにつれてチップは変形しやすくなってきている。このため、従来技術では、チップに反りが生じて半導体が割れたり、機能に影響が生じたりする問題があった。
本発明では、熱硬化性接着剤フィルムを介したフリップチップ実装及び3次元実装により、ボイド無く、良好な電気的接続を有し、チップの反りが少ない半導体装置の製造方法を提供することを目的とする。
本発明の第1の半導体装置の製造方法は、バンプを有する半導体チップを、該バンプに対応した電極を有する基板に、熱硬化性接着剤フィルムを介してはんだ接続する半導体装置の製造方法であって、
(A)半導体チップのバンプを有する面または基板の電極パッドを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートする工程、
(B)ヒートツールを用いて、熱硬化性接着剤フィルムがラミネートされた半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面または半導体チップのバンプを有する面と熱硬化性接着剤フィルムがラミネートされた基板の熱硬化性接着剤フィルム側の面を合わせて仮圧着積層体とする工程、
(C)仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
(D)仮圧着積層体をヒートツールで加熱することにより、半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、
をこの順に有することを特徴とする半導体装置の製造方法、である。
本発明の第2の半導体装置の製造方法は、バンプおよび貫通電極を有する複数の半導体チップならびに該バンプに対応した電極を有する基板を、熱硬化性接着剤フィルムを介してはんだ接続する半導体装置の製造方法であって、
(A’)複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートして、熱硬化性接着剤フィルムがラミネートされた半導体チップを複数得る工程、
(B’)熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面を合わせ、さらに熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの半導体チップ側の面と熱硬化性接着剤フィルムがラミネートされた他の半導体チップの熱硬化性接着剤フィルム側の面を合わせることが繰り返されたものを、ヒートツールを用いて多段仮圧着積層体とする工程、
(C’)多段仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
(D’)多段仮圧着積層体をヒートツールで加熱することにより、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、
をこの順に有することを特徴とする半導体装置の製造方法、である。
本発明の製造方法によれば、接着剤フィルムを介したフリップチップ実装及び3次元実装においてボイドの発生を抑制することができ、高い信頼性の半導体装置を製造することが可能となる。
本発明の製造方法によれば、熱硬化性接着剤フィルムを介したフリップチップ実装及び3次元実装により、ボイド無く、良好な電気的接続を有し、チップの反りが少ない半導体装置の製造方法を提供することを目的とする。
本発明による半導体装置の製造方法の説明図である。 本発明による仮圧着積層体の押圧方法の説明図である。 本発明による半導体装置の製造方法の説明図である。 本発明による3次元積層実装を行う半導体装置の製造方法の説明図である。 本発明による多段仮圧着積層体の押圧方法の説明図である。 本発明による3次元積層実装を行う半導体装置の製造方法の説明図である。 本発明による仮圧着積層体の押圧方法の説明図である。
本発明の第1の半導体装置の製造方法は、バンプを有する半導体チップを、該バンプに対応した電極を有する基板に、熱硬化性接着剤フィルムを介してはんだ接続する半導体装置の製造方法であって、
(A)半導体チップのバンプを有する面または基板の電極パッドを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートする工程、
(B)ヒートツールを用いて、熱硬化性接着剤フィルムがラミネートされた半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面または半導体チップのバンプを有する面と熱硬化性接着剤フィルムがラミネートされた基板の熱硬化性接着剤フィルム側の面を合わせて仮圧着積層体とする工程、
(C)仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
(D)仮圧着積層体をヒートツールで加熱することにより、半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、
をこの順に有することを特徴とする半導体装置の製造方法、である。
本発明の第2の半導体装置の製造方法は、バンプおよび貫通電極を有する複数の半導体チップならびに該バンプに対応した電極を有する基板を、熱硬化性接着剤フィルムを介してはんだ接続する半導体装置の製造方法であって、
(A’)複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートして、熱硬化性接着剤フィルムがラミネートされた半導体チップを複数得る工程、
(B’)熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面を合わせ、さらに熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの半導体チップ側の面と熱硬化性接着剤フィルムがラミネートされた他の半導体チップの熱硬化性接着剤フィルム側の面を合わせることが繰り返されたものを、ヒートツールを用いて多段仮圧着積層体とする工程、
(C’)多段仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
(D’)多段仮圧着積層体をヒートツールで加熱することにより、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、
をこの順に有することを特徴とする半導体装置の製造方法、である。
本発明でいう半導体装置とは、半導体素子の特性を利用することで機能し得る装置全般を指し、半導体チップを基板に接続した電気光学装置、半導体回路基板及びこれらを含む電子部品は全て半導体装置に含まれる。また、貫通電極TSV(スルーシリコンビア)を有するシリコンの両面に電極パッドやバンプ等の接続端子を形成した半導体チップを用い、3次元積層されたものも半導体装置に含まれる。
本発明の半導体装置の製造方法において用いられる半導体チップとしては、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等が挙げられ、特に限定されるものではない。シリコン(Si)、ゲルマニウム(Ge)といった半導体や、ガリウム砒素(GaAs)、ガリウム燐(GaP)、インジウム燐(InP)、炭化珪素(SiC)等の化合物半導体チップを用いることもできる。半導体チップの接続方式としては、フリップチップもしくはTSV構造を有する半導体チップが用いられる。また、本発明の半導体チップには、接続信頼性等の観点からはんだバンプが形成されている。本発明のはんだの材質としては、特に限定されないが、人体や環境への影響の観点から、SnAgCu系、SnCu系、SnAg系、SnAgCuBi系、SnZnBi系、SnAgInBi系などの鉛フリーはんだを用いることが好ましい。さらには、狭ピッチのバンプに対応するため、はんだバンプは金属のピラー、特に銅ピラー上に形成されていることが好ましい。はんだと金属ピラーとの間に金属の拡散を抑制するためのバリアメタル層を設けることもできる。また、樹脂やフィラーがバンプと電極パッドの間に噛み難いという観点から、はんだの形状は半球状であることが好ましい。
半導体チップにあるバンプの高さはすべて均等に揃っていることが好ましく、バンプ高さのバラツキは0.5μm以下であることが好ましい。バラツキが0.5μm以下であれば、バンプの圧着の際に接続不良なく半導体チップを搭載することができる。より好ましくは0.2μm以下である。バンプ高さのバラツキを小さくするため、研削加工を施すことも可能である。
本発明の半導体装置の製造方法において用いられる基板としては、シリコン基板、TSV構造を有する半導体チップや半導体ウェハ、シリコンインターポーザーなどのシリコン基板、半導体基板やセラミックス類、化合物半導体、有機系回路基板、無機系回路基板、およびこれらの基板に回路の構成材料や受動素子が配置されたものが挙げられる。有機系回路基板の例としては、ガラス布・エポキシ銅張積層板などのガラス基材銅張積層板、ガラス不織布・エポキシ銅張積層板などのコンポジット銅張積層板、ポリエーテルイミド樹脂基板、ポリエーテルケトン樹脂基板、ポリサルフォン系樹脂基板などの耐熱・熱可塑性基板、ポリエステル銅張フィルム基板、ポリイミド銅張フィルム基板などのフレキシブル基板が挙げられる。無機系回路基板としては、アルミナ基板、窒化アルミニウム基板、炭化ケイ素基板などのセラミック基板、アルミニウムベース基板、鉄ベース基板などの金属系基板が例として挙げられる。なかでも、本発明は、熱伝導性が高く薄膜化した多層基板に用いられるシリコン基板を使用する場合に有効に作用する。
回路の構成材料の例は、銀、金、銅、アルミニウムなどの金属を含有する導体、無機系酸化物などを含有する抵抗体、ガラス系材料および/または樹脂などを含有する低誘電体、樹脂や高誘電率無機粒子などを含有する高誘電体、ガラス系材料などを含有する絶縁体などが挙げられる。
本発明の半導体装置の製造方法において用いられる基板には、半導体チップのバンプの位置に対応した電極パッドを有する。電極パッドは、平坦な形状でもよいし、いわゆるピラー形状(柱状)の突起であってもよい。また、円形、四角形、八角形などの多角形のいずれでもよい。電極パッドの材質に特に制限は無く、アルミニウム、銅、チタン、タングステン、クロム、ニッケル、金、はんだ、それらを用いた合金など、半導体装置において一般的に用い得る金属を使用することができ、複数の金属を積層することもできる。電極パッドもバンプと同様、高さのバラツキは0.5μm以下であることが好ましく、研削加工を施すことも可能である。
本発明で用いられる熱硬化性接着剤フィルムは、絶縁性樹脂のみからなるものであってもよいし、絶縁性樹脂に他の成分が含まれているものであってもよい。また、複数の種類の絶縁性樹脂を混合してもよい。絶縁性樹脂としては、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノキシ樹脂、ポリエーテルスルホン樹脂などを用いることができるが、これらに限らない。硬化剤、硬化促進剤などをさらに含有していてもよい。硬化剤、硬化促進剤としては公知のものを用いることができる。
熱硬化性接着剤フィルムは、絶縁信頼性や温度サイクルに対する信頼性の観点から絶縁性無機フィラーを含むものが好ましい。ここでいう絶縁性無機フィラーとしては、シリカ、窒化ケイ素、アルミナ、窒化アルミ、酸化チタン、窒化チタン、チタン酸バリウムなどを用いることができる。
また、必要に応じ架橋剤、界面活性剤、分散剤などが熱硬化性接着剤フィルムに含まれていてもよい。熱硬化性接着剤フィルムは感光性を有していてもよい。感光性を有する場合は、被膜の形成後またはシートの貼り付け後に露光、現像によりパターン加工を行い、バンプ形成部等の必要な部分を開口させることができる。
本発明で用いられる熱硬化性接着剤フィルムは、例えば特開2004−319823号公報、特開2008−94870号公報、特許3995022号公報、特開2009−262227号公報などに開示されている樹脂組成物を用いることができる。
ラミネートする熱硬化性接着剤フィルムの厚さは、バンプの平均高さ以上であることが好ましい。より好ましくはバンプの平均高さ以上かつバンプの平均高さと基板上の電極パッド平均高さを足し合わせた厚さの1.5倍以下である。さらにより好ましくは、バンプの平均高さ以上かつバンプの平均高さと基板上の電極パッド平均高さを足し合わせた厚さ以下である。なお、バンプの高さや電極パッドの高さは、それぞれ半導体チップや基板の表面の形状を測定し、その一番低い高さを基準(0μm)として高さのピーク値を測定することにより得ることができる。バンプの平均高さおよび電極パッド平均高さは、それぞれ半導体チップの全てのバンプや基板上の全ての電極パッドの高さの平均値であり、例えばコンフォーカル顕微鏡(レーザーテック(株)製、H1200)で測定することができる。熱硬化性接着剤フィルムの厚さがバンプの平均高さ以上であると、ボンディング後の熱硬化性接着剤フィルムと基板との間にボイドが発生しにくく、接着力が低下したりする場合や信頼性に影響する場合が少なくなる。また、熱硬化性接着剤フィルムの厚さがバンプの平均高さと基板上の電極パッド平均高さを足し合わせた厚さの1.5倍以下であれば、経済性に優れるだけでなく、熱硬化性接着剤フィルムのはみ出し量が少なくなるため実装面積が少なくなり、またはみ出した熱硬化性接着剤フィルムが半導体チップ上部にまで回り込みボンディング装置のヒートツールを汚染し、ヒートツールと半導体チップが接着してしまうことが少なくなる。
本発明で用いる弾性部材として、耐熱性があり、押圧時の力で弾性変形するものを用いる。弾性部材の硬度は、JIS Z2246(2000)に従って、厚さ3mm、面積100mm×100mmの試料を試験温度80℃で測定したショア硬さが、45〜85であることが好ましい。ショア硬さ45以上とすることでボイドがより除去しやすくなり、ショア硬さ85以下とすることで、チップ厚さの偏りを補正してすべてのバンプを電極パッドに接触させることができる。このような弾性部材として例えば、天然ゴム、イソプレンゴム、ブタジエンゴム、スチレンブタジエンゴム、エチレン・酢酸ビニルゴム、ニトリルゴム、アクリルゴム、シリコーンゴム、フッ素ゴム、ウレタンゴム等が挙げられる。
本発明で用いる剛性部材として、耐熱性があり、押圧時の力で弾性変形や塑性変形を起こさないものを用いる。チップや電極の素材や寸法に応じて、剛性部材の素材や寸法は任意に決定することができる。例えば金属板、セラミック板、シリコンウェーハー、ガラス板、複合材料などが挙げられる。また、押圧時に熱硬化性接着剤フィルムにより高剛性部材が汚染したり、仮圧着積層体と高剛性部材が貼り付いたりする事を防止するために、高剛性部材をあらかじめ離型処理することができる。離型処理の方法として、フッ素処理、シリコーン処理等が挙げられる。
本発明の第1の半導体装置の製造方法は、
(A)半導体チップのバンプを有する面または基板の電極パッドを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートする工程、
(B)ヒートツールを用いて、熱硬化性接着剤フィルムがラミネートされた半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面または半導体チップのバンプを有する面と熱硬化性接着剤フィルムがラミネートされた基板の熱硬化性接着剤フィルム側の面を合わせて仮圧着積層体とする工程、
(C)仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
(D)仮圧着積層体をヒートツールで加熱することにより、半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、をこの順に有する。
まず、工程(A)では半導体チップのバンプを有する面、または基板の電極パッドを有する面にあらかじめ熱硬化性接着剤フィルムがラミネートされる。特に、プラスチックフィルム上に形成した熱硬化性接着剤フィルムの面を半導体チップのバンプを有する面または基板の電極パッドを有する面に加圧しながら加熱ラミネートし、プラスチックフィルムを剥離することにより好ましく形成することができる。貼り合わせ温度は、貼り合わせ面の凹凸への追従性の点から60℃以上が好ましい。また、貼り付け時の接着剤フィルムの硬化を防ぐために、貼り付け温度は100℃以下とすることが好ましい。この温度範囲において熱硬化性接着剤フィルムの動的粘度は、50〜5000Pa・sであることが好ましい。熱硬化性接着剤フィルムの動的粘度が50Pa・s以上であると取り扱いが容易であり、5000Pa・s以下であるとバンプが熱硬化性接着剤フィルム中に埋まりやすく、低圧力でのラミネートが可能となる。ラミネートを行う際には、ボイド抑制の点から、真空ラミネーターを用いることが好ましい。また、半導体チップが多数形成された半導体ウェハに熱硬化性接着剤フィルムをラミネートし、プラスチックフィルムを剥離した後、熱硬化性接着剤フィルムと同時に半導体ウェハをダイシングすることで、熱硬化性接着剤フィルム付き半導体チップを作ることができる。この場合、熱硬化性接着剤フィルムと半導体チップを同じ形に形成することができ、ボンディング中の熱硬化性接着剤フィルムのはみ出しを極小にすることができるため、好ましい。
熱硬化性接着剤フィルムの動的粘度は、動的粘弾性法により例えばレオメータ(セイコーインスツルメンツ製、DMS6100)を用いて測定することができる。
次に(B)の仮圧着工程では、ボンディング装置のヒートツールを用いて、熱硬化性接着剤フィルムがラミネートされた半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面、または、半導体チップのバンプを有する面と熱硬化性接着剤フィルムがラミネートされた基板の熱硬化性接着剤フィルム側の面を合わせて仮圧着積層体を形成する。
その際、半導体チップのバンプと基板の電極パッドの接続位置が一致するよう、半導体チップに形成されたアライメントマークと基板上のアライメントマークを確認した後、機械的に搭載位置を補正し、仮圧着を行う。搭載位置は、チップ外形やバンプ位置によって認識することもできるが、位置精度の観点から、熱硬化性接着剤フィルムは、アライメントマークが認識できるよう透明であることが好ましい。
仮圧着時のヒートツールの温度は、はんだ融点以下の温度で熱硬化性接着剤フィルムの粘度を下げて粘着性を上げ、所定の位置に半導体チップが固定されるよう、また熱硬化性接着剤フィルムの硬化が進まないよう60〜120℃の温度範囲が好ましい。また仮圧着時の圧力は0.01〜0.5MPaの範囲が好ましい。0.01MPa以上であれば十分に仮圧着の目的を達成することができ、0.5MPa以下であれば、バンプが大きく変形することなく圧着できる。仮圧着は、常圧下で行っても良いし、気泡の噛み込みなどを防ぐため真空中で実施しても良い。なお、ここでの温度とは、熱硬化性接着剤フィルム中の温度であり、例えば、温度レコーダ((株)キーエンス製、NR100)に熱電対を接続して求めることができる。
(C)の減圧下での押圧工程では、減圧容器中で仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させて押圧する。ボイドをより除去しやすくするためには1kPa以下で行うことが好ましい。押圧温度は、熱硬化性接着剤フィルムの流動性が高く、かつ熱硬化性接着剤フィルムの硬化が進まないよう60℃から120℃温度範囲が好ましい。また、押圧の圧力は0.01〜0.5MPaの範囲が好ましい。0.01MPa以上であれば十分にボイドを抑制することができ、0.5MPa以下であれば、バンプが大きく変形することなく圧着できる。
また弾性部材と高剛性部材の間の仮圧着積層体周辺部に、スペーサーを配置することが好ましい。そうすることで、半導体チップと基板の間の距離が制御され、はんだバンプが大きく変形したり、熱硬化性接着剤シートがはみ出したりするの防止することができ、より信頼性の高い半導体装置を得られるようになる。例えば、仮圧着積層体と同じ厚さの板を周囲に置いたり、パンチングで打ち抜いた板の開口部内に仮圧着積層体を置いて押圧するなどの方法がある。スペーサーの素材として例えばゴム、プラスチック、セラミック、金属、ガラス、またはそれらの複合材料などが挙げられる。
(D)の本圧着工程では、仮圧着積層体をヒートツールで加熱することにより、半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる。この加熱処理は温度を選び、段階的に昇温するか、ある温度範囲を選び連続的に昇温しながら1秒から数分実施する。一例としては、熱硬化性接着剤フィルムを軟化させるため100℃で10秒間保持した後、はんだ溶融のため250℃で20秒間熱処理する。そのときの温度の立ち上がり時間は、接着剤の流動性とはんだ溶融のタイミングの観点から1秒以下であることが好ましい。立ち上がり時間とは、現在のヒートツールの表面温度から設定温度へ向けて90%以上変化する時間のことである。また本圧着時の圧力ははんだ押し込み量の観点から0.01〜1MPaの範囲が好ましい。この時の圧力も時間的に変化させることができる。はんだの溶融時に、ヒートツールの位置を固定する高さ制御を行うこともできる。該加熱処理は、常圧下で行ってもよいし、減圧下で実施してもよい。また、空気による酸化劣化を防ぐため、窒素雰囲気下で実施してもよい。本圧着工程は、複数の仮圧着積層体にまとめて熱をかけて硬化させることもできる。
この場合、ヒートツールと仮圧着積層体の間、あるいはステージと仮圧着積層体の間に汚染防止用のフィルムを設置することができる。例えば、金属箔や“テフロン(登録商標)”シートなどが挙げられる。“テフロン(登録商標)”シートを用いることで、熱硬化性接着剤フィルムによってステージやヒートツールが汚染されるのを防ぐことができる。また、金属箔を用いることで、バンプへの熱伝導を高めることができ、より確実にはんだ接合を形成することができる。また、金属箔に離型処理を行ったものを用いることで、熱硬化性接着剤フィルムの付着を防止することができるので好ましい。
本発明の半導体装置の製造方法では、上記の工程の後、追加キュアを行ってもよい。追加キュアの条件は、用いる熱硬化性接着剤フィルムの特性に応じて任意に設定することができる。
本発明の第2の半導体装置の製造方法は、
(A’)複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートして、熱硬化性接着剤フィルムがラミネートされた半導体チップを複数得る工程、
(B’)熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面を合わせ、さらに熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの半導体チップ側の面と熱硬化性接着剤フィルムがラミネートされた他の半導体チップの熱硬化性接着剤フィルム側の面を合わせることが繰り返されたものを、ヒートツールを用いて多段仮圧着積層体とする工程、
(C’)多段仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
(D’)多段仮圧着積層体をヒートツールで加熱することにより、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、をこの順に有する。
まず、工程(A’)では複数の半導体チップのバンプを有する面にあらかじめ熱硬化性接着剤フィルムがラミネートされる。ラミネート条件は、ボイドなく熱硬化性接着剤フィルムがラミネートされるよう、第1の製造方法と同様に設定することができる。本製造方法では、多段にチップの積層体を形成する。そのため、半導体ウェハに熱硬化性接着剤フィルムをラミネートし、熱硬化性接着剤フィルムと同時に半導体ウェハをダイシングして得られたチップを用いることにより、積層体の熱硬化性接着剤フィルムのはみ出しを極小にすることができるため、特に好ましい。
次に(B’)の仮圧着工程では、ボンディング装置のヒートツールを用いて、熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの熱硬化性接着剤フィルム側の面と基板を合わせ、さらに熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの半導体チップ側の面と熱硬化性接着剤フィルムがラミネートされた他の半導体チップの熱硬化性接着剤フィルム側の面を合わせることを繰り返して多段仮圧着積層体を形成する。
この場合の仮圧着のヒートツールの好ましい温度条件は、第1の製造方法と同様だが、積層の段数が増えるとヒートツールからの熱伝達が変化するため、積層の段数ごとに温度を変化させることもできる。
減圧下での押圧工程(C’)では、減圧容器中で多段仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させて押圧する。この際、ボイドをより除去しやすくするためには1kPa以下で行うことが好ましい。
この場合の好ましい温度条件は、第1の製造方法と同様だが、積層の段数が増えると熱源からの熱伝達が変化するため、積層の段数ごとに温度を変化させることもできる。また第1の製造方法と同様に、弾性部材と高剛性部材の間の仮圧着積層体周辺部に、スペーサーを配置することが好ましい。
本圧着工程(D’)では、多段仮圧着積層体をヒートツールで加熱することにより、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる。この上にさらに熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの熱硬化性接着剤フィルム側の面を合わせて(B’)の多段仮圧着積層体を形成し、その後で減圧下での押圧(C’)を行ってから本圧着工程(D’)を行うことも可能である。
以下に、本発明の半導体装置の製造方法の各工程について例を挙げて説明する。
まず、図1(a)に示す通り、半導体チップのはんだバンプが形成されている面にプラスチックフィルム上に形成された熱硬化性接着剤フィルムをラミネートする。この際、熱硬化性接着剤フィルムと半導体チップの間にボイドがないようラミネートされることが好ましく、真空中でラミネートすることが好ましい。真空中でラミネートできる装置としては、例えば、真空加圧ラミネーター((株)名機製作所製、MVLP500/600、及びニチゴーモートン(株)製、CVP−300Tなど)がある。このとき、加熱する方法は半導体チップ側からでもプラスチックフィルム側からでも両側からでもかまわない。貼り付け時の圧力は、バンプの凹凸に追従でき、はんだバンプが潰れないよう0.1MPa以上1MPa以下で行うことが好ましい。次に、プラスチックフィルムを剥がして熱硬化性接着剤フィルムがラミネートされた半導体チップを得ることができる(図1(b))。
はんだバンプが形成されている半導体ウェハ上に熱硬化性接着剤フィルムをラミネートし、その後でプラスチックフィルムを剥がしてからダイシングを行い、熱硬化性接着剤フィルムがラミネートされた半導体チップを得ることもできる。
次に、フリップチップボンダーを用いて熱硬化性接着剤フィルムがラミネートされた半導体チップの熱硬化性接着剤フィルム側の面と基板を合わせて仮圧着積層体を形成する。フリップチップボンダーとしては、例えば、ボンディング装置(東レエンジニアリング(株)製、FC3000S)がある。
仮圧着では、装置のステージ上に基板を配置し、ヒートツールで半導体チップを基板上方向に搬送する(図1(c))。ステージは、周囲の温度環境条件に左右されないよう、また、樹脂の硬化が進行しないようあらかじめ40℃以上100℃以下の一定の温度に保っておくことが望ましい。次に半導体チップおよび基板それぞれのアライメントマークを検出して位置決めを行う。ヒートツールには半導体チップを加熱・加圧する機構が設けられており、半導体チップを加熱しながら基板に押し付ける(図1(d))。このとき、熱は半導体チップを伝達し、熱硬化性接着剤フィルムに伝わる。したがって熱硬化性接着剤フィルムは温度が高くなり、流動性(粘性)が高まるため、半導体チップと基板の接着が可能になる。
減圧下での押圧工程では、ダイヤフラム式真空ラミネーターを用いることが好ましい。仮圧着積層体の基板側に弾性部材が接し、また半導体チップ側に高剛性部材が接するように配置する(図2)。装置温度は、周囲の温度環境条件に左右されないよう、あらかじめ60℃から120℃の範囲の一定の温度に保っておくことが望ましい。次に、仮圧着積層体を置いた空間をポンプで真空にし、上記の弾性部材と高剛性部材で押圧する。ダイヤフラム式真空ラミネーターとしては、例えば真空加圧ラミネーター((株)名機製作所製、MVLP500/600、及びニチゴーモートン(株)製、CVP−300Tなど)などがある。
次に、仮圧着積層体をヒートツールで加熱することにより、半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる本圧着工程を行う(図3)。
仮圧着の場合と同様、半導体チップを加熱しながら基板に押し付けるが、ヒートツールには、熱硬化性接着剤フィルムの流動性が増すとともにはんだが溶融するよう温度がコントロールされる。
また、TSVを有する半導体チップを多段に積層し、多段仮圧着積層体をつくる場合も同様に半導体装置を製造することができる。すなわち、まず、複数の半導体チップそれぞれのバンプを有する面に、図4(a)に示すようにあらかじめ熱硬化性接着剤フィルムをラミネートして、熱硬化性接着剤フィルムがラミネートされた半導体チップを複数得る(図4(b))。次に、熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの熱硬化性接着剤フィルム側の面と基板を合わせ、さらに熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの半導体チップ側の面と熱硬化性接着剤フィルムがラミネートされた他の半導体チップの熱硬化性接着剤フィルム側の面を合わせることを繰り返す(図4(c))。次に、多段仮圧着積層体の基板側に弾性部材が接し、また半導体チップ側に高剛性部材が接するように配置し(図5)、同様に押圧する。最後に、多段仮圧着積層体をヒートツールで加熱することにより、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる(図6)。
以下実施例等をあげて本発明を説明するが、本発明はこれらの例によって限定されるものではない。実施例1〜11、比較例1〜8に用いた材料と評価方法を下記に示す。
<熱硬化性接着剤フィルム>
以下に記載した(a)ポリイミド、(b)エポキシ樹脂、(c)硬化促進剤を混合し、さらに(d)溶剤を塗布膜厚が均一になるよう適宜調整しながら加えて離型のプラスチックフィルム(ポリエチレンテレフタレートフィルム)上に塗布および乾燥することにより、熱硬化性接着剤フィルム1を作製した。(a)、(b)、(c)それぞれ重量比で50:20:50となるよう混合した。作製した熱硬化性接着剤フィルム1の厚さは25μmだった。
また以下に記載した(a)ポリイミド、(b)エポキシ樹脂、(c)硬化促進剤、(e)絶縁性フィラーを混合し、さらに(d)溶剤を塗布膜厚が均一になるよう適宜調整しながら加えて離型のプラスチックフィルム(ポリエチレンテレフタレートフィルム)上に塗布および乾燥することにより、熱硬化性接着剤フィルム2を作製した。(a)、(b)、(c)、(e)それぞれ重量比で25:10:25:50となるよう混合した。作製した熱硬化性接着剤フィルム2の厚さは25μmだった。
なお、(c)はマイクロカプセル型硬化促進剤がエポキシ樹脂に分散されたものであり、その重量比はマイクロカプセル型硬化促進剤/エポキシ樹脂=33/67であるが、上記の割合については(c)の割合は(c)全体の量を基準に算出しており、また、(b)の割合には(c)中のエポキシ樹脂は含めていない。
(a)ポリイミド
下記プロセスで合成した有機溶剤可溶性ポリイミドを用いた。
まず、乾燥窒素気流下、2,2−ビス(3−アミノ−4−ヒドロキシフェニル)ヘキサフルオロプロパン24.54g(0.067モル)、1,3−ビス(3−アミノプロピル)テトラメチルジシロキサン4.97g(0.02モル)、末端封止剤として、3−アミノフェノール2.18g(0.02モル)をN−メチル−2−ピロリドン(以下、NMPとする。)80gに溶解させた。ここにビス(3,4−ジカルボキシフェニル)エーテル二無水物31.02g(0.1モル)をNMP20gとともに加えて、20℃で1時間反応させ、次いで50℃で4時間撹拌した。その後、キシレンを15g添加し、水をキシレンとともに共沸させながら、180℃で5時間攪拌した。攪拌終了後、溶液を水3Lに投入して白色沈殿したポリマーを得た。この沈殿をろ過して回収し、水で3回洗浄した後、真空乾燥機を用いて80℃、20時間乾燥した。
(b)エポキシ樹脂
固形のエポキシ化合物(ジャパンエポキシレジン(株)製、エピコート157S70)を使用した。
(c)硬化促進剤
マイクロカプセル型硬化促進剤(旭化成ケミカルズ(株)製、ノバキュアHX−3941HP)を使用した。
(d)溶剤
メチルエチルケトン/トルエン=4/1(重量比)を使用した。
(e)絶縁性無機フィラー
SO−E2(商品名、アドマテックス(株)製、球形シリカ粒子、平均粒子径0.5μm)を用いた。
<実装性評価>
実装後に形成されたディジーチェーンの導通抵抗測定(導通評価)、熱硬化性接着剤フィルム中のボイド量評価(ボイド噛み評価)、および断面観察によるチップ反り量評価(チップ反り評価)により、実装性の評価を行った。
各実施例の評価で用いた半導体チップと基板は、各バンプピッチに対して、それぞれ138個、150個、162個、174個形成の接続部分を介して電気的に接続されるよう設計されている。バンプと電極パッドが一つでも接触していない部分があれば、接続不良となる。
導通評価は、DIGITAL VOLTMETER(HEWLETT PACKARD社製、3455A)の測定端子を接続し、その抵抗値を測定した。抵抗値はバンプと電極パッドの接続部分だけでなく、半導体チップ内部の抵抗やリード電極の値を含むものである。各バンプピッチのディジーチェーンに対して、それぞれ測定した抵抗値が全て100kΩ未満であるか否かを判定した。3サンプルについて実装を行ったうち、3サンプルとも、測定したディジーチェーンの抵抗値が全て100kΩ未満であった場合を◎、1サンプルまたは2サンプルについてディジーチェーンの抵抗値が100kΩ以上となるものがあった場合を○、3サンプルともディジーチェーンの抵抗値が100kΩ以上となるものがあった場合を×と判定した。
ボイド噛み評価は超音波探傷装置((株)日立エンジニアリング・アンド・サービス製、FS300III)を用いて行った。半導体チップの法線方向から観察し、ボイドがチップ面積の5%以下であれば◎、10%以下であれば○、それ以上ボイドが入っている場合は×と評価した。
チップ反り評価は断面観察により行った。半導体チップに垂直な面を研磨により削り出して観察し、チップと熱硬化性接着剤フィルムの境界線が、自らの両端を結んだ直線から上下5μm以下にすべて収まっていれば◎、10μm以下にすべて収まっていれば○と評価し、それよりも外側にはみ出している点がある場合は×と評価した。
実施例1
<半導体チップの構造>
シリコン基板上の酸化膜上に厚さ1μmのアルミニウム配線が形成され、その上に形成された厚さ1μmの窒化シリコン絶縁膜の開口部にクロムが形成され、銅の高さ10μmのポストと5μmのはんだ(SnAg)が形成された半導体チップを作製した。バンプ径は、25、30、35、40μm、バンプピッチは、それぞれのバンプ径に対して75、80、85,90μmのものが形成されている。また、バンプ数は、各ピッチに対して、138個、150個、162個、174個形成されている。基板への実装後に、各バンプ構造に対して接続抵抗が測定できるようアルミニウム配線がパターニングされている。チップサイズは、7mm×7mm、チップ厚は100μmである。
<基板>
基板として、シリコン基板(膜厚100μm)の酸化膜上に厚さ1μmのアルミニウム配線が形成され、その上に形成された厚さ1μmの窒化シリコン絶縁膜の開口部にクロムが形成され、その上に形成された銅(膜厚5μm)にニッケルと金(膜厚1μm)を形成した電極パッドを有するチップを作製した。電極パッドは全て半導体チップのバンプに対応するよう形成されており、電極パッドの径も等しく形成されている。上記半導体チップを実装することにより、ディジーチェーンを形成し、引き出し電極を通じてバンプと電極パッドとの接合抵抗が測定できる。基板サイズは、12mm×12mm、基板厚は100μmであり、チップが搭載されていない領域にディジーチェーンの導通抵抗を測定するための2mm角の引き出し電極のパッドが形成されている。
<弾性部材>
基板を押圧する弾性部材として、厚さ3mmのシリコーンゴム(ショア硬さ:50)を使用した。
<高剛性部材>
半導体チップを押圧する高剛性部材として、厚さ1mmのアルミニウム板を使用した。
<熱硬化性接着剤材フィルム付き半導体チップの作製>
熱硬化性接着剤フィルムとして、熱硬化性接着剤フィルム2を用いた。熱硬化性接着剤フィルムの半導体チップのバンプへの埋め込みは、真空加圧ラミネーター((株)名機製作所製、MVLP500/600)を用いた。ポリエチレンテレフタレートフィルム上に形成した熱硬化性接着剤フィルムの面を半導体チップが多数形成された半導体ウェハのバンプ形成面に押し付けながら、真空中で80℃、20秒間、加圧0.7MPaの条件でラミネートした。半導体ウェハ周囲の余分な熱硬化性接着剤フィルムはカッターにて切断した。ここで使用した半導体ウェハは8インチサイズである。
次に、テープフレーム、およびダイシングテープへの固定は、ウェハマウンター装置(テクノビジョン(株)製、FM−1146−DF)を用い、バンプとは反対側の半導体ウェハ基板面にダイシングテープ(リンテック(株)製、D−650)を貼り合わせることによって行った。ポリエチレンテレフタレートフィルムを除去してから、ダイシング装置(DISCO(株)製、DFD−6240)の切削ステージ上に、熱硬化性接着剤フィルム面が上になるようテープフレームを固定した。次いで、以下のような切削条件でダイシングを行った。
ブレード:NBC−ZH 127F−SE 27HCCC
スピンドル回転数:25000rpm
切削速度:50mm/s
切削深さ:ダイシングテープの深さ20μmまで切り込む
カット:ワンパスフルカット
カットモード:ダウンカット
切削水量:3.7L/分
切削水および冷却水:温度23℃、電気伝導度0.5MΩ・cm(超純水に炭酸ガスを注入)。
ダイシングにより個片チップ化した半導体チップについて、熱硬化性接着剤フィルム表面の切削粉の付着、熱硬化性接着剤フィルム表面の割れや欠け、ウェハから熱硬化性接着剤フィルムの剥がれは見られなかった。
<ボンディング>
使用したボンディング装置(東レエンジニアリング(株)製、FC3000S)では、まず、熱硬化性接着剤フィルムが形成された面を上側にしてチップトレイに収納された半導体チップをピックアップツールで取り上げチップの面を反転させた。次に、30℃に設定されたヒートツールが半導体チップの熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの半導体チップ側の面を真空吸着し、60℃に保たれたステージ上に置かれた基板の上方まで搬送した。次に半導体チップのバンプと基板上の電極パッドが所定の位置に重なるようにアライメント認識カメラが半導体チップと基板の間に入り、それぞれのアライメントマークの検出を行った。
アライメントマークの検出後、下記条件にて仮圧着を行って仮圧着積層体を作製した。
仮圧着温度:100℃、10秒
圧力:15N
実装に用いたヒートツールのアタッチメントの表面温度は、あらかじめ温度レコーダ((株)キーエンス製、NR100)とK熱電対を用いて校正を行った。
<減圧下での押圧>
減圧下で仮圧着積層体を押圧するにはダイヤフラム式真空ラミネーターとして、真空加圧ラミネーター((株)名機製作所製、MVLP500/600)を用いた。ラミネーターの装置温度は100℃に設定した。仮圧着積層体の基板側に弾性部材(シリコーンゴム(厚さ3mm、ショア硬さ50))が接するように配置し、半導体チップ側に高剛性部材(アルミニウム板(厚さ1mm))が接するように配置した。次に、サンプルを置いた空間を真空にすることでダイヤフラムが仮圧着積層体を押圧し、さらにダイヤフラムの上から金属の押圧部材で押圧することでボイドを除去した。押圧圧力は0.2MPa、押圧時間は20秒間とした。
<本圧着>
次に、ヒートツールを用いて本圧着を行い、半導体チップと基板との間のはんだを溶融させるとともに熱硬化性接着剤フィルムを硬化させた。
本圧着温度:100℃、10秒→260℃、30秒
圧力:40N
<実装性評価>
導通評価、ボイド噛み評価、チップ反り評価いずれも◎であった。結果を表1に示す。
実施例2
熱硬化性接着剤フィルム2の代わりに熱硬化性接着剤フィルム1を用いた以外は実施例1と同様に評価を行った。導通評価、ボイド噛み評価、チップ反り評価いずれも◎であった。結果を表1に示す。
実施例3〜実施例4
高剛性部材として厚さ1mmのアルミニウム板の代わりにシリコンウェハ(厚さ0.725mm)を用いた以外は、それぞれ実施例1〜実施例2と同様に評価を行った。導通評価、ボイド噛み評価、チップ反り評価いずれも◎であった。結果を表1に示す。
実施例5〜実施例8
弾性部材として厚さ3mmのシリコーンゴムの代わりにフッ素ゴム(厚さ3mm、ショア硬さ80)を用いた以外はそれぞれ実施例1〜実施例4と同様に評価を行った。導通評価、ボイド噛み評価、チップ反り評価いずれも◎であった。結果を表1に示す。
実施例9
仮圧着積層体を減圧下で押圧する際に、アルミニウム板(厚さ0.2mm)をパンチングして開けた15mm×15mmの開口部内に仮圧着積層体を配置したこと以外は、実施例1と同様に評価を行った。構成を図7に示した。アルミ板がスペーサーとして機能し、はんだの変形が小さく熱硬化性接着剤フィルムのはみ出しも少ない良好な積層体を作製することができた。導通評価、ボイド噛み評価、チップ反り評価いずれも◎であった。結果を表1に示す。
実施例10
高剛性部材(厚さ1mmのアルミニウム板)にあらかじめフッ素樹脂による離型処理を施したこと以外は、実施例1と同様に評価を行った。押圧部材への熱硬化性接着剤フィルムの貼り付きは一切起こらず、押圧部材の汚染が防止された。導通評価、ボイド噛み評価、チップ反り評価いずれも◎であった。結果を表1に示す。
実施例11
半導体チップとして、200μmピッチで直径50μmの銅のTSVが形成されたシリコン基板を用いた。TSVは、7mm角のチップに26×27個形成されている。半導体チップの一方の面のTSV上に1μmの厚さのポリイミドパッシベーション膜を介して厚さ1μmの銅配線が形成され、その上に形成された厚さ1μmのポリイミド絶縁膜にTSVと電気的に接続されるよう設けられた開口部にクロムが形成され、銅の高さ10μmのポストと5μmのはんだ(SnAg)が形成された半導体チップを作製した。バンプ径は30μmである。基板への実装後に、各バンプ構造に対して接続抵抗が測定できるよう銅配線がパターニングされている。チップ厚は100μmである。また、半導体チップのもう一方の面には、1μmの厚さのポリイミド絶縁膜にTSVと電気的に接続されるよう設けられた開口部にクロムが形成され、その上に形成された銅(膜厚5μm)にニッケルと金(膜厚1μm)を形成した電極パッドを有する。
基板として、シリコン基板(膜厚100μm)の酸化膜上に厚さ1μmのアルミニウム配線が形成され、その上に形成された厚さ1μmの窒化シリコン絶縁膜の開口部にクロムが形成され、その上に形成された銅(膜厚5μm)にニッケルと金(膜厚1μm)を施した電極パッドを有する基板を作製した。基板サイズは、12mm×12mmであり、チップが搭載されていない領域にディジーチェーンの導通抵抗を測定するための2mm角の引き出し電極のパッドが形成されている。電極パッドは全てTSVが形成された半導体チップのバンプに対応するよう形成されており、電極パッドの径も等しく形成されている。上記半導体チップを実装することにより、電気的に全バンプを経由するディジーチェーンを形成し、引き出し電極を通じてバンプと電極パッドとの接合抵抗が測定できる。
実施例1において<熱硬化性接着剤材フィルム付き半導体チップの作製>で用いた半導体ウェアの代わりに、上記のTSVが形成された半導体ウェハを用いた以外は実施例1と同様にして、熱硬化性接着剤フィルム付き半導体チップを得た。
この熱硬化性接着剤フィルム付き半導体チップを、実施例1において<ボンディング>で用いた半導体チップの代わりに用いた以外は実施例1と同様にして、基板上に半導体チップが1段積層された仮圧着積層体を形成した。さらに同様の工程を3回繰り返して、基板上に半導体チップが4段積層された4段仮圧着積層体を形成した。次に、実施例1において<減圧下での押圧>で行った方法と同様の方法にて多段仮圧着積層体の押圧を行った。次に、実施例1において本圧着で行った方法と同様の方法にて本圧着を行った。
また実装性評価は、実施例1で得られた半導体装置の代わりに、本実施例で得られた半導体装置を用いた以外は、実施例1と同様にして行った。なおボイド噛み評価において、4段すべての層においてボイドの噛み込み面積を測定し、平均値を取って評価した。また、チップ反り評価については、4段すべてのチップについて、チップと熱硬化性接着剤フィルムの境界線が、自らの両端を結んだ直線から上下5μm以下にすべて収まっていれば◎、10μm以下にすべて収まっていれば○と評価し、それより外にはみ出している点が1チップについてでも存在する場合には×と評価した。導通評価、チップ反り評価、ボイド噛み評価いずれも◎であった。結果を表1に示す。
比較例1
仮圧着積層体を減圧下で押圧する際に、半導体チップ側に高剛性部材(アルミニウム板(厚さ1mm))が接するように配置する代わりに、シリコーンゴム(厚さ3mm、ショア硬さ50)が接するようにして押圧したこと以外は実施例1と同様に評価した。導通評価では3サンプルすべてについて、ディジーチェーンの抵抗値が全て100kΩより大きく×であった。ボイド噛み評価は◎であった。チップ反り評価ではすべてのチップが大きく反っており×であった。結果を表1に示す。
比較例2
仮圧着積層体を減圧下で押圧する際に、基板側に弾性部材(シリコーンゴム(厚さ3mm、ショア硬さ50))が接するように配置する代わりに、アルミニウム板(厚さ1mm)が接するようにして押圧したこと以外は比較例1と同様に評価を行った。1サンプルのみ導通評価で、ディジーチェーンの抵抗値が全て100kΩ未満となるものがあり○であった。ボイド噛み評価は◎であった。チップ反り評価ではすべてのチップが大きく反っており×であった。結果を表1に示す。
比較例3
熱硬化性接着剤フィルムとして、熱硬化性接着剤フィルム1を用いた以外は比較例2と同様に評価を行った。2サンプルでの導通評価で、ディジーチェーンの抵抗値が全て100kΩ未満となるものがあり○であった。ボイド噛み評価は◎であった。チップ反り評価ではすべてのチップが大きく反っており×であった。結果を表1に示す。
比較例4
多段仮圧着積層体を減圧下で押圧する際に、基板側に弾性部材(シリコーンゴム(厚さ3mm、ショア硬さ50))が接するように配置する代わりに、アルミニウム板(厚さ1mm)が接するようにし、半導体チップ側に高剛性部材(アルミニウム板(厚さ1mm))が接するように配置する代わりに、シリコーンゴム(厚さ3mm、ショア硬さ50)が接するようにして押圧したこと以外は実施例11と同様に評価した。全サンプルでの導通評価で、ディジーチェーンの抵抗値が全て100kΩより大きく×であった。ボイド噛み評価は◎であった。チップ反り評価ではすべてのチップが大きく反っており×であった。結果を表1に示す。
比較例5、6
<減圧下での押圧>の代わりに、大気中で押圧したこと以外はそれぞれ実施例1、2と同様の方法で評価した。導通評価はいずれも◎であるが、ボイド噛み評価はいずれも×であった。またチップ反り評価は熱硬化性接着剤フィルム2を用いた場合(比較例5)は○であるが、熱硬化性接着剤フィルム1を用いた場合(比較例6)は×であった。
比較例7
高剛性部材(厚さ1mmのアルミニウム板)にあらかじめフッ素樹脂による離型処理を施したこと以外は比較例5と同様の方法で評価した。押圧部材への熱硬化性接着剤フィルムの張り付きは起こらなかったが、導通評価は◎であった。ボイド噛み評価は×であった。チップ反り評価は○であった。結果を表1に示す。
比較例8
<減圧下での押圧>の代わりに、大気中で押圧したこと以外は実施例11と同様の方法で評価した。導通評価は○であった。ボイド噛み評価は×であった。チップ反り評価は×であった。結果を表1に示す。
Figure 2014060241
1 ヒートツール
2 半導体チップ
3 熱硬化性接着剤フィルム
4 基板
5 ステージ
6 銅ピラー
7 はんだ
8 電極パッド
9 プラスチックフィルム
10 高剛性部材
11 弾性部材
12 上部プレス板
13 下部プレス板
14 貫通電極(TSV)
15 スペーサー

Claims (6)

  1. バンプを有する半導体チップを、該バンプに対応した電極を有する基板に、熱硬化性接着剤フィルムを介してはんだ接続する半導体装置の製造方法であって、
    (A)半導体チップのバンプを有する面または基板の電極パッドを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートする工程、
    (B)ヒートツールを用いて、熱硬化性接着剤フィルムがラミネートされた半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面または半導体チップのバンプを有する面と熱硬化性接着剤フィルムがラミネートされた基板の熱硬化性接着剤フィルム側の面を合わせて仮圧着積層体とする工程、
    (C)仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
    (D)仮圧着積層体をヒートツールで加熱することにより、半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、
    をこの順に有することを特徴とする半導体装置の製造方法。
  2. バンプおよび貫通電極を有する複数の半導体チップならびに該バンプに対応した電極を有する基板を、熱硬化性接着剤フィルムを介してはんだ接続する半導体装置の製造方法であって、
    (A’)複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートして、熱硬化性接着剤フィルムがラミネートされた半導体チップを複数得る工程、
    (B’)熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面を合わせ、さらに熱硬化性接着剤フィルムがラミネートされた1つの半導体チップの半導体チップ側の面と熱硬化性接着剤フィルムがラミネートされた他の半導体チップの熱硬化性接着剤フィルム側の面を合わせることが繰り返されたものを、ヒートツールを用いて多段仮圧着積層体とする工程、
    (C’)多段仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
    (D’)多段仮圧着積層体をヒートツールで加熱することにより、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、
    をこの順に有することを特徴とする半導体装置の製造方法。
  3. 前記熱硬化性接着剤フィルムが、絶縁性無機フィラーを含有することを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. (C)工程において、弾性部材と高剛性部材の間にスペーサーを配置することを特徴とする請求項1または3に記載の半導体装置の製造方法。
  5. (C’)工程において、弾性部材と高剛性部材との間にスペーサーを配置することを特徴とする請求項2または3に記載の半導体装置の製造方法。
  6. 前記高剛性部材の表面に離型処理が施されていることを特徴とする請求項1〜5のいずれかに記載の半導体装置の製造方法。
JP2012203901A 2012-09-18 2012-09-18 半導体装置の製造方法 Pending JP2014060241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012203901A JP2014060241A (ja) 2012-09-18 2012-09-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012203901A JP2014060241A (ja) 2012-09-18 2012-09-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014060241A true JP2014060241A (ja) 2014-04-03

Family

ID=50616465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012203901A Pending JP2014060241A (ja) 2012-09-18 2012-09-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014060241A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013101991A (ja) * 2011-11-07 2013-05-23 Dexerials Corp 接続装置、接続構造体の製造方法、チップスタック部品の製造方法及び電子部品の実装方法
WO2016125763A1 (ja) * 2015-02-03 2016-08-11 東レエンジニアリング株式会社 実装装置および実装方法
WO2016125764A1 (ja) * 2015-02-03 2016-08-11 東レエンジニアリング株式会社 実装装置および実装方法
JP2016162920A (ja) * 2015-03-03 2016-09-05 東レエンジニアリング株式会社 実装装置および実装方法
JP2016207814A (ja) * 2015-04-21 2016-12-08 積水化学工業株式会社 半導体装置の製造方法
JP2017045997A (ja) * 2015-08-28 2017-03-02 日立化成株式会社 緩衝シート用低溶剤型組成物、低溶剤型緩衝シート、電子部品装置の製造方法及び電子部品装置
JP2017126703A (ja) * 2016-01-15 2017-07-20 富士通株式会社 積層半導体及び積層半導体の製造方法
JP2017148258A (ja) * 2016-02-25 2017-08-31 株式会社日立製作所 超音波探触子とその製造方法ならびに超音波診断装置
JP2017162927A (ja) * 2016-03-08 2017-09-14 日立化成株式会社 半導体装置を製造する方法
WO2018062423A1 (ja) * 2016-09-30 2018-04-05 株式会社新川 半導体装置の製造方法および実装装置
JP2018101685A (ja) * 2016-12-20 2018-06-28 新光電気工業株式会社 半導体装置及びその製造方法
JPWO2017073630A1 (ja) * 2015-10-29 2018-08-16 日立化成株式会社 半導体用接着剤、半導体装置及びそれを製造する方法
CN108538726A (zh) * 2017-03-03 2018-09-14 Tdk株式会社 半导体芯片的制造方法
KR20190051070A (ko) 2016-09-30 2019-05-14 가부시키가이샤 신가와 반도체 장치의 제조 방법 및 실장 장치
KR20190057114A (ko) 2016-10-06 2019-05-27 가부시키가이샤 신가와 반도체칩의 실장 장치, 및 반도체 장치의 제조 방법
JP2019134106A (ja) * 2018-02-01 2019-08-08 ナミックス株式会社 半導体実装方法
JP2020053665A (ja) * 2018-09-27 2020-04-02 ▲き▼邦科技股▲分▼有限公司 基板とチップの圧着方法、及び圧着装置
JP2020074384A (ja) * 2019-10-08 2020-05-14 東レエンジニアリング株式会社 実装装置および実装方法
CN113130728A (zh) * 2021-04-13 2021-07-16 东莞市中麒光电技术有限公司 一种led芯片巨量转移方法

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013101991A (ja) * 2011-11-07 2013-05-23 Dexerials Corp 接続装置、接続構造体の製造方法、チップスタック部品の製造方法及び電子部品の実装方法
CN107210239A (zh) * 2015-02-03 2017-09-26 东丽工程株式会社 安装装置和安装方法
WO2016125763A1 (ja) * 2015-02-03 2016-08-11 東レエンジニアリング株式会社 実装装置および実装方法
WO2016125764A1 (ja) * 2015-02-03 2016-08-11 東レエンジニアリング株式会社 実装装置および実装方法
US10199349B2 (en) 2015-02-03 2019-02-05 Toray Engineering Co., Ltd. Mounting device and mounting method
JP2016162920A (ja) * 2015-03-03 2016-09-05 東レエンジニアリング株式会社 実装装置および実装方法
WO2016140124A1 (ja) * 2015-03-03 2016-09-09 東レエンジニアリング株式会社 実装装置および実装方法
TWI681478B (zh) * 2015-03-03 2020-01-01 日商東麗工程股份有限公司 安裝裝置及安裝方法
JP2016207814A (ja) * 2015-04-21 2016-12-08 積水化学工業株式会社 半導体装置の製造方法
KR20220162868A (ko) * 2015-08-28 2022-12-08 쇼와덴코머티리얼즈가부시끼가이샤 완충 시트용 조성물 및 완충 시트
KR102599915B1 (ko) 2015-08-28 2023-11-08 가부시끼가이샤 레조낙 완충 시트용 조성물 및 완충 시트
KR20180035873A (ko) * 2015-08-28 2018-04-06 히타치가세이가부시끼가이샤 완충 시트용 조성물 및 완충 시트
JP2017045996A (ja) * 2015-08-28 2017-03-02 日立化成株式会社 離型層付き緩衝シート用組成物及び離型層付き緩衝シート
KR102471724B1 (ko) 2015-08-28 2022-11-25 쇼와덴코머티리얼즈가부시끼가이샤 완충 시트용 조성물 및 완충 시트
KR102242783B1 (ko) 2015-08-28 2021-04-22 쇼와덴코머티리얼즈가부시끼가이샤 완충 시트용 조성물 및 완충 시트
JP2017045998A (ja) * 2015-08-28 2017-03-02 日立化成株式会社 緩衝シート、電子部品装置の製造方法及び電子部品装置
KR20210043722A (ko) * 2015-08-28 2021-04-21 쇼와덴코머티리얼즈가부시끼가이샤 완충 시트용 조성물 및 완충 시트
JP2017045997A (ja) * 2015-08-28 2017-03-02 日立化成株式会社 緩衝シート用低溶剤型組成物、低溶剤型緩衝シート、電子部品装置の製造方法及び電子部品装置
JPWO2017073630A1 (ja) * 2015-10-29 2018-08-16 日立化成株式会社 半導体用接着剤、半導体装置及びそれを製造する方法
JP2017126703A (ja) * 2016-01-15 2017-07-20 富士通株式会社 積層半導体及び積層半導体の製造方法
JP2017148258A (ja) * 2016-02-25 2017-08-31 株式会社日立製作所 超音波探触子とその製造方法ならびに超音波診断装置
JP2017162927A (ja) * 2016-03-08 2017-09-14 日立化成株式会社 半導体装置を製造する方法
KR20190051067A (ko) 2016-09-30 2019-05-14 가부시키가이샤 신가와 반도체 장치의 제조 방법 및 실장 장치
US10847434B2 (en) 2016-09-30 2020-11-24 Shinkawa Ltd. Method of manufacturing semiconductor device, and mounting apparatus
CN110024095A (zh) * 2016-09-30 2019-07-16 株式会社新川 半导体装置的制造方法以及封装装置
WO2018062423A1 (ja) * 2016-09-30 2018-04-05 株式会社新川 半導体装置の製造方法および実装装置
CN110024095B (zh) * 2016-09-30 2023-04-18 株式会社新川 半导体装置的制造方法以及封装装置
KR20190051070A (ko) 2016-09-30 2019-05-14 가부시키가이샤 신가와 반도체 장치의 제조 방법 및 실장 장치
JP2018060824A (ja) * 2016-09-30 2018-04-12 株式会社新川 半導体装置の製造方法および実装装置
TWI659479B (zh) * 2016-09-30 2019-05-11 日商新川股份有限公司 半導體裝置的製造方法以及封裝裝置
US10896901B2 (en) 2016-09-30 2021-01-19 Shinkawa Ltd. Method of manufacturing semiconductor device, and mounting device
KR102147681B1 (ko) 2016-09-30 2020-08-26 가부시키가이샤 신가와 반도체 장치의 제조 방법 및 실장 장치
US11296048B2 (en) 2016-10-06 2022-04-05 Shinkawa Ltd. Semiconductor chip mounting device and method for manufacturing semiconductor device
KR20190057114A (ko) 2016-10-06 2019-05-27 가부시키가이샤 신가와 반도체칩의 실장 장치, 및 반도체 장치의 제조 방법
JP2018101685A (ja) * 2016-12-20 2018-06-28 新光電気工業株式会社 半導体装置及びその製造方法
CN108538726A (zh) * 2017-03-03 2018-09-14 Tdk株式会社 半导体芯片的制造方法
JP7045052B2 (ja) 2018-02-01 2022-03-31 ナミックス株式会社 半導体実装方法
WO2019150957A1 (ja) * 2018-02-01 2019-08-08 ナミックス株式会社 半導体装置の実装方法
JP2019134106A (ja) * 2018-02-01 2019-08-08 ナミックス株式会社 半導体実装方法
CN110958782A (zh) * 2018-09-27 2020-04-03 颀邦科技股份有限公司 基板与芯片的压合方法及其压合装置
JP2020053665A (ja) * 2018-09-27 2020-04-02 ▲き▼邦科技股▲分▼有限公司 基板とチップの圧着方法、及び圧着装置
JP2020074384A (ja) * 2019-10-08 2020-05-14 東レエンジニアリング株式会社 実装装置および実装方法
JP7083795B2 (ja) 2019-10-08 2022-06-13 東レエンジニアリング株式会社 実装装置および実装方法
CN113130728A (zh) * 2021-04-13 2021-07-16 东莞市中麒光电技术有限公司 一种led芯片巨量转移方法

Similar Documents

Publication Publication Date Title
JP2014060241A (ja) 半導体装置の製造方法
WO2013133015A1 (ja) 半導体装置の製造方法および半導体装置の製造装置
CN108352333B (zh) 半导体用粘接剂、半导体装置以及制造该半导体装置的方法
JP2015095499A (ja) 半導体装置の製造方法
JP5191627B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP5557526B2 (ja) 回路部材接続用接着剤及び半導体装置
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP5493311B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP4168887B2 (ja) 半導体装置の製造方法
JP5712884B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2013227435A (ja) 半導体装置製造用接着剤シートおよび半導体装置の製造方法
JP2015084352A (ja) 回路部材接着用積層シートおよび半導体装置の製造方法
WO2012077447A1 (ja) 半導体素子の実装方法、及び実装体
CN110582841B (zh) 底部填充材料、底部填充薄膜及使用其的半导体装置的制备方法
JP5912611B2 (ja) フィルム状接着剤
JP2014146638A (ja) 半導体装置の製造方法
JP2010245418A (ja) 電子素子、電子素子の実装方法および電子装置の製造方法
JP6226106B2 (ja) 電子装置の製造方法
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP7276105B2 (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置
JP2014237843A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2012109481A (ja) 半導体装置の製造方法および半導体装置
JP4876882B2 (ja) フリップチップ実装方法
CN112771659A (zh) 半导体用黏合剂、半导体装置的制造方法及半导体装置
JP2014056908A (ja) ボンディングツールおよびこれを用いた半導体装置の製造方法