[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013514637A - 導体構造要素及び導体構造要素を製造するための方法 - Google Patents

導体構造要素及び導体構造要素を製造するための方法 Download PDF

Info

Publication number
JP2013514637A
JP2013514637A JP2012543532A JP2012543532A JP2013514637A JP 2013514637 A JP2013514637 A JP 2013514637A JP 2012543532 A JP2012543532 A JP 2012543532A JP 2012543532 A JP2012543532 A JP 2012543532A JP 2013514637 A JP2013514637 A JP 2013514637A
Authority
JP
Japan
Prior art keywords
layer
conductive pattern
support
copper
pattern structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012543532A
Other languages
English (en)
Inventor
ゴットバルド，トーマス
ノイマン，アレクサンダー
Original Assignee
シュバイツァー エレクトロニク アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シュバイツァー エレクトロニク アーゲー filed Critical シュバイツァー エレクトロニク アーゲー
Publication of JP2013514637A publication Critical patent/JP2013514637A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/2201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/224—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

硬質な支持体（１２）を用意する工程と、前記硬質な支持体（１２）上に銅の層（１４）を電着によって形成する工程と、前記銅のコーティング（１４）上に導電パターン構造（１６）を適用し、次いでおそらくは部品を組み付ける工程と、前記支持体に少なくとも１つの電気絶縁層（２４、２８）を積層する工程と、前記硬質な支持体（１２）を取り外す工程と、前記導電パターン構造（１６、１４、４２）の露出が生じるように、前記硬質な支持体（１２）の残りの銅のコーティング（１４）を少なくとも部分的に除去する工程とを含む導体構造要素を製造するための方法。
【選択図】図１０

Description

本発明は、導体構造要素及び導体構造要素を製造するための方法に関する。
特許文献１により、スルーめっきプリント回路基板の製造方法が知られている。該方法では、１７μｍ未満の厚さの薄い銅層が、２００μｍ未満の厚さのアルミニウムの仮の支持体上に電着により形成される。次いで、ガラス繊維で補強されたエポキシ樹脂の最終的な絶縁基板が銅層上に適用されて、多層構造は積層、圧縮され、アルミニウムからなる仮の支持体、すなわち補助の支持体は、たとえば剥離、エッチングによって除去される。次いで、このようにして得られた製品に、所望する電子回路図に相当するエッチレジストを施し、被覆されていない部分の薄い銅層はエッチングによって除去される。エッチレジストを溶解した後、最終のプリント回路が得られる。
特許文献２により、電気的に絶縁層及び／又は導電層を備えるいくつかの層からなる積層スタックと、積層スタック内部に存在する、少なくとも１つの受動的又は能動的な電気部品とを含み、挿入材が積層スタック内部に配置されて、積層スタックの表面外側の部分領域にだけ横方向に延び、配線基板層を有し、その上に電気部品が取り付けられる多層プリント回路基板構造が知られている。
ＤＥ 2 242 132 B2 ＤＥ 10 2005 032489 B3
以上に鑑み、本発明は、請求項１に記載の特徴を有する導体構造要素を製造するための方法及び請求項９に記載の特徴を有する導体構造要素を提案する。
本発明は、可能な限り薄い導体構造要素（たとえば、特許文献２により既知となっている、いわゆるインターポーザでもありうる）の製造において、硬質な支持体を使用し、該支持体の上には銅のコーティングが接着的に電着され、その上に導電パターン構造、次いでおそらくは部品の組み付けが行われるという基本的なコンセプトに基づいている。こうして製造された中間の製品は、少なくとも１つの電気絶縁層で絶縁され、次いで、前記硬質な支持体は取り外され、前記導電パターン構造の露出（電気的分離）が生じるように、前記硬質な支持体の銅のコーティングは除去される。
本発明の範囲内において、用語“導体構造要素”は、少なくとも１つの導電パターン構造の面を有する、あらゆるタイプの二層又は多層の構造体を意味する。これには、組み付けした又は組み付けしていないプリント回路基板又はプリント回路基板部品、二層構造体、プレハブの多層プリント回路基板構造体の“部品ハウジング”として使用するためのインターポーザなどが含まれる。
本発明の方法は、極度に薄くて非常に微細な導電パターン構造要素及び多層構造の製造を可能にする。なぜなら、はんだ付け、組み付け、エッチング、スルーめっきなどの工程を含む本製造方法は、硬質な支持体にしっかりと接合した銅層上で行われ、したがって、大きな困難なく実施できるからである。
本発明を示すため、銅のコーティングを有する硬質の支持体の横断面側面図である。 導電パターン構造を適用した図１の支持体を示す。 高くした接続部を有する図２の支持体を示す。 部品組み付け後の図２の支持体を示す。 アンダーフィルの部品を有する図４の支持体を示す。 挿入し、組み付けた個々のカードを有するフィッティングフレームの概略平面図である。 押し付ける前の図５の支持体構造を示す。 押し付けた後の図７の支持体構造を示す。 積層した支持フィルムを剥がした後の図８の支持体構造を示す。 スルーめっきした図９の支持体構造を示す。 硬質の支持体を除去した後の本発明の導体構造要素を示す。 他の多層構造を有する図１１の導体構造要素を示す。 さらに他の多層構造を示す。 はんだストップラッカーで保護された導体を有する本発明の導体構造要素の実施態様を示す。 多層構造中に“部品ハウジング”として組み込みした本発明の導体構造要素の別の実施態様を示す。 本発明の導体構造要素の別の実施態様を示す。 可撓性基板上の本発明の極薄パッケージの横断面側面図である。 有効なチップ層の側面が永久エッチレジストで保護された本発明の導体構造要素の横断面側面図である。 有効なチップ層の側面が永久エッチレジストで保護された本発明の導体構造要素の横断面側面図である。 裏面薄化チップ、すなわち、有効でない層を除去したチップを備えた図１８の導体構造要素を示す。 図１９に対する他の実施態様であり、より低く配置されたチップを有する図１８ａの導体構造要素を示す。 押し付け後の図１９の導体構造要素を示す。 硬質の支持体の取り外しとディファレンシャルエッチングをした後の図２０の導体構造要素を示す。
前記硬質な支持体の取り外しは、たとえば化学的、物理的又は機械的な取り外し又は除去とすることができる。たとえば、硬質な支持体は、銅を攻撃しない基礎溶媒に溶解することができる両性金属又は金属からなる。したがって、硬質な支持体の材料として、たとえば、アルミニウム又はアルミニウム合金を使用することができる。硬質な支持体の取り外しは、該支持体に電着した銅のコーティングが攻撃されることなく、苛性ソーダによるエッチングで行うことができる。他の両性金属又は金属も同様に使用することができる。これらは当業者にとって公知のことである（たとえば亜鉛）。さらなる可能性は、たとえば粉砕のように機械的に除去することができる支持体を使用することである。
用語“硬質な支持体”は、当業者に対し、導電パターン構造の作製及び部品の組み付けを含むその後のさらなる処理及び作業の間に、層構造の望ましくない屈曲が生じないということを確実にするため、十分な厚さの支持体材料を使用することを教示する。アルミニウムの硬質な支持体を使用するのであれば、層の厚さがたとえば約５００μｍ〜１０００μｍであると、上記のことを達成することができる。もちろん、より厚い層も使用することができるが、経済的に不利になるかもしれない。いくぶん薄い層、可能であれば約３５０μｍ〜４００μｍの厚さの使用も考えられるが、このタイプの厚さの層にすると、処理中にわずかな屈曲が起こるリスクが生じる。各ケースにおいて、厚さは、使用されるフォーマットサイズに適合される。他の材料を選択した場合、層の厚さはそれに応じて変更する。
硬質な支持体に電着する銅のコーティングは、典型的には約２μｍ〜約７μｍの間の厚さを有する。電着する銅のコーティングを適用する前に、当業者によく知られた、硬質な支持体の前処理が必要でありうる（たとえば、アルミニウムを使用するのであれば、慣用的な亜鉛酸塩処理）。硬質な支持体の表面領域の全体又は少なくとも導電パターン構造の適用を意図された硬質な支持体の表面領域に行われる、硬質な支持体への銅のコーティングにより、めっきができる表面が形成され、該表面は通常使用される該処理化学品と適合する。
導電パターン構造の適用は当業者に既知である従来の方法、たとえばパターンめっき法に従って行う（導体経路構造）。めっきは、いわゆる位置合わせマーク（register marks）の適用を含むこともできる。位置合わせマークの代わりに、組み付け中、その後のアライメントのためにホールを設けることもできる。
めっき導電パターン層の下にエッチング抵抗性金属層を任意に設けることができる。
めっき層には貴金属コーティングのようなコーティングを部品接触部上に設けることができる。
最初のめっきに引き続いて（すなわち、最初の導電パターン構造）、層に異なる銅層の厚さを生じさせるために、標的とするやり方で、個々の領域を他の領域よりも多くめっきを行う、さらなる好適な処理ステップ（たとえば光学処理）を行うことができる。この処理は、厚い銅層を設けて、エッチング処理の手段によって部分的に薄くすることを教示する従来技術とは異なる。
部品の組み付けに先立って、いわゆる製造時の形態である、硬質で大面積の支持体（製造時の形態）から、より小さな形態サイズ（個々のカードサイズ）への分割を行うことができる。いわゆる個々のカード形態は、標準的な組み付けにおいて扱うことができる形態である。これは標準的な処理の範囲内において部品の組み付けを容易にする。これは本発明において、硬質な支持体が硬質で平坦な基板であることを保証しており、また、組み付けの結果に好ましくない影響を与えない程度に、処理中の起こりうる基板の屈曲を最小化しているため可能となる。組み付けする典型的な部品には、とりわけ（被覆していない）シリコンチップ、受動素子（Ｃ、Ｒ、Ｌ、すなわちコンデンサ、レジスタ、コイル又はインダクタンスコイル）だけでなく、たとえば、インレー又は挿入材（前述の特許文献２を参照）が含まれる。
前記プリント回路基板多層構造のさらなる処理又は作業の範囲内において使用される、さらなる構造的及び／又は接合的技術は、たとえばフリップチップはんだ形成、Ａｕスタッドバンプの適用、ＡＣＡ／ＩＣＡボンディング等である。
組み付け後、いわゆるアンダーフィルを施す工程、すなわち、組み付けた部品の少なくとも１つにアンダーフィルを施す工程を任意に行うことができる。しかしながら、多くの適用においては、今なお使用されているプリプレグレジンの層は、部品又はチップの下の領域を充填するには十分であろう。
組み付けが終了した後、並行したさらなる処理のために、個々のカードは好適なフレーム（フィッティングフレーム）に入れることができる。
次いで、組み付けられた多層構造にプリプレグ層が設けられる。これは全部の領域の層であっても、組み付けられた部品の領域に凹部を有する層であってもよく、これらの組み合わせであってもよい。この層構造は、たとえば銅箔によって形成された最終層、さらには／あるいはいくつかの導電および絶縁層の連なりからなるＰＣＢ半完成品とともに押し付ける。これにより部品は積層される。最終層フィルムは約５μｍ〜約１０５μｍの厚さとすることができるが、例外の場合には厚くすることができる。この箔、たとえば５又は７μｍの厚さの箔は、しばしば脱離可能なより厚い支持箔とともに配置する。このタイプの薄い銅箔を使用すると、支持箔は押し付けの後に簡単に剥がすことができる。前記硬質の支持体により、全体の積層体は同様に硬質であり、剥離中に発生する力に耐える十分な剛性を有するからである。
積層後、それ自体知られたプリント回路基板処理の手段によってさらに容易に処理できる硬質の基板が得られる。必要であれば、たとえば、レーザーの手段等の公知の技術を使用して、組み付けたチップ又は裏面にブラインドホールを設けることができる。本方法のこの段階において、部品に対して正確なレーザーホールの位置決めが必要であれば、作製しためっき位置合わせマーク又は作製した穴に頼ることが可能である。
めっき層を構造化した後、既述した本発明に係る硬質の支持体の取り外しを最終的に行う。上述したように、これはたとえばアルカリエッチング処理とすることができる。この処理によって、銅のコーティングは攻撃されない、あるいは実質的に攻撃されない。純度の高い苛性ソーダもこの目的に使用することができる。本発明に係る硬質の支持体の取り外しを行った後、硬質の支持体上の当初電着した銅のコーティングが残る。そして、めっきされた再配線構造に比較して、この銅のコーティングは非常に薄く、たとえば、耐エッチングさえすることなく、非常に簡単に差動的にエッチングすることができる。また、その結果、組み込んだ導電パターン構造は露出し、したがって電着した銅層から電気的に分離される。
上述した押し付けの工程の後、エッチング（硬質の支持体を取り外すため）及び任意でディファレンシャルエッチングを直接行うことができる。接触表面を増大させるために、この目的の部分をエッチング処理する間、適当なコーティング（フォトレジスト）により保護することができる。
露出した導電路は、はんだストップラッカーを用いて、あるいは、プリプレグ層を押し付けることにより、部分的又は完全に保護することができる。これにより、プリント回路基板多層構造の抵抗は温度サイクルに関して上昇する。
本発明を用いれば、プリント回路基板にさらに組み込みする、たとえばインターポーザのような特別に薄い部品パッケージを得ることができる。他の適用は、いわゆる可撓基板に配置するための、既に組み付けられた部品をもつ極薄の可撓性回路マウントの製造でありうる。
最後に、極薄パッケージの製造に関して、本発明は、チップの“廃棄”シリコン、すなわち、有効でないチップ層が有効なチップ層になるまで除去されるという点で、組み付けたチップを機械的に及び／又は化学的に削剥する可能性を開くものである。この目的のため、有効なチップ層の側面を覆うのに十分な厚さを有する耐エッチング層を適用することができる。上に突き出ている有効でないチップ層はたとえば化学的エッチングで除去される。有効でないシリコン層の機械的除去も可能である。
本発明のさらなる有利な点及び態様について本明細書及び図面により示される。
前述した特徴及び後述される特徴は、記載された組み合わせの中だけで使用されるのではなく、本発明の範囲を超えないかぎり、他の組み合わせ又は単独で使用されうる。
本発明は実施態様に基づいて図面に示され、図面を参照して以下に詳細に説明される。
図１は、本発明を示すため、銅のコーティングを有する硬質の支持体の横断面側面図である。
図２は、適用した導電パターン構造を有する図１の支持体を示す。
図３は、高くした接続部を有する図２の支持体を示す。
図４は、部品組み付け後の図２の支持体を示す。
図５は、アンダーフィルの部品を有する図４の支持体を示す。
図６は、挿入し、組み付けた個々のカードを有するフィッティングフレームの概略平面図である
図７は、押し付ける前の図５の支持体構造を示す。
図８は、押し付けた後の図７の支持体構造を示す。
図９は、積層した支持フィルムを剥がした後の図８の支持体構造を示す。
図１０は、スルーめっきした図９の支持体構造を示す。
図１１は、硬質の支持体を除去した後の本発明の導体構造要素を示す。
図１２は、他の多層構造を有する図１１の導体構造要素を示す。
図１３は、さらに他の多層構造を示す。
図１４は、はんだストップラッカーで保護された導体を有する本発明の導体構造要素の実施態様を示す。
図１５は、多層構造中に“部品ハウジング”として組み込みした本発明の導体構造要素の別の実施態様を示す。
図１６は、本発明の導体構造要素の別の実施態様を示す。
図１７は、可撓性基板上の本発明の極薄パッケージの横断面側面図である。
図１８及び１８ａは、有効なチップ層の側面が永久エッチレジストで保護された本発明の導体構造要素の横断面側面図である。
図１９は、裏面薄化チップ、すなわち、有効でない層を除去したチップを備えた図１８の導体構造要素を示す。
図１９ａは、図１９に対する他の実施態様であり、裏面薄化後において、より低く位置するチップを有する図１８ａの導体構造要素を示す。
図２０は、押し付け後の図１９の導体構造要素を示す。図２０ａは、押し付け後の図１９ａの導体構造要素を示す。
図２１は、硬質の支持体の取り外しとディファレンシャルエッチングをした後の図２０の導体構造要素を示す。
本発明の方法について図面を参照して説明する。図面に示された事例はきわめて概略であり、特にスケールは実際のものでない。
図１は、本質的にブロック形状の形態を有し、特に少なくとも１つの平坦面を有する硬質の支持体１２の横断面側面図である。硬質の支持体１２は、多層構造に適用するための基礎として、本発明に従って使用される。硬質の支持体は、既に述べたように、該支持体に適用される薄膜のさらなる処理の間に、層構造の望ましくない屈曲を可能な限り回避するため、十分に硬質の材料からなる。
本発明の硬質の支持体は、その上に適用される銅層に損傷を与えることなく取り外すことができる物質特性をもつ必要がある。たとえば、硬質の支持体は、アルミニウムのような両性金属、又は適切なアルミニウム合金などの支持体とする。
銅のコーティング１４は支持体上に電着される。該当する場合には、これは、硬質の支持体の予備処理、たとえば、アルミニウムの場合における、通常の亜鉛酸塩処理を必要とする。
次の工程では、電着した銅のコーティング１４上に導電パターン処理を行う。すなわち、たとえばいわゆるパターンめっき処理において、導電パターン構造１６がフォトリソグラフィーにより適用される。
部品のための接触表面１８は、該当する場合は選択めっきにより、導電パターン構造１６上に形成される。いくつかのケースでは、それには貴金属のコーティングが施される（Ａｕ、Ａｇ、ＮｉＰｄＡｕなど）。
たとえば、Ａｕ、Ａｇ、Ｎｉなどのエッチレジストバリヤー層（図示せず）を、銅のコーティング１４と導電パターン構造１６の間に設けることができる。
部品のための接触表面は、部品接触部を備えた、あるいは備えていない柱状体１８’として設計することができる。導電パターン構造からの距離が大きくなるため、後の使用において部品と導電構造の接続信頼性が増大し、また、ウエハの作製が容易になる。通常は、このタイプの柱状構造を薄層上に形成することは非常に問題がある。本発明を用いれば、最も薄い層にでさえ、部品のためのこのような接触バンプを設けることが可能である。
次の工程では、導電パターン構造に部品２０、たとえばチップ又は他の従来の能動及び／又は受動素子を配置させる。硬質の支持体２０により、配置させるための硬質で平坦な表面が提供されるため、本発明においては、薄い導電パターンの層の上への組み付けについても非常に簡単に設計される。組み付け作業の前に、大きな形態で存在する硬質の支持体２０は“分割”又は“個別化”、すなわち、該形態を個々のカードの形態、たとえば、いわゆる“ユーロカード”にすること、を行うことができる。図６は、部品２０とともに組み付けた、挿入された個々のカードＣを有するフィッティングフレーム１００の例を示した概略平面図である。
図７で概略的に示されているように、接着層、プリプレグ層などのような押し付け層が多層構造の押し付けに適用される（それ自体知られた方法で）前に、組み付けた部品の、全体又は一部に適切な材料（図５の参照番号２２）でそれ自体知られた方法によりアンダーフィルを施すことができる。導電パターン構造１６の組み付けに応じて、全部の領域のプリプレグ、又は図７に示されているように、部品２０を収容する凹部２６を有する第１のプリプレグ層２４及びその上に第２の全体の領域のプリプレグ層２８を適用することができる。この作業により、部品２０の周囲にキャビティが形成される。その他、キャビティが既に形成されているノンスルーの凹部を有するプリプレグ層を使用することができる。部品の形状に応じて、全体の領域のプリプレグ層２８を省略することもできる。全体の構造が押し付けられる前に、それ自体知られた方法で銅のフィルムＦをプリプレグ層２８又は２４の上に適用することができる。プリプレグ層の代わりに、レジン被覆銅箔、いわゆるＲＣＣ箔（レジン被覆銅）又はＲＣＦ（レジン被覆箔）を使用することができる。この場合、部品の形状に応じて、キャビティの形成を省略することができる。プリプレグのキャビティ又は開口又は凹部２６の使用を省略できるようにするため、スペースの液体コーティングを適用することにより平坦構造を得て、その基板上にさらなるプリプレグを形成することが同様に考えられる。
図８は、レジン層２８’に（形状に合うようにして）組み込まれた部品２０を確実に押し付けた後の多層構造を示す。レジン層２８’は、押し付け中は液体化し、続いて再び固体化するプリプレグ層２４、２８から作製される。そこに示された実施態様においては、銅箔Ｆには、たとえばクロム層で分離された、いくぶん厚い支持箔３０（約７０μｍの厚さ）が含まれており、その箔上には、より薄いベース銅箔３１（約７μｍの厚さ）が適用されている。銅箔Ｆは、レジン層２８’の方向に向いたより薄いベース銅箔３１とともに適用される。
次の工程では、（もし存在するのであれば）支持箔３０を剥がす（図９参照）。このことは支持体１２が硬質構造であるため問題がないことが同様に判明している。硬質構造でなければ、薄い層から支持箔を容易に剥がすことは困難となるであろう。支持箔３０を剥がした後、それよりずっと薄いベース銅箔３１は多層構造に残る。硬質な支持体１２を取り除く前に、本発明に係る多層構造のためにさらなる処理の可能性が開かれる。
図１０は、接触のために、たとえば部品２０の平面上にブラインドホール３６を、及び／又は導電パターン構造１６上にブラインドホール３４を生成する可能性について示している。このために、チップ又は部品２０は電気めっき適合表面を有するべきである。穴あけをたとえばレーザードリルで行い、続いて、めっきにより連続した銅層３２（銅層３２は積層ベース銅箔３１とその上に電着した銅からなる）を生成することができる。示された実施態様では、部品２０と接触するためのブラインドホール３６は完全に銅で充填されているのに対し、導電路と接触するためのブラインドホール３４の壁は銅でコーティングされている。
次の工程では（図１１参照）、硬質な支持体１２は除去される。これは、適切な溶媒中で硬質な支持体１２を溶解又はエッチングすることによって行う。アルミニウムの場合は、これはたとえば苛性ソーダである。必要であれば、硬質な支持体１２を除去する前に、“ベース銅”、
すなわち、硬質な支持体１２の裏面上（図示しているように）の該支持体１２の銅めっき１４をエッチングするためのエッチング工程、続いて、硬質な支持体１２の選択的なエッチングを行い、そして最後に多層構造の裏面にある銅コーティング１４をたとえばディファレンシャルエッチングで除去し、導電パターン構造１６を露出させる。この間に、銅層３２の個々のポイント（参照番号３８参照）及び銅層１４の個々のポイント（図示せず）についても選択的にエッチングすることができる。
ここで“ディファレンシャルエッチング”とは、エッチング溶媒が銅（ここでは、銅コーティング１４）を溶解するが、それによって、下層にある構造（ここでは、導電パターン構造１６）を除去しないか、又は、ほんのわずか除去するエッチング処理を意味する。これにはエッチング深さの正確な制御が必要であり、これにより、エッチレジストを使用することなく、最上層の除去が可能になる。もしも、たとえば約５μｍの（最上）層（銅コーティング１４）を除去する場合は、約７μｍの深さにディファレンシャルエッチングで行い、次いで、最上層を完全に除去し、下層（導電パターン構造）を厚さ約２μｍに低減させる。
生成される構造（“パッケージ”）は、硬質な支持体１２を除去した後であっても、さらに処理、たとえばドリル加工（レーザー、機械的、プラズマ）及びそれに続く銅によるめっきの手段で、スルーめっき４０を生成する処理、を施すことができる。
本発明においては、銅コーティング１４を除去した後、導電パターン構造１６をレジン層２８’に組み込む。すなわち、該層は突き出ていない状態である。これは、これらの“沈められた”パターン構造の至るところ、又は選択的に銅層４２を付加的に適用し、また、所望するポイントで外に出た導体４４を形成する可能性を開く（図１２、１３参照）。層４２のめっきは、銅コーティング１４の除去及び／又は可能なディファレンシャルエッチングの前に行う。はんだストップラッカー４６によって露出した導体は保護することができる（図１４参照）。銅コーティング１４（及び任意にその上にめっきされた銅層４２）の少なくとも部分的除去のため、介在性の銅被覆領域（銅コーティング１４及び任意で銅層４２）はエッチングされているという点で、導電パターン構造１６は“露出”、すなわち、順番１６−１４−４２の層をもつ導電パターン構造が再び見えるようになる。導電構造の層に要求されている厚さに応じて、実際の導電パターン構造１６上のコーティング（１４；４２）について少なくとも部分的にエッチング及び／又はさらなるめっきを行うこともできる（たとえば、前述の外に出た導体の場合）。
図１５は、本発明の別の適用の場を示している。ここでは、本発明により、プレハブの部品７０（破線により図示）はプリント回路基板Ｂの多層構造に積層されている。プリント回路基板Ｂへの電気的接続はこの目的のために設けられた位置において導電パターン構造１６にドリル穴を設け、回路基板の従来技術である処理方法を用いてこのボアホールを金属化して得られる（銅層４８）。スルーめっき４０の導電パターン構造１６への信頼性のある金属接続を確実にするため、それは純銅で構成することが好ましい。RU２２９１５８９ C2に開示された層の順序はこのタイプの処理に適切ではない。
図１６は、付加的な層（たとえばＦＲ−４又はＲＣＣ層２８”）が積層され、対応するスルーめっき５２を有する対応する付加的な導電路５０の平面を形成することができる別の実施態様を示す。それによって変動温度応力に曝されたとき、前記構造の信頼性を上昇させることができる。
図１７は、本発明における、いわゆる可撓基板６０上の極薄パッケージ１０を示す。可撓基板ＰＣＢと薄い部品の導電パターン構造１６の間の電気的接続は、この場合、金属化された穴６２を介して達成される。金属化された穴６２は、たとえばレーザー侵食によって生成され、従来の金属化処理の手段によって銅めっきされている。これを達成するため、極薄パッケージ１０を可撓基板６０と積層して接着し、続いて、穴６２を形成して金属化する。このように、導体構造要素１０と可撓基板６０との間の電気的接続は、穴６２の金属化を通じてなされる。これらの穴６２（図示）は、導電路１６に延びるブラインドホールとして設計することができる。しかしながら、スルーホールとして設計することもできる。これにより、本発明に従い、ハンダ付けする必要のない電子組立品となる。
図１８は、硬質な支持体１２を除去する前の、本発明に係る多層構造の他の実施態様を示す。前述した態様とは異なり、図１８に示す多層構造は、１つの層にエッチレジスト５４が適用されている。エッチレジスト層５４は、その切断された縁の周囲、すなわち、層遷移領域の位置において、チップ２０の底の有効な層２０．１を覆うように（図示）、その高さが選択される。これは、有効な及び有効でない層が接触するチップ２０の位置（図１８に示す破線）を意味する。エッチレジスト層５４は、チップ２０の少なくともこの位置まで横を覆うのに十分な厚さで適用する。しかしながら、層遷移領域よりも高い位置でチップを横で覆うように厚く適用することもできる。
エッチレジストとしては、エッチング処理に一時的に使用され、その後再び除去される材料を使用することができ、あるいは、エッチング抵抗性であって、かつ、材料特性により、構造で保持される材料が使用される。
次の工程においては、エッチレジスト５４の先に突き出ており、有効な層２０．１（図１８に図示）の上にあるチップ２０の上方にある有効でない層２０．２が除去される。これは機械的及び／又は化学的に行うことができる。極薄のチップが本質的かつ必須な層だけを有するように、チップ２０の下方にある有効な層２０．１だけ、任意に有効でない層２０．２の薄い残部がとどまる（図１９参照）。本発明の方法によれば、極薄のチップの組み付けはかなり簡略化することができる。その理由は、組み付けされていない状態、すなわち、組み付け前に薄化された場合、該チップはカーブをかなり形成するため、組み付け処理には、かなりの努力のみにより成功できるからである。エッチレジスト層５４の存在は、有効でない層２０．２の化学的除去を自然に連想させる。これはエッチングの手段によって実施される。チップ２０の有効な層２０．１と有効でない層２０．２（シリコン）の間に、耐エッチング材料からなる層２１（本来的に図１８の破線に該当し、前述した層遷移領域を表す。）が設けられ、これにより、耐エッチング層２１に達すると、エッチング処理が自動的に終了するため、エッチング処理が容易化される。このように有効な層２０．１にまで浸食されたチップ２０は、上述した耐エッチング層５４がチップ２０の有効な層２０．１より高く適用された場合は（図１８ａ参照）、エッチレジスト層５４の表面と平らに接合するか、又はいくぶんそれよりも低く配置されうる。その他、図１８ａ及び図１９ａ、２０ａに示されているように、エッチレジスト層５４はチップにアンダーフィルを施すのに使用することができ、あるいは、分離して設けられたアンダーフィルとの組み合わせで使用することができる（図１８、１９、２０の参照番号２２）。
チップ２０の有効でない層２０．２が除去された後（図１９）、図２０からわかるように、与えられた構造は、プリプレグ層５６で被覆し、押し付け／積層することができる。任意に、その上に適用される銅箔Ｆをそれとともに押し付けることができる。図１９ａ、２０ａはそれぞれ、エッチレジスト層５４の位置に比較して低い位置にある化学的に裏面薄化したチップ２０の態様を示す。
次の工程において（図２１参照）、硬質な支持体１２の取り外し、銅コーティング１４のディファレンシャルエッチング、及び任意に他の処理が行われる（図１１〜１７と関連して前述したように、すなわち、たとえば、接続及び／又はスルーめっき、多層構造の積層、インターポーザとしての使用等）。
他の例として、図２０に示した構造は、２つの硬質な支持体がそれぞれ外側になり（図の上面及び底面）、最後に従来のエッチング処理で溶解又は取り除くことができるように、硬質な支持体を取り除く前に多層構造内に挿入することもでき、あるいは、サンドイッチ構造で硬質な支持体を有する本発明に係る他の多層構造と圧縮することもできる。取り除く処理を行う前に、他の処理のための他の手段を施すことができる。
他の例として、最初に硬質な支持体１２を取り除くことができ、次いで、プリント回路基板に積層される。浸触されたチップ２０はエッチレジスト層５４の表面と同一面、又は任意にいくぶん低く配置しているため、プリプレグの多層の穴の形成は省略することができる。
本発明に従った裏面薄化のため、チップの厚さ、すなわちチップの高さは、有効な層２０．１に制限することができ、したがって、チップのデザインに応じて、約１０μｍと非常に薄い。図２１に示された多層構造の全体の厚さ約１００μｍは、こうして達成される。
チップ２０の裏から有効でないシリコン（層２０．２）を取り除くことは、チップ２０自体を改変して製造することにより容易に行うことができる。第１の有効な層２０．１を作製する前に、エッチレジスト層５４をウエハ上に堆積させる。続いて、エピタキシャル層をこのエッチレジスト層上に堆積させ、次いで、有効な層２０．１を形成させる。ウエハは、有効な層２０．１のための支持体として使用される。
本発明に従って、このように支持体上に作製されたチップの組み付け後（及び図１５に関連して前述した調製）、シリコン支持体はエッチング溶媒で完全にエッチング除去することができる。

Claims (25)

  1. 導体構造要素を製造するための方法であって、
    硬質な支持体（１２）を用意する工程と、
    前記硬質な支持体（１２）上に銅の層（１４）を電着によって形成する工程と、
    前記銅のコーティング（１４）上に導電パターン構造（１６）を適用し、次いでおそらくは部品を組み付ける工程と、
    前記支持体に少なくとも１つの電気絶縁層（２４、２８）を積層する工程と、
    前記硬質な支持体（１２）を取り外す工程と、
    前記導電パターン構造（１６、１４、４２）の露出が生じるように、前記硬質な支持体（１２）の残りの銅のコーティング（１４）を少なくとも部分的に除去する工程と
    を含む方法。
  2. 前記硬質な支持体（１２）が、両性金属からなる請求項１に記載の方法。
  3. 前記硬質な支持体（１２）が、アルミニウム（Ａｌ）またはアルミニウム合金からなる請求項１または２に記載の方法。
  4. 前記硬質な支持体（１２）の前記銅のコーティング（１４）が、約２〜約７μｍの間の厚さを有する請求項１〜３のいずれか一項に記載の方法。
  5. 前記適用される導電パターン構造（１６）が、銅からなる請求項１〜４のいずれか一項に記載の方法。
  6. 前記導電パターン構造（１６）が、電着によって形成される請求項１〜５のいずれか一項に記載の方法。
  7. 前記平坦な銅のコーティング（１４）が、該コーティング上にさらなる導電外パターン（４２、４４）が付着させられるまでは除去されない請求項１〜６のいずれか一項に記載の方法。
  8. 前記導電パターン構造（１６）の下方に（前記導電パターン構造（１６）の適用前に）耐エッチング金属層を付着させる工程
    を含む請求項１〜７のいずれか一項に記載の方法。
  9. 前記導電パターン構造（１６）上の部品のための接続点（１８）に、１つ以上の接点コーティングを形成する工程
    を含む請求項１〜８のいずれか一項に記載の方法。
  10. 前記導電パターン構造（１６）上に部品の接続点としての１つ以上の組み付けドーム（１８’）を形成する工程
    を含む請求項１〜９のいずれか一項に記載の方法。
  11. 導電パターン構造（１６）を適用する工程が、第１のめっきを適用した後に、該第１のめっき上の少なくともいくつかの領域をめっきして、層において異なる銅の層の厚さを達成することを含む請求項１〜１１のいずれか一項に記載の方法。
  12. 前記部品の組み付けに先立って、前記大面積の支持体（製造時の形態）のより小さな形態サイズ（Ｃ）（個々のカードサイズ）への分割または個別化が行われる請求項１〜１１のいずれか一項に記載の方法。
  13. 前記組み付けられた部品（２０）のうちの少なくとも１つにアンダーフィル（２２）を施す工程を含む請求項１〜１２のいずれか一項に記載の方法。
  14. 前記個々のカード（Ｃ）をさらなる処理のためにフィッティングフレーム（１００）に戻す工程を含む請求項１２または１３に記載の方法。
  15. 前記硬質な支持体（１２）を取り外す工程に先立って、
    当該多層の構造体に少なくとも１つの接着層（２４、２８）を配置する工程と、
    積層体の形成の最終層としての銅箔（Ｆ）を押し付け、さらには／あるいはいくつかの導電および絶縁層の連なりからなるＰＣＢ半完成品を押し付ける工程と
    が用意される請求項１〜１４のいずれか一項に記載の方法。
  16. 組み付けられたチップ（２０）の裏面薄化または削除の工程
    を含む請求項１〜１５のいずれか一項に記載の方法。
  17. 前記裏面薄化の工程が、チップの縁に有効なチップ層（２０．１）の側面を覆う耐エッチング層（５４）を適用し、その後に突き出している有効でないチップ層（２０．２）を除去することを含む請求項１６に記載の方法。
  18. 前記チップ（２０）の裏面薄化が、研削によって機械的に行われ、さらには／あるいは化学的に行われる請求項１６または１７に記載の方法。
  19. 前記チップ（２０）の有効な層（２０．１）が、裏面薄化のプロセスの際にチップの有効な層をエッチングの攻撃から保護する耐エッチング層（２１）上に製造されている請求項１６〜１８のいずれか一項に記載の方法。
  20. 請求項１〜１９のいずれか一項に記載の方法に従って製造された導体構造要素。
  21. 基本的に同一面の様相で誘電体層（２８’）の表面に隣接する導電パターン構造（１６）を備える請求項２０に記載の導体構造要素。
  22. 前記導電パターン構造（１６）が、もっぱら電着による銅で構成されている請求項２１に記載の導体構造要素。
  23. めっきによる導体（４４）が、沈められた前記導電パターン構造（１６）から突き出している請求項２２に記載の導体構造要素。
  24. 請求項１６〜１９のいずれか一項に記載の方法において使用するための半導体素子（２０）であって、
    有効な層を有する層（２０．１）と、有効でない層を有する層（２０．２）とを備え、該２つの層（２０．１、２０．２）の間に耐エッチング材料の層（２１）が設けられている半導体素子（２０）。
  25. 可撓基板（６０）に金属化された穴（６２）によって無はんだの様相で電気的に接続された請求項９に記載の導体構造要素（１０）を有する電子アセンブリ。
JP2012543532A 2009-12-18 2010-12-17 導体構造要素及び導体構造要素を製造するための方法 Pending JP2013514637A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009060480A DE102009060480A1 (de) 2009-12-18 2009-12-18 Leiterstrukturelement und Verfahren zum Herstellen eines Leiterstrukturelements
DE102009060480.4 2009-12-18
PCT/EP2010/007736 WO2011079918A2 (de) 2009-12-18 2010-12-17 Leiterstrukturelement und verfahren zum herstellen eines leiterstrukturelements

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015223125A Division JP2016048795A (ja) 2009-12-18 2015-11-13 導体構造要素及び導体構造要素を製造するための方法

Publications (1)

Publication Number Publication Date
JP2013514637A true JP2013514637A (ja) 2013-04-25

Family

ID=43795825

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012543532A Pending JP2013514637A (ja) 2009-12-18 2010-12-17 導体構造要素及び導体構造要素を製造するための方法
JP2015223125A Withdrawn JP2016048795A (ja) 2009-12-18 2015-11-13 導体構造要素及び導体構造要素を製造するための方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015223125A Withdrawn JP2016048795A (ja) 2009-12-18 2015-11-13 導体構造要素及び導体構造要素を製造するための方法

Country Status (6)

Country Link
US (1) US9456500B2 (ja)
EP (2) EP2814306A1 (ja)
JP (2) JP2013514637A (ja)
CN (1) CN102763494B (ja)
DE (2) DE102009060480A1 (ja)
WO (1) WO2011079918A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160059125A (ko) * 2014-11-18 2016-05-26 삼성전기주식회사 소자 내장형 인쇄회로기판 및 그 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043707B2 (en) * 2012-10-16 2018-08-07 Qorvo Us, Inc. Additive conductor redistribution layer (ACRL)
US9627338B2 (en) 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
CN103182608B (zh) * 2013-04-03 2015-12-23 大族激光科技产业集团股份有限公司 Pcb板开盖的加工方法
DE102015113322B3 (de) 2015-08-12 2016-11-17 Schweizer Electronic Ag Hochfrequenzantenne, Hochfrequenzsubstrat mit Hochfrequenzantenne und Verfahren zur Herstellung
CN109152230A (zh) * 2018-08-28 2019-01-04 上海幂方电子科技有限公司 柔性电路及其制造方法
CN112739073B (zh) * 2018-11-20 2021-11-02 广东依顿电子科技股份有限公司 一种盲孔线路板及其制作方法
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
CN111696928B (zh) * 2019-03-15 2022-10-28 富泰华工业（深圳）有限公司 半导体封装结构及其制造方法
DE102019208093A1 (de) * 2019-06-04 2020-12-10 Robert Bosch Gmbh Verfahren zum Herstellen einer dreidimensionalen Schaltung sowie dreidimensionale Schaltung
DE102019132852B4 (de) * 2019-12-03 2021-12-30 Schweizer Electronic Ag Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5670655A (en) * 1979-11-15 1981-06-12 Matsushita Electric Ind Co Ltd Manufacture of electronic circuit mounting device
JPS62158336A (ja) * 1985-12-31 1987-07-14 Casio Comput Co Ltd 電子部品の実装構造およびその実装方法
JPH06350234A (ja) * 1992-10-16 1994-12-22 Ameg Additive Metallisierung Entwickl & Anwendungs Gmbh 電気及び／又は電子部品を絶縁基板に取付けかつ接触接続する方法、及び無電流金属析出によるプリント配線基板の製造方法並びに電子部品を取付けかつ接触接続する方法
JPH07202424A (ja) * 1993-12-28 1995-08-04 Nec Corp 多層配線基板の製造方法
JP2001085286A (ja) * 1999-09-13 2001-03-30 Seiko Epson Corp 半導体チップの製造方法ならびに回路基板ならびに電子機器
JP2001177004A (ja) * 1999-12-17 2001-06-29 Shinko Electric Ind Co Ltd 多層配線基板、多層配線基板の製造方法、及び半導体装置
JP2001203482A (ja) * 2000-01-21 2001-07-27 Hitachi Kokusai Electric Inc 着脱可能なプリント基板取り付けフレーム
JP2003289128A (ja) * 2002-01-23 2003-10-10 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JP2003298213A (ja) * 2002-04-03 2003-10-17 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
JP2005086071A (ja) * 2003-09-10 2005-03-31 Hitachi Chem Co Ltd 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
WO2009118925A1 (ja) * 2008-03-27 2009-10-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL190034A (ja) * 1953-08-17
GB1005943A (en) * 1962-10-18 1965-09-29 Intellux Inc Multilayer electrical circuit assemblies and processes for producing such assemblies
BE788117A (fr) 1971-08-30 1973-02-28 Perstorp Ab Procede de production d'elements pour circuits imprimes
US4354895A (en) * 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards
EP0256778A3 (en) * 1986-08-08 1989-03-08 Ronald Krajewski Multi-layer printed circuit structure
DE69218344T2 (de) * 1991-11-29 1997-10-23 Hitachi Chemical Co., Ltd., Tokio/Tokyo Herstellungsverfahren für eine gedruckte Schaltung
EP0751561A4 (en) * 1994-03-18 1997-05-07 Hitachi Chemical Co Ltd PROCESS FOR MANUFACTURING SEMICONDUCTOR PACKAGES AND SEMICONDUCTOR PACKAGES
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2001274324A (ja) 2000-03-24 2001-10-05 Hitachi Chem Co Ltd 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置
JP2003152021A (ja) * 2001-11-09 2003-05-23 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
EP1357773A3 (en) * 2002-04-25 2005-11-30 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
US6898850B2 (en) * 2002-08-06 2005-05-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing circuit board and communication appliance
JP4461912B2 (ja) * 2004-06-08 2010-05-12 日立化成工業株式会社 多層プリント配線板の製造方法
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
RU2291598C2 (ru) 2005-02-08 2007-01-10 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Полет" Способ изготовления гибких многослойных печатных плат
DE102005032489B3 (de) 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
JP2007276319A (ja) * 2006-04-07 2007-10-25 Dainippon Printing Co Ltd 基板プレス用補助プレート、配線基板ユニットの製造装置及び配線基板ユニットの製造方法。

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5670655A (en) * 1979-11-15 1981-06-12 Matsushita Electric Ind Co Ltd Manufacture of electronic circuit mounting device
JPS62158336A (ja) * 1985-12-31 1987-07-14 Casio Comput Co Ltd 電子部品の実装構造およびその実装方法
JPH06350234A (ja) * 1992-10-16 1994-12-22 Ameg Additive Metallisierung Entwickl & Anwendungs Gmbh 電気及び／又は電子部品を絶縁基板に取付けかつ接触接続する方法、及び無電流金属析出によるプリント配線基板の製造方法並びに電子部品を取付けかつ接触接続する方法
JPH07202424A (ja) * 1993-12-28 1995-08-04 Nec Corp 多層配線基板の製造方法
JP2001085286A (ja) * 1999-09-13 2001-03-30 Seiko Epson Corp 半導体チップの製造方法ならびに回路基板ならびに電子機器
JP2001177004A (ja) * 1999-12-17 2001-06-29 Shinko Electric Ind Co Ltd 多層配線基板、多層配線基板の製造方法、及び半導体装置
JP2001203482A (ja) * 2000-01-21 2001-07-27 Hitachi Kokusai Electric Inc 着脱可能なプリント基板取り付けフレーム
JP2003289128A (ja) * 2002-01-23 2003-10-10 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JP2003298213A (ja) * 2002-04-03 2003-10-17 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
JP2005086071A (ja) * 2003-09-10 2005-03-31 Hitachi Chem Co Ltd 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
WO2009118925A1 (ja) * 2008-03-27 2009-10-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160059125A (ko) * 2014-11-18 2016-05-26 삼성전기주식회사 소자 내장형 인쇄회로기판 및 그 제조방법
JP2016100603A (ja) * 2014-11-18 2016-05-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． 素子内蔵型印刷回路基板及びその製造方法
KR102231101B1 (ko) * 2014-11-18 2021-03-23 삼성전기주식회사 소자 내장형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
JP2016048795A (ja) 2016-04-07
EP2814306A1 (de) 2014-12-17
CN102763494B (zh) 2015-11-25
WO2011079918A2 (de) 2011-07-07
DE202010017809U1 (de) 2012-11-15
US20120320549A1 (en) 2012-12-20
EP2415332A2 (de) 2012-02-08
DE102009060480A1 (de) 2011-06-22
WO2011079918A3 (de) 2011-10-13
CN102763494A (zh) 2012-10-31
EP2415332B1 (de) 2014-07-30
US9456500B2 (en) 2016-09-27

Similar Documents

Publication Publication Date Title
JP2016048795A (ja) 導体構造要素及び導体構造要素を製造するための方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
JP5101169B2 (ja) 配線基板とその製造方法
JP4332162B2 (ja) 配線基板の製造方法
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
US8183679B2 (en) Electronic part package
JP2013243345A5 (ja)
CN106340461B (zh) 一种超薄无芯封装基板的加工方法和结构
US20090250260A1 (en) High density circuit board and manufacturing method thereof
KR20160024802A (ko) 전자 부품 장치 및 그 제조 방법
CN106409688A (zh) 一种超薄无芯封装基板的加工方法和结构
JP2016046523A (ja) 埋め込み型半導体デバイスパッケージのための電気的相互接続構造体およびその製造方法
WO2010005592A2 (en) Microelectronic interconnect element with decreased conductor spacing
US20160293550A1 (en) Semiconductor packages and methods of forming the same
JP2008016817A (ja) 埋立パターン基板及びその製造方法
JP2012084826A (ja) 半導体パッケージの製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP4549692B2 (ja) 配線基板の製造方法
JP2008227538A (ja) 配線基板の製造方法、及び配線基板
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
JP4549693B2 (ja) 配線基板の製造方法
JP4549694B2 (ja) 配線基板の製造方法及び多数個取り基板
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US20240203935A1 (en) Method of embedding a bare die in a carrier laminate
JP2005244140A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140522

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140529

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140717

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141017

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150715