[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013214313A - 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 - Google Patents

非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 Download PDF

Info

Publication number
JP2013214313A
JP2013214313A JP2013113795A JP2013113795A JP2013214313A JP 2013214313 A JP2013214313 A JP 2013214313A JP 2013113795 A JP2013113795 A JP 2013113795A JP 2013113795 A JP2013113795 A JP 2013113795A JP 2013214313 A JP2013214313 A JP 2013214313A
Authority
JP
Japan
Prior art keywords
cores
core
leakage current
power
current information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013113795A
Other languages
English (en)
Other versions
JP5735038B2 (ja
Inventor
William Morrow Michael
マイケル・ウィリアム・モロー
Garg Manish
マニシュ・ガーグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2013214313A publication Critical patent/JP2013214313A/ja
Application granted granted Critical
Publication of JP5735038B2 publication Critical patent/JP5735038B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

【課題】システムのエネルギー使用を低減するための、複数のコアを対象とした適応型スレッドスケジューリングの技法を提供する。
【解決手段】本発明の一実施形態において、スレッドスケジューラは、複数のコアに関連した漏れ電流情報を受け取る。漏れ電流情報は、システムのエネルギー使用を低減するために、複数のコアのうちの１つコアに対してスレッドをスケジュール設定するように用いられる。また、センサのオンチップ較正が提供される。
【選択図】図８

Description

本開示は、一般に、少ない電力消費で必要な性能を達成するための、漏れ電流および動的電力に基づく、非対称マルチプロセッサシステムにおけるスレッドスケジューリングの適合のための技術に関する。
携帯電話、ラップトップコンピュータ、携帯情報端末(PDA)など多くの携帯用製品は、通信およびマルチメディアプログラムなどのプログラムを実行する処理システムを利用する。このような製品向けの処理システムは、シングルチップ上に構成された、例えば、複数のプロセッサ、命令およびデータを蓄積するためのメモリ、コントローラ、通信用インターフェイスなどの周辺機器、および固定機能のロジックブロックを含むことができる。同時に、携帯用製品は、処理システムから高機能動作への対応を頻繁に要求される、バッテリー形式の限定されたエネルギー源を有する。バッテリー寿命を向上するために、可能なときには低い電力レベルでこれらの動作を遂行することが望まれる。多くのパーソナルコンピュータは、全体的なエネルギー消費を低減するために、低消費電流で高機能動作に対応するようにも開発されている。
処理システムの内部では、複数のプロセッサが、それぞれ異なり、ビデオ、グラフィックス、または通信処理など特定のシステムの機能またはプロセスに対して最適化され得る複数のプロセッサ間の選択的負荷バランスを可能にする非対称多重処理機構など、複数の別々の機構に構成され得る。処理機能は、選択されたプロセッサ上での実行向けにスケジュール設定された複数のスレッドまたはタスクに分配され得る。スレッドは、別のスレッドと並行して動作することができる、個々にスケジュール設定可能な最小のプロセスまたは一連の命令と考えられる。本発明の文脈では、スレッドとタスクとは互換性があるように用いることができる。タスクまたはスレッドは、例えばシステム機能に関連した要求性能を満たすために、オペレーティングシステム(OS)のスケジューラによってプロセッサに一般に割り当てられる副機能であり得る。タスクの実行に関連する電力は、周波数と、スイッチングキャパシタンスと、供給電圧の2乗との関数であるので、電力使用を低減するには、一般にこれらの変数の少なくとも1つを減少させる必要がある。電力使用をより十分に最適化するために、多くの処理システムが、電力を使用する1つまたは複数の回路領域における周波数および動作電圧を制御する。ビデオ、グラフィックス、および通信など、携帯機器で動作している様々な機能の必要とする性質により、複数のプロセッサが、製品の要件を満たすためにギガヘルツの周波数で動作する必要があり得る。処理システムに対する機能的要求が多種多様なので、動作周波数は、一般に既存の動作環境に適合される。同様に、電圧を低下させると、電力だけでなく影響を受けるロジックデバイスおよびメモリデバイスの動作周波数にも影響が及び、次いで周波数の制御状況が影響を受ける。
それぞれの新技術の開発に伴って回路密度が増加するので、アイドルまたはスタンバイ状態の期間中の電力損失も増加している。回路密度の増加に伴って回路の漏れ電流も増加する傾向があり、大幅な電力損失のなおいっそう大きな原因になっている。より高いクロック周波数を可能にする、密度増加とより短いデバイス遅延とを達成するために、一般に内部回路デバイスの閾値電圧が低下される。閾値電圧を低下させると、一般に漏れ電流が増加し、漏れ電流は、プロセスの変化および温度による影響も受ける。高密度チップのエネルギー消費のかなりの部分が漏れ電流に起因することがある。
オペレーティングシステムのスケジューラレベルでは、多重処理システムにおけるタスク割当ては、通常は公称PVT環境と称される、一貫したプロセス特性(P)で製造された、一定の公称動作電圧(V)および公称温度(T)の範囲内で動作するチップを有する公称の動作環境の範囲内でさえ、困難な問題である。携帯機器は、別々のプロセスで製造された複数のチップを使用することがあり、また、チップ内部およびチップ間でのプロセス特性の広範な変化、制御可能であり得る別々の動作電圧の使用、および周囲温度の幅広い変化を経験する可能性があるので、タスク割当て問題は、携帯機器の性質によってさらに困難になる。PVTの変化は、一般に、動的および静的な漏れ電力を含めてチップの電力利用に劇的な影響を及ぼす。
国際公開第２００７／０３８５３０号
D. H. Kim, K. Roy, S. Hsu, R. K. Krishnamurthy, and S. Borkar, "An On-Die CMOS Leakage Current Sensor for Measuring Process Variation in Sub-90nm generations", IEEE 2004 Symposium on VLSI Circuits digest of technical papers, pages 250 and 251 L. T. Clark, M. Morrow, and W. Brown, "Reverse-Body Bias and Supply Collapse for Low Effective Standby Power", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 12, No. 9, September 2004
本発明の一実施態様は、システムのエネルギーを低減するために、複数のコアに対する適応型スレッドスケジューリングの方法を提供する。スレッドスケジューラは、複数のコアに関連した漏れ電流情報を受け取る。漏れ電流情報は、システムのエネルギー使用を低減するために、複数のコアのうちの1つに対してスレッドをスケジュール設定するように用いられる。
本発明の別実施態様は、システムのエネルギーを低減するために、複数のコアに対する適応型スレッドスケジューリング用の装置を提供する。複数のコアに関連した複数のセンサが、漏れ電流情報を提供する。複数のコアが、適応型スレッドスケジューラを実行し、各コアが、コアに割り当てられるべきタスクに応じて割り当てられる動作周波数および電源電圧レベルを有する。適応型スレッドスケジューラは、システムのエネルギー使用を低減するために、漏れ電流情報を用いて、複数のコアのうちの1つに対してスレッドをスケジュール設定する。
本発明の別の実施態様は、システムのエネルギーを低減するために、そのコンテンツが、非対称マルチプロセッサに、複数のマルチプロセッサのコアに対する適応型スレッドスケジューリングの方法を実行させるコンピュータ読み取り可能な記録媒体を提供する。スレッドスケジューラは、複数のコアに関連した漏れ電流情報を受け取る。漏れ電流情報は、システムのエネルギー使用を低減するために、複数のコアのうちの1つに対してスレッドをスケジュール設定するために用いられる。
本発明の他の実施態様は、本発明の様々な実施形態が具体例として示されて説明される以下の詳細な説明から、当業者には容易に明らかになるであろう。本発明が、他の様々な実施形態で実施され得て、そのいくつかの詳細は、様々な他の点において、すべて本発明から逸脱することなく変更可能であることが理解されよう。したがって、図面および詳細な説明は、本来限定的ではなく例示的なものであると見なされるべきである。
例示的な無線通信システムを示す図である。 例示的なデュアルコアプロセッサの、低温での、特定のプロセス(P)、電圧(V)、温度(T)のPVT環境の実例となる電力対動作周波数を示すグラフである。 図2Aのデュアルコアプロセッサの、高温でのPVT環境の実例となる電力対動作周波数を示すグラフである。 チップ上の例示的な非対称マルチプロセッサシステムを示すブロック図である。 例示的な第1センサ回路を示すブロック図である。 例示的な第2センサ回路を示すブロック図である。 例示的な第3センサ回路を示すブロック図である。 例示的なオンチップセンサの較正プロセスの流れ図である。 例示的なセンサポーリングのバックグラウンド処理の流れ図である。 漏れ電流情報に部分的に基づいた例示的な第1適応型スレッドスケジューリングプロセスの流れ図である。 例示的なデュアルコアプロセッサの、低温での、プロセス(P)、電圧(V)、温度(T)のPVT環境の実例となる電力対動作周波数を示すグラフである。 図7Aの例示的なデュアルコアプロセッサの、高温でのPVT環境の実例となる電力対動作周波数を示すグラフである。 漏れ電流情報に部分的に基づいた例示的な第2適応型スレッドスケジューリングプロセスの流れ図である。 様々なセンサ出力から静的漏れ電流および動的電力を求めるための例示的なセンサポーリングプロセスの流れ図である。
以下で添付の図面に関連して示される詳細な説明は、本発明の様々な例示的な実施形態の説明を意図したものであり、本発明が実施され得る唯一の実施形態を表すことを意図していない。詳細な説明は、本発明に対する十分な理解をもたらすために特定の詳細を含んでいる。しかしながら、本発明が、これらの特定の詳細なしで実施され得ることが当業者には明らかであろう。いくつかの例では、本発明の概念が不明瞭にならないようにするために、周知の構造体および構成要素がブロック図の形態で示されている。
本発明の教示による動作を実行するためのコンピュータプログラムコードすなわち「プログラムコード」は、C、C++、JAVA(登録商標)、Smalltalk、JavaScript(登録商標)、Visual Basic(登録商標)、TSQL、Perlなどの高級プログラミング言語、または様々な他のプログラミング言語で記述することができる。ターゲットプロセッサのアーキテクチャ向けのプログラムも、固有のアセンブラ言語で直接記述することができる。固有のアセンブラプログラムは、マシンレベルのバイナリ命令の命令ニーモニック表現を用いる。本明細書で用いられるプログラムコードすなわちコンピュータ読み取り可能な記録媒体に記録されたプログラムは、そのフォーマットがプロセッサによって理解され得るオブジェクトコードなどの機械語コードを指す。
図1は、本発明の一実施形態が有利に用いられ得る例示的な無線通信システム100を示す。説明のために、図1は、3つの遠隔装置120，130，150ならびに2つのベースステーション140を示す。図1は、ベースステーション140から遠隔装置120，130，150への順方向リンク信号180、ならびに遠隔装置120，130，150からベースステーション140への逆方向リンク信号190を示す。当然ながら、同様の無線通信システムは、さらに多くの遠隔装置およびベースステーションを有し得る。遠隔装置120，130，150は、構成要素125A，125B，125Cで表されるように、本発明を実施するように適合されたハードウェア構成要素、ソフトウェア構成要素、またはその両方を含む。例えば、構成要素125A，125B，125Cは、以下でさらに論じられるように、センサ、プロセッサ、および適応型スレッドスケジューリングソフトウェアを含むことができる。
図1で、遠隔装置120は移動電話として示され、遠隔装置130はポータブルコンピュータとして示され、遠隔装置150は無線ローカルループシステム中の固定ロケーション遠隔装置として示されている。一例として、遠隔装置は、あるいは携帯電話、ポケットベル、携帯用無線電話機、携帯用パーソナルコミュニケーションシステム(PCS)ユニット、携帯情報端末などの携帯用データユニット、またはメータ読取り装置などの固定ロケーションデータユニットであってよい。図1は、本開示の教示による遠隔装置を示しているが、本開示は、示された例示的ユニットに限定されない。本発明の実施形態は、以下でさらに詳細に説明されるように、2つ以上のプロセッサならびに静的漏れ電流および動的電力を求めることができるセンサを有する任意のデバイスに適切に用いることができる。
図2Aは、例示的なデュアルコアプロセッサの、低温(TL)での、プロセス(P)、電圧(V)、温度(T)のPVTL環境の実例となる、ミリワット(mW)単位の電力204対メガヘルツ(MHz)単位の動作周波数206のグラフ200を示す。コアAの動的電力対周波数(PvF)曲線208およびコアBのPvF曲線210は、それぞれ電力ポイント212および電力ポイント214で始まる。2つの電力ポイント212，214は、PVTL環境における、それぞれコアAおよびコアBの静的漏れ電力である。具体的には、コアAは、電力ポイント212で示されるように、コアBより漏れ電力が大きいが、周波数F1を上回る高周波での動作あたりの動的電力の使用がコアBを下回る。コアBは、電力ポイント214で示されるように、コアAと比較して、F1より低い周波数で漏れ電力がより小さく、より効率的である。交差ポイント(P1, F1)220は、デュアルコアに対する動作周波数およびPVT環境に応じてコアAまたはコアBへタスクを割り当てることが考えられる交差判定ポイントを表す。
図2Bは、図2Aのデュアルコアプロセッサの、高温(TH)でのPVTH環境の実例となる電力254対動作周波数256を示すグラフ250である。コアAの動的PvF曲線258およびコアBの動的PvF曲線260は、それぞれ電力ポイント262および電力ポント264で始まる。2つの電力ポイント262，264は、PVTH環境における、それぞれコアAおよびコアBの静的漏れ電力であり、TH>TLである。具体的には、コアAは、電力ポイント262で示されるように、コアBより漏れ電力が大きいが、周波数F2を上回る高周波での動作あたりの動的電力の使用がコアBを下回る。コアBは、電力ポイント264で示されるように、コアAと比較して、F2より低い周波数で漏れ電力がより小さく、より効率的である。交差ポイント(P2, F2)270は、デュアルコアに対する動作周波数およびPVT環境に応じてコアAまたはコアBへタスクを割り当てることが考えられる別の判定ポイントを表す。
グラフ200とグラフ250との比較は、グラフ250に関連したより高い温度によって、交差ポイント(P2, F2)270は、交差ポイント(P1, F1)220より、電力レベルが高く(P2>P1)、周波数が低い(F2<F1)ことを示す。2つのグラフ200，250によって特徴付けられた例示的なデュアルコアプロセッサに関して、交差周波数F1または交差周波数F2より低い選択された動作周波数を有するタスクをコアBに割り当て、選択されたタスクの動作周波数が交差ポイントの周波数を上回るタスクをコアAに割り当てることにより、一般に、より低い電力使用が達成されることになる。
図2Aおよび図2Bで評価されるデュアルコアは、2つの別々の製造プロセス向けに設計することができる。例えば、コアAは、主として高機能を達成する低電圧閾値(lo-Vt)トランジスタプロセスを用いて、漏れ電流の増加という犠牲を払って製造されてよい。コアBは、主として漏れ電流が小さい優れた性能を達成するために、高電圧閾値(hi-Vt)トランジスタプロセスを用いて製造されてよい。また、2つのコアのどちらかは、例えばタイミングがクリティカルパスである回路にlo-Vtトランジスタを用いる、hi-Vtトランジスタとlo-Vtトランジスタの組合せを用いて製造されてよい。本発明の技術は、本発明の方式が現在するかまたは将来的に適用可能な、上記で扱った製造設計ならびに他の製造設計のうち任意のものを含む1つまたは複数のプロセスを用いて製造されたコアに対して適用可能である。
図3は、チップ(SoC)300上の例示的な非対称マルチプロセッサシステムを示す。図3に示された特定の構成は例示的なものであり、本発明の技術は、図3に示されたものよりある程度周波数制御および電圧制御が可能な電力領域を有する複数のチップから成る他のシステム構成に適用可能であることに留意されたい。例示的な非対称マルチプロセッサSoC 300は、中央処理装置A(CPU-A)304、CPU-B 306、共有メモリ1(SMEM-1)308、SMEM-2 310、デジタル信号プロセッサA(DSP-A)312、DSP-B 314、コントローラ316、固定機能ロジック318、および複数のセンサ320〜326を含む。センサ320〜326は、CPU-A 304、CPU-B 306、DSP-A 312、およびDSP-B 314などの様々なコアに対するタスク割当てに影響を及ぼし得る条件を監視し、例えば非対称マルチプロセッサSoC 300の交差ポイントの情報に応答してコントローラ316および固定機能ロジック318の動作に影響を及ぼすように配置される。オペレーティングシステム(OS)スケジューラ305などのOSスケジューラは、マルチプロセッサシステムのプロセッサの1つまたは複数に対して働くことができる。このスケジューラは、以下でより詳細に説明されるように、PVT動作空間にわたって、マルチプロセッサシステムの相対的電力および性能曲線に基づいて、プロセッサ上で実行するべきタスクをスケジュール設定することになる。
図4Aは、例示的な第1センサ回路400を示すブロック図である。第1センサ回路400は、直流漏れ電流センサ404、デジタルコンバータ406、および漏れ電流値を出力端410に出力するインターフェイスポート408を含む。様々なタイプの漏れ電流センサを、直流漏れ電流センサ404に用いることができる。そのような漏れ検出回路は、文献「An On-Die CMOS Leakage Current Sensor for Measuring Process Variation in Sub-90nm generations」（非特許文献１）に説明されており、これを参照によって本明細書に組み込む。使用される漏れ電流センサのタイプに基づいて、適切なデジタルコンバータがデジタルコンバータ406として選択される。以下でより詳細に説明されるように、出力端410の漏れ電流値も較正プロセスに利用される。漏れ電流値は、電圧制御および周波数制御が可能な特定の電力領域が、その制御可能な電力領域に関して周波数がゼロヘルツ(Hz)でアイドル状態または低電力状態であるときなどの、チップの動作中に監視され得る。
図4Bは、例示的な第2センサ回路430を示すブロック図である。第2センサ回路430は、リング発振器434、周波数カウンタ436、インターフェイスポート438、および出力端440を含む。リング発振器434は、関連する制御可能な電力領域の漏れ電流を求めるために、関連する制御可能な電力領域で使用されているトランジスタを使用して構成されてよい。例えば、リング発振器は、主にCPU-A 304で使用され得る高閾値電圧トランジスタで構成されてよく、CPU-A 304に関連した漏れ電流が求められ得る周波数で動作する。リング発振器の出力435は、漏れ電流を表す周波数カウントを求めるために一定の測定期間を通じて周波数カウンタ436でカウントされる振動波形から成る。周波数カウントは、インターフェイスポート438によって出力に選択される。
別の実施形態では、コアで使用されるトランジスタのタイプに基づいて複数のリング発振器が利用されてよい。例えば、低閾値電圧トランジスタおよび高閾値電圧トランジスタの組合せを用いて構成されたコアでは、2つのリング発振器が利用され得る。一方のリング発振器が低閾値電圧トランジスタで構成され、他方のリング発振器が高閾値電圧トランジスタで構成される。両方のリング発振器が、測定して読み取られることになり、関連するコアの漏れ電流情報をもたらす。別の実施形態では、第2センサ回路430の設計が全体的に複写され得るが、漏れ電流情報を求めるために利用されたものとは異なるトランジスタの組を用いて構成され、プロセス変化を測定するように使用されてよい。
図4Cは、例示的な第3センサ回路470を示すブロック図である。第3センサ回路470は、電圧センサ474、温度センサ476、デジタルコンバータ478、インターフェイスポート480、および出力端484を含む。電圧センサ474および温度センサ476は、それぞれが、例えばCPU-A 304などの制御可能な電力領域の電圧および温度にそれぞれ関連した電圧レベルを生成することができる。両センサの出力電圧レベルは、アナログデジタルコンバータを使用するものなどのデジタルコンバータ478でデジタル形式に変換され、測定したセンサおよびその位置のタイプに従ってタグを付けられてよい。次いで、変換された電圧値および温度値が、インターフェイスポート440によって出力に選択される。
図5は、オンチップセンサの較正プロセス500の流れ図である。プロセス500は、ソフトウェアプロシージャまたはマルチプロセッサOSのフレームワーク内で動作するプロシージャで実施されてよく、これらは、試験する構成における環境の温度を調整するように出力も制御することができる。プロセス500は、較正されているチップの外部の動作環境を設定するステップと、オンチップセンサの値を読み取るステップと、読み取られたセンサ値を評価するステップと、交差判定ポイントを求めるステップと、チップまたはシステムが所期の用途に対して動作可能かどうか判断するステップとを含む。プロセス500は、環境温度が制御されない可能性がある製品システムのテスト中に実行されてもよい。この場合、較正プロセスは、試験時間に、コアの選択可能な動作周波数のすべてがゼロヘルツに設定された状態で、複数の温度センサから現在の温度をサンプリングし、許容範囲内にある読取り値間の平均を見いだすために複数の温度センサ読取り値を比較し、それに応じて較正プロセスを調整する。また、これらのセンサは、後のシステム使用で起こる製品の動作条件の期間中に得られた新規の読取り値に基づいて、再度較正されてよい。
ブロック502で、初期の環境温度、動作電圧および動作周波数が、図3のCPUA 304などの制御可能な電力領域向けに設定される。例えば、図2Aの電力ポイント212に関連づけられ得るものなど、漏れ電流の静的電力値を求めるために、低温、低い動作電圧およびゼロ周波数が設定されてよい。ブロック504で、1つまたは複数のセンサがポーリングされ、読取り値は、測定されたセンサのタイプおよびテスト中の制御可能な電力領域に従ってタグを付けられ、以下でより詳細に説明されるように、後の評価のために保存される。例えば、図3のセンサ320が読み取られ、タグを付けられて、読取り値が保存される。ブロック506で、センサ値は、期待値、例えば最小の期待値および最大の期待値と比較される。判定ブロック508で、センサ値が許容範囲内にあるかどうか判断される。センサ値が許容範囲内にある場合、プロセス500は判定ブロック510へ進む。判定ブロック510で、選択された制御可能な電力領域がすべて較正されたかどうか判断される。選択された制御可能な電力領域がすべて較正されている場合、プロセス500は判定ブロック512へ進む。判定ブロック512で、設定可能な条件がすべて評価されているかどうか判断される。設定可能な条件がすべて評価されている場合、センサ較正プロセスはブロック516へ進む。ブロック516で、交差判定ポイントの1つまたは複数のテーブルが、適切なコアの組合せ、PVT特性、および選択された周波数に関して作成される。ブロック518で、センサ較正プロセスが終了して、システムの動作が可能になり得る。動作可能になった後に、図3のOSスケジューラ305は、以下でより詳細に説明されるように、様々な較正されたセンサ読取り値を用いて様々なコアに対してスレッドをスケジュール設定することができる。
判定ブロック508に戻って、センサ値が許容範囲内にない場合、次いで、プロセス500は判定ブロック520へ進む。ブロック520で、この制御可能な電力領域は、1つまたは複数の容認できないセンサ値を有するものとして印を付けられる。判定ブロック522で、システムが現行の用途に対して依然として使用可能であるかどうか判断される。システムが現行の用途に対して依然として使用可能な場合、プロセス500はブロック524へ進む。ブロック524で、OSスケジューラ305は、ハードウェア喪失の通知を受ける。例えば、フォールトトレラントシステムでは、1つのCPUがオフラインであって電源が切られていることが、システム動作に関して許容され得る。システムが現行の用途に対して使用不可能な場合、プロセス500はブロック526へ進む。判定ブロック526で、システムが、例えばバッテリー動作を必要としないデスクトップ型など他の用途向けに使用可能であるかどうか判断される。システムが他の用途向けに使用可能な場合、プロセス500はブロック528へ進む。ブロック528で、その部分が、センサ値に従って組合せ(binning)向けに印を付けられる。例えば、諸部分は、センサによってもたらされた漏れ電流情報の範囲に従って組み合わされてよい。システムが他の用途向けに使用可能でない場合、プロセス500はブロック530へ進む。ブロック530で、ユーザは、システム異常の通知を受ける。
判定ブロック510に戻って、すべての選択された制御可能な電力領域が較正済みになってはいないと判断された場合、プロセス500は判定ブロック530へ進む。ブロック530で、CPU-B 306など新規の制御可能な電力領域が、図3のセンサ321のセンサ較正に選択される。プロセス500は、必要に応じて、新規の制御可能な電力領域向けの環境温度、動作電圧、および動作周波数を、初期の制御可能な電力領域向けのセンサの較正で利用されたのと同等の設定に調整するために、ブロック502へ戻る。
判定ブロック512に戻って、すべての設定可能な条件が評価済みになってはいないと判断された場合、プロセス500は判定ブロック534へ進む。ブロック534で、新規の評価状態に設定されるべき条件に印が付けられ、プロセス500は、新規の条件を設定するためにブロック502へ戻る。
図6Aは、例示的なセンサポーリングのバックグラウンド処理600の流れ図である。処理600は、マルチプロセッサOSのフレームワーク内で動作する1つまたは複数のソフトウェアプロシージャで実施され得る。システムの動作中、センサは、例えば特定の時間周期で、または様々な制御可能な電力領域へのタスクの割当てに先立って、ポーリングされる。ブロック504で、センサがポーリングされ、その読取り値は、対応する制御可能な電力領域向けにタグを付けられ、後の評価のために保存される。判定ブロック604で、何らかの交差ポイントを更新する必要があるかどうか判断される。例えば、携帯機器の場合、環境温度が、図2Aのグラフ200および図2Bのグラフ250で示されたように急速に変化することがあって交差ポイントに影響を及ぼす。交差ポイントを更新する必要がある場合、バックグラウンド処理600はブロック606へ進む。ブロック606で、1つまたは複数の適切な交差ポイントが更新される。判定ブロック604に戻って、交差ポイントを更新する必要がない場合、次いで、バックグラウンド処理600は判定ブロック608へ進む。判定ブロック608で、次のセンサをポーリングする時間かどうか判断される。次のセンサをポーリングする時間である場合、バックグラウンド処理600はブロック504へ進む。次のセンサをポーリングする時間でない場合、バックグラウンド処理600はセンサのポーリング時間になるまで待つ。バックグラウンド処理600が動作中である一方で、他のシステム動作は製品の動作要件を満たし続ける。
図6Bは、部分的に漏れ電流情報に基づいた例示的な第1適応型スレッドスケジューリングプロセス650の流れ図である。プロセス650は、図3のOSスケジューラ305などのマルチプロセッサOSのフレームワーク内で動作する1つまたは複数のソフトウェアプロシージャで実施され得る。プロセス650は、タスクが、図3のCPU-A 304およびCPU-B 306など2つのプロセッサコアのうちの1つに割り当てられ得るときの例示的場合に関して示されている。マルチプロセッサOSスケジューラまたは同様のものが、タスクを割り当てるべきであることを判断する。ブロック604で、タスクを実行するための適切な動作電圧および動作周波数を求めるために、割り当てられるべきタスクが評価される。ブロック606で、タスクの選択された動作周波数が、制御可能な電力領域のいずれにタスクを割り当てるべきか判断するのに用いられる入力のうちの1つとして、タスク割当てに有効な制御可能電力領域の交差判定ポイントの値と比較される。ブロック608で、タスクの選択された周波数が、適切な交差周波数未満であるかどうか判断される。タスクの周波数が適切な交差周波数を下回る場合、プロセス650はブロック610へ進む。ブロック610で、タスクは、CPU-B 306など第1のコアの制御可能な電力領域に割り当てられる。タスクの周波数が、適切な交差周波数以上である場合、プロセス650はブロック612へ進む。ブロック612で、タスクは、CPU-A 304など第2のコアの制御可能な電力領域に割り当てられる。判定ブロック614で、割り当てられるべき他のタスクがあるかどうか判断される。割り当てられるべきタスクがさらにある場合、プロセス650はブロック604へ戻る。割り当てられるべきさらなるタスクがない場合、プロセス650は、これを呼び出したルーチンへ戻る。この適応型スレッドスケジューリングプロセスは、2つを上回るコアへ拡張可能である。3つ以上の制御可能な電力領域の場合、タスクの割当てを判断するのに複数の交差ポイントが評価されてよい。
図7Aは、例示的なデュアルコアプロセッサの、低温(TL)での、プロセス(P)、電圧(V)、温度(T)のPVTL環境の実例となる、ミリワット(mW)単位の電力704対メガヘルツ(MHz)単位の動作周波数706のグラフ700を示す。コアAの動的電力対周波数(PvF)曲線708およびコアBのPvF曲線710は、それぞれ電力ポイント712および電力ポイント714で始まる。2つの電力ポイント712，714は、特定のPVTL条件における、それぞれコアAおよびコアBの静的漏れ電力である。具体的には、コアAは、電力ポイント712で示されるようにコアBより漏れ電力が大きく約25mWであるが、周波数F1を上回る高周波数における動作あたりの動的電力の使用がコアBを下回る。コアBは、コアAと比較して、F1より低い周波数で、電力ポイント714で示されるように約10mWと漏れ電力がより小さく、より効率的である。交差ポイント(P1, F1)720は、デュアルコアの動作周波数およびPVT環境に応じてコアAまたはコアBへタスクを割り当てることが考えられ得る交差ポイントを表す。
図7Bは、図7Aの例示的なデュアルコアプロセッサの、高温(TH)でのPVTH環境の実例となる電力754対動作周波数756を示すグラフ750である。コアAの動的PvF曲線758およびコアBのPvF曲線760は、それぞれ電力ポイント762および電力ポイント764で始まる。2つの電力ポイント762，764は、TH>TLであるPVTH条件における、それぞれコアAおよびコアBの静的漏れ電力である。具体的には、コアAは、電力ポイント762で示されるように、約35mWの漏れ電力はコアBのものより大きいが、周波数F2を上回る高周波数での動作あたりの動的電力の使用がコアBを下回る。コアBは、電力ポイント764で示されるように漏れ電力が約20mWで、コアAと比較して、F2より低い周波数でより小さく、より効率的である。交差ポイント(P2, F2)770は、デュアルコアに対する動作周波数およびPVT環境に応じて、コアAまたはコアBへタスクを割り当てることが考えられ得る別の判定ポイントを表す。
一実施例として、図7Aに示されるような特性を有する2つのプロセッサコアのうちの1つに対して、特定のタスクが割り当てられることになる。特定のタスクは、要件を満たすためにどちらのコアに対しても周波数x(FX)を必要とする。周波数FXは、両方のコアに対して最小のコア電圧源を必要とする。図7Aに示されるように、動作温度TLおよび動作周波数FXで、コアAは、ポイント(PX,A,L, FX)722に関連した動的電力PX,A,Lを示すことになり、コアBは、ポイント(PX,B,L, FX)724に関連した動的電力PX,B,Lを示すことになる。この特定のタスクに関して、コアAの電力は、漏れ電力(PL,A,L)に動的電力(PD,A,L)を加えたものから成り、この実施例の場合、25mW+35mW=60mWと等しい。コアBの電力は、PL,B,L+PD,B,L=10mW+40mW=50mWと等しい。この解析に基づいて、この特定のタスクは、たとえそれが交差ポイント720より上にあり、コアAの動的電力(35mW)より高い動的電力成分(40mW)を有しても、コアBに割り当てられるべきである。ポイント712におけるコアAの漏れ電力が、この特定のタスクがどこに割り当てられるべきかという判断において、かなりの電力を寄与する。
この分析は、図7Bに示されるように、高温TH(TH>TL)で再考される。動作温度THおよび動作周波数FXで、コアAは、ポイント(PX,A,H, FX)772に関連した動的電力PX,A,Hを示すことになり、コアBは、ポイント(PX,B,H, FX)774に関連した動的電力PX,B,Hを示すことになる。この特定のタスクに関して、コアAの電力は、漏れ電力(PL,A,H)に動的電力(PD,A,H)を加えたものから成り、THでは、35mW+45mW=80mWと等しい。コアBの電力は、PL,B,H+PD,B,H=20mW+80mW=100mWと等しい。この分析に基づいて、この特定のタスクは、コアAに割り当てられるべきである。より高温では、コアBの動的電力成分が、この特定のタスクがどこに割り当てられるべきかという判断においてかなり寄与する。
図7Aおよび図7Bに示された分析に基づいて、スケジューリングアルゴリズムは線形システム最適化に基づいて用いられてよい。例えば、温度「t」におけるコアiの電力はPi,tであり、これは漏れ電力(PL,i,t)に動的電力(PD,i,t)を加えたものと等しい。すべてのコアの電力は、Pcores,t=ΣPi,tである。
動的電力は、コア供給電圧(V)、動作周波数(F)、および式(1)によって全般的に管理されるスイッチングキャパシタンス(C)に左右され、
PD=CV2F (1)
であり、ここで、Vは動作電圧であり、Fは動作周波数であり、Cは、評価されている制御可能な電力領域のスイッチングキャパシタンスを表す定数である。コアに割り当てられることになる各タスクは、要件を満たすために、そのコアに関してソフトウェアによって求められる最低周波数Fで動作することが要求される。指定の周波数Fでコアを動作させるのに十分な電力を供給する一方で電力を低減するために、供給電圧もソフトウェアによって求められる。スイッチングキャパシタンスは、製品リリースに先立って、設計および製造のプロセスによって決定される。したがって、動的電力は、センサを必要とせずに、オペレーティングシステムスケジューラによって近似される計算値であり得る。
漏れ電力が温度およびプロセスに強く左右されるので、スケジューラに漏れ情報をもたらすようにセンサが使用される。センサ入力に基づいて漏れ電力を近似し、特定の周波数Fおよび電圧Vでタスクを割り当てられることになる各コアの動的電力を計算することにより、スケジューラは、最低の電力定格を有するコアを選択することができる。適応型スケジューリング手法を利用することにより、チップの老化につれて変化する漏れ電流の影響も考慮に入れることができる。また、フォールトトレラント機構として、適応型スケジューリング手法は、許容範囲を越える漏れ電流の増加を引き起こすいかなるオンチップ故障も考慮に入れることができる。
図8は、漏れ電流情報に部分的に基づいた例示的な第2適応型スレッドスケジューリングプロセス800の流れ図である。プロセス800は、図3のOSスケジューラ305などのマルチプロセッサOSのフレームワーク内で動作する1つまたは複数のソフトウェアプロシージャで実施され得る。複数のコアのうち1つに割り当てられることになるタスクは、検討中のコア向けの動作周波数Fおよび電圧Vに関して評価されている。ブロック804で、動的電力が、割り当てられた周波数F、電圧V、および指定のスイッチング値Cで、コア向けに計算される。ブロック806で、漏れ測定に関連したコアセンサが読み取られる。ブロック808で、センサ読取り値からコアの漏れ電力が推測される。ブロック810で、推測された漏れ電力が動的電力に加えられてコア電力が見いだされる。判定ブロック812で、このタスクを割り当てらことになるコアのコア電力が計算されているかどうか判断される。このタスクを割り当てることになるコアの電力が計算されていない場合、プロセス800はブロック804に戻って別のコアを評価する。プロセス800は、このタスク割当てに関して検討されるべきすべてのコアが評価されるまで継続する。一旦、このタスク割当てに関して検討されるべき諸コアの個々のコア電力が評価されると、プロセス800はブロック814へ進む。ブロック814で、このタスクは、最低のコア電力を有するコアに割り当てられる。判定ブロック816で、割り当てられるべきさらなるタスクがあるかどうか判断される。割り当てられるべきさらなるタスクがある場合、プロセス800は判定ブロック812へ戻る。割り当てられるべきタスクがそれ以上ない場合、プロセス800は、これを呼び出したルーチンへ戻る。
図9は、様々なセンサ出力から静的漏れ電流および動的電力を求めるための例示的なセンサポーリングプロセス900の流れ図である。プロセス900は、マルチプロセッサOSのフレームワーク内で動作する1つまたは複数のソフトウェアプロシージャで実施され得る。システムプロセスにより、ブロック504はセンサをポーリングすることが可能になる。ブロック904で、図4Cの電圧センサ474などの電圧センサが読み取られる。ブロック906で、図4Cの温度センサ476などの温度センサが読み取られる。ブロック908で、周波数カウント値が、図4Bの周波数カウンタ436などの周波数カウンタから読み取られる。ブロック910で、読み取られたセンサ値が、検知された条件を表す、デジタル値などのプロセッサ読取り可能な値に変換される。この読取り値は、対応する制御可能な電力領域向けにタグを付けて保存される。ブロック910は、ハードウェア制御またはソフトウェア制御のいずれかの下で、読み取って変換してからタグを付けることになるセンサを個々に選択することができる。
漏れ電流は、例えばドレインからソースへの漏れ電流およびゲート漏れ電流などの様々な要因から生じる可能性がある。漏れ電流の主要な形態は、一般に、使用されるプロセス技術によって変化する。従来のプロセスにおける漏れ電流の最大の原因の1つは、ドレインからソースへの漏れ電流であった。参照によって本明細書に組み込まれている文献「Reverse-Body Bias and Supply Collapse for Low Effective Standby Power」（非特許文献２）に説明されているように、ドレインからソースへの漏れ電流(Ioff)は、式2を利用して近似的に計算することができ、
Figure 2013214313
上式で、Vtは閾値電圧であり、Sは式3から求められる閾値下の電圧振幅であり、
Figure 2013214313
ここで、kはボルツマン定数であり、Tはケルビン単位の動作温度であり、qは電気素量であり、CDは空乏層容量であり、COXは漏れ電流Ioffの温度依存性をもたらすゲート酸化物の静電容量であり、制御可能な電力領域を製造するのに用いられるプロセスはCOXによって評価される。図9のブロック906でもたらされるものなど、特定の温度センサの読取り値に基づいて、式2および式3を利用して漏れ電流情報が推測されてよい。漏れ電流も、図5の較正プロセス500に関して説明されたように、以前の較正に基づくものでよく、図9のブロック908でもたらされる周波数カウント値は、漏れ電流測定のために較正され得る。また、図9のブロック904でもたらされる電圧読取り値も、漏れ電流情報を求めたり、動的電力の利用率を求めるかまたは確認したりするのに用いられてよい。
本明細書に開示された実施形態に関連して説明された様々な例示的論理ブロック、モジュール、回路、要素、および構成要素は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)あるいは本明細書に説明された機能を遂行するように設計された他のプログラマブルロジック構成要素、個別のゲートまたはトランジスタロジック、個別のハードウェア構成要素、またはそれらの任意の組合せを用いて実施するかまたは遂行されてよい。汎用プロセッサはマイクロプロセッサでよいが、選択的に、プロセッサは、任意の従来型プロセッサ、コントローラ、マイクロコントローラまたはステートマシンでよい。プロセッサは、コンピューティング構成要素の組合せ、例えばDSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと1つまたは複数のマイクロプロセッサの併用、または所望の用途に適切な他のこのような構成として実施され得る。
本明細書に開示された実施形態に関連して説明された方法は、ハードウェアで直接的に、プロセッサによって実行されるソフトウェアモジュールで、あるいはこの両者の組合せで実施され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野で既知のコンピュータ読み取り可能な記録媒体の他の形態の中に存在してよい。コンピュータ読み取り可能な記録媒体は、これに対してプロセッサが情報を読み取り、かつ書き込むことができるようにプロセッサに接続され得る。選択的に、コンピュータ読み取り可能な記録媒体はプロセッサに一体化されてよい。
本発明は、複数のコアに対する適応型スレッドスケジューリングの例示的実施形態に関連付けて開示されているが、多種多様な実装形態が、上記の議論および以下の特許請求の範囲と合致する当技術分野の業者によって利用され得ることが理解されよう。
100 無線通信システム
120 遠隔装置
125A，125B，125C 構成要素
130 遠隔装置
140 ベースステーション
150 遠隔装置
180 順方向リンク信号
190 逆方向リンク信号
300 非対称マルチプロセッサ
304 CPU-A
305 OSスケジューラ
306 CPU-B
308 共有メモリ1
310 共有メモリ2
312 DSP-A
314 DSP-B
316 コントローラ
318 固定機能ロジック
320，321，322，323，324，325，326 センサ
400 第1センサ回路
404 直流漏れ電流センサ
406 デジタルコンバータ
408 インターフェイスポート
410 出力端
430 第2センサ回路
434 リング発振器
436 周波数カウンタ
438 インターフェイスポート
440 出力端
470 第3センサ回路
474 電圧センサ
476 温度センサ
478 デジタルコンバータ
480 インターフェイスポート
484 出力端

Claims (21)

  1. システムのエネルギーを低減するための、複数のコアに対する適応型スレッドスケジューリングの方法であって、
    スレッドスケジューラで前記複数のコアに関連した漏れ電流情報を受け取る段階と、
    前記漏れ電流情報に部分的に基づいて前記複数のコアの漏れ電力を求める段階と、
    システムのエネルギー使用を低減するために、前記漏れ電流情報および前記漏れ電力を用いて前記複数のコアのうちの１つに対してスレッドをスケジュール設定する段階と
    を有し、
    各コアは、コアに割り当てられるべきタスクに応じて割り当てられる動作周波数および電源電圧レベルを有することを特徴とする方法。
  2. 前記複数のコアの中の複数の直流漏れ電流センサを読み取って、前記複数のコアに関連した前記漏れ電流情報を求める段階をさらに有することを特徴とする請求項１に記載の方法。
  3. 複数の温度センサを読み取って、対応するコアに関連した動作温度を求める段階と、
    前記動作温度および前記コアに関連した所定のプロセス定数に基づいて、前記複数のコアに関連した前記漏れ電流情報を算出する段階と
    をさらに有することを特徴とする請求項１に記載の方法。
  4. 前記漏れ電流情報が、次式によって算定され、
    Figure 2013214313
     ここで、Ｉｏｆｆは漏れ電流情報であり、Ｖｔは閾値電圧であり、Ｓは次式による閾値下の電圧振幅であり、
    Figure 2013214313
     ここで、ｋはボルツマン定数であり、Ｔはケルビン単位の動作温度であり、ｑは電気素量であり、ＣＤは空乏層容量であり、ＣＯＸはゲート酸化物の静電容量であって、
    Ｖｔ、ｋ、ｑ、ＣＤ、およびＣＯＸが所定のプロセス定数であることを特徴とする請求項３に記載の方法。
  5. 前記複数のコアの中の複数の周波数センサを読み取る段階をさらに有し、
    前記複数の周波数センサのうちの少なくとも１つが、関連するコアで利用されるトランジスタを用いて構成されたリング発振器であり、
    前記関連するコアの前記漏れ電流情報を求めるために、前記リング発振器の動作周波数が測定されて読み取られることを特徴とする請求項１に記載の方法。
  6. 前記複数のコアのうちの１つに対してスレッドをスケジュール設定する段階が、
    前記複数のコアに関連した少なくとも１つの交差周波数を求める段階と、
    より低い割り当てられた周波数において、前記複数のコアのうち、他のコアより漏れ電力が小さく高効率を有する１つのコアに対してスレッドをスケジュール設定する段階と
    を含むことを特徴とする請求項１に記載の方法。
  7. 前記複数のコアのうちの１つに対してスレッドをスケジュール設定する段階が、
    割り当てられるべき前記スレッドに割り当てられた周波数および電圧で、前記複数のコアの動的電力を算出する段階と、
    個々の前記動的電力および前記漏れ電力の総和として、前記複数のコアのコア電力を算出する段階と、
    最低のコア電力を有するコアにスレッドを割り当てる段階と
    を含むことを特徴とする請求項１に記載の方法。
  8. 特定の環境温度におけるセンサ読取り値と予期されたセンサ値との比較に基づいて、前記複数のコアに関連した漏れ電流情報を提供するために利用されるオンチップセンサを較正する段階をさらに有することを特徴とする請求項１に記載の方法。
  9. 現行用途の予期されたセンサ値には適合しないが、別用途の予期されたセンサ値に適合するコアのセンサ読取り値を求める段階と、
    当該コアを前記別用途で用いるように組み合わせる段階と
    をさらに有することを特徴とする請求項８に記載の方法。
  10. 前記特定の環境温度が、指定温度範囲内の温度の定数を見いだすために、前記コアの動作周波数をゼロヘルツに設定して複数の温度センサを読み取ることにより求められることを特徴とする請求項８に記載の方法。
  11. システムのエネルギーを低減するための、複数のコアに対する適応型スレッドスケジューリング用の装置であって、
    漏れ電流情報を提供するための、前記複数のコアに関連した複数のセンサと、
    前記漏れ電流情報に部分的に基づいて前記複数のコアの漏れ電力を求めるロジックと、
    適応型スレッドスケジューラを実行する複数のコアと
    を具備し、
    各コアは、コアに割り当てられるべきタスクに応じて割り当てられる動作周波数および電源電圧レベルを有し、
    前記適応型スレッドスケジューラは、システムのエネルギー使用を低減するために、前記漏れ電流情報および前記漏れ電力を用いて、前記複数のコアのうちの１つに対してスレッドをスケジュール設定することを特徴とする装置。
  12. 前記複数のセンサが、漏れ電流の直読によって前記漏れ電流情報を提供する少なくとも１つのセンサを含むことを特徴とする請求項１１に記載の装置。
  13. 前記複数のセンサが、関連するコアで利用されるトランジスタを用いて構成されたリング発振器である少なくとも１つのセンサを含み、
    前記関連するコアの前記漏れ電流情報を求めるために、前記リング発振器の動作周波数が測定されて読み取られることを特徴とする請求項１１に記載の装置。
  14. システムのエネルギーを低減するために、そのコンテンツが、非対称マルチプロセッサに、複数のマルチプロセッサのコアに対する適応型スレッドスケジューリングの方法を実行させるコンピュータ読み取り可能な記録媒体であって、
    スレッドスケジューラで前記複数のコアに関連した漏れ電流情報を受け取る手順と、
    前記漏れ電流情報に部分的に基づいて前記複数のコアの漏れ電力を求める手順と、
    システムのエネルギー使用を低減するために、前記漏れ電流情報および前記漏れ電力を用いて前記複数のコアのうちの１つに対してスレッドをスケジュール設定する手順と
    を実行させるためのプログラムを記録しており、
    各コアは、コアに割り当てられるべきタスクに応じて割り当てられる動作周波数および電源電圧レベルを有するコンピュータ読み取り可能な記録媒体。
  15. 前記プログラムが、前記複数のコアの中の複数の直流漏れ電流センサを読み取って、前記複数のコアに関連した前記漏れ電流情報を求める手順をさらに実行させることを特徴とする請求項１４に記載のコンピュータ読み取り可能な記録媒体。
  16. 前記プログラムが、
    複数の温度センサを読み取って、対応するコアに関連した動作温度を求める手順と、
    前記動作温度および前記コアに関連した所定のプロセス定数に基づいて、前記複数のコアに関連した前記漏れ電流情報を算出する手順と
    をさらに実行させることを特徴とする請求項１４に記載のコンピュータ読み取り可能な記録媒体。
  17. 前記プログラムが、前記複数のコアの中の複数の周波数センサを読み取る手順をさらに実行させ、
    前記複数の周波数センサのうちの少なくとも１つが、関連するコアで利用されるトランジスタを用いて構成されたリング発振器であり、
    前記関連するコアの前記漏れ電流情報を求めるために、前記リング発振器の動作周波数が測定されて読み取られることを特徴とする請求項１４に記載のコンピュータ読み取り可能な記録媒体。
  18. 前記複数のコアのうちの１つに対してスレッドをスケジュール設定する手順が、
    割り当てられるべき前記スレッドに割り当てられた周波数および電圧で、前記複数のコアの動的電力を算出する手順と、
    前記漏れ電流情報に基づいて前記複数のコアの漏れ電力を求める手順と、
    最低のコア電力を有するコアに前記スレッドを割り当てる手順と
    を含むことを特徴とする請求項１４に記載のコンピュータ読み取り可能な記録媒体。
  19. 前記プログラムが、特定の環境温度におけるセンサ読取り値と予期されたセンサ値との比較に基づいて、前記複数のコアに関連した漏れ電流情報を提供するために利用されるオンチップセンサを較正する手順をさらに実行させることを特徴とする請求項１４に記載のコンピュータ読み取り可能な記録媒体。
  20. 前記特定の環境温度が、指定温度範囲内の温度の定数を見いだすために、前記コアの動作周波数をゼロヘルツに設定して複数の温度センサを読み取ることにより求められることを特徴とする請求項１９に記載のコンピュータ読み取り可能な記録媒体。
  21. システムのエネルギーを低減するための、複数のコアに対する適応型スレッドスケジューリング用のシステムであって、
    スレッドスケジューラで前記複数のコアに関連した漏れ電流情報を受け取る手段と、
    前記漏れ電流情報に部分的に基づいて前記複数のコアの漏れ電力を求める手段と、
    システムのエネルギー使用を低減するために、前記漏れ電流情報および前記漏れ電力を用いて前記複数のコアのうちの１つに対してスレッドをスケジュール設定する手段と
    を具備し、
    各コアは、コアに割り当てられるべきタスクに応じて割り当てられる動作周波数および電源電圧レベルを有することを特徴とするシステム。
JP2013113795A 2008-12-11 2013-05-30 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 Expired - Fee Related JP5735038B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/333,063 2008-12-11
US12/333,063 US9043795B2 (en) 2008-12-11 2008-12-11 Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011540918A Division JP5283759B2 (ja) 2008-12-11 2009-12-11 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015083210A Division JP6019160B2 (ja) 2008-12-11 2015-04-15 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法

Publications (2)

Publication Number Publication Date
JP2013214313A true JP2013214313A (ja) 2013-10-17
JP5735038B2 JP5735038B2 (ja) 2015-06-17

Family

ID=42242143

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011540918A Expired - Fee Related JP5283759B2 (ja) 2008-12-11 2009-12-11 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法
JP2013113795A Expired - Fee Related JP5735038B2 (ja) 2008-12-11 2013-05-30 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法
JP2015083210A Expired - Fee Related JP6019160B2 (ja) 2008-12-11 2015-04-15 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011540918A Expired - Fee Related JP5283759B2 (ja) 2008-12-11 2009-12-11 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015083210A Expired - Fee Related JP6019160B2 (ja) 2008-12-11 2015-04-15 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法

Country Status (7)

Country Link
US (1) US9043795B2 (ja)
EP (1) EP2374048A2 (ja)
JP (3) JP5283759B2 (ja)
KR (1) KR101284776B1 (ja)
CN (1) CN102246117B (ja)
TW (1) TW201035745A (ja)
WO (1) WO2010068855A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016170773A (ja) * 2015-03-13 2016-09-23 聯發科技股▲ふん▼有限公司Ｍｅｄｉａｔｅｋ Ｉｎｃ． 電力管理方法及び電力管理方法を適用する電力供給システム
JP2017503261A (ja) * 2013-12-20 2017-01-26 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ マルチコアの動的な作業負荷管理
KR101813435B1 (ko) 2014-04-08 2017-12-28 퀄컴 인코포레이티드 멀티-프로세서 시스템 온 칩에서의 에너지 효율 인지 열 관리

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110213947A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20110213950A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20110213998A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20090309243A1 (en) * 2008-06-11 2009-12-17 Nvidia Corporation Multi-core integrated circuits having asymmetric performance between cores
US9043795B2 (en) * 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
US8381004B2 (en) * 2010-05-26 2013-02-19 International Business Machines Corporation Optimizing energy consumption and application performance in a multi-core multi-threaded processor system
WO2012036954A2 (en) * 2010-09-15 2012-03-22 Rambus Inc. Scheduling amongst multiple processors
US9335805B2 (en) * 2010-11-25 2016-05-10 Freescale Semiconductor, Inc. Method and apparatus for managing power in a multi-core processor
US20120284729A1 (en) * 2011-05-03 2012-11-08 Microsoft Corporation Processor state-based thread scheduling
US8799693B2 (en) 2011-09-20 2014-08-05 Qualcomm Incorporated Dynamic power optimization for computing devices
US8601300B2 (en) * 2011-09-21 2013-12-03 Qualcomm Incorporated System and method for managing thermal energy generation in a heterogeneous multi-core processor
US9098309B2 (en) 2011-09-23 2015-08-04 Qualcomm Incorporated Power consumption optimized translation of object code partitioned for hardware component based on identified operations
US20130086395A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Multi-Core Microprocessor Reliability Optimization
US8595520B2 (en) * 2011-10-12 2013-11-26 Qualcomm Incorporated System and method for determining thermal management policy from leakage current measurement
US9442773B2 (en) 2011-11-21 2016-09-13 Qualcomm Incorporated Thermally driven workload scheduling in a heterogeneous multi-processor system on a chip
US9569278B2 (en) 2011-12-22 2017-02-14 Intel Corporation Asymmetric performance multicore architecture with same instruction set architecture
KR101885857B1 (ko) * 2012-01-04 2018-08-06 삼성전자주식회사 온도 관리 회로, 이를 포함하는 시스템 온 칩 및 온도 관리 방법
US20130185581A1 (en) * 2012-01-18 2013-07-18 Qualcomm Incorporated Efficient Code Dispatch Based on Performance and Energy Consumption
US9569279B2 (en) 2012-07-31 2017-02-14 Nvidia Corporation Heterogeneous multiprocessor design for power-efficient and area-efficient computing
US8943252B2 (en) 2012-08-16 2015-01-27 Microsoft Corporation Latency sensitive software interrupt and thread scheduling
US9037889B2 (en) * 2012-09-28 2015-05-19 Intel Corporation Apparatus and method for determining the number of execution cores to keep active in a processor
US9110670B2 (en) * 2012-10-19 2015-08-18 Microsoft Technology Licensing, Llc Energy management by dynamic functionality partitioning
US8996902B2 (en) 2012-10-23 2015-03-31 Qualcomm Incorporated Modal workload scheduling in a heterogeneous multi-processor system on a chip
JP6202842B2 (ja) * 2013-03-18 2017-09-27 キヤノン株式会社 半導体集積回路および制御方法
US10151786B2 (en) * 2013-09-09 2018-12-11 Advanced Micro Devices, Inc. Estimating leakage currents based on rates of temperature overages or power overages
US9851771B2 (en) * 2013-12-28 2017-12-26 Intel Corporation Dynamic power measurement and estimation to improve memory subsystem power performance
KR102205836B1 (ko) 2014-01-29 2021-01-21 삼성전자 주식회사 태스크 스케줄링 방법 및 장치
US9557797B2 (en) * 2014-05-20 2017-01-31 Qualcomm Incorporated Algorithm for preferred core sequencing to maximize performance and reduce chip temperature and power
US9785481B2 (en) * 2014-07-24 2017-10-10 Qualcomm Innovation Center, Inc. Power aware task scheduling on multi-processor systems
US9519041B2 (en) 2014-08-21 2016-12-13 Qualcomm Incorporated System and method for providing an accurate and cost-effective current sensor calibration
US9898071B2 (en) 2014-11-20 2018-02-20 Apple Inc. Processor including multiple dissimilar processor cores
US9939328B2 (en) * 2015-03-12 2018-04-10 Qualcomm Incorporated Systems, apparatus, and methods for temperature detection
JP6481585B2 (ja) * 2015-10-20 2019-03-13 株式会社デンソー 並列化方法、並列化ツール、車載装置
CN108474812A (zh) * 2015-10-29 2018-08-31 加利福尼亚大学董事会 老化传感器及假冒集成电路检测
US9733685B2 (en) * 2015-12-14 2017-08-15 International Business Machines Corporation Temperature-aware microprocessor voltage management
US10073718B2 (en) 2016-01-15 2018-09-11 Intel Corporation Systems, methods and devices for determining work placement on processor cores
CN106227639A (zh) * 2016-07-25 2016-12-14 张升泽 多核芯片电压计算方法及系统
CN106155862A (zh) * 2016-07-25 2016-11-23 张升泽 电子芯片内的电流计算方法及系统
CN106294063A (zh) * 2016-07-26 2017-01-04 张升泽 基于芯片的温度控制方法及系统
US10372495B2 (en) 2017-02-17 2019-08-06 Qualcomm Incorporated Circuits and methods providing thread assignment for a multi-core processor
US11073884B2 (en) * 2017-11-15 2021-07-27 International Business Machines Corporation On-chip supply noise voltage reduction or mitigation using local detection loops
US12162627B2 (en) * 2019-04-05 2024-12-10 Rtx Corporation Aircraft component repair system and process
US11703927B2 (en) * 2020-03-27 2023-07-18 Intel Corporation Leakage degradation control and measurement

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175793A (ja) * 1991-12-19 1993-07-13 Sharp Corp リングオシレータ
JP2002288150A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2003323417A (ja) * 2002-04-30 2003-11-14 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2004530181A (ja) * 2001-01-05 2004-09-30 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システム
JP2004280378A (ja) * 2003-03-14 2004-10-07 Handotai Rikougaku Kenkyu Center:Kk 半導体装置
US20050043909A1 (en) * 2003-08-20 2005-02-24 Poirier Christopher A. Method for measuring integrated circuit processor power demand and associated system
JP2005157620A (ja) * 2003-11-25 2005-06-16 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2005267635A (ja) * 2004-03-16 2005-09-29 Sony Computer Entertainment Inc マルチプロセッサシステムの電力損失を低減する方法、装置およびプロセッサ
JP2006319153A (ja) * 2005-05-13 2006-11-24 Sony Corp 半導体集積回路及びその制御方法
WO2007038530A2 (en) * 2005-09-28 2007-04-05 Intel Corporation Reliable computing with a many-core processor
JP2007148952A (ja) * 2005-11-30 2007-06-14 Renesas Technology Corp 半導体集積回路
WO2007141870A1 (ja) * 2006-06-09 2007-12-13 Fujitsu Limited 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
JP2008503883A (ja) * 2004-06-16 2008-02-07 トランスメータ・コーポレーション 時間依存性絶縁破壊を測定するためのシステムおよび方法
WO2008129625A1 (ja) * 2007-04-10 2008-10-30 Fujitsu Microelectronics Limited リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法
JP2011521474A (ja) * 2008-05-21 2011-07-21 クゥアルコム・インコーポレイテッド 単一の集積回路ダイ上で異なるゲート酸化膜厚を使用して複数の集積回路を実装するための装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120175A (ja) 2000-06-16 2006-05-11 Renesas Technology Corp 半導体集積回路装置
US7176508B2 (en) * 2004-07-27 2007-02-13 International Business Machines Corporation Temperature sensor for high power very large scale integration circuits
JP3914230B2 (ja) 2004-11-04 2007-05-16 株式会社東芝 プロセッサシステム及びその制御方法
US20060174683A1 (en) * 2005-02-07 2006-08-10 Ulrich Bonne Functionalized field effect transistor sensor with self checking
JP4630122B2 (ja) 2005-05-11 2011-02-09 株式会社アドバンテスト 試験装置、及び試験方法
KR101108397B1 (ko) 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US7265639B2 (en) 2005-08-05 2007-09-04 International Business Machines Corporation Methods and apparatus for ring oscillator based MOSFET gate capacitance measurements
JP5075196B2 (ja) 2006-06-30 2012-11-14 インテル・コーポレーション 漏れ電力推定
US20080127192A1 (en) 2006-08-24 2008-05-29 Capps Louis B Method and System for Using Multiple-Core Integrated Circuits
US8076946B1 (en) * 2007-05-21 2011-12-13 Marvell Israel (Misl) Ltd. Leakage calibration
US7886172B2 (en) * 2007-08-27 2011-02-08 International Business Machines Corporation Method of virtualization and OS-level thermal management and multithreaded processor with virtualization and OS-level thermal management
US7991574B2 (en) * 2008-01-29 2011-08-02 International Business Machines Corporation Techniques for filtering systematic differences from wafer evaluation parameters
US8296773B2 (en) * 2008-06-30 2012-10-23 International Business Machines Corporation Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance
US9043795B2 (en) * 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175793A (ja) * 1991-12-19 1993-07-13 Sharp Corp リングオシレータ
JP2004530181A (ja) * 2001-01-05 2004-09-30 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システム
JP2002288150A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2003323417A (ja) * 2002-04-30 2003-11-14 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2004280378A (ja) * 2003-03-14 2004-10-07 Handotai Rikougaku Kenkyu Center:Kk 半導体装置
US20050043909A1 (en) * 2003-08-20 2005-02-24 Poirier Christopher A. Method for measuring integrated circuit processor power demand and associated system
JP2005157620A (ja) * 2003-11-25 2005-06-16 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2005267635A (ja) * 2004-03-16 2005-09-29 Sony Computer Entertainment Inc マルチプロセッサシステムの電力損失を低減する方法、装置およびプロセッサ
JP2008503883A (ja) * 2004-06-16 2008-02-07 トランスメータ・コーポレーション 時間依存性絶縁破壊を測定するためのシステムおよび方法
JP2006319153A (ja) * 2005-05-13 2006-11-24 Sony Corp 半導体集積回路及びその制御方法
WO2007038530A2 (en) * 2005-09-28 2007-04-05 Intel Corporation Reliable computing with a many-core processor
JP2007148952A (ja) * 2005-11-30 2007-06-14 Renesas Technology Corp 半導体集積回路
WO2007141870A1 (ja) * 2006-06-09 2007-12-13 Fujitsu Limited 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
WO2008129625A1 (ja) * 2007-04-10 2008-10-30 Fujitsu Microelectronics Limited リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法
JP2011521474A (ja) * 2008-05-21 2011-07-21 クゥアルコム・インコーポレイテッド 単一の集積回路ダイ上で異なるゲート酸化膜厚を使用して複数の集積回路を実装するための装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
CSNH200200155020; 阿部正晴，外５名: 'Ｗａｆｅｒ　Ｍａｐｐｉｎｇ　Ｓｙｓｔｅｍの構築と生産適用への取り組み' ＮＥＣ技報 第５３巻，第４号, 20000330, Ｐａｇｅｓ：１２８-１３１, 日本電気株式会社 *
JPN6014019272; Ｌａｗｒｅｎｃｅ　Ｔ．　Ｃｌａｒｋ，　Ｍｉｃｈａｅｌ　Ｍｏｒｒｏｗ，　Ｗｉｌｌｉａｍ　Ｂｒｏｗｎ: 'Ｒｅｖｅｒｓｅ-Ｂｏｄｙ　Ｂｉａｓ　ａｎｄ　Ｓｕｐｐｌｙ　Ｃｏｌｌａｐｓｅ　ｆｏｒ　Ｌｏｗ　Ｅｆｆｅｃｔｉｖｅ　Ｓｔａｎｄｂｙ　Ｐｏｗｅｒ' ＩＥＥＥ　ＴＲＡＮＳＡＣＴＩＯＮＳ　ＯＮ　ＶＥＲＹ　ＬＡＲＧＥ　ＳＣＡＬＥ　ＩＮＴＥＧＲＡＴＩＯＮ　（ＶＬＳＩ）　ＳＹＳＴＥＭＳ Ｖｏｌ：１２，　Ｎｏ：９, 200409, Ｐａｇｅｓ：９４７-９５６, ＩＥＥＥ *
JPN6014019274; Ｃｈｒｉｓ　Ｈ．　Ｋｉｍ，　ｅｔ　ａｌ．: 'Ａｎ　Ｏｎ-Ｄｉｅ　ＣＭＯＳ　Ｌｅａｋａｇｅ　Ｃｕｒｒｅｎｔ　Ｓｅｎｓｏｒ　ｆｏｒ　ｍｅａｓｕｒｉｎｇ　Ｐｒｏｃｅｓｓ　Ｖａｒｉａｔｉｏｎ　ｉｎ　Ｓｕｂ-９０ｎｍ　Ｇｅｎｅｒａｔｉｏｎｓ' Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ　ｏｆ　Ｓｙｍｐｏｓｉｕｍ　ｏｎ　ＶＬＳＩ　Ｃｉｒｃｕｉｔｓ　２００４ , 20040617, Ｐａｇｅｓ：２５０-２５１, ＩＥＥＥ *
JPN6014019275; 阿部正晴，外５名: 'Ｗａｆｅｒ　Ｍａｐｐｉｎｇ　Ｓｙｓｔｅｍの構築と生産適用への取り組み' ＮＥＣ技報 第５３巻，第４号, 20000330, Ｐａｇｅｓ：１２８-１３１, 日本電気株式会社 *
JPN6014019277; 床賢紀，越智裕之，津田孝夫: '兔・亀プロセッサの切替えによる低消費エネルギー化の提案' 電子情報通信学会技術研究報告 第１０２巻，第６８６号，（ＩＣＤ２００２-２２０〜２３１）, 20030228, Ｐａｇｅｓ：３７-４２, 社団法人電子情報通信学会 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017503261A (ja) * 2013-12-20 2017-01-26 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ マルチコアの動的な作業負荷管理
KR101813435B1 (ko) 2014-04-08 2017-12-28 퀄컴 인코포레이티드 멀티-프로세서 시스템 온 칩에서의 에너지 효율 인지 열 관리
JP2016170773A (ja) * 2015-03-13 2016-09-23 聯發科技股▲ふん▼有限公司Ｍｅｄｉａｔｅｋ Ｉｎｃ． 電力管理方法及び電力管理方法を適用する電力供給システム

Also Published As

Publication number Publication date
WO2010068855A3 (en) 2011-01-27
JP5283759B2 (ja) 2013-09-04
JP2012511788A (ja) 2012-05-24
US9043795B2 (en) 2015-05-26
JP2015158938A (ja) 2015-09-03
WO2010068855A2 (en) 2010-06-17
KR20110102449A (ko) 2011-09-16
KR101284776B1 (ko) 2013-07-23
JP6019160B2 (ja) 2016-11-02
CN102246117A (zh) 2011-11-16
TW201035745A (en) 2010-10-01
CN102246117B (zh) 2016-04-13
JP5735038B2 (ja) 2015-06-17
US20100153954A1 (en) 2010-06-17
EP2374048A2 (en) 2011-10-12

Similar Documents

Publication Publication Date Title
JP5735038B2 (ja) 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法
CN113358999B (zh) 用于计量系统的参考电路
US9619240B2 (en) Core-level dynamic voltage and frequency scaling in a chip multiprocessor
US9323320B2 (en) Weighted control in a voltage scaling system
JP5535909B2 (ja) 命令利用に基づいた、適応電圧スケーリングのための方法と装置
US20130311792A1 (en) Voltage scaling architecture on system-on-chip platform
US20130117589A1 (en) Stability control in a voltage scaling system
US9513329B2 (en) Aging-based usage metering of components
US9519041B2 (en) System and method for providing an accurate and cost-effective current sensor calibration
US8008967B2 (en) Power supply voltage adjusting device
US8571847B2 (en) Efficiency of static core turn-off in a system-on-a-chip with variation
US20150153393A1 (en) System on Chip Circuits and Related Systems and Methods of Operating the Same
Zu et al. T i-states: Processor power management in the temperature inversion region
US12288984B2 (en) Systems, devices and methods for power management and power estimation
KR102329473B1 (ko) 프로세서와 이를 포함하는 반도체 장치
US11933843B2 (en) Techniques to enable integrated circuit debug across low power states
US9477568B2 (en) Managing interconnect electromigration effects
US11741024B2 (en) Clock crossing FIFO status converged synchronizer
Bublitz et al. Let's go below: Potential of Undervolting on Low-Power FPGAs
US10387285B2 (en) Power evaluator for application developers
US10551900B2 (en) Voltage regulator efficiency-aware system energy management
Niemann et al. Sensor based adaptive voltage scaling on fpgas: Calibration and parametrization
Garg et al. Implementation of Analytical Tool for Power Analysis in Multi Core Modem
CN116559716A (zh) 电源测试方法、装置和系统

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150415

R150 Certificate of patent or registration of utility model

Ref document number: 5735038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees