JP2013135381A - 画像処理装置及びメモリアクセス制御方法 - Google Patents

Abstract

【課題】簡易な処理によって画素データの読み出しを実行することが可能な画像処理装置を得る。
【解決手段】画像処理装置１は、それぞれに複数の単位記憶領域を含む複数のメモリバンクを有し、画像が格納される記憶部２と、画像を処理する画像処理部５と、画像処理部５から記憶部２へのアクセスを制御するアクセス制御部４と、を備え、アクセス制御部４は、画像を記憶部２に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも２個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する。
【選択図】図１

Description

本発明は、画像処理装置及びメモリアクセス制御方法に関する。

例えば下記特許文献１には、背景技術に係る画像処理装置が開示されている。当該画像処理装置は、４個のバンクを有するメモリを備えて構成されており、マクロブロックを構成する複数の画素データは、これら４個のバンクに振り分けられて格納される。例えば、マクロブロックの第１行及び第３行の各第１〜１０列の画素データは第０バンクに格納され、第２行及び第４行の各第１〜１０列の画素データは第１バンクに格納され、第５行及び第７行の各第１〜１０列の画素データは第２バンクに格納され、第６行及び第８行の各第１〜１０列の画素データは第３バンクに格納される。

国際公開第２００６／１２９５１８号

しかしながら、上記特許文献１に開示された画像処理装置によると、行方向（垂直方向）に連続する複数の画素データは異なるバンクに格納されている。従って、垂直方向に沿ってメモリから複数の画素データを順に読み出す場合には、各行毎にバンクを切り換える必要がある。その結果、バンクを切り換えるための切り換えコマンドの発行等の処理が頻繁に発生するため、メモリからの画素データの読み出し処理が複雑になるという問題がある。

本発明はかかる問題を解決するために成されたものであり、簡易な処理によって画素データの読み出しを実行することが可能な、画像処理装置及びメモリアクセス制御方法を得ることを目的とする。

本発明の第１の態様に係る画像処理装置は、それぞれに複数の単位記憶領域を含む複数のメモリバンクを有し、画像が格納される記憶部と、画像を処理する画像処理部と、前記画像処理部から前記記憶部へのアクセスを制御するアクセス制御部と、を備え、前記アクセス制御部は、画像を前記記憶部に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも２個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納することを特徴とするものである。

第１の態様に係る画像処理装置によれば、アクセス制御部は、画像を記憶部に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも２個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する。従って、列方向（水平方向）に沿って記憶部から複数の単位画素データ群を順に読み出す場合には、同一のメモリバンク内の同一の単位記憶領域に格納されている少なくとも２個の単位画素データ群に関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。また、行方向（垂直方向）に沿って記憶部から複数の画素データを順に読み出す場合には、各単位画素データ群に含まれる複数行の画素データに関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。

本発明の第２の態様に係る画像処理装置は、第１の態様に係る画像処理装置において特に、前記アクセス制御部は、画素空間において列方向に少なくとも２個かつ行方向に少なくとも２個並ぶ少なくとも４個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納することを特徴とするものである。

第２の態様に係る画像処理装置によれば、アクセス制御部は、画素空間において列方向に少なくとも２個かつ行方向に少なくとも２個並ぶ少なくとも４個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する。従って、行方向（垂直方向）に沿って記憶部から複数の単位画素データ群を順に読み出す場合には、同一のメモリバンク内の同一の単位記憶領域に格納されている少なくとも２個の単位画素データ群に関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。

本発明の第３の態様に係る画像処理装置は、第１又は第２の態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部から所望の画像領域を読み出す際に、同一のメモリバンク内の異なる単位記憶領域への連続アクセスが発生しないように、当該画像領域に含まれる複数の単位画素データ群を読み出すことを特徴とするものである。

第３の態様に係る画像処理装置によれば、アクセス制御部は、記憶部から所望の画像領域を読み出す際に、同一のメモリバンク内の異なる単位記憶領域への連続アクセスが発生しないように、当該画像領域に含まれる複数の単位画素データ群を読み出す。同一のメモリバンク内の異なる単位記憶領域への連続アクセスを回避することにより、プリチャージに伴う待ち時間の発生を回避できるため、読み出しの所要時間を短縮することが可能となる。

本発明の第４の態様に係る画像処理装置は、第３の態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部から所望の画像領域を読み出す際に、同一のメモリバンク内の同一の単位記憶領域への連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出すことを特徴とするものである。

第４の態様に係る画像処理装置によれば、アクセス制御部は、記憶部から所望の画像領域を読み出す際に、同一のメモリバンク内の同一の単位記憶領域への連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出す。同一のメモリバンク内の同一の単位記憶領域へ連続アクセスすることにより、再度のプリチャージは不要となるため、プリチャージに伴う待ち時間の発生を回避することが可能となる。

本発明の第５の態様に係る画像処理装置は、第３又は第４の態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部から所望の画像領域を読み出す際に、異なるメモリバンクへの連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出すことを特徴とするものである。

第５の態様に係る画像処理装置によれば、アクセス制御部は、記憶部から所望の画像領域を読み出す際に、異なるメモリバンクへの連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出す。あるメモリバンクにアクセスしている間に、次のメモリバンクに関するプリチャージを行うことができるため、プリチャージに伴う待ち時間の発生を回避することが可能となる。

本発明の第６の態様に係る画像処理装置は、第１〜第５のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、あるマクロブロックを前記記憶部に格納するに際し、当該マクロブロックを、当該マクロブロック内の偶数行の画素データを集めた第１の単位画素データ群と、当該マクロブロック内の奇数行の画素データを集めた第２の単位画素データ群とに分割することを特徴とするものである。

第６の態様に係る画像処理装置によれば、アクセス制御部は、マクロブロックを、当該マクロブロック内の偶数行の画素データを集めた第１の単位画素データ群と、当該マクロブロック内の奇数行の画素データを集めた第２の単位画素データ群とに分割する。従って、第１及び第２の単位画素データ群の双方を読み出すことにより、フレーム画像を記憶部から画像処理部に読み出すことが可能となり、また、第１及び第２の単位画素データ群の一方を読み出すことにより、フィールド画像を記憶部から画像処理部に読み出すことが可能となる。

本発明の第７の態様に係る画像処理装置は、第１〜第６のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、第１及び第２のマクロブロックを含むマクロブロックペアを前記記憶部に格納するに際し、当該マクロブロックペアを、第１のマクロブロック内の偶数行の画素データを集めた第１の単位画素データ群と、第１のマクロブロック内の奇数行の画素データを集めた第２の単位画素データ群と、第２のマクロブロック内の偶数行の画素データを集めた第３の単位画素データ群と、第２のマクロブロック内の奇数行の画素データを集めた第４の単位画素データ群とに分割することを特徴とするものである。

第７の態様に係る画像処理装置によれば、アクセス制御部は、マクロブロックペアを、第１のマクロブロック内の偶数行の画素データを集めた第１の単位画素データ群と、第１のマクロブロック内の奇数行の画素データを集めた第２の単位画素データ群と、第２のマクロブロック内の偶数行の画素データを集めた第３の単位画素データ群と、第２のマクロブロック内の奇数行の画素データを集めた第４の単位画素データ群とに分割する。従って、第１〜第４の単位画素データ群の全てを読み出すことにより、マクロブロックペアのフレーム画像を記憶部から画像処理部に読み出すことが可能となり、また、第１及び第３の単位画素データ群、又は第２及び第４の単位画素データ群を読み出すことにより、マクロブロックペアのフィールド画像を記憶部から画像処理部に読み出すことが可能となる。

本発明の第８の態様に係る画像処理装置は、第１〜第７のいずれか一つの態様に係る画像処理装置において特に、単位画素データ群には、輝度データ及び色差データの双方が含まれることを特徴とするものである。

第８の態様に係る画像処理装置によれば、単位画素データ群には、輝度データ及び色差データの双方が含まれる。従って、輝度データと色差データとが異なるメモリバンクに格納されている場合と比較すると、対応する輝度データと色差データとを簡易に読み出すことが可能となる。

本発明の第９の態様に係る画像処理装置は、第１〜第８のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部へ画像を書き込む際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の書き込みを行うことが可能であることを特徴とするものである。

第９の態様に係る画像処理装置によれば、アクセス制御部は、記憶部へ画像を書き込む際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の書き込みを行うことが可能である。単位画素データ群のサイズと等しいサイズを転送サイズとすることにより、単位画素データ群を一回のデータ転送によって画像処理部から記憶部に書き込むことが可能となる。

本発明の第１０の態様に係る画像処理装置は、第１〜第９のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部へ画像を書き込む際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の書き込みを行うことが可能であることを特徴とするものである。

第１０の態様に係る画像処理装置によれば、アクセス制御部は、記憶部へ画像を書き込む際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の書き込みを行うことが可能である。単位画素データ群のサイズよりも小さいサイズを転送サイズとすることにより、単位画素データ群を複数回のデータ転送によって画像処理部から記憶部に書き込むことが可能となる。

本発明の第１１の態様に係る画像処理装置は、第１〜第１０のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部から画像を読み出す際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の読み出しを行うことが可能であることを特徴とするものである。

第１１の態様に係る画像処理装置によれば、アクセス制御部は、記憶部から画像を読み出す際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の読み出しを行うことが可能である。単位画素データ群のサイズと等しいサイズを転送サイズとすることにより、単位画素データ群を一回のデータ転送によって記憶部から画像処理部に読み出すことが可能となる。

本発明の第１２の態様に係る画像処理装置は、第１〜第１１のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部から画像を読み出す際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の読み出しを行うことが可能であることを特徴とするものである。

第１２の態様に係る画像処理装置によれば、アクセス制御部は、記憶部から画像を読み出す際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の読み出しを行うことが可能である。単位画素データ群のサイズよりも小さいサイズを転送サイズとすることにより、記憶部から画像処理部への不要なデータ転送を回避することが可能となる。

本発明の第１３の態様に係る画像処理装置は、第１〜第１２のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、画素空間内における単位画素データ群の位置座標に基づいて、前記記憶部が有する複数のメモリバンクのうち、各単位画素データ群を格納すべきメモリバンクを設定するアドレス設定部を有することを特徴とするものである。

第１３の態様に係る画像処理装置によれば、アドレス設定部は、画素空間内における単位画素データ群の位置座標に基づいて、記憶部が有する複数のメモリバンクのうち、各単位画素データ群を格納すべきメモリバンクを設定する。従って、各単位画素データ群を適切なメモリバンクに格納することが可能となる。

本発明の第１４の態様に係る画像処理装置は、第１３の態様に係る画像処理装置において特に、前記アドレス設定部は、水平サイズが２のべき乗でない画像に関するアドレス設定を、水平サイズが２のべき乗である画像に対応する演算モデルを用いて実行することを特徴とするものである。

第１４の態様に係る画像処理装置によれば、アドレス設定部は、水平サイズが２のべき乗でない画像に関するアドレス設定を、水平サイズが２のべき乗である画像に対応する演算モデルを用いて実行する。従って、記憶部内において各単位画素データ群を格納する物理アドレスを演算によって設定するにあたり、乗算器が不要となるため、演算回路の回路規模を削減することが可能となる。

本発明の第１５の態様に係るメモリアクセス制御方法は、画像を処理する画像処理部から、それぞれに複数の単位記憶領域を含む複数のメモリバンクを有し、画像が格納される記憶部へのアクセスを制御する、メモリアクセス制御方法であって、画像を前記記憶部に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも２個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納することを特徴とするものである。

第１５の態様に係るメモリアクセス制御方法によれば、画像を記憶部に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも２個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する。従って、列方向（水平方向）に沿って記憶部から複数の単位画素データ群を順に読み出す場合には、同一のメモリバンク内の同一の単位記憶領域に格納されている少なくとも２個の単位画素データ群に関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。また、行方向（垂直方向）に沿って記憶部から複数の画素データを順に読み出す場合には、各単位画素データ群に含まれる複数行の画素データに関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。

本発明によれば、簡易な処理によって画素データの読み出しを実行することが可能な、画像処理装置及びメモリアクセス制御方法を得ることができる。

本発明の実施の形態に係る画像処理装置の全体構成を簡略化して示す図である。 記憶部の構成を示す図である。 アクセス制御部が記憶部にマクロブロックを格納する際の処理を示す図である。 アクセス制御部によるパックワードの生成処理を説明するための図である。 アクセス制御部によるパックワードの生成処理を説明するための図である。 アクセス制御部によるパックワードの生成処理を説明するための図である。 アクセス制御部によるパックワードの生成処理を説明するための図である。 アクセス制御部が記憶部にマクロブロックペアを格納する際の処理を示す図である。 アクセス制御部が記憶部からマクロブロックペアを読み出す際の処理を示す図である。 アクセス制御部が記憶部からマクロブロックペアを読み出す際の処理を示す図である。 パックワードの振り分けに関する第１の例を示す図である。 パックワードの振り分けに関する第１の例を示す図である。 パックワードの振り分けに関する第２の例を示す図である。 パックワードの振り分けに関する第２の例を示す図である。 パックワードの振り分けに関する第３の例を示す図である。 パックワードの振り分けに関する第３の例を示す図である。 パックワードの振り分けに関する第４の例を示す図である。 パックワードの振り分けに関する第４の例を示す図である。 パックワードの振り分けに関する第５の例を示す図である。 パックワードの振り分けに関する第５の例を示す図である。 パックワードの振り分けに関する第６の例を示す図である。 パックワードの振り分けに関する第６の例を示す図である。 パックワードの振り分けに関する第７の例を示す図である。 パックワードの振り分けに関する第７の例を示す図である。 パックワードの振り分けに関する第８の例を示す図である。 パックワードの振り分けに関する第８の例を示す図である。 画像処理部から記憶部へ画像を書き込む第１の処理例を示す図である。 画像処理部から記憶部へ画像を書き込む第２の処理例を示す図である。 記憶部から画像処理部へ画像を読み出す第１の処理例を示す図である。 記憶部から画像処理部へ画像を読み出す第１の処理例を示す図である。 記憶部から画像処理部へ画像を読み出す第１の処理例を示す図である。 記憶部から画像処理部へ画像を読み出す第２の処理例を示す図である。 記憶部から画像処理部へ画像を読み出す第２の処理例を示す図である。 記憶部から画像処理部へ画像を読み出す第２の処理例を示す図である。 記憶部から画像処理部へ画像を読み出す第２の処理例を示す図である。 記憶部から画像処理部へ画像を読み出す第２の処理例を示す図である。 記憶部から画像処理部へ画像を読み出す第２の処理例を示す図である。 記憶部から画像処理部へ画像を読み出す第２の処理例を示す図である。 記憶部から画像処理部へ画像を読み出す第２の処理例を示す図である。 記憶部から画像処理部へ画像を読み出す第２の処理例を示す図である。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。

図１は、本発明の実施の形態に係る画像処理装置１の全体構成を簡略化して示す図である。図１に示すように画像処理装置１は、記憶部２、システムバス３、アクセス制御部４、及び画像処理部５を備えて構成されている。画像処理部５は、例えばＨ．２６４規格に準拠しており、ラインバッファ７、エンコーダ８、及びデコーダ９を有している。アクセス制御部４は、画像処理部５から記憶部２へのアクセス（読み出しアクセス及び書き込みアクセス）をＤＭＡ（Direct Memory Access）によって制御する。アクセス制御部４は、アドレス生成部６を有している。記憶部２は、例えばＤＲＡＭ（Dynamic Random Access Memory）によって構成されており、原画像、エンコーダ８及びデコーダ９によって参照される参照画像、エンコーダ８によって作成されるローカルデコード画像、及びデコーダ９によって作成されるデコード画像等が、記憶部２に格納される。

図２は、記憶部２の構成を示す図である。記憶部２は、複数のメモリバンクに分割されており、この例では第０バンク２２０〜第７バンク２２７の合計８個のメモリバンクによって構成されている。各メモリバンクは、メモリコントローラ２１に接続されている。各メモリバンクは、複数のＲｏｗ（単位記憶領域）を有している。Ｒｏｗは、ＤＲＡＭにおけるプリチャージの制御単位であり、同一のＲｏｗに格納されている複数の画素データは連続して（つまりプリチャージのための待ち時間なく）読み出すことができ、また、同一のＲｏｗには複数の画素データを連続して書き込むことができる。

図３は、アクセス制御部４が記憶部２にマクロブロックを格納する際の処理を示す図である。アクセス制御部４は、１６列×１６行の１個のマクロブロックを２個の単位画素データ群（以下「パックワード」と称す）に分割して、パックワード単位で記憶部２に画像を格納する。

図４〜７は、アクセス制御部４によるパックワードの生成処理を説明するための図である。図４及び図５にはそれぞれ、１個のマクロブロックに含まれる輝度データ及び色差データ（本実施の形態の例ではＹＵＶ４２０フォーマット）を示している。アクセス制御部４は、偶数行の輝度データ及び偶数行の色差データを抽出して配列することにより、図６に示すトップフィールドのパックワードを生成する。また、アクセス制御部４は、奇数行の輝度データ及び奇数行の色差データを抽出して配列することにより、図７に示すボトムフィールドのパックワードを生成する。図６，７に示すように各パックワードには、２行分の輝度データとそれに対応する色差データとの組が４セット（輝度相当で８行分）含まれている。つまり、各パックワードには、輝度相当で１６列×８行分の画素データ（輝度データ及び色差データ）が含まれている。記憶部２には、１個のマクロブロックに対応して、トップフィールドのパックワード及びボトムフィールドのパックワードの、合計２個のパックワードが格納される。

画像を読み出す場合には、アクセス制御部４は、トップフィールド及びボトムフィールドの双方のパックワードを読み出すことにより、記憶部２から画像処理部５にフレームマクロブロックを読み出すことができる。また、トップフィールド又はボトムフィールドのパックワードを読み出すことにより、記憶部２から画像処理部５にフィールドマクロブロックを読み出すことができる。

図８は、アクセス制御部４が記憶部２にマクロブロックペアを格納する際の処理を示す図である。アクセス制御部４は、アップマクロブロックをトップフィールド及びボトムフィールドの２個のパックワードに分割し、また、ダウンマクロブロックをトップフィールド及びボトムフィールドの２個のパックワードに分割する。記憶部２には、１組のマクロブロックペアに対応して、アップマクロブロックのトップフィールドのパックワード、アップマクロブロックのボトムフィールドのパックワード、ダウンマクロブロックのトップフィールドのパックワード、及びダウンマクロブロックのボトムフィールドのパックワードの、合計４個のパックワードが格納される。

図９，１０は、アクセス制御部４が記憶部２からマクロブロックペアを読み出す際の処理を示す図である。図９に示すように、アクセス制御部４は、アップマクロブロックのトップフィールド及びボトムフィールドの各パックワードを組として読み出し、ダウンマクロブロックのトップフィールド及びボトムフィールドの各パックワードを組として読み出すことにより、記憶部２から画像処理部５にフレームマクロブロックのペアを読み出すことができる。また、図１０に示すように、アップマクロブロックのトップフィールド及びダウンマクロブロックのトップフィールドの各パックワードを組として読み出し、アップマクロブロックのボトムフィールド及びダウンマクロブロックのボトムフィールドの各パックワードを組として読み出すことにより、記憶部２から画像処理部５にフィールドマクロブロックのペアを読み出すことができる。

以下、記憶部２に画像を格納する際の、複数のメモリバンクに対するパックワードの振り分け処理について説明する。本実施の形態では、１９２０列×１０８０行のフルＨＤの画像を記憶部２に格納する状況を想定している。また、本実施の形態において、画像データのビット長は８ビットであり、１個のパックワードのデータサイズは１９２バイト（＝１６×８×１．５）である。

図１１，１２は、パックワードの振り分けに関する第１の例を示す図である。図１１では代表的に、記憶部２に格納される画像のうち１９２０列×６４行分の画素空間を示している。図中の各枠は１個のＲｏｗに対応する画像領域を示しており、枠内の数字「０」〜「７」は第０バンク２２０〜第７バンク２２７を区別するバンクアドレスを意味している。また、図１２は、図１１に示した画素空間のうち左上隅の３個のＲｏｗに対応する画像領域を示している。図中の各枠は１個のパックワードを示しており、枠内の数字はバンクアドレスを意味している。

図１１，１２の例では、１Ｒｏｗのデータサイズが２０４８バイトである場合を想定している。従って図１２に示すように、約１０．６個のパックワードが１個のＲｏｗに格納され、３個のＲｏｗに３２個（列方向に８個×行方向に４個）のパックワードが格納される。例えば、図１２の左上隅のパックワードはアップマクロブロックのトップフィールドのパックワードであり、その下のパックワードはアップマクロブロックのボトムフィールドのパックワードであり、さらにその下のパックワードはダウンマクロブロックのトップフィールドのパックワードであり、さらにその下のワックワードはダウンマクロブロックのボトムフィールドのパックワードである。

また、図１２に示すように、画素空間において列方向に少なくとも２個かつ行方向に少なくとも２個並ぶ少なくとも４個のパックワードは、同一のメモリバンク内の同一のＲｏｗに格納される。従って、例えば太線Ｒで囲んだ６個のパックワードを読み出す場合には、第０バンク２２０内の同一Ｒｏｗへの連続アクセスによって左側３個のパックワードが読み出され、次に、第０バンク２２０とは異なる第１バンク２２１内の同一Ｒｏｗへの連続アクセスによって右側３個のパックワードが読み出される。従って、記憶部２から所望の画像領域を読み出す際に、同一のメモリバンク内の別Ｒｏｗへの連続アクセスは発生しない。

図１１を参照して、各画像領域には図中の矢印で示すように「０」〜「７」のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Ｒｏｗに格納される。バンクアドレス及びＲｏｗの設定は、画素空間内における各パックワードの位置座標に基づいて、図１に示したアドレス生成部６が行う。図１１に示すように、列方向に隣接する２個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する２個の画像領域にも異なるバンクアドレスが割り当てられている。

図１３，１４は、パックワードの振り分けに関する第２の例を示す図である。図１３では代表的に、記憶部２に格納される画像のうち１９２０列×６４行分の画素空間を示している。図１４は、図１３に示した画素空間のうち左上隅の３個のＲｏｗに対応する画像領域を示している。

図１３，１４の例では、１Ｒｏｗのデータサイズが４０９６バイトである場合を想定している。従って図１４に示すように、約２１．３個のパックワードが１個のＲｏｗに格納され、３個のＲｏｗに６４個（列方向に１６個×行方向に４個）のパックワードが格納される。上記と同様に、画素空間において列方向に少なくとも２個かつ行方向に少なくとも２個並ぶ少なくとも４個のパックワードは、同一のメモリバンク内の同一のＲｏｗに格納される。従って、記憶部２から所望の画像領域を読み出す際に、同一のメモリバンク内の別Ｒｏｗへの連続アクセスは発生しない。

図１３を参照して、各画像領域には図中の矢印で示すように「０」〜「７」のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Ｒｏｗに格納される。上記と同様に、列方向に隣接する２個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する２個の画像領域にも異なるバンクアドレスが割り当てられている。

図１５，１６は、パックワードの振り分けに関する第３の例を示す図である。図１５では代表的に、記憶部２に格納される画像のうち１９２０列×６４行分の画素空間を示している。図１６は、図１５に示した画素空間のうち左上隅の３個のＲｏｗに対応する画像領域を示している。

図１１，１３の例では、アドレス生成部６は、画像の水平画素数に等しい水平１９２０画素の演算モデルを用いてバンクアドレスの設定を行ったが、図１５の例では、アドレス生成部６は、２のべき乗でない水平１９２０画素のフルＨＤの画像に対して、２のべき乗である水平２０４８画素の演算モデルを用いてバンクアドレスの設定を行う。

図１５の例では、１Ｒｏｗのデータサイズが２０４８バイトである場合を想定している。従って図１６に示すように、約１０．６個のパックワードが１個のＲｏｗに格納され、３個のＲｏｗに３２個（列方向に８個×行方向に４個）のパックワードが格納される。上記と同様に、画素空間において列方向に少なくとも２個かつ行方向に少なくとも２個並ぶ少なくとも４個のパックワードは、同一のメモリバンク内の同一のＲｏｗに格納される。従って、記憶部２から所望の画像領域を読み出す際に、同一のメモリバンク内の別Ｒｏｗへの連続アクセスは発生しない。

図１５を参照して、各画像領域には図中の矢印で示すように「０」〜「７」のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Ｒｏｗに格納される。上記と同様に、列方向に隣接する２個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する２個の画像領域にも異なるバンクアドレスが割り当てられている。

図１７，１８は、パックワードの振り分けに関する第４の例を示す図である。図１７では代表的に、記憶部２に格納される画像のうち１９２０列×６４行分の画素空間を示している。図１８は、図１７に示した画素空間のうち左上隅の３個のＲｏｗに対応する画像領域を示している。図１７の例では、アドレス生成部６は、水平２０４８画素の演算モデルを用いてバンクアドレスの設定を行う。

図１７の例では、１Ｒｏｗのデータサイズが４０９６バイトである場合を想定している。従って図１８に示すように、約２１．３個のパックワードが１個のＲｏｗに格納され、３個のＲｏｗに６４個（列方向に１６個×行方向に４個）のパックワードが格納される。上記と同様に、画素空間において列方向に少なくとも２個かつ行方向に少なくとも２個並ぶ少なくとも４個のパックワードは、同一のメモリバンク内の同一のＲｏｗに格納される。従って、記憶部２から所望の画像領域を読み出す際に、同一のメモリバンク内の別Ｒｏｗへの連続アクセスは発生しない。

図１７を参照して、各画像領域には図中の矢印で示すように「０」〜「７」のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Ｒｏｗに格納される。上記と同様に、列方向に隣接する２個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する２個の画像領域にも異なるバンクアドレスが割り当てられている。

図１９，２０は、パックワードの振り分けに関する第５の例を示す図である。図１９では代表的に、記憶部２に格納される画像のうち１９２０列×６４行分の画素空間を示している。図２０は、図１９に示した画素空間のうち左上隅の３個のＲｏｗに対応する画像領域を示している。図１９の例では、アドレス生成部６は、水平２０４８画素の演算モデルを用いてバンクアドレスの設定を行う。

図１９の例では、１Ｒｏｗのデータサイズが２０４８バイトである場合を想定している。従って図２０に示すように、約１０．６個のパックワードが１個のＲｏｗに格納され、３個のＲｏｗに３２個（列方向に１６個×行方向に２個）のパックワードが格納される。上記と同様に、画素空間において列方向に少なくとも２個かつ行方向に２個並ぶ少なくとも４個のパックワードは、同一のメモリバンク内の同一のＲｏｗに格納される。従って、記憶部２から所望の画像領域を読み出す際に、同一のメモリバンク内の別Ｒｏｗへの連続アクセスは発生しない。

図１９を参照して、各画像領域には図中の矢印で示すように「０」〜「７」のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Ｒｏｗに格納される。上記と同様に、列方向に隣接する２個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する２個の画像領域にも異なるバンクアドレスが割り当てられている。

図２１，２２は、パックワードの振り分けに関する第６の例を示す図である。図２１では代表的に、記憶部２に格納される画像のうち１９２０列×６４行分の画素空間を示している。図２２は、図２１に示した画素空間のうち左上隅の３個のＲｏｗに対応する画像領域を示している。図２１の例では、アドレス生成部６は、水平２０４８画素の演算モデルを用いてバンクアドレスの設定を行う。

図２１の例では、１Ｒｏｗのデータサイズが４０９６バイトである場合を想定している。従って図２２に示すように、約２１．３個のパックワードが１個のＲｏｗに格納され、３個のＲｏｗに６４個（列方向に３２個×行方向に２個）のパックワードが格納される。上記と同様に、画素空間において列方向に少なくとも２個かつ行方向に２個並ぶ少なくとも４個のパックワードは、同一のメモリバンク内の同一のＲｏｗに格納される。従って、記憶部２から所望の画像領域を読み出す際に、同一のメモリバンク内の別Ｒｏｗへの連続アクセスは発生しない。

図２１を参照して、各画像領域には図中の矢印で示すように「０」〜「７」のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Ｒｏｗに格納される。上記と同様に、列方向に隣接する２個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する２個の画像領域にも異なるバンクアドレスが割り当てられている。

図２３，２４は、パックワードの振り分けに関する第７の例を示す図である。図２３では代表的に、記憶部２に格納される画像のうち１９２０列×６４行分の画素空間を示している。図２４は、図２３に示した画素空間のうち左上隅の３個のＲｏｗに対応する画像領域を示している。図２３の例では、アドレス生成部６は、水平２０４８画素の演算モデルを用いてバンクアドレスの設定を行う。

図２３の例では、１Ｒｏｗのデータサイズが２０４８バイトである場合を想定している。従って図２４に示すように、約１０．６個のパックワードが１個のＲｏｗに格納され、３個のＲｏｗに３２個（列方向に３２個×行方向に１個）のパックワードが格納される。上記と同様に、画素空間において列方向に並ぶ少なくとも２個のパックワードは、同一のメモリバンク内の同一のＲｏｗに格納される。従って、記憶部２から所望の画像領域を読み出す際に、同一のメモリバンク内の別Ｒｏｗへの連続アクセスは発生しない。

図２３を参照して、各画像領域には図中の矢印で示すように「０」〜「７」のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Ｒｏｗに格納される。上記と同様に、列方向に隣接する２個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する２個の画像領域にも異なるバンクアドレスが割り当てられている。

図２５，２６は、パックワードの振り分けに関する第８の例を示す図である。図２５では代表的に、記憶部２に格納される画像のうち１９２０列×６４行分の画素空間を示している。図２６は、図２５に示した画素空間のうち左上隅の３個のＲｏｗに対応する画像領域を示している。図２５の例では、アドレス生成部６は、水平２０４８画素の演算モデルを用いてバンクアドレスの設定を行う。

図２５の例では、１Ｒｏｗのデータサイズが４０９６バイトである場合を想定している。従って図２６に示すように、約２１．３個のパックワードが１個のＲｏｗに格納され、３個のＲｏｗに６４個（列方向に６４個×行方向に１個）のパックワードが格納される。上記と同様に、画素空間において列方向に並ぶ少なくとも２個のパックワードは、同一のメモリバンク内の同一のＲｏｗに格納される。従って、記憶部２から所望の画像領域を読み出す際に、同一のメモリバンク内の別Ｒｏｗへの連続アクセスは発生しない。

図２５を参照して、各画像領域には図中の矢印で示すように「０」〜「７」のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Ｒｏｗに格納される。上記と同様に、列方向に隣接する２個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する２個の画像領域にも異なるバンクアドレスが割り当てられている。

図２７は、画像処理部５から記憶部２へ画像を書き込む第１の処理例を示す図である。デコーダ９は、作成したデコード画像３０を記憶部２へ書き込む。また、エンコーダ８は、作成したローカルデコード画像３０を記憶部２へ書き込む。

図２７を参照して、画像領域３２は、記憶部２への書き込みがすでに完了している領域である。カレントマクロブロック３１の上及び左に隣接する２個の画像領域３５は、デブロッキングフィルタによるフィルタリング処理が行われている領域である。画像領域３３は、フィルタリング処理を行うためにラインバッファ７に格納されている領域である。画像領域３５の左に隣接する２個の画像領域３４は、フィルタリング処理が完了して、書き込みのために記憶部２へ転送される領域である。各画像領域３４のサイズは、１６列×８行である。

本実施の形態では、記憶部２へ画像を書き込む際に、パックワードのサイズ（輝度相当で１６列×８行）よりも小さいサイズを転送サイズとして画像の書き込みを行うことが可能である。具体的に、アクセス制御部４は、カレントマクロブロック３１がフレーム画像である場合には、各画像領域３４に関して、トップフィールドのパックワードの上下半分（つまり輝度相当で１６列×４行）と、それに対応するボトムフィールドのパックワードの上下半分（同じく輝度相当で１６列×４行）とを、画像処理部５から記憶部２に転送する。つまり、２個の画像領域３４に関して、輝度相当で１６列×４行の転送を合計４回行う。これにより、２個の画像領域３４に関して、各々が輝度相当で１６列×８行分の２個のフレーム画像を、記憶部２に書き込むことができる。

また、アクセス制御部４は、カレントマクロブロック３１がフィールド画像である場合には、各画像領域３４に関して、トップフィールド又はボトムフィールドのパックワード（つまり輝度相当で１６列×８行）を、画像処理部５から記憶部２に転送する。これにより、２個の画像領域３４に関して、各々が輝度相当で１６列×８行分の２個のフィールド画像を、記憶部２に書き込むことができる。

図２８は、画像処理部５から記憶部２へ画像を書き込む第２の処理例を示す図である。処理対象がマクロブロックペアである場合でも上記と同様に、デコーダ９は、作成したデコード画像３０を記憶部２へ書き込み、エンコーダ８は、作成したローカルデコード画像３０を記憶部２へ書き込む。

図２８を参照して、画像領域３２は、記憶部２への書き込みがすでに完了している領域である。カレントマクロブロック３１Ｕ，３１Ｄの上及び左に隣接する２個の画像領域３５は、デブロッキングフィルタによるフィルタリング処理が行われている領域である。画像領域３３は、フィルタリング処理を行うためにラインバッファ７に格納されている領域である。画像領域３５の左に隣接する４個の画像領域３４は、フィルタリング処理が完了して、書き込みのために記憶部２へ転送される領域である。各画像領域３４のサイズは、１６列×８行である。

アクセス制御部４は、各画像領域３４に関して、トップフィールドのパックワードの上下半分（つまり輝度相当で１６列×４行）と、それに対応するボトムフィールドのパックワードの上下半分（同じく輝度相当で１６列×４行）とを、画像処理部５から記憶部２に転送する。つまり、４個の画像領域３４に関して、輝度相当で１６列×４行の転送を合計８回行う。これにより、４個の画像領域３４に関して、各々が輝度相当で１６列×８行分の４個のフレーム画像を、記憶部２に書き込むことができる。

図２９〜３１は、記憶部２から画像処理部５へ画像を読み出す第１の処理例を示す図である。エンコーダ８は、動き探索に用いる参照画像４０を記憶部２から読み出す。

図２９を参照して、処理開始時には、カレントマクロブロック４１は参照画像４０の左上隅に位置している。この場合、アクセス制御部４は、サーチウインドウ４２と参照画像４０とが重複する読み出し範囲（斜線を付した画像領域）の画像データを記憶部２から読み出して、当該画像データをラインバッファ７に書き込む。例えば、読み出し範囲の最左列かつ最上行のパックワードから下方に向けてその列の最下行のパックワードまで順に読み出し、次に、一列ずつ右にずらして同様の下方向の読み出しを繰り返すことにより、読み出し範囲内の全てのパックワードを読み出す。

図３０を参照して、カレントマクロブロック４１が参照画像４０の上辺に接している時には、アクセス制御部４は、参照画像４０内でサーチウインドウ４２の右辺に接している画像領域４３の画像データを記憶部２から読み出して、当該画像データをラインバッファ７に書き込む。例えば、画像領域４３内の最上行のパックワードから下方に向けて画像領域４３内の最下行のパックワードまで順に読み出す。

図３１を参照して、カレントマクロブロック４１が参照画像４０の中央部に位置している通常更新時には、アクセス制御部４は、サーチウインドウ４２の右下隅に接している１マクロブロック（パックワード２個相当）の画像領域４３の画像データを記憶部２から読み出して、当該画像データをラインバッファ７に書き込む。

図３２〜４０は、記憶部２から画像処理部５へ画像を読み出す第２の処理例を示す図である。デコーダ９は、デコード処理に用いる参照画像５０，５２をランダムアクセスによって記憶部２から読み出す。

図３２の（Ａ）に示すように、参照画像５０が１６列×１６行のサイズのマクロブロックである場合には、１６列×１６行のサイズの画像に対する１／４画素精度の画像を６タップフィルタによって作成するためには、２１列×２１行のサイズの整数精度の画像領域５１が必要となる。また、図３２の（Ｂ）に示すように、参照画像５２が４列×４行のサイズのブロックである場合には、４列×４行のサイズの画像に対する１／４画素精度の画像を６タップフィルタによって作成するためには、９列×９行のサイズの整数精度の画像領域５３が必要となる。

図３３，３４には、記憶部２からフレームの画像領域５１を読み出す例を示している。図３３，３４において、パックワード６１〜６３，６７〜６９，７３〜７５はトップフィールドのパックワードであり、パックワード６４〜６６，７０〜７２，７６〜７８はボトムフィールドのパックワードである。また、記憶部２から読み出される画像領域には砂地のハッチングを付している。

図３３の例において、アクセス制御部４は、パックワード６１，６４，６７，７０，７３，７６，６２，６５，６８，７１，７４，７７，６３，６６，６９，７２，７５，７８の全領域を記憶部２からこの順に読み出す。この例の場合、読み出された４８列×４８行の画像領域から２１列×２１行の領域を抽出することによって、フレームの画像領域５１を得ることができる。

また、本実施の形態では、記憶部２から画像を読み出す際に、パックワードのサイズ（輝度相当で１６列×８行）よりも小さいサイズ（例えば輝度相当で１６列×２行）を転送サイズとして画像の読み出しを行うことが可能である。従って、図３４に示すように、各パックワード６１〜６６の上６行分及び各パックワード７３〜７８の下６行分の画像領域に関しては、読み出しを省略することもできる。この例の場合、読み出された４８列×２４行の画像領域から２１列×２１行の領域を抽出することによって、フレームの画像領域５１を得ることができる。

図３５，３６には、記憶部２からトップフィールドの画像領域５１を読み出す例を示している。図３５，３６において、パックワード６１〜６３，６７〜６９，７３〜７５，７９〜８１はトップフィールドのパックワードであり、パックワード６４〜６６，７０〜７２，７６〜７８はボトムフィールドのパックワードである。また、記憶部２から読み出される画像領域には砂地のハッチングを付している。

図３５の例において、アクセス制御部４は、パックワード６１，６７，７３，７９，６２，６８，７４，８０，６３，６９，７５，８１の全領域を記憶部２からこの順に読み出す。この例の場合、読み出された４８列×３２行の画像領域から２１列×２１行の領域を抽出することによって、トップフィールドの画像領域５１を得ることができる。

また、本実施の形態では、記憶部２から画像を読み出す際に、パックワードのサイズ（輝度相当で１６列×８行）よりも小さいサイズ（例えば輝度相当で１６列×２行）を転送サイズとして画像の読み出しを行うことが可能である。従って、図３６に示すように、各パックワード６１〜６３の上６行分及び各パックワード７９〜８１の下４行分の画像領域に関しては、読み出しを省略することもできる。この例の場合、読み出された４８列×２２行の画像領域から２１列×２１行の領域を抽出することによって、トップフィールドの画像領域５１を得ることができる。

図３７，３８には、記憶部２からフレームの画像領域５３を読み出す例を示している。図３７，３８において、パックワード６１，６２，６５，６６はトップフィールドのパックワードであり、パックワード６３，６４，６７，６８はボトムフィールドのパックワードである。また、記憶部２から読み出される画像領域には砂地のハッチングを付している。

図３７の例において、アクセス制御部４は、パックワード６１，６３，６５，６７，６２，６４，６６，６８の全領域を記憶部２からこの順に読み出す。この例の場合、読み出された３２列×３２行の画像領域から９列×９行の領域を抽出することによって、フレームの画像領域５３を得ることができる。

また、本実施の形態では、記憶部２から画像を読み出す際に、パックワードのサイズ（輝度相当で１６列×８行）よりも小さいサイズ（例えば輝度相当で１６列×２行）を転送サイズとして画像の読み出しを行うことが可能である。従って、図３８に示すように、各パックワード６１〜６４の上６行分及び各パックワード６５〜６８の下４行分の画像領域に関しては、読み出しを省略することもできる。この例の場合、読み出された３２列×１２行の画像領域から９列×９行の領域を抽出することによって、フレームの画像領域５３を得ることができる。

図３９，４０には、記憶部２からトップフィールドの画像領域５３を読み出す例を示している。図３９，４０において、パックワード６１，６２，６５，６６はトップフィールドのパックワードであり、パックワード６３，６４，６７，６８はボトムフィールドのパックワードである。また、記憶部２から読み出される画像領域には砂地のハッチングを付している。

図３９の例において、アクセス制御部４は、パックワード６１，６５，６２，６６の全領域を記憶部２からこの順に読み出す。この例の場合、読み出された３２列×１６行の画像領域から９列×９行の領域を抽出することによって、トップフィールドの画像領域５３を得ることができる。

また、本実施の形態では、記憶部２から画像を読み出す際に、パックワードのサイズ（輝度相当で１６列×８行）よりも小さいサイズ（例えば輝度相当で１６列×２行）を転送サイズとして画像の読み出しを行うことが可能である。従って、図４０に示すように、各パックワード６１，６２の上６行分の画像領域に関しては、読み出しを省略することもできる。この例の場合、読み出された３２列×１０行の画像領域から９列×９行の領域を抽出することによって、トップフィールドの画像領域５３を得ることができる。

このように本実施の形態に係る画像処理装置１によれば、アクセス制御部４は、画像を記憶部２に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数のパックワード（単位画素データ群）に分割し、画素空間において列方向に並ぶ少なくとも２個の単位画素データ群を、同一のメモリバンク内の同一のＲｏｗ（単位記憶領域）に格納する。従って、列方向（水平方向）に沿って記憶部２から複数の単位画素データ群を順に読み出す場合には、同一のメモリバンク内の同一の単位記憶領域に格納されている少なくとも２個の単位画素データ群に関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。また、行方向（垂直方向）に沿って記憶部２から複数の画素データを順に読み出す場合には、各単位画素データ群に含まれる複数行の画素データに関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。

また、本実施の形態に係る画像処理装置１によれば、アクセス制御部４は、画素空間において列方向に少なくとも２個かつ行方向に少なくとも２個並ぶ少なくとも４個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する。従って、行方向（垂直方向）に沿って記憶部２から複数の単位画素データ群を順に読み出す場合には、同一のメモリバンク内の同一の単位記憶領域に格納されている少なくとも２個の単位画素データ群に関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。

また、本実施の形態に係る画像処理装置１によれば、アクセス制御部４は、記憶部２から所望の画像領域を読み出す際に、同一のメモリバンク内の異なる単位記憶領域への連続アクセスが発生しないように、当該画像領域に含まれる複数の単位画素データ群を読み出す。同一のメモリバンク内の異なる単位記憶領域への連続アクセスを回避することにより、プリチャージに伴う待ち時間の発生を回避できるため、読み出しの所要時間を短縮することが可能となる。

また、本実施の形態に係る画像処理装置１によれば、アクセス制御部４は、記憶部２から所望の画像領域を読み出す際に、同一のメモリバンク内の同一の単位記憶領域への連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出す。同一のメモリバンク内の同一の単位記憶領域へ連続アクセスすることにより、再度のプリチャージは不要となるため、プリチャージに伴う待ち時間の発生を回避することが可能となる。

また、本実施の形態に係る画像処理装置１によれば、アクセス制御部４は、記憶部３から所望の画像領域を読み出す際に、異なるメモリバンクへの連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出す。あるメモリバンクにアクセスしている間に、次のメモリバンクに関するプリチャージを行うことができるため、プリチャージに伴う待ち時間の発生を回避することが可能となる。

また、本実施の形態に係る画像処理装置１によれば、アクセス制御部４は、マクロブロックを、当該マクロブロック内の偶数行の画素データを集めたトップフィールドのパックワード（第１の単位画素データ群）と、当該マクロブロック内の奇数行の画素データを集めたボトムフィールドのパックワード（第２の単位画素データ群）とに分割する。従って、第１及び第２の単位画素データ群の双方を読み出すことにより、フレーム画像を記憶部２から画像処理部５に読み出すことが可能となり、また、第１及び第２の単位画素データ群の一方を読み出すことにより、フィールド画像を記憶部２から画像処理部５に読み出すことが可能となる。

また、本実施の形態に係る画像処理装置１によれば、アクセス制御部４は、マクロブロックペアを、アップマクロブロック内の偶数行の画素データを集めた第１の単位画素データ群と、アップマクロブロック内の奇数行の画素データを集めた第２の単位画素データ群と、ダウンマクロブロック内の偶数行の画素データを集めた第３の単位画素データ群と、ダウンマクロブロック内の奇数行の画素データを集めた第４の単位画素データ群とに分割する。従って、第１〜第４の単位画素データ群の全てを読み出すことにより、マクロブロックペアのフレーム画像を記憶部２から画像処理部５に読み出すことが可能となり、また、第１及び第３の単位画素データ群、又は第２及び第４の単位画素データ群を読み出すことにより、マクロブロックペアのフィールド画像を記憶部２から画像処理部５に読み出すことが可能となる。

また、本実施の形態に係る画像処理装置１によれば、単位画素データ群には、輝度データ及び色差データの双方が含まれる。従って、輝度データと色差データとが異なるメモリバンクに格納されている場合と比較すると、対応する輝度データと色差データとを簡易に読み出すことが可能となる。

また、本実施の形態に係る画像処理装置１によれば、アクセス制御部４は、記憶部２へ画像を書き込む際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の書き込みを行うことが可能である。単位画素データ群のサイズと等しいサイズを転送サイズとすることにより、単位画素データ群を一回のデータ転送によって画像処理部５から記憶部２に書き込むことが可能となる。

また、本実施の形態に係る画像処理装置１によれば、アクセス制御部４は、記憶部２へ画像を書き込む際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の書き込みを行うことが可能である。単位画素データ群のサイズよりも小さいサイズを転送サイズとすることにより、単位画素データ群を複数回のデータ転送によって画像処理部５から記憶部２に書き込むことが可能となる。

また、本実施の形態に係る画像処理装置１によれば、アクセス制御部４は、記憶部２から画像を読み出す際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の読み出しを行うことが可能である。単位画素データ群のサイズと等しいサイズを転送サイズとすることにより、単位画素データ群を一回のデータ転送によって記憶部２から画像処理部５に読み出すことが可能となる。

また、本実施の形態に係る画像処理装置１によれば、アクセス制御部４は、記憶部２から画像を読み出す際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の読み出しを行うことが可能である。単位画素データ群のサイズよりも小さいサイズを転送サイズとすることにより、記憶部２から画像処理部５への不要なデータ転送を回避することが可能となる。

また、本実施の形態に係る画像処理装置１によれば、アドレス設定部６は、画素空間内における単位画素データ群の位置座標に基づいて、記憶部２が有する複数のメモリバンクのうち、各単位画素データ群を格納すべきメモリバンクを設定する。従って、各単位画素データ群を適切なメモリバンクに格納することが可能となる。

また、本実施の形態に係る画像処理装置１によれば、アドレス設定部６は、水平サイズが２のべき乗でない画像に関するアドレス設定を、水平サイズが２のべき乗である画像に対応する演算モデルを用いて実行する。従って、記憶部２内において各単位画素データ群を格納する物理アドレスを演算によって設定するにあたり、乗算器が不要となるため、演算回路の回路規模を削減することが可能となる。

１ 画像処理装置
２ 記憶部
４ アクセス制御部
５ 画像処理部
６ アドレス生成部

Claims (15)

1. それぞれに複数の単位記憶領域を含む複数のメモリバンクを有し、画像が格納される記憶部と、
   画像を処理する画像処理部と、
   前記画像処理部から前記記憶部へのアクセスを制御するアクセス制御部と、
   を備え、
   前記アクセス制御部は、画像を前記記憶部に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも２個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する、画像処理装置。
2. 前記アクセス制御部は、画素空間において列方向に少なくとも２個かつ行方向に少なくとも２個並ぶ少なくとも４個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する、請求項１に記載の画像処理装置。
3. 前記アクセス制御部は、前記記憶部から所望の画像領域を読み出す際に、同一のメモリバンク内の異なる単位記憶領域への連続アクセスが発生しないように、当該画像領域に含まれる複数の単位画素データ群を読み出す、請求項１又は２に記載の画像処理装置。
4. 前記アクセス制御部は、前記記憶部から所望の画像領域を読み出す際に、同一のメモリバンク内の同一の単位記憶領域への連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出す、請求項３に記載の画像処理装置。
5. 前記アクセス制御部は、前記記憶部から所望の画像領域を読み出す際に、異なるメモリバンクへの連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出す、請求項３又は４に記載の画像処理装置。
6. 前記アクセス制御部は、あるマクロブロックを前記記憶部に格納するに際し、当該マクロブロックを、当該マクロブロック内の偶数行の画素データを集めた第１の単位画素データ群と、当該マクロブロック内の奇数行の画素データを集めた第２の単位画素データ群とに分割する、請求項１〜５のいずれか一つに記載の画像処理装置。
7. 前記アクセス制御部は、第１及び第２のマクロブロックを含むマクロブロックペアを前記記憶部に格納するに際し、当該マクロブロックペアを、第１のマクロブロック内の偶数行の画素データを集めた第１の単位画素データ群と、第１のマクロブロック内の奇数行の画素データを集めた第２の単位画素データ群と、第２のマクロブロック内の偶数行の画素データを集めた第３の単位画素データ群と、第２のマクロブロック内の奇数行の画素データを集めた第４の単位画素データ群とに分割する、請求項１〜６のいずれか一つに記載の画像処理装置。
8. 単位画素データ群には、輝度データ及び色差データの双方が含まれる、請求項１〜７のいずれか一つに記載の画像処理装置。
9. 前記アクセス制御部は、前記記憶部へ画像を書き込む際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の書き込みを行うことが可能である、請求項１〜８のいずれか一つに記載の画像処理装置。
10. 前記アクセス制御部は、前記記憶部へ画像を書き込む際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の書き込みを行うことが可能である、請求項１〜９のいずれか一つに記載の画像処理装置。
11. 前記アクセス制御部は、前記記憶部から画像を読み出す際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の読み出しを行うことが可能である、請求項１〜１０のいずれか一つに記載の画像処理装置。
12. 前記アクセス制御部は、前記記憶部から画像を読み出す際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の読み出しを行うことが可能である、請求項１〜１１のいずれか一つに記載の画像処理装置。
13. 前記アクセス制御部は、画素空間内における単位画素データ群の位置座標に基づいて、前記記憶部が有する複数のメモリバンクのうち、各単位画素データ群を格納すべきメモリバンクを設定するアドレス設定部を有する、請求項１〜１２のいずれか一つに記載の画像処理装置。
14. 前記アドレス設定部は、水平サイズが２のべき乗でない画像に関するアドレス設定を、水平サイズが２のべき乗である画像に対応する演算モデルを用いて実行する、請求項１３に記載の画像処理装置。
15. 画像を処理する画像処理部から、それぞれに複数の単位記憶領域を含む複数のメモリバンクを有し、画像が格納される記憶部へのアクセスを制御する、メモリアクセス制御方法であって、
    画像を前記記憶部に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも２個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する、メモリアクセス制御方法。
    
    

Images