JP2013103285A - Ｍｅｍｓ素子 - Google Patents

Abstract

【課題】信頼性の向上を図るＭＥＭＳ素子を提供する。
【解決手段】本実施形態によるＭＥＭＳ素子は、基板１０上に固定された平板形状の第１電極１１と、前記第１電極の上方に対向して配置され、上下方向に可動である平板形状の第２電極１５と、前記基板上において、前記第１電極および前記第２電極を収納するキャビティ２０を有する膜２６と、を具備する。前記第２電極は、ばね部１６を介して前記基板上に接続されたアンカー部１４に接続されるとともに、その上方において前記膜に接続される。
【選択図】 図１Ｂ

Description

本発明の実施形態は、ＭＥＭＳ素子に関する。

機械的可動部を有するＭＥＭＳ（Micro Electro Mechanical Systems）素子が提案されている。このＭＥＭＳ素子は、例えば圧力センサ、可変容量、マイクロポンプ等のデバイスに応用することができる。

例えばＭＥＭＳ素子を圧力センサとして用いる場合、ＭＥＭＳ素子は固定電極と可動である薄膜ドーム（可動電極）とを有する。そして、ドーム外の圧力に応じて可動である薄膜ドームと固定電極との間の容量（静電容量）値を検出することにより、そのときの圧力を測定する。

このとき、薄膜ドームの動作は、中央部で大きく、端部で小さくなる。このため、薄膜ドームの端部は、中央部に比べて固定電極との間の容量変化に寄与しない。言い換えると、主に薄膜ドームの中央部のみが容量変化に寄与する。その結果、外部圧力に対する薄膜ドームと固定電極との間の容量変化が小さく、圧力センサとしての感度が小さくなる。

ＭＥＭＳ素子において、圧力センサとしての感度を大きくし、信頼性を向上させることが求められる。

米国特許第７，６２５，８２５号明細書 特開２０００−１３１１７３号公報

信頼性の向上を図るＭＥＭＳ素子を提供する。

本実施形態によるＭＥＭＳ素子は、基板上に固定された平板形状の第１電極と、前記第１電極の上方に対向して配置され、上下方向に可動である平板形状の第２電極と、前記基板上において、前記第１電極および前記第２電極を収納するキャビティを有する膜と、を具備する。前記第２電極は、ばね部を介して前記基板上に接続されたアンカー部に接続されるとともに、その上方において前記膜に接続される。

第１の実施形態に係るＭＥＭＳ素子の構造を示す平面図。 第１の実施形態に係るＭＥＭＳ素子の構造を示す断面図。 第１の実施形態に係るＭＥＭＳ素子の構造の変形例を示す断面図。 第１の実施形態に係るＭＥＭＳ素子を圧力センサに適用した例を示す図。 第１の実施形態に係るＭＥＭＳ素子を可変容量に適用した例を示す図。 第１の実施形態に係るＭＥＭＳ素子の製造工程を示す断面図。 図４Ａに続く、第１の実施形態に係るＭＥＭＳ素子の製造工程を示す断面図。 図４Ｂに続く、第１の実施形態に係るＭＥＭＳ素子の製造工程を示す断面図。 図４Ｃに続く、第１の実施形態に係るＭＥＭＳ素子の製造工程を示す断面図。 図４Ｄに続く、第１の実施形態に係るＭＥＭＳ素子の製造工程を示す断面図。 第２の実施形態に係るＭＥＭＳ素子の構造を示す平面図。 第２の実施形態に係るＭＥＭＳ素子の構造を示す断面図。 第３の実施形態に係るＭＥＭＳ素子の構造を示す平面図。 第３の実施形態に係るＭＥＭＳ素子の構造を示す断面図。 第４の実施形態に係るＭＥＭＳ素子の構造を示す平面図。 第４の実施形態に係るＭＥＭＳ素子の構造を示す断面図。 第５の実施形態に係るＭＥＭＳ素子の構造を示す平面図。 第５の実施形態に係るＭＥＭＳ素子の構造を示す断面図。 第５の実施形態に係るＭＥＭＳ素子の構造の変形例を示す平面図。 第５の実施形態に係るＭＥＭＳ素子の構造の変形例を示す断面図。 第６の実施形態に係るＭＥＭＳ素子の構造を示す平面図。 第６の実施形態に係るＭＥＭＳ素子の構造を示す断面図。

本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複した説明は、必要に応じて行う。

＜第１の実施形態＞
図１乃至図４を用いて第１の実施形態に係るＭＥＭＳ素子について説明する。第１の実施形態は、可動電極である上部電極１５がばね部１６を介して基板１０上に配置されたアンカー部１４に支持され、かつ薄膜ドーム２６に接続されたアンカー部２５に支持される例である。これにより、上部電極１５を薄膜ドーム２６と連動させることができ、上部電極１５と下部電極１１との間の容量変化を大きくすることができる。以下に、第１の実施形態について詳説する。

［構造］
以下に、図１Ａ−図１Ｃを用いて、第１の実施形態に係るＭＥＭＳ素子の構造について説明する。

図１Ａは、第１の実施形態に係るＭＥＭＳ素子の構造を示す平面図である。図１Ｂは、第１の実施形態に係るＭＥＭＳ素子の構造を示す断面図であり、図１ＡのＡ−Ａ線に沿った断面図である。

図１Ａおよび図１Ｂに示すように、第１の実施形態に係るＭＥＭＳ素子は、基板１０上に形成された下部電極１１、上部電極１５、および薄膜ドーム２６を有する。

基板１０は、例えば、ガラスなどの絶縁性基板、またはシリコン基板上に設けられた層間絶縁膜である。基板１０がシリコン基板上に設けられた層間絶縁膜である場合、シリコン基板の表面には、トランジスタなどの素子が設けられてもよい。それらの素子は、ロジック回路や記憶回路を構成する。層間絶縁膜は、それらの回路を覆うように、シリコン基板上に設けられる。すなわち、ＭＥＭＳ素子は、シリコン基板上の回路の上方に設けられる。

なお、層間絶縁膜内にシールドメタルを設けて、下層の回路からのノイズが、ＭＥＭＳ素子に伝播するのを抑制してもよい。また、シリコン基板上の層間絶縁膜は、その寄生容量を小さくするため、誘電率の低い材料が用いられることが望ましい。例えば、層間絶縁膜には、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）が用いられる。また、寄生容量を小さくするために、層間絶縁膜の膜厚は大きいことが望ましい。

下部電極１１は、基板１０上に形成され、固定される。下部電極１１は、基板１０の表面に平行した平板形状である。下部電極１１は、例えばアルミニウム（Ａｌ）、アルミニウムを主成分とする合金、銅（Ｃｕ）、金（Ａｕ）、または白金（Ｐｔ）で構成される。下部電極１１は、下部電極１１と同じ材料で構成された配線２４に接続され、それを介して種々の回路に接続される。

上部電極１５は、下部電極１１の上方に形成される。上部電極１５は、基板１０の表面に平行した平板形状であり、下部電極１１に対向して配置される。すなわち、上部電極１５は、第１方向（図１Ａにおける左右方向）および第１方向に直交する第２方向（図１Ａにおける上下方向）に広がる平面（基板１０の表面に平行した平面、以下、単に平面と称す）において下部電極１１にオーバーラップしている。図面において、上部電極１５の平面サイズ（例えば、面積）は、下部電極１１の平面サイズよりも小さいが、これに限らず、同程度でもよく、また大きくてもよい。なお、図面において、下部電極１１および上部電極１５の平面における形状は、長方形であるが、これに限らず、円形や楕円形であってもよい。

上部電極１５は、例えばＡｌ、Ａｌを主成分とする合金、Ｃｕ、Ａｕ、またはＰｔで構成される。すなわち、上部電極１５は、延性材料で構成される。延性材料とは、その材料からなる部材に応力を与えて破壊する場合に、その部材が大きな塑性変化（延び）を生じてから破壊される材料のことである。なお、ＭＥＭＳ素子が圧力センサとして適用される場合、上部電極１５および下部電極１１は、不純物が導入されたドープドシリコンで構成されてもよい。

上部電極１５は、基板１０の表面に垂直方向（上下方向）に可動である。すなわち、上部電極１５と下部電極１１との間の距離は変化し、これに伴い、上部電極１５と下部電極１１との間の容量値が変化する。

本実施形態に係る上部電極１５の種々の接続関係の詳細については、後述する。

薄膜ドーム２６は、下部電極１１および上部電極１５を収納するキャビティ２０を有する。言い換えると、下部電極１１および上部電極１５は、キャビティ２０内に形成される。キャビティ２０内は、乾燥雰囲気、または真空雰囲気に保たれている。このため、有害ガス、例えば水分によって、下部電極１１および上部電極１５が劣化することが防止され、ＭＥＭＳ素子の特性劣化が防止されている。

薄膜ドーム２６は、その内側から順に積層された第１層１８、第２層２１、および第３層２２で構成される。

第１層１８は、複数の貫通孔（開口部）２３を有する。複数の貫通孔２３は、後述する製造工程において、犠牲層１３，１７をエッチングして除去し、キャビティ２０を形成するためのものである。すなわち、犠牲層１３，１７は、貫通孔２０を通してエッチングされる。

第１層１８は、例えば絶縁体の脆性材料で構成される。脆性材料とは、その材料からなる部材に応力を与えて破壊する場合に、その部材が塑性変化（形状の変化）をほとんど生じないで破壊される材料のことである。一般に、脆性材料を用いた部材を破壊するのに要するエネルギー（応力）は、延性材料を用いた部材を破壊するのに要するエネルギーより小さい。つまり、脆性材料を用いた部材は、延性材料を用いた部材より、破壊されやすい。言い換えると、脆性材料は、形状変化しづらい硬い（剛性の強い）材料である。ここで、硬い材料とは、ヤング率が大きい材料を意味する。

このような絶縁体の脆性材料として、第１層１８に、酸化シリコン（ＳｉＯ、ＳｉＯ_２）または窒化シリコン（ＳｉＮ）が用いられる。

なお、第１層１８は、導電体の脆性材料で構成されてもよい。導電体の脆性材料としては、ＷＳｉまたはＡｌＳｉが用いられる。

第２層２１は、第１層１８上に形成され、複数の貫通孔２３を塞いでいる。この第２層２１は、キャビティ２０を封止しながら、キャビティ２０内の有害ガスを透過させて排出し、キャビティ２０内の雰囲気を調整する機能を有する。

第２層２１は、ポリイミド等の有機材料の塗布膜で構成されることが望ましい。これにより、貫通孔２３のサイズ（直径または開口面積）が大きくても、貫通孔２３を容易かつ確実に封止することができる。したがって、貫通孔２３のサイズや配置が制約されない。このため、サイズの大きい複数の貫通孔２３を配置することにより、後述する犠牲層のエッチングを短時間で確実に行うことが可能である。

なお、第２層２１は、有機材料の塗布膜に限らず、ＳｉＯ（ＳｉＯ_２）、ＳｉＮ等の絶縁膜で構成されてもよい。

第３層２２は、第２層２１上に形成される。この第３層２２は、大気中の水分が第２層２１を透過してキャビティ２０内に浸入することを防止する防湿膜として機能する。また、第３層２２は、脆性材料で構成されることが望ましく、例えばＳｉＮ等の絶縁体で構成される。

薄膜ドーム２６において、第２層２１は、剛性の弱い材料である。また、第１層１８および／または第３層２２は、剛性の強い材料である。このため、薄膜ドーム２６全体における上下方向の変位に対するばね定数（以下、単にばね定数と称す）は、第１層１８および／または第３層２２を構成する脆性材料によって決まる。薄膜ドーム２６のばね定数を大きくすることにより、薄膜ドーム２６のクリープ現象を抑制することができる。クリープ現象とは、経年変化が増大する現象、または、ある部材に応力が与えられたときに部材の歪み（形状の変化）が増大する現象のことである。

また、第１の実施形態では、薄膜ドーム２６のばね定数は、後述するばね部１６のばね定数よりも大きくなるように構成される。さらに、薄膜ドーム２６のばね定数は、上部電極１５よりも大きくなるように構成される。

なお、薄膜ドーム２６として、第１層１８、第２層２１、および第３層２２に限らない。薄膜ドーム２６として、別工程において形成される例えばシリコンキャップ等を用いてもよい。

以下に、第１の実施形態に係る上部電極１５の種々の接続関係について、詳説する。

上部電極１５は、平面における端部において、ばね部１６の一端が接続される。ばね部１６は上部電極１５と一体に形成され、例えば上部電極１５と同じ導電材料で構成される。すなわち、ばね部１６は、導電体の脆性材料で構成されるが、これに限らず、上部電極１５と異なる材料でもよい。ばね部１６と上部電極１５とは１つに繋がった単層構造であり、ばね部１６は平面においてメアンダ状の形状を有する。言い換えると、ばね部１６は、平面において、細くかつ長く形成され、曲がりくねった形状を有する。このように、ばね部１６の線幅、膜厚、および湾曲度合いのうち、少なくともいずれか１つを適宜設定することによって、ばね部１６のばね定数を上部電極１５のばね定数よりも小さくする。また、ばね部１６のばね定数は、薄膜ドーム２６のばね定数よりも小さい。

ばね部１６の他端には、アンカー部１４が接続される。すなわち、上部電極１５は、ばね部１６を介してアンカー部１４に支持される。アンカー部１４は、ばね部１６と一体に形成され、同じ導電材料で構成される。すなわち、アンカー部１４は、導電体の脆性材料で構成されるが、これに限らず、上部電極１５およびばね部１６と異なる材料でもよい。アンカー部１４は、基板１０上に配置された配線１２に接続される。配線１２は、下部電極１１と同レベルに形成され、同じ導電材料で構成される。上部電極１５は、ばね部１６およびアンカー部１４を介して配線１２に電気的に接続され、種々の回路に接続される。

また、上部電極１５は、平面における中央部において、その上方に位置するアンカー部２５に支持される。言い換えると、上部電極１５は、その上面においてアンカー部２５に接する。アンカー部２５は、薄膜ドーム２６と一体に形成され、薄膜ドーム２６と同じ材料で構成される。言い換えると、アンカー部２５は、薄膜ドーム２６から下方に突出した部分である。すなわち、上部電極１５は、アンカー部２５を介して薄膜ドーム２６に接続される。また、アンカー部２５は、薄膜ドーム２６の平面における中央部に形成されることが望ましいが、これに限らない。

また、薄膜ドーム２６の平面における中央部の面積（アンカー部２５の平面における面積）は、上部電極１５の平面における面積よりも小さい。なお、アンカー部２５の平面形状は、例えば長方形であるが、円形でも楕円形でもよい。

このように、アンカー部２５が上部電極１５に接続されることにより、薄膜ドーム２６の上下方向の動作が上部電極１５の上下方向の動作に連動する。このとき、アンカー部２５が平面における薄膜ドーム２６の中央部に形成されているため、上部電極１５は薄膜ドーム２６の中央部の動作に連動する。この薄膜ドーム２６の中央部は、端部よりも大きく動作する部分である。すなわち、上部電極１５は、薄膜ドーム２６において大きく動作する中央部に連動して上下方向に動作する。

なお、上部電極１５は、アンカー部２５に直接接続されなくてもよい。上部電極１５は、薄膜ドーム２６の上下方向の動作に連動して動作するように、アンカー部２５から図示せぬ部材を介して吊るされている状態でもよい。

ここで、薄膜ドーム２６のばね定数は、ばね部１６のばね定数よりも十分大きい。これにより、ばね部１６の有無に限らず、実質的に薄膜ドーム２６の上下方向の動作を上部電極１５に連動させることができる。すなわち、薄膜ドーム２６の動作を制御することで、上部電極１５と下部電極１１の距離および容量を制御することができる。また、上部電極１５のばね定数は、ばね部１６のばね定数よりも十分大きい。これにより、薄膜ドーム２６が上下方向に動作する場合、実質的に上部電極１５と下部電極１１との平行状態を保つことができる。

図１Ｃは、第１の実施形態に係るＭＥＭＳ素子の構造の変形例を示す断面図である。

図１Ｃに示すように、下部電極１１の表面に絶縁膜３０が形成されていてもよい。絶縁膜３０は、例えばＳｉＮまたはＳｉＯ（ＳｉＯ_２）で構成されるが、これに限らず、種々の絶縁材料で構成されてもよい。この絶縁膜３０が下部電極１１の表面（上部電極１５に対向する面、上面）に形成されることで、下部電極１１と上部電極１５とが接することによるショートを防ぐことができる。

なお、絶縁膜３０は、下部電極１１の上面に限らず、上部電極１５の表面（下部電極１１に対向する面、下面）に形成されてもよい。

［動作］
以下に、図２および図３を用いて、第１の実施形態に係るＭＥＭＳ素子の動作について説明する。

図２は、第１の実施形態に係るＭＥＭＳ素子を圧力センサに適用した例を示す図である。図３は、第１の実施形態に係るＭＥＭＳ素子を可変容量に適用した例を示す図である。なお、図２および図３において、薄膜ドーム２６の積層構造は省略して示している。

第１の実施形態に係るＭＥＭＳ素子において、下部電極１１は配線２４に接続されて種々の回路に接続され、上部電極１５はばね部１６およびアンカー部１４を介して配線１２に接続されて種々の回路に接続される。

このため、第１の実施形態では、上部電極１５と下部電極１１との間の距離の変化に伴い、これらの間の容量（静電容量）値が変化することで、ＭＥＭＳ素子を種々のデバイスに応用することができる。

図２に示すように、ＭＥＭＳ素子を圧力センサに適用する場合、ＭＥＭＳ素子は、上部電極１５と下部電極１１との間の容量値を検出する容量値検出回路４０に接続される。

より具体的には、容量値検出回路４０は、一端が配線１２に接続され、他端が配線２４に接続される。すなわち、容量値検出回路４０は、一端が配線１２、アンカー部１４およびばね部１６を介して上部電極１５に電気的に接続され、他端が配線２４を介して電気的に下部電極１１に接続される。容量値検出回路４０は、ＭＥＭＳ素子と同一のチップ内に混載されるが、これに限らない。また、容量値検出回路４０およびＭＥＭＳ素子からなる圧力センサは、例えばチップ内に１つ配置される。

薄膜ドーム２６の外部から圧力が印加されると、薄膜ドーム２６内外の圧力差により薄膜ドーム２６が変形する。内部よりも外部の圧力が大きい場合、薄膜ドーム２６の中央部が凹む（下方に動作する）。すると、アンカー部２５を介して接続された上部電極１５は、薄膜ドーム２６に連動して下方に動作する。これにより、上部電極１５と下部電極１１との距離が小さくなる。すなわち、上部電極１５と下部電極１１との間の容量Ｃ１が大きくなる。この容量Ｃ１を検出することにより、そのときの外部の圧力を測定する。

第１の実施形態によれば、上部電極１５は、薄膜ドーム２６の中央部にアンカー部２５を介して接続される。このため、上部電極１５は、薄膜ドーム２６の中央部の局所的変形を反映して上下方向に動作する。すなわち、薄膜ドーム２６の中央部より面積の大きい上部電極１５が、下部電極１１に対して平行状態を保ったまま上下方向に動作する。したがって、検出される容量値を増幅することができる。

また、第１の実施形態によれば、薄膜ドーム２６の外部から大きな圧力が印加された場合、上部電極１５が下部電極１１と接する。すなわち、上部電極１５がストッパーとしての役割を果たし、大きな圧力が印加された場合の薄膜ドーム２６の破壊を防ぐことができる。

一方、図３に示すように、ＭＥＭＳ素子を可変容量に適用する場合、ＭＥＭＳ素子は、上部電極１５および下部電極１１に電圧を印加する駆動回路４１に接続される。

より具体的には、駆動回路４１は、一端が配線１２に接続され、他端が配線２４に接続される。すなわち、駆動回路４１は、一端が配線１２、アンカー部１４およびばね部１６を介して上部電極１５に電気的に接続され、他端が配線２４を介して下部電極１１に電気的に接続される。駆動回路４１は、ＭＥＭＳ素子と同一のチップ内に混載されるが、これに限らない。

駆動回路４１は、上部電極１５および下部電極１１に電圧を印加する。これにより、これらの間に電位差が生じ、静電引力によって上部電極１５が上下方向に動作する。このため、上部電極１５と下部電極１１との距離が変化し、これらの間の容量Ｃ２が変化する。すなわち、駆動回路４１は、上部電極１５および下部電極１１に電圧を印加することにより、これらの間の容量Ｃ２を可変にする。

第１の実施形態によれば、容量電極である上部電極１５と下部電極１１との間のオーバーラップ面積が大きくなる。このため、駆動電圧を低くすることができる。また、薄膜ドーム２６は脆性材料を含み、薄膜ドーム２６の剛性（ばね定数）は脆性材料によって決まる。このため、長時間応力が印可されても、薄膜ドーム２６がクリープ変形を起こさない。

なお、駆動回路４１を接続することにより、ＭＥＭＳ素子をマイクロポンプとして適用することもできる。すなわち、駆動回路４１は、上部電極１５および下部電極１１に電圧を印加することにより、静電引力によって上部電極１５を上下方向に動作させる。これに連動して、上部電極１５に接続された薄膜ドーム２６が上下方向に動作する。駆動回路４１により印加される電圧を変化させることで、薄膜ドーム２６を上下方向に動作させてＭＥＭＳ素子をマイクロポンプとして機能させる。

［製造方法］
以下に、図４Ａ−図４Ｅを用いて、第１の実施形態に係るＭＥＭＳ素子の製造方法について説明する。

図４Ａ−図４Ｅは、第１の実施形態に係るＭＥＭＳ素子の製造工程を示す断面図である。

まず、図４Ａに示すように、基板１０上に、導電層が形成され、パターニングされる。これにより、基板１０上に、下部電極１１が形成される。下部電極１１は、例えばＡｌ、Ａｌを主成分とする合金、Ｃｕ、Ａｕ、またはＰｔで構成され、その膜厚は例えば数１００ｎｍ〜数μｍである。下部電極１１の成膜方法としては、スパッタリング法が用いられる。また、パターニング方法としては従来のフォトリソグラフィ法とＲＩＥ（Reactive Ion Etching）法が用いられてもよいし、フォトリソグラフィ法とウェットエッチング法が用いられてもよい。

このとき、同時に、基板１０上に、配線１２，２４が形成される。このため、配線１２，２４は、下部電極１１と同じ材料で構成される。しかし、これに限らず、配線１２，２４は、下部電極１１とは別工程かつ異なる材料で形成されてもよい。

その後、例えばＣＶＤ法により、下部電極１１の表面を覆うように、絶縁膜３０が形成されてもよい。このとき、配線１２の表面も絶縁膜３０により覆われるが、その後、配線１２の表面の一部が露出するように絶縁膜３０に開口部を形成する。

次に、下部電極１１および配線１２の一部を覆うように、ポリイミド等の有機材料で構成される第１犠牲層１３が塗布される。この第１犠牲層１３は、膜厚が例えば数１００ｎｍ〜数μｍで形成される。

その後、第１犠牲層１３が所望の形状にパターニングされる。これにより、配線１２の表面の一部が露出される。第１犠牲層１３は、感光露光および現像によりパターニングされてもよい。または、第１犠牲層１３上に通常のリソグラフィ法で形成された図示せぬレジストパターンとＲＩＥ法より、第１犠牲層１３がパターニングされてもよい。または、第１犠牲層１３上に形成された図示せぬＳｉＯ膜等を通常のリソグラフィ法によるレジストパターンとＲＩＥ法あるいはウェットエッチング法によってハードマスクとしてパターニングし、このハードマスクを用いて第１犠牲層１３がパターニングされてもよい。

次に、第１犠牲層１３上に、導電層が形成され、パターニングされる。これにより、第１犠牲層１３上に、上部電極１５が形成される。上部電極１５は、例えばＡｌ、Ａｌを主成分とする合金、Ｃｕ、Ａｕ、またはＰｔで構成され、その膜厚は例えば数１００ｎｍ〜数μｍである。上部電極１５の成膜方法としては、スパッタリング法が用いられる。また、パターニング方法としては従来のフォトリソグラフィ法とＲＩＥ法が用いられてもよいし、フォトリソグラフィ法とウェットエッチング法が用いられてもよい。

このとき、同時に、第１犠牲層１３上に、ばね部１６およびアンカー部１４が形成される。これにより、上部電極１５は、ばね部１６およびアンカー部１４を介して配線１２に接続される。また、ばね部１６およびアンカー部１４は、上部電極１５と同じ材料で構成される。しかし、これに限らず、ばね部１６およびアンカー部１４は、上部電極１５とは別工程かつ異なる材料で形成されてもよい。

次に、図４Ｂに示すように、上部電極１５、ばね部１６、アンカー部１４、および第１犠牲層１３を覆うように、ポリイミド等の有機材料で構成される第２犠牲層１７が塗布される。この第２犠牲層１７は、膜厚が例えば数１００ｎｍ〜数μｍで形成される。

その後、第２犠牲層１７が所望の形状にパターニングされる。第２犠牲層１７は、感光露光および現像によりパターニングされてもよい。または、第２犠牲層１７上に通常のリソグラフィ法で形成された図示せぬレジストパターンとＲＩＥ法により、第２犠牲層１７がパターニングされてもよい。または、第２犠牲層１７上に形成された図示せぬＳｉＯ膜等を通常のリソグラフィ法によるレジストパターンとＲＩＥ法あるいはウェットエッチング法によってハードマスクとしてパターニングし、このハードマスクを用いて第２犠牲層１７がパターニングされてもよい。

このとき、上部電極１５の平面における中央部の上方に位置する第２犠牲層１７の一部もパターニングされ、除去される。これにより、第２犠牲層１７を貫通する開口部２９が形成され、上部電極１５の平面における中央部が露出する。

次に、図４Ｃに示すように、第２犠牲層１７を覆うように、第１層１８が形成される。第１層１８は、膜厚が例えば数１００ｎｍ〜数μｍで形成される。また、第１層１８は、絶縁体の脆性材料で構成され、例えばＳｉＮまたはＳｉＯ（ＳｉＯ_２）で構成される。第１層１８の成膜方法としては、ＣＶＤ法が用いられる。

このとき、第１層１８は、開口部２９の内面上にも形成される。すなわち、第１層１８は、開口部２９によって露出した上部電極１５の上面にも接して形成される。これにより、後に薄膜ドーム２６が上部電極２５に接続された構造となる。このとき、開口部２９が第１層１８によって埋め込まれなくてもよい。

次に、第１層１８上に、図示せぬレジストが塗布される。その後、通常のリソグラフィ法で形成された図示せぬレジストパターンとＲＩＥ法またはウェットエッチング法により、第１層１８に第１犠牲層１３および第２犠牲層１７除去用の複数の貫通孔２３が開口される。

このとき、図示せぬレジストパターンと第１層１８との選択比を調整することにより、貫通孔２３の形状が、外側から内側に向かって次第に径が大きくなることが望ましい。言い換えると、貫通孔２３の形状が外側から内側に向かって次第に径が小さくなるテーパー形状であることが望ましい。これは、後工程において第１犠牲層１３および第２犠牲層１７を除去した後に、貫通孔２３の封止特性を向上させるためである。

次に、図４Ｄに示すように、Ｏ_２ガス等を用いたアッシングにより、図示せぬレジストパターン、第１犠牲層１３および第２犠牲層１７が除去される。これにより、可動電極である上部電極１５の動作空間となるキャビティ２０が形成される。

次に、図４Ｅに示すように、第１層１８上に、第２層２１が形成される。これにより、複数の貫通孔２３が塞がれ、キャビティ２０が封止される。第２層２１は、膜厚が例えば数１００ｎｍ〜数μｍで形成される。第２層２１は、例えばポリイミド等の有機材料、またはＳｉＮ、ＳｉＯ（ＳｉＯ_２）で構成される。第２層２１がポリイミド等の有機材料で構成される場合、例えば塗布法により形成され、ＳｉＮ、ＳｉＯ（ＳｉＯ_２）で構成される場合、ＣＶＤ法により形成される。このとき、開口部２９が第２層２１によって埋め込まれてもよいし、埋め込まれなくてもよい。

次に、図１Ｂに示すように、第２層２１上に、防湿膜としての第３層２２が形成される。第３層２２は、膜厚が例えば数１００ｎｍ〜数μｍで形成される。第３層２２は、例えばＳｉＮで構成されている。第３層２２の成膜方法としては、ＣＶＤ法が用いられる。

その後、第３層２２が所望の形状にパターニングされる。第３層２２は、通常のリソグラフィ法で形成された図示せぬレジストパターンとＲＩＥ法またはウェットエッチングにより、パターニングされる。このようにして、第１の実施形態に係るＭＥＭＳ素子が形成される。

［効果］
上記第１の実施形態によれば、ＭＥＭＳ素子において、可動電極である上部電極１５がばね部１６およびアンカー部１４を介して基板１０に接続され、かつアンカー部２５を介して上方の薄膜ドーム２６の平面における中央部に接続される。また、薄膜ドーム２６は、上部電極１５よりも剛性の強い脆性材料で構成される。これにより、以下の効果を得ることができる。

ＭＥＭＳ素子を圧力センサとして適用する場合、薄膜ドーム２６の中央部が端部よりも大きく上下方向に動作する。第１の実施形態では、上部電極１５がアンカー部２５を介して薄膜ドーム２６の中央部に接続される。これにより、上部電極１５は、薄膜ドーム２６の中央部の動作に連動して上下方向に動作する。すなわち、薄膜ドーム２６の中央部の動作を反映して、それよりも面積が大きい上部電極１５が上下方向に平行に動作する。そして、上部電極１５と下部電極１１との間の容量値を検出する。したがって、薄膜ドーム２６自体を可動電極として固定電極との間の容量値を測定する場合と比較して、容量値の変化量を増幅することができる。その結果、圧力センサとしての感度を上げることができ、信頼性の向上を図ることができる。

また、薄膜ドーム２６の外部から大きな圧力が印加された場合、上部電極１５が下部電極１１と接する。これらが接した状態からさらに大きな圧力が印加されても、薄膜ドーム２６がそれ以上変形することはない。すなわち、上部電極１５がストッパーとしての役割を果たし、大きな圧力が印加された場合の薄膜ドーム２６の破壊を防ぐことができる。

一方、ＭＥＭＳ素子を可変容量またはマイクロポンプとして適用する場合、上部電極１５および下部電極１１に電圧を印加し、その時に発生する静電引力により、上部電極１５を上下方向に動作させる。第１の実施形態では、薄膜ドーム自体を可動電極として用いる場合と比較して、可動電極である上部電極１５の面積が大きい。このため、上部電極１５と下部電極１１との間のオーバーラップ面積を大きくすることができる。これにより、駆動電圧を低くすることができ、消費電力の低減を図ることができる。

また、薄膜ドーム２６は、脆性材料を含む。このため、薄膜ドーム２６のばね定数は、薄膜ドーム２６に含まれるばね定数によって決まる。このため、動作時に長時間応力が印加されても薄膜ドーム２６のクリープ変形を抑制することができる。

ところで、薄膜ドーム２６の内部の体積をＶ、圧力をＰとすると、ボイルの法則により、
ＰＶ＝一定 ・・・ （１）
という関係が成り立つ。薄膜ドーム２６の外部の圧力がΔＰ増加すると、（１）の関係により、
ＰＶ＝（Ｐ＋ΔＰ）（Ｖ−ΔＶ） ・・・ （２）
という関係が成り立つ。すなわち、体積がΔＶだけ減少することで、薄膜ドーム２６の内部および外部の圧力が釣り合う。薄膜ドーム２６の平面面積が同じと仮定すると、ΔＰが同じであれば、薄膜ドーム２６の内部の体積Ｖが大きいほうが体積変化ΔＶが大きくなる。このため、電極間の距離の変化量が大きくなり、電極間の容量の変化量も大きくなる。すなわち、薄膜ドーム２６内の体積Ｖが大きいほうが、圧力センサの感度を向上できる。

しかし、薄膜ドーム自体を可動電極として用いる場合、薄膜ドーム内の体積を大きくすると、薄膜ドームと固定電極との間の距離が大きくなる。これにより、これらの間の容量値が減り、圧力センサとしての感度が低下する。このため、単純に薄膜ドームの体積を増やすことはできない。

これに対し、第１の実施形態では、可動電極として薄膜ドーム２６に接続された上部電極１５を設けている。このため、薄膜ドーム２６の体積を大きくしても、上部電極１５と下部電極１１との距離を大きくしなければ上記問題は解決できる。より具体的には、上部電極１５と薄膜ドーム２６の間の距離を大きくする。すなわち、アンカー部２５の上下方向の距離（長さ）を大きくする。これにより、上部電極１５と下部電極１１との容量値を変えることなく、薄膜ドーム２６の内部の体積を大きくすることができ、圧力センサの感度を向上できる。このとき、上部電極１５と薄膜ドーム２６の間の距離（アンカー部２５の上下方向の長さ）を上部電極１５と下部電極１１との間の距離よりも大きくすることで、上部電極１５と下部電極１１との間で十分な容量値を得ることができる。ここで、上部電極１５と下部電極１１との間の距離とは、動作前において上部電極１５が上下方向に動かず、ばね部１６が基板１０の表面に対して平行状態の場合を示す。言い換えると、外部からの圧力によって薄膜ドーム２６に凹凸が生じず、上部電極１５、ばね部１６、およびアンカー部１４の一部が同レベルに位置している場合を示す。

＜第２の実施形態＞
図５を用いて第２の実施形態に係るＭＥＭＳ素子について説明する。第１の実施形態は、上部電極１５がばね部１６を介してアンカー部１４に支持され、かつ薄膜ドーム２６に接続されるアンカー部２５に支持された。これに対し、第２の実施形態は、上部電極１５がばね部１６およびアンカー部１４には支持されず、薄膜ドーム２６に接続されるアンカー部２５のみに支持される例である。以下に、第２の実施形態について詳説する。なお、第２の実施形態において、第１の実施形態と同様の点については説明を省略し、主に異なる点について説明する。

［構造］
以下に、図５Ａ−図５Ｂを用いて、第２の実施形態に係るＭＥＭＳ素子の構造について説明する。

図５Ａは、第２の実施形態に係るＭＥＭＳ素子の構造を示す平面図である。図５Ｂは、第２の実施形態に係るＭＥＭＳ素子の構造を示す断面図であり、図５ＡのＢ−Ｂ線に沿った断面図である。

図５Ａおよび図５Ｂに示すように、第２の実施形態に係るＭＥＭＳ素子において、上部電極１５は、平面における中央部において、その上方に位置するアンカー部２５のみに支持される。すなわち、第１の実施形態におけるばね部１６およびアンカー部１４は存在しない。

また、薄膜ドーム２６における第１層１８は、例えば導電体の脆性材料で構成される。導電体の脆性材料としては、ＷＳｉまたはＡｌＳｉが用いられる。

なお、これに限らず、第１層１８は、導電体の延性材料で構成されてもよい。導電体の延性材料としては、ＡｌまたはＡｕが用いられる。このとき、薄膜ドーム２６の全体の剛性を強くする必要があるため、第３層２２は脆性材料で構成され、例えばＳｉＮで構成される。

また、第１層１８は、基板１０上において配線５０と接続され、それを介して種々の回路に接続される。すなわち、上部電極１５は、導電体であるアンカー部２５と接することで、アンカー部２５（第１層１８）を介して配線５０に電気的に接続され、種々の回路に接続される。

配線５０は、下部電極１１と同時に形成されてもよいし、第１層１８と同時に形成されてもよい。このため、配線５０は、下部電極１１と同じ材料または第１層１８と同じ材料で構成される。なお、これに限らず、下部電極１１および第１層１８とは別工程かつ異なる材料で形成されてもよい。

［動作］
以下に、第２の実施形態に係るＭＥＭＳ素子の動作について説明する。

第１の実施形態に係るＭＥＭＳ素子において、下部電極１１は配線２４に接続されて種々の回路に接続され、上部電極１５はアンカー部２５（第１層１８）を介して配線５０に接続されて種々の回路に接続される。

このため、第１の実施形態では、上部電極１５と下部電極１１との間の距離の変化に伴い、これらの間の容量（静電容量）値が変化することで、ＭＥＭＳ素子を種々のデバイスに応用することができる。

ＭＥＭＳ素子を圧力センサに適用する場合、ＭＥＭＳ素子は、上部電極１５と下部電極１１との間の容量値を検出する容量値検出回路４０に接続される。

より具体的には、容量値検出回路４０は、一端が配線５０に接続され、他端が配線２４に接続される。すなわち、容量値検出回路４０は、一端が配線５０および第１層１８を介して上部電極１５に電気的に接続され、他端が配線２４を介して下部電極１１に電気的に接続される。

一方、ＭＥＭＳ素子を可変容量またはマイクロポンプに適用する場合、ＭＥＭＳ素子は、上部電極１５および下部電極１１に電圧を印加する駆動回路４１に接続される。

より具体的には、駆動回路４１は、一端が配線５０に接続され、他端が配線２４に接続される。すなわち、駆動回路４１は、一端が配線５０および第１層１８を介して上部電極１５に電気的に接続され、他端が配線２４を介して下部電極１１に電気的に接続される。

［効果］
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。

さらに、第２の実施形態では、上部電極１５がばね部１６およびアンカー部１４には支持されず、薄膜ドーム２６に接続されるアンカー部２５のみに支持される。すなわち、ばね部１６およびアンカー部１４を形成する必要がない。

＜第３の実施形態＞
図６を用いて第３の実施形態に係るＭＥＭＳ素子について説明する。第１の実施形態は、上部電極１５が１つのアンカー部２５を介して薄膜ドーム２６に接続された。これに対し、第３の実施形態は、上部電極１５が複数のアンカー部６０を介して薄膜ドーム２６に接続される例である。以下に、第３の実施形態について詳説する。なお、第３の実施形態において、第１の実施形態と同様の点については説明を省略し、主に異なる点について説明する。

［構造］
以下に、図６Ａ−図６Ｂを用いて、第３の実施形態に係るＭＥＭＳ素子の構造について説明する。

図６Ａは、第３の実施形態に係るＭＥＭＳ素子の構造を示す平面図である。図６Ｂは、第３の実施形態に係るＭＥＭＳ素子の構造を示す断面図であり、図６ＡのＣ−Ｃ線に沿った断面図である。

図６Ａおよび図６Ｂに示すように、第３の実施形態に係るＭＥＭＳ素子において、上部電極１５は、その上方に位置する複数のアンカー部６０に支持される。言い換えると、上部電極１５は、その上面において複数のアンカー部６０に接する。アンカー部６０は、薄膜ドーム２６と一体に形成され、薄膜ドーム２６と同じ材料で構成される。言い換えると、アンカー部６０は、薄膜ドーム２６から下方に突出した部分である。すなわち、上部電極１５は、複数のアンカー部６０を介して薄膜ドーム２６に接続される。

また、複数のアンカー部６０は、上部電極１５の平面における任意の位置に配置されるが、上部電極１５の平面における中央部に対して対称位置に配置されることが望ましい。

なお、図面において、上部電極１５は、２つのアンカー部６０に支持されているが、これに限らず、３つ以上のアンカー部６０に支持されてもよい。

［効果］
上記第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。

さらに、第３の実施形態では、上部電極１５が複数のアンカー部６０を介して薄膜ドーム２６に接続される。これにより、上部電極１５と薄膜ドーム２６との接続強度を強くすることができる。これらの接続強度の強化は、特にＭＥＭＳ素子を駆動回路４１により駆動させる必要がある可変容量およびマイクロポンプとして適用する場合において有効である。

＜第４の実施形態＞
図７を用いて第４の実施形態に係るＭＥＭＳ素子について説明する。第４の実施形態は、ＭＥＭＳ素子が第１下部電極７１と第２下部電極７２とを有し、浮遊状態である上部電極１５を介してこれらの間の容量値を検出する例である。なお、第４の実施形態において、第１の実施形態と同様の点については説明を省略し、主に異なる点について説明する。以下に、第４の実施形態について詳説する。

［構造］
以下に、図７Ａ−図７Ｂを用いて、第４の実施形態に係るＭＥＭＳ素子の構造について説明する。

図７Ａは、第４の実施形態に係るＭＥＭＳ素子の構造を示す平面図である。図７Ｂは、第４の実施形態に係るＭＥＭＳ素子の構造を示す断面図であり、図７ＡのＤ−Ｄ線に沿った断面図である。

図７Ａおよび図７Ｂに示すように、第４の実施形態に係るＭＥＭＳ素子は、第１下部電極７１および第２下部電極７２を有する。また、上部電極１５は、平面における中央部において、その上方に位置するアンカー部２５のみに支持される。すなわち、第１の実施形態におけるばね部１６およびアンカー部１４は存在しない。

第１下部電極７１および第２下部電極７２は、基板１０上に形成され、固定される。第１下部電極７１および第２下部電極７２は、基板１０の表面に平行した平板形状である。第１下部電極７１および第２下部電極７２は、例えばＡｌ、Ａｌを主成分とする合金、Ｃｕ、Ａｕ、またはＰｔで構成される。第１下部電極７１は同じ材料で構成された配線７３に接続され、それを介して種々の回路に接続される。また、第２下部電極７２は同じ材料で構成された配線７４に接続され、それを介して種々の回路に接続される。

第１下部電極７１および第２下部電極７２は、第１方向において互いに分離している。また、第１下部電極７１および第２下部電極７２はそれぞれ、上部電極１５の一部に対向して配置される。より具体的には、第１下部電極７１は上部電極１５の第１方向における一方側に対向し、第２下部電極７２は他方側に対向している。すなわち、第１下部電極７１は平面において上部電極１５の第１方向における一方側とオーバーラップし、第２下部電極７２は他方側にオーバーラップしている。

なお、図面において、第１下部電極７１および第２下部電極７２の平面における形状は、長方形であるが、これに限らず、円形や楕円形であってもよい。

上部電極１５は、基板１０の表面に垂直方向（上下方向）に可動である。すなわち、上部電極１５と第１下部電極７１との間の距離、および上部電極１５と第２下部電極７２との間の距離は変化する。これに伴い、上部電極１５を介した第１下部電極７１と第２下部電極７２との間の容量値が変化する。

［動作］
以下に、第４の実施形態に係るＭＥＭＳ素子の動作について説明する。

第４の実施形態に係るＭＥＭＳ素子において、第１下部電極７１は配線７３に接続されて種々の回路に接続され、第２下部電極７２は配線７４に接続されて種々の回路に接続される。また、上部電極１５は、浮遊状態である。

このため、第４の実施形態では、上部電極１５と第１下部電極７１、および上部電極１５と第２下部電極７２との間の距離の変化に伴い、上部電極１５を介した第１下部電極７１と第２下部電極７２との間の容量Ｃ５が変化することで、ＭＥＭＳ素子を種々のデバイスに応用することができる。

ＭＥＭＳ素子を圧力センサに適用する場合、ＭＥＭＳ素子は、第１下部電極７１と第２下部電極７２との間の容量値を検出する容量値検出回路４０に接続される。

より具体的には、容量値検出回路４０は、一端が配線７３に接続され、他端が配線７４に接続される。すなわち、容量値検出回路４０は、一端が配線７３を介して第１下部電極７１に電気的に接続され、他端が配線７４を介して第２下部電極７２に電気的に接続される。

一方、ＭＥＭＳ素子を可変容量またはマイクロポンプに適用する場合、ＭＥＭＳ素子は、第１下部電極７１および第２下部電極７２に電圧を印加する駆動回路４１に接続される。

より具体的には、駆動回路４１は、一端が配線５０に接続され、他端が配線２４に接続される。すなわち、駆動回路４１は、一端が配線７３を介して第１下部電極７１に電気的に接続され、他端が配線７４を介して第２下部電極７２に電気的に接続される。

［効果］
上記第４の実施形態によれば、第２の実施形態と同様の効果を得ることができる。

＜第５の実施形態＞
図８および図９を用いて第５の実施形態に係るＭＥＭＳ素子について説明する。第５の実施形態は、ＭＥＭＳ素子がレファレンス下部電極８６およびレファレンス上部電極８９を有する例である。なお、第５の実施形態において、第１の実施形態と同様の点については説明を省略し、主に異なる点について説明する。以下に、第５の実施形態について詳説する。

［構造］
以下に、図８Ａ−図８Ｂを用いて、第５の実施形態に係るＭＥＭＳ素子の構造について説明する。

図８Ａは、第５の実施形態に係るＭＥＭＳ素子の構造を示す平面図である。図８Ｂは、第５の実施形態に係るＭＥＭＳ素子の構造を示す断面図であり、図８ＡのＥ−Ｅ線に沿った断面図である。

図８Ａおよび図８Ｂに示すように、第５の実施形態に係るＭＥＭＳ素子は、薄膜ドーム２６のキャビティ２０内の端部に収納されるレファレンス下部電極８６およびレファレンス上部電極８９を備える。レファレンス下部電極８６およびレファレンス上部電極８９は、下部電極１１および上部電極１５と同じ構造を有し、同工程において同時に形成される。また、レファレンス下部電極８６およびレファレンス上部電極８９は、下部電極１１および上部電極１５とは絶縁分離される。下部電極１１は、第１の実施形態における配線２４に接続されず、浮遊状態である。

レファレンス下部電極８６は、基板１０上に形成され、固定される。レファレンス下部電極８６は、基板１０の表面に平行した平板形状である。レファレンス下部電極８６は、例えば下部電極１１と同じ材料で構成される。レファレンス下部電極８６は、浮遊状態である。

レファレンス上部電極８９は、レファレンス下部電極８６の上方に形成される。レファレンス上部電極８９は、基板１０の表面に平行した平板形状であり、レファレンス下部電極８６に対向して配置される。すなわち、レファレンス上部電極８９は、平面においてレファレンス下部電極８６にオーバーラップしている。図面において、レファレンス上部電極８９の平面サイズは、レファレンス下部電極８６の平面サイズよりも小さいが、これに限らず、同程度でもよく、また大きくてもよい。なお、図面において、下部電極１１および上部電極１５の平面における形状は、長方形であるが、これに限らず、円形や楕円形であってもよい。レファレンス上部電極８９は、例えば上部電極１５と同じ材料で構成される。

レファレンス上部電極８９は、平面における端部において、ばね部９０の一端が接続される。ばね部９０はレファレンス上部電極８９と一体に形成され、例えばレファレンス上部電極８９と同じ導電材料で構成される。ばね部９０とレファレンス上部電極８９とは１つに繋がった単層構造であり、ばね部９０は平面においてメアンダ状の形状を有する。言い換えると、ばね部９０は、平面において、細くかつ長く形成され、曲がりくねった形状を有する。このように、ばね部９０の線幅、膜厚、および湾曲度合いのうち、少なくともいずれか１つを適宜設定することによって、ばね部９０のばね定数をレファレンス上部電極８９のばね定数よりも小さくする。

ばね部９０の他端には、アンカー部８８が接続される。すなわち、レファレンス上部電極８９は、ばね部９０を介してアンカー部８８に支持される。アンカー部８８は、ばね部９０と一体に形成され、同じ導電材料で構成される。アンカー部８８は、基板１０上に配置された配線８７に接続される。配線８７は、レファレンス下部電極８６と同レベルに形成され、同じ導電材料で構成される。レファレンス上部電極８９は、ばね部９０およびアンカー部８８を介して配線８７に電気的に接続され、種々の回路に接続される。

なお、レファレンス下部電極８６およびレファレンス上部電極８９は、下部電極１５および上部電極１５と同じ大きさ（面積）でなくてもよく、また、異なる材料であってもよい。

図９Ａは、第５の実施形態に係るＭＥＭＳ素子の構造の変形例を示す平面図である。図９Ｂは、第５の実施形態に係るＭＥＭＳ素子の構造の変形例を示す断面図であり、図９ＡのＦ−Ｆ線に沿った断面図である。

図９Ａおよび図９Ｂに示すように、レファレンス下部電極８６およびレファレンス上部電極８９は、下部電極１５および上部電極１５とは異なる薄膜ドーム２６ａのキャビティ２０ａ内に形成されてもよい。

薄膜ドーム２６ａは、薄膜ドーム２６に隣接して形成され、一体に形成されたものである。すなわち、薄膜ドーム２６ａは、その内側から順に積層され、第１層１８、第２層２１、および第３層２２とそれぞれ一体に形成された第１層１８ａ、第２層２１ａ、および第３層２２ａで構成される。

［動作］
以下に、第５の実施形態に係るＭＥＭＳ素子の動作について説明する。

第５の実施形態に係るＭＥＭＳ素子において、下部電極１１は浮遊状態であり、上部電極１５はばね部１６およびアンカー部１４を介して配線１２に接続され、種々の回路に接続される。また、レファレンス下部電極８６は浮遊状態であり、レファレンス上部電極８９はばね部９０およびアンカー部８８を介して配線８７に電気的に接続され、種々の回路に接続される。

これら下部電極１１および上部電極１５と、レファレンス下部電極８６およびレファレンス上部電極８９とは、同じ構造を有する。

このため、第５の実施形態では、上部電極１５と浮遊電極である下部電極１１との間の距離の変化に伴い、これらの間の容量Ｃ６が変化する。一方、レファレンス上部電極８９は、薄膜ドーム２６に接続されていない。すなわち、レファレンス上部電極８９およびレファレンス下部電極８６はいずれも固定電極であり、これらの間の容量Ｃｒｅｆは変化しない。容量Ｃ６と容量Ｃｒｅｆとを比較することで、ＭＥＭＳ素子を種々のデバイスに応用することができる。

ＭＥＭＳ素子を圧力センサに適用する場合、ＭＥＭＳ素子は、上部電極１５と下部電極１１との間の容量Ｃ６と、レファレンス上部電極８９とレファレンス下部電極８６との間の容量Ｃｒｅｆとを比較することで容量Ｃ６を検出する容量値検出回路４０に接続される。

より具体的には、容量値検出回路４０は、一端が配線１２に接続され、他端が配線８７に接続される。すなわち、容量値検出回路４０は、一端が配線１２を介して上部電極１５に電気的に接続され、他端が配線８７を介してレファレンス上部電極８９に電気的に接続される。

なお、第５の実施形態では、上部電極１５と浮遊電極である下部電極１１との間の容量（浮遊容量）Ｃ６と、レファレンス上部電極８９と浮遊電極であるレファレンス下部電極８６との間のレファレンス容量（レファレンス浮遊容量）Ｃｒｅｆとを比較することにより、容量Ｃ６を検出したが、これに限らない。下部電極１１およびレファレンス下部電極８６にそれぞれ配線を介して種々の回路を接続し、上部電極１５およびレファレンス上部電極８９を浮遊電極としてもよい。また、上部電極１５およびレファレンス上部電極８９にそれぞれ配線１２，８７を介して種々の回路を接続したうえで、下部電極１１およびレファレンス下部電極８６にそれぞれ配線を介して種々の回路を接続することにより、各電極間（上部電極１５と下部電極１１との間、およびレファレンス上部電極８９とレファレンス下部電極８６との間）の容量をそれぞれ検出して、これらを比較してもよい。

［効果］
上記第５の実施形態によれば、第１の実施形態と同様の効果を得ることができる。

ところで、上部電極１５の面積が大きくなると、上部電極１５の残留応力等により上部電極１５に反りが生じる。その結果、上部電極１５と下部電極１１との間で平行状態を保てなくなってしまう。特に、この反り量が温度やチップ間でばらつくと、電極間の容量値の検出精度が低下する。

これに対し、第５の実施形態では、同じ薄膜ドーム２６内に、不変のレファレンス容量Ｃｒｅｆを有するレファレンス上部電極８９およびレファレンス下部電極８６が形成される。レファレンス上部電極８９およびレファレンス下部電極８６は、同じ薄膜ドーム２６内の上部電極１５および下部電極１１と同じ環境下に置かれる。すなわち、レファレンス上部電極８９は、上部電極１５と同程度の反り量（反り比）を有することになる。このため、レファレンス容量Ｃｒｅｆと容量Ｃ６とを比較して容量Ｃ６を検出することにより、反り量による容量値のバラつきを相殺することができる。その結果、温度やチップ間による電極間の容量値のばらつきを低減することができる。

＜第６の実施形態＞
図１０を用いて第６の実施形態に係るＭＥＭＳ素子について説明する。第６の実施形態は、上部電極１５がばね部１００およびアンカー部１０１にも支持される例である。以下に、第６の実施形態について詳説する。なお、第６の実施形態において、第１の実施形態と同様の点については説明を省略し、主に異なる点について説明する。

［構造］
以下に、図１０Ａ−図１０Ｂを用いて、第６の実施形態に係るＭＥＭＳ素子の構造について説明する。

図１０Ａは、第６の実施形態に係るＭＥＭＳ素子の構造を示す平面図である。図１０Ｂは、第６の実施形態に係るＭＥＭＳ素子の構造を示す断面図であり、図１０ＡのＧ−Ｇ線に沿った断面図である。なお、図１０Ｂにおいて、後述するばね部１００、アンカー部１０１、およびダミー配線１０２も合わせて示している。

図１０Ａおよび図１０Ｂに示すように、第６の実施形態に係るＭＥＭＳ素子において、上部電極１５は、平面における端部において、ばね部１００の一端が接続される。ばね部１００の他端には、アンカー部１０１が接続される。すなわち、上部電極１５は、ばね部１００を介してアンカー部１０１に支持される。アンカー部１０１は、基板１０上に配置されたダミー配線１０２に接続される。ダミー配線１０２は、浮遊状態である。

なお、図面において、ばね部１００、アンカー部１０１、およびダミー配線１０２は、４個ずつ設けられているが、これに限らない。ばね部１００、アンカー部１０１、およびダミー配線１０２は、１〜３個、または５個以上設けられてもよい。

ばね部１００は、例えば導電体または絶縁体の脆性材料で構成される。絶縁体の脆性材料として、第１層１８に、ＳｉＯ（ＳｉＯ_２）またはＳｉＮが用いられる。導電体の脆性材料としては、ＷＳｉまたはＡｌＳｉが用いられる。アンカー部１０１は、例えば、ばね部１６と一体に形成され、同じ導電材料で構成されるが、これに限らない。ダミー配線１０２は、例えば、下部電極１１と同レベルに形成され、同じ導電材料で構成されるが、これに限らない。

一方、上述したように、ばね部１６は、延性材料で構成される。このとき、ばね部１００の線幅、膜厚、および湾曲度合いのうち、少なくともいずれか１つを適宜設定することによって、ばね部１００のばね定数をばね部１６のばね定数よりも大きくする。

［効果］
上記第６の実施形態によれば、第１の実施形態と同様の効果を得ることができる。

さらに、第６の実施形態では、上部電極１５が延性材料で構成されたばね定数の小さなばね部１６だけでなく、脆性材料で構成されたばね定数の大きなばね部１００によっても支持される。これにより、上部電極１５がばね部１６のみで支持される場合と比較して、上部電極１５のクリープ現象を抑制することができる。

また、上部電極１５が複数のばね部１６，１００によって支持される。言い換えると、上部電極１５は、複数箇所の端部において支持されている。これにより、上部電極１５の面積が大きい場合であっても、残留応力等によって生じる上部電極１５の反り量を抑制することができる。

なお、上述した上部電極１５の反り量は、ばね部１００としてばね部１６と同じ延性材料を用いても抑制することができる。言い換えると、上部電極１５を複数の延性材料からなるばね部１６，１００で支持してもよい。このとき、ばね部１００の線幅、膜厚、および湾曲度合いのうち、少なくともいずれか１つを適宜設定することによって、ばね部１００のばね定数をばね部１６のばね定数よりも大きくすることが望ましいが、これに限らない。

なお、上記各実施形態を矛盾が生じない範囲で適宜組み合わせることも可能である。

その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

１０…基板、１１…下部電極、１４，２５…アンカー部、１５…上部電極、１６…ばね部、２０，２０ａ…キャビティ、２６，２６ａ…薄膜ドーム、４０…容量値検出回路、８６…レファレンス下部電極、８９…レファレンス上部電極。

Claims (11)

1. 基板上に固定された平板形状の第１電極と、
   前記第１電極の上方に対向して配置され、上下方向に可動である平板形状の第２電極と、
   前記基板上において、前記第２電極を収納する第１キャビティを有する第１膜と、
   を具備し、
   前記第２電極は、ばね部を介して前記基板上に接続されたアンカー部に接続されるとともに、その上方において前記第１膜に接続されることを特徴とするＭＥＭＳ素子。
2. 基板上に固定された平板形状の第１電極と、
   前記第１電極の上方に対向して配置され、上下方向に可動である平板形状の第２電極と、
   前記基板上において、前記第２電極を収納する第１キャビティを有する第１膜と、
   を具備し、
   前記第２電極は、その上方において前記第１膜に接続され、前記層は絶縁体を含むことを特徴とするＭＥＭＳ素子。
3. 前記第１膜は、絶縁体を含むことを特徴とする請求項１に記載のＭＥＭＳ素子。
4. 前記基板上に固定された平板形状の第３電極と、
   前記第３電極の上方に対向して配置された平板形状の第４電極と、
   をさらに具備し、
   前記第１キャビティは、前記第４電極を収納することを特徴とする請求項１または請求項２に記載のＭＥＭＳ素子。
5. 前記基板上に固定された平板形状の第３電極と、
   前記第３電極の上方に対向して配置された平板形状の第４電極と、
   前記基板上において、前記第４電極を収納する第２キャビティを有する第２膜と、
   をさらに具備することを特徴とする請求項１または請求項２に記載のＭＥＭＳ素子。
6. 前記第１電極と前記第２電極との間の容量値を検出する回路をさらに具備することを特徴とする請求項１に記載のＭＥＭＳ素子。
7. 前記回路は、前記第１電極および前記第２電極に電気的に接続されることを特徴とする請求項６に記載のＭＥＭＳ素子。
8. 前記第１膜は脆性材料を含み、前記第１膜のばね定数は前記脆性材料によって決まることを特徴とする請求項１または請求項２に記載のＭＥＭＳ素子。
9. 前記第１膜のばね定数は、前記ばね部のばね定数よりも大きいことを特徴とする請求項１に記載のＭＥＭＳ素子。
10. 前記第２電極のばね定数は、前記ばね部のばね定数よりも大きいことを特徴とする請求項１に記載のＭＥＭＳ素子。
11. 前記第１膜と前記第２電極との距離は、前記第１電極と前記第２電極との距離よりも大きいことを特徴とする請求項１または請求項２に記載のＭＥＭＳ素子。

Images