JP2013171888A - 撮像装置 - Google Patents

Abstract

【課題】 爾素内に、信号保持部を設けた場合にも、光電変換部の感度低下を抑制しつつ、低電圧での転送を行なうことが可能な撮像装置を提供することを目的とする。
【解決手段】 本発明は、光電変換部と、増幅素子と、信号保持部と、電荷転送部とを有し、前記光電変換部は、第１導電型の第１半導体領域と、第２導電型の第２半導体領域とを有し、前記信号保持部は、第１導電型の第３半導体領域と、第３半導体領域上部に絶縁膜を介して配された制御電極とを有し、第２半導体領域は各々が異なる深さに配された複数の領域を有しており、複数の領域は、第１半導体領域とＰＮ接合を構成する第１領域と、第１領域よりも深い位置に配された第２領域と、第１領域と前記第２領域との間に配された第３領域とを有し、第１領域の不純物濃度ピークＰ１と第２領域の不純物濃度ピークＰ２と前記第３領域の不純物濃度ピークＰ３とが、Ｐ２＜Ｐ１＜Ｐ３を満たすことを特徴とする。
【選択図】 図６

Description

本発明は撮像装置に関するものであり、特に画素に信号保持部を有する構成に関する。

従来から、画素ごとに増幅素子を有する画素増幅型の撮像装置が知られている。 画素増幅型撮像装置の各画素は、光電変換部と、増幅素子の入力ノードとで信号を保持することが可能となっている。このような画素増幅型の撮像装置において、撮像面全体で露光期間を等しくすることが可能なグローパル電子シャッタ技術が開発されている。グローバル電子シャッタを実現するための構成は複数知られているが、特に光電変換部と増幅素子の入力ノードとの間の電気経路にこれらとは別に信号保持部を有する構成が知られている。（特許文献１〜３）。

特開２００４−１１１５９０号公報 特開２００８−００４６９２号公報 特開２０１１−０８２４２５ 号公報

光電変換部と増幅素子の入力ノードとの間の電気経路にこれらとは別に信号保持部を有する構成において、低電圧で電荷を光電変換部から増幅素子の入力ノードまで転送することに関しての検討が充分ではなかった。特に光電変換部から信号保持部までの転送において、光電変換部での感度を維持しつつ、光電変換部から信号保持部まで低電圧で転送することに関しての検討が充分ではなかった。

本発明はこのような課題に鑑み、画素内に、光電変換部と増幅素子の入力ノード以外に、複数の信号保持部を設けた場合にも、光電変換部の感度低下を抑制できる構成を提供する。そしてさらに、光電変換部から信号保持部までの電荷転送を低電圧で行うことが可能な撮像装置を提供することを目的とする。

本発明は、光電変換部と、前記光電変換部で生じた信号電荷に基づく信号を増幅する増幅素子と、前記光電変換部の出力ノードと前記増幅素子の入力ノードとの間の電気経路に配された、信号保持部と、前記光電変換部の出力ノードと前記信号保持部の入力ノードとの間の電気経路に配された、前記光電変換部の信号電荷を前記信号保持部に転送する電荷転送部とを有する画素を複数有する撮像装置であって、前記光電変換部は、信号電荷と同極性の第１導電型の第１半導体領域と、第２導電型の第２半導体領域とを有し、前記信号保持部は、第１導電型の第３半導体領域と、前記第３半導体領域上部に絶縁膜を介して配された制御電極とを有し、前記第２半導体領域は各々が異なる深さに配された複数の領域を有しており、前記複数の領域は、前記第１半導体領域とＰＮ接合を構成する第１領域と、前記第１領域よりも深い位置に配された第２領域と、前記第１領域と前記第２領域との間に配された第３領域とを有し、前記第１領域の不純物濃度ピークＰ１と前記第２領域の不純物濃度ピークＰ２と前記第３領域の不純物濃度ピークＰ３とが、Ｐ２＜Ｐ１＜Ｐ３を満たすことを特徴とする。

本発明によれば、画素内に、光電変換部と増幅素子の入力ノード以外に、複数の信号保持部を設けた場合にも、光電変換部の感度低下を抑制しつつ、光電変換部から信号保持部までの電荷転送を低電圧で行うことが可能となる。

本発明に適用可能な撮像装置の全体ブロック図である。 本発明に適用可能な撮像装置の等価回路図である。 本発明に適用可能な撮像装置の撮像領域に対する制御パルス図である。 本発明に適用可能な撮像装置の１画素のポテンシャル図である。 実施例１の撮像装置の上面図である。 図５のＡ−Ａ´における断面図である。 実施例１の画素のポテンシャル図である。 実施例２の撮像装置の撮像領域の上面図である。 図８の線分Ｆ−Ｇ−Ｈにおける断面図である。 実施例２の画素のポテンシャル図である。 実施例３の撮像装置の撮像領域の上面図である。 図１１の線分Ｋ−Ｌ−Ｍにおける断面図である。 実施例３の画素のポテンシャル図である。 本発明に適用可能な撮像システムの図である。

本発明は、画素に増幅素子を有する画素増幅型の撮像装置に関するものである。具体的には、本発明の撮像装置は、光電変換部の出力ノードと画素の増幅素子の入力ノードとの間の電気経路に配された信号保持部を有する。

このような構成によれば、グローバル電子シャッタが可能な画素構成を提供するとともに、画素の感度を向上させることができる。

図１を用いて本発明に適用可能な撮像装置の全体ブロック図の例を説明する。撮像装置１は半導体基板を用いて１つのチップで構成することができる。撮像装置１は、複数の画素が配された撮像領域２を有している。更に、撮像装置１は制御部３を有している。制御部３は、垂直走査部４、信号処理部５及び出力部６に制御信号、電源電圧等を供給する。

垂直走査部４は撮像領域２に配された複数の画素に駆動パルスを供給する。通常、画素行ごともしくは複数の画素行ごとに駆動パルスを供給する。垂直走査部４はシフトレジスタもしくはアドレスデコーダにより構成することができる。

信号処理部５は、列回路、水平走査回路、水平出力線を含んで構成される。列回路は、各々が、垂直走査部４により選択された画素行に含まれる複数の画素の信号を受ける複数の回路ブロックにより構成されている。各回路ブロックは、信号保持部、増幅回路、ノイズ除去回路、アナログデジタル変換回路のいずれか、全て、もしくはそれらの組み合わせにより構成することができる。水平走査回路はシフトレジスタもしくはアドレスデコーダにより構成することができる。

出力部６は水平出力線を介して伝達された信号を撮像装置１外に出力する。出力部６は、バッファもしくは増幅回路を含んで構成されている。

図２に本発明に適用可能な撮像装置の撮像領域の等価回路図を示す。ここでは、２行３列の計６画素を示しているが、更に多数の画素を配して撮像領域が構成されていてもよい。

光電変換部８は入射光をホール、電子対に変換する。Ｏ−ｎｏｄｅは光電変換部８の出力ノードである。光電変換部８の例としてフォトダイオードを示している。

第１電荷転送部９は、光電変換部８で生成したホールもしくは電子を後段の回路素子へ転送する。第１電荷転送部９は、光電変換部の出力ノードと信号保持部の入力ノードとの間の電気経路に配される。以降では信号電荷として電子を用いる場合を例に説明する。

信号保持部１０は光電変換部８で生成した電子を保持する。第２電荷転送部１１は信号保持部１０で保持した電子を後段の回路素子へ転送する。第２電荷転送部１１は、信号保持部１０の出力ノードと増幅素子の入力ノード１４との間の電気経路に配される。

増幅素子の入力ノード１４は、信号保持部１０から第２電荷転送部１１を介して転送された電子を保持可能な構成である。増幅素子の入力ノード１４は半導体基板に配されたフローティングディフュージョン領域（ＦＤ領域）を含んで構成することができる。増幅素子１５は入力ノード１４に転送された電子に基づく信号を増幅して垂直信号線２０へ出力する。ここでは増幅素子１５としてトランジスタ（以下、増幅トランジスタ）を用いている。例えば増幅トランジスタはソースフォロワ動作をする。

第３電荷転送部７は光電変換部８の電子をオーバーフロードレイン領域（ＯＦＤ領域）へ転送する。ＯＦＤ領域は、例えば電源電圧を供給する電圧配線１６に電気的に接続されたＮ型の半導体領域により構成することができる。

リセット部１７は、増幅素子の入力ノード１４に基準電圧を供給する。リセット部１７は増幅素子の入力ノード１４で保持された電子をリセットする。ここではリセット部１７としてトランジスタ（以下、リセットトランジスタ）を用いている。

選択部１８は、各画素を選択して画素毎もしくは画素行ごとに画素の信号を垂直信号線２０へ読み出す。ここでは選択部１８としてトランジスタ（以下、選択トランジスタ）を用いている。

リセットトランジスタのドレイン及び選択トランジスタのドレインには電源電圧供給配線１９を介して所定の電圧が供給されている。

リセット制御配線２１は、リセットトランジスタのゲートに制御パルスを供給する。選択制御配線２２は、選択トランジスタのゲートに制御パルスを供給する。第２転送制御配線２４は、第２電荷転送部１１を構成する制御ゲート（以下、第２制御ゲート）に制御パルスを供給する。第１転送制御配線２５は第１電荷転送部９を構成する制御ゲート（以下、第１制御ゲート）に制御パルスを供給する。第３電荷転送制御配線２６は第３電荷転送部７を構成する制御電極（以下、第３制御ゲート）に制御パルスを供給する。各制御ゲートに供給されるパルス値により、各制御ゲート下の半導体領域のポテンシャル障壁の高さを変化させることが可能となる。

ＰＳＥＬは選択トランジスタのゲートに供給される駆動パルスを示している。ＰＲＥＳはリセットトランジスタのゲートに供給される駆動パルスを示している。ＰＴＸ１は第１電荷転送ゲートに供給される駆動パルスを示している。ＰＴＸＦＤは第２電荷転送ゲートに供給される駆動パルスを示している。ＯＦＤ１は第３電荷転送ゲートに供給される！駆動パルスを示している。ＰＴＳは、例えば列回路に配された信号保持部により光信号をサンプルホールドするための駆動パルスを示している。ＰＴＮは、例えば列回路に配された信号保持部によりノイズ信号をサンプルホールドするための駆動パルスを示している。カッコ内の数字は行数を示している。

図３に本発明に適用可能な撮像領域に対して供給される制御パルスの一例を示す。本図では、１行目、２行目の画素に供給される駆動パルスを示している。全てハイレベルで導通状態となる。

時刻Ｔ１以前は撮像面の全画素のＰＲＥＳ、ＰＯＦＤがハイレベルとなっており、増幅トランジスタのゲートに基準電圧が供給された状態となっている。図示されているその他の制御パルスはローレベルである。

時刻Ｔ１において撮像面の全画素のＰＴＸ１、ＰＴＸＦＤがローレベルからハイレベルへ遷移し、時刻Ｔ２において撮像面の全画素のＰＴＸ１、ＰＴＸＦＤ、ＰＯＦＤがハイレベルからローレベルへ遷移する。この動作により、光電変換部８及び信号保持部１０の電子がＯＦＤ領域もしくはＦＤ領域を介してリセットトランジスタ１７のドレインに排出される。そして時刻Ｔ２においてｎフレーム目の撮像の露光期間が開始する。図示されているように露光期間は撮像面全体において同一である。

時刻Ｔ３において、撮像面の全画素のＰＴＸ１がローレベルからハイレベルへ遷移し、時刻Ｔ４において撮像面の全画素のＰＴＸ１がハイレベルからローレベルへ遷移する。この動作により光電変換部８の電子が、撮像面の全画素一括で、信号保持部１０へ転送される。

時刻Ｔ５において撮像面の全画素のφＯＦＤがローレベルからハイレベルへ遷移し、光電変換部８に入射して生じた電子をＯＦＤ領域へ排出する。

次に時刻Ｔ６にＰＳＥＬ（１）がローレベルからハイレベルへ遷移し、同時にＰＲＥＳ（１）がハイレベルからローレベルへ遷移する。この動作により画素のノイズ信号が垂直信号線ＶＯＵＴに出力され得る状態となる。

時刻Ｔ７においてＰＴＮがローレベルからハイレベルへ遷移し、時刻Ｔ８においてＰＴＮがハイレベルからローレベルへ遷移する。この動作により列回路のノイズ信号保持部に１行目のノイズ信号が保持される。

時刻Ｔ９においてＰＴＸＦＤ（１）がローレベルからハイレベルへ遷移し。時刻Ｔ１０においてＰＴＸＦＤ（１）がハイレベルからローレベルへ遷移する。この動作により１行目の複数の画素において、信号保持部１０から増幅トランジスタＳＦのゲートへ電子が転送される。

時刻Ｔ１１においてＰＴＳがローレベルからハイレベルへ遷移し、時刻Ｔ１２においてＰＴＳがハイレベルからローレベルへ遷移する。この動作により列回路の光信号保持部に１行目の画素の光信号が保持される。その後、不図示の水平走査パルスを受けて、列回路で保持された信号が水平出力線へ出力される。

時刻Ｔ１３においてＰＳＥＬ（１）がハイレベルからローレベルへ遷移し。１行目の画素が選択状態から非選択状態となる。同時にＰＲＥＳ（１）がローレベルからハイレベルへ遷移する。期間Ｔ１４−Ｔ２１において１行目と同様に２行目の画素の信号が読み出される。

このような動作により、グローバル電子シャッタが可能となる。

次に図４に、本発明に適用可能な画素のポテンシャル図を示す。

図４（ａ）は、図３の期間Ｔ１−Ｔ２におけるポテンシャル状態を示す図である。図３で説明したように、期間Ｔ１−Ｔ２においては、ＰＴＸ１、ＰＸＦＤ、ＰＯＦＤがすべてハイレベルとなっている。つまりすべての電荷転送部において生じるポテンシャル障壁が低い状態となっている。光電変換部ＰＤで生じた電子はＯＦＤ領域１１２もしくはリセットトランジスタのドレイン（不図示）に排出され光電変換部ＰＤ、信号保持部ＭＥＭ１には電子が存在しない状態であることが好ましい。

この時の電子に対する好適なポテンシャル状態としては、光電変換部ＰＤが最も高いポテンシャルとなっている。更に、図示するように、光電変換部ＰＤから増幅素子の入力ノードＦＤまで順にポテンシャルが低くなっている状態が好ましい。

図４（ｂ）は、図３の期間Ｔ２−Ｔ３に対応するポテンシャル図である。第１電荷転送部ＴＸ１が非導通状態となり、図４（ａ）の場合に比べて、光電変換部ＰＤと信号保持部ＭＥＭ１との間のポテンシャル障壁の高さが高くなっている。そして図４（ｂ）では電子が光電変換部ＰＤで蓄積されている。

図４（ｃ）は、図３の期間Ｔ３−Ｔ４に対応するポテンシャル図である。光電変換部ＰＤで蓄積されていた電子が信号保持部ＭＥＭ１に転送される。光電変換部ＰＤの電子の転送効率を高めるためには、光電変換部ＰＤのポテンシャルよりも第１電荷転送部ＴＸ１の導通時のポテンシャル障壁が低くなっているとよい。更に、信号保持部ＭＥＭ１のポテンシャルが光電変換部ＰＤのポテンシャルよりも低い方が良い。制御ゲートが第１電荷転送部ＴＸ１と信号保持部ＭＥＭ１とで兼用されている場合には、第１電荷転送部ＴＸ１に導通パルスを供給すると、信号保持部ＭＥＭ１のポテンシャルも低くすることができる。

図４（ｄ）は、図３の期間Ｔ４−Ｔ５に対応するポテンシャル図である。光電変換部ＰＤの電子が信号保持部ＭＥＭ１に転送され、第１電荷転送部ＴＸ１が非導通状態となり、第１電荷転送部ＴＸ１にポテンシャル障壁が生じた状態である。信号保持部ＭＥＭ１での保持能力は第１電荷転送部ＴＸ１と第２電荷転送部ＴＸＦＤに生じるポテンシャル障壁の高さで決まる。したがって信号の飽和を高める意味ではポテンシャル障壁の高さはできるだけ高い方がよい。

図４（ｅ）は、期間Ｔ５―Ｔ９に対応する１行目の画素のポテンシャル図である。１行目の画素の信号保持部ＭＥＭ１で信号を保持しており、各画素行が選択されて垂直信号線に信号を読み出すまでの待機期間である。ＴＸＯＦＤが導通状態となっており光電変換部ＰＤで生じた電子がＯＦＤ領域に排出されている。またこのポテンシャルが維持される期間の長さは画素行によって異なる。また所定フレームの読み出し期間中に次フレームの露光期間を開始するには、ＴＸＯＦＤを非導通状態として光電変換部ＰＤでの信号の蓄積を開始すればよい。

図４（ｆ）は、期間Ｔ９−Ｔ１０に対応する１行目の画素のポテンシャル図である。１行目の画素の信号保持部ＭＥＭ１から増幅素子の入力ノードＦＤへ電子が転送されている状態である。信号保持部ＭＥＭ１の電子の転送効率を高めるためには、信号保持部ＭＥＭ１のポテンシャルよりも第２電荷転送部ＴＸＦＤの導通時のポテンシャル障壁の高さが低くなっているとよい。更に、増幅素子の入力ノードＦＤのポテンシャルが信号保持部のポテンシャルの高さよりも低い方が良い。

図４（ｇ）は、期間Ｔ１０−Ｔ１３に対応する１行目の画素のポテンシャル図である。増幅素子の入力ノードＦＤへ電子の転送が完了した時点でのポテンシャル図である。

このように画素の光電変換部ＰＤの出力ノードと増幅素子の入力ノードＦＤとの間に信号保持部を設けることでグローバル電子シャッタ動作を行なうことが可能となる。

本発明者らの検討によると、このような画素構成において、光電変換部から増幅素子の入力ノードまで信号電荷を転送する際に、転送時の電圧を大きく上昇させることなく、電荷の転送効率を高めることは難しいことが分かった。従来の信号保持部を有さない構成においては、電荷転送を行なう部分が光電変換部から増幅素子の入力ノードまでと１段しかなかった。しかしながら、光電変換部の出力ノードと増幅素子の入力ノードとの間の電気経路に信号保持部を新たに設けると、少なくとも２段の電荷転送部が必要となる。電荷の転送効率を高めるためには光電変換部、信号保持部、増幅素子の入力ノードおよびそれらの間の電荷転送部のポテンシャルの関係が重要となる。このポテンシャルの関係は半導体領域の不純物濃度により作りこまれるポテンシャル障壁の高さと、制御電極にバイアスを供給することにより制御されるポテンシャルの高さの両者を考えなくてはならない。本発明者らは、従来検討が不十分であった、光電変換部の出力ノードと増幅素子の入力ノードとの間に信号保持部を設けた構成における低電圧での高い電荷転送効率を実現するという新たな課題に対して鋭意検討することで本発明に至った。具体的には、信号電荷と同極性の第１導電型の第１半導体領域と、第２導電型の第２半導体領域とを有する光電変換部を有する。そして、信号保持部は、第１導電型の第３半導体領域と、第３半導体領域上部に絶縁膜を介して配された制御電極とを有している。そして光電変換部を構成する第２半導体領域は各々が異なる深さに配された複数の領域を有している。そして複数の領域は、第１半導体領域とＰＮ接合を構成する第１領域と、第１領域よりも深い位置に配された第２領域と、第１領域と前記第２領域との間に配された第３領域とを有する。そして、第１領域の不純物濃度ピークＰ１と第２領域の不純物濃度ピークＰ２と第３領域の不純物濃度ピークＰ３とが、Ｐ２＜Ｐ１＜Ｐ３を満たす。ここでの深さとは制御電極が配されている半導体基板の１主面を基準にした深さである。以下の実施例では、制御電極が配された側から光が入射するいわゆる表面入射型の例を説明する。しかしながら、制御電極が配された１主面とは別の主面から光が入射する、いわゆる裏面照射型にも適用可能である。裏面照射型の場合にも、制御電極が配された１主面を基準にした深さで各部材の深さの関係が定義されることは変わらない。

以下本発明を、具体的に実施例を挙げて詳細に説明する。以下の説明では信号電荷として電子を用いた場合に関して説明する。信号電荷としてホールを用いる場合には半導体領域の導電型を反対導電型にし、電圧の大小関係を反対にすればよい。

（実施例１）
図５に本実施例の撮像装置を撮像領域の上面図を示す。ここでは２行３列の計６画素を示しているが更に多数の画素が配されて撮像領域を構成していてもよい。

画素１００は、光電変換部１０１、第１電荷転送部１０２、信号保持部１０３、第２電荷転送部１０６を有している。更に画素は、ＦＤ領域１０７、リセットトランジスタ１０８、増幅トランジスタ１０９、選択トランジスタ１１０を有している。更に、画素１００は、第３電荷転送部１１１、オーバーフロードレイン領域（以下ＯＦＤ領域）１１２を有している。

図６に図５のＡ−Ａ´における断面図を示す。図５と同様の機能を有する部材には同様の符号を付し詳細な説明は省略する。

Ｎ型の半導体基板３００にＰ型の半導体領域３０１が配される。Ｐ型の半導体領域３０１は互いに異なる深さに配された複数の領域を有する。本例ではＰ型の半導体領域３０１は第１領域３０１Ａ〜第５領域３０１Ｅまで５つの領域を有している。本実施例においてはこれら第１領域３０１Ａ〜第５領域３０１Ｅが不純物濃度ピークを有している。そしてその不純物濃度ピークの関係に特徴がある。不純物濃度ピーク関係の詳細は図７において説明する。本例では第１領域３０１Ａ〜第５領域３０１Ｅは撮像領域全体にわたって延在させることができる。周辺回路領域においても同様に配してもよいが、周辺回路の特性を考慮して、撮像領域とは異なる不純物濃度プロファイルを有するＰ型半導体領域を配するのがよい。

Ｐ型の半導体領域３０１の一部とＰＮ接合を構成するように、Ｎ型の半導体領域３０２が配される。本例ではＰ型の半導体領域３０１を構成する複数の領域のうち、第１領域３０１Ａ及び第２領域３０１ＢとＰＮ接合を構成している。Ｎ型の半導体領域３０２の表面側にはＰ型の半導体領域３０３が配される。Ｐ型の半導体領域３０１、Ｎ型の半導体領域３０２、Ｐ型の半導体領域３０３によりいわゆる埋め込み型のフォトダイオードが構成されている。

光電変換部１０１で生じた電子は、第１チャネル３０４を移動し、信号保持部１０３を構成するＮ型の半導体領域３０５に到達する。Ｎ型の半導体領域３０５で保持された電子は、第２チャネル３０８を移動し、ＦＤ領域を構成するＮ型の半導体領域３０９へ到達する。また、光電変換部１０１の電子は、第４転送ゲート３１４を介して、ＯＦＤ領域を構成するＮ型の半導体領域３１０に排出可能となっている。

第１制御ゲート３１１は第１チャネル３０４及びＮ型の半導体領域３０５の上部に絶縁体を介して配されている。第１制御ゲート３１１は、第１電荷転送部１０２及び信号保持部１０３で兼用されている。

第１電荷転送部１０２は、第１チャネル３０４及び第１チャネル３０４上に絶縁膜を介して配された第１制御ゲート３１１の一部を含んで構成されている。

信号保持部１０３は、Ｎ型の半導体領域（第１半導体領域）３０５と、Ｎ型の半導体領域３０５とＰＮ接合を構成するＰ型の半導体領域（第２半導体領域）３０１を含む。本例ではＮ型の半導体領域３０５は第１領域３０１ＡとＰＮ接合を構成している。更に、信号保持部１０３は、絶縁膜を介してＮ型の半導体領域３０５上に配された第１制御ゲート３１１の一部を含んで構成されている。

第２制御ゲート３１３は第２チャネル３０８上部に絶縁膜を介して配されている。

第２電荷転送部１０６は、第２チャネル３０８と、第２制御ゲート３１３を含んで構成されている。遮光部材１１３は第１電荷転送部１０２及び信号保持部１０３の上部を覆っている。図７に本実施例の画素のポテンシャル図を示す。

図７（ａ）は光電変換部１０１に対応する部分の断面に対応するものであり、図６のＤ‐Ｄ´に対応する部分の不純物濃度を示している。図７（ｂ）は、図７（ａ）におけるポテンシャル図を示している。図７（ｃ）は信号保持部１０３に対応する部分の断面に対応するものであり、図６のＥ‐Ｅ´に対応する部分の不純物濃度を示している。図７（ｄ）は、図７（ｃ）におけるポテンシャル図を示している。

本実施例の不純物濃度の関係として重要なのは、第２領域３０１Ｂ、第３領域３０１Ｃ及び第５領域３０１Ｅの不純物濃度の関係である。もしくは、第１領域３０１Ａ、第３領域３０１Ｃ及び第５領域３０１Ｅの不純物濃度の関係である。第１領域３０１Ａの不純物濃度ピークをＰ１、第２領域３０１Ｂの不純物濃度ピークをＰ２、第３領域３０１Ｃの不純物濃度ピークをＰ３，第５領域３０１Ｅの不純物濃度ピークをＰ５とすると、
Ｄ３＜Ｄ２＜Ｄ５ （式１）もしくは、
Ｄ３＜Ｄ１＜Ｄ５ （式２）
の関係を満たしていることが重要である。より好ましくは、式１、式２の両者を満たしていることが好ましい。このような関係を満たすことで、光電変換部１０１から信号保持部１０３への電荷転送時の電圧を大きく上げることなく、電荷の転送効率を向上することが可能となる。このメカニズムについて説明する。

光電変換部１０１で生じた電子はＮ型半導体領域３０２に集まる。しかしながら一定以上の深さで発生した電子は一定の確率でＮ型の半導体基板３００へ移動したり、隣接する画素の光電変換部に移動する。電子がこのような挙動をとると画素の感度が低下する場合がある。隣接する光電変換部に移動するとノイズとなる。特に隣接する画素が異なる色に対応した画素である場合には混色となる。これに対して、第５領域３０１Ｅの不純物濃度を、第５領域３０１ＥよりもＮ型半導体領域３０２に近い領域に配された各領域の不純物濃度よりも高くすることで、電子に対するポテンシャル障壁として働き、Ｎ型の半導体領域３０２に電子を戻すことが可能となる。

戻された電子は第３領域３０１Ｃが第５領域３０１Ｅよりも低濃度の半導体領域であるため、これらの不純物濃度差により生じる電界により、Ｎ型の半導体領域３０２に集まりやすくなる。

そして、Ｎ型の半導体領域３０２に集まった電子を信号保持部１０３に転送する際に、Ｎ型の半導体領域３０２を空乏化することで転送（以下、空乏転送）を行なう。この時、Ｎ型の半導体領域３０２とＰＮ接合を構成する半導体領域の不純物濃度が低いと、空乏層が広がり、結果的に、Ｎ型の半導体領域３０２を空乏化するための電圧が上がってしまう。これに対して、Ｎ型の半導体領域３０２とＰＮ接合を構成する第１領域３０１Ａもしくは第２領域３０１Ｂの不純物濃度ピークが第３領域３０１Ｃの不純物濃度ピークよりも高い。空乏層が低濃度の第３領域３０１Ｃまで広がることを抑制し、結果として、空乏過電圧を上昇させることを抑制することができる。より好ましくは第１領域３０１Ａ及び第２領域３０１Ｂの不純物濃度ピークが第３領域３０１Ｃよりも高いことが好ましい。ただし、第１領域３０１Ａ及び第２領域３０１Ｂの不純物濃度ピークの高さを第５領域３０１Ｅの不純物濃度ピークよりも高くするのは好ましくない。これは第１領域３０１Ａ及び第２領域３０１Ｂが電子に対するポテンシャル障壁として働いてしまい、Ｎ型の半導体領域３０２に電子が集まりにくくなるためである。ここでは一般的に用いられるイオン注入により形成することを主眼に不純物濃度ピークの関係として説明した。しかしエピタキシャル成長などにより均一な不純物濃度の領域を形成できるのであれば、その均一の不純物濃度値の関係を上述の不純物濃度ピークの関係に置き換えて本発明を適用できる。

特に、本例のように、光電変換部の出力ノードと増幅素子の入力ノードとの間に信号保持部を有する場合には、転送時の電圧は上昇しやすい。その理由は、光電変換部から増幅素子の入力ノードまで電子に対するポテンシャルを段階的に低くするのが好ましく、段数が多いほど電荷転送部を構成する制御電極及び増幅素子の入力ノードに振幅の大きな制御パルスを供給する必要があるためである。

次に図７（ｃ）を用いて信号保持部ＭＥＭ１における不純物濃度の関係を説明し、それに対応するポテンシャル図を図７（ｄ）を用いて説明する。本例においては、Ｐ型の半導体領域３０２が光電変換部１０１から第１電荷転送部１０２を介し信号保持部まで延在している。信号保持部１０２を構成するＮ型の半導体領域３０５が光電変換部１０１を構成するＮ型の半導体領域３０２よりも浅い位置に配されている。この光電変換部と信号保持部とでＮ型の半導体領域の配された深さの違いが不純物濃度分布、ポテンシャル構造の違いとなる。

（実施例２）
図８に本実施例の撮像装置の撮像領域の上面図を示す。実施例１の構成と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。本実施例の実施例１と異なる点は信号保持部を構成するＮ型の半導体領域の下部の構造である。具体的にはＰ型の半導体領域１１４が追加されている。

図８に示すようにＰ型の半導体領域１１４は信号保持部に平面的に重なるように配されている。

図９に図８の線分Ｆ−Ｇ−Ｈにおける断面図を示す。実施例１と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。Ｐ型の半導体領域１１４が信号保持部を構成するＮ型の半導体領域３０５の下部に配されている。Ｐ型の半導体領域１１４はＮ型の半導体領域３０５とＰＮ接合を構成している。Ｐ型の半導体領域１１４は少なくとも第１領域３０１Ａの不純物濃度よりも高い。

図１０（ａ）に図９の断面Ｉ−Ｉ´における不純物濃度分布を、図１０（ｂ）にそのポテンシャル図を示す。図１０（ｃ）にＪ−Ｊ´における不純物濃度分布を、図１０（ｄ）にそのポテンシャル図を示す。

光電変換部１０１の不純物濃度、ポテンシャルは実施例１と同様の構成を用いることができるため詳細な説明は省略する。

図１０（ｃ）において点線で示しているのは実施例１の構成の場合の不純物濃度である。本実施例においてはＰ型の半導体領域１１４を配したことで、実施例１と比べてＮ型の半導体領域３０５とＰＮ接合を構成する部分のＰ型の不純物濃度が高くなる。したがって、Ｎ型の半導体領域３０５を空乏化して転送するための電圧を低くすることが可能となる。また、Ｐ型の半導体領域１１４は、第２領域３０１Ｂよりも浅い位置に配される。そして光電変換部１０１を構成するＮ型の半導体領域３０２と、信号保持部１０３を構成するＮ型の半導体領域３０５の不純物濃度を比較すると、Ｎ型の半導体領域３０５の不純物濃度の方が高い。そしてＰ型の半導体領域１１４は第２領域３０１Ｂに比べて、基板の浅い領域に配される。

図１０（ｄ）において点線で示しているのは実施例１の構成の場合のポテンシャル分布である。Ｐ型の半導体領域１１４を配することで、ポテンシャルの変化が急峻になっていることが分かる。

このような構成によれば、信号保持部での電荷保持能力を高くしつつ、信号保持部からの電荷転送時の電圧を低くすることができる。Ｐ型の半導体領域１１４の平面パターンは図示したものに限らず、Ｎ型の半導体領域３０５の下部の一部に配されていてもよい。

（実施例３）
図１１に本実施例の撮像装置の上面図を示す。実施例２の構成と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。

本実施例の実施例１，２との違いは、信号保持部を構成するＮ型の半導体領域３０５の下部に電荷排出のためのＮ型半導体領域を設けた点である。

図１１において１点鎖線で示した部分が本実施例で新たに追加したＮ型の半導体領域１１５である。本例では、Ｎ型の半導体領域１１５は、第１電荷転送部１０２、信号保持部１０３、第２電荷転送部１０６、ＦＤ１０７の下部に配されている。しかしこれに限るものではなく、他の画素トランジスタ下部に配されていてもよい。最も好ましくは、信号保持部下部及び電荷を排出可能な所定の電圧が供給されたＮ型の半導体領域まで連続的に配されているのがよい。このような構成であれば、信号保持部下に漏れ出た電子を容易に排出することができるためである。ただし光電変換部１０１を構成するＮ型の半導体領域３０２及び信号保持部を構成するＮ型の半導体領域３０５との間にはＰ型の半導体領域が配されるように配する必要がある。

図１２に本実施例の画素の断面図を示す。図１１の線分Ｋ−Ｌ−Ｍに対応する部分の断面を示している。上述の実施例と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。

図示するように信号保持部下に存在する電子は一定の確率で隣接する画素の信号保持部もしくは光電変換部に漏れ出る。このような電荷はノイズとなり、特に隣接する画素が異なる色に対応する画素の場合には混色になる。

これに対して本実施例のような構成とすることで、例えば、ＦＤを構成するＮ型の半導体領域３０９に電子を排出することが可能となる。排出先は上述したように、ＦＤに限るものではなく他のトランジスタのソースもしくはドレイン領域であってもよい。

図１３に図１２のＮ−Ｎ´及びＯ−Ｏ´に対応する部分の不純物濃度分布図、及びポテンシャル図を示す。

光電変換部１０１の不純物濃度、ポテンシャルは実施例１と同様の構成を用いることができるため詳細な説明は省略する。

図１３（ｃ）に示すように、信号保持部を構成するＮ型の半導体領域３０５の下部には、Ｐ型の半導体領域１１４が配され更にその下部にはＮ型の半導体領域３１８が配されている。Ｎ型の半導体領域３１８の不純物濃度はＰ型の半導体領域１１４の不純物濃度よりも低い。更にＮ型の半導体領域３１８の不純物濃度はＮ型の半導体領域３０５の不純物濃度よりも低い。

このような構成とすることで信号保持部から電荷を転送する際の電圧を低くしつつ、Ｐ型半導体領域１１４をＮ型半導体領域３０５と３１８との間のポテンシャル障壁として機能させることができる。

図１３（ｄ）において点線で示しているのは実施例１の構成の場合のポテンシャル図である。実施例１の構成と比較して、Ｎ型の半導体領域３１８を配することで、電子に対するポテンシャルが低い領域を信号保持部を構成するＮ型の半導体領域３０５下に設けることが可能となる。これにより信号保持部下に存在するノイズになり得る電荷を速やかに排出することが可能となる。

（撮像システムへの応用）
図１４に、上述の各実施形態の撮像装置を適用可能な撮像システムの一例を示す。

図１４において、１１０１は被写体の光学像を撮像装置１１０５に結像させるレンズ部で、レンズ駆動装置１１０２によってズーム制御、フォーカス制御、絞り制御などがおこなわれる。１１０３はメカニカルシャッタでシャッタ制御手段１１０４によって制御される。本発明の構成によればグローバル電子シャッタを行なうことができるためメカニカルシャッタは必ずしも必要ではない。ただしモードに応じて、グローバル電子シャッタとメカニカルシャッタとを切り替え可能なように構成してもよい。１１０５はレンズ部１１０１で結像された被写体を画像信号として取り込むための撮像装置、１１０６は撮像装置１１０５から出力される画像信号に各種の補正を行ったり、データを圧縮したりする撮像信号処理回路である。１１０７は撮像装置１１０５、撮像信号処理回路１１０６に、各種タイミング信号を出力する駆動手段であるタイミング発生回路である。１１０９は各種演算と撮像装置全体を制御する制御回路、１１０８は画像データを一時的に記憶する為のメモリ、１１１０は記録媒体に記録または読み出しを行うためのインターフェースである。１１１１は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、１１１２は各種情報や撮影画像を表示する表示部である。

次に、前述の構成における撮影時のデジタルカメラの動作について説明する。

メイン電源がオンされると、コントロール系の電源がオンし、更に撮像信号処理回路１１０６などの撮像系回路の電源がオンされる。

それから、レリーズボタン（図示せず）が押されると、撮像装置１１０５からのデータを元に測距演算を行い、測距結果に基づいて被写体までの距離の演算を制御回路１１０９で行う。その後、レンズ駆動装置１１０２によりレンズ部を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズ部を駆動し測距を行う。測距演算は、撮像素子からのデータで求める以外にも、測距専用装置（図示せず）で行っても良い。

そして、合焦が確認された後に撮影動作が開始する。撮影動作が終了すると、固体撮像素子１１０５から出力された画像信号は撮影信号処理回路１１０６で画像処理をされ、制御回路１１０９によりメモリに書き込まれる。撮影信号処理回路では、並べ替え処理、加算処理やその選択処理が行われる。メモリ１１０８に蓄積されたデータは、制御回路１１０９の制御により記録媒体制御Ｉ／Ｆ部１１１０を通り半導体メモリ等の着脱可能な記録媒体１１１１に記録される。

また、外部Ｉ／Ｆ部（図示せず）を通り直接コンピュータ等に入力して画像の加工を行っても良い。

１０１ 光電変換部
１０８ 増幅素子
１０３ 信号保持部

Claims (1)

1. 光電変換部と、前記光電変換部で生じた信号電荷に基づく信号を増幅する増幅素子と、前記光電変換部の出力ノードと前記増幅素子の入力ノードとの間の電気経路に配された、信号保持部と、前記光電変換部の出力ノードと前記信号保持部の入力ノードとの間の電気経路に配された、前記光電変換部の信号電荷を前記信号保持部に転送する電荷転送部とを有する画素を複数有する撮像装置であって、
   前記光電変換部は、
   信号電荷と同極性の第１導電型の第１半導体領域と、第２導電型の第２半導体領域とを有し、
   前記信号保持部は、
   第１導電型の第３半導体領域と、前記第３半導体領域上部に絶縁膜を介して配された制御電極とを有し、
   前記第２半導体領域は各々が異なる深さに配された複数の領域を有しており、前記複数の領域は、
   前記第１半導体領域とＰＮ接合を構成する第１領域と、前記第１領域よりも深い位置に配された第２領域と、前記第１領域と前記第２領域との間に配された第３領域とを有し、前記第１領域の不純物濃度ピークＰ１と前記第２領域の不純物濃度ピークＰ２と前記第３領域の不純物濃度ピークＰ３とが、
   Ｐ２＜Ｐ１＜Ｐ３
   を満たすことを特徴とする撮像装置。

Images