JP2013168598A - 半導体発光素子 - Google Patents

Abstract

【課題】発光分布を向上させた半導体発光素子を提供する。
【解決手段】半導体発光素子１０では、半導体積層体１５は、第１導電型の第１半導体層１２と、半導体発光層１３と、第２導電型の第２半導体層１４とが順に積層され、第１半導体層１２を露出するように一端側に切り欠き部１６と切り欠き部１６から他端側に延在する第１湾入部１７を有している。第１パッド電極１８は、切り欠き部１６に設けられている。第１細線電極１９は、第１パッド電極１８から第１湾入部１７に沿って延在している。透明導電膜２０は、第２半導体層１４上に設けられ、第１細線電極１９を囲うように配置された複数の線状の貫通孔２２ａ乃至貫通孔２２ｇを有している。第２パッド電極２１が前記透明導電膜上であって、前記他端側に設けられている。
【選択図】 図１

Description

本発明の実施形態は、半導体発光素子に関する。

従来、窒化物半導体発光素子では、窒化物半導体積層体上に形成された透明導電膜と、透明導電膜上に形成された上部細線電極と、窒化物半導体積層体の下部を露出させ、その露出部に上部細線電極に対応して形成された下部細線電極とを有し、窒化物半導体積層体に流れる電流の分布を均一化するするとともに、効率的に光を取り出せるように構成されているものがある。

透明導電膜が用いられるのは、窒化物半導体は導電率が比較的低い材料であるため、窒化物半導体積層体における電流の拡がりを改善し、且つ放射される光が電極材で遮蔽されるのを防止するためである。

上部細線電極および下部細線電極が用いられるのは、透明電極は光の吸収が無視できないためにその厚さが制限されるので、半導体発光素子のサイズが大きくなるほど電流の拡がりが難しくなるのを改善するためである。

この窒化物半導体発光素子では、上部細線電極から注入されたキャリアが透明導電膜で広げられ、下部細線電極から注入されたキャリアと発光層で再結合する。これにより、広い発光領域で、均一な発光が得られている。

然しながら、この窒化物半導体発光素子では、上部細線電極は半導体積層体から透明導電膜を通して外部に取り出される光を遮断するので、上部細線電極の面積が増えると、光出力の低下を招くという問題がある。

特開２００４−８７９３０号公報 特開２０１０−２０５９１０号公報

発光分布を向上させた半導体発光素子を提供することを目的とする。

一つの実施形態によれば、半導体発光素子では、半導体積層体は、第１導電型の第１半導体層と、半導体発光層と、第２導電型の第２半導体層とが順に積層され、前記第１半導体層を露出するように一端側に切り欠き部と前記切り欠き部から他端側に延在する第１湾入部を有している。第１パッド電極は、前記切り欠き部に設けられている。第１細線電極は、前記第１パッド電極から前記第１湾入部に沿って延在している。透明導電膜は、前記第２半導体層上に設けられ、前記第１細線電極を囲むように配置された複数の線状の貫通孔を有している。第２パッド電極は、前記透明導電膜上であって、前記他端側に設けられている。

実施形態１に係る半導体発光素子を示す図。 実施形態１に係る半導体発光素子の要部を示す断面図。 実施形態１に係る比較例の半導体発光素子を示す平面図。 実施形態１に係る半導体発光素子の電流の拡がりを比較例の半導体発光素子の電流の拡がりと対比して示す平面図。 実施形態１に係る半導体発光素子の製造工程を順に示す断面図。 実施形態１に係る半導体発光素子の製造工程を順に示す断面図。 実施形態２に係る半導体発光素子を示す平面図。 実施形態３に係る半導体発光素子を示す平面図。 実施形態３に係る別の半導体発光素子を示す平面図。 実施形態３に係る別の半導体発光素子を示す平面図。

以下、実施形態について図面を参照しながら説明する。

（実施形態１）
本実施形態に係る半導体発光素子について図１および図２を用いて説明する。図１は本実施形態の半導体発光素子を示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図、図２はその要部を示す断面図である。

本実施形態の半導体発光素子は、窒化物半導体を用いた青色ＬＥＤ（Light Emitting Diode）である。

図１および図２に示すように、本実施形態の半導体発光素子１０では、基板１１上に第１導電型の第１半導体層１２、半導体発光層１３および第２導電型の第２半導体層１４が順に積層された半導体積層体１５が設けられている。

第１半導体層１２は、例えば厚さが約３μｍのＧａＮ層３１と、ＧａＮ層３１上に設けられ、例えば厚さが約２μｍ、不純物濃度が約３Ｅ１８ｃｍ^−３のＮ型ＧａＮクラッド層３２を含んでいる。

ＧａＮ層３１は、半導体発光層１３を基板１１、例えばサファイア基板にエピタキシャル成長させるための下地単結晶層である。

半導体発光層１３は、例えば厚さが５ｎｍのＧａＮ障壁層と厚さが２．５ｎｍのＩｎＧａＮ井戸層とが交互に積層され、最上層がＩｎＧａＮ井戸層である多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造体である。

ＩｎＧａＮ井戸層（Ｉｎ_ｘＧａ_{（１−ｘ）}Ｎ層、０＜ｘ＜１）のＩｎ組成比ｘは、半導体積層体１５から取り出される光のピーク波長が、例えば約４５０ｎｍになるように０．１程度に設定されている。

第２半導体層１４は、例えば厚さが約１００ｎｍ、不純物濃度が約１Ｅ２０ｃｍ^−３のＰ型ＧａＮクラッド層３４と、Ｐ型ＧａＮクラッド層３４上に設けられ、例えば厚さが約１０ｎｍ、不純物濃度が約１Ｅ２１ｃｍ^−３のＰ型ＧａＮコンタクト層３５を含んでいる。

半導体積層体１５は、基板１１のエッジより距離Ｌ０、例えば約２０μｍだけ内側に設けられている。距離Ｌ０は、複数の半導体発光素子１０が形成されたサファイア基板をダイシングしてチップに分離する際に、半導体発光素子１０のダメージが避けられるだけの距離である。

半導体積層体１５は、第１半導体層１２のＮ型ＧａＮクラッド層３２の一部を露出するために、一端側（紙面の＋Ｘ方向側）に切り欠き部１６と、切り欠き部１６から他端側（紙面の−Ｘ方向側）に延在する第１湾入部１７を有している。

切り欠き部１６に露出した第１半導体層１２のＮ型ＧａＮクラッド層３２上に、第１パッド電極１８が設けられている。第１湾入部１７に露出した第１半導体層１２のＮ型ＧａＮクラッド層３２上に、第１パッド電極１８から第１湾入部１７に沿って延在する第１細線電極１９が設けられている。

第１パッド電極１８および第１細線電極１９は、例えばＮ型ＧａＮとオーミックコンタクトが可能なチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）の積層膜である。

第２半導体層１４のＰ型ＧａＮコンタクト層３５上に、半導体発光層１３から放出される光に対して透光性を有する透明導電膜２０が設けられている。透明導電膜２０は、例えば厚さが１００ｎｍ乃至２００ｎｍのＩＴＯ（Indium Tin Oxide）膜である。

透明導電膜２０は、半導体積層体１５の側面に沿って流れる表面電流を抑制するために、第２半導体層１４のエッジより距離Ｌ１、例えば１０μｍだけ内側に設けられている。距離Ｌ１は、半導体発光層１３に注入されるキャリアの拡散長（０．１μｍオーダ）の１０倍以上が好ましい。

透明導電膜２０上の他端側に第２パッド電極２１が設けられている。第２パッド電極２１は、例えばＰ型ＧａＮとオーミックコンタクトが可能な金（Ａｕ）膜である。

透明導電膜２０は、透明導電膜２０を貫通する線状（曲線状または直線状）の貫通孔２２ａ乃至線状の貫通孔２２ｇを有している。以後、線状の貫通孔を単に貫通孔とも称し、貫通孔２２ａ乃至貫通孔２２ｇを総称する場合は、単に貫通孔２２とも称する。

貫通孔２２ａ乃至貫通孔２２ｇは第１細線電極１９を囲むように、例えば馬蹄形状に配置されている。ここでは、貫通孔の配置はＡ−Ａ線に対して対称なので、−Ｙ方向側に配置されている貫通孔の符号は省略している。

貫通孔２２ａは第２パッド電極２１と第１細線電極１９の間を通り、第１パッド電極１８と第２パッド電極２１を結ぶ直線（Ａ−Ａ線）と交差するように配置されている。

貫通孔２２ａ、２２ｂ、２２ｃは、±Ｙ方向に弓なりに配置されている。貫通孔２２ｄ、２２ｅ、２２ｆ、２２ｇは、第１細線電極１９に略平行に配置されている。

貫通孔２２は、透明導電膜２０内を流れる電流を遮断するためのエアギャップなので、貫通孔２２の幅は狭ければ狭いほど好ましい。逆に、貫通孔２２の幅が広いほど、発光強度比が低下する。発光強度比が低下するのは、貫通孔２２の幅が広いほど、貫通孔２２の内側のキャリア密度が低下し、非発光再結合が増加するためである。

その結果、貫通孔２２が線状の暗部として視認されるようになり、発光パターンが不均一になる。ここで、発光強度比とは、貫通孔２２の外側の発光強度Ｉａと貫通孔２２の内側の発光強度Ｉｂとの比（Ｉｂ／Ｉａ）である。

貫通孔２２の幅と発光パターンの関係のシミュレーション結果の一例について説明する。例えば貫通孔２２の幅を１μｍから１０μｍとしたとき、発光強度比は０．９３から０．３２まで略単調に減少する。発光強度比を０．５以上確保するには、貫通孔２２の幅は６μｍ以下が望ましい。発光パターンの不均一に影響を及ぼさない程度にするには、貫通孔２２の幅は３μｍ以下が望ましい。

貫通孔２２ａ乃至貫通孔２２ｇの長さおよび隣接する貫通孔の間の距離は、所望の電流の拡がりが得られるように適宜設定される。

上述した半導体発光素子１０は、第１細線電極１９を囲むように配置された貫通孔２２ａ乃至貫通孔２２ｇを有する透明導電膜２０により、電流を拡げるとともに外部に取り出される光の遮蔽を無くして、均一に発光させ且つ光出力の低下を防止するように構成されている。

電流は第２パッド電極２１から貫通孔２２ａ乃至貫通孔２２ｇに沿って透明導電膜２０内を流れる。その際、電流は先々で隣接する貫通孔の間から第１細線電極１９側に分流する。分流する電流は、貫通孔の長さに応じて生じる貫通孔の両端の電位差、および隣接する貫通孔の間の距離に応じて定まる抵抗に依存する。

図３は比較例の半導体発光素子を示す図である。比較例の半導体発光素子とは、透明導電膜上に電流を拡げるための金属細線電極が設けられている半導体発光素子のことである。

図３に示すように比較例の半導体発光素子４０では、透明導電膜２０上に第２パッド電極２１から第１細線電極１９を囲むように馬蹄形状の細線電極４１が設けられている。細線電極４１は、第２パッド電極２１から±Ｙ方向に弓なりに延在する細線４１ａと、＋Ｘ方向に第１細線電極１９と略平行に延在する細線４１ｂを有している。

図４は本実施形態の半導体発光素子１０の電流の拡がりを比較例の半導体発光素子４０の電流の拡がりと対比して示す平面図である。始めに、比較例の半導体発光素子４０について説明する。

図４（ｂ）に示すように、比較例の半導体発光素子４０では、第１パッド電極１８および第２パッド電極２１を電源に接続すると、以下のように電流が流れる。

電流は第２パッド電極２１から透明導電膜２０上に設けられた細線電極４１を伝わって拡がり、透明導電膜２０に流れ込む。透明導電膜２０に流れ込んだ電流は、第１細線電極１９に面する透明導電膜２０のエッジまで拡がると、行き場がなくなるので、Ｐ型ＧａＮコンタクト層３５に流れ込む。

Ｐ型ＧａＮコンタクト層３５に流れ込んだ電流は、基板１１に垂直な方向にＰ型ＧａＮクラッド層３４および半導体発光層１３を通ってＮ型ＧａＮクラッド層３２に流れ込む。

Ｎ型ＧａＮクラッド層３２に流れ込んだ電流は、Ｎ型ＧａＮクラッド層３２に沿って第１細線電極１９に流れ込み、第１パッド電極１８に集電される。

従って、電流は、矢印で示すように平面視で、細線電極４１から第１細線電極１９に向かって集束する電流路４２のように広がる。

ちなみに、細線電極４１は、例えば厚さが１μｍの金としたとき、シート抵抗は約２Ｅ−２Ω／□である。透明導電膜２０は、例えば厚さが０．１７μｍのとき、シート抵抗は約１０Ω／□である。Ｐ型ＧａＮコンタクト層３５は、移動度を５ｃｍ^２／Ｖｓとしたとき、シート抵抗は約１Ｅ２Ω／□である。Ｐ型ＧａＮクラッド層３４は、Ｐ型ＧａＮコンタクト層３５に対して厚さが１０倍、不純物濃度が１／１０なので、そのジート抵抗はＰ型ＧａＮコンタクト層３５のシート抵抗と同程度である。Ｎ型ＧａＮクラッド層３２は、例えば移動度を２００ｃｍ^２／Ｖｓとしたとき、シート抵抗は約３５Ω／□である。

電流は略透明導電膜２０に沿って拡がり、Ｐ型ＧａＮコンタクト層３５、Ｐ型ＧａＮクラッド層３４等のＰ型ＧａＮ層に沿っての電流の広がりは無視することができる。Ｐ型ＧａＮコンタクト層３５から半導体発光層１３に基板１１に対して垂直な方向に電流が流れる。

一方、本実施形態の半導体発光素子１０では、第１パッド電極１８および第２パッド電極２１を電源に接続すると、以下のように電流が流れる。

貫通孔２２ａ乃至貫通孔２２ｇにより、透明導電膜２０の大部分が切れているため、電流は第２パッド電極２１から貫通孔２２ａ乃至貫通孔２２ｇに沿って透明導電膜２０内に拡がる。

貫通孔２２ａ乃至貫通孔２２ｇに沿って拡がる電流は、途中で隣接する貫通孔の間から次々に分流され、透明導電膜２０内を第１細線電極１９側に拡がる。電流が分流される割合は、貫通孔の長さおよび隣接する各貫通孔の間の抵抗により定まる。

分流された電流は、透明導電膜２０内を第１細線電極１９に面する透明導電膜２０のエッジまで拡がると、行き場がなくなるので、Ｐ型ＧａＮコンタクト層３５内に流れ込む。

Ｐ型ＧａＮコンタクト層３５に流れ込んだ電流は、基板１１に垂直な方向にＰ型ＧａＮクラッド層３４および半導体発光層１３を通ってＮ型ＧａＮクラッド層３２に流れ込む。

Ｎ型ＧａＮクラッド層３２に流れ込んだ電流は、Ｎ型ＧａＮクラッド層３２に沿って第１細線電極に流れ込み、第１パッド電極１８に集電される。

従って、電流は、矢印で示すように平面視で、隣接する貫通孔の間から第１細線電極１９に向かって集束する電流路４３のように拡がる。貫通孔の長さと、隣接する貫通孔の間の距離を調整することにより、比較例の半導体発光素子４０の電流路４２と略同様の電流路４３を得ることが可能である。

しかも、透明導電膜２０上に金属細線電極が無いので、半導体積層体１５から透明導電膜２０に入射した光は遮蔽されることなく、外部に取り出すことが可能である。

次に、半導体発光素子１０の製造方法について説明する。図５および図６は半導体発光素子１０の製造工程を順に示す断面図である。

図５（ａ）に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、基板１１に第１半導体層１２、半導体発光層１３、第２半導体層１４を順にエピタキシャル成長させて半導体積層体１５を形成する。半導体積層体１５の形成方法は周知であるが、以下簡単に説明する。

基板１１（Ｃ面サファイア基板）に前処理として、例えば有機洗浄、酸洗浄を施した後、ＭＯＣＶＤ装置の反応室内に収納する。次に、例えば窒素（Ｎ_２）ガスと水素（Ｈ_２）ガスの常圧混合ガス雰囲気中で、高周波加熱により、基板１１の温度を、例えば１１００℃まで昇温する。これにより、基板１１の表面が気相エッチングされ、表面に形成されている自然酸化膜が除去される。

次に、Ｎ_２ガスとＨ_２ガスの混合ガスをキャリアガスとし、プロセスガスとして、例えばアンモニア（ＮＨ_３）ガスと、トリメチルガリウム（ＴＭＧ：Tri-Methyl Gallium）ガスを供給し、厚さ３μｍのＧａＮ層３１を形成する。

次に、Ｎ型ドーパントとして、例えばシラン（ＳｉＨ_４）ガスを供給し、同様にして厚さ２μｍのＮ型ＧａＮクラッド層３２を形成する。

次に、ＮＨ_３ガスは供給し続けながらＴＭＧガスおよびＳｉＨ_４ガスの供給を停止し、基板１１の温度を１１００℃より低い温度、例えば８００℃まで降温し、８００℃で保持する。

次に、Ｎ_２ガスをキャリアガスとし、プロセスガスとして、例えばＮＨ_３ガスおよびＴＭＧガスを供給し、厚さ５ｎｍのＧａＮ障壁層を形成し、この中にトリメチルインジウム（ＴＭＩ：Tri-Methyl Indium）ガスを供給することにより、厚さ２．５ｎｍ、Ｉｎ組成比が０．１のＩｎＧａＮ井戸層を形成する。

次に、ＴＭＩガスの供給を断続することにより、ＧａＮ障壁層とＩｎＧａＮ井戸層の形成を、例えば７回繰返す。これにより、半導体発光層１３が得られる。

次に、ＴＭＧガス、ＮＨ_３ガスは供給し続けながらＴＭＩガスの供給を停止し、アンドープで厚さ５ｎｍのＧａＮキャップ層を形成する。

次に、ＮＨ_３ガスは供給し続けながらＴＭＧガスの供給を停止し、Ｎ_２ガス雰囲気中で、基板１１の温度を８００℃より高い温度、例えば１０３０℃まで昇温し、１０３０℃で保持する。

次に、Ｎ_２ガスとＨ_２ガスの混合ガスをキャリアガスとし、プロセスガスとしてＮＨ_３ガス、ＴＭＧガス、Ｐ型ドーパントとしてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）ガスを供給し、Ｍｇ濃度が１Ｅ２０ｃｍ^−３、厚さが１００ｎｍ程度のＰ型ＧａＮクラッド層３４を形成する。

次に、Ｃｐ２Ｍｇガスの供給を増やして、Ｍｇ濃度が１Ｅ２１ｃｍ^−３、厚さ１０ｎｍ程度のＰ型ＧａＮコンタクト層３５を形成する。

次に、ＮＨ_３ガスは供給し続けながらＴＭＧガスの供給を停止し、キャリアガスのみ引き続き供給し、基板１１を自然降温する。ＮＨ_３ガスの供給は、基板１１の温度が５００℃に達するまで継続する。これにより、基板１１に半導体積層体１５が形成される。

次に、図５（ｂ）に示すように、例えばスパッタリング法により、半導体積層体１５のＰ型ＧａＮコンタクト層３５上に厚さが約２００ｎｍのＩＴＯ膜（透明導電膜）２０を形成する。

ＩＴＯ膜２０とＰ型ＧａＮコンタクト層３５のオーミックコンタクトをとるために、熱処理を施す。熱処理は、例えば窒素中、もしくは窒素と酸素の混合雰囲気中で、温度４００乃至７５０℃程度、時間１乃至２０分程度が適当である。

次に、図５（ｃ）に示すように、フォトリソグラフィ法により、ＩＴＯ膜２０上に、図１に示す半導体積層体１５のサイズに等しいレジスト膜５１を形成する。レジスト膜５１をマスクとして、例えば塩素系ガスを用いたＲＩＥ（Reactive Ion Etching）法により、ＩＴＯ膜２０および半導体積層体１５を異方性エッチングして、基板１１を露出させる。これにより、図１に示すように、半導体積層体１５は、基板１１のエッジより距離Ｌ０だけ内側に形成される。

次に、図６（ａ）に示すように、レジスト膜５１を除去した後、フォトリソグラフィ法により、ＩＴＯ膜２０上に、切り欠き部１６および第１湾入部１７に対応する開口を有するレジスト膜５２を形成する。

レジスト膜５２をマスクとして、例えば塩素系ガスを用いたＲＩＥ法により、ＩＴＯ膜２０および半導体積層体１５を、第１半導体層１２が露出するまで異方性エッチングする。これにより、切り欠き部１６および第１湾入部１７が形成される。

次に、図６（ｂ）に示すように、レジスト膜５２を除去した後、フォトリソグラフィ法により、ＩＴＯ膜２０上に、貫通孔２２ａ乃至貫通孔２２ｇに対応する開口５３ａを有するレジスト膜５３を形成する。

次に、レジスト膜５３をマスクとして、例えば王水系エッチャントを用いてＩＴＯ膜２０を等方性エッチングする。これにより、ＩＴＯ膜２０に貫通孔２２ａ乃至貫通孔２２ｇが形成される。

同時に、ＩＴＯ膜２０の側面がサイドエッチングされる。これにより、図１に示すように、ＩＴＯ膜２０は、第２半導体層１４のエッジより距離Ｌ１だけ内側に形成される。

次に、レジスト膜５３を除去した後、切り欠き部１６および第１湾入部１７に、第１パッド電極１８および第１細線電極１９を形成する。ＩＴＯ膜２０上に第２パッド電極２１を形成する。これにより、図１に示す半導体発光素子１０が得られる。

以上説明したように、本実施形態の半導体発光素子１０では、透明導電膜２０は第１細線電極１９を囲うように配置された線状の貫通孔２２ａ乃至貫通孔２２ｇを有している。

その結果、貫通孔２２ａ乃至貫通孔２２ｇの長さおよび隣接する貫通孔の間の距離に応じて半導体積層体１５に流れる電流を拡げることができる。従って、発光分布を向上させた半導体発光素子が得られる。

更に、透明導電膜２０上に半導体積層体１５から透明導電膜２０に入射した光を遮蔽する金属細線電極が無いので、半導体発光素子１０の光出力の低下を防止することができる。

ここでは、貫通孔２２ａ乃至貫通孔２２ｇが馬蹄形状に配置されている場合について説明したが、特に限定されず、矩形状に配置されていても構わない。第１および第２パッド電極１８、２１間の距離、第１細線電極１９の長さ等に応じて所望の電流拡がりが得られるように適宜配置することができる。

透明導電膜２０が貫通孔２２ａ乃至貫通孔２２ｇを有する場合について説明したが、貫通孔の数には特に制限はなく、所望の電流拡がりが得られるように適宜定めることができる。

貫通孔２２ａは、第１および第２パッド電極１８、２１を結ぶ線（Ａ−Ａ線）と交差している場合について説明したが、一端部が第１および第２パッド電極１８、２１を結ぶ線を挟んで対向する一対の貫通孔２２ａを構成するように分割されていてもよい。

これにより、第２パッド電極２１と第１細線電極１９の間を直線的に流れる電流路が追加される。対向する一対の貫通孔２２ａの距離は、電流路４３が電流路４２により近づくように適宜調整する。

第１および第２パッド電極１８、２１が半導体積層体１５の一辺と平行または直交する方向に沿って配置されている場合について説明したが、対角方向に沿って配置されていても構わない。

（実施形態２）
実施形態２に係る半導体発光素子について、図７を用いて説明する。図７は本実施形態の半導体発光素子を示す平面図である。本実施形態において、上記実施形態１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施形態が実施形態１と異なる点は、第１細線電極から分岐した第２細線電極を有することにある。

即ち、図７に示すように、本実施形態の半導体発光素子６０では、半導体積層体１５は、第１湾入部１７から分岐した第２湾入部６１を有している。第２湾入部６１は、第１湾入部１７の途中から＋Ｙ方向に分岐し、更にその先で−Ｙ方向に分岐している。

第１細線電極１９から第２湾入部６１に沿って第２細線電極６２が設けられている。透明導電膜２０は、第２細線電極６２に沿って、第２パッド電極２１側に配置された線状の貫通孔６３ａ、６３ｂを有している。

貫通孔６３ａ、６３ｂの長さおよびその間の距離は、電流がより均一に拡がって第２細線電極６２に集電されるように適宜定めることができる。

以上説明したように、本実施形態の半導体発光素子６０では、第１細線電極１９から分岐した第２細線電極６２が設けられ、透明導電膜２０は第２細線電極６２に沿った貫通孔６３ａ、６３ｂを有している。これにより、半導体発光素子６０をより均一に発光させることができる利点がある。

半導体発光素子のサイズが大きくなるほど、透明導電膜２０のシート抵抗の高さに起因して、電流を半導体発光素子の周辺まで均一に拡げることが難しくなる。本実施形態の半導体発光素子６０は、チップサイズが比較的大きい場合に適した構造である。

ここでは、第２細線電極６２は第１細線電極１９の途中から分岐している場合について説明したが、更に第１細線電極１９の先端で曲折していても構わない。

貫通孔６３ａ、６３ｂが第２細線電極６２に沿って第２パッド電極２１側に配置されている場合について説明したが、特にこれに限定されない。更に複数の貫通孔が、第２細線電極６２を囲むように配置されていてもよい。

第２細線電極６２の形状および配置、貫通孔６３ａ、６３ｂの形状および配置は、それぞれ所望の電流拡がりが得られるように適宜定めることができる。

（実施形態３）
実施形態３に係る半導体発光素子について、図８を用いて説明する。図８は本実施形態の半導体発光素子を示す平面図である。本実施形態において、上記実施形態１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施形態が実施形態１と異なる点は、第１細線電極が設けられていないことにある。

即ち、図８に示すように、本実施形態の半導体発光素子７０は、半導体積層体１５に第１細線電極を設けずに、第１および第２パッド電極１８、２１をＸ方向に直接対向配置している。

透明導電膜２０は、貫通孔２２ａ、２２ｂ、２２ｃを有している。貫通孔２２ａ、２２ｂ、２２ｃは、第１および第２パッド電極１８、２１の略中間を通り、第１パッド電極１８が設けられている一端側と第２パッド電極２１が設けられている他端側を仕切るように配置されている。

貫通孔２２ａ、２２ｂ、２２ｃは、第１パッド電極１８を囲むように弓なりに配置されている。貫通孔２２ｃの端部は半導体積層体１５の外周より内側にある。

第１パッド電極１８および第２パッド電極２１を電源に接続すると、以下のように電流が流れる。

電流は第２パッド電極２１から貫通孔２２ａ、２２ｂ、２２ｃに沿って透明導電膜２０内に拡がり、途中で隣接する貫通孔の間から分流し、透明導電膜２０内を第１パッド電極１８側に拡がる。電流が分流される割合は、各貫通孔の長さおよび隣接する各貫通孔の間の抵抗により定まる。

分流された電流は、透明導電膜２０内を第１パッド電極１８に面する透明導電膜２０のエッジまで拡がると、行き場がなくなるので、Ｐ型ＧａＮコンタクト層３５内に流れ込む。

Ｐ型ＧａＮコンタクト層３５に流れ込んだ電流は、基板１１に垂直な方向にＰ型ＧａＮクラッド層３４および半導体発光層１３を通ってＮ型ＧａＮクラッド層３２に流れ込む。

Ｎ型ＧａＮクラッド層３２に流れ込んだ電流は、Ｎ型ＧａＮクラッド層３２に沿って第１細線電極に流れ込み、第１パッド電極１８に集電される。

従って、電流は、矢印で示すように平面視で、隣接する貫通孔の間から第１パッド電極１８に向かって集束する電流路７２に沿って拡がる。

所望の電流拡がりが得られるように貫通孔２２ａ、２２ｂ、２２ｃの長さと、隣接する貫通孔の間の距離を適宜調整する。

以上説明したように、本実施形態の半導体発光素子７０では、半導体発光素子１５に第１細線電極を設けずに、第１および第２パッド電極１８、２１を直接対向配置している。貫通孔２２ａ、２２ｂ、２２ｃは、第１および第２パッド電極１８、２１の略中間を通り第１パッド電極１８を囲むように弓なりに配置されている。

本実施形態の半導体発光素子７０は、チップサイズが比較的小さい場合に適した構造である。

図９および図１０は本実施形態に係る別の半導体発光素子を示す平面図である。図９に示すように、半導体発光素子８０では、貫通孔２２ａは、一端部が第１および第２パッド電極１８、２１を結ぶ線を挟んで対向する一対の貫通孔２２ａを構成するように分割されている。

これにより、電流路７２に、第２パッド電極２１から第１パッド電極１８に向かって直線的に流れる電流路８２が追加される。対向する一対の貫通孔２２ａ間の距離は、より電流拡がりの均一性が高まるように適宜定めることができる。

図１０に示すように、半導体発光素子９０では、貫通孔２２ａは、一端部が第１および第２パッド電極１８、２１を結ぶ線と交差して、オーバラップする一対の貫通孔２２ａを構成するように分割されている。

これにより、電流路７２に、オーバラップ部９２でうねりながら第２パッド電極２１から第１パッド電極１８に向かって流れる電流路９３が追加される。

オーバラップ部９２の抵抗は、オーバラップ部９２の長さと幅に応じて定まる。従って、電流路９３に流れる電流の調整が容易になる利点がある。

以上、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

なお、以下の付記に記載されているような構成が考えられる。
（付記１） 前記複数の線状の貫通孔は、前記第１パッド電極および前記第２パッド電極を結ぶ直線と交差する線状の貫通孔を含む請求項１または請求項３に記載の半導体発光素子。

（付記２） 前記複数の線状の貫通孔は、一端部が前記第１パッド電極および前記第２パッド電極を結ぶ直線を挟んで対向する一対の線状の貫通孔を含む請求項１または請求項３に記載の半導体発光素子。

（付記３） 前記複数の線状の貫通孔は、前記第２パッド電極側または前記第２細線電極を囲むように配置されている請求項２に記載の半導体発光素子。

（付記４） 前記複数の線状の貫通孔は、一端部が前記第１パッド電極および前記第２パッド電極を結ぶ直線と交差して、オーバラップする一対の線状の貫通孔を含む請求項３に記載の半導体発光素子。

（付記５） 前記半導体積層体は、窒化物半導体積層体である請求項１または請求項３に記載の半導体発光素子。

（付記６） 前記第１半導体層はＮ型ＧａＮクラッド層を含み、前記第２半導体層はＰ型ＧａＮクラッド層およびＰ型ＧａＮコンタクト層を含む請求項１または請求項３に記載半導体発光素子。

（付記７） 前記半導体発光層は、Ｉｎ_ｘ１Ｇａ_ｙ１Ａｌ_{（１−ｘ１−ｙ１）}Ｎ井戸層（０＜ｘ１＜１、０＜ｙ１≦１）と、Ｉｎ_ｘ２Ｇａ_ｙ２Ａｌ_{（１−ｘ２−ｙ２）}Ｎ障壁層（０≦ｘ２＜ｘ１＜１、０＜ｙ１＜ｙ２≦１）が交互に積層された多重量子井戸である請求項１または請求項３に記載の半導体発光素子。

１０、４０、６０、７０、８０、９０ 半導体発光素子
１１ 基板
１２ 第１半導体層
１３ 半導体発光層
１４ 第２半導体層
１５ 半導体積層体
１６ 切り欠き部
１７ 第１湾入部
１８ 第１パッド電極
１９ 第１細線電極
２０ 透明導電膜
２１ 第２パッド電極
２２ａ、２２ｂ、２２ｃ、２２ｄ、２２ｅ、２２ｆ、２２ｇ、６３ａ、６３ｂ 貫通孔
３１ ＧａＮ層
３２ Ｎ型ＧａＮクラッド層
３４ Ｐ型ＧａＮクラッド層
３５ Ｐ型ＧａＮコンタクト層
４１ 細線電極
４１ａ、４１ｂ 細線
４２、４３、７２、８２、９３ 電流路
５１、５２、５３ レジスト膜
５３ａ 開口
６１ 第２湾入部
６２ 第２細線電極
９２ オーバラップ部

Claims (6)

1. 第１導電型の第１半導体層と、半導体発光層と、第２導電型の第２半導体層とが順に積層され、前記第１半導体層を露出するように一端側に切り欠き部と前記切り欠き部から他端側に延在する第１湾入部を有する半導体積層体と、
   前記切り欠き部に設けられた第１パッド電極と、
   前記第１パッド電極から前記第１湾入部に沿って延在する第１細線電極と、
   前記第２半導体層上に設けられ、前記第１細線電極を囲むように配置された複数の線状の貫通孔を有する透明導電膜と、
   前記透明導電膜上であって、前記他端側に設けられた第２パッド電極と、
   を具備することを特徴とする半導体発光素子。
2. 前記第１細線電極から、前記第１湾入部から分岐または曲折した第２湾入部に沿って延材する第２細線電極を具備し、
   前記透明導電膜は、前記第２細線電極に沿って配置された複数の線状の貫通孔を有することを特徴とする特徴とする請求項１に記載の半導体発光素子。
3. 第１導電型の第１半導体層と、半導体発光層と、第２導電型の第２半導体層が順に積層され、前記第１半導体層を露出するように一端側に設けられた切り欠き部を有する半導体積層体と、
   前記切り欠き部に設けられた第１パッド電極と、
   前記第２半導体層上に設けられ、端部が前記半導体積層体の外周より内側にあって前記一端側と他端側を仕切るように配置された複数の線状の貫通孔を有する透明導電膜と、
   前記透明導電膜上であって、前記他端側に設けられた第２パッド電極と、
   を具備することを特徴とする半導体発光素子。
4. 前記線状の貫通孔の幅は、６μｍ以下であることを特徴とする請求項１、２、３のいずれか１項に記載の半導体発光素子。
5. 平面視で、電流は前記第１パッド電極から前記複数の線状の貫通孔に沿って流れながら、隣接する前記線状の貫通孔の間から分流して前記第１細線電極または前記第２パッド電極に集電されることを特徴とする請求項１または請求項３に記載の半導体発光素子。
6. 前記第１パッド電極および前記第２パッド電極は、平面視で前記半導体積層体の一辺と平行な方向または直交する方向、あるいは対角方向のいずれかに沿って配置されていることを特徴とする請求項１または請求項３に記載の半導体発光素子。

Images