JP2013153585A

JP2013153585A - Dc-dc converter

Info

Publication number: JP2013153585A
Application number: JP2012012770A
Authority: JP
Inventors: Kosuke Hayakawa; 耕亮早川
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2012-01-25
Filing date: 2012-01-25
Publication date: 2013-08-08

Abstract

PROBLEM TO BE SOLVED: To provide a DC-DC converter capable of stably outputting an output voltage even when a variation occurs in an input voltage in switching a control circuit to be operated to a PWM signal control circuit.SOLUTION: The DC-DC converter includes: a voltage converter that outputs an output voltage for driving a load by inputting an input voltage; a control circuit that drives the voltage converter when the load is a light load; and a PWM signal generation circuit that generates a PWM signal and drives the voltage converter with the PWM signal when the load is a heavy load. The DC-DC converter makes the duty of the PWM signal track the input voltage.

Description

本発明は、ＤＣ−ＤＣコンバータに関する。 The present invention relates to a DC-DC converter.

携帯電話やパソコンなどの電子機器は、リチウムイオン電池などの２次電池から電圧が供給される。２次電池は、その残量や負荷状況によって、出力電圧が変動する。例えば、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）やＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）などのプロセッサは、単位時間あたりの命令処理数ＭＩＰＳ（ＭｉｌｌｉｏｎＩｎｓｔｒｕｃｔｉｏｎＰｅｒＳｅｃｏｎｄ）によって、消費電力が変動する。つまり、プロセッサの電源を２次電池などから直接供給を行うと、負荷変動により電源電圧が変動する。そこで、プロセッサなどの分野では、安定した電力供給が重要な課題となる。 Electronic devices such as mobile phones and personal computers are supplied with voltage from secondary batteries such as lithium ion batteries. The output voltage of the secondary battery varies depending on the remaining amount and load conditions. For example, the power consumption of a processor such as a CPU (Central Processing Unit) or a DSP (Digital Signal Processor) varies depending on the instruction processing number MIPS (Million Instruction Per Second) per unit time. That is, when the processor power is directly supplied from a secondary battery or the like, the power supply voltage fluctuates due to load fluctuations. Therefore, stable power supply is an important issue in the field of processors and the like.

２次電池の電圧を安定した電圧に変換する回路として、ＤＣ−ＤＣコンバータが知られている。 A DC-DC converter is known as a circuit that converts the voltage of the secondary battery into a stable voltage.

ＤＣ−ＤＣコンバータは、入力電圧を出力電圧に変換するドライバの駆動信号を生成する制御回路としてＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）信号生成回路を使用するもの、ＰＦＭ（ＰｕｌｓｅＦｒｅｑｕｅｎｃｙＭｏｄｕｌａｔｉｏｎ）信号生成回路を使用するものが知られている。 The DC-DC converter uses a PWM (Pulse Width Modulation) signal generation circuit as a control circuit for generating a driver drive signal that converts an input voltage into an output voltage, and uses a PFM (Pulse Frequency Modulation) signal generation circuit. Things are known.

ＰＷＭ信号生成回路は、出力電圧に応じたデューティ（パルスの周期とパルスのハイレベルの期間との比）のＰＷＭ信号をドライバに出力する。ＰＷＭ信号生成回路を使用したＤＣ−ＤＣコンバータは、負荷への電流供給能力が高いが、ＰＷＭ信号生成回路自身の消費電力が大きいので、ＤＣ−ＤＣコンバータ全体の消費電力が大きくなることが知られている。 The PWM signal generation circuit outputs a PWM signal having a duty (ratio between a pulse period and a pulse high level period) according to the output voltage to the driver. A DC-DC converter using a PWM signal generation circuit has a high current supply capability to a load, but since the power consumption of the PWM signal generation circuit itself is large, it is known that the power consumption of the entire DC-DC converter increases. ing.

一方、ＰＦＭ信号生成回路は、出力電圧に応じたパルス数のＰＦＭ信号をドライバに出力する。ＰＦＭ信号生成回路を使用したＤＣ−ＤＣコンバータは、負荷への電流供給能力が低いが、ＰＦＭ信号生成回路自身の消費電力が小さいので、ＤＣ−ＤＣコンバータ全体の消費電力が小さいことが知られている。 On the other hand, the PFM signal generation circuit outputs a PFM signal having the number of pulses corresponding to the output voltage to the driver. A DC-DC converter using a PFM signal generation circuit has a low current supply capability to a load, but since the power consumption of the PFM signal generation circuit itself is small, it is known that the power consumption of the entire DC-DC converter is small. Yes.

また、負荷への電流供給能力を維持しながら、ＤＣ−ＤＣコンバータの消費電力を低減するために、負荷の軽重に応じて、動作させる制御回路をＰＷＭ信号生成回路とＰＦＭ信号生成回路とで切り替えるＤＣ−ＤＣコンバータが知られている（例えば、特許文献１参照）。 Further, in order to reduce the power consumption of the DC-DC converter while maintaining the current supply capability to the load, the control circuit to be operated is switched between the PWM signal generation circuit and the PFM signal generation circuit according to the load weight. A DC-DC converter is known (see, for example, Patent Document 1).

図７は、特許文献１に記載のＤＣ−ＤＣコンバータを示す図である。
従来のＤＣ−ＤＣコンバータ７００は、所望の出力電圧Ｖｏｕｔからの誤差に応じた誤差電圧Ｖｅｒｒｏｒを生成する誤差増幅器７１１とコンパレータ７１３とでＰＦＭ信号生成回路を構成し、誤差増幅器７１１とクランプ回路７１９と波形生成回路７１４とコンパレータ７１２とでＰＷＭ信号生成回路を構成している。 FIG. 7 is a diagram showing a DC-DC converter described in Patent Document 1. As shown in FIG.
In the conventional DC-DC converter 700, a PFM signal generation circuit is configured by an error amplifier 711 and a comparator 713 that generate an error voltage Verror corresponding to an error from a desired output voltage Vout. The waveform generation circuit 714 and the comparator 712 constitute a PWM signal generation circuit.

従来のＤＣ−ＤＣコンバータ７００は、出力電圧が駆動する負荷が所定値よりも小さい軽負荷時には、ＰＦＭ信号をドライバ７１８ａと７１８ｂに与えて、スイッチＳＷ１とＳＷ２を駆動し、出力電圧が駆動する負荷が所定値よりも大きい重負荷時には、ＰＷＭ信号をドライバ７１８ａと７１８ｂに与えてスイッチＳＷ１とＳＷ２を駆動することにより、負荷への電流供給能力を維持しながら、消費電力を低減している。 In the conventional DC-DC converter 700, when the load driven by the output voltage is lighter than a predetermined value, the PFM signal is supplied to the drivers 718a and 718b to drive the switches SW1 and SW2, and the load driven by the output voltage. When the load is larger than a predetermined value, the PWM signal is supplied to the drivers 718a and 718b to drive the switches SW1 and SW2, thereby reducing the power consumption while maintaining the current supply capability to the load.

また、従来のＤＣ−ＤＣコンバータ７００は、ＰＦＭ信号によりドライバを駆動するＰＦＭ制御期間中に、負荷が重くなり所定値に近づいていくと、クランプ回路７１９がＰＷＭ信号のデューティを決めるための誤差電圧Ｖｅｒｒｏｒを一定の基準電圧Ｖｒｅｆ３に設定する。 Further, the conventional DC-DC converter 700 has an error voltage for the clamp circuit 719 to determine the duty of the PWM signal when the load becomes heavy and approaches a predetermined value during the PFM control period in which the driver is driven by the PFM signal. The Error is set to a constant reference voltage Vref3.

基準電圧Ｖｒｅｆ３は、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔの各値に変動がない代表値であるときのＰＷＭ信号のデューティに応じた電圧である。 The reference voltage Vref3 is a voltage according to the duty of the PWM signal when the values of the input voltage Vin and the output voltage Vout are representative values that do not vary.

図８は、図７に記載されたクランプ回路７１９の詳細な回路図である。
負荷が重くなり所定値に近づいていくと、出力電圧Ｖｏｕｔは低くなり、抵抗Ｒ１、Ｒ２とで構成される抵抗分割回路の分圧電圧は低くなる。分圧電圧が低くなると、誤差電圧Ｖｅｒｒｏｒも低くなる。そして、ＰＦＭ制御期間中に安定した出力電圧Ｖｏｕｔに応じた基準電圧Ｖｒｅｆ２より誤差電圧Ｖｅｒｒｏｒが低くなり、さらに、基準電圧Ｖｒｅｆ２よりも低い基準電圧Ｖｒｅｆ３より低くなると、コンパレータ８０１は、Ｌｏｗ信号をＰチャネルＭＯＳトランジスタＱ１に出力して、ＰチャネルＭＯＳトランジスタＱ１はオンする。そして、コンパレータ８０１と、ＰチャネルＭＯＳトランジスタＱ１とでフィードバックループが形成され、誤差増幅器７１１の出力端子は、Ｖｒｅｆ３に設定される。 FIG. 8 is a detailed circuit diagram of the clamp circuit 719 described in FIG.
As the load becomes heavier and approaches a predetermined value, the output voltage Vout becomes lower and the divided voltage of the resistance dividing circuit constituted by the resistors R1 and R2 becomes lower. As the divided voltage decreases, the error voltage Verror also decreases. Then, when the error voltage Verror becomes lower than the reference voltage Vref2 corresponding to the stable output voltage Vout during the PFM control period, and further becomes lower than the reference voltage Vref3 lower than the reference voltage Vref2, the comparator 801 sends the Low signal to the P channel. The output to the MOS transistor Q1 turns on the P-channel MOS transistor Q1. The comparator 801 and the P-channel MOS transistor Q1 form a feedback loop, and the output terminal of the error amplifier 711 is set to Vref3.

図９（ａ）は、従来のＤＣ−ＤＣコンバータ７００の動作を説明するためのタイミングチャートであり、入力電圧に変動がない場合のタイミングチャートである。 FIG. 9A is a timing chart for explaining the operation of the conventional DC-DC converter 700, and is a timing chart when there is no fluctuation in the input voltage.

ＰＦＭ制御期間中は、波形生成回路７１４とコンパレータ７１２は、停止しており、負荷が軽負荷から重負荷に変化した場合、制御信号ＣＮＴの極性が反転することによりＰＦＭ信号生成回路からＰＷＭ信号生成回路に切り替わり、その後誤差増幅器７１１が出力する誤差電圧Ｖｅｒｒｏｒと比較される三角波ＲＡＭＰとＰＷＭ信号Ｐｐｗｍが生成される。 During the PFM control period, the waveform generation circuit 714 and the comparator 712 are stopped. When the load changes from a light load to a heavy load, the polarity of the control signal CNT is inverted, and the PWM signal is generated from the PFM signal generation circuit. The circuit is switched to a triangular wave RAMP and a PWM signal Ppwm which are compared with the error voltage Verror output from the error amplifier 711.

また、ＰＦＭ制御期間中に、ＰＷＭ信号Ｐｐｗｍのデューティを決めるための誤差電圧Ｖｅｒｒｏｒを入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔが代表値であるときのＰＷＭ信号のデューティに応じた基準電圧Ｖｒｅｆ３に予め設定しておくことにより、ＰＦＭ制御期間からＰＷＭ信号によりドライバを駆動するＰＷＭ制御期間へ切り替わった直後のＰＷＭ信号Ｐｐｗｍのデューティを安定させ、出力電圧の変動を低減させている。 In addition, during the PFM control period, the error voltage Verror for determining the duty of the PWM signal Ppwm is set in advance to the reference voltage Vref3 corresponding to the duty of the PWM signal when the input voltage Vin and the output voltage Vout are representative values. Thus, the duty of the PWM signal Ppwm immediately after switching from the PFM control period to the PWM control period for driving the driver by the PWM signal is stabilized, and the fluctuation of the output voltage is reduced.

そして、ＰＷＭ制御期間中では、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔが一定であるので、誤差電圧Ｖｅｒｒｏｒは、基準電圧Ｖｒｅｆ３に維持され、基準電圧Ｖｒｅｆ３に応じたデューティのＰＷＭ信号Ｐｐｗｍが維持される。 Since the input voltage Vin and the output voltage Vout are constant during the PWM control period, the error voltage Vererror is maintained at the reference voltage Vref3, and the PWM signal Ppwm having a duty corresponding to the reference voltage Vref3 is maintained.

特開２０１０−００４６５３号公報JP 2010-004653 A

しかしながら、従来のＤＣ−ＤＣコンバータは、入力電圧に変動が生じた場合、動作させる制御回路をＰＦＭ信号生成回路からＰＷＭ信号生成回路に切り替えた後に、出力電圧に変動が生じるという問題がある。 However, when the input voltage fluctuates, the conventional DC-DC converter has a problem that the output voltage fluctuates after switching the control circuit to be operated from the PFM signal generation circuit to the PWM signal generation circuit.

図９（ｂ）は、入力電圧に変動があり、入力電圧が低い場合のタイミングチャートである。
図９（ｂ）に示すように、ＰＦＭ制御期間中に、誤差電圧Ｖｅｒｒｏｒは基準電圧Ｖｒｅｆ３に設定されているため、制御信号ＣＮＴによりＰＦＭ制御期間からＰＷＭ信号制御期間に切り替わった直後に、ＰＷＭ信号Ｐｐｗｍのデューティは入力電圧Ｖｉｎが代表値であるときのデューティとなり、出力電圧Ｖｏｕｔが低くなる。 FIG. 9B is a timing chart when the input voltage varies and the input voltage is low.
As shown in FIG. 9B, since the error voltage Verror is set to the reference voltage Vref3 during the PFM control period, the PWM signal immediately after the control signal CNT switches from the PFM control period to the PWM signal control period. The duty of Ppwm is a duty when the input voltage Vin is a representative value, and the output voltage Vout is lowered.

そして、ＰＷＭ制御期間中では、出力電圧Ｖｏｕｔが低くなることで、誤差電圧Ｖｅｒｒｏｒが徐々に高くなり、ＰＷＭ信号Ｐｐｗｍのデューティも徐々に小さくなる。ＰＷＭ信号Ｐｐｗｍのデューティが徐々に小さくなることで、出力電圧Ｖｏｕｔは、徐々に高くなり所望の電圧に到達する。 During the PWM control period, the output voltage Vout decreases, so that the error voltage Verror gradually increases and the duty of the PWM signal Ppwm also gradually decreases. As the duty of the PWM signal Ppwm gradually decreases, the output voltage Vout gradually increases and reaches a desired voltage.

このように、従来のＤＣ−ＤＣコンバータは、入力電圧が低く変動すると、出力電圧が低く変動する。 Thus, in the conventional DC-DC converter, when the input voltage fluctuates low, the output voltage fluctuates low.

図９（ｃ）は、入力電圧に変動があり、入力電圧が高い場合のタイミングチャートである。
図９（ｃ）に示すように、ＰＦＭ制御期間中に、誤差電圧Ｖｅｒｒｏｒは基準電圧Ｖｒｅｆ３に設定されているため、制御信号ＣＮＴによりＰＦＭ制御期間からＰＷＭ信号制御期間に切り替わった直後に、ＰＷＭ信号Ｐｐｗｍのデューティは入力電圧Ｖｉｎが代表値であるときのデューティとなり、出力電圧Ｖｏｕｔが高くなる。 FIG. 9C is a timing chart when the input voltage varies and the input voltage is high.
As shown in FIG. 9C, since the error voltage Verror is set to the reference voltage Vref3 during the PFM control period, the PWM signal immediately after the control signal CNT switches from the PFM control period to the PWM signal control period. The duty of Ppwm is a duty when the input voltage Vin is a representative value, and the output voltage Vout becomes high.

そして、ＰＷＭ制御期間中では、出力電圧Ｖｏｕｔが高くなることで、誤差電圧Ｖｅｒｒｏｒが徐々に低くなり、ＰＷＭ信号Ｐｐｗｍのデューティも徐々に大きくなる。ＰＷＭ信号Ｐｐｗｍのデューティが徐々に大きくなることで、出力電圧Ｖｏｕｔは徐々に低くなり所望の電圧に到達する。 During the PWM control period, the output voltage Vout increases, so that the error voltage Verror gradually decreases and the duty of the PWM signal Ppwm gradually increases. As the duty of the PWM signal Ppwm gradually increases, the output voltage Vout gradually decreases and reaches a desired voltage.

このように、従来のＤＣ−ＤＣコンバータは、入力電圧が高く変動すると、出力電圧が高く変動する。 Thus, in the conventional DC-DC converter, when the input voltage fluctuates high, the output voltage fluctuates high.

従来のＤＣ−ＤＣコンバータは、負荷が大きくなり、動作させる制御回路をＰＷＭ信号生成回路に切り替えるとき、入力電圧に変動が生じると、出力電圧が不安定になる。 In the conventional DC-DC converter, when the load becomes large and the control circuit to be operated is switched to the PWM signal generation circuit, if the input voltage fluctuates, the output voltage becomes unstable.

本発明は、上記した点に鑑みて行われたものであり、動作させる制御回路をＰＷＭ信号制御回路に切り替えるとき、入力電圧に変動が生じても、安定した出力電圧を出力できるＤＣ−ＤＣコンバータを提供することを目的とする。 The present invention has been made in view of the above points, and when switching a control circuit to be operated to a PWM signal control circuit, a DC-DC converter capable of outputting a stable output voltage even if the input voltage fluctuates. The purpose is to provide.

上記の課題を解決するために、本発明の請求項１に記載のＤＣ−ＤＣコンバータは、入力電圧を入力して負荷を駆動する出力電圧を出力する電圧変換部と、上記負荷が軽負荷であるときに上記電圧変換部を駆動する制御回路と、ＰＷＭ信号を生成して上記負荷が重負荷であるときに上記ＰＷＭ信号で上記電圧変換部を駆動するＰＷＭ信号生成回路とを備え、上記ＰＷＭ信号のデューティを上記入力電圧にトラッキングさせることを特徴とする。 In order to solve the above problems, a DC-DC converter according to claim 1 of the present invention includes a voltage conversion unit that inputs an input voltage and outputs an output voltage that drives a load, and the load is a light load. A PWM control circuit that drives the voltage converter at a certain time, and a PWM signal generation circuit that generates a PWM signal and drives the voltage converter with the PWM signal when the load is heavy. The duty of the signal is tracked to the input voltage.

本発明の請求項２に記載のＤＣ−ＤＣコンバータは、上記制御回路は、ＰＦＭ信号を生成するＰＦＭ信号生成回路であることを特徴とする。 The DC-DC converter according to claim 2 of the present invention is characterized in that the control circuit is a PFM signal generation circuit for generating a PFM signal.

上記の課題を解決するために、本発明の請求項３に記載のＤＣ−ＤＣコンバータは、入力電圧を入力して負荷を駆動する出力電圧を出力する電圧変換部と、上記入力電圧を入力して上記負荷が軽負荷であるときに上記出力電圧を出力する電源回路と、ＰＷＭ信号を生成して上記負荷が重負荷であるときに上記ＰＷＭ信号で上記電圧変換部を駆動するＰＷＭ信号生成回路とを備え、上記ＰＷＭ信号のデューティを上記入力電圧にトラッキングさせることを特徴とする。 In order to solve the above-described problem, a DC-DC converter according to claim 3 of the present invention includes a voltage conversion unit that inputs an input voltage and outputs an output voltage that drives a load, and the input voltage is input. A power supply circuit that outputs the output voltage when the load is a light load, and a PWM signal generation circuit that generates a PWM signal and drives the voltage converter with the PWM signal when the load is a heavy load And the duty of the PWM signal is tracked to the input voltage.

本発明の請求項４に記載のＤＣ−ＤＣコンバータは、上記ＰＷＭ信号生成回路は、上記出力電圧に応じて上記デューティを調整するための誤差電圧を生成する誤差増幅器と、上記入力電圧にトラッキングした電圧を上記誤差増幅器の出力端子に設定する電圧設定部とを備えたことを特徴とする。 According to a fourth aspect of the present invention, in the DC-DC converter, the PWM signal generation circuit tracks an error amplifier that generates an error voltage for adjusting the duty according to the output voltage, and the input voltage. And a voltage setting unit for setting a voltage at the output terminal of the error amplifier.

本発明の請求項５に記載のＤＣ−ＤＣコンバータは、上記電圧設定部は、上記負荷が軽負荷であるときに上記トラッキングした電圧を上記誤差増幅器の出力端子に設定することを特徴とする。 The DC-DC converter according to claim 5 of the present invention is characterized in that the voltage setting unit sets the tracked voltage at an output terminal of the error amplifier when the load is a light load.

本発明の請求項６に記載のＤＣ−ＤＣコンバータは、上記電圧設定部は、上記負荷が軽負荷から重負荷になったときに上記トラッキングした電圧の上記出力端子への設定を解除することを特徴とする。 In the DC-DC converter according to claim 6 of the present invention, the voltage setting unit cancels the setting of the tracked voltage to the output terminal when the load is changed from a light load to a heavy load. Features.

本発明によれば、誤差増幅器の出力を入力電圧にトラッキングした電圧に設定することにより、動作させる制御回路をＰＷＭ制御回路に切り替えるとき、入力電圧に変動が生じても、安定した出力電圧を出力できるという効果を奏する。 According to the present invention, when the control circuit to be operated is switched to the PWM control circuit by setting the output of the error amplifier to the voltage tracked to the input voltage, a stable output voltage is output even if the input voltage fluctuates. There is an effect that can be done.

本発明の実施形態に係るＤＣ−ＤＣコンバータを示す回路図である。It is a circuit diagram showing a DC-DC converter concerning an embodiment of the present invention. 本発明の実施形態に係るＤＣ−ＤＣコンバータにおける電圧生成部の構成例を示した回路図である。It is the circuit diagram which showed the structural example of the voltage generation part in the DC-DC converter which concerns on embodiment of this invention. 本発明の実施形態に係るＤＣ−ＤＣコンバータにおけるスイッチ制御部の構成例を示した回路図である。It is the circuit diagram which showed the structural example of the switch control part in the DC-DC converter which concerns on embodiment of this invention. 本発明の実施形態に係るＤＣ−ＤＣコンバータにおけるロジック（論理回路）の構成例を示した回路図である。It is the circuit diagram which showed the structural example of the logic (logic circuit) in the DC-DC converter which concerns on embodiment of this invention. 本発明の実施形態に係るＤＣ−ＤＣコンバータにおけるＰＦＭ信号生成回路の回路図である。It is a circuit diagram of the PFM signal generation circuit in the DC-DC converter which concerns on embodiment of this invention. 本発明の実施形態に係るＤＣ−ＤＣコンバータの動作を説明するためのタイミングチャートであって、（ａ）は、入力電圧に変動がない場合のタイミングチャートであり、（ｂ）は、入力電圧に変動があり、入力電圧が低い場合のタイミングチャートであり、（ｃ）は、入力電圧に変動があり、入力電圧が高い場合のタイミングチャートである。It is a timing chart for demonstrating operation | movement of the DC-DC converter which concerns on embodiment of this invention, Comprising: (a) is a timing chart in case there is no fluctuation | variation in input voltage, (b) is input voltage. FIG. 4C is a timing chart when there is a fluctuation and the input voltage is low, and FIG. 4C is a timing chart when the input voltage is fluctuation and the input voltage is high. 従来技術に係るＤＣ−ＤＣコンバータの回路図である。It is a circuit diagram of the DC-DC converter which concerns on a prior art. 従来技術に係るＤＣ−ＤＣコンバータのクランプ回路の回路図である。It is a circuit diagram of the clamp circuit of the DC-DC converter which concerns on a prior art. 従来技術に係るＤＣ−ＤＣコンバータの動作を説明するためのタイミングチャートであって、（ａ）は、入力電圧に変動がない場合のタイミングチャートであり、（ｂ）は、入力電圧に変動があり、入力電圧が低い場合のタイミングチャートであり、（ｃ）は、入力電圧に変動があり、入力電圧が高い場合のタイミングチャートである。It is a timing chart for demonstrating operation | movement of the DC-DC converter which concerns on a prior art, Comprising: (a) is a timing chart in case there is no fluctuation | variation in input voltage, (b) has fluctuation in input voltage. FIG. 4C is a timing chart when the input voltage is low, and FIG. 3C is a timing chart when the input voltage varies and the input voltage is high.

以下、図面を参照して本発明のＤＣ−ＤＣコンバータの実施形態を説明する。 Embodiments of a DC-DC converter according to the present invention will be described below with reference to the drawings.

＜構成＞
図１は、本発明の実施形態に係るＤＣ−ＤＣコンバータの構成を示す回路図である。
本発明の実施形態に係るＤＣ−ＤＣコンバータ１００は、入力端子１０１より入力される入力電圧Ｖｉｎを変換して出力端子１０２に出力電圧Ｖｏｕｔを出力するドライバＤＲＶ（電圧変換部）１３０と、負荷Ｒｏｕｔが所定値よりも小さい軽負荷のときにドライバＤＲＶ１３０を駆動するためのＰＦＭ信号を生成するＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０と、負荷Ｒｏｕｔが所定値よりも大きい重負荷のときにドライバＤＲＶを駆動するためのＰＷＭ信号Ｖｐｗｍを生成するＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０と、出力電圧の変動を検出してＰＦＭ信号ＶｐｆｍとＰＷＭ信号Ｖｐｗｍをスイッチにより切り替えるための制御信号ＣＮＴを生成するスイッチ制御部ＳＷＣＮＴＲ１４０とを備えている。 <Configuration>
FIG. 1 is a circuit diagram showing a configuration of a DC-DC converter according to an embodiment of the present invention.
A DC-DC converter 100 according to an embodiment of the present invention includes a driver DRV (voltage converter) 130 that converts an input voltage Vin input from an input terminal 101 and outputs an output voltage Vout to an output terminal 102, and a load Rout. PFM signal generation circuit PFMGEN120 for generating a PFM signal for driving the driver DRV 130 when the load is smaller than a predetermined value, and for driving the driver DRV when the load Rout is a heavy load larger than the predetermined value A PWM signal generation circuit PWMGEN110 that generates the PWM signal Vpwm, and a switch control unit SWCNTR140 that generates a control signal CNT for detecting a change in the output voltage and switching the PFM signal Vpfm and the PWM signal Vpwm by a switch.

ドライバＤＲＶ１３０は、ＰチャネルＭＯＳトランジスタＰ１と、ＮチャネルＭＯＳトランジスタＮ１とから構成され、各ドレインと各ゲートが共通接続されている。各ドレインの共通接続部は、インダクタＬと容量Ｃとで構成されるリアクタンスフィルタに接続され、各ゲートの共通接続部は、ＰＦＭ信号ＶｐｆｍとＰＷＭ信号Ｖｐｗｍとを切り替えるためのスイッチＳＷ２に接続されている。スイッチＳＷ２は、制御端子にＨｉ信号が入力されたとき、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０と、ドライバＤＲＶ１３０とを繋ぎ、制御端子にＬｏｗ信号が入力されたとき、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０と、ドライバＤＲＶ１３０とを繋ぐ。 The driver DRV 130 includes a P-channel MOS transistor P1 and an N-channel MOS transistor N1, and each drain and each gate are connected in common. The common connection of each drain is connected to a reactance filter composed of an inductor L and a capacitor C, and the common connection of each gate is connected to a switch SW2 for switching between the PFM signal Vpfm and the PWM signal Vpwm. Yes. The switch SW2 connects the PFM signal generation circuit PFMGEN120 and the driver DRV130 when the Hi signal is input to the control terminal, and connects the PWM signal generation circuit PWMGEN110 and the driver DRV130 when the Low signal is input to the control terminal. Connect.

ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０は、デューティを入力電圧ＶｉｎにトラッキングさせたＰＷＭ信号Ｖｐｗｍを出力する回路であり、出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２で分圧した電圧Ｖｆｂと所望の出力電圧に応じた基準電圧Ｖｒｅｆ１との差分電圧を増幅してＰＷＭ信号Ｖｐｗｍのデューティを調整するための誤差電圧Ｖｅｒｒｏｒを出力する誤差増幅器ＡＭＰ１１１と、誤差電圧Ｖｅｒｒｏｒと三角波生成回路ＲＡＭＰ１１４が生成する三角波ＲＡＭＰを比較してＰＷＭ信号Ｖｐｗｍを生成するコンパレータＣＭＰ１１３と、誤差増幅器ＡＭＰ１１１の出力端子に入力電圧Ｖｉｎにトラッキングした電圧を設定する電圧設定部ＶＳＥＴ１１２と、を備えている。 The PWM signal generation circuit PWMGEN110 is a circuit that outputs a PWM signal Vpwm whose duty is tracked to the input voltage Vin, and a voltage Vfb obtained by dividing the output voltage Vout by resistors R1 and R2 and a reference voltage corresponding to a desired output voltage. The error amplifier AMP111 that amplifies the differential voltage with respect to Vref1 and outputs the error voltage Verror for adjusting the duty of the PWM signal Vpwm is compared with the PWM signal Vpwm by comparing the error voltage Verror with the triangular wave RAMP generated by the triangular wave generation circuit RAMP114. And a voltage setting unit VSET112 for setting a voltage tracked to the input voltage Vin at the output terminal of the error amplifier AMP111.

特に、本発明の実施形態に係るＤＣ−ＤＣコンバータ１００は、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０において、電圧設定部ＶＳＥＴ１１２を備える構成が特徴的である。 In particular, the DC-DC converter 100 according to the embodiment of the present invention is characterized in that the PWM signal generation circuit PWMGEN110 includes a voltage setting unit VSET112.

電圧設定部ＶＳＥＴ１１２は、スイッチＳＷ１と入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐを生成する電圧生成部Ｖｃｌｕｍｐ１１５を有する。電圧生成部Ｖｃｌｕｍｐ１１５は、ＰＦＭ制御期間からＰＷＭ制御期間へ切り替わるときのＰＷＭ信号のデューティを決める電圧を生成する。 The voltage setting unit VSET112 includes a switch SW1 and a voltage generation unit Vclamp 115 that generates a voltage Vclamp tracked to the input voltage Vin. The voltage generation unit Vclamp 115 generates a voltage that determines the duty of the PWM signal when switching from the PFM control period to the PWM control period.

具体的には、電圧生成部Ｖｃｌｕｍｐ１１５は、入力電圧Ｖｉｎが代表値よりも低くなったとき、出力電圧Ｖｏｕｔが低くならないようなデューティのＰＷＭ信号Ｖｐｗｍを生成するための高い電圧を生成し、入力電圧Ｖｉｎが代表値よりも高くなったとき、出力電圧Ｖｏｕｔが高くならないようなデューティのＰＷＭ信号Ｖｐｗｍを生成するための低い電圧を生成する。電圧生成部Ｖｃｌｕｍｐ１１５は、入力電圧Ｖｉｎが代表値であるとき、出力電圧Ｖｏｕｔが代表値であるときのデューティのＰＷＭ信号Ｖｐｗｍを生成するための電圧を生成する。このように、電圧生成部Ｖｃｌｕｍｐ１１５は、入力電圧Ｖｉｎが変動したとき、その変動量にトラッキングした電圧Ｖｃｌｕｍｐを生成する。 Specifically, the voltage generation unit Vclamp 115 generates a high voltage for generating the PWM signal Vpwm having a duty that does not decrease the output voltage Vout when the input voltage Vin becomes lower than the representative value. When Vin becomes higher than the representative value, a low voltage for generating the PWM signal Vpwm having a duty that does not increase the output voltage Vout is generated. When the input voltage Vin is a representative value, the voltage generation unit Vclamp 115 generates a voltage for generating a PWM signal Vpwm having a duty when the output voltage Vout is a representative value. As described above, when the input voltage Vin changes, the voltage generation unit Vclamp 115 generates the voltage Vclamp tracked to the amount of change.

そして、電圧設定部ＶＳＥＴ１１２は、スイッチＳＷ１をオンすることにより電圧Ｖｃｌｕｍｐを誤差増幅器ＡＭＰ１１１の出力端子に設定する。スイッチＳＷ１は、制御端子にＨｉ信号が入力されたときオンし、Ｌｏｗ信号が入力されたときオフする。 Then, the voltage setting unit VSET112 sets the voltage Vclamp to the output terminal of the error amplifier AMP111 by turning on the switch SW1. The switch SW1 is turned on when a Hi signal is input to the control terminal, and is turned off when a Low signal is input.

電圧設定部ＶＳＥＴ１１２は、スイッチ制御回路ＳＷＣＮＴＲ１４０が出力する制御信号ＣＮＴにより、ＰＦＭ制御期間中に、スイッチＳＷ１をオンして誤差電圧Ｖｅｒｒｏｒを電圧Ｖｃｌｕｍｐに設定し、ＰＦＭ制御期間からＰＷＭ制御期間へ切り替わってすぐに、スイッチＳＷ１をオフして電圧Ｖｃｌｕｍｐの設定を解除する。 In response to the control signal CNT output from the switch control circuit SWCNTR140, the voltage setting unit VSET112 turns on the switch SW1 to set the error voltage Verror to the voltage Vclamp during the PFM control period, and switches from the PFM control period to the PWM control period. Immediately, the switch SW1 is turned off to cancel the setting of the voltage Vclamp.

また、制御信号ＣＮＴは、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０と、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０に入力される（図示なし）。制御信号ＣＮＴは、ＰＦＭ信号生成回路１２０が動作するときは、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０の電圧設定部ＶＳＥＴ１１２以外の回路を停止（パワーダウン）させ、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０が動作するときは、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１１０を停止させる。 The control signal CNT is input to the PFM signal generation circuit PFMGEN120 and the PWM signal generation circuit PWMGEN110 (not shown). When the PFM signal generation circuit 120 operates, the control signal CNT stops (powers down) circuits other than the voltage setting unit VSET112 of the PWM signal generation circuit PWMGEN110, and when the PWM signal generation circuit PWMGEN110 operates, the PFM signal The generation circuit PFMGEN 110 is stopped.

本実施形態のＤＣ−ＤＣコンバータ１００は、ＰＦＭ制御期間中に、制御信号ＣＮＴによりスイッチＳＷ１をオンして入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐを誤差増幅器ＡＭＰ１１１の出力端子に設定し、スイッチＳＷ２をＰＦＭ信号生成回路１２０に繋いで、ＰＦＭ信号ＶｐｆｍをドライバＤＲＶ１３０に出力する。そして、負荷が重くなったときの電圧Ｖｆｂの変動をスイッチ制御部ＳＷＣＮＴＲ１４０で検出して制御信号ＣＮＴの極性を反転し、スイッチＳＷ１をオフして、スイッチＳＷ２をＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０に繋ぐ。 During the PFM control period, the DC-DC converter 100 of this embodiment turns on the switch SW1 by the control signal CNT, sets the voltage Vclamp tracked to the input voltage Vin to the output terminal of the error amplifier AMP111, and sets the switch SW2 to PFM. The PFM signal Vpfm is output to the driver DRV 130 by connecting to the signal generation circuit 120. Then, the switch control unit SWCNTR140 detects a change in the voltage Vfb when the load becomes heavy, inverts the polarity of the control signal CNT, turns off the switch SW1, and connects the switch SW2 to the PWM signal generation circuit PWMGEN110.

これにより、動作させる制御回路をＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０からＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０に切り替えるとき、入力電圧Ｖｉｎに変動が生じても、誤差電圧Ｖｅｒｒｏｒを入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐに設定することができる。 Thus, when the control circuit to be operated is switched from the PFM signal generation circuit PFMGEN120 to the PWM signal generation circuit PWMGEN110, even if the input voltage Vin varies, the error voltage Verror can be set to the voltage Vclamp tracked to the input voltage Vin. it can.

そして、このトラッキングした電圧Ｖｃｌｕｍｐにより入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成することができ、安定した出力電圧Ｖｏｕｔを出力できる。 A PWM signal Vpwm having a duty corresponding to the fluctuation of the input voltage Vin can be generated from the tracked voltage Vclamp, and a stable output voltage Vout can be output.

さらに、ＰＦＭ制御期間からＰＷＭ制御期間へ切り替わってすぐに、スイッチＳＷ１をオフして電圧Ｖｃｌｕｍｐの設定を解除することで、負荷Ｒｏｕｔに変動が生じても、電圧Ｖｆｂに応じて直ちにＰＷＭ信号Ｖｐｗｍのデューティを調整して安定した出力電圧を出力することもできる。 Further, immediately after switching from the PFM control period to the PWM control period, the switch SW1 is turned off to cancel the setting of the voltage Vclamp, so that even if the load Rout fluctuates, the PWM signal Vpwm immediately depends on the voltage Vfb. It is also possible to output a stable output voltage by adjusting the duty.

図２は、本実施形態における電圧生成部Ｖｃｌｕｍｐ１１５の具体的な構成例を示した回路図である。
電圧生成部Ｖｃｌｕｍｐ１１５は、入力電圧Ｖｉｎが入力され、ＰチャネルＭＯＳトランジスタＰ２、ＮチャネルＭＯＳトランジスタＭ２に入力電圧Ｖｉｎに応じた電流が流れ、その電流をＮチャネルＭＯＳトランジスタＭ３にミラーをしてミラー電流を生成する。抵抗Ｒ３〜Ｒ５ではそれら抵抗値に応じた電流が生成される。定電流源Ｉ０とＮチャネルＭＯＳトランジスタＭ３の共通接続部と抵抗Ｒ４とＲ５の共通接続部は互いに結線され、電流加算が行われる。 FIG. 2 is a circuit diagram illustrating a specific configuration example of the voltage generation unit Vclamp 115 in the present embodiment.
The voltage generator Vclamp 115 receives the input voltage Vin, a current corresponding to the input voltage Vin flows through the P-channel MOS transistor P2 and the N-channel MOS transistor M2, and mirrors the current to the N-channel MOS transistor M3 to provide a mirror current. Is generated. In the resistors R3 to R5, a current corresponding to the resistance value is generated. The common connection part of the constant current source I0 and the N-channel MOS transistor M3 and the common connection part of the resistors R4 and R5 are connected to each other, and current addition is performed.

入力電圧Ｖｉｎが低いときは、ミラー電流が小さくなるので、電流Ｉ０からミラー電流を引いた電流が抵抗Ｒ５に流れる。抵抗Ｒ５には、その引いた電流と抵抗Ｒ３、Ｒ４に流れる電流とを加えた電流が流れるので、電圧Ｖｃｌｕｍｐは大きくなる。 When the input voltage Vin is low, the mirror current is small, so that a current obtained by subtracting the mirror current from the current I0 flows through the resistor R5. Since a current obtained by adding the drawn current and the currents flowing through the resistors R3 and R4 flows through the resistor R5, the voltage Vclamp increases.

入力電圧Ｖｉｎが高いときは、ミラー電流が大きくなるので、電流Ｉ０に抵抗Ｒ３、Ｒ４に流れる電流の一部を加えた電流がＮチャネルＭＯＳトランジスタＭ３に流れる。抵抗Ｒ５に流れる電流は小さくなるので、電圧Ｖｃｌｕｍｐは小さくなる。 When the input voltage Vin is high, the mirror current increases, so that a current obtained by adding a part of the current flowing through the resistors R3 and R4 to the current I0 flows through the N-channel MOS transistor M3. Since the current flowing through the resistor R5 is reduced, the voltage Vclamp is reduced.

このように、電圧生成部Ｖｃｌｕｍｐ１１５は、入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐを生成する。 As described above, the voltage generation unit Vclamp 115 generates the voltage Vclamp tracked to the input voltage Vin.

また、抵抗Ｒ３〜Ｒ５の抵抗値、電流源Ｉ０の電流値、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３のミラー比によって、入力電圧Ｖｉｎに変動がないときの電圧Ｖｃｌｕｍｐを設定することができる。 The voltage Vclamp when the input voltage Vin does not vary can be set by the resistance values of the resistors R3 to R5, the current value of the current source I0, and the mirror ratio of the N-channel MOS transistors M2 and M3.

なお、図２において、抵抗Ｒ３には出力電圧Ｖｏｕｔが与えられているが、出力電圧Ｖｏｕｔに限らず、別途基準電圧を生成する回路を用意して抵抗Ｒ３に基準電圧を与えてもよい。つまり、図２に示した構成では、別途基準電圧を生成する回路を用意する必要がない。 In FIG. 2, the output voltage Vout is applied to the resistor R3. However, the present invention is not limited to the output voltage Vout, and a circuit for generating a reference voltage may be separately prepared to apply the reference voltage to the resistor R3. That is, in the configuration shown in FIG. 2, it is not necessary to prepare a circuit for generating a reference voltage separately.

図３は、スイッチ制御部ＳＷＣＮＴＲ１４０の構成例を示す回路図である。
スイッチ制御部ＳＷＣＮＴＲ１４０は、電圧Ｖｆｂを入力し、負荷Ｒｏｕｔが所定値よりも小さいときに制御信号ＣＮＴによりスイッチＳＷ１をオンしてＳＷ２をＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０に繋ぎ、負荷Ｒｏｕｔが所定値よりも大きくなったときに制御信号ＣＮＴの極性を反転してスイッチＳＷ１をオフしてスイッチＳＷ２をＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０に繋ぐ。 FIG. 3 is a circuit diagram showing a configuration example of the switch control unit SWCNTR140.
The switch controller SWCNTR140 receives the voltage Vfb, and when the load Rout is smaller than a predetermined value, the switch SW1 is turned on by the control signal CNT to connect SW2 to the PFM signal generation circuit PFMGEN120, and the load Rout is larger than the predetermined value. At this time, the polarity of the control signal CNT is inverted, the switch SW1 is turned off, and the switch SW2 is connected to the PWM signal generation circuit PWMGEN110.

また、スイッチ制御部ＳＷＣＮＴＲ１４０は、ドライバＤＲＶ１３０における各ドレインの共通接続部の電圧ＳＷを入力し、ＰＷＭ信号ＶｐｗｍによりグラウンドからインダクタＬに回生電流が流れ終わるまでの時間を測り、その時間が所定時間を超えなかったとき、負荷Ｒｏｕｔが軽くなったと判定し、制御信号ＣＮＴの極性を再び反転して、再びスイッチＳＷ１をオンしてスイッチＳＷ２をＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０に繋ぐ。 Further, the switch control unit SWCNTR140 inputs the voltage SW of the common connection portion of each drain in the driver DRV130, measures the time until the regenerative current flows from the ground to the inductor L by the PWM signal Vpwm, and the time is a predetermined time. If not exceeded, it is determined that the load Rout has become lighter, the polarity of the control signal CNT is reversed again, the switch SW1 is turned on again, and the switch SW2 is connected to the PFM signal generation circuit PFMGEN120.

スイッチ制御部ＳＷＣＮＴＲ１４０において、コンパレータＣＭＰ１＿３０２は電圧ＳＷとグラウンド電圧である基準電圧Ｖｒｅｆ３とを比較して、グラウンドからインダクタＬに流れる電流が順方向であるかどうかを判定し、出力電圧Ｖｃｍｐ１をロジック３０１に出力する。 In the switch control unit SWCNTR140, the comparator CMP1_302 compares the voltage SW with the reference voltage Vref3 which is the ground voltage, determines whether or not the current flowing from the ground to the inductor L is in the forward direction, and outputs the output voltage Vcmp1 to the logic 301. Output.

コンパレータＣＭＰ２＿３０３は、電圧Ｖｆｂと基準電圧Ｖｒｅｆ２とを比較して、出力電圧Ｖｏｕｔの変動を判定し、出力電圧Ｖｃｍｐ２をロジック３０１に出力する。基準電圧Ｖｒｅｆ２は、定常状態の電圧Ｖｆｂから僅かに低い電圧であり、負荷Ｒｏｕｔが大きくなり所定値に達したときに電圧Ｖｆｂが僅かに低下したときの電圧である。 The comparator CMP2_303 compares the voltage Vfb with the reference voltage Vref2, determines a change in the output voltage Vout, and outputs the output voltage Vcmp2 to the logic 301. The reference voltage Vref2 is a voltage slightly lower than the steady-state voltage Vfb, and is a voltage when the voltage Vfb slightly decreases when the load Rout increases and reaches a predetermined value.

そして、ロジック３０１は、ドライバＤＲＶ１３０の各ゲートの共通接続部の電圧ＧＴがＨｉ信号である間に、電圧Ｖｃｍｐ１が一定時間Ｈｉ信号を出力するとカウンタにトリガを与える。そして、ロジック３０１は、所定の回数のトリガがカウンタに与えられると出力の負荷が軽い状態と判断し、つまり回生電流が流れ終わるまでの時間が所定時間を超えなかったと判断して制御信号ＣＮＴをＨｉ信号にセットする。電圧Ｖｃｍｐ２がＨｉ信号であると、出力の負荷が重い状態と判断して制御信号ＣＮＴをＬｏｗ信号にリセットする。 Then, the logic 301 gives a trigger to the counter when the voltage Vcmp1 outputs the Hi signal for a predetermined time while the voltage GT of the common connection portion of each gate of the driver DRV 130 is the Hi signal. Then, the logic 301 determines that the output load is light when a predetermined number of triggers are applied to the counter, that is, determines that the time until the regenerative current has ended does not exceed a predetermined time, and outputs the control signal CNT. Set to Hi signal. If the voltage Vcmp2 is a Hi signal, it is determined that the output load is heavy, and the control signal CNT is reset to the Low signal.

図４は、本実施形態におけるロジック３０１の構成例を示した回路図である。
ロジック３０１は、ドライバＤＲＶ１３０の各ゲートの共通接続部の電圧ＧＴに応じてオンオフをして電圧Ｖｃｍｐ１を通過または遮断するスイッチＳＷ３、電圧Ｖｃｍｐ１をカウントするカウンタ４０２、カウンタ４０２の出力によりセットし、コンパレータＣＭＰ２＿３０３が出力する電圧Ｖｃｍｐ２によりリセットし、制御信号ＣＮＴを出力するフリップフロップＦＦ１＿４０１で構成されている。スイッチＳＷ３は、制御端子にＨｉ信号が入力されるとオンし、制御端子にＬｏｗ信号が入力されるとオフする。 FIG. 4 is a circuit diagram showing a configuration example of the logic 301 in the present embodiment.
The logic 301 is set by a switch SW3 that turns on and off according to the voltage GT of the common connection portion of each gate of the driver DRV 130 to pass or block the voltage Vcmp1, a counter 402 that counts the voltage Vcmp1, and an output of the counter 402. The flip-flop FF1_401 is reset by a voltage Vcmp2 output from the CMP2_303 and outputs a control signal CNT. The switch SW3 is turned on when a Hi signal is input to the control terminal, and is turned off when a Low signal is input to the control terminal.

ロジック３０１は、電圧ＧＴがＨｉ信号になるとＳＷ３はオンし、ＳＷ３がオンしている間にコンパレータＣＭＰ１＿３０２がＨｉ信号を出力する。このＨｉ信号がカウンタ４０２に入力されると、カウンタ４０２はカウントを進める。カウント数が所定の数に達するとカウンタ４０２は、フリップフロップＦＦ１＿４０１のセット端子ＳへＨｉ信号を与え、制御信号ＣＮＴがＨｉ信号となる。また、電圧Ｖｃｍｐ２がＨｉ信号になるとフリップフロップＦＦ１＿４０１はリセットされ、制御信号ＣＮＴはＬｏｗ信号となる。なお、スイッチＳＷ３の制御端子には、内部信号である電圧ＧＴが与えられているが、電圧ＧＴに限らず、別途クロック信号を生成する回路を用意してもよい。つまり、図４に示した構成では、別途クロック信号を生成する回路を用意する必要がない。 In the logic 301, the SW3 is turned on when the voltage GT becomes a Hi signal, and the comparator CMP1_302 outputs the Hi signal while the SW3 is turned on. When this Hi signal is input to the counter 402, the counter 402 advances counting. When the count number reaches a predetermined number, the counter 402 gives a Hi signal to the set terminal S of the flip-flop FF1_401, and the control signal CNT becomes the Hi signal. Further, when the voltage Vcmp2 becomes a Hi signal, the flip-flop FF1_401 is reset, and the control signal CNT becomes a Low signal. Note that the voltage GT, which is an internal signal, is applied to the control terminal of the switch SW3. However, the circuit is not limited to the voltage GT, and a circuit that generates a clock signal may be prepared separately. That is, in the configuration shown in FIG. 4, it is not necessary to prepare a circuit for generating a clock signal separately.

図５は、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０の構成例を示した回路図である。
ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０は、所望の出力電圧に応じた基準電圧Ｖｒｅｆ１と電圧Ｖｆｂとを比較するコンパレータＣＭＰ３＿５０１、入力電圧ＶｉｎからＰＦＭ信号のＨｉ信号の期間を設定する基準電圧Ｖｒｅｆ４を引いた電圧と電圧ＳＷを比較するコンパレータＣＭＰ４＿５０２、電圧Ｖｃｍｐ１によりリセットしてコンパレータＣＭＰ４＿５０２の出力によりセットするフリップフロップＦＦ２＿５０３、フリップフロップＦＦ２＿５０３の出力ＱとコンパレータＣＭＰ３＿５０１の出力の論理積をとるアンド回路ＡＮＤ５０４で構成されている。 FIG. 5 is a circuit diagram showing a configuration example of the PFM signal generation circuit PFMGEN120.
The PFM signal generation circuit PFMGEN 120 includes a comparator CMP3_501 that compares the reference voltage Vref1 and the voltage Vfb according to a desired output voltage, and a voltage and voltage obtained by subtracting the reference voltage Vref4 that sets the period of the Hi signal of the PFM signal from the input voltage Vin. The comparator CMP4_502 that compares SW, the flip-flop FF2_503 that is reset by the voltage Vcmp1 and is set by the output of the comparator CMP4_502, and the AND circuit AND504 that takes the logical product of the output Q of the flip-flop FF2_503 and the output of the comparator CMP3_501.

ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０は、Ｈｉ信号の期間が一定のパルスを電圧Ｖｆｂと基準電圧Ｖｒｅｆ１との差に応じた数だけ一定期間内に出力する。 The PFM signal generation circuit PFMGEN 120 outputs pulses having a constant period of the Hi signal within the certain period by the number corresponding to the difference between the voltage Vfb and the reference voltage Vref1.

ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０において、コンパレータＣＭＰ３＿５０１は、電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より低いとき、Ｈｉ信号を出力してアンド回路ＡＮＤ５０４をイネーブルにする。そして、コンパレータＣＭＰ４＿５０２は、入力電圧Ｖｉｎから基準電圧Ｖｒｅｆ４を引いた電圧とインダクタＬに流れる電流の変化率に応じた電圧ＳＷを比較して、パルス電圧をフリップフロップＦＦ２＿５０３のセット端子に出力し、フリップフロップＦＦ２＿５０３は、イネーブルとなったアンド回路ＡＮＤ５０４を介してＰＦＭ信号Ｖｐｆｍを出力する。 In the PFM signal generation circuit PFMGEN120, the comparator CMP3_501 outputs the Hi signal and enables the AND circuit AND504 when the voltage Vfb is lower than the reference voltage Vref1. The comparator CMP4_502 compares the voltage obtained by subtracting the reference voltage Vref4 from the input voltage Vin and the voltage SW corresponding to the rate of change of the current flowing through the inductor L, and outputs the pulse voltage to the set terminal of the flip-flop FF2_503. FF2_503 outputs the PFM signal Vpfm via the enabled AND circuit AND504.

また、コンパレータＣＭＰ３＿５０１は、電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より高いとき、Ｌｏｗ信号を出力してアンド回路ＡＮＤ５０４をディスイネーブルにし、ＰＦＭ信号Ｖｐｆｍのパルスの数を制限する。 Further, when the voltage Vfb is higher than the reference voltage Vref1, the comparator CMP3_501 outputs a Low signal, disables the AND circuit AND504, and limits the number of pulses of the PFM signal Vpfm.

これらの動作を繰り返し、出力電圧が安定した定常状態において、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０は、Ｈｉ信号の期間が一定のパルスを電圧Ｖｆｂと基準電圧Ｖｒｅｆ１との差に応じた数だけ一定期間内に出力する。 By repeating these operations and in a steady state where the output voltage is stable, the PFM signal generation circuit PFMGEN 120 outputs pulses having a constant period of the Hi signal within a certain period by the number corresponding to the difference between the voltage Vfb and the reference voltage Vref1. To do.

なお、コンパレータＣＭＰ４＿５０２やフリップフロップＦＦ２＿５０３の入力電圧として電圧ＳＷ、入力電圧Ｖｉｎ、電圧Ｖｃｍｐ１を用いたが、これらの電圧に限らず、コンパレータＣＭＰ４＿５０２やフリップフロップＦＦ２＿５０３の入力電圧を別途生成する回路を用意してもよい。つまり、図５に示した構成では、別途これらの電圧を生成する回路を用意する必要がない。 Note that the voltage SW, the input voltage Vin, and the voltage Vcmp1 are used as the input voltages of the comparator CMP4_502 and the flip-flop FF2_503. However, the present invention is not limited to these voltages, and a circuit that separately generates the input voltage of the comparator CMP4_502 and the flip-flop FF2_503 is prepared. May be. That is, in the configuration shown in FIG. 5, it is not necessary to prepare a circuit for generating these voltages separately.

＜動作＞
次に、本発明の実施形態に係るＤＣ−ＤＣコンバータの動作説明をする。 <Operation>
Next, the operation of the DC-DC converter according to the embodiment of the present invention will be described.

まず、入力端子１０１より入力電圧Ｖｉｎが入力される。入力電圧Ｖｉｎは、誤差増幅器ＡＭＰ１１１の出力電圧Ｖｅｒｒｏｒを入力電圧Ｖｉｎにトラッキングさせた電圧に設定するための電圧設定部ＶＳＥＴ１１２と、ＰＦＭ信号やＰＷＭ信号に従ってスイッチング動作するドライバＤＲＶ１３０に入力される。 First, the input voltage Vin is input from the input terminal 101. The input voltage Vin is input to a voltage setting unit VSET112 for setting the output voltage Verror of the error amplifier AMP111 to a voltage that is tracked to the input voltage Vin, and a driver DRV130 that performs a switching operation in accordance with a PFM signal or a PWM signal.

入力電圧Ｖｉｎは、ドライバＤＲＶ１３０における各ドレインの共通接続部ＳＷから、インダクタＬと容量Ｃとで構成されるリアクタンスフィルタを介し、降圧された出力電圧Ｖｏｕｔが出力端子１０２より出力される。 The input voltage Vin is output from the output terminal 102 through the reactance filter composed of the inductor L and the capacitor C from the common connection SW of each drain in the driver DRV 130 through the reactance filter.

出力端子１０２には抵抗Ｒ１、Ｒ２とで構成される抵抗分割回路により出力電圧Ｖｏｕｔに応じた電圧Ｖｆｂが、抵抗Ｒ１とＲ２の共通接続部より出力され、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０、スイッチ制御部ＳＷＣＮＴＲ１４０にそれぞれ入力される。 A voltage Vfb corresponding to the output voltage Vout is output from the common connection portion of the resistors R1 and R2 to the output terminal 102 by a resistor dividing circuit including resistors R1 and R2, and the PFM signal generation circuit PFMGEN120 and the PWM signal generation circuit The signals are input to the PWMGEN 110 and the switch control unit SWCNTR 140, respectively.

（ＰＦＭ制御期間の動作）
次に、負荷Ｒｏｕｔが所定値よりも小さいＰＦＭ制御期間の動作説明をする。
ＰＦＭ制御期間中では、スイッチ制御部ＳＷＣＮＴＲ１４０が出力する制御信号ＣＮＴはＨｉ信号であるので、スイッチＳＷ１はオンして、誤差増幅器ＡＭＰ１１１の出力端子は入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐに設定される。 (Operation during PFM control period)
Next, the operation of the PFM control period in which the load Rout is smaller than a predetermined value will be described.
During the PFM control period, since the control signal CNT output from the switch control unit SWCNTR140 is a Hi signal, the switch SW1 is turned on, and the output terminal of the error amplifier AMP111 is set to the voltage Vclamp tracked to the input voltage Vin.

また、スイッチＳＷ２は、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０とドライバＤＲＶ１３０とを繋ぐので、ＰＦＭ信号ＶｐｆｍがドライバＤＲＶ１３０に入力される。 Further, since the switch SW2 connects the PFM signal generation circuit PFMGEN 120 and the driver DRV 130, the PFM signal Vpfm is input to the driver DRV 130.

（ＰＦＭ制御期間からＰＷＭ制御期間へ切り替わるときの動作）
次に、ＰＦＭ制御期間からＰＷＭ制御期間へ切り替わるときの動作を説明する。
負荷Ｒｏｕｔが大きくなり所定値に達すると、出力電圧Ｖｏｕｔは所望の電圧より僅かに低下する。出力電圧Ｖｏｕｔが低下すると、電圧Ｖｆｂも低下し、基準電圧Ｖｒｅｆ２より低くなり、スイッチ制御部ＳＷＣＮＴＲ１４０は、Ｌｏｗ信号を出力する。 (Operation when switching from PFM control period to PWM control period)
Next, the operation when switching from the PFM control period to the PWM control period will be described.
When the load Rout increases and reaches a predetermined value, the output voltage Vout decreases slightly from the desired voltage. When the output voltage Vout decreases, the voltage Vfb also decreases and becomes lower than the reference voltage Vref2, and the switch control unit SWCNTR140 outputs a Low signal.

スイッチ制御部ＳＷＣＮＴＲ１４０が出力する制御信号ＣＮＴは、Ｌｏｗ信号であるので、スイッチＳＷ１はオフして、誤差増幅器ＡＭＰ１１１の出力端子への電圧Ｖｃｌｕｍｐの設定は解除される。また、スイッチＳＷ２はＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０に繋がれる。 Since the control signal CNT output from the switch control unit SWCNTR140 is a Low signal, the switch SW1 is turned off and the setting of the voltage Vclamp to the output terminal of the error amplifier AMP111 is cancelled. The switch SW2 is connected to the PWM signal generation circuit PWMGEN110.

（ＰＷＭ制御期間の動作）
次に、ＰＷＭ制御期間の動作を説明する。
ＰＷＭ制御期間中では、スイッチ制御部ＳＷＣＮＴＲ１４０が出力する制御信号ＣＮＴはＬｏｗ信号であるので、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０は停止し、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０が、負荷Ｒｏｕｔの変動による出力電圧Ｖｏｕｔの変動に応じて、電圧Ｖｆｂと基準電圧Ｖｒｅｆ１より誤差電圧Ｖｅｒｒｏｒを生成し、ＰＷＭ信号Ｖｐｗｍのデューティを調整する。そして、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０は、調整されたデューティのＰＷＭ信号ＶｐｗｍをドライバＤＲＶ１３０に出力し、出力端子１０２より安定した出力電圧Ｖｏｕｔが出力される。 (Operation during PWM control period)
Next, the operation during the PWM control period will be described.
During the PWM control period, since the control signal CNT output from the switch control unit SWCNTR140 is a Low signal, the PFM signal generation circuit PFMGEN120 is stopped, and the PWM signal generation circuit PWMGEN110 changes in the output voltage Vout due to the change in the load Rout. Accordingly, an error voltage Verror is generated from the voltage Vfb and the reference voltage Vref1, and the duty of the PWM signal Vpwm is adjusted. The PWM signal generation circuit PWMGEN 110 outputs the adjusted duty PWM signal Vpwm to the driver DRV 130, and a stable output voltage Vout is output from the output terminal 102.

（タイミングチャート）
入力電圧に変動があるときとないときの本実施形態のＤＣ−ＤＣコンバータの動作を詳述する。 (Timing chart)
The operation of the DC-DC converter of this embodiment when the input voltage varies and when there is no variation will be described in detail.

図６（ａ）は、入力電圧に変動がないときの動作を説明するためのタイミングチャートである。 FIG. 6A is a timing chart for explaining the operation when there is no change in the input voltage.

ＰＦＭ制御期間中、制御信号ＣＮＴは、Ｈｉ信号であり、三角波生成回路ＲＡＭＰ１１４と誤差増幅器ＡＭＰ１１１とコンパレータＣＭＰ１１３は停止しており、三角波ＲＡＭＰとＰＷＭ信号Ｖｐｗｍは０Ｖである。誤差増幅器ＡＭＰ１１１は動作を停止しているが、誤差増幅器ＡＭＰ１１１の出力端子は、電圧設定部ＶＳＥＴ１１２により入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐが与えられ、誤差電圧Ｖｅｒｒｏｒは、電圧Ｖｃｌｕｍｐとなる。 During the PFM control period, the control signal CNT is a Hi signal, the triangular wave generation circuit RAMP114, the error amplifier AMP111, and the comparator CMP113 are stopped, and the triangular wave RAMP and the PWM signal Vpwm are 0V. Although the error amplifier AMP111 has stopped operating, the output terminal of the error amplifier AMP111 is given the voltage Vclamp tracked to the input voltage Vin by the voltage setting unit VSET112, and the error voltage Verror becomes the voltage Vclamp.

負荷が重くなり所定値に近づいていくと、出力電圧Ｖｏｕｔは僅かに低くなり基準電圧Ｖｒｅｆ２に達すると、制御信号ＣＮＴはＬｏｗ信号となる。 When the load becomes heavier and approaches a predetermined value, the output voltage Vout becomes slightly lower and when the reference voltage Vref2 is reached, the control signal CNT becomes a Low signal.

そして、動作させる制御回路がＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０からＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０へ切り替わり、誤差増幅器ＡＭＰ１１１、三角波生成回路ＲＡＭＰ１１４、コンパレータＣＭＰ１１３は動作を開始し、ＳＷ１がオフして誤差増幅器ＡＭＰ１１１の出力端子と電圧生成部Ｖｃｌｕｍｐ１１５は切り離される。そして、ＰＷＭ信号Ｖｐｗｍも出力される。 Then, the control circuit to be operated is switched from the PFM signal generation circuit PFMGEN120 to the PWM signal generation circuit PWMGEN110, the error amplifier AMP111, the triangular wave generation circuit RAMP114, and the comparator CMP113 start operating, and SW1 is turned off to connect to the output terminal of the error amplifier AMP111. The voltage generator Vclamp 115 is disconnected. The PWM signal Vpwm is also output.

三角波ＲＡＭＰは固定周期の開始毎にリセットされ、同じタイミングでＰＷＭ信号ＶｐｗｍはＬｏｗ信号となる。誤差増幅器ＡＭＰ１１１の出力Ｖｅｒｒｏｒの値よりＲＡＭＰの値が高くなった時点でコンパレータＣＭＰ１１３は、Ｈｉ信号を出力し、ＰＷＭ信号ＶｐｗｍはＨｉ信号となる。そして、次の周期までＨｉ信号を出力し続ける。 The triangular wave RAMP is reset every time the fixed period starts, and the PWM signal Vpwm becomes a Low signal at the same timing. When the value of RAMP becomes higher than the value of output error of error amplifier AMP111, comparator CMP113 outputs a Hi signal, and PWM signal Vpwm becomes a Hi signal. Then, the Hi signal is continuously output until the next cycle.

入力電圧Ｖｉｎには変動がないため、誤差電圧Ｖｅｒｒｏｒは所望の出力電圧Ｖｏｕｔが出力されるようなＰＷＭ信号Ｖｐｗｍのデューティに応じた電圧となっている。 Since there is no fluctuation in the input voltage Vin, the error voltage Verror is a voltage according to the duty of the PWM signal Vpwm that outputs the desired output voltage Vout.

また、ＰＷＭ制御期間中、入力電圧Ｖｉｎには変動がないため、誤差電圧Ｖｅｒｒｏｒは既に所望の出力電圧Ｖｏｕｔが出力されるようなＰＷＭ信号Ｖｐｗｍのデューティに応じた電圧となっているため、ＰＷＭ信号Ｖｐｗｍのデューティは維持されている。 In addition, since the input voltage Vin does not change during the PWM control period, the error voltage Verror is a voltage corresponding to the duty of the PWM signal Vpwm from which the desired output voltage Vout is already output. The duty of Vpwm is maintained.

よって、本実施形態のＤＣ−ＤＣコンバータ１００は、入力電圧Ｖｉｎに変動がないとき、安定した出力電圧Ｖｏｕｔを出力することができる。 Therefore, the DC-DC converter 100 of the present embodiment can output a stable output voltage Vout when the input voltage Vin does not vary.

図６（ｂ）は、入力電圧に変動があり、入力電圧が低い場合の動作を説明するためのタイミングチャートである。 FIG. 6B is a timing chart for explaining the operation when the input voltage varies and the input voltage is low.

ＰＦＭ制御期間中、制御信号ＣＮＴは、Ｈｉ信号であり、三角波生成回路ＲＡＭＰ１１４と、誤差増幅器ＡＭＰ１１１と、コンパレータＣＭＰ１１３は停止しており、三角波ＲＡＭＰとＰＷＭ信号Ｖｐｗｍは０Ｖである。誤差増幅器ＡＭＰ１１１は、動作を停止しているが、誤差増幅器ＡＭＰ１１１の出力端子は、電圧設定部ＶＳＥＴ１１２により入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐが与えられ、誤差電圧Ｖｅｒｒｏｒは、電圧Ｖｃｌｕｍｐとなる。 During the PFM control period, the control signal CNT is a Hi signal, the triangular wave generation circuit RAMP114, the error amplifier AMP111, and the comparator CMP113 are stopped, and the triangular wave RAMP and the PWM signal Vpwm are 0V. Although the error amplifier AMP111 has stopped operating, the output terminal of the error amplifier AMP111 is supplied with the voltage Vclamp tracked to the input voltage Vin by the voltage setting unit VSET112, and the error voltage Verror becomes the voltage Vclamp.

ＰＦＭ制御期間中、入力電圧Ｖｉｎが低くなると、電圧設定部ＶＳＥＴ１１２は、入力電圧Ｖｉｎに応じて高い電圧Ｖｃｌｕｍｐを誤差増幅器ＡＭＰ１１１の出力端子に設定し、誤差電圧Ｖｅｒｒｏｒは高くなる。 When the input voltage Vin decreases during the PFM control period, the voltage setting unit VSET112 sets the high voltage Vclamp to the output terminal of the error amplifier AMP111 according to the input voltage Vin, and the error voltage Verror increases.

入力電圧Ｖｉｎは低く変動したため、誤差電圧Ｖｅｒｒｏｒは入力電圧Ｖｉｎが低く変動したことに応じた高い電圧となり、入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成するような電圧となっている。 Since the input voltage Vin fluctuated low, the error voltage Verror becomes a high voltage corresponding to the fluctuation of the input voltage Vin, and is a voltage that generates a PWM signal Vpwm having a duty corresponding to the fluctuation of the input voltage Vin. .

また、ＰＷＭ制御期間中、入力電圧Ｖｉｎは低いままであるが、誤差電圧Ｖｅｒｒｏｒは既に入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成するような電圧となっているため、ＰＷＭ信号Ｖｐｗｍのデューティは維持されている。つまり、従来のＤＣ−ＤＣコンバータであれば、入力電圧Ｖｉｎが低く変動したとき、誤差電圧Ｖｅｒｒｏｒは徐々に高くなり、ＰＷＭ信号のデューティも徐々に小さくなっていくが、本実施形態のＤＣ−ＤＣコンバータ１００は、誤差電圧Ｖｅｒｒｏｒは既に定常状態の電圧となっているため、ＰＷＭ信号Ｖｐｗｍは、既に入力電圧Ｖｉｎに応じて小さなデューティに維持されている。 Further, the input voltage Vin remains low during the PWM control period, but the error voltage Verror has already become a voltage that generates a PWM signal Vpwm having a duty corresponding to the fluctuation of the input voltage Vin. The duty is maintained. That is, in the case of the conventional DC-DC converter, when the input voltage Vin fluctuates low, the error voltage Verror gradually increases and the duty of the PWM signal gradually decreases. In the converter 100, since the error voltage Verror is already a steady-state voltage, the PWM signal Vpwm is already maintained at a small duty according to the input voltage Vin.

よって、本実施形態のＤＣ−ＤＣコンバータ１００は、入力電圧Ｖｉｎに変動があり、低く変動したとき、安定した出力電圧Ｖｏｕｔを出力することができる。 Therefore, the DC-DC converter 100 of the present embodiment has a change in the input voltage Vin, and can output a stable output voltage Vout when the input voltage Vin fluctuates.

図６（ｃ）は、入力電圧に変動があり、入力電圧が高い場合の動作を説明するためのタイミングチャートである。 FIG. 6C is a timing chart for explaining the operation when the input voltage varies and the input voltage is high.

ＰＦＭ制御期間中、制御信号ＣＮＴは、Ｈｉ信号であり、三角波生成回路ＲＡＭＰ１１４と、誤差増幅器ＡＭＰ１１１と、コンパレータＣＭＰ１１３は、停止しており、三角波ＲＡＭＰとＰＷＭ信号Ｖｐｗｍは０Ｖである。誤差増幅器ＡＭＰ１１１は、動作を停止しているが、誤差増幅器ＡＭＰ１１１の出力端子は、電圧設定部ＶＳＥＴ１１２により入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐが与えられ、誤差電圧Ｖｅｒｒｏｒは、電圧Ｖｃｌｕｍｐとなる。 During the PFM control period, the control signal CNT is a Hi signal, the triangular wave generation circuit RAMP114, the error amplifier AMP111, and the comparator CMP113 are stopped, and the triangular wave RAMP and the PWM signal Vpwm are 0V. Although the error amplifier AMP111 has stopped operating, the output terminal of the error amplifier AMP111 is supplied with the voltage Vclamp tracked to the input voltage Vin by the voltage setting unit VSET112, and the error voltage Verror becomes the voltage Vclamp.

ＰＦＭ制御期間中、入力電圧Ｖｉｎが高くなると、電圧設定部ＶＳＥＴ１１２は、入力電圧Ｖｉｎに応じて低い電圧Ｖｃｌｕｍｐを誤差増幅器ＡＭＰ１１１の出力端子に設定し、誤差電圧Ｖｅｒｒｏｒは高くなる。 When the input voltage Vin becomes high during the PFM control period, the voltage setting unit VSET112 sets a low voltage Vclamp to the output terminal of the error amplifier AMP111 according to the input voltage Vin, and the error voltage Verror becomes high.

そして、動作させる制御回路がＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０からＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０へ切り替わり、誤差増幅器ＡＭＰ１１１、三角波生成回路ＲＡＭＰ１１４、コンパレータＣＭＰ１１３は動作を開始し、ＳＷ１がオフして誤差増幅器ＡＭＰ１１１の出力端子と電圧生成部Ｖｃｌｕｍｐ１１５は、切り離される。そして、ＰＷＭ信号Ｖｐｗｍも出力される。 Then, the control circuit to be operated is switched from the PFM signal generation circuit PFMGEN120 to the PWM signal generation circuit PWMGEN110, the error amplifier AMP111, the triangular wave generation circuit RAMP114, and the comparator CMP113 start operating, and SW1 is turned off to connect to the output terminal of the error amplifier AMP111. The voltage generator Vclamp 115 is disconnected. The PWM signal Vpwm is also output.

入力電圧Ｖｉｎは高く変動したため、誤差電圧Ｖｅｒｒｏｒは入力電圧Ｖｉｎが高く変動したことに応じた低い電圧となり、入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成するような電圧となっている。 Since the input voltage Vin fluctuated high, the error voltage Verror is a low voltage corresponding to the high fluctuation of the input voltage Vin, and is a voltage that generates a PWM signal Vpwm having a duty corresponding to the fluctuation of the input voltage Vin. .

また、ＰＷＭ制御期間中、入力電圧Ｖｉｎは高いままであるが、誤差電圧Ｖｅｒｒｏｒは既に入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成するような電圧となっているため、ＰＷＭ信号Ｖｐｗｍのデューティは維持されている。つまり、従来のＤＣ−ＤＣコンバータであれば、入力電圧Ｖｉｎが高く変動したとき、誤差電圧Ｖｅｒｒｏｒは徐々に低くなり、ＰＷＭ信号のデューティも徐々に大きくなっていくが、本実施形態のＤＣ−ＤＣコンバータ１００は、誤差電圧Ｖｅｒｒｏｒは既に定常状態の電圧となっているため、ＰＷＭ信号Ｖｐｗｍは、既に入力電圧Ｖｉｎに応じて大きなデューティに維持されている。 In addition, the input voltage Vin remains high during the PWM control period, but the error voltage Verror is already a voltage that generates the PWM signal Vpwm having a duty corresponding to the fluctuation of the input voltage Vin, and thus the PWM signal Vpwm. The duty is maintained. That is, in the case of the conventional DC-DC converter, when the input voltage Vin fluctuates high, the error voltage Verror gradually decreases and the duty of the PWM signal gradually increases. In the converter 100, since the error voltage Verror is already a steady-state voltage, the PWM signal Vpwm is already maintained at a large duty according to the input voltage Vin.

よって、本実施形態のＤＣ−ＤＣコンバータ１００は、入力電圧Ｖｉｎに変動があり、高く変動したとき、安定した出力電圧Ｖｏｕｔを出力することができる。 Therefore, the DC-DC converter 100 of the present embodiment has a change in the input voltage Vin, and can output a stable output voltage Vout when the input voltage Vin fluctuates highly.

上述したように、電圧Ｖｃｌｕｍｐは、入力電圧Ｖｉｎに対して、負の比例関係を有するので、入力電圧Ｖｉｎが低いときの電圧Ｖｃｌｕｍｐは高くなり、入力電圧Ｖｉｎが高いときの電圧Ｖｃｌｕｍｐは低くなる。よって、ＰＷＭ信号Ｖｐｗｍは、入力電圧Ｖｉｎが高いとき、デューティが大きくなり、入力電圧Ｖｉｎが低いとき、デューティが小さくなり、入力電圧Ｖｉｎの変動にトラッキングしたデューティのＰＷＭ信号Ｖｐｗｍが生成される。 As described above, the voltage Vclamp has a negative proportional relationship with the input voltage Vin. Therefore, the voltage Vclamp when the input voltage Vin is low is high, and the voltage Vclamp when the input voltage Vin is high is low. Therefore, the PWM signal Vpwm has a high duty when the input voltage Vin is high, and has a low duty when the input voltage Vin is low, and the PWM signal Vpwm having a duty tracked to the fluctuation of the input voltage Vin is generated.

つまり、ＰＦＭ制御期間からＰＷＭ制御期間へ切り替える前に、本実施形態のＤＣ−ＤＣコンバータ１００は、誤差電圧Ｖｅｒｒｏｒは、入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐとなっている。よって、動作させる制御回路をＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０からＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０に切り替えるとき、入力電圧Ｖｉｎに変動が生じても、誤差電圧Ｖｅｒｒｏｒを入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐに設定することができる。 That is, before switching from the PFM control period to the PWM control period, in the DC-DC converter 100 of the present embodiment, the error voltage Verror is the voltage Vclamp tracked to the input voltage Vin. Therefore, when the control circuit to be operated is switched from the PFM signal generation circuit PFMGEN120 to the PWM signal generation circuit PWMGEN110, even if the input voltage Vin fluctuates, the error voltage Verror can be set to the voltage Vclump tracked to the input voltage Vin. .

そして、本実施形態のＤＣ−ＤＣコンバータ１００は、このトラッキングした電圧Ｖｃｌｕｍｐにより入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成することができ、安定した出力電圧Ｖｏｕｔを出力できる。 The DC-DC converter 100 according to the present embodiment can generate a PWM signal Vpwm having a duty according to the fluctuation of the input voltage Vin by using the tracked voltage Vclamp, and can output a stable output voltage Vout.

さらに、本実施形態のＤＣ−ＤＣコンバータ１００は、ＰＦＭ制御期間からＰＷＭ制御期間へ切り替わってすぐに、スイッチＳＷ１をオフして電圧Ｖｃｌｕｍｐの設定を解除することで、負荷Ｒｏｕｔに変動が生じても、電圧Ｖｆｂに応じて直ちにＰＷＭ信号Ｖｐｗｍのデューティを調整して安定した出力電圧を出力することもできる。 Furthermore, the DC-DC converter 100 according to the present embodiment turns off the switch SW1 and cancels the setting of the voltage Vclamp immediately after switching from the PFM control period to the PWM control period. A stable output voltage can also be output by adjusting the duty of the PWM signal Vpwm immediately in accordance with the voltage Vfb.

なお、本実施形態のＤＣ−ＤＣコンバータ１００は、入力電圧Ｖｉｎの変動にトラッキングした電圧Ｖｃｌｕｍｐを誤差増幅器ＡＭＰ１１１の出力端子に設定することで、ＰＷＭ信号Ｖｐｗｍのデューティを入力電圧Ｖｉｎにトラッキングさせているが、三角波ＲＡＭＰと電圧Ｖｃｌｕｍｐを加算してＰＷＭ信号Ｖｐｗｍのデューティを入力電圧Ｖｉｎにトラッキングさせてもよい。 Note that the DC-DC converter 100 of the present embodiment tracks the duty of the PWM signal Vpwm to the input voltage Vin by setting the voltage Vclamp tracked to the fluctuation of the input voltage Vin to the output terminal of the error amplifier AMP111. However, the triangular wave RAMP and the voltage Vclump may be added to cause the duty of the PWM signal Vpwm to be tracked to the input voltage Vin.

また、本実施形態のＤＣ−ＤＣコンバータは、負荷の軽重に応じて、動作させる制御回路をＰＦＭ信号生成回路からＰＷＭ信号生成回路に切り替える構成であるが、ＰＦＭ信号生成回路以外の制御回路からＰＷＭ信号生成回路に切り替えるようにしてもよいし、入力電圧を降圧した電圧を出力するシリーズレギュレータなどの電源回路の出力とＰＷＭ信号生成回路が駆動するドライバの出力とを切り替えるようにしてもよく、いずれの場合も入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成することができ、安定した出力電圧Ｖｏｕｔを出力できる。 The DC-DC converter according to the present embodiment is configured to switch the control circuit to be operated from the PFM signal generation circuit to the PWM signal generation circuit according to the load weight, but from the control circuit other than the PFM signal generation circuit, It may be switched to the signal generation circuit, or the output of a power supply circuit such as a series regulator that outputs a voltage obtained by stepping down the input voltage and the output of the driver driven by the PWM signal generation circuit may be switched. In this case, the PWM signal Vpwm having a duty corresponding to the fluctuation of the input voltage Vin can be generated, and a stable output voltage Vout can be output.

本発明のＤＣ−ＤＣコンバータは、蓄電システムやプロセッサの分野で好適に利用できる。 The DC-DC converter of the present invention can be suitably used in the field of power storage systems and processors.

１００ＤＣ−ＤＣコンバータ
１０１入力端子
１０２出力端子
１１０ＰＷＭ信号生成回路ＰＷＭＧＥＮ
１１１誤差増幅器ＡＭＰ
１１２電圧設定部ＶＳＥＴ
１１３コンパレータＣＭＰ
１１４三角波生成回路ＲＡＭＰ
１１５電圧生成部Ｖｃｌｕｍｐ
１２０ＰＦＭ信号生成回路ＰＦＭＧＥＮ
１３０ドライバＤＲＶ
１４０スイッチ制御部ＳＷＣＮＴＲ
３０１ロジック（論理回路）
３０２コンパレータＣＭＰ１
３０３コンパレータＣＭＰ２
４０１フリップフロップＦＦ１
４０２カウンタ
５０１コンパレータＣＭＰ３
５０２コンパレータＣＭＰ４
５０３フリップフロップＦＦ２
５０４アンド回路ＡＮＤ
７１１誤差増幅器
７１２，７１３コンパレータ
７１４波形生成回路
７１５ＳＷ
７１６ＯＳＣ
７１７ロジック
７１８ａ，７１８ｂドライバ
７１９クランプ回路
７２０フリップフロップＦＦ 100 DC-DC converter 101 Input terminal 102 Output terminal 110 PWM signal generation circuit PWMGEN
111 Error Amplifier AMP
112 Voltage setting unit VSET
113 Comparator CMP
114 Triangular wave generation circuit RAMP
115 Voltage generator Vclump
120 PFM signal generation circuit PFMGEN
130 Driver DRV
140 Switch control unit SWCNTR
301 logic (logic circuit)
302 Comparator CMP1
303 Comparator CMP2
401 flip-flop FF1
402 Counter 501 Comparator CMP3
502 Comparator CMP4
503 flip-flop FF2
504 AND circuit AND
711 Error amplifier 712, 713 Comparator 714 Waveform generation circuit 715 SW
716 OSC
717 Logic 718a, 718b Driver 719 Clamp circuit 720 Flip-flop FF

Claims

A voltage converter for inputting an input voltage and outputting an output voltage for driving a load;
A control circuit for driving the voltage converter when the load is a light load;
A PWM signal generation circuit that generates a PWM signal and drives the voltage converter with the PWM signal when the load is a heavy load;
A DC-DC converter that tracks the duty of the PWM signal to the input voltage.

The DC-DC converter according to claim 1, wherein the control circuit is a PFM signal generation circuit that generates a PFM signal.

A voltage converter for inputting an input voltage and outputting an output voltage for driving a load;
A power supply circuit for inputting the input voltage and outputting the output voltage when the load is a light load;
A PWM signal generation circuit that generates a PWM signal and drives the voltage converter with the PWM signal when the load is a heavy load;
A DC-DC converter that tracks the duty of the PWM signal to the input voltage.

The PWM signal generation circuit includes:
An error amplifier that generates an error voltage for adjusting the duty according to the output voltage;
4. The DC-DC converter according to claim 1, further comprising: a voltage setting unit that sets a voltage tracked to the input voltage at an output terminal of the error amplifier. 5.

5. The DC-DC converter according to claim 4, wherein the voltage setting unit sets the tracked voltage at an output terminal of the error amplifier when the load is a light load.

6. The DC-DC converter according to claim 5, wherein the voltage setting unit cancels the setting of the tracked voltage to the output terminal when the load changes from a light load to a heavy load.