JP2013031864A - はんだボールおよびはんだボールを用いた半導体装置 - Google Patents
はんだボールおよびはんだボールを用いた半導体装置 Download PDFInfo
- Publication number
- JP2013031864A JP2013031864A JP2011168436A JP2011168436A JP2013031864A JP 2013031864 A JP2013031864 A JP 2013031864A JP 2011168436 A JP2011168436 A JP 2011168436A JP 2011168436 A JP2011168436 A JP 2011168436A JP 2013031864 A JP2013031864 A JP 2013031864A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- metal
- substrate
- solder ball
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
銅パッド部とはんだボールとの間における銅と錫との反応が促進されるのを阻止して、銅パッド部に断線が発生するのを防止することを可能にするはんだボール及びそのはんだボールを用いた半導体装置を提供する
【解決手段】
はんだボールを、金属又は樹脂の表面に金属をコーティングしたコア材と、このコア材の表面に形成されたニッケル、チタンもしくクロムを主成分とする第一の金属膜層と、この第一の金属膜層の外周に形成された銅を主成分とする第二の金属膜層と、この第二の金属膜層の外周に錫を主成分とする第三の金属膜層とを有して構成し、半導体装置を、第一の部材上の第一の電極パッドと第二の部材上の第二の電極パッドとをこのはんだボールを用いて接合した構成とした。
【選択図】 図1
Description
次に、実施例1の変形例1を、以下に説明する。
変形例1において接合後一定の時間経過させた場合、図5と同様な断面構造となる。
次に、実施例1の変形例2を以下に説明する。
変形例2は、実施例1で図1を用いて説明した金属コアはんだボール100又は変形例1で図7を用いて説明した金属コアはんだボール110の構造において、中心の金属コア1を柔軟性のある樹脂のボールの表面に銅をコーティングした2層構造の金属コアに置き換えたものである。図11Aと図11Bに変形例2における金属コアはんだボール120及び130の構成を示す。樹脂のボールの表面にコーティングする材料としては、銅のほかに、ニッケル、金、銀、アルミニウム又はそれらを含む合金などであっても良い。
Claims (13)
- 金属又は樹脂の表面に金属をコーティングしたコア材と、該コア材の表面に形成されたニッケル、チタンもしくクロムを主成分とする第一の金属膜層と、該第一の金属膜層の外周に形成された銅を主成分とする第二の金属膜層と、該第二の金属膜層の外周に錫を主成分とする第三の金属膜層とを有することを特徴とするはんだボール。
- 請求項1において、第二の金属膜の銅含有量が50%以上であることを特徴とするはんだボール。
- 金属又は樹脂の表面に金属をコーティングしたコア材と、該コア材の表面に形成されたニッケル、チタンもしくクロムを主成分とする第一の金属膜層と、該第一の金属膜層の外周に形成された銅を主成分とする金属粉を含有した錫を主成分とする第二の金属膜層とを有することを特徴とするはんだボール。
- 請求項3において、第二の金属膜に含有する金属粉の銅含有量が50%以上であることを特徴とするはんだボール。
- 請求項1乃至4の何れかにおいて、前記コア材が銅、ニッケル、金、銀、アルミニウムのいずれかを主成分とする金属からなることを特徴とするはんだボール。
- 請求項1乃至4の何れかにおいて、前記コア材が、樹脂と、該樹脂の表面にコーティングされた金属膜とからなる多層構造を有することを特徴とするはんだボール。
- 請求項6において、前記金属膜は、銅、ニッケル、金、銀、アルミニウムのいずれかを主成分とすることを特徴とするはんだボール。
- 第一の部材上の第一の電極パッドと第二の部材上の第二の電極パッドとをはんだボールによって接合した構成を有する半導体装置であって、
前記はんだボールは、金属又は樹脂の表面に金属をコーティングしたコア材と、該コア材の表面に形成された第一の金属膜層と、該第一の金属膜層の外周に形成された銅を主成分とする第二の金属膜層と、該第二の金属膜層の外周に錫を主成分とする第三の金属膜層とを有して構成されたはんだボールであって、
前記第一の電極パッドと前記第三の金属膜層との間及び前記第二の電極パッドと前記第三の金属膜層との間にそれぞれ合金層が形成されて前記第一の電極パッドと前記第二の電極パッドとがそれぞれ前記はんだボールと接合していることを特徴とするはんだボールを用いた半導体装置。 - 第一の部材上の第一の電極パッドと第二の部材上の第二の電極パッドとをはんだボールによって接合した構成を有する半導体装置であって、
前記はんだボールは、金属又は樹脂の表面に金属をコーティングしたコア材と、該コア材の表面に形成されたニッケル、チタンもしくクロムを主成分とする第一の金属膜層と、該第一の金属膜層の外周に形成された銅を主成分とする金属粉を含有した錫を主成分とする第二の金属膜層とを有して構成されたはんだボールであって、
前記第一の電極パッドと前記第三の金属膜層との間及び前記第二の電極パッドと前記第三の金属膜層との間にそれぞれ合金層が形成されて前記第一の電極パッドと前記第二の電極パッドとがそれぞれ前記はんだボールと接合していることを特徴とするはんだボールを用いた半導体装置。 - 請求項8もしくは9記載の半導体装置であって、前記金属又は樹脂の表面に金属をコーティングしたコア材の、前記金属又は前記コーティングした金属が、銅、ニッケル、金、銀、アルミニウムのいずれかを主成分とする金属であることを特徴とするはんだボールを用いた半導体装置。
- 請求項8記載の半導体装置であって、前記第一の電極パッドと前記第二の電極パッドとに接合する前記はんだボールは、前記第二の金属膜に50%以上の銅を含有することを特徴とするはんだボールを用いた半導体装置。
- 請求項9記載の半導体装置であって、前記第一の電極パッドと前記第二の電極パッドとに接合する前記はんだボールは、前記第二の金属膜に含有される金属粉が50%以上の銅を含有することを特徴とするはんだボールを用いた半導体装置。
- 請求項8もしくは9記載の半導体装置であって、前記第一の電極パッドと前記第二の電極パッドとがそれぞれ接合している前記はんだボールは、前記金属又は樹脂の表面に金属をコーティングしたコア材が、前記第一の金属膜層で表面を覆われていることを特徴とするはんだボールを用いた半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168436A JP2013031864A (ja) | 2011-08-01 | 2011-08-01 | はんだボールおよびはんだボールを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168436A JP2013031864A (ja) | 2011-08-01 | 2011-08-01 | はんだボールおよびはんだボールを用いた半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015114527A Division JP2015186826A (ja) | 2015-06-05 | 2015-06-05 | はんだボールおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013031864A true JP2013031864A (ja) | 2013-02-14 |
Family
ID=47788206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011168436A Pending JP2013031864A (ja) | 2011-08-01 | 2011-08-01 | はんだボールおよびはんだボールを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013031864A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016165739A (ja) * | 2015-03-09 | 2016-09-15 | 富士通株式会社 | 電子装置及びその製造方法 |
JP2019013960A (ja) * | 2017-07-07 | 2019-01-31 | 新光電気工業株式会社 | 導電性ボール及び電子装置とそれらの製造方法 |
KR101979896B1 (ko) * | 2018-07-20 | 2019-05-17 | 주식회사 엠시스 | 비금속 코어 솔더볼, 그 제조방법 및 이를 포함하는 전자 패키지 |
CN112687628A (zh) * | 2019-10-18 | 2021-04-20 | 台湾积体电路制造股份有限公司 | 半导体器件、半导体器件的制造方法及封装件 |
WO2022050186A1 (ja) * | 2020-09-04 | 2022-03-10 | 株式会社新菱 | Sn-In系低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004273401A (ja) * | 2003-03-12 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 電極接続部材、それを用いた回路モジュールおよびその製造方法 |
JP2007125610A (ja) * | 2005-11-02 | 2007-05-24 | Akemichi Takizawa | 熱硬化性プラスチック製半田ボール |
-
2011
- 2011-08-01 JP JP2011168436A patent/JP2013031864A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004273401A (ja) * | 2003-03-12 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 電極接続部材、それを用いた回路モジュールおよびその製造方法 |
JP2007125610A (ja) * | 2005-11-02 | 2007-05-24 | Akemichi Takizawa | 熱硬化性プラスチック製半田ボール |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016165739A (ja) * | 2015-03-09 | 2016-09-15 | 富士通株式会社 | 電子装置及びその製造方法 |
JP2019013960A (ja) * | 2017-07-07 | 2019-01-31 | 新光電気工業株式会社 | 導電性ボール及び電子装置とそれらの製造方法 |
US10446513B2 (en) | 2017-07-07 | 2019-10-15 | Shinko Electric Industries Co., Ltd. | Conductive ball having a tin-based solder covering an outer surface of the copper ball |
JP7014535B2 (ja) | 2017-07-07 | 2022-02-01 | 新光電気工業株式会社 | 導電性ボール及び電子装置とそれらの製造方法 |
KR101979896B1 (ko) * | 2018-07-20 | 2019-05-17 | 주식회사 엠시스 | 비금속 코어 솔더볼, 그 제조방법 및 이를 포함하는 전자 패키지 |
CN112687628A (zh) * | 2019-10-18 | 2021-04-20 | 台湾积体电路制造股份有限公司 | 半导体器件、半导体器件的制造方法及封装件 |
WO2022050186A1 (ja) * | 2020-09-04 | 2022-03-10 | 株式会社新菱 | Sn-In系低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7838954B2 (en) | Semiconductor structure with solder bumps | |
US8952271B2 (en) | Circuit board, semiconductor device, and method of manufacturing semiconductor device | |
JP4731495B2 (ja) | 半導体装置 | |
US8686299B2 (en) | Electronic element unit and reinforcing adhesive agent | |
US8633103B2 (en) | Semiconductor device and manufacturing method of the same | |
JP6004441B2 (ja) | 基板接合方法、バンプ形成方法及び半導体装置 | |
WO2002007219A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
JP2011258921A5 (ja) | ||
JP2008218643A (ja) | 半導体装置及びその製造方法 | |
JP2012204631A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
US7420814B2 (en) | Package stack and manufacturing method thereof | |
JP6538596B2 (ja) | 電子部品の製造方法及び電子部品の製造装置 | |
JP2013031864A (ja) | はんだボールおよびはんだボールを用いた半導体装置 | |
WO2006035548A1 (ja) | 配線基板および半導体装置 | |
JP2013115336A (ja) | 半導体装置及びその製造方法 | |
CN111095508A (zh) | 半导体元件的安装构造以及半导体元件与基板的组合 | |
JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
JP4022139B2 (ja) | 電子装置及び電子装置の実装方法及び電子装置の製造方法 | |
JP2011187635A (ja) | 半導体装置およびその製造方法 | |
JP2015186826A (ja) | はんだボールおよび半導体装置 | |
JP5812123B2 (ja) | 電子機器の製造方法 | |
JP5245270B2 (ja) | 半導体装置及びその製造方法 | |
JP5333220B2 (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
TWI496250B (zh) | 封裝基板及其製法 | |
JP5140961B2 (ja) | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150310 |