JP2013068793A - 表示装置、駆動回路、駆動方法、および電子機器 - Google Patents

Abstract

【課題】表示の自由度を高めることができる表示装置を得る。
【解決手段】複数の表示画素を含む表示部と、駆動すべき水平ラインを指示するためのアドレス情報を生成する制御部と、アドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に応じて表示画素を駆動する駆動部とを備える。上記制御部は、単位駆動期間の開始タイミングを任意に設定する。
【選択図】図１

Description

本開示は、画像を表示する表示装置、その表示装置の駆動回路および駆動方法、ならびにそのような表示装置を備えた電子機器に関する。

近年、表示装置は、様々な電子機器に搭載されている。表示装置は、画質や消費電力などの観点から、液晶表示装置、プラズマ表示装置、有機ＥＬ表示装置などの様々な種類のものが開発されており、それらの特性に応じて、据置型のテレビジョン装置の他、携帯電話、携帯型情報端末など、様々な電子機器に適用されている。

表示装置の駆動方法としては、アナログ駆動方式と、デジタル駆動方式とがある。アナログ駆動方式は、例えば、アナログの画素電圧を各画素に供給するものであり、液晶表示装置や有機ＥＬ表示装置などに、しばしば用いられている。デジタル駆動方式は、例えば、パルス幅変調（ＰＷＭ；Pulse Width Modulation）されたデジタル信号を各画素に供給するものである。例えば、特許文献１には、表示データ（コード）の各ビットの重みに応じた時間間隔（サブフィールド期間）で、各ビットに対応した駆動電圧を各画素に供給することにより、画素の電気光学素子をオンオフ制御して表示を行う、デジタル駆動方式の表示装置が開示されている。

特開２００６−３４３６０９号公報

ところで、表示装置は、一般に画質が高いことが望まれる。画質は、例えば、表示画像の分解能や、階調の細かさなどによって左右され、表示画像が動画である場合には、例えば、リフレッシュレートもまた画質にとって重要な要素である。表示装置は、例えば、パーソナルコンピュータでは主に静止画を表示し、テレビジョン装置では主に動画を表示するなど、用途等に応じて表示する画像の特徴が異なるため、望まれる特性もまた異なる。よって、表示装置では、様々な用途に対応できるように、高い自由度を有することが望まれる。

本開示はかかる問題点に鑑みてなされたもので、その目的は、表示の自由度を高めることができる表示装置、駆動回路、駆動方法、および電子機器を提供することにある。

本開示の表示装置は、表示部と、制御部と、駆動部とを備えている。表示部は、複数の表示画素を含むものである。制御部は、駆動すべき水平ラインを指示するためのアドレス情報を生成するものである。駆動部は、アドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に応じて表示画素を駆動するものである。上記制御部は、単位駆動期間の開始タイミングを任意に設定するものである。

本開示の駆動回路は、制御部と、駆動部とを備えている。制御部は、複数の表示画素を含む表示部における、駆動すべき水平ラインを指定するためのアドレス情報を生成するものである。駆動部は、アドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に応じて表示画素を駆動するものである。上記制御部は、単位駆動期間の開始タイミングを任意に設定するものである。

本開示の駆動方法は、複数の表示画素を含む表示部における、駆動すべき水平ラインを指定し、そのアドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に応じて表示画素を駆動し、単位駆動期間の開始タイミングを任意に設定するものである。

本開示の電子機器は、上記表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置、プロジェクタなどが該当する。

本開示の表示装置、駆動回路、駆動方法、および電子機器では、アドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、表示画素は、階調コードに応じて駆動される。その際、単位駆動期間の開始タイミングは任意に設定される。

本開示の表示装置、駆動回路、駆動方法、および電子機器によれば、単位駆動期間の開始タイミングを任意に設定するようにしたので、表示の自由度を高めることができる。

本開示の実施の形態に係る表示装置の一構成例を表すブロック図である。 図１に示した表示装置に係る階調コードを表す模式図である。 図１に示した変換回路の一構成例を表すブロック図である。 図１に示した表示装置の一動作例を表すタイミング図である。 図１に示した表示装置の他の動作例を表す模式図である。 図１に示した表示装置の他の動作例を表すタイミング図である。 図１に示した表示装置の他の動作例を表す模式図である。 図１に示した表示装置の他の動作例を表すタイミング図である。 図１に示した周辺回路の一動作例を表すタイミング図である。 他の実施の形態に係る表示装置の一構成例を表すブロック図である。 図１０に示した変換回路の一構成例を表すブロック図である。 図１０に示した周辺回路の一動作例を表すタイミング図である。 他の実施の形態に係る表示装置の一動作例を表す模式図である。 図１３に示した表示装置の一動作例を表す模式図である。 図１３に示した表示装置の効果の一例を説明するための説明図である。 図１３に示した表示装置に係る周辺回路の一動作例を表すタイミング図である。 図１３に示した表示装置に係る周辺回路の他の動作例を表すタイミング図である。 実施の形態に係る表示装置を適用したテレビジョン装置の外観構成を表す斜視図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．適用例

＜１．第１の実施の形態＞
［構成例］
（全体構成例）
図１は、第１の実施の形態に係る表示装置の一構成例を表すものである。表示装置１は、パルス幅変調で階調表示を行う、デジタル駆動方式の表示装置である。なお、本開示の実施の形態に係る表示方法は、本実施の形態により具現化されるので、併せて説明する。この表示装置１は、表示パネル１０と、周辺回路２０とを備えている。

表示パネル１０は、この例では、いわゆる２Ｋ１Ｋ（１９２０ピクセル×１０８０ピクセル）のＨＤ（High Definition）映像が表示可能な表示パネルである。表示パネル１０には、図１に示したように、複数の画素１１がマトリックス状に配置されている。画素１１は、表示パネル１０上の表示画面を構成する最小単位の点に対応するものである。画素１１は、表示パネル１０がカラー表示パネルである場合には、例えば赤、緑または青などの単色の光を発する副画素に相当し、表示パネル１０がモノクロ表示パネルである場合には、画素１１は、単色光（例えば白色光）を発する画素に相当する。

画素１１は、図示しないが、この例では、電気光学素子を含むメモリ内蔵の画素である。電気光学素子の種類としては、例えば、液晶セルや、有機ＥＬ（Electro Luminescence）セルなどが挙げられる。メモリの種類としては、例えば、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）などが挙げられる。

表示パネル１０は、行方向に延伸する複数の走査線ＷＳＬと、列方向に延伸する複数のデータ線ＤＴＬとを有している。これらの走査線ＷＳＬおよびデータ線ＤＴＬの一端は、周辺回路２０に接続されている。上記した各画素１１は、走査線ＷＳＬとデータ線ＤＴＬとが互いに交差する箇所に配置されている。

この構成により、各画素１１には、１フレーム期間（１Ｆ）と同じ時間幅を有する駆動期間Ｄにおいて、データ線ＤＴＬを介して、階調コードＣの各ビットの重みに応じた駆動間隔で、各ビットの値が書き込まれる。この各ビットの値は、発光状態もしくは消光状態に対応するものである。そして、画素１１は、次に書き込まれるまでの時間、その状態（発光状態または消光状態）を維持する。

図２は、画素１１の動作を模式的に表すものである。図２において、左側の数字は階調コードＣを示し、右側の図は、その階調コードＣが供給されたときの画素１１の表示を示している。この右側の図において、白部分は“１”を示し、ハッチ部分は“０”を示す。この例では、階調コードＣは、１２ビットの階調データｂ１〜ｂ１２を有する４０９６階調のコードである。

画素１１には、階調コードＣの各ビットの値が、階調コードＣの各ビットの重みに応じた駆動間隔で書き込まれる。この例では、画素１１には、各ビットの値が、下位ビットｂ１から順に書き込まれる。そして、画素１１は、その書き込まれた各ビットの値を、そのビットの重みに応じた期間（ビットプレーンＢＰ）の間、維持する。すなわち、ビットプレーンＢＰの時間幅は、そのビットの重みに応じて、１（ＢＰ１）：２（ＢＰ２）：４（ＢＰ３）：８（ＢＰ４）：〜：１０２４（ＢＰ１１）：２０４８（ＢＰ１２）の比率になっている。画素１１は、例えばビットの値が“１”である場合には発光し、ビットの値が“０”である場合には消光する。これにより、画素１１は、発光状態になっている期間（発光期間）、または消光状態になっている期間（消光期間）の１フレーム期間における割合が変化することにより、階調表示を行う。すなわち、画素１１は、パルス幅変調により階調表示を行うようになっている。

周辺回路２０は、供給された映像信号Ｓdispおよび同期信号Ｓsyncに基づいて、表示パネル１０を駆動する回路である。映像信号Ｓdispは、階調コードＣを含むものである。また、同期信号Ｓsyncは、例えば、垂直同期信号Ｖsync、水平同期信号Ｈsync、ドットクロック信号などである。

周辺回路２０は、コントローラ２１と、変換回路３０と、垂直駆動回路２２と、水平駆動回路２３とを有している。

コントローラ２１は、同期信号Ｓsyncに基づいて、変換回路３０、水平駆動回路２３、および垂直駆動回路２２に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。具体的には、コントローラ２１は、変換回路３０に対して制御信号ＣＴＬＡを供給し、水平駆動回路２７に対して制御信号ＣＴＬＢを供給し、垂直駆動回路２６に対して制御信号ＣＴＬＣを供給する。制御信号ＣＴＬＡ，ＣＴＬＢ，ＣＴＬＣとしては、例えば、クロック信号ＣＬＫ、ラッチ信号、フレーム開始信号などが挙げられる。

また、コントローラ２１は、表示パネル１０における、階調コードＣに基づく書込動作を行う行を１水平期間ごとに設定し、それに基づいてアドレス信号ＡＤＲを生成し、垂直駆動回路２２に対して供給する。アドレス信号ＡＤＲは、この例では、１２ビットのアドレスデータａ０〜ａ１１を含むものである。すなわち、アドレス信号ＡＤＲは、最大で２０４８のアドレスを指定することができるものであり、表示パネル１０がいわゆる２Ｋ１Ｋのパネル（走査線数：１０８０）の他、４Ｋ２Ｋのパネル（走査線数：２１６０）を用いた場合であっても使用することができる。

このように、表示装置１では、コントローラ２１が、書込動作を行う行を１水平期間ごとに任意に設定するようにしたので、後述するように、表示パネル１０に対していわゆるランダムアクセスをすることができるようになり、表示の自由度を高めることができる。

変換回路３０は、同期信号Ｓsyncに同期した映像信号Ｓdispを、表示パネル１０の駆動に適した映像信号Ｓigに変換する回路である。映像信号Ｓigは、この例では、１６本のパラレル信号である。

図３は、変換回路３０の一構成例を表すものである。変換回路３０は、フレームメモリ３１と、書込回路３２と、読出回路３３と、デコーダ３４とを有している。フレームメモリ３１は、表示パネル１０の解像度よりも多い記憶容量を有する映像表示用メモリであり、例えば、行アドレスと、列アドレスと、行アドレスおよび列アドレスと関連付けられた各画素１１の階調コードＣの各階調データとを記憶することができるようになっている。書込回路３２は、同期信号Ｓsyncに基づいて、フレームメモリ３１に対する階調データの書込アドレスＷadを生成するとともに、この書込アドレスＷadを、同期信号Ｓsyncに同期してフレームメモリ３１に出力するようになっている。書込アドレスＷadは、例えば、行アドレスおよび列アドレスを含むものである。読出回路３３は、制御信号ＣＴＬＡに基づいて、読出アドレスＲadを生成し、フレームメモリ３１に出力するようになっている。デコーダ３４は、フレームメモリ３１から出力された階調データを信号データＳigとして出力するようになっている。

垂直駆動回路２２は、制御信号ＣＴＬＣおよびアドレス信号ＡＤＲに基づいて、各画素１１を行単位で選択するための走査パルスを含む走査線信号ＷＳを生成し、走査線ＷＳＬに出力する機能を有している。

水平駆動回路２３は、制御信号ＣＴＬＢおよび信号データＳigに基づいて、各画素１１の階調データを含むデータ線信号ＤＴを生成し、データ線ＤＴＬに出力するものである。

ここで、表示パネル１０は、本開示における「表示部」の一具体例に対応する。コントローラ２１および変換回路３０は、本開示における「制御部」の一具体例に対応する。垂直駆動回路２２および水平駆動回路２３は、本開示における「駆動部」の一具体例に対応する。駆動期間Ｄは、本開示における「単位駆動期間」の一具体例に対応する。ビットプレーンＢＰは、本開示における「駆動間隔」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の表示装置１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、立体表示装置１の全体動作概要を説明する。コントローラ２４は、同期信号Ｓsyncに基づいて、変換回路３０、水平駆動回路２３、および垂直駆動回路２２の動作タイミングを制御する制御信号ＣＴＬＡ，ＣＴＬＢ，ＣＴＬＣをそれぞれ生成するとともに、表示パネル１０における、階調コードＣに基づく書込み動作を行う行を設定し、それに基づいてアドレス信号ＡＤＲを生成する。変換回路３０は、同期信号Ｓsyncに同期した映像信号Ｓdispを映像信号Ｓigに変換する。垂直駆動回路２２は、制御信号ＣＴＬＣおよびアドレス信号ＡＤＲに基づいて、走査線信号ＷＳを生成する。水平駆動回路２７は、制御信号ＣＴＬＢおよび信号データＳigに基づいて、データ線信号ＤＴを生成する。表示パネル１０の各画素１１は、データ線信号ＤＴおよび走査線信号ＷＳに基づいて、パルス幅変調により階調表示を行う。

（詳細動作）
次に、いくつかの動作例を用いて、表示装置１の詳細動作を説明する。

図４は、第１の例における表示動作のタイミング図を表すものである。この例は、説明の便宜上、走査線ＷＳＬが８本の場合を示している。また、階調コードＣは、３ビットの階調データｂ１〜ｂ３を有する８階調の階調コードとしている。図３において、（Ａ），（Ｃ），（Ｅ），（Ｇ），（Ｉ），（Ｋ），（Ｍ），（Ｏ）は、それぞれ８本分の走査線信号ＷＳ（１）〜ＷＳ（８）を示し、（Ｂ），（Ｄ），（Ｆ），（Ｈ），（Ｊ），（Ｌ），（Ｎ），（Ｐ）は、それぞれ８行分の画素１１（１）〜（８）における表示を示している。

図４に示したように、この例では、１フレーム期間（１Ｆ）は、互いに等しい時間幅を有する８つのサブフレーム期間ＳＦ（ＳＦ１〜８）に分割され、各サブフレーム期間ＳＦはさらに３つの水平期間（１Ｈ）に分割されている。すなわち、この例では、１フレーム期間は、走査線ＷＳＬの本数と同じ数のサブフレーム期間ＳＦに分割され、また各サブフレーム期間ＳＦは、階調コードＣのビット数と同じ数の水平期間に分割されている。

まず、表示パネル１０における１行目の画素１１の動作について説明する。

表示装置１では、サブフレームＳＦ１内の最初の水平期間において、水平駆動回路２３が、階調コードＣのビットｂ１に対応する電圧をデータ線ＤＴＬに印加するとともに、垂直駆動回路２２が、１行目の走査線ＷＳＬ（１）に走査パルスを印加する（図４（Ａ））。これにより、１行目の画素１１には、ビットｂ１の値が書き込まれ、この画素１１は、次に書き込まれるまでの期間（ビットプレーンＢＰ１）、その値を維持する（図４（Ｂ））。

次に、サブフレームＳＦ２内の２番目の水平期間において、同様に、水平駆動回路２３が、階調コードＣのビットｂ２に対応する電圧をデータ線ＤＴＬに印加するとともに、垂直駆動回路２２が、１行目の走査線ＷＳＬ（１）に走査パルスを印加する（図４（Ａ））。これにより、１行目の画素１１には、ビットｂ１の値が書き込まれ、この画素１１は、次に書き込まれるまでの期間（ビットプレーンＢＰ２）、その値を維持する（図４（Ｂ））。

次に、サブフレームＳＦ４内の３番目の水平期間において、水平駆動回路２３が、階調コードＣのビットｂ２に対応する電圧をデータ線ＤＴＬに印加するとともに、垂直駆動回路２２が、１行目の走査線ＷＳＬ（１）に走査パルスを印加する（図４（Ａ））。これにより、１行目の画素１１には、ビットｂ１の値が書き込まれ、この画素１１は、次に書き込まれるまでの期間（ビットプレーンＢＰ３）、その値を維持する（図４（Ｂ））。

このようにして、１行目の画素１１は３つのビットブレーンＢＰ１〜ＢＰ３からなる駆動期間Ｄにおいて、階調表示を行う。

表示装置１は、この駆動期間Ｄの開始タイミングを行ごとにずらすことにより、１フレーム分の表示動作を行う。具体的には、駆動期間Ｄは、例えば、１行目の画素１１では、サブフレームＳＦ１の最初の水平期間から開始し、２行目の画素１１では、サブフレームＳＦ２の最初の水平期間から開始し、３行目の画素１１では、サブフレームＳＦ３の最初の水平期間から開始する。その際、垂直駆動回路２２は、互いに異なる行に同時に走査パルスを印加しないように動作する。これにより、各行の画素１１は、互いに独立して表示を行うことができる。

このような表示動作を行うために、垂直駆動回路２２は、いわゆる飛び越し走査を行う。具体的には、例えば、垂直駆動回路２２は、サブフレーム期間ＳＦ１の最初の水平期間において、１行目の走査線ＷＳＬ（１）に対して走査パルスを印加し、２番目の水平期間において、８行目の走査線ＷＳＬ（８）に対して走査パルスを印加し、３番目の水平期間において、６行目の走査線ＷＳＬ（６）に対して走査パルスを印加する。次に、垂直駆動回路２２は、続くサブフレーム期間ＳＦ２の最初の水平期間において、２行目の走査線ＷＳＬ（２）に対して走査パルスを印加し、２番目の水平期間において、１行目の走査線ＷＳＬ（１）に対して走査パルスを印加し、３番目の水平期間において、７行目の走査線ＷＳＬ（７）に対して走査パルスを印加する。そして、それぞれのタイミングにおいて、水平駆動回路２３が、対応する階調データをデータ線ＤＴＬに印加する。これにより、垂直駆動回路２２によって選択された行の画素１１に、階調データが書き込まれる。

表示装置１では、コントローラ２１が、階調データを書き込む行を水平期間ごとに設定して、アドレス信号ＡＤＲを生成する。そして、垂直駆動回路２２は、このアドレス信号ＡＤＲに基づいて、上述したような飛び越し走査を行う。

コントローラ２１は、階調データを書き込む行を任意に設定することができるように構成されている。これにより、上述した表示動作の他にも、例えば以下に示すような表示を行うことができる。

図５は、表示動作の第２の例を模式的に表すものである。この例では、表示装置１は、表示画面の上半分と下半分とで別々に走査するように表示を行う。

図６は、この第２の例における表示動作のタイミング図を表すものである。この例では、駆動期間Ｄは、１行目の画素１１では、サブフレームＳＦ１の最初の水平期間から開始し、２行目の画素１１では、サブフレームＳＦ３の最初の水平期間から開始し、３行目の画素１１では、サブフレームＳＦ５の最初の水平期間から開始し、４行目の画素１１では、サブフレームＳＦ７の最初の水平期間から開始する。同様に、駆動期間Ｄは、５行目の画素１１では、サブフレームＳＦ２の最初の水平期間から開始し、６行目の画素１１では、サブフレームＳＦ４の最初の水平期間から開始し、７行目の画素１１では、サブフレームＳＦ６の最初の水平期間から開始し、８行目の画素１１では、サブフレームＳＦ８の最初の水平期間から開始する。

図７は、表示動作の第３の例を模式的に表すものである。この例では、表示装置１は、いわゆるインターレース表示を行う。

図８は、この第３の例における表示動作のタイミング図を表すものである。この例では、駆動期間Ｄは、１行目の画素１１では、サブフレームＳＦ１の最初の水平期間から開始し、３行目の画素１１では、サブフレームＳＦ２の最初の水平期間から開始し、５行目の画素１１では、サブフレームＳＦ３の最初の水平期間から開始し、７行目の画素１１では、サブフレームＳＦ４の最初の水平期間から開始する。同様に、駆動期間Ｄは、２行目の画素１１では、サブフレームＳＦ５の最初の水平期間から開始し、４行目の画素１１では、サブフレームＳＦ６の最初の水平期間から開始し、６行目の画素１１では、サブフレームＳＦ７の最初の水平期間から開始し、８行目の画素１１では、サブフレームＳＦ８の最初の水平期間から開始する。

次に、周辺回路２０におけるアドレス信号ＡＤＲのやりとりについて説明する。以下の説明では、表示装置１は、ＨＤ映像（１９２０ピクセル×１０８０ピクセル）を扱うこととする。

図９は、周辺回路２０の回路動作のタイミング図を表すものであり、（Ａ）は水平同期信号Ｈsyncの波形を示し、（Ｂ）はクロック信号ＣＬＫの波形を示し、（Ｃ）はアドレス信号ＡＤＲの波形を示し、（Ｄ）は映像信号Ｓig（１）〜Ｓig（１６）の波形を示す。この例では、１フレーム期間（１Ｆ）は、１０８０のサブフレーム期間ＳＦ（ＳＦ１〜１０８０）に分割され、各サブフレーム期間ＳＦはさらに１２の水平期間（１Ｈ）に分割されている。

図９に示したように、各水平期間（１Ｈ）において、変換回路３０は、水平駆動回路２３に対して、１６本のパラレル信号である映像信号Ｓig（Ｓig（１）〜Ｓig（１６））を、クロック信号ＣＬＫに同期して供給する（図９（Ｄ））。その際、変換回路３０は、各映像信号Ｓigが、１２０ビットのデータを伝えることにより、各水平期間において１９２０ビット分（１２０×１６）のデータを供給する。そして、水平駆動回路２３は、これらの映像信号Ｓigに基づいてデータ線信号ＤＴを生成し、次の水平期間にデータ線ＤＴＬに出力する。

これと同時に、コントローラ２１は、垂直駆動回路２２に対して、１２ビットのアドレスデータ（ａ０〜ａ１１）を、クロック信号ＣＬＫに同期してアドレス信号ＡＤＲとして順次供給する。すなわち、コントローラ２１は、１２ビットのアドレスデータ（ａ０〜ａ１１）をシリアル信号として供給する。そして、垂直駆動回路２２では、このアドレス信号ＡＤＲに基づいて、次の水平期間（１Ｈ）における行選択を行う。

これにより、表示パネル１０では、アドレス信号ＡＤＲに基づいて選択された行に係る画素１１に、その行に係る階調コードＣに基づく階調データが供給されることにより、その選択された行に対する書込みが行われる。

このように、表示装置１では、コントローラ２１が、書込動作を行う行を設定して、水平期間ごとにアドレス信号ＡＤＲを生成し、垂直駆動回路２２が、そのアドレス信号ＡＤＲに基づいて行選択を行うようにしたので、表示パネル１０に対していわゆるランダムアクセスをすることができるようになり、表示の自由度を高めることができる

［効果］
以上のように本実施の形態では、コントローラが、書込動作を行う行を設定して、水平期間ごとにアドレス信号を生成したので、表示パネルに対してランダムアクセスをすることができるようになるため、表示の自由度を高めることができる。

本実施の形態では、コントローラから垂直駆動回路に対してアドレス信号をシリアル信号として直接供給するようにしたので、比較的シンプルな回路構成を実現できる。

［変形例１−１］
上記実施の形態では、垂直駆動回路２２は、アドレス信号ＡＤＲが供給された水平期間の次の水平期間において、そのアドレス信号ＡＤＲに基づいて行選択を行うようにしたが、これに限定されるものではなく、これに代えて、例えば、アドレス信号ＡＤＲが供給された水平期間において、そのアドレス信号ＡＤＲに基づいて行選択を行うようにしてもよい。

［変形例１−２］
上記実施の形態では、水平期間ごとに、１２ビットのアドレスデータ（ａ０〜ａ１１）を転送したが、これに限定されるものではなく、これに代えて、例えば、２つの水平期間に１回の割合で、１２ビットのアドレスデータ（ａ０〜ａ１１）を２組転送してもよい。

［変形例１−３］
上記実施の形態では、アドレス信号ＡＤＲはシリアル信号としたが、これに限定されるものではなく、これに代えて、例えば２ビットなどのパラレル信号にしてもよい。また、上記実施の形態では、アドレス信号ＡＤＲの各ビットａ０〜ａ１１の時間幅は、映像信号Ｓigの各ビットの幅と同じにしたが、これに限定されるものではなく、これに代えて、例えば、クロックパルス２つ分の時間幅を有するようにしてもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る表示装置２について説明する。本実施の形態は、コントローラが、アドレス信号を、映像信号Ｓigと同じバスを用いて間接的に垂直駆動回路に供給するものである。なお、上記第１の実施の形態に係る表示装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１０は、本実施の形態に係る表示装置２の一構成例を表すものである。表示装置２は、周辺回路４０を備えている。周辺回路４０は、変換回路５０と、水平駆動回路４３と、垂直駆動回路４２とを有している。

変換回路５０は、同期信号Ｓsyncに同期した映像信号Ｓdispを、表示パネル１０の駆動に適した映像信号に変換するとともに、コントローラ２１から供給されたアドレス信号ＡＤＲをその映像信号に時分割的に多重し、映像信号Ｓig2として出力する回路である。

図１１は、変換回路５０の一構成例を表すものである。変換回路５０は、マルチプレクサ（ＭＵＸ）５５を有している。マルチプレクサ５５は、デコーダ３４から供給された１６ビットのパラレル信号である映像信号Ｓigに、アドレス信号ＡＤＲの各アドレスデータａ０〜ａ１１を時分割的に多重して、１６ビットのパラレル信号である映像信号Ｓig2を生成するものである。

水平駆動回路４３は、上記第１の実施の形態に係る水平駆動回路２３と同様に、制御信号ＣＴＬＢおよび映像信号Ｓig2に基づいて、各画素１１の階調データを含むデータ線信号ＤＴを生成し、データ線ＤＴＬに出力するものである。さらに、水平駆動回路４３は、映像信号Ｓig2からアドレスデータａ０〜ａ１１を抽出してアドレス信号ＡＤＲ２を生成し、垂直駆動回路４２に供給する機能をも有している。

垂直駆動回路４２は、上記第１の実施の形態に係る垂直駆動回路２２と同様に、制御信号ＣＴＬＣおよびアドレス信号ＡＤＲ２に基づいて、各画素１１を行単位で選択するための走査パルスを含む走査線信号ＷＳを生成し、走査線ＷＳＬに出力するものである。その際、垂直駆動回路４２は、アドレス信号ＡＤＲ２が供給された水平期間において、そのアドレス信号ＡＤＲ２に基づいて各画素１１を行単位で選択するようになっている。

ここで、垂直駆動回路２２は、本開示における「走査駆動部」の一具体例に対応する。水平駆動回路２３は、本開示における「表示駆動部」の一具体例に対応する。

図１２は、周辺回路４０の回路動作のタイミング図を表すものであり、（Ａ）は水平同期信号Ｈsyncの波形を示し、（Ｂ）はクロック信号ＣＬＫの波形を示し、（Ｃ）は映像信号Ｓig2（１）〜Ｓig2（１６）の波形を示す。

図１２に示したように、各水平期間（１Ｈ）において、変換回路５０は、水平駆動回路４３に対して、１６本のパラレル信号である映像信号Ｓig2（Ｓig2（１）〜Ｓig2（１６））を、クロック信号ＣＬＫに同期して供給する（図１２（Ｃ））。その際、変換回路５０のマルチプレクサ５５は、１９２０ビット分（１２０×１６）の映像信号Ｓig（Ｓig（１）〜Ｓig（１６））のデータの前に、コントローラ２１から供給されたアドレス信号ＡＤＲのアドレスデータａ０〜ａ１１を配置するように時分割多重を行う。なお、この例では、マルチプレクサ５５は、１６本の映像信号Ｓig2（１）〜Ｓig2（１６）のうちの、１２本（映像信号Ｓig2（１）〜Ｓig2（１２））に、アドレスデータａ０〜ａ１１を配置している。

水平駆動回路４３は、この映像信号Ｓig2（Ｓig2（１）〜Ｓig2（１６））から、映像信号Ｓigを抽出し、その映像信号Ｓigに基づいて、表示パネル１０を駆動する。また、水平駆動回路４３は、この映像信号Ｓig2からアドレスデータａ０〜ａ１１を抽出し、アドレス信号ＡＤＲ２として垂直駆動回路４２に対して供給する。そして、垂直駆動回路４２は、このアドレス信号ＡＤＲ２に基づいて、その水平期間（１Ｈ）における行選択を行う。

すなわち、本実施の形態に係る表示装置２では、アドレスデータａ０〜ａ１１をパラレルデータとしてやりとりしているため、上記第１の実施の形態に係る表示装置１の場合（図９）と比較して、アドレスデータａ０〜ａ１１を１水平期間（１Ｈ）のうちの早い時期に垂直駆動回路４２に対して供給することができる。これにより、垂直駆動回路４２では、その水平期間において、アドレスデータａ０〜ａ１１が供給されてから行選択を行うまでの時間的な余裕を得ることができる。

以上のように本実施の形態では、アドレスデータをパラレルデータとしてやりとりするようにしたので、アドレス信号が供給された水平期間において、そのアドレス信号に基づいて行選択を行うことができる。

また、本実施の形態では、アドレスデータをパラレルデータとしてやりとりする際に、映像信号に時分割的に多重したので、バスを新たに追加する必要がないため、シンプルな構成にすることができる。

その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例２−１］
上記実施の形態では、垂直駆動回路４２は、アドレス信号ＡＤＲ２が供給された水平期間において、そのアドレス信号ＡＤＲ２に基づいて行選択を行うようにしたが、これに限定されるものではなく、これに代えて、例えば、アドレス信号ＡＤＲ２が供給された水平期間の次の水平期間において、そのアドレス信号ＡＤＲ２に基づいて行選択を行うようにしてもよい。この場合でも、上記第１の実施の形態の場合と同様に、ランダムアクセスができ、表示の自由度を高めることができる。

また、この場合には、例えば、マルチプレクサ５５は、映像信号Ｓig2において、１９２０ビット分（１２０×１６）の映像信号Ｓig（Ｓig（１）〜Ｓig（１６））のデータの後にアドレスデータａ０〜ａ１１を配置するように時分割多重を行ってもよい。

［変形例２−２］
上記実施の形態では、水平期間ごとに、１２ビットのアドレスデータ（ａ０〜ａ１１）を転送したが、これに限定されるものではなく、これに代えて、例えば、２つの水平期間に１回の割合で、１２ビットのアドレスデータ（ａ０〜ａ１１）を２組転送してもよい。

＜３．第３の実施の形態＞
次に、第３の実施の形態に係る表示装置３について説明する。本実施の形態は、表示パネル１０の画素１１を２行ずつ駆動するものである。なお、上記第１の実施の形態に係る表示装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１３は、本実施の形態に係る表示装置３の駆動方法を模式的に表すものである。表示装置３は、表示パネル１０を、１行（ラインＬ）ずつではなく、２行（ラインＬ２）ずつ駆動するものである。具体的には、表示装置３では、垂直駆動回路（例えば上記実施の形態に係る垂直駆動回路２２，４２）が、２本の走査線ＷＳＬに対して同時に走査パルスを印加することにより、２行ずつ画素１１を駆動するようになっている。

表示装置３では、２行ずつ画素１１を駆動することにより、駆動に係る実効的なライン数が半分になるため、様々な効果を得ることができる。以下にいくつかの例を挙げてその効果を説明する。

図１４は、表示装置３における表示動作の一例を模式的に表すものである。この例では、表示装置３は、１行ごとに駆動した場合（破線）の２倍の速度で走査することができる。言い換えれば、表示装置３は、表示のリフレッシュレートを高めることができる。すなわち、図１４に示した例は、実効的なライン数が減る分だけ、早く走査させるものである。

また、実効的なライン数が減る分だけ、画素１１における階調表示をより細かくすることも可能である。以下にその例を説明する。

図１５は、階調表示をより細かくする場合の、表示動作のタイミング図を表すものである。この例は、説明の便宜上、走査線ＷＳＬが６本の場合を示している。すなわち、図１５は、例えば図４に示した場合に比べて、走査線ＷＳＬの本数を減らした場合を示している。

この例では、図１５に示したように、駆動期間Ｄは、４つのビットプレーンＢＰ１〜ＢＰ４により構成されている。すなわち、この例では、階調コードＣは、４ビットの階調データｂ１〜ｂ４を有する１６階調の階調コードであり、図４に示した場合に比べ、階調数が２倍になっている。

全く同様に、表示装置３は、１行ずつ駆動する場合に比べて実効的なライン数が減るため、画素１１における階調表示をより細かくすることができる。

なお、本実施の形態では、２行ずつ画素１１を駆動することにより実効的なライン数が減るため、表示パネル１０の垂直方向の解像度は半分になる。よって、例えば、表示パネル１０としていわゆる４Ｋ２Ｋのパネルを使用することにより、その垂直方向の解像度を、ＨＤ映像（２Ｋ１Ｋ）と同等にすることができる。そして、上述したように駆動方法を工夫することにより、その実効的なライン数が減った分を、図１４に示したようにリフレッシュレートを高めるように活用し、あるいは、図１５に示したように画素１１の階調表示を細かくするように活用することができる。

次に、本実施の形態に係る周辺回路の回路動作について説明する。本実施の形態は、上記第１の実施の形態に係る表示装置１（図１）、および上記第２の実施の形態に係る表示装置２（図１０）のいずれにも適用することができる。

まず最初に、表示装置１（図１）に本実施の形態を適用した場合について説明する。

図１６は、本実施の形態に係る周辺回路２０の回路動作のタイミング図を表すものであり、（Ａ）は水平同期信号Ｈsyncの波形を示し、（Ｂ）はクロック信号ＣＬＫの波形を示し、（Ｃ）はアドレス信号ＡＤＲの波形を示し、（Ｄ）は映像信号Ｓig（１）〜Ｓig（１６）の波形を示す。

図１６に示したように、各水平期間（１Ｈ）において、変換回路３０は、水平駆動回路２３に対して、１６本のパラレル信号である映像信号Ｓig（Ｓig（１）〜Ｓig（１６））を、クロック信号ＣＬＫに同期して供給する（図１６（Ｄ））。

これと同時に、コントローラ２１は、垂直駆動回路２２に対して、１２ビットのアドレスデータ（ｃ０〜ｃ１１）とアドレスデータ（ｄ０〜ｄ１１）を、クロック信号ＣＬＫに同期してアドレス信号ＡＤＲとして供給する。そして、垂直駆動回路２２では、このアドレス信号ＡＤＲに基づいて、次の水平期間（１Ｈ）における行選択を行う。

これにより、表示パネル１０では、アドレス信号ＡＤＲに基づいて選択された２行に係る画素１１に、階調コードＣに基づく階調データが供給されることにより、その選択された行に対する書込みが行われる。

次に、表示装置２（図１０）に本実施の形態を適用した場合について説明する。この例では、映像信号Ｓig2を３２ビットのパラレル信号としている。

図１７は、本実施の形態に係る周辺回路４０の回路動作のタイミング図を表すものであり、（Ａ）は水平同期信号Ｈsyncの波形を示し、（Ｂ）はクロック信号ＣＬＫの波形を示し、（Ｃ）は映像信号Ｓig2（１）〜Ｓig2（３２）の波形を示す。

図１７に示したように、各水平期間（１Ｈ）において、変換回路５０は、水平駆動回路４３に対して、３２本のパラレル信号である映像信号Ｓig2（Ｓig2（１）〜Ｓig2（３２））を、クロック信号ＣＬＫに同期して供給する（図１７（Ｃ））。その際、変換回路５０のマルチプレクサ５５は、１９２０ビット分（６０×３２）の映像信号Ｓig（Ｓig（１）〜Ｓig（１６））のデータの前に、コントローラ２１から供給されたアドレス信号ＡＤＲのアドレスデータｃ０〜ｃ１１およびアドレスデータｄ０〜ｄ１１を配置するように時分割多重を行う。なお、この例では、マルチプレクサ５５は、３２本の映像信号Ｓig2（１）〜Ｓig2（３２）のうちの、映像信号Ｓig2（１）〜Ｓig2（１２）にアドレスデータｃ０〜ｃ１１を配置し、映像信号Ｓig2（１３）〜Ｓig2（２４）にアドレスデータｄ０〜ｄ１１を配置している。

水平駆動回路４３は、この映像信号Ｓig2（Ｓig2（１）〜Ｓig2（３２））から、映像信号Ｓigを抽出し、その映像信号Ｓigに基づいて、表示パネル１０を駆動する。また、水平駆動回路４３は、この映像信号Ｓig2から、アドレスデータｃ０〜ｃ１１およびアドレスデータｄ０〜ｄ１１を抽出し、アドレス信号ＡＤＲ２として垂直駆動回路４２に対して供給する。そして、垂直駆動回路４２は、このアドレス信号ＡＤＲ２に基づいて、その水平期間（１Ｈ）における２行分の行選択を行う。

これにより、表示パネル１０では、アドレス信号ＡＤＲに基づいて選択された２行に係る画素１１に、階調コードＣに基づく階調データが供給されることにより、その選択された行に対する書込みが行われる。

以上のように本実施の形態では、水平期間ごとに、２行分のアドレスデータをやり取りするようにしたので、例えば、リフレッシュレートを高め、画素の階調表示を細かくすることができるなど、表示の自由度を高めることができる。その他の効果は、上記第１および第２の実施の形態の場合と同様である。

［変形例３−１］
上記実施の形態では、水平期間ごとに、２行分のアドレスデータをやり取りしたが、これに限定されるものではなく、これに代えて、例えば３行分以上のアドレスデータをやり取りしてもよい。

［変形例３−２］
また、上記実施の形態では、表示パネル１０の隣接する２行を同時に駆動したが、これに限定されるものではなく、これに代えて、互いに離れた２行を同時に駆動してもよい。

＜４．適用例＞
次に、上記実施の形態および変形例で説明した表示装置の適用例について説明する。

図１８は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表すものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有しており、この映像表示画面部５１０は、上記実施の形態等に係る表示装置により構成されている。

上記実施の形態等の表示装置は、このようなテレビジョン装置の他、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、携帯型ゲーム機、ビデオカメラ、プロジェクタなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示装置は、映像を表示するあらゆる分野の電子機器に適用することが可能である。

以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の各実施の形態等では、１フレーム期間を、走査線ＷＳＬの本数と同じ数のサブフレーム期間ＳＦに分割したが、これに限定されるものではなく、これに代えて、例えば、走査線ＷＳＬの本数よりも多い数のサブフレーム期間ＳＦに分割してもよい。

また、例えば、上記の各実施の形態等では、図２に示したように、各画素１１に対して、階調コードＣの各ビットの値を、下位ビットｂ１から順に書き込んだが、これに限定されるものではなく、これに代えて、例えば上位ビットｂ１２から書き込んでもよい。

また、例えば、上記の各実施の形態等では、ビットプレーンＢＰの時間幅を、そのビットの重みに応じて、１：２：４：８：…の比率にしたが、これに限定されるものではなく、画質に影響がない範囲で、比率を若干変化させてもよい。

なお、本技術は以下のような構成とすることができる。

（１）複数の表示画素を含む表示部と、
駆動すべき水平ラインを指示するためのアドレス情報を生成する制御部と、
前記アドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に応じて表示画素を駆動する駆動部と
を備え、
前記制御部は、前記単位駆動期間の開始タイミングを任意に設定する
表示装置。

（２）前記制御部は、前記表示部における水平ラインの配列順とは異なる順番で前記単位駆動期間を開始するように開始タイミングを設定する
前記（１）に記載の表示装置。

（３）各フレーム期間は、互いに等しい時間幅の複数のサブフレーム期間を含み、
前記制御部は、前記サブフレーム期間を単位として、前記開始タイミングを設定する
前記（２）に記載の表示装置。

（４）各サブフレーム期間は、互いに等しい時間幅の複数の水平期間に分割され、
前記駆動部は、前記水平期間を単位として、前記表示画素を駆動する
前記（３）に記載の表示装置。

（５）前記制御部は、水平期間ごとに、前記アドレス情報を前記駆動部に供給する
前記（４）に記載の表示装置。

（６）前記制御部は、次の水平期間において駆動すべき水平ラインのアドレス情報を前記駆動部に供給する
前記（５）に記載の表示装置。

（７）前記制御部は、現在の水平期間において駆動すべき水平ラインのアドレス情報を生成する
前記（５）に記載の表示装置。

（８）前記制御部は、前記アドレス情報をシリアル信号として出力する
前記（１）から（７）のいずれかに記載の表示装置。

（９）前記制御部は、前記階調コードの各ビットを所定のビット幅を有するバスにパラレル信号として出力するとともに、そのバスの少なくとも一部に前記アドレス情報をパラレル信号として出力する
前記（４）から（７）に記載の表示装置。

（１０）前記制御部は、各水平期間において、前記階調コードの各ビットの前に前記アドレス情報を配置する
前記（９）に記載の表示装置。

（１１）前記駆動部は、
前記アドレス情報に基づいて、駆動すべき水平ラインを選択する走査駆動部と、
前記階調コードの各ビットの値に対応した電圧を表示画素に供給する表示駆動部と、
を有し、
前記制御部は、前記階調コードおよび前記アドレス情報を前記表示駆動部に供給し、
前記表示駆動部は、前記アドレス情報を前記走査駆動部に供給する
前記（９）に記載の表示装置。

（１２）前記制御部は、複数の所定数の水平期間ごとに、前記所定数分の水平ラインの前記アドレス情報を前記駆動部に供給する
前記（４）から（１１）のいずれかに記載の表示装置。

（１３）前記制御部は、水平期間ごとに、複数本分の水平ラインの前記アドレス情報を前記駆動部に供給する
前記（４）から（１１）のいずれかに記載の表示装置。

（１４）前記単位駆動期間の時間は、１フレーム期間の時間と等しい
前記（１）から（１３）のいずれかに記載の表示装置。

（１５）複数の表示画素を含む表示部における、駆動すべき水平ラインを指定するためのアドレス情報を生成する制御部と、
前記アドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に応じて表示画素を駆動する駆動部と
を備え、
前記制御部は、前記単位駆動期間の開始タイミングを任意に設定する
駆動回路。

（１６）複数の表示画素を含む表示部における、駆動すべき水平ラインを指定し、
そのアドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に応じて表示画素を駆動し、
前記単位駆動期間の開始タイミングを任意に設定する
駆動方法。

（１７）表示装置と、
前記表示装置を利用した動作制御を行う制御部と
を備え、
前記表示装置は、
複数の表示画素を含む表示部と、
駆動すべき水平ラインを指示するためのアドレス情報を生成する制御部と、
前記アドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に応じて表示画素を駆動する駆動部と
を有し、
前記制御部は、前記単位駆動期間の開始タイミングを任意に設定する
電子機器。

１，２，３…表示装置、１０…表示パネル、１１…画素、２０，４０…周辺回路、２１…コントローラ、２２，４２…垂直駆動回路、２３，４３…水平駆動回路、３０，５０…変換回路、３１…フレームメモリ、３２…書込回路、３３…読出回路、３４…デコーダ、５５…マルチプレクサ、Ａ…表示画面、ＡＤＲ，ＡＤＲ２…アドレス信号、ａ０〜ａ１１，ｃ０〜ｃ１１，ｄ０〜ｄ１１…アドレスデータ、ｂ１〜ｂ１２…階調データ（ビット）、ＢＰ１〜ＢＰ１２…ビットプレーン、Ｃ…階調コード、ＣＬＫ…クロック信号、ＣＴＬＡ，ＣＴＬＢ，ＣＴＬＣ…制御信号、Ｄ…駆動期間、ＤＴ…データ線信号、ＤＴＬ…データ線信号、Ｈsync…水平同期信号、Ｌ，Ｌ２…ライン、Ｒad…読出アドレス、Ｓdisp，Ｓig，Ｓig2…映像信号、ＳＦ…サブフレーム、Ｓsync…同期信号、Ｗad…書込アドレス、ＷＳ…走査線信号、ＷＳＬ…走査線信号。

Claims (17)

1. 複数の表示画素を含む表示部と、
   駆動すべき水平ラインを指示するためのアドレス情報を生成する制御部と、
   前記アドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に応じて表示画素を駆動する駆動部と
   を備え、
   前記制御部は、前記単位駆動期間の開始タイミングを任意に設定する
   表示装置。
2. 前記制御部は、前記表示部における水平ラインの配列順とは異なる順番で前記単位駆動期間を開始するように開始タイミングを設定する
   請求項１に記載の表示装置。
3. 各フレーム期間は、互いに等しい時間幅の複数のサブフレーム期間を含み、
   前記制御部は、前記サブフレーム期間を単位として、前記開始タイミングを設定する
   請求項２に記載の表示装置。
4. 各サブフレーム期間は、互いに等しい時間幅の複数の水平期間に分割され、
   前記駆動部は、前記水平期間を単位として、前記表示画素を駆動する
   請求項３に記載の表示装置。
5. 前記制御部は、水平期間ごとに、前記アドレス情報を前記駆動部に供給する
   請求項４に記載の表示装置。
6. 前記制御部は、次の水平期間において駆動すべき水平ラインのアドレス情報を前記駆動部に供給する
   請求項５に記載の表示装置。
7. 前記制御部は、現在の水平期間において駆動すべき水平ラインのアドレス情報を生成する
   請求項５に記載の表示装置。
8. 前記制御部は、前記アドレス情報をシリアル信号として出力する
   請求項１に記載の表示装置。
9. 前記制御部は、前記階調コードの各ビットを所定のビット幅を有するバスにパラレル信号として出力するとともに、そのバスの少なくとも一部に前記アドレス情報をパラレル信号として出力する
   請求項４に記載の表示装置。
10. 前記制御部は、各水平期間において、前記階調コードの各ビットの前に前記アドレス情報を配置する
    請求項９に記載の表示装置。
11. 前記駆動部は、
    前記アドレス情報に基づいて、駆動すべき水平ラインを選択する走査駆動部と、
    前記階調コードの各ビットの値に対応した電圧を表示画素に供給する表示駆動部と、
    を有し、
    前記制御部は、前記階調コードおよび前記アドレス情報を前記表示駆動部に供給し、
    前記表示駆動部は、前記アドレス情報を前記走査駆動部に供給する
    請求項９に記載の表示装置。
12. 前記制御部は、複数の所定数の水平期間ごとに、前記所定数分の水平ラインの前記アドレス情報を前記駆動部に供給する
    請求項４に記載の表示装置。
13. 前記制御部は、水平期間ごとに、複数本分の水平ラインの前記アドレス情報を前記駆動部に供給する
    請求項４に記載の表示装置。
14. 前記単位駆動期間の時間は、１フレーム期間の時間と等しい
    請求項１に記載の表示装置。
15. 複数の表示画素を含む表示部における、駆動すべき水平ラインを指定するためのアドレス情報を生成する制御部と、
    前記アドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に応じて表示画素を駆動する駆動部と
    を備え、
    前記制御部は、前記単位駆動期間の開始タイミングを任意に設定する
    駆動回路。
16. 複数の表示画素を含む表示部における、駆動すべき水平ラインを指定し、
    そのアドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に応じて表示画素を駆動し、
    前記単位駆動期間の開始タイミングを任意に設定する
    駆動方法。
17. 表示装置と、
    前記表示装置を利用した動作制御を行う制御部と
    を備え、
    前記表示装置は、
    複数の表示画素を含む表示部と、
    駆動すべき水平ラインを指示するためのアドレス情報を生成する制御部と、
    前記アドレス情報により指定された水平ラインを駆動するために設定された単位駆動期間内に、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に応じて表示画素を駆動する駆動部と
    を有し、
    前記制御部は、前記単位駆動期間の開始タイミングを任意に設定する
    電子機器。

Images