JP2013045848A - チップインダクタ - Google Patents

Abstract

【課題】配線基板の表面実装用又は内蔵用のチップインダクタの漏れ磁束を低減し、配線基板に実装された他の回路部品や電子部品に対する漏れ磁束に起因したノイズの影響を低減して、これら回路部品及び電子部品の動作を良好に保持する。
【解決手段】配線基板の表面実装用又は内蔵用のチップインダクタであって、磁性体層１１中に埋設されたコイル１２を構成する内部導体と、前記磁性体層の、前記内部導体を含む面と交差する位置において配設され、前記内部導体の一端及び他端が電気的に接続された一対の電極１３と、前記磁性体層の、前記内部導体を含む面と平行な面上に配設された電磁波ノイズ吸収層１４と、を具える。
【選択図】図１

Description

本発明は、配線基板の表面実装用又は内蔵用のチップインダクタに関する。

近年、チップインダクタは高密度実装回路基板の高周波ノイズ対策部品として多用されている。従来、チップインダクタは、電気絶縁性の複数の磁性層とコイル形成用の複数の内部導体とを、内部導体の端部が互いに接続するように交互に印刷またはラミネートによって積層し、焼成一体化した後、焼結体周囲の端面に導電ペーストを塗布・焼き付けて端面電極を形成することにより製造している。

このようにして得たチップインダクタは、磁性体層中に埋設されたコイルを構成する内部導体と、磁性体層の、内部導体を含む面と交差する位置において配設され、内部導体の一端及び他端が電気的に接続された一対の電極とを有する。このチップインダクタは、小型で大きなインダクタンスを有し、かつ直方体形をなしているため自動実装できる面実装チップ部品として重宝されている（特許文献１）。

一方、近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度化、高機能化が一層求められている。かかる観点より、チップインダクタを搭載したモジュールにおいても、高密度化、高機能化への対応が要求されている。

上記モジュールの一例として、少なくとも一対の配線層と、この一対の配線層間に配設された絶縁層とからなる配線基板の表面にチップインダクタを実装したモジュールや、配線基板にチップインダクタを内蔵したモジュールを挙げることができる。

しかしながら、前者の場合においては、上述した高密度化の要請に伴って隣接する回路部品やその他の電子部品との距離が近接するため、チップインダクタからの漏れ磁束に起因した高周波電流が、回路部品等にノイズとして重畳されてしまうため、回路部品等が良好に機能しなくなってしまうという問題があった。

また、後者の場合においては、内蔵したチップインダクタと配線層との距離が近接するため、例えば、グランド層あるいは電源層として機能する配線層に、チップインダクタからの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまい、配線基板に実装された他の回路部品等の電位が変動し、あるいは安定した電源供給を行うことができずに、回路部品等が良好に機能しなくなってしまうという問題があった。

特開平５−５５０４５号

本発明は、配線基板の表面実装用又は内蔵用のチップインダクタの漏れ磁束を低減し、配線基板に実装された他の回路部品や電子部品に対する漏れ磁束に起因したノイズの影響を低減して、これら回路部品及び電子部品の動作を良好に保持することを目的とする。

上記目的を達成すべく、本発明は、
配線基板の表面実装用又は内蔵用のチップインダクタであって、
磁性体層中に埋設されたコイルを構成する内部導体と、
前記磁性体層の、前記内部導体を含む面と交差する位置において配設され、前記内部導体の一端及び他端が電気的に接続された一対の電極と、
前記磁性体層の、前記内部導体を含む面と平行な面上に配設された電磁波ノイズ吸収層と、
を具えることを特徴とする、チップインダクタに関する。

磁性体層中に埋設されたコイルを構成する内部導体と、磁性体層の、内部導体を含む面と交差する位置において配設され、内部導体の一端及び他端が電気的に接続された一対の電極とを有する従来構成のチップインダクタにおいては、チップインダクタのコイルに電流を流し、当該チップインダクタを駆動させた場合、コイルに電流が流れることによってコイルの中心、すなわちコイルを構成する内部導体を含む面と垂直な方向に磁場が形成されるようになる。チップインダクタを構成する磁性体層の厚さが小さいような場合は、上記磁場が磁性体層、すなわちチップインダクタから外部に漏洩し、いわゆる漏れ磁束を形成するようになる。

しかしながら、本発明によれば、上述した従来構成のチップインダクタにおいて、磁性体層の、内部導体を含む面と平行な面上に電磁波ノイズ吸収層を配設するようにしている。したがって、上述のように、チップインダクタを構成する磁性体層の厚さが小さいような場合においても、コイルの中心、すなわち内部導体を含む面に垂直な方向に形成された磁場は、電磁波ノイズ吸収層において吸収され熱エネルギーに変換されるようになる。

結果として、上記磁場が磁性体層、すなわちチップインダクタから外部に漏洩することがないので、漏れ磁束の生成を防止することができる。このため、チップインダクタを少なくとも一対の配線層と、この一対の配線層間に配設された絶縁層とからなる配線基板の表面にチップインダクタを実装したモジュールにおいて、高密度化の要請に伴って隣接する回路部品やその他の電子部品との距離が近接しても、チップインダクタから漏れ磁束が発生することがないので、漏れ磁束に起因した高周波電流が、回路部品等にノイズとして重畳されてしまうことがない。この結果、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。

また、配線基板にチップインダクタを内蔵したモジュールにおいて、内蔵したチップインダクタと配線層との距離が近接しても、例えば、グランド層あるいは電源層として機能する配線層に、チップインダクタからの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまうことがない。この結果、配線基板に実装された他の回路部品等の電位が変動し、あるいは安定した電源供給を行うことができずに、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。

本発明の一例においては、電磁波ノイズ吸収層上に導電層を形成することができる。この場合、導電層は上述のようにして生成した磁場に対するシールド層として機能するので、上記磁場が漏れ磁束としてチップインダクタの外部に漏洩するのをより効果的に抑制することができる。

なお、本発明における“電磁波ノイズ吸収層”は、上述したように、磁場を吸収して熱エネルギーに変換することによって漏れ磁束の外部漏洩を防止するものであり、“導電層”は、単に磁場を遮蔽（内方に反射）することによって漏れ磁束の外部漏洩を防止するものである。したがって、両者ともに漏れ磁束の外部漏洩を防止するという作用効果は同じであるが、当該作用効果を生ぜしめるための機能は互いに相異なるものである。

以上、本発明によれば、配線基板の表面実装用又は内蔵用のチップインダクタの漏れ磁束を低減し、配線基板に実装された他の回路部品や電子部品に対する漏れ磁束に起因したノイズの影響を低減して、これら回路部品及び電子部品の動作を良好に保持することができる。

第１の実施形態のチップインダクタの概略構成を示す断面図である。 図１に示すチップインダクタの上平面図である。 図１及び図２に示すチップインダクタを配線基板の表面に実装したモジュールを示す断面図である。 図１及び図２に示すチップインダクタ１０の変形例を示す図である。 第２の実施形態における、図１及び図２に示すチップインダクタを配線基板に内蔵したモジュールを示す断面図である。 第３の実施形態のチップインダクタの概略構成を示す断面図である。

以下、本発明のその他の特徴及び利点について、発明を実施するための形態に基づいて説明する。

（第１の実施形態）
図１は、本実施形態のチップインダクタの概略構成を示す断面図であり、図２は、図１に示すチップインダクタの上平面図である。また、図３は、図１及び図２に示すチップインダクタを配線基板の表面に実装したモジュールを示す断面図である。

図１及び図２に示すように、本実施形態のチップインダクタ１０は、非導電性の磁性体層１１と、この磁性体層１１中に埋設されたコイル１２とを含んでいる。コイル１２は、垂直方向に延在する導体軸１２５に対して４つのＬ字型の内部導体１２１，１２２，１２３、及び１２４が上から順次に積層された構成を呈している。なお、隣接する内部導体間には、磁性体層１１の一部が介在し、これら内部導体間を互いに電気的に絶縁している。

なお、内部導体１２１、１２２，１２３及び１２４は、Ｌ字型として構成する代わりに、導体軸１２５を基点とする円形状あるいは矩形状の巻回構造をとることもできる。

また、磁性体層１１の、内部導体１２１を含む面Ｓ１，内部導体１２２を含む面Ｓ２，内部導体１２３を含む面Ｓ３及び内部導体１２４を含む面Ｓ４が交差する位置、すなわち、磁性体層１１の側面には一対の電極１３，１３が配設され、これら電極１３，１３に対して最上層に位置する内部導体１２１の端部及び最下層に位置する内部導体１２４の端部が電気的に接続されて、導体軸１２５を介して内部導体１２１，１２２，１２３及び１２４に通電できるように構成されている。したがって、コイル１２が通電されて、チップインダクタ１０がその機能を奏することができるように構成されている。

さらに、磁性体層１１の、上述した内部導体１２１を含む面Ｓ１，内部導体１２２を含む面Ｓ２，内部導体１２３を含む面Ｓ３及び内部導体１２４を含む面Ｓ４と平行な面、すなわち磁性体層１１の上面及び下面には一対の電磁波ノイズ吸収層１４，１４が配設されている。

なお、本実施形態では、磁性体層１１の上面及び下面の双方に電磁波ノイズ吸収層１４，１４が配設されているが、本発明の目的を達成することができる限りにおいて、いずれか一方の面にのみ電磁波ノイズ吸収層１４を設けてもよい。また、電磁波ノイズ吸収層１４，１４は、磁性体層１１の上面及び下面において、少なくとも内部導体１２１，１２２，１２３及び１２４で画定される内部空間、すなわち磁場形成領域を覆うようにして形成する。

磁性体層１１は、例えば大気中で安定なフェライトやマグネタイトなどから構成することができる。コイル１２、すなわち内部導体１２１，１２２，１２３及び１２４は、電気良導体である金、銀、銅、アルミニウムなどから構成することができる。電極１３も電気良導体である金、銀、銅、アルミニウムなどから構成することができる。

電磁波ノイズ吸収層１４は、以下に示すようにその機能を奏すれば如何なる材料から構成してもよいが、その機能をより効果的に発揮するためには、樹脂中に磁性体粒子が分散して形成されたものであることが好ましい。この場合、上記磁性体粒子は、フェライト、カーボニル鉄、モリブデンパーマロイ及びセンダストからなる群より選ばれる少なくとも一種であることが好ましい。

また、電磁波ノイズ吸収層１４を構成する樹脂は、コイル１２などの発熱によって軟化しないようないわゆる熱硬化性樹脂であることが好ましいが、このような熱硬化性樹脂の中でもエポキシ樹脂及びポリイミドの少なくともあることが好ましい。これは、チップインダクタを実装する配線基板の絶縁層が主としてエポキシ樹脂やポリイミドから構成されるため、別途、電磁波ノイズ吸収層１４を構成する樹脂を準備する必要がなくなり、チップインダクタの製造コスト、さらにはチップインダクタを配線基板に実装して得たモジュールの製造コストを低減することができるため、同種の材料を使用することで信頼性の確保を保つことができる。また、特殊な材料ではないため、チップインダクタの製造コストの増大を抑制できる。

一方、従来においては、実装される配線基板の総数を増やしてシールド層を入れる必要があり、結果的に配線基板のコスト上昇を招いていた。本実施形態においては、このようなシールド層の追加が不要となるので、チップインダクタを配線基板に実装して得たモジュールの製造コストを低減することができる。さらには、配線基板の総数が減るので、配線基板の薄型化にも寄与する。

なお、上述した材料の他に、シリコーン樹脂、ポリアミド樹脂、フェノール樹脂及びＰＥＴ樹脂なども挙げることができるが、電磁波ノイズ吸収層１４としての機能をより効果的に奏するには、上述したような樹脂中に磁性体粒子が分散して形成されたものであることが好ましい。

なお、図１及び図２に示すチップインダクタ１０は、従来と同様に、電気絶縁性の複数の磁性層とコイル１２の複数の内部導体１２１，１２２，１２３及び１２４とを、これら内部導体の端部が導体軸１２５において互いに接続するように交互に印刷またはラミネートによって積層し、焼成一体化して磁性体層１１とした後、この磁性体層１１の側面に導電ペーストを塗布・焼き付けて電極１３，１３を形成することにより製造することができる。また、電磁波ノイズ吸収層１４，１４は、上述のようにして得た磁性体層１１の上面及び下面において、電磁波ノイズ吸収層１４，１４を構成する樹脂をバインダーとし、このバインダー中に上記磁性体粒子を分散させて得たペーストを塗布・焼き付けることによって形成することができる。

次に、図３に関連して、図１及び図２に示すチップインダクタ１０を配線基板の表面に実装して得たモジュールについて説明する。なお、図３において、チップインダクタ１０の構成は簡略化して描いている。

図３に示す配線基板２０は、第１の配線層２１及び第２の配線層２２を有し、これらの間に第１の絶縁層３１が配設されている。また、第１の配線層２１及び第２の配線層２２間には、第１の絶縁層３１の一部で電気的に絶縁されるようにして、第３の配線層２３及び第４の配線層２４が設けられている。さらに、第１の配線層２１の外方（下方）には、第２の絶縁層３２を介して第５の配線層２５が配設されているとともに、第２の配線層２２の外方（上方）には、第３の絶縁層３３を介して第６の絶縁層２６が配設されている。

なお、第５の配線層２５及び第６の配線層２６は、レジスト層５１及び５２を介して部分的に外部に露出するように構成されている。

第１の配線層２１及び第３の配線層２３は第１の層間接続体４１によって電気的に接続されており、第３の配線層２３及び第４の配線層２４は第２の層間接続体４２によって電気的に接続されており、第４の配線層２４及び第２の配線層２２は第３の層間接続体４３によって電気的に接続されている。また、第１の配線層２１及び第５の配線層２５は第４の層間接続体４４によって電気的に接続されており、第２の配線層２２及び第６の配線層２６は第５の層間接続体４５によって電気的に接続されている。したがって、本実施形態の配線基板２０は、いわゆる多層配線基板を構成する。

第１の配線層２１から第６の配線層２６は、必要に応じて所定のパターニングが施されることによる配線パターンとして構成されてもよいし、ベタのパターンとして構成されていてもよい。

また、図３から明らかなように、チップインダクタ１０は、配線基板２０の表面、具体的には最表層に位置する第６の配線層２６に対し、はんだ１０Ａを介して電気的に接続され、実装されている。なお、実際のモジュールにおいて、配線基板２０の表面には、チップインダクタ１０に加えて、種々の能動部品などの電子部品が実装されている。

図３に示すモジュールにおいて、チップインダクタ１０のコイル１２に電流を流し、当該チップインダクタ１０を駆動させた場合、コイル１２に電流が流れることによってコイル１２の中心、すなわちコイル１２を構成する内部導体１２１，１２２，１２３及び１２４を含む面Ｓ１，Ｓ２，Ｓ３及びＳ４と垂直な方向に磁場が形成されるようになる。電磁波ノイズ吸収層１４，１４が形成されていない、従来のチップインダクタでは、磁性体層１１の厚さが小さいような場合は、上記磁場が磁性体層１１、すなわちチップインダクタから外部に漏洩し、いわゆる漏れ磁束を形成するようになる。

しかしながら、本実施形態のチップインダクタ１０においては、磁性体層１１の、内部導体１２１，１２２，１２３及び１２４を含む面Ｓ１，Ｓ２，Ｓ３及びＳ４と平行な面、すなわち磁性体層１１の上面及び下面に電磁波ノイズ吸収層１４，１４を配設している。したがって、上述のように、チップインダクタ１０を構成する磁性体層１１の厚さが小さいような場合においても、コイル１２の中心、すなわち内部導体１２１，１２２，１２３及び１２４を含む面Ｓ１，Ｓ２，Ｓ３及びＳ４に垂直な方向に形成された磁場は、電磁波ノイズ吸収層１４，１４において吸収され熱エネルギーに変換されるようになる。

結果として、上記磁場が磁性体層１１、すなわちチップインダクタ１０から外部に漏洩することがないので、漏れ磁束の生成を防止することができる。このため、チップインダクタ１０を配線基板２０の表面に実装した場合においても、高密度化の要請に伴って隣接する図示しない回路部品やその他の電子部品との距離が近接しても、チップインダクタ１０から漏れ磁束が発生することがないので、漏れ磁束に起因した高周波電流が、回路部品等にノイズとして重畳されてしまうことがない。この結果、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。

図４は、図１及び図２に示すチップインダクタ１０の変形例である。図１及び図２に示すチップインダクタ１０では、４つのＬ字型の内部導体１２１，１２２，１２３及び１２４を順次に積層させてコイル１２を形成したが、図４に示すように、単一層のメアンダ状パターンのコイル１２’としたチップインダクタ１０’の場合においても、上述のように、磁性体層１１の上面及び下面において、少なくともコイル１２’の内部領域、すなわち磁場形成領域を覆うようにして電磁波ノイズ吸収層１４，１４を形成することにより、上記同様の作用効果を得ることができる。

（第２の実施形態）
図５は、図１及び図２に示すチップインダクタを配線基板に内蔵したモジュールを示す断面図である。なお、図５において、チップインダクタ１０の構成は簡略化して描いている。また、図１〜図３に示す構成要素と類似あるいは同一の構成要素に対しては同一の符号を用いている。また、チップインダクタ１０の構成及び特徴については、図１及び図２に関連して詳細に説明しているので、本実施形態においては説明を省略する。

図５に示す配線基板２０は、第１の配線層２１及び第２の配線層２２を有し、これらの間に第１の絶縁層３１が配設されている。また、第１の絶縁層３１中には、第１の配線層２１と電気的に接続するようにしてチップインダクタ１０が埋設されている。チップインダクタ１０は、はんだ１０Ａによって第１の配線層２１と電気的及び機械的に接続されている。

また、チップインダクタ１０の外方には、第１の配線層２１及び第２の配線層２２間で、第１の絶縁層３１の一部で電気的に絶縁されるようにして、第３の配線層２３及び第４の配線層２４が設けられている。さらに、第１の配線層１１の外方（下方）には、第２の絶縁層３２を介して第５の配線層２５が配設されているとともに、第２の配線層２２の外方（上方）には、第３の絶縁層３３を介して第６の絶縁層２６が配設されている。

なお、第５の配線層２５及び第６の配線層２６は、レジスト層５１及び５２を介して部分的に外部に露出するように構成されている。

第１の配線層２１及び第３の配線層２３は第１の層間接続体４１によって電気的に接続されており、第３の配線層２３及び第４の配線層２４は第２の層間接続体４２によって電気的に接続されており、第４の配線層２４及び第２の配線層２２は第３の層間接続体４３によって電気的に接続されている。また、第１の配線層２１及び第５の配線層２５は第４の層間接続体４４によって電気的に接続されており、第２の配線層２２及び第６の配線層２６は第５の層間接続体４５によって電気的に接続されている。したがって、本実施形態の配線基板２０は、いわゆる多層配線基板を構成する。

第１の配線層２１から第６の配線層２６は、必要に応じて所定のパターニングが施されることによる配線パターンとして構成されてもよいし、ベタのパターンとして構成されていてもよい。

図５から明らかなように、チップインダクタ１０は、配線基板２０に内蔵され、第１の配線層２１に実装されている。なお、実際のモジュールにおいて、配線基板２０の表面には、種々の能動部品などの電子部品が実装されている。また、必要に応じて、配線基板２０内にも電子部品が実装されている。

図５に示すモジュールにおいて、チップインダクタ１０のコイル１２に電流を流し、当該チップインダクタ１０を駆動させた場合、コイル１２に電流が流れることによってコイル１２の中心、すなわちコイル１２を構成する内部導体１２１，１２２，１２３及び１２４を含む面Ｓ１，Ｓ２，Ｓ３及びＳ４と垂直な方向に磁場が形成されるようになる。電磁波ノイズ吸収層１４，１４が形成されていない、従来のチップインダクタでは、磁性体層１１の厚さが小さいような場合は、上記磁場が磁性体層１１、すなわちチップインダクタから外部に漏洩し、いわゆる漏れ磁束を形成するようになる。

しかしながら、本実施形態のチップインダクタ１０においては、磁性体層１１の、内部導体１２１，１２２，１２３及び１２４を含む面Ｓ１，Ｓ２，Ｓ３及びＳ４と平行な面、すなわち磁性体層１１の上面及び下面に電磁波ノイズ吸収層１４，１４を配設している。したがって、上述のように、チップインダクタ１０を構成する磁性体層１１の厚さが小さいような場合においても、コイル１２の中心、すなわち内部導体１２１，１２２，１２３及び１２４を含む面Ｓ１，Ｓ２，Ｓ３及びＳ４に垂直な方向に形成された磁場は、電磁波ノイズ吸収層１４，１４において吸収され熱エネルギーに変換されるようになる。

結果として、上記磁場が磁性体層１１、すなわちチップインダクタ１０から外部に漏洩することがないので、チップインダクタ１０と例えば第２の配線層１２との距離が近接した場合においても、第２の配線層１２に、チップインダクタ１０からの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまうことがない。したがって、第２の配線層２２がグランド層あるいは電源層として機能する場合においても、チップインダクタ１０からの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまうことがない。この結果、配線基板２０に実装された他の回路部品等の電位が変動し、あるいは安定した電源供給を行うことができずに、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。

なお、図１及び図２に示すチップインダクタ１０の代わりに、図４に示すチップインダクタ１０’を用いた場合においても同様の作用効果を得ることができる。

（第３の実施形態）
図６は、本実施形態のチップインダクタの概略構成を示す断面図である。なお、図１〜図５に示す構成要素と類似あるいは同一の構成要素に関しては、同一の符号を用いている。

図６に示すように、本実施形態のチップインダクタ６０は、図１及び図２に示すチップインダクタ１０の電磁波ノイズ吸収層１４，１４上に導電性ペーストを塗布・焼付けすることによって導電層６５，６５を形成している。

したがって、図３に示すように、チップインダクタ６０を配線基板２０の表面に実装した際に、チップインダクタ６０を構成する磁性体層１１の厚さが小さいような場合においても、コイル１２の中心、すなわち内部導体１２１，１２２，１２３及び１２４を含む面Ｓ１，Ｓ２，Ｓ３及びＳ４に垂直な方向に形成された磁場は、電磁波ノイズ吸収層１４，１４において吸収され熱エネルギーに変換されるようになる。さらに、導電層６５，６５は上述のようにして生成した磁場に対するシールド層として機能するので、上記磁場が漏れ磁束としてチップインダクタ６０の外部に漏洩するのをより効果的に抑制することができる。

結果として、上記磁場が磁性体層１１、すなわちチップインダクタ１０から外部に漏洩することがないので、漏れ磁束の生成をより効果的に防止することができる。このため、チップインダクタ６０を配線基板２０の表面に実装した場合においても、高密度化の要請に伴って隣接する図示しない回路部品やその他の電子部品との距離が近接しても、チップインダクタ６０から漏れ磁束が発生することがないので、漏れ磁束に起因した高周波電流が、回路部品等にノイズとして重畳されてしまうことがない。この結果、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。

また、図５に示すように、チップインダクタ６０を配線基板２０に内蔵させた際に、チップインダクタ６０を構成する磁性体層１１の厚さが小さいような場合において、コイル１２の中心、すなわち内部導体１２１，１２２，１２３及び１２４を含む面Ｓ１，Ｓ２，Ｓ３及びＳ４に垂直な方向に形成された磁場は、電磁波ノイズ吸収層１４，１４において吸収され熱エネルギーに変換されるようになる。さらに、導電層６５，６５は上述のようにして生成した磁場に対するシールド層として機能するので、上記磁場が漏れ磁束としてチップインダクタ６０の外部に漏洩するのをより効果的に抑制することができる。

結果として、上記磁場が磁性体層１１、すなわちチップインダクタ６０から外部に漏洩することがないので、チップインダクタ６０と例えば第２の配線層１２との距離が近接した場合においても、第２の配線層１２に、チップインダクタ６０からの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまうことがない。

したがって、第２の配線層２２がグランド層あるいは電源層として機能する場合においても、チップインダクタ６０からの漏れ磁束に起因した高周波電流がノイズとして重畳されてしまうことがない。この結果、配線基板２０に実装された他の回路部品等の電位が変動し、あるいは安定した電源供給を行うことができずに、回路部品等が良好に機能しなくなってしまうという問題を回避することができる。

なお、本実施形態では、図１及び図２に示すチップインダクタ１０に対して導電層６５，６５を設ける場合について説明したが、図４に示すチップインダクタ１０’に対して導電層６５，６５を設けた場合においても同様の作用効果を得ることができる。

また、導電層６５，６５は、銅、ニッケル、金及び銀などの金属から構成することができる。したがって、上述した導電性ペーストは、このような金属からなる粒子をバインダー中に分散させることによって形成することができる。

以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。

例えば、上記実施形態では、配線基板２０を配線層の数が６個の多層配線基板として構成しているが、配線層の数は必要に応じて任意の数とすることができる。

また、配線基板２０は必ずしも多層配線基板の構成で作製する必要はなく、第１の配線層２１及び第２の配線層２２と、これら配線層間に配設された第１の絶縁層３１とからなる単層の配線基板とすることもできる。

１０，１０’，６０ チップインダクタ
１１ 磁性体層
１２，１２’ コイル
１２１，１２２，１２３，１２４ 内部導体
１２５ 導体軸
１３ 電極
１４ 電磁波ノイズ吸収層
２０ 配線基板
２１ 第１の配線層
２２ 第２の配線層
２３ 第３の配線層
２４ 第４の配線層
２５ 第５の配線層
２６ 第６の配線層
３１ 第１の絶縁層
３２ 第２の絶縁層
３３ 第３の絶縁層
４１ 第１の層間接続体
４２ 第２の層間接続体
４３ 第３の層間接続体
４４ 第４の層間接続体
４５ 第５の層間接続体
６５ 導電層

Claims (7)

1. 配線基板の表面実装用又は内蔵用のチップインダクタであって、
   磁性体層中に埋設されたコイルを構成する内部導体と、
   前記磁性体層の、前記内部導体を含む面と交差する位置において配設され、前記内部導体の一端及び他端が電気的に接続された一対の電極と、
   前記磁性体層の、前記内部導体を含む面と平行な面上に配設された電磁波ノイズ吸収層と、
   を具えることを特徴とする、チップインダクタ。
2. 前記電磁波ノイズ吸収層は、前記磁性体層の、前記内部導体を含む面と平行な２つの面上に配設されたことを特徴とする、請求項１に記載のチップインダクタ。
3. 前記電磁波ノイズ吸収層は、樹脂中に磁性体粒子が分散して形成されたことを特徴とする、請求項１又は２に記載のチップインダクタ。
4. 前記磁性体粒子は、フェライト、カーボニル鉄、モリブデンパーマロイ及びセンダストからなる群より選ばれる少なくとも一種からなることを特徴とする、請求項３に記載のチップインダクタ。
5. 前記樹脂は、エポキシ樹脂及びポリイミドの少なくとも一方であることを特徴とする、請求項３又は４に記載のチップインダクタ。
6. 前記電磁波ノイズ吸収層上に形成された導電層を具えることを特徴とする、請求項１〜５のいずれか一に記載のチップインダクタ。
7. 前記導電層は導電性ペーストからなることを特徴とする、請求項６に記載のチップインダクタ。

Images