JP2013042452A - 通信装置、通信方法およびプログラム - Google Patents
通信装置、通信方法およびプログラム Download PDFInfo
- Publication number
- JP2013042452A JP2013042452A JP2011179617A JP2011179617A JP2013042452A JP 2013042452 A JP2013042452 A JP 2013042452A JP 2011179617 A JP2011179617 A JP 2011179617A JP 2011179617 A JP2011179617 A JP 2011179617A JP 2013042452 A JP2013042452 A JP 2013042452A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- frequency signal
- unit
- bit
- bit string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
- H04L27/2634—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation
- H04L27/2636—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation with FFT or DFT modulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] transmitter or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2649—Demodulators
- H04L27/26524—Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation
- H04L27/26526—Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation with inverse FFT [IFFT] or inverse DFT [IDFT] demodulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] receiver or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
【解決手段】情報ビットを誤り訂正符号化して、組織ビットとパリティビットとを含む符号ビットを生成する符号部と、パリティビットのみに基づく周波数信号ブロックが少なくとも一つ生成されるように、符号ビットの並び順を決定するビットローディング部と、複数の符号ビットを分割したビット列であって、上述の並び順で連続する複数の符号ビットからなるビット列に基づき、周波数信号を生成する周波数信号生成部と、周波数信号をサブキャリアに配置した信号を送信する送信部とを具備し、各々の周波数信号ブロックは、各々一つの上述のビット列に基づく周波数信号により構成されることを特徴とする。
【選択図】図2
Description
図1は、本発明の第1の実施形態における移動通信システムの構成を示す概略ブロック図である。本実施形態における移動通信システム300は、移動局である複数の第1の通信装置100と、基地局である第2の通信装置200とを含んで構成される。各第1の通信装置100は、第2の通信装置200と双方向に無線通信する。
以下、この発明の第2の実施形態を説明する。第1の実施形態では、パリティビットに基づく変調シンボルのみで構成されたDFTブロックを一律にクリッピングすることで多くのパリティビットを送信している。一方、本実施形態における移動通信システムでは、パリティビットの信頼性を一様にせず、高い信頼性のパリティビットと低い信頼性のパリティビットを混在させる。
また、上述の各実施形態において、DFT部4が、各DFTブロックの周波数信号を算出するのに必要な変調シンボル数を算出しているが、ビットローディング部2が、各DFTブロックの周波数信号を算出するのに必要な符号ビットのビット数を算出し、該ビット数の符号ビット列を出力するようにし、DFT部4は、該符号ビット列に基づく変調シンボル群から、一つのDFTブロックを構成する周波数信号を算出するようにしてもよい。
以上、この発明の実施形態を、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も特許請求の範囲に含まれる。
2、2a…ビットローディング
3…変調部
4…DFT部
5…クリッピング制御部
6…クリッピング部
7…周波数マッピング部
8…IFFT部
9…参照信号多重部
10…CP挿入部
11…無線部
12…送信アンテナ
13…受信アンテナ
14…受信部
15−1、15−2、15−3…サブブロックインターリーブ部
16…バーチャルサーキュラーバッファ
17…ブロック番号算出部
17a…クリッピングブロック番号算出部
21…符号ビット収集部
22…レートマッチング部
51…DFT演算部
52…DFTポイント算出部
70…受信アンテナ
71…無線部
72…CP除去部
73…参照信号分離部
74…FFT部
75…周波数マッピング部
76…キャンセル部
77…等化部
78…IDFT部
79…復調部
80…復号部
81…レプリカ生成部
82…受信信号レプリカ生成部
83…伝搬路推定部
84…ゼロ挿入部
85…スケジューリング部
86…送信部
87…送信アンテナ
100…第1の通信装置
200…第2の通信装置
300…移動通信システム
Claims (8)
- 情報ビットを誤り訂正符号化して、組織ビットとパリティビットとを含む符号ビットを生成する符号部と、
前記パリティビットのみに基づく周波数信号ブロックが少なくとも一つ生成されるように、前記符号ビットの並び順を決定するビットローディング部と、
前記並び順が決定された符号ビットを分割したビット列であって、前記並び順で連続する複数の符号ビットからなるビット列に基づく周波数信号を生成する周波数信号生成部と、
前記周波数信号をサブキャリアに配置した信号を送信する送信部と
を具備し、
各々の前記周波数信号ブロックは、各々一つの前記ビット列に基づく周波数信号により構成されること
を特徴とする通信装置。 - 前記ビットローディング部が決定する並び順は、前記パリティビットのみからなる一つビット列と、前記組織ビットのみからなる一つのビット列とを連結したビット列の並び順であることを特徴とする請求項1に記載の通信装置。
- 前記誤り訂正符号化は、ターボ符号であることを特徴とする請求項1記載の通信装置。
- 前記ビット列のうち、前記パリティビットのみからなるビット列のビット数は、その他の前記ビット列のビット数よりも大きいことを特徴とする請求項1記載の通信装置。
- 前記周波数信号ブロックを構成する周波数信号のうち、一部を削除するクリッピング部と、
前記周波数信号ブロックを構成する周波数信号が、パリティビットのみに基づくか否かに応じて、前記クリッピング部が削除するサブキャリア数を決定するクリッピング制御部と
を具備することを特徴とする請求項1に記載の通信装置。 - 前記周波数信号ブロックを構成する周波数信号のうち、一部を削除するクリッピング部と、
前記ビット列が前記パリティビットのみからなるか否かに応じて、該ビット列に基づく前記周波数信号ブロックから、前記クリッピング部が削除する周波数信号の数を、決定するクリッピング制御部と
を具備することを特徴とする請求項1に記載の通信装置。 - 情報ビットを誤り訂正符号化して、組織ビットとパリティビットとを含む符号ビットを生成する第1の過程と、
前記パリティビットのみに基づく周波数信号ブロックが少なくとも一つ生成されるように、前記符号ビットの並び順を決定する第2の過程と、
複数の前記符号ビットを分割したビット列であって、前記並び順で連続する複数の符号ビットからなるビット列に基づき、周波数信号を生成する第3の過程と、
前記周波数信号をサブキャリアに配置した信号を送信する第4の過程と
を有し、
各々の前記周波数信号ブロックは、各々一つの前記ビット列に基づく周波数信号により構成されること
を特徴とする通信方法。 - コンピュータを、
情報ビットを誤り訂正符号化して、組織ビットとパリティビットとを含む符号ビットを生成する符号部、
前記パリティビットのみに基づく周波数信号ブロックが少なくとも一つ生成されるように、前記符号ビットの並び順を決定するビットローディング部、
複数の前記符号ビットを分割したビット列であって、前記並び順で連続する複数の符号ビットからなるビット列に基づき、周波数信号を生成する周波数信号生成部、
前記周波数信号をサブキャリアに配置した信号を送信する送信部
として機能させるためのプログラムであって、
一つの前記周波数信号ブロックは、一つの前記ビット列に基づく周波数信号により構成される
プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011179617A JP2013042452A (ja) | 2011-08-19 | 2011-08-19 | 通信装置、通信方法およびプログラム |
PCT/JP2012/070701 WO2013027635A1 (ja) | 2011-08-19 | 2012-08-14 | 通信装置、通信方法、プログラムおよび集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011179617A JP2013042452A (ja) | 2011-08-19 | 2011-08-19 | 通信装置、通信方法およびプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013042452A true JP2013042452A (ja) | 2013-02-28 |
Family
ID=47746382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011179617A Pending JP2013042452A (ja) | 2011-08-19 | 2011-08-19 | 通信装置、通信方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2013042452A (ja) |
WO (1) | WO2013027635A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008041309A1 (fr) * | 2006-09-29 | 2008-04-10 | Fujitsu Limited | Système de communication sans fil et émetteur et récepteur associés |
WO2010111037A1 (en) * | 2009-03-26 | 2010-09-30 | Ntt Docomo, Inc. | A non-cyclic evolving-type user resource structure for ofdma based system with null guard tones |
-
2011
- 2011-08-19 JP JP2011179617A patent/JP2013042452A/ja active Pending
-
2012
- 2012-08-14 WO PCT/JP2012/070701 patent/WO2013027635A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008041309A1 (fr) * | 2006-09-29 | 2008-04-10 | Fujitsu Limited | Système de communication sans fil et émetteur et récepteur associés |
WO2010111037A1 (en) * | 2009-03-26 | 2010-09-30 | Ntt Docomo, Inc. | A non-cyclic evolving-type user resource structure for ofdma based system with null guard tones |
Non-Patent Citations (1)
Title |
---|
JPN6015022360; 田原 興一,他1名: '周波数領域パンクチャリングを行うターボ符号におけるシステマティックビットとパリティビットを区別したパ' 電子情報通信学会技術研究報告 RCS, 無線通信システム 110(369), 20111103, pp.179-184 * |
Also Published As
Publication number | Publication date |
---|---|
WO2013027635A1 (ja) | 2013-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11750423B2 (en) | Common phase error and/or inter-carrier interference | |
CN104205717B (zh) | 对码块至物理层映射的控制 | |
JP5826852B2 (ja) | Sc−fdma送信装置及び送信方法 | |
WO2018008739A1 (ja) | 基地局装置、端末装置、通信方法、および、集積回路 | |
JP5916507B2 (ja) | 送信装置、受信装置、送信方法、プログラムおよび集積回路 | |
JP2019149589A (ja) | 基地局装置、端末装置、通信方法、および、集積回路 | |
JP5770464B2 (ja) | 通信システム、送信装置、及び、受信装置 | |
JP5753678B2 (ja) | 無線送信装置 | |
US10873414B2 (en) | Terminal apparatus, base station apparatus, and communication method | |
US20130272254A1 (en) | Communication system and communication method | |
JPWO2016114359A1 (ja) | 基地局装置および端末装置 | |
US11563608B2 (en) | Method and apparatus for signal modulation and demodulation in wireless communication system | |
JP5653129B2 (ja) | 無線通信システム、通信制御装置、通信端末装置および制御プログラム | |
WO2013183581A1 (ja) | 送信装置、受信装置、送信方法及び受信方法 | |
JP5394894B2 (ja) | 無線通信システム、通信装置、通信方法、及び、プログラム | |
JP5662955B2 (ja) | 受信装置、及び受信方法 | |
WO2013027635A1 (ja) | 通信装置、通信方法、プログラムおよび集積回路 | |
JP6364360B2 (ja) | 無線通信システム、無線通信方法および送信装置 | |
JP5441811B2 (ja) | 受信装置、基地局装置、無線通信システム、伝搬路推定方法、制御プログラムおよび集積回路 | |
WO2011155472A1 (ja) | 無線通信システム、送信装置および送信方法 | |
WO2012147474A1 (ja) | 受信装置、無線通信システム、受信装置の制御プログラムおよび集積回路 | |
JP2011040848A (ja) | 無線送信装置、移動局装置および無線送信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140701 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150107 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150609 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160112 |