JP2012227473A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2012227473A JP2012227473A JP2011096137A JP2011096137A JP2012227473A JP 2012227473 A JP2012227473 A JP 2012227473A JP 2011096137 A JP2011096137 A JP 2011096137A JP 2011096137 A JP2011096137 A JP 2011096137A JP 2012227473 A JP2012227473 A JP 2012227473A
- Authority
- JP
- Japan
- Prior art keywords
- sic substrate
- semiconductor device
- carbon
- processing object
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
Abstract
Description
本発明は、ＳｉＣ基板を用いた半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device using a SiC substrate.
近年、トランジスタ、ダイオードなどの半導体装置を高耐圧化、低損失化するために、半導体装置を構成する材料としてＳｉＣ(炭化珪素)を用いる研究がおこなわれている。
ＳｉＣ基板を用いた半導体装置の製造工程では、ＳｉＣ基板内にキャリア生成用不純物を注入した後、ＳｉＣ基板内で効率よくキャリアを発生させるために、１６００℃〜２０００℃程度の高温度で熱処理を行い、注入した不純物を活性化させている。
Recently, transistors, high breakdown voltage semiconductor device such as a diode, in order to reduce loss, studies with SiC (silicon carbide) as a material for forming a semiconductor device is performed.
In the manufacturing process of a semiconductor device using an SiC substrate, heat treatment is performed at a high temperature of about 1600 ° C. to 2000 ° C. in order to efficiently generate carriers in the SiC substrate after implanting carrier generation impurities into the SiC substrate. The implanted impurities are activated.
しかし、このような高温処理を行うと、ＳｉＣ基板の表面での昇華等によって表面荒れが発生し、半導体装置の特性を著しく悪化させるという問題がある。
ＳｉＣ基板の表面荒れを低減するために、不純物を活性化させる高温処理を行う前に、ＳｉＣ基板の表面にカーボンキャップと呼ばれるカーボンコート層を形成することが一般に行われている。
However, when such a high temperature treatment is performed, surface roughness occurs due to sublimation or the like on the surface of the SiC substrate, and there is a problem that the characteristics of the semiconductor device are remarkably deteriorated.
In order to reduce the surface roughness of the SiC substrate, a carbon coat layer called a carbon cap is generally formed on the surface of the SiC substrate before performing a high temperature treatment that activates impurities.
カーボンキャップを形成するためには、（１）有機物塗布および焼きしめによる方法、（２）ＣＶＤ法、（３）スパッタ法の三種類が一般的に行われている。
しかし、上記（１）の焼きしめによる方法では、塗布剤や焼きしめによりＳｉＣ基板の表面が汚染されるおそれがあり、（２）のＣＶＤ方法では、スループットやコスト面に問題があることに加え、ガスを用いるために安全性に問題がある。（３）のスパッタ方法では、運動エネルギーを持ったカーボンスパッタリング粒子により、ＳｉＣ基板表面がダメージを受けるという問題がある。
In order to form a carbon cap, three types are generally performed: (1) a method by applying an organic substance and baking, (2) a CVD method, and (3) a sputtering method.
However, in the method by baking (1), the surface of the SiC substrate may be contaminated by the coating agent or baking. In addition, the CVD method (2) has problems in terms of throughput and cost. Because of the use of gas, there is a problem with safety. The sputtering method (3) has a problem that the SiC substrate surface is damaged by the carbon sputtering particles having kinetic energy.
それぞれの方法は一長一短であり、重視する特性によってそれぞれを使い分ける方法が採られているが、三方法の中では、生産性、品質、コストの面で優れるスパッタ法でカーボンキャップを形成することが主流となっている。
しかし、従来のスパッタ方法によるカーボンキャップの形成工程では、運動エネルギーを持ったカーボンスパッタリング粒子によってＳｉＣ基板表面がダメージを受けるという問題を解決することができず、カーボンキャップの目的であるＳｉＣ表面の荒れを防止する効果が弱まる懸念があった。
Each method has its merits and demerits, and each method is selected according to the characteristics to be emphasized, but among the three methods, the mainstream method is to form a carbon cap by sputtering, which is excellent in terms of productivity, quality, and cost. It has become.
However, in the carbon cap formation process by the conventional sputtering method, the problem that the SiC substrate surface is damaged by carbon sputtered particles having kinetic energy cannot be solved, and the SiC surface roughening, which is the purpose of the carbon cap, cannot be solved. There was a concern that the effect of preventing this would be weakened.
本発明の課題は、不純物を活性化させる工程で発生するＳｉＣ基板の表面荒れを解消することにある。 An object of the present invention is to eliminate surface roughness of a SiC substrate that occurs in a process of activating impurities.
上記課題を解決するために、本発明は、ＳｉＣ基板と、前記ＳｉＣ基板の少なくとも一部に活性化された不純物を含有する活性化層を有する半導体装置を製造する半導体装置の製造方法において、前記ＳｉＣ基板と、前記ＳｉＣ基板の少なくとも一部の表面に不純物のイオンが照射されて形成された注入層とを有する処理対象物を真空雰囲気内に配置し、前記真空雰囲気にスパッタリングガスを導入し、前記真空雰囲気を４．５Ｐａ以上の圧力に維持しながら、前記真空雰囲気中に配置されたカーボンターゲットに２５ｍＷ／ｍｍ2以下の電力を投入して前記カーボンターゲットをスパッタし、前記処理対象物の表面にカーボンキャップを形成した後、前記処理対象物を加熱して前記不純物を活性化させる半導体装置の製造方法である。
また、本発明は、前記不純物は、前記処理対象物を１６００℃以上２０００℃以下の温度に昇温させる半導体装置の製造方法である。
また、本発明は、前記１６００℃以上２０００℃以下の温度に前記処理対象物を３分以上維持する半導体装置の製造方法である。
In order to solve the above-described problems, the present invention provides a semiconductor device manufacturing method for manufacturing a semiconductor device having a SiC substrate and an activated layer containing an activated impurity in at least a part of the SiC substrate. A processing object having a SiC substrate and an implantation layer formed by irradiating at least a part of the surface of the SiC substrate with impurity ions is disposed in a vacuum atmosphere, and a sputtering gas is introduced into the vacuum atmosphere, While maintaining the vacuum atmosphere at a pressure of 4.5 Pa or more, a power of 25 mW / mm 2 or less is applied to the carbon target placed in the vacuum atmosphere to sputter the carbon target, and the surface of the object to be treated After the carbon cap is formed on the semiconductor device, the process target is heated to activate the impurities.
Moreover, this invention is a manufacturing method of the semiconductor device which raises the said process target object to the temperature of 1600 degreeC or more and 2000 degrees C or less for the said impurity.
The present invention is also a method for manufacturing a semiconductor device, wherein the object to be processed is maintained at a temperature of 1600 ° C. or more and 2000 ° C. or less for 3 minutes or more.
本発明によれば、ＳｉＣ基板の表面荒れは低減され、滑らかな表面を持った注入層表面に薄膜を形成することができるから、ＳｉＣ半導体装置の耐圧性、損失性を向上させることができる。 According to the present invention, the surface roughness of the SiC substrate is reduced, and a thin film can be formed on the surface of the injection layer having a smooth surface. Therefore, the pressure resistance and loss of the SiC semiconductor device can be improved.
＜スパッタ装置＞
本発明に用いるスパッタ装置の一例を図１を用いて説明する。
図１の符号１は、そのスパッタ装置を表しており、該スパッタ装置１は真空槽１５を有している。真空槽１５には真空排気装置３１が接続されており、真空排気装置３１によって真空槽１５の内部を真空排気できるようになっている。
<Sputtering equipment>
An example of a sputtering apparatus used in the present invention will be described with reference to FIG.
Reference numeral 1 in FIG. 1 represents the sputtering apparatus, and the sputtering apparatus 1 has a vacuum chamber 15. A vacuum evacuation device 31 is connected to the vacuum chamber 15, and the inside of the vacuum chamber 15 can be evacuated by the vacuum evacuation device 31.
真空槽１５には、スパッタリングガス供給系３５が接続されている。スパッタリングガス供給系３５には希ガスからなるスパッタリングガスが配置されており、スパッタリングガス供給系３５から真空槽１５の内部に、スパッタリングガスを供給できるようになっている。 A sputtering gas supply system 35 is connected to the vacuum chamber 15. A sputtering gas composed of a rare gas is disposed in the sputtering gas supply system 35, and the sputtering gas can be supplied from the sputtering gas supply system 35 into the vacuum chamber 15.
真空槽１５の内部には、処理対象物が配置される台２１と、炭素で構成されたターゲット９が配置されている。
ターゲット９は、表面が台２１と対面するように配置されており、ターゲット９の裏面にはカソード２２が取り付けられている。
Inside the vacuum chamber 15, a table 21 on which a processing object is arranged and a target 9 made of carbon are arranged.
The target 9 is arranged so that the front surface faces the table 21, and a cathode 22 is attached to the back surface of the target 9.
真空槽１５の外部には電源３３が配置されており、電源３３の出力端子はカソード２２に電気的に接続されている。
台２１の内部には、電極２７が設けられており、該電極２７と真空槽１５とは接地電位に電気的に接続されている。
従って、電源３３を動作させると、電極２７とカソード２２の間に電圧が印加される。
A power source 33 is disposed outside the vacuum chamber 15, and an output terminal of the power source 33 is electrically connected to the cathode 22.
An electrode 27 is provided inside the table 21, and the electrode 27 and the vacuum chamber 15 are electrically connected to the ground potential.
Accordingly, when the power supply 33 is operated, a voltage is applied between the electrode 27 and the cathode 22.
真空槽１５内を真空雰囲気にしてスパッタリングガスを導入し、台２１内部の電極２７とカソード２２との間に電圧を印加すると真空槽１５の内部でスパッタリングガスのプラズマが生成され、プラズマ粒子がターゲット９に入射し、ターゲット９から、ターゲット９の構成物質のスパッタリング粒子が放出され、スパッタリング粒子が台２１上に配置された処理対象物の表面に到達すると、処理対象物表面に、炭素薄膜から成るカーボンキャップが形成される。 When the sputtering chamber is introduced into the vacuum chamber 15 and a sputtering gas is introduced, and a voltage is applied between the electrode 27 and the cathode 22 in the table 21, a plasma of the sputtering gas is generated in the vacuum chamber 15, and the plasma particles are targeted. 9, when the sputtering particles of the constituent material of the target 9 are emitted from the target 9 and reach the surface of the processing object disposed on the table 21, the surface of the processing object is made of a carbon thin film. A carbon cap is formed.
＜半導体装置の製造方法＞
上記スパッタ装置１を用いた本発明の実施例について説明する。
図２（ａ）の符号１０は、半導体製造装置の製造に用いるＳｉＣ基板であり、先ず、イオン注入装置を用いて、ＳｉＣ基板１０の表面に、ドナーまたはアクセプターになる不純物のイオンを所定量照射してＳｉＣ基板１０の内部に注入させ、図２（ｂ）に示すように、ＳｉＣ基板１０の内部表面に、注入された不純物から成る注入層７を形成する。
<Method for Manufacturing Semiconductor Device>
An embodiment of the present invention using the sputtering apparatus 1 will be described.
Reference numeral 10 in FIG. 2A denotes an SiC substrate used for manufacturing a semiconductor manufacturing apparatus. First, an ion implantation apparatus is used to irradiate the surface of the SiC substrate 10 with a predetermined amount of impurity ions serving as donors or acceptors. Then, it is implanted into the SiC substrate 10, and as shown in FIG. 2B, an implanted layer 7 made of the implanted impurities is formed on the inner surface of the SiC substrate 10.
注入層７が形成されたＳｉＣ基板１０を図１のスパッタ装置１内に搬入する際に、スパッタ装置１の真空槽１５の内部は真空雰囲気にしておき、真空槽１５の真空雰囲気を維持しながら、注入層７が形成されたＳｉＣ基板１０を、処理対象物として真空槽１５内部に搬入し、台２１上に配置する。図１の符号８は、真空槽１５内に搬入された処理対象物を示している。 When the SiC substrate 10 on which the injection layer 7 is formed is carried into the sputtering apparatus 1 of FIG. 1, the inside of the vacuum chamber 15 of the sputtering apparatus 1 is kept in a vacuum atmosphere, and the vacuum atmosphere of the vacuum chamber 15 is maintained. The SiC substrate 10 on which the injection layer 7 is formed is carried into the vacuum chamber 15 as a processing object and placed on the table 21. Reference numeral 8 in FIG. 1 indicates a processing object carried into the vacuum chamber 15.
処理対象物８の注入層７は露出されており、ＳｉＣ基板１０上では、処理対象物８は注入層７がターゲット９に向けられている。
真空槽１５内にスパッタリングガス（ここではスパッタリングガスとしてアルゴンガスを用いる）を導入し、真空槽１５の内部のスパッタリングガスの圧力を上昇させ、スパッタリングガス雰囲気を形成する。
The injection layer 7 of the processing object 8 is exposed. On the SiC substrate 10, the processing object 8 has the injection layer 7 directed toward the target 9.
Sputtering gas (in this case, argon gas is used as sputtering gas) is introduced into the vacuum chamber 15 to increase the pressure of the sputtering gas inside the vacuum chamber 15 to form a sputtering gas atmosphere.
この実施例では、スパッタリングガス雰囲気の圧力を、４．５Ｐａ以上の圧力に維持しながら、電源３３を動作させてカソード２２と電極２７との間に電圧を印加し、プラズマを発生させる。ここでは直流電圧を印加して直流電流を流した。 In this embodiment, while maintaining the pressure of the sputtering gas atmosphere at a pressure of 4.5 Pa or higher, the power source 33 is operated to apply a voltage between the cathode 22 and the electrode 27 to generate plasma. Here, a direct current was applied by applying a direct current voltage.
電源３３は、ターゲット９へ投入する電力Ｐの大きさを制御可能であり、ターゲット９へ投入する電力Ｐを、ターゲット９の処理対象物８に向くスパッタ面の面積Ｓで除した値である電力密度(Ｐ／Ｓ)が、２５ｍＷ／ｍｍ2を上限値として、電力密度が上限値以下になるようにしながら、ターゲット９をスパッタすると図２(ｃ)に示すように、注入層７表面に、注入層７と密着したカーボンキャップ６が成長する。この例ではターゲット９には直流電圧を印加した。 The power source 33 can control the magnitude of the power P to be input to the target 9, and is a power obtained by dividing the power P to be input to the target 9 by the area S of the sputtering surface facing the processing target 8 of the target 9. When the target 9 is sputtered while the density (P / S) is 25 mW / mm 2 as the upper limit and the power density is less than or equal to the upper limit, as shown in FIG. A carbon cap 6 in close contact with the injection layer 7 grows. In this example, a direct voltage was applied to the target 9.
カーボンキャップ６を成長させる際には、２５ｍＷ／ｍｍ2以下という低電力密度でターゲット９がスパッタされ、従って、低電力によるスパッタリング粒子の低運動エネルギー化が成されており、また、カーボンキャップ６を成長させる際には、処理対象物８の周囲の雰囲気であるスパッタリングガス雰囲気は、４．５Ｐａ以上の圧力であって、且つ、プラズマが安定して形成される圧力に維持されており、その圧力はスパッタリングガス雰囲気の圧力としては比較的高圧であるから、スパッタリング粒子を処理対象物８の注入層７の露出する表面に到達させる際に、スパッタリング粒子は減速され、低運動エネルギー化されている。 When the carbon cap 6 is grown, the target 9 is sputtered at a low power density of 25 mW / mm 2 or less. Therefore, the kinetic energy of the sputtered particles is reduced by the low power. At the time of growth, the sputtering gas atmosphere, which is the atmosphere around the object 8 to be processed, is maintained at a pressure of 4.5 Pa or more and a pressure at which plasma is stably formed. Since the sputtering gas atmosphere has a relatively high pressure, when the sputtered particles reach the exposed surface of the injection layer 7 of the object 8 to be processed, the sputtered particles are decelerated and the kinetic energy is reduced.
従って、２５ｍＷ／ｍｍ2よりも大きい電力密度、又は、４．５Ｐａ未満のスパッタリングガス雰囲気圧力である成膜条件でカーボンキャップ６を形成したときよりも、本実施例の処理対象物８表面の荒れは少なくなっている。
なお、ＳｉＣ基板１０の表面に注入層７が部分的に形成されている場合は、注入層７以外の部分の表面も荒れることはない。
所定膜厚のカーボンキャップ６が形成された後、電圧印加とスパッタリングガス導入を停止し、カーボンキャップ６の成長を終了させる。
Therefore, the surface of the processing object 8 of this embodiment is rougher than when the carbon cap 6 is formed under the film forming conditions of a power density greater than 25 mW / mm 2 or a sputtering gas atmosphere pressure of less than 4.5 Pa. Is getting smaller.
When injection layer 7 is partially formed on the surface of SiC substrate 10, the surface of the portion other than injection layer 7 is not roughened.
After the carbon cap 6 having a predetermined thickness is formed, voltage application and sputtering gas introduction are stopped, and the growth of the carbon cap 6 is terminated.
次のアニール処理に用いる熱処理装置の内部を予め真空雰囲気にしておき、カーボンキャップ６が形成された処理対象物８をスパッタ装置１の内部から搬出し、熱処理装置の内部に、熱処理装置の真空雰囲気を維持しながら搬入する。 The inside of the heat treatment apparatus used for the next annealing treatment is previously set in a vacuum atmosphere, the processing object 8 on which the carbon cap 6 is formed is unloaded from the inside of the sputtering apparatus 1, and the vacuum atmosphere of the heat treatment apparatus is placed inside the heat treatment apparatus. Carry in while maintaining.
次いで、熱処理装置の内部に不活性ガス(ここではアルゴンガス)を導入し、処理対象物８を昇温させる。
熱処理装置を制御して、処理対象物８の温度が、３分間以上、１６００℃以上２０００℃以下の温度範囲にあるようにし、注入層７に含有される不純物を活性化させ、キャリアが効率よく放出されるようにする。
Next, an inert gas (in this case, argon gas) is introduced into the heat treatment apparatus, and the temperature of the processing object 8 is increased.
The heat treatment apparatus is controlled so that the temperature of the object to be treated 8 is in the temperature range of 3 minutes or more and 1600 ° C. or more and 2000 ° C. or less, the impurities contained in the injection layer 7 are activated, and the carriers are efficiently To be released.
このときの１６００℃以上２０００℃以下の温度範囲は、処理対象物８を構成するＳｉが昇華する温度であるが、アニール処理では、注入層７の表面にはカーボンキャップ６が密着して配置されており、Ｓｉはカーボンキャップ６中を移動して真空槽１５に放出されることはないので、注入層７表面からＳｉが脱離して注入層７が荒れることはない。 The temperature range of 1600 ° C. or more and 2000 ° C. or less at this time is a temperature at which Si constituting the object to be processed 8 is sublimated. In the annealing process, the carbon cap 6 is disposed in close contact with the surface of the implantation layer 7. Since Si does not move through the carbon cap 6 and is not released into the vacuum chamber 15, Si is not detached from the surface of the injection layer 7 and the injection layer 7 is not roughened.
熱処理中には、不純物の活性化に加え、不純物はＳｉＣ基板１０の表面付近からＳｉＣ基板１０の内部に拡散するため、図２（ｄ）に示すように、活性化された不純物を含有し、注入層７よりも深い活性化層１１が形成される。 During the heat treatment, in addition to the activation of the impurities, the impurities diffuse from the vicinity of the surface of the SiC substrate 10 to the inside of the SiC substrate 10, so that the activated impurities are contained as shown in FIG. An activation layer 11 deeper than the injection layer 7 is formed.
カーボンキャップ６の除去に用いるアッシャー装置の内部を予め真空雰囲気にしておき、不純物の活性化後、活性化層１１が形成された処理対象物８を降温させ、熱処理装置から搬出し、内部の真空雰囲気を維持しながらアッシャー装置内に搬入する。 The interior of the asher device used for removing the carbon cap 6 is previously set in a vacuum atmosphere, and after activating the impurities, the temperature of the processing object 8 on which the activation layer 11 is formed is lowered, and is taken out from the heat treatment device, and the internal vacuum Carry in the asher device while maintaining the atmosphere.
アッシャー装置の内部に酸素ガスを導入し、酸素ガスプラズマを形成し、カーボンキャップ６と接触させると、カーボンキャップ６を構成する炭素は酸化され、二酸化炭素が生成される。生成された二酸化炭素はアッシャー装置の内部に放出され、アッシャー装置の内部から排気される。 When oxygen gas is introduced into the asher device, oxygen gas plasma is formed and brought into contact with the carbon cap 6, carbon constituting the carbon cap 6 is oxidized and carbon dioxide is generated. The produced carbon dioxide is released into the asher device and exhausted from the inside of the asher device.
カーボンキャップ６の酸化が進行すると、カーボンキャップ６が酸化除去され、次いで、フッ酸液に浸漬して酸素ガスプラズマによって形成されたＳｉＣ中のケイ素の酸化物を溶解除去すると、図２（ｅ）に示されるように、活性化層１１の表面が露出する。 As the oxidation of the carbon cap 6 proceeds, the carbon cap 6 is oxidized and removed, and then the silicon oxide in SiC formed by oxygen gas plasma is dissolved and removed by immersion in a hydrofluoric acid solution. As shown, the surface of the activation layer 11 is exposed.
上述したように、カーボンキャップ６を形成したときには、注入層７表面の荒れは生じなかったから、カーボンキャップ６を除去した後でも、カーボンキャップ６除去後の表面には、荒れは観察されなかった。 As described above, when the carbon cap 6 was formed, the surface of the injection layer 7 was not roughened. Therefore, even after the carbon cap 6 was removed, no roughness was observed on the surface after the carbon cap 6 was removed.
活性化層１１を露出させた処理対象物８は、アッシャー装置の内部から搬出した後、後工程装置によって活性化層１１の表面に薄膜を形成し、次いで、他の装置によってエッチングや薄膜形成等の処理がされると、トランジスタやダイオード等の半導体装置が得られる。 The processing object 8 with the activated layer 11 exposed is taken out from the inside of the asher device, and then a thin film is formed on the surface of the activated layer 11 by a post-processing device, and then etching, thin film formation, etc. are performed by another device. As a result, a semiconductor device such as a transistor or a diode can be obtained.
後工程で、その平坦な表面に薄膜を形成し、また、処理対象物８の内部に他の活性化層を形成し、電極を形成すると半導体装置が得られる。
なお、処理対象物８の熱処理の際、熱処理装置の内部のアルゴンガス雰囲気の圧力は大気圧でなくともよい。
In a later step, a thin film is formed on the flat surface, another activation layer is formed inside the object 8 to be processed, and an electrode is formed to obtain a semiconductor device.
In the heat treatment of the processing object 8, the pressure of the argon gas atmosphere inside the heat treatment apparatus may not be atmospheric pressure.
＜特性評価＞
図２（ｂ）に示したＳｉＣ基板１０と同じ構造のＳｉＣ基板を４枚用意した。符号Ａ〜Ｄを付して区別すると、各ＳｉＣ基板Ａ〜Ｄは、表面に露出する注入層７を有しており、上記実施例で用いた図１のスパッタ装置１の真空槽１５の内部に一枚搬入し、後述する４つの異なる成膜条件の下で注入層７上に、３ｎｍのカーボンキャップ６をそれぞれ形成した。
<Characteristic evaluation>
Four SiC substrates having the same structure as the SiC substrate 10 shown in FIG. Each of the SiC substrates A to D has an injection layer 7 exposed on the surface, and the inside of the vacuum chamber 15 of the sputtering apparatus 1 of FIG. A 3 nm carbon cap 6 was formed on the implantation layer 7 under four different film forming conditions described later.
カーボンキャップ６を成長させる際、４枚のＳｉＣ基板Ａ〜Ｄのうち、２枚のＳｉＣ基板Ａ、Ｂは、本発明の成膜条件である、２５ｍＷ／ｍｍ2以下の電力密度と４．５Ｐａ以上のスパッタリングガス雰囲気圧力に含まれる成膜条件でカーボンキャップ６を形成し、他の２枚のＳｉＣ基板Ｃ、Ｄは、本発明の成膜条件の範囲外の条件で成膜した。 When the carbon cap 6 is grown, of the four SiC substrates A to D, the two SiC substrates A and B have a power density of 25 mW / mm 2 or less and 4.5 Pa, which are film formation conditions of the present invention. The carbon cap 6 was formed under the film formation conditions included in the above sputtering gas atmosphere pressure, and the other two SiC substrates C and D were formed under conditions outside the range of the film formation conditions of the present invention.
下記表１に、ＳｉＣ基板Ａ〜Ｄの成膜条件を示す。 Table 1 below shows film forming conditions for the SiC substrates A to D.
ＳｉＣ基板Ｃでは、圧力が本発明の上限値よりも低く、ＳｉＣ基板Ｄでは、電力密度と圧力の両方が本発明の範囲外である。
ここでは、ターゲット９は、直径が２インチの円盤に成形されたものが使用されており、そのスパッタ面の面積は、２０００ｍｍ2である。
従って、電力密度をそれぞれ１５、２５、５０ｍＷ／ｍｍ2にする際には、３０Ｗ、５０Ｗ、１００Ｗの電力をターゲット９に投入した。
In the SiC substrate C, the pressure is lower than the upper limit value of the present invention, and in the SiC substrate D, both the power density and the pressure are outside the scope of the present invention.
Here, the target 9 is formed into a disk having a diameter of 2 inches, and the area of the sputtering surface is 2000 mm 2 .
Therefore, when the power density was set to 15, 25, and 50 mW / mm 2 , powers of 30 W, 50 W, and 100 W were input to the target 9, respectively.
各ＳｉＣ基板Ａ〜Ｄは、カーボンキャップ６の形成後、上記実施例と同じ工程で不純物を活性化するアニール処理を、各ＳｉＣ基板Ａ〜Ｄの温度を１７００℃に３分間維持して行った後、カーボンキャップ６を除去し、活性化層１１の表面を露出させ、ＳｉＣ基板Ａ〜Ｄの活性化層１１の表面を原子間力顕微鏡によって撮影した。 Each of the SiC substrates A to D was subjected to an annealing process for activating impurities in the same process as the above example after the formation of the carbon cap 6 while maintaining the temperature of each of the SiC substrates A to D at 1700 ° C. for 3 minutes. Thereafter, the carbon cap 6 was removed, the surface of the activation layer 11 was exposed, and the surface of the activation layer 11 of the SiC substrates A to D was photographed with an atomic force microscope.
ＳｉＣ基板Ａの写真は図３、ＳｉＣ基板Ｂの写真は図４、ＳｉＣ基板Ｃの写真は図５、ＳｉＣ基板Ｄの写真は図６に示す。
図３〜６の写真には、ＳｉＣ基板１０の表面の５．０マイクロメートル四方の領域が撮影されており、各写真の各地点の黒色の濃さは、表面からの各地点の深さ表しており、黒の色が濃い程深くなっている。
色の濃さで表される深さの最大値は、図３、４、６が５．０ｎｍで、図５が１０ｎｍである。
The photograph of the SiC substrate A is shown in FIG. 3, the photograph of the SiC substrate B is shown in FIG. 4, the photograph of the SiC substrate C is shown in FIG. 5, and the photograph of the SiC substrate D is shown in FIG.
3 to 6, an area of 5.0 μm square on the surface of the SiC substrate 10 is photographed, and the darkness of each point in each photograph represents the depth of each point from the surface. The darker the color is, the deeper it is.
The maximum value of the depth expressed by the color depth is 5.0 nm in FIGS. 3, 4, and 6, and 10 nm in FIG. 5.
図３〜図６を見ると、本発明の成膜条件でカーボンキャップ６を形成したＳｉＣ基板Ａ、Ｂの方が、黒い斑点は少なく、特に、図３のＳｉＣ基板Ａについては表面荒れが無いことが分かる。
電力密度が小さい方が、ターゲット９のスパッタリング粒子の運動エネルギーが小さく、スパッタリング粒子がＳｉＣ基板表面に入射したときの衝撃が小さく、窪みが形成されても小さいので、表面荒れが少ないと考えられる。
3 to 6, the SiC substrates A and B on which the carbon cap 6 is formed under the film forming conditions of the present invention have fewer black spots, and in particular, the SiC substrate A in FIG. 3 has no surface roughness. I understand that.
When the power density is smaller, the kinetic energy of the sputtered particles of the target 9 is smaller, the impact when the sputtered particles are incident on the SiC substrate surface is smaller, and even if a depression is formed, the surface roughness is less likely.
また、スパッタリング粒子が飛行するスパッタリング雰囲気の圧力が大きい方が、スパッタリング粒子がスパッタリング雰囲気中の気体に衝突する確率が高くなり、衝突によって速度が遅くなって、運動エネルギーが小さくなるスパッタリング粒子が増加すると考えられる。図３のＳｉＣ基板Ａには、上記の二つの要因が共に働いたと考えられる。 In addition, the greater the pressure of the sputtering atmosphere in which the sputtered particles fly, the higher the probability that the sputtered particles will collide with the gas in the sputtered atmosphere. Conceivable. It is considered that the above two factors worked on the SiC substrate A in FIG.
また、カーボンキャップ６を形成したときの図５のＳｉＣ基板Ｃの成膜条件については、電力密度は本発明の成膜条件に含まれるが、圧力は含まれていない。
電力密度の値は図４のＳｉＣ基板Ｂの成膜条件の値と同じであるが、写真表面を見比べると、図４のＳｉＣ基板Ｂの方が、図５のＳｉＣ基板Ｃよりも表面荒さが低いことが分かる。
従って、電力密度が本発明の成膜条件を満たすだけでなく、電力密度と圧力の両方が本発明の成膜条件を満たしているときに、表面荒れが低減されることが分かる。
As for the film formation conditions of the SiC substrate C of FIG. 5 when the carbon cap 6 is formed, the power density is included in the film formation conditions of the present invention, but pressure is not included.
The value of the power density is the same as the value of the film formation condition of the SiC substrate B in FIG. 4, but comparing the photographic surface, the surface roughness of the SiC substrate B in FIG. 4 is higher than that in the SiC substrate C in FIG. It turns out that it is low.
Therefore, it can be seen that not only the power density satisfies the film forming conditions of the present invention, but also the surface roughness is reduced when both the power density and the pressure satisfy the film forming conditions of the present invention.
１……スパッタ装置
８……処理対象物
９……ターゲット
１０……ＳｉＣ基板
３３……電源
３５……スパッタリングガス供給系
DESCRIPTION OF SYMBOLS 1 ... Sputtering device 8 ... Process target 9 ... Target 10 ... SiC substrate 33 ... Power supply 35 ... Sputtering gas supply system
Claims (3)
前記ＳｉＣ基板と、前記ＳｉＣ基板の少なくとも一部の表面に不純物のイオンが照射されて形成された注入層とを有する処理対象物を真空雰囲気内に配置し、
前記真空雰囲気にスパッタリングガスを導入し、前記真空雰囲気を４．５Ｐａ以上の圧力に維持しながら、前記真空雰囲気中に配置されたカーボンターゲットに２５ｍＷ／ｍｍ2以下の電力を投入して前記カーボンターゲットをスパッタし、
前記処理対象物の表面にカーボンキャップを形成した後、
前記処理対象物を加熱して前記不純物を活性化させる半導体装置の製造方法。 In a semiconductor device manufacturing method for manufacturing a semiconductor device having a SiC substrate and an activation layer containing an activated impurity in at least a part of the SiC substrate,
A processing object having the SiC substrate and an implantation layer formed by irradiating at least a part of the surface of the SiC substrate with impurity ions is disposed in a vacuum atmosphere,
Sputtering gas is introduced into the vacuum atmosphere, and electric power of 25 mW / mm 2 or less is applied to the carbon target placed in the vacuum atmosphere while maintaining the vacuum atmosphere at a pressure of 4.5 Pa or more. Sputter
After forming a carbon cap on the surface of the processing object,
A method of manufacturing a semiconductor device, wherein the processing object is heated to activate the impurities.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011096137A JP2012227473A (en) | 2011-04-22 | 2011-04-22 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011096137A JP2012227473A (en) | 2011-04-22 | 2011-04-22 | Semiconductor device manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012227473A true JP2012227473A (en) | 2012-11-15 |
Family
ID=47277279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011096137A Pending JP2012227473A (en) | 2011-04-22 | 2011-04-22 | Semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012227473A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015146161A1 (en) * | 2014-03-24 | 2015-10-01 | キヤノンアネルバ株式会社 | Semiconductor substrate heat treatment method, semiconductor substrate manufacturing method, heat treatment apparatus, and substrate processing system |
| JP2016066749A (en) * | 2014-09-25 | 2016-04-28 | 国立研究開発法人産業技術総合研究所 | Method for manufacturing silicon carbide semiconductor device |
| DE102017203126A1 (en) | 2016-03-17 | 2017-09-21 | Fuji Electric Co., Ltd. | A method of manufacturing a silicon carbide semiconductor device |
| JP2017220626A (en) * | 2016-06-10 | 2017-12-14 | 株式会社アルバック | Silicon oxide layer forming method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003098306A (en) * | 2001-09-19 | 2003-04-03 | Sumitomo Metal Mining Co Ltd | Antireflection film |
| JP2005039257A (en) * | 2003-07-02 | 2005-02-10 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2005353771A (en) * | 2004-06-09 | 2005-12-22 | Matsushita Electric Ind Co Ltd | Method for manufacturing SiC semiconductor device |
| JP2009049219A (en) * | 2007-08-21 | 2009-03-05 | Panasonic Corp | Method for manufacturing silicon carbide semiconductor element |
| JP2009114478A (en) * | 2007-11-02 | 2009-05-28 | Kaneka Corp | Method of manufacturing transparent electroconductive film |
| JP2010192836A (en) * | 2009-02-20 | 2010-09-02 | Showa Denko Kk | Method of manufacturing silicon carbide semiconductor device |
-
2011
- 2011-04-22 JP JP2011096137A patent/JP2012227473A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003098306A (en) * | 2001-09-19 | 2003-04-03 | Sumitomo Metal Mining Co Ltd | Antireflection film |
| JP2005039257A (en) * | 2003-07-02 | 2005-02-10 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2005353771A (en) * | 2004-06-09 | 2005-12-22 | Matsushita Electric Ind Co Ltd | Method for manufacturing SiC semiconductor device |
| JP2009049219A (en) * | 2007-08-21 | 2009-03-05 | Panasonic Corp | Method for manufacturing silicon carbide semiconductor element |
| JP2009114478A (en) * | 2007-11-02 | 2009-05-28 | Kaneka Corp | Method of manufacturing transparent electroconductive film |
| JP2010192836A (en) * | 2009-02-20 | 2010-09-02 | Showa Denko Kk | Method of manufacturing silicon carbide semiconductor device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015146161A1 (en) * | 2014-03-24 | 2015-10-01 | キヤノンアネルバ株式会社 | Semiconductor substrate heat treatment method, semiconductor substrate manufacturing method, heat treatment apparatus, and substrate processing system |
| JPWO2015146161A1 (en) * | 2014-03-24 | 2017-04-13 | キヤノンアネルバ株式会社 | Semiconductor substrate heat treatment method, semiconductor substrate manufacturing method, heat treatment apparatus, and substrate processing system |
| JP2016066749A (en) * | 2014-09-25 | 2016-04-28 | 国立研究開発法人産業技術総合研究所 | Method for manufacturing silicon carbide semiconductor device |
| DE102017203126A1 (en) | 2016-03-17 | 2017-09-21 | Fuji Electric Co., Ltd. | A method of manufacturing a silicon carbide semiconductor device |
| US9805944B2 (en) | 2016-03-17 | 2017-10-31 | Osaka University | Method of manufacturing silicon carbide semiconductor device |
| DE102017203126B4 (en) | 2016-03-17 | 2024-08-29 | Fuji Electric Co., Ltd. | Method for manufacturing a silicon carbide semiconductor device |
| JP2017220626A (en) * | 2016-06-10 | 2017-12-14 | 株式会社アルバック | Silicon oxide layer forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6689674B2 (en) | Etching method | |
| JP5518326B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP4730581B2 (en) | Manufacturing method of bonded wafer | |
| JP5317898B2 (en) | Method for manufacturing light-emitting diode element | |
| JP2016076621A5 (en) | ||
| TW201123274A (en) | A technique for processing a substrate having a non-planar surface | |
| JP2012227473A (en) | Semiconductor device manufacturing method | |
| CN103370769B (en) | Direct current ion implantation for solid phase epitaxial regrowth in solar cell fabrication | |
| CN109904054B (en) | Chamber environment recovery method and etching method | |
| JPS6338859B2 (en) | ||
| WO2010095369A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
| CN101575698A (en) | Magnetron sputtering apparatus and thin film manufacturing method | |
| JP2008004900A (en) | Method for manufacturing laminated wafer | |
| CN107146758B (en) | Method for preparing substrate with carrier capture center | |
| KR102393269B1 (en) | Method for manufacturing an epitaxial silicon wafer, an epitaxial silicon wafer, and a method for manufacturing a solid-state image sensor | |
| KR101723728B1 (en) | Method of manufacturing a graphene thin layer | |
| CN114496721A (en) | Method and device for protecting front structure of silicon carbide device | |
| JP6772995B2 (en) | Manufacturing method of SOI wafer and SOI wafer | |
| CN108885998B (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
| JP2014220322A (en) | Method of manufacturing semiconductor device and manufacturing apparatus | |
| JP6472016B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| US10388621B2 (en) | Method for making nanoscale devices with fractal nanostructures | |
| JP2013171637A (en) | Ion implantation device | |
| JP3855051B2 (en) | Method of forming low contact resistance electrode on n-type conductive zinc oxide | |
| RU2284610C1 (en) | Method for producing high-power and high-temperature semiconductor resistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150602 |