[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012204667A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012204667A
JP2012204667A JP2011068687A JP2011068687A JP2012204667A JP 2012204667 A JP2012204667 A JP 2012204667A JP 2011068687 A JP2011068687 A JP 2011068687A JP 2011068687 A JP2011068687 A JP 2011068687A JP 2012204667 A JP2012204667 A JP 2012204667A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
mounting surface
semiconductor chip
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011068687A
Other languages
English (en)
Inventor
Yoshiaki Goto
藤 善 秋 後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011068687A priority Critical patent/JP2012204667A/ja
Priority to US13/231,039 priority patent/US20120241932A1/en
Publication of JP2012204667A publication Critical patent/JP2012204667A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体チップを搭載しない非搭載面側の封止樹脂の厚みを可及的に薄くしつつ、封止樹脂の欠けおよび封止樹脂の充填不良を抑制した半導体装置を提供する。
【解決手段】半導体装置は、半導体チップを備える。インナーリードは、第１面と該第１面に対して反対側の第２面とを有し、半導体チップを第１面上に搭載する。第１の樹脂部は、第１面上において半導体チップを封止する。第２の樹脂部は、第２面上に設けられている。アウターリードは、インナーリードに接続し、第１および第２の樹脂部から外部へ突出している。アウターリードが突出している第１の方向における第２の樹脂部の幅は、第１の方向における第１の樹脂部の幅よりも狭い。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
従来からＴＳＯＰ（Thin Small Outline Package）が半導体パッケージとして一般的に用いられている。ＴＳＯＰは、半導体チップ、インナーリード、金ワイヤ等をモールド樹脂で封止した薄型パッケージである。インナーリードの下面に半導体チップを搭載したＣＯＬ（Chip On Lead）型のＴＳＯＰの場合、半導体チップを搭載していないインナーリードの上面（以下、非搭載面）が露出していたとしても、半導体チップおよび金ワイヤ等を保護するというモールド樹脂の目的を達成するためには問題無い。
しかし、非搭載面のモールド樹脂を薄くすると、アウターリードが上方向（非搭載面側）に折り曲げられた場合に、アウターリードと接続されたインナーリードの端部がアウターリードとともに持ち上げられる。これにより、インナーリード端部において非搭載面側のモールド樹脂が欠けるおそれがある。
また、通常、非搭載面に設けられたモールド樹脂の厚みは半導体チップの搭載面の半導体チップを被覆するモールド樹脂の厚みより薄い。これは、金ワイヤを被覆する必要のある樹脂封止用の金型と半導体チップとの間の間隙が、金ワイヤを被覆する必要のない金型と非搭載面との間の間隙よりも広いからである。この場合、トランスファモールド法で樹脂封止する際に、搭載面側における樹脂の充填は、非搭載面側における樹脂の充填よりも速くなる。樹脂の充填速度の差が大きいと、トランスファモールド法の実行中に、充填速度の速い搭載面側の樹脂がインナーリードを充填速度の遅い非搭載面側へ押す力が働き、非搭載面側へインナーリードを変形させつつ半導体チップを移動させる。樹脂がインナーリードを非搭載面側へ変形させると、金型と非搭載面との間の間隙がさらに狭くなってしまう。その結果、樹脂が非搭載面側に充分に行き渡らず、インナーリードまたは半導体チップが露出してしまうおそれがある。これは、外観不良に繋がる。
特開２０１０−２３８９７９号公報
半導体チップを搭載しない非搭載面側の封止樹脂の厚みを可及的に薄くしつつ、封止樹脂の欠けおよび封止樹脂の充填不良を抑制した半導体装置を提供する。
本実施形態による半導体装置は、半導体チップを備える。インナーリードは、第１面と該第１面に対して反対側の第２面とを有し、半導体チップを第１面上に搭載する。第１の樹脂部は、第１面上において半導体チップを封止する。第２の樹脂部は、第２面上に設けられている。アウターリードは、インナーリードに接続し、第１および第２の樹脂部から外部へ突出している。アウターリードが突出している第１の方向における第２の樹脂部の幅は、第１の方向における第１の樹脂部の幅よりも狭い。
第１の実施形態に従った半導体装置１０の平面図およびＢ−Ｂ線に沿った半導体装置１０の断面図。 図１（Ｂ）の段差部１３およびその周辺部分の拡大断面図。 インナーリード４ａの構成の一例を示す平面図。 インナーリード４ａの構成の他の例を示す平面図。 アンカーホール９の形状の変形例を示す断面図。 本実施形態による複数の半導体装置１０を積層した構造を示す図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１（Ａ）は、第１の実施形態に従った半導体装置１０の平面図である。図１（Ｂ）は、図１（Ａ）のＢ−Ｂ線に沿った半導体装置１０の断面図である。尚、図１（Ａ）は、図１（Ｂ）に示す非搭載面Ｆ２の上方から見た平面図である。半導体装置１０は、封止樹脂２と、半導体チップ３と、リード４と、金属ワイヤ５とを備えている。
リード４は、インナーリード４ａと、アウターリード４ｂとを含む。インナーリード４ａは、リード４のうち封止樹脂２によって封止または被覆されたリード部分であり、アウターリード４ｂは、リード４のうち封止樹脂２から露出され、インナーリード４ａから封止樹脂２の外部へ突出したリード部分である。１つの半導体装置１０は、互いに電気的に絶縁された複数のリード４を備え、各リード４は、それぞれインナーリード４ａおよびアウターリード４ｂを含む。インナーリード４ａおよびアウターリード４ｂは、リード４として一体形成されている。リード４には、導電性材料（例えば、金属）が用いられる。
インナーリード４ａは、金属ワイヤ５を介して半導体チップ３のボンディングパッド３０（図３参照）に電気的に接続されている。アウターリード４ｂは、インナーリード４ａ、金属ワイヤ５を介して半導体チップ３のボンディングパッドに電気的に接続されている。リード４によって、半導体装置１０の外部からのデータまたはコマンドを半導体装置１０の内部の半導体チップ３へ伝達することができ、逆に、半導体チップ３からのデータを半導体装置１０の外部へ伝達することができる。
インナーリード４ａは、半導体チップ３を搭載する搭載部としての機能も備える。アウターリード４ｂは、半導体チップ３を搭載する搭載面（第１の面）Ｆ１側に向かって折曲するようにガルウィング型に成形されている。これにより、本実施形態による半導体装置１０は、ＣＯＬ型のＴＳＯＰを構成している。
封止樹脂２のうち第１の樹脂部２ａは、半導体チップ３を搭載しているインナーリード４ａの搭載面（第１の面）Ｆ１上およびインナーリード４ａ間に設けられている。第１の樹脂部２ａは、半導体チップ３および金属ワイヤ５を封止し、これらを保護している。封止樹脂２のうち第２の樹脂部２ｂは、半導体チップ３を搭載していないインナーリード４ａの非搭載面（第２の面）Ｆ２上に設けられている。第２の樹脂部２ｂは、半導体チップ３、金属ワイヤ５等を封止していないので、第１の樹脂部２ａよりも薄く形成されている。
リード４は、インナーリード４ａとアウターリード４ｂとの境界部分１８にアンカーホール９および段差１３を備えている。アンカーホール９は、インナーリード４ａの搭載面Ｆ１において第１の樹脂部２ａによって被覆され、その非搭載面Ｆ２において第２の樹脂部２ｂから露出されている孔である。段差１３は、金型によってリード４をデプレス加工して形成された段差である。
アンカーホール９は、インナーリード４ａを貫通するように設けられている。アンカーホール９は、インナーリード４ａの搭載面Ｆ１から非搭載面Ｆ２に向かって広がるように開口しており、第１の樹脂部２ａがその内部に埋め込まれている。即ち、アンカーホール９は、その内壁面にテーパーを有しており、インナーリード４ａの非搭載面側の開口径が搭載面側の開口径よりも小さくなるように形成されている。これにより、インナーリード４ａの搭載面Ｆ１から非搭載面Ｆ２に向かう方向Ｄ２への応力がアウターリード４ｂに印加された場合であっても、アウターリード４ｂが第１の樹脂部２ａから離別することを抑制できる。即ち、アウターリード４ｂがＤ２方向へ押し上げられても、アンカーホール９が第１の樹脂部２ａの抜け止めとして機能し、第１の樹脂部２ａがアンカーホール９から抜けてしまうことを抑制することができる。
段差１３は、アウターリード４ｂとインナーリード４ａとの境界部１８においてアウターリード４ｂがインナーリード４ａよりも非搭載面Ｆ２側へ張り出すように設けられている。以下、アウターリード４ａとインナーリード４ａとの境界部１８を、張出し部１８と呼ぶ。樹脂封止工程において、張出し部１８が樹脂封止用の金型（図示せず）に接触することによって、第２の樹脂部２ｂは張出し部１８を被覆しない。張出し部１８に第２の樹脂部２ｂが設けられないので、万一、第１の樹脂部２ａがアンカーホール９から抜けてしまったとしても、第２の樹脂部２ｂの端部が欠ける可能性が少ない。
また、樹脂封止工程中に、充填速度の速い搭載面側の樹脂がインナーリードを非搭載面側へ押しても、張出し部１８が樹脂封止用の金型に接触することによって、インナーリード４ａの非搭載面Ｆ２とその金型との間に段差１３の高さ分とインナーリード４ａの張り出し部１８からの金型のキャビティ深さ分だけ間隙を維持することができる。これにより、封止樹脂が非搭載面Ｆ２側の隙間に入り易くなり、インナーリード４ａの非搭載面Ｆ２が第２の樹脂部２ｂによって充分に被覆され得る。その結果、インナーリード４ａおよび半導体チップ３が露出せず、外観不良の発生を抑制することができる。
このように、本実施形態による半導体装置は、インナーリード４ａの非搭載面Ｆ２を第２の樹脂部２ｂで充分に被覆しつつ、アウターリード４ａとインナーリード４ａとの間の張出し部１８に第２の樹脂部２ｂが付着することを抑制することができる。
さらに、アンカーホール９は、リード４の張出し部１８の部分に設けられている。尚且つ、図１（Ａ）および図１（Ｂ）に示すように、アウターリード４ｂが突出している第１の方向Ｄ１において、第２の樹脂部２ｂの幅Ｗ２ｂは、第１の樹脂部２ａの幅Ｗ２ａよりも狭い。これにより、インナーリード４ａの非搭載面Ｆ２側においてアンカーホール９は第２の樹脂部２ｂに被覆されず、かつ、インナーリード４ａの搭載面Ｆ１側において第１の樹脂部２ａによって被覆される。また、アンカーホール９の内部には、第１の樹脂部２ａが搭載面Ｆ１側から充填される。その結果、上述の通り、アンカーホール９が張出し部１８において第１の樹脂部２ａの抜け止めとして機能し、かつ、万一、第１の樹脂部２ａがアンカーホール９から抜けてしまったとしても、張出し部１８に第２の樹脂部２ｂが無いので第２の樹脂部２ｂが欠ける可能性を少なくできる。
さらに、段差１３があることによって、インナーリード４ａの搭載面Ｆ１側において、半導体チップ３がアンカーホール９を塞ぐことを抑制する。図１（Ｂ）の破線で示すように半導体チップ３がアンカーホール９上に存在する場合、段差１３が無いと、半導体チップ３がアンカーホール９の搭載面Ｆ１側の開口を塞いでしまう。この場合、樹脂２がアンカーホール９内に充填されず、アンカーホール９が抜け止めとしての役目を果たすことができない。本実施形態では、段差１３が半導体チップ３とアンカーホール９の搭載面Ｆ１側の開口との間に間隙Ｇを備える。この間隙Ｇにより、樹脂２がアンカーホール９内に入り込むことができ、アンカーホール９はその役目を果たすことが可能となる。半導体装置１０の完成後、この間隙Ｇには、樹脂２が存在する。
窪み１４は、インナーリード４ａおよび吊りピン４ｃの第２樹脂部２ｂの一部分に設けられている。窪み１４は、樹脂封止工程において金型に設けられた突起の跡として半導体装置１０に残った窪みである。窪み１４には第２の樹脂部２ｂが設けられていない。あるいは、窪み１４に第２の樹脂部２ｂが存在していたとしても、窪み１４の第２の樹脂部２ｂの厚みは窪み１４以外の非搭載面Ｆ２の第２の樹脂部２ｂの厚みと比べて薄くなっている。窪み１４が形成される理由は以下の通りである。
トランスファモールド法を用いて樹脂封止する場合、樹脂封止用の金型と搭載面Ｆ１との間の間隙が金型と非搭載面Ｆ２との間の間隙よりも広いため、樹脂２は、非搭載面Ｆ２側よりも搭載面Ｆ１側に速く流入する。このとき、樹脂２が、インナーリード４ａを非搭載面Ｆ２側へ押す力が働く場合ある。
本実施形態では、金型と非搭載面Ｆ２との間の間隙を確保するために、金型が、インナーリード４ａの非搭載面Ｆ２の少なくとも一部と接触する突起を備える。張出し部１８が金型に接触するとともに、この金型の突起がインナーリード４ａの非搭載面Ｆ２と接触することによって、金型と非搭載面Ｆ２との間の間隙を確保することができる。その結果、樹脂２がインナーリード４ａを非搭載面Ｆ２側へ押しても、樹脂２を非搭載面Ｆ２側にも充分に流入させることができる。以上のような理由で、窪み１４が形成される。
金型の突起の位置に応じて窪み１４の位置が決定される。窪み１４の位置は、半導体装置１０の中心部であってもよく、その中心からずれた位置に設けられていてもよい。ただし、第２の樹脂部２ｂの厚みをほぼ均一にするために、窪み１４は、インナーリード４ａまたは吊りピン４ｃの非搭載面Ｆ２の面内に均等に配置されていることが好ましい。
尚、窪み１４においてインナーリード４ａまたは吊りピン４ｃが露出する。しかし、インナーリード４ａまたは吊りピン４ｃの非搭載面は、第２の樹脂部２ｂの表面よりも低い位置（搭載面Ｆ１側）に存在する。従って、インナーリード４ａが半導体装置１０の周辺の導電体と接触する可能性は少ない。
図１（Ｂ）では、半導体チップ３は１つだけ図示されている。しかし、１つの半導体装置１０内に複数の半導体チップ３が積層されていてもよい。積層される半導体チップ３の個数は限定されない。半導体チップ３は、例えば、ＮＡＮＤ型フラッシュメモリでもよい。勿論、半導体チップ３は、ＮＡＮＤ型フラッシュメモリに限定されず、その他のＩＣチップでよい。金属ワイヤ５には、例えば、金ワイヤが用いられる。
図２は、図１（Ｂ）の段差部１３およびその周辺部分の拡大断面図である。図２を参照して、本実施形態による半導体装置の各要素の厚みあるいは間隙の具体例を説明する。
樹脂２の材料にもよるが、一般に、樹脂２を流し込むためには、少なくとも０．０６ミリメートルの間隙が必要である。従って、リード４の張出し部１８の表面と非搭載面Ｆ２側の金型（上金型）の内壁との間の間隙が、例えば、０．０５ミリメートルとすると、段差１３の高さは、０．０１ミリメートルでよい。これにより、樹脂２をインナーリード４ａの非搭載面Ｆ２側へ流し込むことができる。
製造マージンやモールド樹脂に含まれるフィラーの選択幅を考えた場合、代表的には、リード４の張出し部１８の表面と非搭載面Ｆ２側の金型（上金型）の内壁との間の間隙は、例えば、０．０５ミリメートルである。段差１３の高さは、例えば、０．０５ミリメートルである。
金属ワイヤ５が第１の樹脂部２ａから露出しないように、第１の樹脂部２ａは、少なくとも半導体チップ３のボンディングパッド３０が設けられた面から０．２ミリメートルの厚さが必要になる。半導体チップ３および半導体チップ３とインナーリード４ａとを固定するための接着剤（図示せず）の厚さが０．４ミリメートルとした場合、第１の樹脂部２ａの全体の厚さは合計０．６ミリメートルとなる。
よって、インナーリード４ａの厚みが０．１ミリメートル、リード４の張出し部１８の表面と上金型の内壁との間の間隙が０．０５ミリメートル、段差１３の高さが０．０５ミリメートル、並びに、第１の樹脂部２ａの厚みが０．６ミリメートルとすると、本実施形態によるＴＳＯＰの厚みは、０．８ミリメートルとなる。
図３は、インナーリード４ａの構成の一例を示す平面図である。複数のインナーリード４ａは、半導体チップ３のボンディングパッド３０と電気的に接続されている。ボンディングパッド３０は、半導体チップ３の一側辺３１にまとめて形成されている。複数のインナーリード４ａのうち一部のインナーリード４ａ＿１は、ボンディングパッド３０が設けられた半導体チップ３の側辺３１とは異なる側辺３２へ向かって延伸している。そして、インナーリード４ａ＿１は、側辺３２の側から樹脂２の外部へ突出しているアウターリード４ｂへ接続されている。
複数のインナーリード４ａのうち他のインナーリード４ａ＿２は、ボンディングパッド３０が設けられた半導体チップ３の側辺３１から樹脂２の外部へ突出しているアウターリード４ｂへ接続されている。
図４は、インナーリード４ａの構成の他の例を示す平面図である。複数のインナーリード４ａは、半導体チップ３のボンディングパッド３０と電気的に接続されている。ボンディングパッド３０は、半導体チップ３の一側辺３５にまとめて形成されている。複数のインナーリード４ａのうち一部のインナーリード４ａ＿３は、ボンディングパッド３０が設けられた半導体チップ３の側辺３５とは異なる側辺３６へ引き延ばされている。そして、インナーリード４ａ＿３は、側辺３６の側から樹脂２の外部へ突出しているアウターリード４ｂへ接続されている。
複数のインナーリード４ａのうち一部のインナーリード４ａ＿４は、半導体チップ３の側辺３５とは異なる側辺３７へ引き延ばされている。そして、インナーリード４ａ＿４は、側辺３７の側から樹脂２の外部へ突出しているアウターリード４ｂへ接続されている。
このように、本実施形態では、インナーリード４ａは、ボンディングパッド３０が設けられた半導体チップ３の側辺とは異なる側辺へ向かって引き延ばされている。樹脂封止工程において、上金型と下金型との間には、少なくともインナーリード４ａの厚み分の間隙が存在する。例えば、インナーリード４ａの厚みは、約０．１ミリメートルである。従って、半導体チップ３が段差１３間の幅より大きい場合であっても、樹脂封止工程において、樹脂２は、この間隙を介して図３、図４の矢印Ａのようにインナーリード４ａ間に流れ込むことができる。
本実施形態による半導体装置は、以下のような効果を得ることができる。（１）インナーリード４ａの非搭載面Ｆ２を第２の樹脂部２ｂで被覆しつつ、アウターリード４ａとインナーリード４ａとの間の張出し部１８に第２の樹脂部２ｂが付着することを抑制することができる。（１−ａ）非搭載面Ｆ２を第２の樹脂部２ｂで被覆するので、半導体装置１０の周囲の導電体と接触する可能性を抑制することができる。また、（１−ｂ）張出し部１８に第２の樹脂部２ｂが無いので、万一、第１の樹脂部２ａがアンカーホール９から抜けてしまったとしても、第２の樹脂部２ｂの端部が欠ける可能性が少ない。これは、半導体装置１０の外観不良やダストやパーティクルの発生の抑制に繋がる。（１−ｃ）インナーリード４ａの非搭載面Ｆ２が張出し部１８よりも窪んでいるため、第２の樹脂部２ａの厚みを或る程度確保しつつ、半導体装置１０の全体の厚みを薄くすることができる。
（２）段差１３があることによって、インナーリード４ａの搭載面Ｆ１側において、半導体チップ３がアンカーホール９を塞ぐことを抑制する。即ち、半導体チップ３とインナーリード４ａとの間に間隙Ｇを維持することにより、樹脂２がアンカーホール９内へ流れ込むことを可能にする。
（３）アンカーホール９が第１の樹脂部２ａの抜け止めとして機能する。これにより、アウターリード４ｂがＤ２方向へ押し上げられても、第１の樹脂部２ａがアンカーホール９から抜けてしまうことを抑制することができる。
（４）金型の突起がインナーリード４ａの非搭載面Ｆ２を支持することによって、金型と非搭載面Ｆ２との間の間隙を確保することができる。その結果、樹脂２を非搭載面Ｆ２側にも充分に流入させることができる。即ち、金型の突起が張出し部１８と共に金型と非搭載面Ｆ２との間の間隙を確保することによって、樹脂２が非搭載面Ｆ２を充分に被覆することができる。非搭載面Ｆ２を第２の樹脂部２ｂで充分に被覆するので、半導体装置１０の外観不良を抑制することができる。窪み１４は、樹脂封止工程において金型に設けられた突起の跡として半導体装置１０に残った窪みである。窪み１４があることによって、金型に突起が設けられていることが分かる。
以上により本実施形態は、第２の樹脂部２ｂの厚みを可及的に薄くしつつ、封止樹脂の欠けおよび封止樹脂の充填不良を抑制することができることが分かる。
さらに、本実施形態は、ＴＳＯＰに対し上型やＴＦ金型を変更する必要はあるが、既存の下型についてはそのまま利用することができる。従って、金型のうち下型については作成する必要がないので、半導体装置１０の製造コストの上昇を抑えることができる。
（変形例）
図５（Ａ）から図５（Ｃ）は、アンカーホール９の形状の変形例を示す断面図である。アンカーホール９の形状は、第１の樹脂部２ａの抜け止めとして機能する限りにおいて特に限定されない。第１の樹脂部２ａの抜け止めとして機能するためには、アンカーホール９は、非搭載面Ｆ２側の開口径よりも狭い開口径を有する部分を備えればよい。
例えば、図５（Ａ）に示すように、アンカーホール９の断面は、２つの釣鐘または半球を重ねた形状でもよい。この場合、搭載面Ｆ１と非搭載面Ｆ２との間のいずれかの部分のアンカーホール９の内側面に突部５０が形成される。従って、搭載面Ｆ１と非搭載面Ｆ２との間の部分のアンカーホール９の直径Ｒ１が非搭載面Ｆ２側のアンカーホール９の開口径Ｒ２よりも狭い。これにより、アンカーホール９は、第１の樹脂部２ａの抜け止めとして機能し得る。図５（Ａ）に示すアンカーホール９は、リードフレーム４を面Ｆ１、Ｆ２からウェットエッチング加工することによって形成され得る。
例えば、図５（Ｂ）に示すように、アンカーホール９の断面は、略Ｔ字形状でもよい。この場合、搭載面Ｆ１側の開口径Ｒ３は、非搭載面Ｆ２側の開口径Ｒ４よりも狭い。これにより、アンカーホール９は、第１の樹脂部２ａの抜け止めとして機能し得る。図５（Ｂ）に示すアンカーホール９は、プレス加工によって形成され得る。
さらに、例えば、図５（Ｃ）に示すように、アンカーホール９の断面は、略Ｙ字形状でもよい。この場合、搭載面Ｆ１側の開口径Ｒ５は、非搭載面Ｆ２側の開口径Ｒ６よりも狭い。これにより、アンカーホール９は、第１の樹脂部２ａの抜け止めとして機能し得る。図５（Ｃ）に示すアンカーホール９も、プレス加工によって形成され得る。
図６は、本実施形態による複数の半導体装置１０を積層した構造（ＰｏＰ（Package-on-Package）構造）を示す図である。接着フィルム６０は、積層された複数の半導体装置１０を接着している。
本実施形態によれば、非搭載面Ｆ２側の第２の樹脂部２ｂの厚みを薄くしたので、複数の半導体装置１０を積層したときに、積層後の装置全体の高さ（厚み）が従来よりも低く（薄く）なる。
また、本実施形態では、第２の樹脂部２ｂの厚みを薄くすることによって、半導体装置１０の厚みを従来よりも薄くしている。しかし、半導体装置１０の全体の厚みを変更せずに、第２の樹脂部２ｂの厚みが薄くなった分だけ、第１の樹脂部２ａの厚みを厚くしてもよい。この場合、第１の樹脂部２ａの厚みが厚くなるので、各半導体装置１０内に樹脂封止される半導体チップ３の積層数を増加させることができる。
（本実施形態とＳＯＮ型パッケージとの比較）
リードフレーム４の片側のみを樹脂封止する半導体パッケージとしては、ＳＯＮ（Small Outline No-lead）型パッケージがある。しかし、ＳＯＮ型パッケージでは、ガラスエポキシ基板に実装するために用いられる電極は、実装部分のみにおいて半導体装置の外に露出している。そして、この電極がガラスエポキシ基板に半田付けされている。従って、半導体装置の実装後、温度変化により半導体装置が熱膨張または熱収縮した場合に、半導体装置とガラスエポキシ基板との熱膨張係数の相違によって、電極および半田付け部分に応力がかかり、電極または半田付け部分が破断するおそれがある。
一方、本実施形態のようなＴＳＯＰ型の半導体パッケージは、ガルウィング形状のアウターリード４ｂを介してガラスエポキシ基板に半田付けされる。従って、半導体装置とガラスエポキシ基板との熱膨張係数の相違によって生じる応力は、アウターリード４ｂによって吸収される。従って、半田付け部分が破断する可能性が少ない。その結果、ＴＳＯＰ型の半導体パッケージは、ＳＯＮ型の半導体パッケージに比べてパッケージサイズを大きくすることができる。即ち、ＴＳＯＰ型の半導体パッケージは、ＳＯＮ型の半導体パッケージに比べてより大型の半導体チップを用いることができる。また、ＴＳＯＰ型の半導体パッケージは、ガルウィング形状のアウターリード４ｂを備えるので、ＳＯＮ型の半導体パッケージに比べて半導体チップを積層したＰｏＰ構造を構成し易い。
１０・・・半導体パッケージ、２・・・封止樹脂、２ａ・・・第１の樹脂部、２ｂ・・・第２の樹脂部、３・・・半導体チップ、４・・・リード、４ａ・・・インナーリード、４ｂ・・・アウターリード、５・・・金属ワイヤ、９・・・アンカーホール、１３・・・段差、１４…窪み、１８・・・張出し部、６０・・・接着フィルム、３０・・・ボンディングパッド

Claims (9)

  1. 半導体チップと、
    第１面と該第１面に対して反対側の第２面とを有し、前記半導体チップを前記第１面上に搭載するインナーリードと、
    前記第１面上において前記半導体チップを封止する第１の樹脂部と、
    前記第２面上に設けられた第２の樹脂部と、
    前記インナーリードに接続し、前記第１および前記第２の樹脂部から外部へ突出したアウターリードとを備え、
    前記アウターリードが突出している第１の方向における前記第２の樹脂部の幅は、該第１の方向における前記第１の樹脂部の幅よりも狭いことを特徴とする半導体装置。
  2. 前記インナーリードは、前記第１の面において前記第１の樹脂部によって被覆され、前記第２の面において前記第２の樹脂部から露出されている孔を備えていることを特徴とする請求項１に記載の半導体装置。
  3. 前記孔は、前記第１の面から前記第２の面に向かって広がるように開口しており、
    前記第１の樹脂部が前記孔内に埋め込まれていることを特徴とする請求項２に記載の半導体装置。
  4. 前記孔は、その内側面に突部を有し、
    前記第１の樹脂部は、前記孔内に埋め込まれていることを特徴とする請求項２または請求項３に記載の半導体装置。
  5. 前記第２の面の一部において前記第２の樹脂部が設けられておらず、あるいは、前記第２の樹脂部が周囲と比べて薄い窪みをさらに備えたことを特徴とする請求項１から請求項４のいずれかに記載の半導体装置。
  6. 前記インナーリードは、前記インナーリードと前記アウターリードとの境界部分において前記アウターリードが前記インナーリードよりも前記第２の面側へ張り出すように段差を備えることを特徴とする請求項１から請求項５のいずれかに記載の半導体装置。
  7. 前記段差は、前記孔と比べて前記インナーリード側に設けられていることを特徴とする請求項６に記載の半導体装置。
  8. 前記孔の前記第１の面側の開口と前記半導体チップとの間に前記樹脂が存在することを特徴とする請求項２から請求項７のいずれかに記載の半導体装置。
  9. 前記インナーリードは、前記半導体チップのボンディングパッドと電気的に接続され、該ボンディングパッドが設けられた前記半導体チップの側辺とは異なる側辺へ向かって延伸していることを特徴とする請求項１から請求項７のいずれかに記載の半導体装置。
JP2011068687A 2011-03-25 2011-03-25 半導体装置 Withdrawn JP2012204667A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011068687A JP2012204667A (ja) 2011-03-25 2011-03-25 半導体装置
US13/231,039 US20120241932A1 (en) 2011-03-25 2011-09-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011068687A JP2012204667A (ja) 2011-03-25 2011-03-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2012204667A true JP2012204667A (ja) 2012-10-22

Family

ID=46876657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011068687A Withdrawn JP2012204667A (ja) 2011-03-25 2011-03-25 半導体装置

Country Status (2)

Country Link
US (1) US20120241932A1 (ja)
JP (1) JP2012204667A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018096656A1 (ja) * 2016-11-25 2018-05-31 三菱電機株式会社 半導体装置
JP2019192760A (ja) * 2018-04-24 2019-10-31 モレックス エルエルシー 電子部品

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US5986209A (en) * 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
JP3975181B2 (ja) * 2003-06-11 2007-09-12 三菱電機株式会社 電力用半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018096656A1 (ja) * 2016-11-25 2018-05-31 三菱電機株式会社 半導体装置
JPWO2018096656A1 (ja) * 2016-11-25 2019-04-11 三菱電機株式会社 半導体装置
US10763183B2 (en) 2016-11-25 2020-09-01 Mitsubishi Electric Corporation Semiconductor device
JP2019192760A (ja) * 2018-04-24 2019-10-31 モレックス エルエルシー 電子部品
CN110400668A (zh) * 2018-04-24 2019-11-01 莫列斯有限公司 电子元器件
JP7059091B2 (ja) 2018-04-24 2022-04-25 モレックス エルエルシー 電子部品

Also Published As

Publication number Publication date
US20120241932A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
KR20080027920A (ko) 반도체 디바이스
TW200522378A (en) Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
KR100586699B1 (ko) 반도체 칩 패키지와 그 제조 방법
KR101059629B1 (ko) 반도체 패키지 제조방법
US9620388B2 (en) Integrated circuit package fabrication with die attach paddle having middle channels
JP6204088B2 (ja) 半導体装置
JP2002515176A (ja) 集積回路パッケージ及びその製造方法
JP2018056369A (ja) 半導体装置の製造方法
JP4489791B2 (ja) Ｑｆｎパッケージ
JP5125758B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
US9202778B2 (en) Integrated circuit package with die attach paddle having at least one recessed portion
JP2012204667A (ja) 半導体装置
JP2012129452A (ja) 半導体装置、半導体パッケージおよび半導体装置の製造方法
TW201401451A (zh) 半導體封裝結構
US6696750B1 (en) Semiconductor package with heat dissipating structure
EP2545584B1 (en) Package having spaced apart heat sink
KR100652405B1 (ko) 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
JP2008166395A (ja) 半導体装置の製造方法
JP2018056310A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
TWM564823U (zh) Semiconductor package substrate and package structure thereof
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100221918B1 (ko) 칩 스케일 패키지
KR100205495B1 (ko) 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603