[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012243998A - Chip-like electronic component - Google Patents

Chip-like electronic component Download PDF

Info

Publication number
JP2012243998A
JP2012243998A JP2011113708A JP2011113708A JP2012243998A JP 2012243998 A JP2012243998 A JP 2012243998A JP 2011113708 A JP2011113708 A JP 2011113708A JP 2011113708 A JP2011113708 A JP 2011113708A JP 2012243998 A JP2012243998 A JP 2012243998A
Authority
JP
Japan
Prior art keywords
hydrogen barrier
barrier layer
layer
chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011113708A
Other languages
Japanese (ja)
Inventor
Tomoyuki Takahashi
智之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2011113708A priority Critical patent/JP2012243998A/en
Publication of JP2012243998A publication Critical patent/JP2012243998A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a chip-like electronic component which has good moisture resistance and is suitable for miniaturization.SOLUTION: A chip-like electronic component 1 comprises a component body 10 having an internal electrode 11 embedded therein, and an external electrode 20 formed on an outer surface of the component body 10. The external electrode 20 is composed of a plurality of electrode layers including a hydrogen barrier layer 21 which is formed by a physical vapor deposition method or a chemical vapor deposition method and has electrical conductivity.

Description

本発明は、積層セラミックコンデンサなどのチップ状電子部品に関し、特に外部電極の構造に関する。   The present invention relates to a chip-shaped electronic component such as a multilayer ceramic capacitor, and more particularly to a structure of an external electrode.

積層セラミックコンデンサなどのチップ状電子部品は一般的に、内部電極が埋設された直方体の部品本体と、該部品本体の外面に形成され前記内部電極と電気的に接続した外部電極とを備えている。外部電極の形状・個数・形成位置はチップ状電子部品の種類によって異なる。例えば一般的な積層セラミックコンデンサでは、直方体形状の部品本体の長手方向両端面から該端面に隣接する側面に亘って外部電極が形成されている。外部電極の形成方法として一般的な方法としては、ペーストをディップ法などで塗布・焼成し、その後にハンダ濡れ性の向上やハンダ喰われ防止を目的として電解メッキで1層又は複数のメッキ層を形成する方法が知られている(特許文献1参照)。   A chip-shaped electronic component such as a multilayer ceramic capacitor generally includes a rectangular parallelepiped component main body in which an internal electrode is embedded, and an external electrode formed on the outer surface of the component main body and electrically connected to the internal electrode. . The shape, number, and position of the external electrode vary depending on the type of chip-shaped electronic component. For example, in a general multilayer ceramic capacitor, external electrodes are formed from both longitudinal end surfaces of a rectangular parallelepiped component body to side surfaces adjacent to the end surfaces. As a general method of forming an external electrode, a paste is applied and fired by a dipping method or the like, and then one or more plating layers are formed by electrolytic plating for the purpose of improving solder wettability and preventing solder erosion. A forming method is known (see Patent Document 1).

特開2008−28064号公報JP 2008-28064 A

しかし、従来のチップ状電子部品では、電解メッキ工程や耐湿試験時などに水分が部品本体内に浸入して信頼性の低下を招く恐れがあった。さらに内部電極としてNi系の金属を用いる場合には、Niの水素吸蔵作用に起因する特性劣化が発生することがあった。一方で近年、チップ状電子部品に対する更なる小型化・薄型化の要求が高まっており、これにより外部電極については薄膜化・微細加工容易性が求められている。   However, in the conventional chip-shaped electronic component, moisture may enter the component main body during an electrolytic plating process or a moisture resistance test, leading to a decrease in reliability. Further, when Ni-based metal is used as the internal electrode, characteristic deterioration due to Ni hydrogen storage may occur. On the other hand, in recent years, there is an increasing demand for further miniaturization and thinning of chip-shaped electronic components, and as a result, the external electrodes are required to be thin and easy to process finely.

本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、耐湿性が良好で且つ小型化に適したチップ状電子部品を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a chip-shaped electronic component that has good moisture resistance and is suitable for downsizing.

上記目的を達成するために、本願発明は、内部電極が埋設された部品本体と該部品本体の外面に形成された外部電極とを備えたチップ状電子部品において、前記外部電極は、物理的蒸着法又は化学的蒸着法で形成されてなり且つ導電性を有する水素バリア層を含む、複数の電極層からなることを特徴とする。   In order to achieve the above object, the present invention provides a chip-like electronic component comprising a component main body in which an internal electrode is embedded and an external electrode formed on the outer surface of the component main body, wherein the external electrode is physically vapor-deposited. It is formed by a plurality of electrode layers including a hydrogen barrier layer formed by a chemical vapor deposition method or a chemical vapor deposition method and having conductivity.

本願発明によれば、水素バリア層の外層側に電解メッキで電極層を形成する工程や耐湿試験時などにおいて、水分が部品本体内に浸入することを水素バリア層により防止することができる。なお、水素バリア層を物理的蒸着法又は化学的蒸着法で形成しているので、水素バリア層の形成工程において水分が部品本体内に浸入することがないので好適である。また物理的蒸着法又は化学的蒸着法で導電性の水素バリア層を形成しているでディップ法などと比べて薄く形成でき、部品サイズの小型化に有利である。   According to the present invention, the hydrogen barrier layer can prevent moisture from entering the component main body in the step of forming the electrode layer by electrolytic plating on the outer side of the hydrogen barrier layer or in the moisture resistance test. In addition, since the hydrogen barrier layer is formed by a physical vapor deposition method or a chemical vapor deposition method, it is preferable because moisture does not enter the component main body in the hydrogen barrier layer forming step. In addition, since the conductive hydrogen barrier layer is formed by physical vapor deposition or chemical vapor deposition, it can be formed thinner than the dip method, which is advantageous for downsizing of the component size.

本発明の好適な態様の一例としては、前記水素バリア層は部品本体に接する最内層に形成されていることを特徴とするものが挙げられる。また本発明の他の好適な態様の一例としては、前記水素バリア層の外層側には1以上の電極層が電解メッキにより形成されていることを特徴とするものが挙げられる。   As an example of a preferable aspect of the present invention, the hydrogen barrier layer may be formed as an innermost layer in contact with the component main body. As another example of the preferred embodiment of the present invention, one characterized in that one or more electrode layers are formed on the outer layer side of the hydrogen barrier layer by electrolytic plating.

以上説明したように本発明によれば、水素バリア層の外層側に電解メッキで電極層を形成する工程や耐湿試験時などにおいて、水分が部品本体内に浸入することを水素バリア層によって防止することができる。なお、水素バリア層を物理的蒸着法又は化学的蒸着法で形成しているので、水素バリア層の形成工程において水分が部品本体内に浸入することがないので好適である。また物理的蒸着法又は化学的蒸着法で導電性の水素バリア層を形成しているでディップ法などと比べて薄く形成でき、部品サイズの小型化に有利である。   As described above, according to the present invention, the hydrogen barrier layer prevents moisture from entering the component main body in the step of forming an electrode layer by electrolytic plating on the outer side of the hydrogen barrier layer or during a moisture resistance test. be able to. In addition, since the hydrogen barrier layer is formed by a physical vapor deposition method or a chemical vapor deposition method, it is preferable because moisture does not enter the component main body in the hydrogen barrier layer forming step. In addition, since the conductive hydrogen barrier layer is formed by physical vapor deposition or chemical vapor deposition, it can be formed thinner than the dip method, which is advantageous for downsizing of the component size.

第1の実施の形態に係る積層セラミックコンデンサの断面図Sectional drawing of the multilayer ceramic capacitor which concerns on 1st Embodiment 第1の実施の形態に係る積層セラミックコンデンサの製造方法を説明するフローチャートFlowchart for explaining a method of manufacturing a multilayer ceramic capacitor according to the first embodiment 第1の実施の形態に係る積層セラミックコンデンサの断面図Sectional drawing of the multilayer ceramic capacitor which concerns on 1st Embodiment 第1の実施の形態に係る積層セラミックコンデンサの製造方法を説明するフローチャートFlowchart for explaining a method of manufacturing a multilayer ceramic capacitor according to the first embodiment

(第1の実施の形態)
本発明の第1の実施の形態に係るチップ状電子部品について図面を参照して説明する。本実施の形態ではチップ状電子部品の一例として積層セラミックコンデンサについて説明する。図1は積層セラミックコンデンサの断面図である。なお本願では説明の簡単のため適宜寸法や形状を模式化している点に留意されたい。
(First embodiment)
A chip-shaped electronic component according to a first embodiment of the present invention will be described with reference to the drawings. In this embodiment, a multilayer ceramic capacitor will be described as an example of a chip-shaped electronic component. FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor. It should be noted that in the present application, dimensions and shapes are appropriately modeled for simplicity of explanation.

積層セラミックコンデンサ1は、図1に示すように、部品本体である略直方体形状の積層体10と、該積層体10の長手方向両端部に形成された一対の外部電極20とを備えている。   As shown in FIG. 1, the multilayer ceramic capacitor 1 includes a substantially rectangular parallelepiped laminated body 10 that is a component main body, and a pair of external electrodes 20 formed at both longitudinal ends of the laminated body 10.

積層体10は、複数の内部電極層11と誘電体層12とを交互に積層したセラミック焼結体からなる。内部電極層11は所定の間隔をもって互いに重なり合うように配置されており、その端部は積層体10の何れか一方の端面に交互に露出し、該端面において外部電極20に電気的に接続している。すなわち内部電極層11は一層おきに同一の外部電極20に電気的に接続している。内部電極層11はNi,Cu等の卑金属、Pd,Agなどの貴金属、Ag−Pd合金などを主成分とした金属からなるが、コストダウンの観点からはNiが好適である。また本実施の形態では積層セラミックコンデンサ1は高誘電率系のクラス2であり、誘電体層12はチタン酸バリウムベースの誘電体セラミックからなる。   The laminate 10 is made of a ceramic sintered body in which a plurality of internal electrode layers 11 and dielectric layers 12 are alternately laminated. The internal electrode layers 11 are arranged so as to overlap each other with a predetermined interval, and the end portions thereof are alternately exposed at one end face of the laminate 10 and are electrically connected to the external electrode 20 at the end face. Yes. That is, every other internal electrode layer 11 is electrically connected to the same external electrode 20. The internal electrode layer 11 is made of a base metal such as Ni or Cu, a noble metal such as Pd or Ag, or a metal mainly composed of an Ag—Pd alloy, but Ni is preferable from the viewpoint of cost reduction. In the present embodiment, the multilayer ceramic capacitor 1 is of a high dielectric constant class 2, and the dielectric layer 12 is made of a dielectric ceramic based on barium titanate.

外部電極20は、積層体10の表面のうち長手方向両端面から該端面に隣接する側面にまで回り込んで形成されている。外部電極20は、最内層、すなわち積層体10に接する部位に形成された水素バリア層21と、該水素バリア層21の外層に形成された3つの電極層22〜24を備えた4層構造になっている。   The external electrode 20 is formed so as to wrap around from the both end surfaces in the longitudinal direction to the side surface adjacent to the end surface of the surface of the multilayer body 10. The external electrode 20 has a four-layer structure including a hydrogen barrier layer 21 formed in the innermost layer, that is, a portion in contact with the stacked body 10, and three electrode layers 22 to 24 formed in the outer layer of the hydrogen barrier layer 21. It has become.

水素バリア層21は、積層体10内に水分が浸入することを防止するための電極層であり、水素バリア機能及び導電性を有する材料からなる。水素バリア層21の材料としては水素拡散係数の小さい導電性材料が好適であり、例えばTaNやTiNなどの金属窒化物が挙げられる。水素バリア層21は、スパッタリング・真空蒸着・イオンプレーティングなどの物理的蒸着法或いは熱CVD・コールドウォールCVD・MOCVD・ALCVD・プラズマCVDなどの化学的蒸着法などドライプロセスで形成された薄膜からなる。   The hydrogen barrier layer 21 is an electrode layer for preventing moisture from entering the laminated body 10, and is made of a material having a hydrogen barrier function and conductivity. The material of the hydrogen barrier layer 21 is preferably a conductive material having a small hydrogen diffusion coefficient, and examples thereof include metal nitrides such as TaN and TiN. The hydrogen barrier layer 21 is formed of a thin film formed by a dry process such as a physical vapor deposition method such as sputtering, vacuum vapor deposition, or ion plating, or a chemical vapor deposition method such as thermal CVD, cold wall CVD, MOCVD, ALCVD, or plasma CVD. .

電極層22〜24は、電解メッキにより形成された薄膜からなる。電極層22は外部電極20としての主機能を果たすための層であり電気的特性に着目して材料選択するのが好ましい。具体的には、Cu、Niなどの卑金属、Ag,Auなどの貴金属、これらの合金などから選択することが好ましい。本実施の形態ではCuを選択した。電極層23及び24はハンダ喰われ防止及びハンダ濡れ性の向上のための層である。本実施の形態では電極層23としてはNiを用い、電極層24としてSnを用いた。   The electrode layers 22-24 consist of a thin film formed by electrolytic plating. The electrode layer 22 is a layer for performing the main function as the external electrode 20, and it is preferable to select a material by paying attention to electrical characteristics. Specifically, it is preferable to select from base metals such as Cu and Ni, precious metals such as Ag and Au, and alloys thereof. In this embodiment, Cu is selected. The electrode layers 23 and 24 are layers for preventing erosion of solder and improving solder wettability. In the present embodiment, Ni is used for the electrode layer 23 and Sn is used for the electrode layer 24.

次に本実施の形態に係る積層セラミックコンデンサ1の製造方法について図2のフローチャートを参照して説明する。まず誘電体セラミックを形成する原料粉末、有機バインダ、溶剤及びその他添加剤を混合してセラミックスラリーを作製する(ステップS1)。次に、セラミックスラリーをドクターブレード法などによりシート状に形成・乾燥してセラミックグリーンシートを得る(ステップS2)。次にセラミックグリーンシートに所定のパターン形状で内部電極用のペーストを印刷する(ステップS3)。該ペーストには共生地としてセラミック原料粉を所定分量混合しておくと好適である。次に、ペーストを印刷したセラミックグリーンシートを所定のパターン・枚数積層した後に圧着してシート積層体を得る(ステップS4)。次にシート積層体を個別チップに切断した後に(ステップS5)、バレル研磨などで個別チップの表面を研磨する(ステップS6)。次に、研磨後の個別チップに対して大気中又は窒素等の非酸化性ガス中で脱バインダ処理を行う(ステップS7)。次に脱バインダ処理後の個別チップを所定温度の窒素―水素雰囲気中で焼成し(ステップS8)、さらに再酸化処理を行うことで積層体10を得る(ステップS9)。   Next, a method for manufacturing the multilayer ceramic capacitor 1 according to the present embodiment will be described with reference to the flowchart of FIG. First, a raw material powder for forming a dielectric ceramic, an organic binder, a solvent and other additives are mixed to prepare a ceramic slurry (step S1). Next, the ceramic slurry is formed and dried into a sheet shape by a doctor blade method or the like to obtain a ceramic green sheet (step S2). Next, the internal electrode paste is printed in a predetermined pattern shape on the ceramic green sheet (step S3). The paste is preferably mixed with a predetermined amount of ceramic raw material powder as a co-fabric. Next, the ceramic green sheets on which the paste is printed are laminated in a predetermined pattern and number, and then pressed to obtain a sheet laminate (step S4). Next, after cutting the sheet laminate into individual chips (step S5), the surface of the individual chips is polished by barrel polishing or the like (step S6). Next, the binder removal process is performed on the polished individual chips in the air or in a non-oxidizing gas such as nitrogen (step S7). Next, the individual chips after the binder removal treatment are fired in a nitrogen-hydrogen atmosphere at a predetermined temperature (step S8), and further, a reoxidation treatment is performed to obtain the laminate 10 (step S9).

次に積層体10に物理的蒸着法又は化学的蒸着法で水素バリア層21を形成する(ステップS10)。例えばスパッタリングを用いる場合、所定の治具に設置した積層体10をスパッタリング装置のステージにセットし、TaNやTiNなどの電極材料を1μm成膜する。このとき、その端部がスパッタリングターゲットと対向するように積層体10を設置する。また積層体10の角部や側部にも水素バリア層21が形成されるように冶具ごと揺動運動させてもよい。また、スパッタ条件としては、例えば、Ar30sccm,1Pa,DC500Wで成膜する。一方の端部の成膜後、冶具を180°回転させて他方の端部に水素バリア層21を形成する。   Next, the hydrogen barrier layer 21 is formed on the stacked body 10 by physical vapor deposition or chemical vapor deposition (step S10). For example, when sputtering is used, the laminate 10 placed on a predetermined jig is set on the stage of a sputtering apparatus, and an electrode material such as TaN or TiN is formed to a thickness of 1 μm. At this time, the laminated body 10 is installed so that the edge part opposes a sputtering target. Further, the jig may be swung together so that the hydrogen barrier layer 21 is also formed at the corners and sides of the laminate 10. Further, as sputtering conditions, for example, the film is formed at Ar 30 sccm, 1 Pa, DC 500 W. After film formation at one end, the jig is rotated 180 ° to form the hydrogen barrier layer 21 at the other end.

次に水素バリア層21の上に、Cuからなる電極層22,Niからなら電極層23,Snからなる電極層24を順に電解メッキで形成する(ステップS11)。ここで注目すべき点は、水素拡散係数の小さい水素バリア層21が積層体10の表面に緻密に成膜されているため、水分やH又はH+の積層体内への浸入を防止することができ、これにより特性劣化を防止できることである。以上の工程により積層セラミックコンデンサ1が得られた。   Next, an electrode layer 22 made of Cu, an electrode layer 23 made of Ni, and an electrode layer 24 made of Sn are sequentially formed on the hydrogen barrier layer 21 by electrolytic plating (step S11). What should be noted here is that the hydrogen barrier layer 21 having a small hydrogen diffusion coefficient is densely formed on the surface of the stacked body 10, so that it is possible to prevent moisture and H or H + from entering the stacked body. Thus, characteristic deterioration can be prevented. The multilayer ceramic capacitor 1 was obtained through the above steps.

このように本実施の形態に係る積層セラミックコンデンサでは、外部電極20が複数の電極層から形成されており、且つ、その最内層の電極層として水素バリア機能を有する水素バリア層21が形成されているので、該水素バリア層21の外層側に電解メッキで電極層22〜24を形成する工程や耐湿試験時などにおいて水分が積層体10内に浸入することを防止することができる。なお、水素バリア層21を物理的蒸着法又は化学的蒸着法で形成しているので、水素バリア層21の形成工程において水分が積層体10内に浸入することがないので好適である。また物理的蒸着法又は化学的蒸着法で導電性の水素バリア層21を形成しているで、部品サイズの小型化に有利である。   Thus, in the multilayer ceramic capacitor according to the present embodiment, the external electrode 20 is formed of a plurality of electrode layers, and the hydrogen barrier layer 21 having a hydrogen barrier function is formed as the innermost electrode layer. Therefore, it is possible to prevent moisture from entering the laminated body 10 in the step of forming the electrode layers 22 to 24 by electrolytic plating on the outer layer side of the hydrogen barrier layer 21 or the moisture resistance test. In addition, since the hydrogen barrier layer 21 is formed by a physical vapor deposition method or a chemical vapor deposition method, it is preferable because moisture does not enter the laminated body 10 in the formation process of the hydrogen barrier layer 21. In addition, since the conductive hydrogen barrier layer 21 is formed by physical vapor deposition or chemical vapor deposition, it is advantageous for downsizing of the component size.

(第2の実施の形態)
本発明の第2の実施の形態に係るチップ状電子部品について図3及び図4を参照して説明する。本実施の形態ではチップ状電子部品の一例として積層セラミックコンデンサについて説明する。図3は積層セラミックコンデンサの断面図、図4は積層セラミックコンデンサの製造方法を説明するフローチャートである。
(Second Embodiment)
A chip-shaped electronic component according to a second embodiment of the present invention will be described with reference to FIGS. In this embodiment, a multilayer ceramic capacitor will be described as an example of a chip-shaped electronic component. FIG. 3 is a cross-sectional view of the multilayer ceramic capacitor, and FIG. 4 is a flowchart for explaining a method of manufacturing the multilayer ceramic capacitor.

本実施の形態に係る積層セラミックコンデンサが第1の実施の形態と相違する点は外部電極の層構造にある。その他の構成については第1の実施の形態と同様なのでここでは相違点のみを説明する。   The multilayer ceramic capacitor according to the present embodiment is different from the first embodiment in the layer structure of the external electrode. Since other configurations are the same as those of the first embodiment, only the differences will be described here.

本実施の形態に係る積層セラミックコンデンサ2において外部電極30は、外最内層、すなわち積層体10に接する部位に形成された主電極層31と、該主電極層31の外層に形成された水素バリア層32と、該水素バリア層32の外層に形成された3つの電極層33〜35という5層構造になっている。すなわち、水素バリア層32が外部電極30の最内層ではなく、水素バリア層32よりも内層側にも電極層が存在している点が第1の実施の形態と異なる。   In the multilayer ceramic capacitor 2 according to the present embodiment, the external electrode 30 includes an outermost inner layer, that is, a main electrode layer 31 formed in a portion in contact with the multilayer body 10, and a hydrogen barrier formed in the outer layer of the main electrode layer 31. It has a five-layer structure of a layer 32 and three electrode layers 33 to 35 formed on the outer layer of the hydrogen barrier layer 32. That is, the difference from the first embodiment is that the hydrogen barrier layer 32 is not the innermost layer of the external electrode 30 but an electrode layer is present on the inner layer side of the hydrogen barrier layer 32.

主電極層31は外部電極30としての主機能を果たすための層であり電気的特性に着目して材料選択するのが好ましく、また内部電極層11との接合が良好となるものを選択するのが好ましい。具体的には、Cu、Niなどの卑金属、Ag,Auなどの貴金属、これらの合金などから選択することが好ましく、内部電極層11と同一の材料を選択することが好ましい。また、主電極層31は、ディップ法や印刷法などペーストの塗布・焼成により形成されている。   The main electrode layer 31 is a layer for performing the main function as the external electrode 30, and it is preferable to select a material by paying attention to electrical characteristics, and also to select a material that provides good bonding with the internal electrode layer 11. Is preferred. Specifically, it is preferable to select from base metals such as Cu and Ni, precious metals such as Ag and Au, alloys thereof, and the like, and it is preferable to select the same material as the internal electrode layer 11. The main electrode layer 31 is formed by applying and baking a paste such as a dipping method or a printing method.

水素バリア層32及び電極層33〜35の構成や形成方法等については第1の実施の形態と同様である。   The configuration, formation method, and the like of the hydrogen barrier layer 32 and the electrode layers 33 to 35 are the same as those in the first embodiment.

また本実施の形態に係る積層セラミックコンデンサ2の製造方法は、図4に示すように、第1の実施の形態におけるステップS7とステップS8の間において、研磨後の個別チップに対して主電極層31用のペーストを塗布又は印刷する工程(ステップS7a)を設ければよい。なお、該ペーストは次の焼成工程においてセラミック素体・内部電極とともに焼成される。   In addition, as shown in FIG. 4, the method for manufacturing the multilayer ceramic capacitor 2 according to the present embodiment includes a main electrode layer for the polished individual chip between step S7 and step S8 in the first embodiment. What is necessary is just to provide the process (step S7a) of apply | coating or printing the paste for 31. The paste is fired together with the ceramic body and internal electrodes in the next firing step.

本実施の形態に係る積層セラミックコンデンサの作用・効果については第1の実施の形態と同様である。   The operations and effects of the multilayer ceramic capacitor according to the present embodiment are the same as those of the first embodiment.

以上本発明の一実施の形態について詳述したが本発明はこれに限定されるものではない。例えば上記実施の形態ではチップ状電子部品の一例として積層セラミックコンデンサについて説明したが、他のチップ状電子部品でも本発明を実施することができる。すなわち本発明は、部品本体の材質等が不問であり、また外部電極の形状・数なども不問である。   Although one embodiment of the present invention has been described in detail above, the present invention is not limited to this. For example, in the above embodiment, a multilayer ceramic capacitor has been described as an example of a chip-shaped electronic component. However, the present invention can also be implemented with other chip-shaped electronic components. That is, in the present invention, the material of the component main body is not required, and the shape and number of the external electrodes are not required.

さらに上記実施の形態では物理的蒸着法又は化学的蒸着法の一例としてスパッタ方式を用いて水素バリア層21,32を形成することを例示したが、他の物理的蒸着法又は化学的蒸着法を用いても本願発明を実施することができる。   Further, in the above embodiment, the hydrogen barrier layers 21 and 32 are formed by using the sputtering method as an example of the physical vapor deposition method or the chemical vapor deposition method, but other physical vapor deposition methods or chemical vapor deposition methods may be used. Even if it uses, this invention can be implemented.

1…積層セラミックコンデンサ、10…積層体、11…内部電極層、12…誘電体層、20,30…外部電極、21,32…水素バリア層、22〜24,33〜35…電極層、31…主電極層   DESCRIPTION OF SYMBOLS 1 ... Multilayer ceramic capacitor, 10 ... Laminated body, 11 ... Internal electrode layer, 12 ... Dielectric layer, 20, 30 ... External electrode, 21, 32 ... Hydrogen barrier layer, 22-24, 33-35 ... Electrode layer, 31 ... Main electrode layer

Claims (3)

内部電極が埋設された部品本体と該部品本体の外面に形成された外部電極とを備えたチップ状電子部品において、
前記外部電極は、物理的蒸着法又は化学的蒸着法で形成されてなり且つ導電性を有する水素バリア層を含む、複数の電極層からなる
ことを特徴とするチップ状電子部品。
In a chip-like electronic component comprising a component main body in which an internal electrode is embedded and an external electrode formed on the outer surface of the component main body,
The external electrode includes a plurality of electrode layers formed by physical vapor deposition or chemical vapor deposition and including a conductive hydrogen barrier layer.
前記水素バリア層は部品本体に接する最内層に形成されている
ことを特徴とする請求項1記載のチップ状電子部品。
The chip-shaped electronic component according to claim 1, wherein the hydrogen barrier layer is formed in an innermost layer in contact with the component main body.
前記水素バリア層の外層側には1以上の電極層が電解メッキにより形成されている
ことを特徴とする請求項1又は2記載のチップ状電子部品。
The chip-shaped electronic component according to claim 1 or 2, wherein one or more electrode layers are formed by electrolytic plating on an outer layer side of the hydrogen barrier layer.
JP2011113708A 2011-05-20 2011-05-20 Chip-like electronic component Withdrawn JP2012243998A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011113708A JP2012243998A (en) 2011-05-20 2011-05-20 Chip-like electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011113708A JP2012243998A (en) 2011-05-20 2011-05-20 Chip-like electronic component

Publications (1)

Publication Number Publication Date
JP2012243998A true JP2012243998A (en) 2012-12-10

Family

ID=47465357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011113708A Withdrawn JP2012243998A (en) 2011-05-20 2011-05-20 Chip-like electronic component

Country Status (1)

Country Link
JP (1) JP2012243998A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817453A (en) * 2017-11-21 2019-05-28 三星电机株式会社 Multilayer ceramic capacitor and the method for manufacturing the multilayer ceramic capacitor
KR20190058239A (en) * 2017-11-21 2019-05-29 삼성전기주식회사 Multilayer ceramic capacitor and method of manufacturing the same
JP2021027095A (en) * 2019-08-01 2021-02-22 太陽誘電株式会社 Laminated ceramic electronic component
JP2021027094A (en) * 2019-08-01 2021-02-22 太陽誘電株式会社 Laminated ceramic electronic component
JP2021100020A (en) * 2019-12-20 2021-07-01 太陽誘電株式会社 Multilayer ceramic electronic component and manufacturing method thereof
US20210233716A1 (en) * 2017-07-11 2021-07-29 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210233716A1 (en) * 2017-07-11 2021-07-29 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
US11621127B2 (en) 2017-07-11 2023-04-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a multilayer ceramic capacitor
US11721489B2 (en) * 2017-07-11 2023-08-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
CN109817453A (en) * 2017-11-21 2019-05-28 三星电机株式会社 Multilayer ceramic capacitor and the method for manufacturing the multilayer ceramic capacitor
KR20190058239A (en) * 2017-11-21 2019-05-29 삼성전기주식회사 Multilayer ceramic capacitor and method of manufacturing the same
JP2019096862A (en) * 2017-11-21 2019-06-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor and method of manufacturing the same
JP7166847B2 (en) 2017-11-21 2022-11-08 サムソン エレクトロ-メカニックス カンパニーリミテッド. Multilayer ceramic capacitor and manufacturing method thereof
KR102551299B1 (en) * 2017-11-21 2023-07-03 삼성전기주식회사 Multilayer ceramic capacitor and method of manufacturing the same
JP2021027095A (en) * 2019-08-01 2021-02-22 太陽誘電株式会社 Laminated ceramic electronic component
JP2021027094A (en) * 2019-08-01 2021-02-22 太陽誘電株式会社 Laminated ceramic electronic component
JP7477073B2 (en) 2019-08-01 2024-05-01 太陽誘電株式会社 Multilayer ceramic electronic components
JP2021100020A (en) * 2019-12-20 2021-07-01 太陽誘電株式会社 Multilayer ceramic electronic component and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US10622157B2 (en) Multilayer ceramic structure
TWI406309B (en) Multi-layered ceramic electronic component
US8902564B2 (en) Multilayer ceramic electronic component
US9972439B2 (en) Ceramic electronic component and method of manufacturing the same
JP6020503B2 (en) Multilayer ceramic electronic components
US8654505B2 (en) Chip electronic device
US9330842B2 (en) Monolithic ceramic electronic component
JP7301660B2 (en) capacitor parts
US8599532B2 (en) Monolithic ceramic electronic component
JP6020502B2 (en) Multilayer ceramic electronic components
JP2017038036A (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2010165910A (en) Ceramic electronic component
JP2012243998A (en) Chip-like electronic component
JP2022142213A (en) Ceramic electronic component, mounting substrate, and manufacturing method of ceramic electronic component
JP2012009679A (en) Ceramic electronic component and method of manufacturing the same
JP2003318059A (en) Layered ceramic capacitor
JP4548471B2 (en) Capacitor array and manufacturing method thereof
JP2012009556A (en) Ceramic electronic component and method of manufacturing the same
WO2012173018A1 (en) Multilayer ceramic electronic part and method of manufacturing multilayer ceramic electronic part
US10181369B2 (en) NTC thermistor to be embedded in a substrate, and method for producing the same
JP2022125514A (en) Ceramic electronic component, circuit board, and manufacturing method of ceramic electronic component
JP2019106443A (en) Multilayer ceramic capacitor and method of manufacturing the same
US12094655B2 (en) Electronic component and method of manufacturing the same
JP2022166463A (en) Ceramic electronic component and mounting substrate
JP2022077225A (en) Multilayer ceramic capacitor

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140221

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805