JP2012124531A - Manufacturing method of epitaxial silicon wafer - Google Patents
Manufacturing method of epitaxial silicon wafer Download PDFInfo
- Publication number
- JP2012124531A JP2012124531A JP2012056632A JP2012056632A JP2012124531A JP 2012124531 A JP2012124531 A JP 2012124531A JP 2012056632 A JP2012056632 A JP 2012056632A JP 2012056632 A JP2012056632 A JP 2012056632A JP 2012124531 A JP2012124531 A JP 2012124531A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- heat treatment
- epitaxial
- ppma
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 86
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 86
- 239000010703 silicon Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 52
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000001301 oxygen Substances 0.000 claims abstract description 43
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 43
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 29
- 239000007789 gas Substances 0.000 claims abstract description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims 1
- 238000001556 precipitation Methods 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 14
- 235000012431 wafers Nutrition 0.000 description 72
- 239000010410 layer Substances 0.000 description 18
- 239000013078 crystal Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000002341 toxic gas Substances 0.000 description 2
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Abstract
Description
本発明は、ＲＴＡ熱処理を施した後にエピタキシャル層を成長させるエピタキシャルシリコンウェーハの製造方法に関する。 The present invention relates to a method for manufacturing an epitaxial silicon wafer in which an epitaxial layer is grown after performing an RTA heat treatment.
半導体素子を形成するための基板として、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法やＭＣＺ（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ＣＺ）法で成長させた単結晶で作製されたシリコンウェーハや、このシリコンウェーハの表面にエピタキシャル層を形成したエピタキシャルシリコンウェーハ、シリコンウェーハに熱処理を施したアニールウェーハ等が従来から用いられている。 As a substrate for forming a semiconductor element, a silicon wafer made of a single crystal grown by a CZ (Czochralski) method or an MCZ (Magnetic field CZ) method, or an epitaxial silicon having an epitaxial layer formed on the surface of the silicon wafer Conventionally, annealed wafers obtained by heat-treating wafers and silicon wafers have been used.
特に、エピタキシャルシリコンウェーハは、半導体素子を製造する観点から見ると、基板とは異なる抵抗率を有する電気的活性層を形成することができるので、半導体素子を設計する際の自由度が大きく、また高純度の単結晶薄膜を任意の厚さに形成できる等の利点が多いため、高耐圧半導体素子や集積回路素子、固体撮像素子（ＣＣＤ＜Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ＞、ＣＩＳ＜ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ＞）等で製品に実用化されている。 In particular, since an epitaxial silicon wafer can form an electrically active layer having a resistivity different from that of a substrate from the viewpoint of manufacturing a semiconductor element, the degree of freedom in designing a semiconductor element is great. Since there are many advantages such as the ability to form a high-purity single crystal thin film to an arbitrary thickness, a high-voltage semiconductor element, an integrated circuit element, a solid-state imaging device (CCD <Charge-Coupled Device>, CIS <CMOS Image Sensor>), etc. It has been put to practical use in products.
しかし、エピタキシャルシリコンウェーハは通常のシリコンウェーハと比較するとＩＧ能力が低いという問題があった。即ち、エピタキシャルシリコンウェーハは、エピタキシャル層の成長工程が１０５０℃〜１１５０℃程度の高温であり、またそのときの昇温速度も大きいことから、エピタキシャル層の成長工程で下地のシリコンウェーハ内部にある空孔等の酸素析出核が減少あるいは消滅したり、格子間Ｓｉが注入されたりするため、その後の熱処理によっても下地シリコンウェーハ内に酸素析出物（ＢＭＤ：Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）が形成されにくくなり、通常の鏡面ウェーハと比較してＩＧ能力が低下していた。 However, the epitaxial silicon wafer has a problem that its IG capability is low compared to a normal silicon wafer. That is, an epitaxial silicon wafer has an epitaxial layer growth process at a high temperature of about 1050 ° C. to 1150 ° C. and a high temperature rising rate at that time. Since oxygen precipitation nuclei such as holes are reduced or disappeared, or interstitial Si is injected, oxygen precipitates (BMD: Bulk Micro Defect) are hardly formed in the underlying silicon wafer even by subsequent heat treatment. Compared with the mirror surface wafer of IG, the IG capability was reduced.
このため、従来では、エピタキシャル層成長工程の前に、エピタキシャル成長用のシリコンウェーハにＲＴＡ熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を施して、ウェーハ内部に空孔を注入してからエピタキシャル層を成長させるエピタキシャルシリコンウェーハの製造方法がある。しかし、この場合でも高密度のＢＭＤを形成することは困難であった。 For this reason, conventionally, epitaxial silicon is grown by performing RTA heat treatment (RTA: Rapid Thermal Annealing) on a silicon wafer for epitaxial growth before injecting vacancies inside the wafer before the epitaxial layer growth step. There is a wafer manufacturing method. However, even in this case, it is difficult to form a high-density BMD.
これに対して、例えば特許文献１では、１２００℃以上の温度でＲＴＡ熱処理を施した後に、１１７０℃以下の温度でエピタキシャル層を成長させて、所望のＢＭＤ密度を得る方法が記載されている。 On the other hand, for example, Patent Document 1 describes a method for obtaining a desired BMD density by performing an RTA heat treatment at a temperature of 1200 ° C. or higher and then growing an epitaxial layer at a temperature of 1170 ° C. or lower.
しかし、上記のような製造方法では、比較的高温のＲＴＡ熱処理によりシリコンウェーハにスリップが発生してしまうという問題があった。 However, the manufacturing method as described above has a problem that a silicon wafer slips due to a relatively high temperature RTA heat treatment.
そこで、本発明は、このような問題点に鑑みてなされたもので、エピタキシャル成長用のシリコンウェーハに施すＲＴＡ熱処理の低温化を図り、シリコンウェーハのスリップの発生を抑制すると共に、ウェーハ内部に良好な酸素析出を生じさせて、十分に高いＢＭＤ密度を有し、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる方法を提供することを目的とする。 Therefore, the present invention has been made in view of such problems, and it is possible to reduce the temperature of the RTA heat treatment applied to the silicon wafer for epitaxial growth, to suppress the occurrence of slip of the silicon wafer, and to improve the inside of the wafer. An object of the present invention is to provide a method capable of producing a high-quality epitaxial silicon wafer having a sufficiently high BMD density and having no slip by causing oxygen precipitation.
上記目的を達成するために、本発明は、少なくとも、シリコンウェーハを準備する工程と、該準備したシリコンウェーハに雰囲気ガス中でＲＴＡ熱処理を施す工程と、該ＲＴＡ熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる工程とを有するエピタキシャルシリコンウェーハの製造方法であって、前記シリコンウェーハを準備する工程において、初期酸素濃度が１６〜２０ｐｐｍａで、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを準備して、前記ＲＴＡ熱処理工程において、１２００℃未満の温度で熱処理を施すことを特徴とするエピタキシャルシリコンウェーハの製造方法を提供する。 In order to achieve the above object, the present invention provides at least a step of preparing a silicon wafer, a step of subjecting the prepared silicon wafer to RTA heat treatment in an atmospheric gas, and a surface of the silicon wafer subjected to the RTA heat treatment. A method of producing an epitaxial silicon wafer, comprising: preparing a silicon wafer having an initial oxygen concentration of 16 to 20 ppma and a carbon concentration of greater than 1 ppma in the step of preparing the silicon wafer. In the RTA heat treatment step, an epitaxial silicon wafer manufacturing method is provided, wherein heat treatment is performed at a temperature of less than 1200 ° C.
このように、炭素濃度が上記のようなシリコンウェーハであれば、エピタキシャル層成長時にウェーハ中に注入される格子間シリコンを炭素が捕獲して、空孔の減少を効果的に防止することができ、さらには初期酸素濃度が上記のようなシリコンウェーハであれば、エピタキシャル成長中やその後の熱処理において効率的に酸素析出が生じる。
そして、空孔注入のためのＲＴＡ熱処理を、１２００℃未満の温度でスリップを防止しながら行った場合でも、空孔量減少の防止と、効率的な酸素析出の効果により、エピタキシャルシリコンウェーハの内部に十分な密度のＢＭＤを形成することができる。このため、本発明の製造方法によれば、ＢＭＤ密度が十分に高く、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる。
In this way, if the carbon concentration is a silicon wafer as described above, carbon can capture the interstitial silicon injected into the wafer during the epitaxial layer growth and effectively prevent the reduction of vacancies. In addition, if the initial oxygen concentration is a silicon wafer as described above, oxygen precipitation occurs efficiently during epitaxial growth or subsequent heat treatment.
Even when the RTA heat treatment for vacancy injection is performed at a temperature of less than 1200 ° C. while preventing slipping, the inside of the epitaxial silicon wafer can be prevented by preventing the reduction of the amount of vacancies and the effect of efficient oxygen precipitation. BMD having a sufficient density can be formed. For this reason, according to the manufacturing method of the present invention, a high-quality epitaxial silicon wafer having a sufficiently high BMD density and no slip can be manufactured.
このとき、前記ＲＴＡ熱処理工程において、前記雰囲気ガスとして、窒素ガスに１００ｐｐｍ未満の濃度の酸素を混入させたもの、又は、窒素ガスに１０ｐｐｍ以上１５０ｐｐｍ以下の濃度の水分を混入させたものを用いることが好ましい。
このような雰囲気ガス中でＲＴＡ熱処理を行うことにより、比較的低温であっても効率的に空孔を注入することができ、ＮＨ３等の有毒ガスを用いる必要がないため特別な装置を用いる必要がなく、より高密度のＢＭＤ層を有するエピタキシャルシリコンウェーハを低コストで製造することができる。
At this time, in the RTA heat treatment step, as the atmospheric gas, use is made of nitrogen gas mixed with oxygen having a concentration of less than 100 ppm, or nitrogen gas mixed with moisture having a concentration of 10 ppm or more and 150 ppm or less. Is preferred.
By performing RTA heat treatment in such an atmospheric gas, vacancies can be efficiently injected even at a relatively low temperature, and a special apparatus is used because there is no need to use a toxic gas such as NH 3. There is no need, and an epitaxial silicon wafer having a higher density BMD layer can be manufactured at low cost.
このとき、前記エピタキシャル層成長工程において、１０８０℃以下の温度でエピタキシャル層を成長させることができる。
このように、比較的低温でエピタキシャル成長させることにより、空孔の減少をより効果的に防止することができる。
At this time, the epitaxial layer can be grown at a temperature of 1080 ° C. or lower in the epitaxial layer growth step.
In this way, by reducing the epitaxial growth at a relatively low temperature, it is possible to more effectively prevent the vacancies from decreasing.
本発明であれば、内部に高密度のＢＭＤを有し、スリップのない高品質のエピタキシャルシリコンウェーハを製造することができる。 According to the present invention, a high-quality epitaxial silicon wafer having a high-density BMD inside and having no slip can be produced.
従来、エピタキシャル成長用のシリコンウェーハにＲＴＡ熱処理を行って空孔を注入していたが、酸素析出が不十分であったり、スリップの発生等の問題があった。
これに対して、本発明者らは、低温の熱処理によってウェーハ内部へ空孔を注入して、ＢＭＤ密度が十分に高い、例えばＢＭＤ密度が１×１０６（／ｃｍ２）以上で、スリップのないエピタキシャルシリコンウェーハを製造する方法について鋭意検討を重ねた。
Conventionally, vacancies have been injected by performing RTA heat treatment on a silicon wafer for epitaxial growth, but there are problems such as insufficient oxygen precipitation and occurrence of slip.
In contrast, the present inventors inject holes into the wafer by low-temperature heat treatment, and the BMD density is sufficiently high, for example, when the BMD density is 1 × 10 6 (/ cm 2 ) or more, We have earnestly studied about the method of manufacturing no epitaxial silicon wafer.
検討の結果、エピタキシャル層の成長工程において、空孔が減少する原因として、エピタキシャル成長中の高い温度のみではなく、成長中に注入される格子間シリコンにより空孔が減少しており、この格子間シリコンによる空孔減少を防止する方法として、エピタキシャル成長用のシリコンウェーハに炭素をドープすればよいことを見出した。さらに、初期酸素濃度を調整することにより、良好に酸素析出が生じて、これらによりエピタキシャル工程後であっても十分に高いＢＭＤ密度にすることができることを見出した。
そして、スリップの発生しにくい比較的低温の１２００℃未満の温度でＲＴＡ熱処理して空孔注入した場合でも、後工程のエピタキシャル層成長工程や熱処理工程後に、十分なＢＭＤ密度を有するエピタキシャルシリコンウェーハにすることができる、炭素ドープの濃度と、初期酸素濃度をさらに検討した。
As a result of the examination, not only the high temperature during epitaxial growth but also the number of vacancies decreased due to the interstitial silicon implanted during the growth as the cause of the decrease in vacancies in the epitaxial layer growth process. It has been found that carbon can be doped into a silicon wafer for epitaxial growth as a method for preventing the vacancy reduction due to. Furthermore, it has been found that by adjusting the initial oxygen concentration, oxygen precipitation occurs satisfactorily, and therefore, a sufficiently high BMD density can be obtained even after the epitaxial step.
Even when RTA heat treatment is performed at a relatively low temperature of less than 1200 ° C. at which slip does not easily occur and vacancies are injected, an epitaxial silicon wafer having a sufficient BMD density is formed after the epitaxial layer growth step or heat treatment step in the subsequent step. The carbon doping concentration and the initial oxygen concentration that can be further examined.
初期酸素濃度が１４、１６、１８、２０ｐｐｍａの４条件で、炭素濃度１ｐｐｍａより大きいものと１ｐｐｍａ以下のものを１２００℃未満の温度でＲＴＡ熱処理して、エピタキシャル層成長、酸素析出させるための２段階熱処理後のＢＭＤ密度を測定した結果を図１に示す。なお、初期酸素濃度が２０ｐｐｍａより大きい場合には、析出過多になってしまい、反りが発生する等の問題が生じ得るため、初期酸素濃度の上限は２０ｐｐｍａ以下とした。
図１に示すように、初期酸素濃度１４ｐｐｍａでは炭素濃度が高い場合でもＢＭＤ密度が不十分であり、初期酸素濃度が１６〜２０ｐｐｍａ、かつ炭素濃度が１ｐｐｍａより大きい場合には、ＢＭＤ密度が１×１０６（／ｃｍ２）以上となることがわかった。
尚、これらのウェーハにスリップの発生は見られなかった。
Two steps for epitaxial layer growth and oxygen precipitation by RTA heat treatment at temperatures below 1200 ° C for carbon concentrations greater than 1 ppma and less than 1 ppma under four conditions of initial oxygen concentration of 14, 16, 18, 20 ppma The result of measuring the BMD density after the heat treatment is shown in FIG. If the initial oxygen concentration is higher than 20 ppma, precipitation may be excessive and problems such as warpage may occur. Therefore, the upper limit of the initial oxygen concentration is set to 20 ppma or less.
As shown in FIG. 1, when the initial oxygen concentration is 14 ppma, the BMD density is insufficient even when the carbon concentration is high. When the initial oxygen concentration is 16 to 20 ppma and the carbon concentration is higher than 1 ppma, the BMD density is 1 ×. It was found to be 10 6 (/ cm 2 ) or more.
In addition, generation | occurrence | production of the slip was not seen in these wafers.
以上から、１２００℃未満の温度でＲＴＡ熱処理をした場合でも、エピタキシャル成長用のシリコンウェーハの初期酸素濃度を１６〜２０ｐｐｍａ、炭素濃度を１ｐｐｍａより大きくすることにより、十分に高いＢＭＤ密度を有する、スリップのないエピタキシャルシリコンウェーハを製造することができることを見出して、本発明を完成させた。 From the above, even when the RTA heat treatment is performed at a temperature of less than 1200 ° C., the initial oxygen concentration of the silicon wafer for epitaxial growth is set to 16 to 20 ppma and the carbon concentration is set to be higher than 1 ppma, thereby having a sufficiently high BMD density. It was found that no epitaxial silicon wafer could be produced and the present invention was completed.
以下、図を参照しながら、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings. However, the present invention is not limited to these embodiments.
まず、エピタキシャル成長用のシリコンウェーハを準備するが、本発明の製造方法では、初期酸素濃度が１６〜２０ｐｐｍａで、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを準備する。 First, a silicon wafer for epitaxial growth is prepared. In the manufacturing method of the present invention, a silicon wafer having an initial oxygen concentration of 16 to 20 ppma and a carbon concentration of more than 1 ppma is prepared.
ここで、本発明の製造方法で準備するシリコンウェーハを作製する方法としては、特に限定されず、例えばＣＺ（チョクラルスキー）法によって炭素をドープしたシリコン単結晶棒を育成して、育成したシリコン単結晶棒を内周刃スライサあるいはワイヤソー等の切断装置によってスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコンウェーハを作製する方法がある。
また、このような単結晶棒に炭素をドープするには、一般的な手法を用いればよい。例えば、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する際に、雰囲気ガスに炭素を含んだものを使用することができるし、または高純度炭素粉末をドープ剤として原料融液に添加することもでき、さらには、炭素塊（粒状のカーボン）をあらかじめ石英ルツボ内に入れることもできる。さらにはドープ剤として炭素繊維及び／又は炭化ケイ素繊維を用いることも可能である。
Here, the method for producing a silicon wafer prepared by the production method of the present invention is not particularly limited. For example, a silicon single crystal rod doped with carbon by CZ (Czochralski) method is grown and grown. There is a method in which a single crystal rod is sliced with a cutting device such as an inner peripheral slicer or a wire saw, and then a silicon wafer is manufactured through processes such as chamfering, lapping, etching, and polishing.
In order to dope carbon into such a single crystal rod, a general method may be used. For example, when a seed crystal is brought into contact with a melt of a polycrystalline silicon raw material contained in a quartz crucible, and the silicon single crystal rod having a desired diameter is grown by slowly rotating the seed crystal, carbon is added to the atmosphere gas. The inclusions can be used, or high-purity carbon powder can be added to the raw material melt as a dopant, and carbon lump (granular carbon) can be put in a quartz crucible in advance. . Furthermore, carbon fibers and / or silicon carbide fibers can be used as the dopant.
この際、炭素ガス濃度あるいは導入時間や添加炭素粉末等の量を調整することによって、単結晶棒中の炭素ドープ量を制御して、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを作製することができる。
また、準備するシリコンウェーハの初期酸素濃度についても、例えばチョクラルスキー法により単結晶棒を作製する際に、ルツボ回転や温度分布等の適宜条件を制御して、１６〜２０ｐｐｍａの初期酸素濃度とすることができる。
At this time, a silicon wafer having a carbon concentration of more than 1 ppma can be produced by controlling the carbon doping amount in the single crystal rod by adjusting the carbon gas concentration, the introduction time, and the amount of added carbon powder.
In addition, regarding the initial oxygen concentration of the silicon wafer to be prepared, for example, when producing a single crystal rod by the Czochralski method, the initial oxygen concentration of 16 to 20 ppma is controlled by controlling appropriate conditions such as crucible rotation and temperature distribution. can do.
次に、本発明の製造方法では、準備したシリコンウェーハに１２００℃未満の温度でＲＴＡ熱処理を施す。
１２００℃未満の温度であれば、比較的低温であるため、シリコンウェーハにスリップが発生するのを防止しながら空孔注入を行うことができる。
Next, in the manufacturing method of the present invention, the prepared silicon wafer is subjected to RTA heat treatment at a temperature of less than 1200 ° C.
If the temperature is less than 1200 ° C., the temperature is relatively low, so that it is possible to inject holes while preventing slippage in the silicon wafer.
図２に本発明で使用することができるＲＴＡ用の熱処理炉の一例を示す。本発明ではエピタキシャル成長用のシリコンウェーハの条件を調整することで、所望のＢＭＤ密度にすることができるため、特別な装置等を用いる必要が無く、熱処理炉としては、実質的に従来のものと同様のものを使用できる。
熱処理炉１０は、シリコンウェーハＷの搬入口をふさぐための蓋１５、雰囲気ガスを供給するためのガス供給口１２、雰囲気ガスを排出するためのガス排出口１４、シリコンウェーハＷを載置するためのサセプタ１３とシリコンウェーハＷを加熱するランプ１１を具備している。
このような熱処理炉１０内にシリコンウェーハＷを載置して、ガス供給口１２から雰囲気ガスを流しながら、ＲＴＡ熱処理を行う。
FIG. 2 shows an example of a heat treatment furnace for RTA that can be used in the present invention. In the present invention, since the desired BMD density can be obtained by adjusting the conditions of the silicon wafer for epitaxial growth, there is no need to use a special apparatus or the like, and the heat treatment furnace is substantially the same as the conventional one. Can be used.
The
The silicon wafer W is placed in such a
このような本発明のＲＴＡ熱処理の温度以外の条件としては、特には限定されず、例えば、２０〜５０℃／ｓｅｃで昇温し、１〜６０秒の熱処理を施した後、２０〜５０℃／ｓｅｃで降温することができる。 Conditions other than the temperature of the RTA heat treatment of the present invention are not particularly limited. For example, the temperature is raised at 20 to 50 ° C./sec, and after the heat treatment for 1 to 60 seconds, the temperature is 20 to 50 ° C. The temperature can be lowered at / sec.
また、ＲＴＡ熱処理の際の雰囲気ガスとしても、特には限定されず、例えば窒素ガスに１００ｐｐｍ未満の濃度の酸素を混入させたもの、又は、窒素ガスに１０ｐｐｍ以上１５０ｐｐｍ以下の濃度の水分を混入させたものを用いることが好ましい。
このような雰囲気ガス中でＲＴＡ熱処理を行うことにより、比較的低温であっても効率的に空孔を注入することができ、ＮＨ３等の有毒ガスを用いないため特別な装置を用いる必要がなく、より高密度のＢＭＤ層を有するエピタキシャルシリコンウェーハを低コストで製造することができる。
なお、窒素ガスに混入させる水分濃度の調整としては、窒素ガスの露点を制御することで、比較的容易に調整できる。上記のような水分濃度範囲の場合には、窒素ガスの露点を−６０℃〜−３８℃に制御する。
Also, the atmosphere gas at the time of RTA heat treatment is not particularly limited. For example, nitrogen gas mixed with oxygen having a concentration of less than 100 ppm, or nitrogen gas mixed with moisture having a concentration of 10 ppm or more and 150 ppm or less. It is preferable to use the same.
By performing the RTA heat treatment in such an atmospheric gas, vacancies can be efficiently injected even at a relatively low temperature, and a special apparatus needs to be used because no toxic gas such as NH 3 is used. In addition, an epitaxial silicon wafer having a higher density BMD layer can be manufactured at low cost.
In addition, as adjustment of the moisture concentration mixed in nitrogen gas, it can adjust comparatively easily by controlling the dew point of nitrogen gas. In the case of the moisture concentration range as described above, the dew point of nitrogen gas is controlled to −60 ° C. to −38 ° C.
次に、ＲＴＡ熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる。
例えば、Ｈ２をキャリアガスとしてＳｉＨＣｌ３等のソースガスをチャンバー内に導入し、サセプタ上に配置したウェーハ上に、ＣＶＤ法により、エピタキシャル成長させることによって形成することができるが、このときの温度としても、特には限定されず、例えば１０８０℃以下の温度でエピタキシャル層を成長させることができる。
このように、比較的低温でエピタキシャル成長させることにより、空孔の減少をより効果的に防止することができる。
Next, an epitaxial layer is grown on the surface of the silicon wafer subjected to the RTA heat treatment.
For example, it can be formed by introducing a source gas such as SiHCl 3 into the chamber using H 2 as a carrier gas and epitaxially growing it on the wafer placed on the susceptor by the CVD method. However, it is not particularly limited, and for example, the epitaxial layer can be grown at a temperature of 1080 ° C. or lower.
In this way, by reducing the epitaxial growth at a relatively low temperature, it is possible to more effectively prevent the vacancies from decreasing.
以上のような本発明の製造方法では、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを用いるため、エピタキシャル層成長時にウェーハ中に注入される格子間シリコンを炭素が捕獲して、空孔の減少を効果的に防止することができ、さらには初期酸素濃度が１６〜２０ｐｐｍａと比較的高い濃度のシリコンウェーハを用いるため、エピタキシャル成長中やその後の熱処理において効率的に酸素析出が生じる。また、初期酸素濃度が２０ｐｐｍａ以下であるため、析出過多にもならず、反りや表面に欠陥が発生することを防止することができる。
従って、空孔注入のためのＲＴＡ熱処理を、１２００℃未満の温度でスリップを防止しながら行った場合でも、空孔量減少の防止と、効率的な酸素析出の効果により、エピタキシャルシリコンウェーハの内部に十分な密度のＢＭＤを形成することができる。このため、本発明の製造方法によれば、ＢＭＤ密度が十分に高く、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる。
In the manufacturing method of the present invention as described above, since a silicon wafer having a carbon concentration higher than 1 ppma is used, carbon captures interstitial silicon injected into the wafer during epitaxial layer growth, which effectively reduces vacancies. Further, since a silicon wafer having a relatively high initial oxygen concentration of 16 to 20 ppma is used, oxygen precipitation is efficiently generated during epitaxial growth and subsequent heat treatment. Further, since the initial oxygen concentration is 20 ppma or less, it is possible to prevent the occurrence of warpage and defects on the surface without excessive precipitation.
Therefore, even when the RTA heat treatment for vacancy injection is performed while preventing slip at a temperature of less than 1200 ° C., the inside of the epitaxial silicon wafer is prevented by the effect of reducing the amount of vacancies and efficient oxygen precipitation. BMD having a sufficient density can be formed. For this reason, according to the manufacturing method of the present invention, a high-quality epitaxial silicon wafer having a sufficiently high BMD density and no slip can be manufactured.
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
（実施例、比較例）
エピタキシャル成長用のシリコンウェーハとして、初期酸素濃度が１４、１６、１８、２０ｐｐｍａ（ＪＥＩＤＡ）のシリコンウェーハを、炭素濃度が１．３ｐｐｍａのもの、１．１ｐｐｍａのもの、１．０ｐｐｍａのもの、０．０５ｐｐｍａ以下のものをそれぞれ１枚ずつ計１６枚準備した。
次に、雰囲気ガスとして、水分濃度が１００ｐｐｍの窒素ガスを用いて、ＲＴＡ熱処理温度１１９０℃、熱処理時間３０秒、昇温速度５０℃／ｓｅｃ、降温速度３３℃／ｓｅｃで、シリコンウェーハにＲＴＡ熱処理を施した。
(Examples and comparative examples)
As silicon wafers for epitaxial growth, silicon wafers having an initial oxygen concentration of 14, 16, 18, and 20 ppma (JEIDA) are obtained with carbon concentrations of 1.3 ppma, 1.1 ppma, 1.0 ppma, and 0.05 ppma. A total of 16 pieces of the following were prepared.
Next, an RTA heat treatment is performed on the silicon wafer by using a nitrogen gas having a moisture concentration of 100 ppm as an atmosphere gas, with an RTA heat treatment temperature of 1190 ° C., a heat treatment time of 30 seconds, a temperature increase rate of 50 ° C./sec, and a temperature decrease rate of 33 ° C./sec. Was given.
次に、ＲＴＡ熱処理を施したシリコンウェーハの表面に、１１３０℃の温度でエピタキシャル層を成長させてエピタキシャルシリコンウェーハを製造した。
その後、酸素析出のために２段階熱処理（８００℃／４時間、１０００℃／１６時間）を施した。この２段階熱処理後のエピタキシャルシリコンウェーハを、へき開、エッチングしてＢＭＤ密度を測定した。
図１にＢＭＤ密度の測定結果を示す。
Next, an epitaxial layer was grown on the surface of the silicon wafer subjected to the RTA heat treatment at a temperature of 1130 ° C. to manufacture an epitaxial silicon wafer.
Thereafter, two-stage heat treatment (800 ° C./4 hours, 1000 ° C./16 hours) was performed for oxygen precipitation. The epitaxial silicon wafer after the two-stage heat treatment was cleaved and etched to measure the BMD density.
FIG. 1 shows the measurement results of the BMD density.
図１からわかるように、初期酸素濃度が１４ｐｐｍａの場合には、いずれもＢＭＤ密度が低く、初期酸素濃度が１６〜２０ｐｐｍａの場合には、炭素濃度が１ｐｐｍａより大きければＢＭＤ密度が１×１０６（／ｃｍ２）以上と、十分に高いことがわかる。また、炭素濃度が１ｐｐｍ以下の場合には、いずれの初期酸素濃度条件でも所望のＢＭＤ密度を得ることはできず、初期酸素濃度が高い２０ｐｐｍａであっても、表層付近では高いＢＭＤ密度となっているものの、内部では酸素析出が不十分であることがわかる。 As can be seen from FIG. 1, when the initial oxygen concentration is 14 ppma, the BMD density is low, and when the initial oxygen concentration is 16 to 20 ppma, the BMD density is 1 × 10 6 if the carbon concentration is higher than 1 ppma. It can be seen that it is sufficiently high as (/ cm 2 ) or more. Further, when the carbon concentration is 1 ppm or less, a desired BMD density cannot be obtained under any initial oxygen concentration condition, and even when the initial oxygen concentration is 20 ppma, the BMD density is high in the vicinity of the surface layer. However, it is understood that oxygen precipitation is insufficient inside.
また、炭素濃度が１．１ｐｐｍａのものであれば、初期酸素濃度が１６ｐｐｍａ以上であれば所望のＢＭＤ密度を得ることができ、十分な酸素析出が生じていたが、炭素濃度が１．０ｐｐｍａのものは、低酸素濃度のときに所望のＢＭＤ密度を得ることができないものもあった。なお、いずれの条件のシリコンウェーハにもスリップは発生しなかった。
以上から、１２００℃未満のＲＴＡ熱処理を行った場合でも、エピタキシャル成長用のシリコンウェーハの炭素濃度が１ｐｐｍａより大きいものであれば、初期酸素濃度１６ｐｐｍａ以上で十分な酸素析出が生じることがわかった。
Further, if the carbon concentration is 1.1 ppma, the desired BMD density can be obtained if the initial oxygen concentration is 16 ppma or more, and sufficient oxygen precipitation occurred, but the carbon concentration was 1.0 ppma. In some cases, the desired BMD density could not be obtained when the oxygen concentration was low. Note that no slip occurred on the silicon wafer under any of the conditions.
From the above, it was found that even when the RTA heat treatment at less than 1200 ° C. was performed, sufficient oxygen precipitation occurred at an initial oxygen concentration of 16 ppma or more if the carbon concentration of the silicon wafer for epitaxial growth was higher than 1 ppma.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
１０…熱処理炉、 １１…ランプ、 １２…ガス供給口、
１３…サセプタ、 １４…ガス排出口、 １５…蓋、
Ｗ…シリコンウェーハ。
10 ... Heat treatment furnace, 11 ... Lamp, 12 ... Gas supply port,
13 ... susceptor, 14 ... gas outlet, 15 ... lid,
W: Silicon wafer.
Claims (2)
前記シリコンウェーハを準備する工程において、初期酸素濃度が１６〜２０ｐｐｍａで、炭素濃度が１ｐｐｍａより大きいシリコンウェーハを準備して、前記ＲＴＡ熱処理工程において、前記雰囲気ガスとして、窒素ガスに１０ｐｐｍ以上１５０ｐｐｍ以下の濃度の水分を混入させたものを用い、１２００℃未満の温度で熱処理を施すことを特徴とするエピタキシャルシリコンウェーハの製造方法。 Epitaxial silicon having at least a step of preparing a silicon wafer, a step of subjecting the prepared silicon wafer to RTA heat treatment in an atmospheric gas, and a step of growing an epitaxial layer on the surface of the silicon wafer subjected to the RTA heat treatment A wafer manufacturing method comprising:
In the step of preparing the silicon wafer, a silicon wafer having an initial oxygen concentration of 16 to 20 ppma and a carbon concentration of greater than 1 ppma is prepared, and in the RTA heat treatment step, 10 ppm or more and 150 ppm or less of nitrogen gas is used as the atmosphere gas. A method for producing an epitaxial silicon wafer, wherein a heat treatment is performed at a temperature of less than 1200 ° C. using a mixture of moisture at a concentration.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012056632A JP5333620B2 (en) | 2012-03-14 | 2012-03-14 | Epitaxial silicon wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012056632A JP5333620B2 (en) | 2012-03-14 | 2012-03-14 | Epitaxial silicon wafer manufacturing method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008284541A Division JP2010114211A (en) | 2008-11-05 | 2008-11-05 | Method of manufacturing epitaxial silicon wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012124531A true JP2012124531A (en) | 2012-06-28 |
| JP5333620B2 JP5333620B2 (en) | 2013-11-06 |
Family
ID=46505584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012056632A Active JP5333620B2 (en) | 2012-03-14 | 2012-03-14 | Epitaxial silicon wafer manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5333620B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237247A (en) * | 2000-02-25 | 2001-08-31 | Shin Etsu Handotai Co Ltd | Method of manufacturing epitaxial wafer, epitaxial wafer and cz silicon wafer for epitaxial growth |
| JP2004537161A (en) * | 2001-04-11 | 2004-12-09 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | Control of thermal donor generation in high resistivity CZ silicon |
| JP2005142434A (en) * | 2003-11-07 | 2005-06-02 | Shin Etsu Handotai Co Ltd | Silicon single crystal wafer and method for manufacturing same |
| JP3791446B2 (en) * | 2002-04-23 | 2006-06-28 | 株式会社Ｓｕｍｃｏ | Epitaxial wafer manufacturing method and epitaxial wafer |
| JP2008016652A (en) * | 2006-07-06 | 2008-01-24 | Shin Etsu Handotai Co Ltd | Method of manufacturing silicon wafer |
| JP2010109100A (en) * | 2008-10-29 | 2010-05-13 | Shin Etsu Handotai Co Ltd | Method of manufacturing silicon wafer |
-
2012
- 2012-03-14 JP JP2012056632A patent/JP5333620B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237247A (en) * | 2000-02-25 | 2001-08-31 | Shin Etsu Handotai Co Ltd | Method of manufacturing epitaxial wafer, epitaxial wafer and cz silicon wafer for epitaxial growth |
| JP2004537161A (en) * | 2001-04-11 | 2004-12-09 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | Control of thermal donor generation in high resistivity CZ silicon |
| JP3791446B2 (en) * | 2002-04-23 | 2006-06-28 | 株式会社Ｓｕｍｃｏ | Epitaxial wafer manufacturing method and epitaxial wafer |
| JP2005142434A (en) * | 2003-11-07 | 2005-06-02 | Shin Etsu Handotai Co Ltd | Silicon single crystal wafer and method for manufacturing same |
| JP2008016652A (en) * | 2006-07-06 | 2008-01-24 | Shin Etsu Handotai Co Ltd | Method of manufacturing silicon wafer |
| JP2010109100A (en) * | 2008-10-29 | 2010-05-13 | Shin Etsu Handotai Co Ltd | Method of manufacturing silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5333620B2 (en) | 2013-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100928885B1 (en) | Method for manufacturing silicon single crystal wafer for ITV and silicon single crystal wafer for ITV | |
| KR100871626B1 (en) | Expitaxial wafer and method for production of epitaxial wafer | |
| JP2002100632A (en) | Silicon wafer and method for manufacturing the same | |
| KR101750688B1 (en) | Silicon single-crystal wafer production method, and annealed wafer | |
| KR100581046B1 (en) | A method for producing a silicon single crystal wafer and a silicon single crystal wafer | |
| JP2004304095A (en) | Silicon wafer, and manufacturing method thereof | |
| KR100853001B1 (en) | Method for preparing nitrogen-doped and annealed wafer and nitrogen-doped and annealed wafer | |
| KR20010090002A (en) | Semiconductor wafer made from silicon and method for producing the semiconductor wafer | |
| KR102001326B1 (en) | Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer | |
| JP2019004173A (en) | Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei by heat treatment | |
| US8211228B2 (en) | Method for producing single crystal and a method for producing annealed wafer | |
| JP4529416B2 (en) | Manufacturing method of silicon single crystal wafer and silicon single crystal wafer | |
| WO2001016408A1 (en) | Epitaxial silicon wafer | |
| JP4615161B2 (en) | Epitaxial wafer manufacturing method | |
| JP3614019B2 (en) | Manufacturing method of silicon single crystal wafer and silicon single crystal wafer | |
| KR101532154B1 (en) | Method of manufacturing annealed wafer | |
| US6238478B1 (en) | Silicon single crystal and process for producing single-crystal silicon thin film | |
| JP2005206391A (en) | Method for guaranteeing resistivity of silicon single crystal substrate, method for manufacturing silicon single crystal substrate, and silicon single crystal substrate | |
| JP2007242920A (en) | Nitrogen-doped and annealed wafer and method of manufacturing the same | |
| KR102211567B1 (en) | Heat treatment method for silicon single crystal wafer | |
| JP2010114211A (en) | Method of manufacturing epitaxial silicon wafer | |
| WO2010050120A1 (en) | Silicon wafer manufacturing method | |
| JP5333620B2 (en) | Epitaxial silicon wafer manufacturing method | |
| JP4978396B2 (en) | Epitaxial wafer manufacturing method | |
| CN112176414B (en) | Carbon-doped monocrystalline silicon wafer and method for manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5333620 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |