[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012199363A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012199363A
JP2012199363A JP2011062142A JP2011062142A JP2012199363A JP 2012199363 A JP2012199363 A JP 2012199363A JP 2011062142 A JP2011062142 A JP 2011062142A JP 2011062142 A JP2011062142 A JP 2011062142A JP 2012199363 A JP2012199363 A JP 2012199363A
Authority
JP
Japan
Prior art keywords
semiconductor chip
frequency signal
main surface
bonding pad
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011062142A
Other languages
English (en)
Other versions
JP5595314B2 (ja
Inventor
Akira Makinae
亮 蒔苗
Yuzuru Tsunoda
譲 角田
Hiroaki Narita
博明 成田
Teruhito Takeuchi
照人 竹内
Ken Masuda
賢 増田
Koji Mizutani
幸司 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011062142A priority Critical patent/JP5595314B2/ja
Publication of JP2012199363A publication Critical patent/JP2012199363A/ja
Application granted granted Critical
Publication of JP5595314B2 publication Critical patent/JP5595314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48483Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • H01L2224/85207Thermosonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13063Metal-Semiconductor Field-Effect Transistor [MESFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13064High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】外部端子と半導体チップとを、ワイヤを介して接続する積層型の半導体装置において、信号伝達特性のアンバランスが発生するのを防止する手段を提供する。
【解決手段】第1及び第2の半導体チップ2a、2bを対応する機能を有する第1及び第2の高周波信号用ボンディングパッド8a、8bが相互に近接し、前記第2の半導体チップが上になるように積層したアンテナスイッチモジュール等に於いて、外部端子5の内、前記第1の高周波信号用ボンディングパッドに最も近接した高周波信号用メタル端子5aと前記第2の高周波信号用ボンディングパッド8bを第1のボンディングワイヤ6xにより相互接続し、前記第1の高周波信号用ボンディングパッド8aと、その他の高周波信号用メタル端子5bを第2のボンディングワイヤ6yにより相互接続したものである。
【選択図】図5

Description

本発明は、半導体装置(または半導体集積回路装置)におけるパッケージ構造に適用して有効な技術に関する。
日本特開2002−222913号公報(特許文献1)または、これに対応する米国特許公開2002−96755号公報(特許文献2)には、主に同一サイズの半導体チップをパッケージ内に積層して実装する場合において、下層チップのワイヤボンディング完了後に、その上方から、下面にダイボンド用接着剤層を有する上層チップを押し付けることにより、チップの平坦性を確保した積層ダイボンドを実現する技術が開示されている。
日本特開2001−308262号公報(特許文献3)または、これに対応する米国特許第6545365号公報(特許文献4)には、半導体チップをパッケージ内に積層して実装する場合において、下層チップのワイヤボンディング完了後に、ボンディングワイヤとチップ間の短絡等がないように、下層チップの上面に十分な量のダイボンド樹脂を塗布して、上層チップをその上に積層ダイボンドする技術が開示されている。
日本特開2006−128169号公報(特許文献5)には、主に同一サイズの半導体チップをパッケージ内に積層して実装する場合において、下層チップのワイヤボンディング完了後に、その上方から、下面にダイボンド用接着剤層を有する上層チップを押し付けることにより、ワイヤと上層チップとの短絡及びワイヤ相互間の短絡を有効に防止する技術が開示されている。すなわち、このダイボンド用接着剤層は、ワイヤが入り込みにくい上半層とワイヤが入り込みやすい下半層から構成されている。
特開2002−222913号公報 米国特許公開2002−96755号公報 特開2001−308262号公報 米国特許第6545365号公報 特開2006−128169号公報
一般に、半導体装置の小型化を実現するためには、半導体チップ上に別の半導体チップを積層する構造が有効とされている。本願発明者は、このような積層型の半導体装置において、外部端子となる電極(リード)と、それぞれの半導体チップとを、ワイヤを介して電気的に接続する構成について検討したところ、以下の課題を発見した。すなわち、上段側に配置された半導体チップと電気的に接続されるワイヤの長さは、下段側に配置された半導体チップの厚さの分だけ、下段側に配置された半導体チップと電気的に接続されるワイヤの長さよりも長くなる。この結果、上段の半導体チップに対して行う信号処理(入出力)の速度が、下段の半導体チップに対して行う信号処理(入出力)の速度に比べて、遅くなる。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、信頼性の高い積層型の半導体装置を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一つの発明は、第1の半導体チップ及び第2の半導体チップを対応する機能を有する第1の高周波信号用ボンディングパッド及び第2の高周波信号用ボンディングパッドが相互に近接し、前記第2の半導体チップが上になるように積層したアンテナスイッチモジュール等の半導体装置に於いて、外部端子の内、前記第1の高周波信号用ボンディングパッドに最も近接した高周波信号用メタル端子と前記第2の高周波信号用ボンディングパッドを第1のボンディングワイヤにより相互接続し、前記第1の高周波信号用ボンディングパッドと、その他の高周波信号用メタル端子を第2のボンディングワイヤにより相互接続したものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、第1の半導体チップ及び第2の半導体チップを対応する機能を有する第1の高周波信号用ボンディングパッド及び第2の高周波信号用ボンディングパッドが相互に近接し、前記第2の半導体チップが上になるように積層したアンテナスイッチモジュール等の半導体装置に於いて、外部端子の内、前記第1の高周波信号用ボンディングパッドに最も近接した高周波信号用メタル端子と前記第2の高周波信号用ボンディングパッドを第1のボンディングワイヤにより相互接続し、前記第1の高周波信号用ボンディングパッドと、その他の高周波信号用メタル端子を第2のボンディングワイヤにより相互接続したので、対応する機能を有するボンディングパッドおよび外部端子間でワイヤの長さが揃うので、両経路の間でインピーダンスのバランスが保持できるメリットがある。
本願の各実施の形態の半導体装置の主要な応用例である携帯電話端末等の回路構成の概要等を説明するための携帯電話端末の回路構成図である。 本願の一実施の形態の半導体装置(基本形態)の一例であるアンテナスイッチモジュールを構成する下側の半導体チップの概略回路構成図である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールを構成する上側の半導体チップの概略回路構成図である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュール内における下側の半導体チップの各ボンディングパッドとアンテナスイッチモジュールの外部端子との間の接続関係を示すアンテナスイッチモジュールの上面図(見やすいように上側のチップ等を取り除いている)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュール内における主に上側の半導体チップの各ボンディングパッドとアンテナスイッチモジュールの外部端子との間の接続関係を示すアンテナスイッチモジュールの上面図(見やすいように上部の封止樹脂等を取り除いている)である。 図5のアンテナスイッチモジュールのパッケージ上面図である。 図5のアンテナスイッチモジュールのパッケージ下面図である。 図6のアンテナスイッチモジュールのX−X’断面に対応する模式的断面図である。 図8のウエッジボンディング周辺切り出し部R1の拡大断面図である。 図8のウエッジボンディング周辺切り出し部R2の拡大断面図である。 図8のボールボンディング周辺切り出し部R3の拡大断面図である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するためのプロセスブロックフロー図である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中のウエハ断面図(ウエハ準備工程)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中のウエハ断面図(バックグラインディング工程)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中のウエハ断面図(DAF貼り付け工程)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中のウエハ等の斜視図(ウエハダイシング工程)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための図16に対応する製造工程途中のウエハ断面図(ウエハダイシング工程)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の半導体チップ等の断面図(下側半導体チップのダイボンディング工程)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の半導体チップ等の断面図(下側半導体チップのワイヤボンディング工程)である。 図19のウエッジボンディング周辺切り出し部R4の拡大断面図である。 図19のボールボンディング周辺切り出し部R5の拡大断面図である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の半導体チップ等の断面図(上側半導体チップのダイボンディング工程)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の半導体チップ等の断面図(上側半導体チップのワイヤボンディング工程)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の半導体チップ等の断面図(樹脂封止工程)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の樹脂封止体等の断面図(金属ベースシート剥離工程)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の樹脂封止体等の断面図(パッケージダイシング工程)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュール構造の変形例(同一チップサイズの積層)を説明するための携帯電話端末の回路構成図である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュール構造の前記変形例(図27)を構成する上側の半導体チップの概略回路構成図である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの前記変形例(図27)における下側の半導体チップの各ボンディングパッドとアンテナスイッチモジュールの外部端子との間の接続関係を示すアンテナスイッチモジュールの上面図(見やすいように上側のチップ等を取り除いている)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの前記変形例(図27)における、主に上側の半導体チップの各ボンディングパッドとアンテナスイッチモジュールの外部端子との間の接続関係を示すアンテナスイッチモジュールの上面図(見やすいように上部の封止樹脂等を取り除いている)である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの前記変形例(図27)に対応するアンテナスイッチモジュール全体の模式的断面図(基本形態における図8に対応する)である。 図31のウエッジボンディング周辺切り出し部R2の拡大断面図である。 図30のアンテナスイッチモジュール局所切り出し領域R6の拡大上面図である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールにおけるチップ配置の変形例1(上側チップが下側チップのワイヤにオーバラップしない場合)を示す基本形態の図8に対応する模式的断面図である。 本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールにおけるチップ配置の変形例2(上側チップが下側チップのボンディングパッドの一部にオーバラップする場合)を示す基本形態の図8に対応する模式的断面図である。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
1.以下を含む半導体装置:
(a)第1の表側主面および第1の裏側主面を有し、矩形形状の第1の半導体チップ;
(b)前記第1の半導体チップの前記第1の表側主面上に搭載され、第2の表側主面および第2の裏側主面を有し、矩形形状の第2の半導体チップ;
(c)前記第1の半導体チップの前記第1の表側主面上に設けられた第1の高周波信号用ボンディングパッド;
(d)前記第2の半導体チップの前記第2の表側主面上に、前記第1の高周波信号用ボンディングパッドに近接するように設けられた第2の高周波信号用ボンディングパッド;
(e)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に、前記第1の半導体チップの第1の辺に沿って設けられた第1の高周波信号用外部端子;
(f)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に設けられた第2の高周波信号用外部端子、
ここで、前記第1の高周波信号用外部端子は、前記第2の高周波信号用外部端子と比較して、前記第1の高周波信号用ボンディングパッドにより近接しており、前記半導体装置は、更に以下を含む:
(g)前記第2の高周波信号用ボンディングパッドと前記第1の高周波信号用外部端子とを相互接続する第1のボンディングワイヤ;
(h)前記第1の高周波信号用ボンディングパッドと前記第2の高周波信号用外部端子とを相互接続する第2のボンディングワイヤ。
2.前記1項の半導体装置において、前記第2の半導体チップは、前記第1の半導体チップ上であって、平面的に前記第1の表側主面の内部に、第1の接着剤層を介して搭載され、前記第2のボンディングワイヤの一部分は、前記第1の接着剤層内にある。
3.前記1または2項の半導体装置において、更に以下を含む:
(i)前記第1の辺に沿って前記第1の表側主面上に設けられた前記第1の高周波信号用ボンディングパッドを含む第1の高周波信号用ボンディングパッド群;
(j)前記第1の辺に沿った前記第2の半導体チップの第2の辺に沿って、前記第2の表側主面上に設けられ、前記第2の高周波信号用ボンディングパッドを含む第2の高周波信号用ボンディングパッド群。
4.前記3項の半導体装置において、前記第2の半導体チップは、前記第2の辺が前記第1の辺に近接するように、偏心されて搭載されている。
5.前記1から4項のいずれか一つの半導体装置において、更に以下を含む:
(k)前記第1の半導体チップの一つの辺の近傍であって前記第1の表側主面上に設けられた第1の接地用ボンディングパッド;
(l)前記一つの辺に沿った前記第2の半導体チップの他の一つの辺の近傍であって前記第2の表側主面上に設けられた第2の接地用ボンディングパッド。
6.前記1から5項のいずれか一つの半導体装置において、前記第2の高周波信号用ボンディングパッドと前記第1のボンディングワイヤ、および、前記第1の高周波信号用ボンディングパッドと前記第2のボンディングワイヤは、それぞれスタッドバンプを介して接続されている。
7.前記2から6項のいずれか一つの半導体装置において、前記第1の接着剤層の厚さは、前記スタッドバンプの高さと前記ワイヤ径の和よりも大きい。
8.前記6または7項の半導体装置において、前記スタッドバンプの高さ、前記第2のボンディングワイヤの径、および、前記第2の半導体チップの前記第2の裏側主面と前記第2のボンディングワイヤの側面上端との距離は、それぞれほぼ等しい。
9.前記1から8項のいずれか一つの半導体装置において、更に以下を含む:
(m)前記第1の半導体チップ、前記第2の半導体チップ、前記第1の高周波信号用外部端子、前記第2の高周波信号用外部端子、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを一体に封止する封止樹脂体;
(n)前記第1の半導体チップの前記第1の裏側主面を覆う第2の接着剤層、
ここで、前記第2の接着剤層の下面は、前記封止樹脂体の下面から露出している。
10.前記1から9項のいずれか一つの半導体装置において、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤは、それぞれ逆ボンディング方式によりボンディングされている。
11.前記1から10項のいずれか一つの半導体装置において、前記第1の半導体チップおよび前記第2の半導体チップは、それぞれアンテナスイッチを内蔵している。
12.前記1から11項のいずれか一つの半導体装置において、前記第1の高周波信号用ボンディングパッド群および前記第2の高周波信号用ボンディングパッド群を構成する各高周波信号用ボンディングパッドは、アンテナ経由高周波信号用ボンディングパッドである。
13.前記12項の半導体装置において、前記第1の高周波信号用ボンディングパッドおよび前記第2の高周波信号用ボンディングパッドは、同一周波数帯域のアンテナ経由高周波信号用ボンディングパッドである。
14.前記9から13項のいずれか一つの半導体装置において、前記第1の接着剤層および前記第2の接着剤層は、それぞれDAF部材である。
15.前記9から14項のいずれか一つの半導体装置において、前記半導体装置のパッケージ形式は、PLP方式である。
16.前記1および5から15項のいずれか一つの半導体装置において、前記第1の半導体チップおよび前記第2の半導体チップは、ほぼ同じ大きさで、それらの各辺がほぼ一致するように搭載されている。
17.前記16項の半導体装置において、前記第1のボンディングワイヤは、前記第1の高周波信号用外部端子の前記第2の高周波信号用ボンディングパッドに近い側にボンディングされており、前記第2のボンディングワイヤは、前記第2の高周波信号用外部端子の前記第1の高周波信号用ボンディングパッドに近い側にボンディングされている。
18.前記5から17項のいずれか一つの半導体装置において、前記一つの辺および前記他の一つの辺は、それぞれ前記第1の辺及び前記第2の辺とは異なる辺である。
19.前記1から18項のいずれか一つの半導体装置において、前記第1の高周波信号用外部端子は、入力端子又は出力端子のいずれか一方の機能を有し、前記第2の高周波信号用外部端子は、前記一方の機能と同じ機能を有する。
20.前記9から19項のいずれか一つの半導体装置において、前記第1の接着剤層は、前記第2の接着剤層よりも厚い。
21.以下を含む半導体装置:
(a)第1の表側主面および第1の裏側主面を有し、矩形形状の第1の半導体チップ;
(b)前記第1の半導体チップの前記第1の表側主面上に搭載され、第2の表側主面および第2の裏側主面を有し、矩形形状の第2の半導体チップ;
(c)前記第1の半導体チップの前記第1の表側主面上に設けられた第1の高周波信号用ボンディングパッド;
(d)前記第2の半導体チップの前記第2の表側主面上に設けられた第2の高周波信号用ボンディングパッド;
(e)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に、前記第1の半導体チップの第1の辺に沿って設けられた第1の高周波信号用外部端子;
(f)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に設けられた第2の高周波信号用外部端子、
ここで、前記第1の高周波信号用外部端子は、前記第2の高周波信号用外部端子と比較して、前記第1の高周波信号用ボンディングパッドにより近接しており、前記半導体装置は、更に以下を含む:
(g)前記第2の高周波信号用ボンディングパッドと前記第1の高周波信号用外部端子とを相互接続する第1のボンディングワイヤ;
(h)前記第1の高周波信号用ボンディングパッドと前記第2の高周波信号用外部端子とを相互接続する第2のボンディングワイヤ。
次に、本願において開示される発明のその他の実施の形態について概要を説明する。
1.以下を含む半導体装置:
(a)第1の表側主面および第1の裏側主面を有し、矩形形状の第1の半導体チップ;
(b)前記第1の半導体チップの前記第1の表側主面上に搭載され、第2の表側主面および第2の裏側主面を有し、矩形形状の第2の半導体チップ;
(c)前記第1の半導体チップの前記第1の表側主面上に、その第1の辺に沿って設けられ、第1の高周波信号用ボンディングパッドを含む第1の高周波信号用ボンディングパッド群;
(d)前記第1の辺に沿った前記第2の半導体チップの第2の辺に沿って、前記第2の半導体チップの前記第2の表側主面上に、前記第1の高周波信号用ボンディングパッドに近接するように設けられ、第2の高周波信号用ボンディングパッドを含む第2の高周波信号用ボンディングパッド群;
(e)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に、前記第1の辺に沿って設けられ、第1の高周波信号用外部端子および第2の高周波信号用外部端子を含む高周波信号用外部端子群、
ここで、前記第1の高周波信号用外部端子は、前記高周波信号用外部端子群の中で前記第1の高周波信号用ボンディングパッドに最も近接しており、前記半導体装置は、更に以下を含む:
(f)前記第2の高周波信号用ボンディングパッドと前記第1の高周波信号用外部端子とを相互接続する第1のボンディングワイヤ;
(g)前記第1の高周波信号用ボンディングパッドと前記第2の高周波信号用外部端子とを相互接続する第2のボンディングワイヤ。
2.前記1項の半導体装置において、前記第2の半導体チップは、前記第1の半導体チップ上であって、平面的に前記第1の表側主面の内部に、第1の接着剤層を介して搭載され、前記第2のボンディングワイヤの一部分は、前記第1の接着剤層内にある。
3.前記1または2項の半導体装置において、前記第2の半導体チップは、前記第2の辺が前記第1の辺に近接するように、偏心されて搭載されている。
4.前記1項の半導体装置において、前記第1の半導体チップおよび前記第2の半導体チップは、ほぼ同じ大きさで、それらの各辺がほぼ一致するように搭載されている。
5.前記4項の半導体装置において、前記第1のボンディングワイヤは、前記第1の高周波信号用外部端子の前記第2の高周波信号用ボンディングパッドに近い側にボンディングされており、前記第2のボンディングワイヤは、前記第2の高周波信号用外部端子の前記第1の高周波信号用ボンディングパッドに近い側にボンディングされている。
6.前記1から5項のいずれか一つの半導体装置において、更に以下を含む:
(h)前記第1の半導体チップの一つの辺の近傍であって前記第1の表側主面上に設けられた第1の接地用ボンディングパッド;
(i)前記一つの辺に沿った前記第2の半導体チップの他の一つの辺の近傍であって前記第2の表側主面上に設けられた第2の接地用ボンディングパッド。
7.前記1から6項のいずれか一つの半導体装置において、前記第2の高周波信号用ボンディングパッドと前記第1のボンディングワイヤ、および、前記第1の高周波信号用ボンディングパッドと前記第2のボンディングワイヤは、それぞれスタッドバンプを介して接続されている。
8.前記2から7項のいずれか一つの半導体装置において、前記第1の接着剤層の厚さは、前記スタッドバンプの高さと前記ワイヤ径の和よりも大きい。
9.前記7または8項の半導体装置において、前記スタッドバンプの高さ、前記第2のボンディングワイヤの径、および、前記第2の半導体チップの前記第2の裏側主面と前記第2のボンディングワイヤの側面上端との距離は、それぞれほぼ等しい。
10.前記1から9項のいずれか一つの半導体装置において、更に以下を含む:
(j)前記第1の半導体チップ、前記第2の半導体チップ、前記第1の高周波信号用外部端子、前記第2の高周波信号用外部端子、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを一体に封止する封止樹脂体;
(k)前記第1の半導体チップの前記第1の裏側主面を覆う第2の接着剤層、
ここで、前記第2の接着剤層の下面は、前記封止樹脂体の下面から露出している。
11.前記1から10項のいずれか一つの半導体装置において、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤは、それぞれ逆ボンディング方式によりボンディングされている。
12.前記1から11項のいずれか一つの半導体装置において、前記第1の半導体チップおよび前記第2の半導体チップは、それぞれアンテナスイッチを内蔵している。
13.前記1から12項のいずれか一つの半導体装置において、前記第1の高周波信号用ボンディングパッド群および前記第2の高周波信号用ボンディングパッド群を構成する各高周波信号用ボンディングパッドは、アンテナ経由高周波信号用ボンディングパッドである。
14.前記13項の半導体装置において、前記第1の高周波信号用ボンディングパッドおよび前記第2の高周波信号用ボンディングパッドは、同一周波数帯域のアンテナ経由高周波信号用ボンディングパッドである。
15.前記10から14項のいずれか一つの半導体装置において、前記第1の接着剤層および前記第2の接着剤層は、それぞれDAF部材である。
16.前記10から15項のいずれか一つの半導体装置において、前記半導体装置のパッケージ形式は、PLP方式である。
17.前記6から16項のいずれか一つの半導体装置において、前記一つの辺および前記他の一つの辺は、それぞれ前記第1の辺及び前記第2の辺とは異なる辺である。
18.前記1から17項のいずれか一つの半導体装置において、前記第1の高周波信号用外部端子は、入力端子又は出力端子のいずれか一方の機能を有し、前記第2の高周波信号用外部端子は、前記一方の機能と同じ機能を有する。
19.前記10から18項のいずれか一つの半導体装置において、前記第1の接着剤層は、前記第2の接着剤層よりも厚い。
次に、本願において開示される発明の更にその他の実施の形態について概要を説明する。
1.以下を含む半導体装置:
(a)第1の表側主面および第1の裏側主面を有し、矩形形状の第1の半導体チップ;
(b)前記第1の半導体チップの前記第1の表側主面上に搭載され、第2の表側主面および第2の裏側主面を有し、矩形形状の第2の半導体チップ;
(c)前記第1の半導体チップの前記第1の表側主面上に設けられた第1の信号用ボンディングパッド;
(d)前記第2の半導体チップの前記第2の表側主面上に、前記第1の信号用ボンディングパッドに近接するように設けられた第2の信号用ボンディングパッド;
(e)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に、前記第1の半導体チップの第1の辺に沿って設けられた第1の信号用外部端子;
(f)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に設けられた第2の信号用外部端子、
ここで、前記第1の信号用外部端子は、前記第2の信号用外部端子と比較して、前記第1の信号用ボンディングパッドにより近接しており、前記半導体装置は、更に以下を含む:
(g)前記第2の信号用ボンディングパッドと前記第1の信号用外部端子とを相互接続する第1のボンディングワイヤ;
(h)前記第1の信号用ボンディングパッドと前記第2の信号用外部端子とを相互接続する第2のボンディングワイヤ。
2.前記1項の半導体装置において、前記第2の半導体チップは、前記第1の半導体チップ上であって、平面的に前記第1の表側主面の内部に、第1の接着剤層を介して搭載され、前記第2のボンディングワイヤの一部分は、前記第1の接着剤層内にある。
3.前記1または2項の半導体装置において、更に以下を含む:
(i)前記第1の辺に沿って前記第1の表側主面上に設けられた前記第1の信号用ボンディングパッドを含む第1の信号用ボンディングパッド群;
(j)前記第1の辺に沿った前記第2の半導体チップの第2の辺に沿って、前記第2の表側主面上に設けられ、前記第2の信号用ボンディングパッドを含む第2の信号用ボンディングパッド群。
4.前記3項の半導体装置において、前記第2の半導体チップは、前記第2の辺が前記第1の辺に近接するように、偏心されて搭載されている。
5.前記1から4項のいずれか一つの半導体装置において、更に以下を含む:
(k)前記第1の半導体チップの一つの辺の近傍であって前記第1の表側主面上に設けられた第1の接地用ボンディングパッド;
(l)前記一つの辺に沿った前記第2の半導体チップの他の一つの辺の近傍であって前記第2の表側主面上に設けられた第2の接地用ボンディングパッド。
6.前記1から5項のいずれか一つの半導体装置において、前記第2の信号用ボンディングパッドと前記第1のボンディングワイヤ、および、前記第1の信号用ボンディングパッドと前記第2のボンディングワイヤは、それぞれスタッドバンプを介して接続されている。
7.前記2から6項のいずれか一つの半導体装置において、前記第1の接着剤層の厚さは、前記スタッドバンプの高さと前記ワイヤ径の和よりも大きい。
8.前記6または7項の半導体装置において、前記スタッドバンプの高さ、前記第2のボンディングワイヤの径、および、前記第2の半導体チップの前記第2の裏側主面と前記第2のボンディングワイヤの側面上端との距離は、それぞれほぼ等しい。
9.前記1から8項のいずれか一つの半導体装置において、更に以下を含む:
(m)前記第1の半導体チップ、前記第2の半導体チップ、前記第1の信号用外部端子、前記第2の信号用外部端子、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを一体に封止する封止樹脂体;
(n)前記第1の半導体チップの前記第1の裏側主面を覆う第2の接着剤層、
ここで、前記第2の接着剤層の下面は、前記封止樹脂体の下面から露出している。
10.前記1から9項のいずれか一つの半導体装置において、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤは、それぞれ逆ボンディング方式によりボンディングされている。
11.前記1から10項のいずれか一つの半導体装置において、前記第1の半導体チップおよび前記第2の半導体チップは、それぞれアンテナスイッチを内蔵している。
12.前記1から11項のいずれか一つの半導体装置において、前記第1の信号用ボンディングパッド群および前記第2の信号用ボンディングパッド群を構成する各信号用ボンディングパッドは、アンテナ経由信号用ボンディングパッドである。
13.前記12項の半導体装置において、前記第1の信号用ボンディングパッドおよび前記第2の信号用ボンディングパッドは、同一周波数帯域のアンテナ経由信号用ボンディングパッドである。
14.前記9から13項のいずれか一つの半導体装置において、前記第1の接着剤層および前記第2の接着剤層は、それぞれDAF部材である。
15.前記9から14項のいずれか一つの半導体装置において、前記半導体装置のパッケージ形式は、PLP方式である。
16.前記1および5から15項のいずれか一つの半導体装置において、前記第1の半導体チップおよび前記第2の半導体チップは、ほぼ同じ大きさで、それらの各辺がほぼ一致するように搭載されている。
17.前記16項の半導体装置において、前記第1のボンディングワイヤは、前記第1の信号用外部端子の前記第2の信号用ボンディングパッドに近い側にボンディングされており、前記第2のボンディングワイヤは、前記第2の信号用外部端子の前記第1の信号用ボンディングパッドに近い側にボンディングされている。
18.前記5から17項のいずれか一つの半導体装置において、前記一つの辺および前記他の一つの辺は、それぞれ前記第1の辺及び前記第2の辺とは異なる辺である。
19.前記1から18項のいずれか一つの半導体装置において、前記第1の信号用外部端子は、入力端子又は出力端子のいずれか一方の機能を有し、前記第2の信号用外部端子は、前記一方の機能と同じ機能を有する。
20.前記9から19項のいずれか一つの半導体装置において、前記第1の接着剤層は、前記第2の接着剤層よりも厚い。
〔本願における記載形式、基本的用語、用法の説明〕
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、単一チップのもの、および複数チップからなるものを含み、半導体チップ等が基材(リードフレーム、金属板、金属基体、絶縁フィルム、樹脂基体、セラミック基体等)上に搭載されたもの、または、半導体チップ等が保持部材(封止樹脂体、セラミック筐体、樹脂筐体、金属筐体等)によって一体に保持されたものをいう。なお、WLP(Wafer Level Package)、SIP(System In Package)、マルチチップモジュール等を含むことはいうまでもない。ここで、半導体チップとは、各種トランジスタ(能動素子)単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等(たとえば単結晶シリコン基板)上に集積したもの(複数の半導体チップ等をパッケージに集積したモジュール等を含む)をいう。また、主にシリコン系半導体チップにおける各種トランジスタの代表的なものとしては、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)に代表されるMISFET(Metal Insulator Semiconductor Field Effect Transistor)を例示することができる。このとき、集積回路構成の代表的なものとしては、Nチャネル型MISFETとPチャネル型MISFETを組み合わせたCMOS(Complemetary Metal Oxide Semiconductor)型集積回路に代表されるCMIS(Complemetary Metal Insulator Semiconductor)型集積回路を例示することができる。
更に、主に化合物系半導体チップにおける各種トランジスタの代表的なものとしては、MESFET(Metal−Semiconductor Field Effect Transistor)、HEMT(High Electron Mobility Transistor)等がある。
2.同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG(Fluorosilicate Glass)、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノクラスタリングシリカ(Nano-Clustering Silica:NCS)等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜(ポーラス系絶縁膜)、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、SiN,SiCN,SiNH,SiCNH等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、SiNおよびSiNHの両方を含む。同様に、「SiCN」というときは、特にそうでない旨明示したときを除き、SiCNおよびSiCNHの両方を含む。
3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
5.「ウエハ」というときは、通常は半導体装置(半導体集積回路装置、電子装置も同じ)をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、SOI基板、LCDガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
また、「半導体チップ」、「集積回路チップ」、「チップ」等というときは、半導体基板や絶縁基板上に形成された単体、集積回路を指す。現在汎用されている半導体チップは、「シリコン系半導体チップ」と「化合物系半導体チップ」に分類される。「化合物系半導体チップ」に対応する半導体の典型的な例は、GaAs,GaN,AlGaAs,SiC,InSb,InP等(これらの複合基板を含む)である。一方、シリコン系半導体チップに対応する半導体の典型的な例は、単結晶シリコン基板、エピタキシャルシリコン基板等の上に作られたものである。なお、本願においては、SiGe系デバイス(厳密には化合物半導体であるが)は、シリコン基板上に集積される場合が多いので、便宜上、単体SiGe系デバイスおよびシリコン系半導体基板上に集積されたものを含めて「シリコン系」に分類する。
6.本願の実施の形態で主に取り扱うパッケージ形態は、通常、PLP(Plating Lead Package)方式と呼ばれる。
更に、本願の実施の形態で例示する化合物系半導体チップは、たとえば携帯電話等に使用される高周波アンテナスイッチであり、シリコン系半導体チップは、たとえば、その制御チップ(高周波アンテナスイッチの制御機能を有するチップ)である。
また、本願において、チップ、パッケージ、リード、外部端子及びその部分について、「上面」または「表面」、「下面」または「裏面」というときは、特にそうでない旨明示する場合を除き、リードフレームに関して、チップがある側の面を空間の方向に係らず、「上面」または「表面」と呼び、その反対側の面を「下面」または「裏面」と呼ぶ。
なお、ワイヤボンディングは、通常、キャピラリ等のボンディングツールを用いて、加熱、ボンディング加圧および超音波振動をほぼ同時に印加するサーモソニック(Thermosonic)方式によって、実行されるが、本願においては、チップ&リード間をボンディングする場合、第1ボンディング点をチップ側とし、第2ボンディング点を接続リード側とするものを「順方向ボンディング」と呼び、その逆を「逆方向ボンディング」と呼ぶ。また、2チップ間をボンディングする場合、第1ボンディング点をチップA側とし、第2ボンディング点をチップB側とするものを「チップAに関する順方向ボンディング」と呼び、その逆を「チップAに関する逆方向ボンディング」と呼ぶ。
なお、逆方向ボンディングにおいては、一般に、第1ボンディング点では、ボール直上のワイヤ方向はほぼ鉛直方向(すなわち、ワイヤと水辺面のなす角度は90度に近い)であり、第2ボンディング点においては、ワイヤの方向は水平面に近い角度か、比較的浅い傾きを持つ(すなわち、ワイヤと水辺面のなす角度は90度よりも小さい)。
ここで、本願に於いては、主に逆方向ボンディングの例を中心に説明するが、順方向ボンディングを全体に又は一部に使用してもよい。逆方向ボンディングの方が、ワイヤ高さが低くなるメリットがあるが、チップ同士を連結する場合は、いずれか一方は、順方向ボンディングとなる。なお、このような場合、上側チップに関する逆方向ボンディングとすると、ワイヤ高さが低くなるメリットを享有できる。
また、本願においては、半導体チップをダイパッド上に配置(搭載)することを「間接ダイボンディング」と呼び、ダイパッド外にボンディングすることを「直接ダイボンディング」と呼ぶことにする。
なお、本願に於いては、チップの裏面に介在させる接着剤層として、DAF(Die Attach Film)を用いた例を主に説明する。ここで、DAFとは、ダイボンディング前にすでに貼られてい居る接着剤層のことで、通常は、ウエハ段階で貼り付けされ、ダイシングのときにウエハとともに個々のチップに分割される。なお、もちろんDAFを使用しないダイボンディングも可能であるが、DAFを使用すると工程が簡単になる等のメリットがある。
7.本願に於いて、ボンディングパッド、外部端子等に於いて、「高周波信号用」というときは、携帯電話(一般に移動体通信)の受信または発振周波数の内の低い方の周波数程度または、それよりも高い周波数の領域を指すものとする。
8.「ダイシング」とは、ウエハをここのチップに分割することで、「ペレタイズ」とも言う。ブレードによるものだけでなく、レーザによるもの(熱溶断方式、2光子吸収により変質層を形成するものを含む)も含む。
9.「MAP(Mold Array Process)方式」とは、配線基板(ガラス・エポキシ配線基板、フレキシブル配線基板等の印刷回路基板、およびポリイミド粘着テープ等の上にリードフレームを貼り付けたテープバックアップリードフレーム等を含む)や金属板などの主面上の多数の単位デバイス領域のそれぞれに半導体チップ(単数又は複数)を固着して、これらの多数の単位デバイス領域を一括してレジンで封止した後、ダイシングして個々の単位デバイス領域(半導体素子)に分割するパッケージ方式を言う。印刷回路基板を使用する場合は、配線基板ごと分割する。テープバックアップリードフレームの場合は、封止後にテープを剥がして、粘着剤を除去した後に、必要なリードメッキ等をした後に分割する。金属板の場合も、封止後に金属板を剥離した後、分割する。
10.「電鋳(Electroforming)パッケージ」とは、金属板上に電鋳(電気メッキの一種)によりリード電極、タブ電極(アイランド部またはダイパッド部)等を形成して、チップボンディング、ワイヤボンディング、レジン封止等の後、デバイス部分(単一又は複数の単位デバイス領域)と金属板を分離することによって製造されるパッケージである。以下の実施の形態は、主に金属板を用いたMAP方式の電鋳パッケージについて説明する。電鋳パッケージの一つのメリットは、配線基板等を使用しない分、高さを稼げるところにある。電鋳パッケージ方式は、電気メッキによってリード(外部端子)を形成するので、PLP(PlatingLead Package)方式とも呼ばれる。
「MAP方式の電鋳パッケージプロセス」では、金属板上に電鋳によりリード電極等を形成して、チップボンディング、ワイヤボンディング、レジン封止等をすることで、半導体チップ、ボンディングワイヤ、およびリード電極等をレジンで封止した「レジン封止体」と金属板とを含む「金属板レジン封止体複合体」(中間生産物)を製造した後、金属板を剥がすことで、分離されたレジン封止体を得る。ここで、「金属板」は、通常、ほぼ無垢の金属板(必要な表面処理をしたものを含む)であるが、メッキ面と反対側の主面に有機樹脂テープ(コーティング含む)を貼り付ける等の補強処理をしてもよい。
MAP方式の電鋳パッケージプロセスの一つのメリットは、リード等がタイバー等と一体に形成されていないため、ダイシングが容易である点(樹脂とメタルを同時に切断しないで済む)にある。テープバックアップリードフレーム方式のように、粘着テープを使用しないので、剥がした後の粘着剤汚染を除去する必要がない。また、封止処理の下面である基板(金属板)が剛性の小さい樹脂ではなく、剛性の大きい金属板のため、樹脂バリが出にくい、また、ワイヤボンディングにおける超音波の効果が損なわれない等のメリットがある。また、樹脂シートのたわみによるパッケージ下面の平坦性低下等の回避も可能である。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
1.本願の各実施の形態の半導体装置の主要な応用例である携帯電話端末等の回路構成の概要説明(主に図1)
ここでは、本願の各実施の形態の半導体装置の主要な応用例である携帯電話端末を例に取り具体的に説明するが、応用分野は、これに限らず、一般の移動体通信、その他、高周波を扱う電子装置に適用できることは言うまでもない。
図1は本願の各実施の形態の半導体装置の主要な応用例である携帯電話端末等の回路構成の概要等を説明するための携帯電話端末の回路構成図である。これに基づいて、本願の各実施の形態の半導体装置の主要な応用例である携帯電話端末等の回路構成の概要を説明する。
図1に示すように、携帯電話端末は、単一又は複数のアンテナANT、送受信や周波数帯等を切り替えるアンテナスイッチモジュールSWM、主に高周波信号のアナログ処理等を行う高周波信号処理チップRFIC、ベースバンドにおける通信信号処理を行うベースバンド回路BB、スピーカSP、液晶ディスプレイ&入力キーLCD、マイクロフォンMP、および、これらのためのインターフェース回路IF等から構成されている。これらの内、高周波信号処理チップRFICは、通常、シリコン系半導体集積回路チップで構成されており、一方、アンテナスイッチモジュールSWMを構成する第1の半導体チップ2aおよび第2の半導体チップ2bは、通常、GaAsまたはAlGaAs等の化合物系半導体集積回路チップ(化合物系半導体チップ)で構成されている。一般的に、アンテナスイッチモジュールSWMと高周波信号処理チップRFICは、単一の高周波モジュールRFMを構成しており、本願発明の各実施の形態の半導体装置は、このうちのアンテナスイッチモジュールSWMを主な対象としている。
なお、具体的に例示するとすれば、たとえば第1の半導体チップ2aは、800MHzから1GHz等の低周波数帯域、および1.7GHzから2.2GHz等の高周波数帯域のDCS(Digital Cellular System)およびPCN(Personal Communication Services)等の移動体通信プロトコルをカバーしており、第2の半導体チップ2bは、800MHzから1GHz等の低周波数帯域等のGSM(Global System for Mobile Communication)等の移動体通信プロトコルをカバーしている。
2.本願の一実施の形態の半導体装置の一例であるアンテナスイッチモジュール構造等の説明(主に図2から図11)
ここでは、アンテナスイッチモジュールを例にとり、本願発明の実施の形態を説明するが、本願発明は、それに限定されるものではなく、半導体チップを関そうする場合に、ワイヤの長さをそろえる必要のある技術分野に広く適用できることは言うまでもない。
本願で主に説明するパッケージ形状は、QFN(Quad Flat Non−leaded Package)であるが、他のパッケージ形状にも適用できることは言うまでもない。
図2は本願の一実施の形態の半導体装置(基本形態)の一例であるアンテナスイッチモジュールを構成する下側の半導体チップの概略回路構成図である。図3は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールを構成する上側の半導体チップの概略回路構成図である。図4は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュール内における下側の半導体チップの各ボンディングパッドとアンテナスイッチモジュールの外部端子との間の接続関係を示すアンテナスイッチモジュールの上面図(見やすいように上側のチップ等を取り除いている)である。図5は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュール内における主に上側の半導体チップの各ボンディングパッドとアンテナスイッチモジュールの外部端子との間の接続関係を示すアンテナスイッチモジュールの上面図(見やすいように上部の封止樹脂等を取り除いている)である。図6は図5のアンテナスイッチモジュールのパッケージ上面図である。図7は図5のアンテナスイッチモジュールのパッケージ下面図である。図8は図6のアンテナスイッチモジュールのX−X’断面に対応する模式的断面図である。図9は図8のウエッジボンディング周辺切り出し部R1の拡大断面図である。図10は図8のウエッジボンディング周辺切り出し部R2の拡大断面図である。図11は図8のボールボンディング周辺切り出し部R3の拡大断面図である。これらに基づいて、本願の一実施の形態の半導体装置の一例であるアンテナスイッチモジュール構造等を説明する。
まず、アンテナスイッチモジュールSWM、すなわち本願の一実施の形態の半導体装置の一例である半導体パッケージ10の概略の構造を図6、図7及び図8から図11により説明する。図6、図7及び図8からわかるように、半導体パッケージ10は、比較的薄い直方体構造(たとえば1.5ミリメートル角、厚さ0.5ミリメートル程度)をしており、平面的に見ると比較的正方形に近い矩形形状(ほぼ正方形又は長方形)である。
図6又は図7に示すように、レジン封止体9の上面9aには、特に何も露出していないのに対して、レジン封止体9の下面9bの中央部には、通常厚さのダイアタッチフィルム(Die Attach Film)3aすなわち下側の半導体チップ2a(第1の半導体チップ)の下側の半導体チップの裏側主面2ab(第1の裏側主面)の第2の接着剤層3a(図8)が露出している。このダイアタッチフィルム3aの周辺には、複数のメタル端子5が露出している。なお、ダイアタッチフィルム3aの材料としては、たとえば、封止レジンと比較的材質が類似しているカーボランダム等の着色剤を含有したエポキシ系接着剤が望ましい。
次に、図6のX−X’断面を模式的に図8に示す。図8に示すように、レジン封止体9の下面9b部には、ダイアタッチフィルム3a、複数のメタル端子5があり、ダイアタッチフィルム3a上には、下側の半導体チップ2a(第1の半導体チップ)がある(たとえば、GaAs系の化合物半導体チップであり、寸法は、たとえば、0.8ミリメートル角、厚さ0.1ミリメートル程度)。下側の半導体チップ2aの表側主面2aa(第1の表側主面)には、厚膜ダイアタッチフィルム3b(第1の接着剤層)を介して、上側の半導体チップ2b(第2の半導体チップ)が、その裏側主面2bb(第2の裏側主面)がダイアタッチフィルム3bに接するように、搭載されている。上側の半導体チップ2b(たとえば、GaAs系の化合物半導体チップであり、寸法は、たとえば、0.4ミリメートル角、厚さ0.1ミリメートル程度)の表側主面2ba(第2の表側主面)上には、たとえば金ボンディングパッド等の複数のボンディングパッド8(図9)が設けられており、これらのボンディングパッド8は、メタル端子5との間で、金スタッドバンプ7等を介して、ボンディングワイヤ6(例えば、径が20マイクロメートル程度の金ボンディングワイヤ)によって、逆方向ボンディングされている。すなわち、図9から図11に示すように、メタル端子5側が、ボールボンディング部6b(第1ボンディング部)となっており、ボンディングパッド8側が、ウエッジボンディング部6w(第2ボンディング部)となっている。
同様に、下側の半導体チップ2aの表側主面2aaにも、たとえば金ボンディングパッド等の複数のボンディングパッド8(図10)が設けられており、これらのボンディングパッド8は、金スタッドバンプ7等を介して、ボンディングワイヤ6(例えば、径WDが20マイクロメートル程度の金ボンディングワイヤ)によって、メタル端子5との間で逆方向ボンディングされている。ここで、図10におけるボンディングワイヤ6の上下のスペースの典型的な距離を例示すると、水平部ワイヤ下面高さWH(スタッドバンプ高さ)は、たとえば20マイクロメートル程度、下側チップのワイヤの側面上端と上側チップの下面との間隔WCは、20マイクロメートル程度である。また、上側の半導体チップのDAF厚さT2(上下チップ間間隔または第1の接着剤層の厚さ)は、たとえば60マイクロメートル程度である。一方、図8に示す通常厚さのダイアタッチフィルム3a(第2の接着剤層)の厚さ、すなわち、第2の接着剤層の厚さT1は、たとえば30マイクロメートル程度である。ここで、上側の半導体チップのDAF厚さT2(上下チップ間間隔または第1の接着剤層の厚さ)は、第2の接着剤層の厚さT1と同様の厚さでもよいが、第2の接着剤層の厚さT1よりも厚くすることによって、上側の半導体チップ2b(第2の半導体チップ)の表側主面2ba(第2の表側主面)を水平に保つことができ、上側の半導体チップ2bのワイヤボンディングをスムースに実行できる等のメリットがある。DAF厚さT2の好適な厚さの範囲は、下限はスタッドバンプおよびワイヤの径から決まり、ほぼ40マイクロメートル程度であり、上限はダイシング等におけるブレードの寿命等で決まり、ほぼ100マイクロメートル程度である。
次に、図1で説明したアンテナスイッチモジュールRFMを構成する各半導体チップの役割等を説明する。図2に第1の半導体チップ2aの模式的内部構造と外部パッド(ボンディングパッド)の役割を示す。図2に示すように、半導体チップ2a内には、アンテナスイッチSW1が設けられており、アンテナ端子Aaとの接続を低帯域入力端子Ia1、低帯域出力端子Oa1、高帯域入力端子Ia2、高帯域出力端子Oa2のいずれかから選択する構造となっており、その駆動はアンテナスイッチ制御端子Vacを介して行われる。端子としては、これらのほかに、電源端子Vadおよびグランド端子Gaがある。
ここで、アンテナ端子Aa、低帯域入力端子Ia1、低帯域出力端子Oa1、高帯域入力端子Ia2、高帯域出力端子Oa等は、他の端子とは取り扱う信号の性質が異なるので、「高周波信号用端子」または「高周波信号用ボンディングパッド」(あるいは、単に「信号用端子」または「信号用ボンディングパッド」)という。また、特にアンテナを経由する信号であることを示すときは、「アンテナ経由高周波信号用端子」または「アンテナ経由高周波信号用ボンディングパッド」(あるいは、単に「アンテナ経由信号用端子」または「アンテナ経由信号用ボンディングパッド」)という(以下の対応するアンテナスイッチモジュールSWMの端子について同じ)。
同様に、図3に示すように、半導体チップ2b内には、アンテナスイッチSW2が設けられており、アンテナ端子Abとの接続を低帯域入力端子Ib1、低帯域出力端子Ob1のいずれかから選択する構造となっており、その駆動はアンテナスイッチ制御端子Vbcを介して行われる。端子としては、これらのほかに、電源端子Vbdおよびグランド端子Gbがある。
ここで、先に説明したように、アンテナ端子Ab、低帯域入力端子Ib1、低帯域出力端子Ob1等は、他の端子とは取り扱う信号の性質が異なるので、「高周波信号用端子」または「高周波信号用ボンディングパッド」(あるいは、単に「信号用端子」または「信号用ボンディングパッド」)という。また、特にアンテナを経由する信号であることを示すときは、「アンテナ経由高周波信号用端子」または「アンテナ経由高周波信号用ボンディングパッド」(あるいは、単に「アンテナ経由信号用端子」または「アンテナ経由信号用ボンディングパッド」)という(以下の対応するアンテナスイッチモジュールSWMの端子について同じ)。
次に、図4、図5及び図8により、平面的なボンディングパッド−外部端子間のボンディングワイヤ接続関係を説明する。図4に示すように、図2及び図3の端子に対応する複数の外部端子5は、アンテナ端子Aa、アンテナ端子Ab、低帯域入力端子Ia1、低帯域入力端子Ib1、低帯域出力端子Oa1、低帯域出力端子Ob1、高帯域入力端子Ia2、高帯域出力端子Oa2等の高周波信号用メタル端子5(信号用メタル端子またはアンテナ経由高周波信号用メタル端子)と、アンテナスイッチ制御端子Vac、アンテナスイッチ制御端子Vbc、電源端子Vad、電源端子Vbd、グランド端子Ga、グランド端子Gb等のそれ以外のメタル端子5から構成されている。ここで、たとえば、下側の半導体チップ2a(第1の半導体チップ)の第1の辺11にそって設けられた第1の高周波信号用ボンディングパッド群14に注目すると、第1の高周波信号用ボンディングパッド8aは、これに最も近接する第1の高周波信号用メタル端子5aには接続されず、より遠い第2の高周波信号用メタル端子5bと第2のボンディングワイヤ6yにより接続されている。
一方、図5に示すように、上側の半導体チップ2b(第2の半導体チップ)は、その第2の辺12が、下側の半導体チップ2a(第1の半導体チップ)の第1の辺11に沿って近接するように偏心して搭載されており、上側の半導体チップ2b上の前記第2の辺12に沿って設けられた第2の高周波信号用ボンディングパッド群15の内、第2の高周波信号用ボンディングパッド8bに着目すると、この第2の高周波信号用ボンディングパッド8bは、このパッドに最も近接する第1の高周波信号用メタル端子5aと第1のボンディングワイヤ6xにより相互接続されている。ここで、これらのワイヤの好適なワイヤ長は、この例では、たとえば、0.6ミリメートル程度である。
すなわち、図8(図4及び図5を参照)に示すように、メタル端子5(外部端子)は、メタル端子の上面の高さ範囲を表す矢印LSで示すように、下側の半導体チップ2a(第1の半導体チップ)の表側主面2aa(第1の表側主面)、又は、これを含む平面に関して、その裏側主面2ab(第1の裏側主面)側に配置されているので、メタル端子5(外部端子)の上面は、下側の半導体チップ2aの表側主面2aaよりも低い位置になっている。これは、半導体チップ2aの厚さがメタル端子5の厚さよりも大きいためである。また、半導体チップ2aはダイアタッチフィルム(接着層)3a上に配置されているため、このダイアタッチフィルム3aの下面(図8でいう下側の面)から半導体チップ2aの表側主面2aa(第1の表側主面)までの距離(全高)は、メタル端子5の下面(図8でいう下側の面)から上面(図8でいう上側の面)までの距離(全高)よりも大きいためである。上側の半導体チップ2b(第2の半導体チップ)の表側主面2ba(第2の表側主面)は、下側の半導体チップ2aの表側主面2aaよりも、更に高い位置にあるので、同一の平面的位置にあるメタル端子5との接続を考えると、上側の半導体チップ2bとの相互接続の方が、ワイヤ長が長くなる傾向にある。従って、図4に示すように、高周波信号用ボンディングパッドに関する限り、下側の半導体チップ2aに於いては、敢えて、最も近接したメタル端子5を避けて、相互接続を取り、上側の半導体チップ2bとの相互接続に関しては、できるだけ、最も近接したメタル端子5と接続するようにしている。
なお、本実施の形態では、図5に示すように、上側の半導体チップ2bの表側主面2baに形成された複数のボンディングパッドのうち、高周波信号用のボンディングパッドは、第2の辺12側にしか配置されていない。すなわち、この第2の辺と対向する辺には、高周波信号用のボンディングパッドは配置されていない。そのため、図5でいう右辺側に配置された複数のメタル端子5の数個(ここでは、2つ)には、上側の半導体チップ2bと電気的に接続されるボンディングワイヤが接続されない。そのため、下側の半導体チップ2aの表側主面2aaに形成された複数の高周波信号用のボンディングパッドのうち、半導体チップ2aの右辺側(図5でいう向かって右側の辺)に配置された高周波信号用のボンディングパッドは、このボンディングパッドに最も近接するメタル端子5とボンディングワイヤを介して電気的に接続することが可能である。しかしながら、この場合、形成されるボンディングワイヤの長さが最も短くなる。言い換えると、上段の半導体チップ2bの高周波信号用のボンディングパッドと電気的に接続されるボンディングワイヤ6xの長さよりも短くなってしまう。本実施の形態では、半導体チップ2aの右辺側(図5でいう向かって右側の辺)に配置された高周波信号用のボンディングパッドが扱う周波数帯域は、上段の半導体チップ2bの高周波信号用のボンディングパッドが扱う周波数帯域と大きく異なるため、ワイヤ長を合わせていないが、それぞれのボンディングパッドが扱う周波数帯域が近い場合には、インピーダンスのバランスを保持することが好ましい場合がある。そこで、本実施の形態の変形例として、下側の半導体チップ2aの表側主面2aaに形成された複数の高周波信号用のボンディングパッドのうち、半導体チップ2aの右辺側(図5でいう向かって右側の辺)に配置された高周波信号用のボンディングパッドを、下側の半導体チップ2aのうち、図5における左辺側に位置する高周波信号用のボンディングワイヤのように、このボンディングパッドに最も近接するメタル端子5よりも遠くに位置するメタル端子5と、電気的に接続してもよい。
3.本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法の説明(主に図12から図26)
このセクションでは、セクション2で説明したアンテナスイッチモジュールに関する製造方法の一例を模式的に説明する。この例は、セクション4又は5で説明する各種の変形例にも、ほぼそのまま適用できるので、以下重複説明は原則として省略する。
図12は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するためのプロセスブロックフロー図である。図13は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中のウエハ断面図(ウエハ準備工程)である。図14は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中のウエハ断面図(バックグラインディング工程)である。図15は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中のウエハ断面図(DAF貼り付け工程)である。図16は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中のウエハ等の斜視図(ウエハダイシング工程)である。図17は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための図16に対応する製造工程途中のウエハ断面図(ウエハダイシング工程)である。図18は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の半導体チップ等の断面図(下側半導体チップのダイボンディング工程)である。図19は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の半導体チップ等の断面図(下側半導体チップのワイヤボンディング工程)である。図20は図19のウエッジボンディング周辺切り出し部R4の拡大断面図である。図21は図19のボールボンディング周辺切り出し部R5の拡大断面図である。図22は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の半導体チップ等の断面図(上側半導体チップのダイボンディング工程)である。図23は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の半導体チップ等の断面図(上側半導体チップのワイヤボンディング工程)である。図24は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の半導体チップ等の断面図(樹脂封止工程)である図25は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の樹脂封止体等の断面図(金属ベースシート剥離工程)である。図26は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明するための製造工程途中の樹脂封止体等の断面図(パッケージダイシング工程)である。これらに基づいて、本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの製造方法を説明する。
先ず、図13に示すように、ウエハ工程をほぼ完了したGaAsウエハ1等を準備する。このウエハ1の表側主面1a(第1の主面)、すなわち裏側主面1b(第2の主面)と反対の面には、アンテナスイッチ等のデバイスが形成されている。なお、通常、下側の半導体チップ2aと上側の半導体チップ2bは、別々のウエハ(上側チップ用ウエハ1yおよび下側チップ用ウエハ1x)から取得するので、論理的には、2枚のウエハを準備する必要がある。しかし、たとえば、同一サイズの半導体チップ等で、同一のウエハ上に作製する場合は、単一のウエハを準備するだけでもよい。
次に、図14に示すように、ウエハ1(1x、1y)の表側主面1aにBG(Back Grinding)テープ33を貼り付けた状態で、裏面研削工程51a、51bを実行する。
次に、図15に示すように、下側チップ用ウエハ1xおよび上側チップ用ウエハ1yの裏面1bに、通常厚さ(たとえば30マイクロメートル程度)のダイアタッチフィルム3a(第2の接着剤層)および厚膜(たとえば60マイクロメートル程度)のダイアタッチフィルム3b(第1の接着剤層)をそれぞれ貼り付ける(図12の通常DAF貼り付け工程52a、厚膜DAF貼り付け工程52b)。
次に、図16及び図17に示すように、下側チップ用ウエハ1xおよび上側チップ用ウエハ1yの裏面1bを、それぞれダイシングテープ32を介して、ダイシングフレーム31に固定する。続いて、その状態で、XY方向(直交する方向)に回転ブレード等により、ダイシング溝34(ダイシングライン)を形成することにより、下側チップ用ウエハ1xおよび上側チップ用ウエハ1yをそれぞれ個別の下側の半導体チップ2a(第1の半導体チップ)および上側の半導体チップ2b(第2の半導体チップ)に分離する(図12のウエハダイシング工程53a、53b)。
次に、図18に示すように、たとえば、ステンレス等の薄板で構成された金属ベースシート4(たとえば、厚さ0.15ミリメートル程度)上に、電気メッキ等により、複数のメタル端子5(外部端子)を形成する。すなわち、洗浄したステンレススチール板4の上面に、たとえば50マイクロメートル程度のレジストフィルムを貼り付け、フォトリソグラフィの手法により外部端子に対応する開口パターンを形成する。続けて、この開口に電気メッキによって、0.3マイクロメートル程度の金メッキ層を形成する(他に錫、半田、パラジウム等がある)。金メッキ液としては、たとえば亜硫酸金等を含む非シアン系金メッキ液が環境面からして好適であるが、シアン系金メッキ液でもよい。更に、その上に電気メッキによって、60マイクロメートル程度のニッケル層を形成する。ニッケル・メッキ液としてはスルファミン酸ニッケル系のものが電鋳プロセス上好適であるが、その他の常用のニッケル・メッキ液でもよい。最後に、電気メッキによって、たとえば5マイクロメートル程度の銀層を形成する(金層でもよい。ただし、若干貴い)。銀メッキ液としては、たとえばシアン系銀メッキ液等がある。その後、レジストフィルムを除去して、メタル端子5を有する構造体を得る。なお、この金メッキ層(実装用金属膜)および銀メッキ層(ワイヤ・ボンディング用金属膜)は必須ではない。
続いて、ダイシングテープ32上の個々に分離された下側の半導体チップ2aをピックアップして、金属ベースシート4上にダイアタッチフィルム3aを介して、表側主面2aa(第1の表側主面)が上を向くようにダイボンディングする(図12の下側の半導体チップに対応するダイボンディング工程54a)。なお、ダイボンディング温度は、たとえば、摂氏80度程度である。
続いて、ダイアタッチフィルム3aのキュアを進行させるためのベーク処理(たとえば摂氏160度程度)を実行する(図12の下側の半導体チップに対応するダイボンディング後ベーク工程55a)。
次に、図19に示すように、下側の半導体チップ2aの表側主面2aa上のボンディングパッド8(図20)とメタル端子5の間を金ワイヤ等のボンディングワイヤ6を用いて、逆ボンディング方式でワイヤボンディング工程(図12の下側の半導体チップに対応するワイヤボンディング工程56a)を実行する。すなわち、図20に示すように、ボンディングパッド8側が、ウエッジボンディング部6w(ボンディングワイヤの第2ボンディング部)となっており、図21に示すように、メタル端子5側がボールボンディング部6b(ボンディングワイヤの第1ボンディング部)となっている。
次に、図22に示すように、ダイシングテープ32上(図16又は図17)の個々に分離された上側の半導体チップ2bをピックアップして、下側の半導体チップ2aの表側主面2aa上にダイアタッチフィルム3bを介して、表側主面2ba(第2の表側主面)が上を向くようにダイボンディングする(図12の上側の半導体チップに対応するダイボンディング工程54b)。なお、ダイボンディング温度は、たとえば、摂氏80度程度である。
続いて、ダイアタッチフィルム3bのキュアを進行させるためのベーク処理(たとえば摂氏160度程度)を実行する(図12の上側の半導体チップに対応するダイボンディング後ベーク工程55b)。
次に、図23に示すように、上側の半導体チップ2bの表側主面2ba上のボンディングパッド8(図9)とメタル端子5の間を金ワイヤ等のボンディングワイヤ6を用いて、逆ボンディング方式でワイヤボンディング工程(図12の下側の半導体チップに対応するワイヤボンディング工程56b)を実行する。すなわち、図20に示すように、ボンディングパッド8側が、ウエッジボンディング部6w(ボンディングワイヤの第2ボンディング部)となっており、図21に示すように、メタル端子5側がボールボンディング部6b(ボンディングワイヤの第1ボンディング部)となっている。
次に、図24に示すように、金属ベースシート4(ステンレスシート)上に集積された半導体チップ2a,2b、メタル端子5、ワイヤ6等からなるチップ−端子集合体をモールド金型のキャビティ等にセットして、たとえばエポキシ系樹脂等を用いて、たとえばトランスファモールド(圧縮モールドでも良い)等により、金属ベースシート4の上面部分を封止して、レジン封止体9を形成する(図12のモールド工程57)。
続いて、封止レジン部材の最終硬化のためのポストモールドベーク58(図12)をたとえばバッチプロセス等により実行する。好適なベーク条件としては、摂氏170から180度(たとえば175度)の範囲で、数時間程度(たとえば5時間程度)を例示することができる。
次に、図25に示すように、レジン封止体9の裏面9bの金属ベースシート4を剥離する(図12の金属板剥離工程)。
次に、図26に示すように、たとえば、回転ブレード等により、ダイシング溝34を形成することにより、レジン封止体9を個々のパッケージ10に分離する(図12のパッケージダイシング工程60)。
4.本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュール構造の変形例(同一チップサイズの積層)の説明(主に図27から図33)
このセクションで説明する例は、セクション1および2で説明したアンテナスイッチモジュールの変形例である。ここでは、セクション1および2と異なる部分のみを説明する。
図27は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュール構造の変形例(同一チップサイズの積層)を説明するための携帯電話端末の回路構成図である。図28は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュール構造の前記変形例(図27)を構成する上側の半導体チップの概略回路構成図である。図29は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの前記変形例(図27)における下側の半導体チップの各ボンディングパッドとアンテナスイッチモジュールの外部端子との間の接続関係を示すアンテナスイッチモジュールの上面図(見やすいように上側のチップ等を取り除いている)である。図30は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの前記変形例(図27)における、主に上側の半導体チップの各ボンディングパッドとアンテナスイッチモジュールの外部端子との間の接続関係を示すアンテナスイッチモジュールの上面図(見やすいように上部の封止樹脂等を取り除いている)である。図31は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールの前記変形例(図27)に対応するアンテナスイッチモジュール全体の模式的断面図(基本形態における図8に対応する)である。図32は図31のウエッジボンディング周辺切り出し部R2の拡大断面図である。図33は図30のアンテナスイッチモジュール局所切り出し領域R6の拡大上面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュール構造の変形例(同一チップサイズの積層)を説明する。
図27に示すように、セクション1および2で説明したアンテナスイッチモジュールとの相違は、上側の半導体チップ2b(第2の半導体チップ)が、単一周波数帯域のみでなく、複数の周波数帯域をカバーしている点である。従って、異なっている上側の半導体チップ2bの各ボンディングパッドの役割を図28(図3に対応)に基づいて説明する。
なお、具体的に例示するとすれば、たとえば第1の半導体チップ2aは、800MHzから1GHz等の低周波数帯域、および1.7GHzから2.2GHz等の高周波数帯域のDCS(Digital Cellular System)およびPCN(Personal Communication Services)等の移動体通信プロトコルをカバーしており、第2の半導体チップ2bは、800MHzから1GHz等の低周波数帯域、および1.7GHzから2.2GHz等の高周波数帯域等のGSM(Global System for Mobile Communication)等の移動体通信プロトコルをカバーしている。
図28に示すように、半導体チップ2b(たとえば、GaAs系の化合物半導体チップであり、寸法は、たとえば、0.8ミリメートル角、厚さ0.1ミリメートル程度)内には、アンテナスイッチSW2が設けられており、アンテナ端子Abとの接続を低帯域入力端子Ib1、低帯域出力端子Ob1、高帯域入力端子Ib2、高帯域出力端子Ob2のいずれかから選択する構造となっており、その駆動はアンテナスイッチ制御端子Vbcを介して行われる。端子としては、これらのほかに、電源端子Vbdおよびグランド端子Gbがある。
ここで、先に説明したように、アンテナ端子Ab、低帯域入力端子Ib1、低帯域出力端子Ob1、高帯域入力端子Ib2、高帯域出力端子Ob2等は、他の端子とは取り扱う信号の性質が異なるので、「高周波信号用端子」または「高周波信号用ボンディングパッド」(あるいは、単に「信号用端子」または「信号用ボンディングパッド」)という。また、特にアンテナを経由する信号であることを示すときは、「アンテナ経由高周波信号用端子」または「アンテナ経由高周波信号用ボンディングパッド」(あるいは、単に「アンテナ経由信号用端子」または「アンテナ経由信号用ボンディングパッド」)という(以下の対応するアンテナスイッチモジュールSWMの端子について同じ)。
次に、図29から図31により、平面的なボンディングパッド−外部端子間のボンディングワイヤ接続関係を説明する。図29に示すように、図2及び図28の端子に対応する複数の外部端子5は、アンテナ端子Aa、アンテナ端子Ab、低帯域入力端子Ia1、低帯域入力端子Ib1、低帯域出力端子Oa1、低帯域出力端子Ob1、高帯域入力端子Ia2、高帯域出力端子Oa2、高帯域入力端子Ib2、高帯域出力端子Ob2等の高周波信号用メタル端子5(信号用メタル端子またはアンテナ経由高周波信号用メタル端子)と、アンテナスイッチ制御端子Vac、アンテナスイッチ制御端子Vbc、電源端子Vad、電源端子Vbd、グランド端子Ga、グランド端子Gb等のそれ以外のメタル端子5から構成されている。ここで、たとえば、下側の半導体チップ2a(第1の半導体チップ)の第1の辺11にそって設けられた第1の高周波信号用ボンディングパッド群14に注目すると、第1の高周波信号用ボンディングパッド8aは、これに最も近接する第1の高周波信号用メタル端子5aには接続されず、より遠い第2の高周波信号用メタル端子5bと第2のボンディングワイヤ6yにより接続されている。
一方、図30に示すように、上側の半導体チップ2b(第2の半導体チップ)は、その第2の辺12が、下側の半導体チップ2a(第1の半導体チップ)とほぼ同じ大きさで、且つ、ほぼ同じ平面的形状をしており、半導体チップ2aの第1の辺11にほぼ一致するように搭載されており、上側の半導体チップ2b上の前記第2の辺12に沿って設けられた第2の高周波信号用ボンディングパッド群15の内、第2の高周波信号用ボンディングパッド8bに着目すると、この第2の高周波信号用ボンディングパッド8bは、このパッドに最も近接する第1の高周波信号用メタル端子5aと第1のボンディングワイヤ6xにより相互接続されている。ここで、これらのワイヤの好適なワイヤ長は、この例では、たとえば、0.6ミリメートル程度である。
すなわち、図31(図29及び図30を参照)に示すように、メタル端子5(外部端子)は、メタル端子の上面の高さ範囲を表す矢印LSで示すように、下側の半導体チップ2a(第1の半導体チップ)の表側主面2aa(第1の表側主面)又は、これを含む平面に関して、その裏側主面2ab(第1の裏側主面)側に配置されているので、メタル端子5(外部端子)の上面は、下側の半導体チップ2aの表側主面2aaよりも低い位置になっている。上側の半導体チップ2b(第2の半導体チップ)の表側主面2ba(第2の表側主面)は、下側の半導体チップ2aの表側主面2aaよりも、更に高い位置にあるので、同一の平面的位置にあるメタル端子5との接続を考えると、上側の半導体チップ2bとの相互接続の方が、ワイヤ長が長くなる傾向にある。従って、図29に示すように、高周波信号用ボンディングパッドに関する限り、下側の半導体チップ2aに於いては、敢えて、最も近接したメタル端子5を避けて、相互接続を取り、上側の半導体チップ2bとの相互接続に関しては、できるだけ、最も近接したメタル端子5と接続するようにしている。
なお、図32に示すように、図9から図11と同様に、ワイヤ6は、逆ボンディング方式によって、各ボンディングパッド8と各メタル端子5(外部端子)間に相互接続されている。この場合は、必然的に、下側の半導体チップ2a(第1の半導体チップ)の表側主面2aa(第1の表側主面)とメタル端子5(外部端子)間を結ぶボンディングワイヤ6の一部は、ダイアタッチフィルム3b(第1の接着剤層)に埋め込まれることになる。
なお、この例のように、上下の半導体チップが平面形状的に、ほぼ合同で且つ両方の各辺が一致するように搭載される場合には、チップ厚さの関係で、十分に両ワイヤの長さをそろえることができない場合がある。すなわち、普通に接続すると、第1のボンディングワイヤ6xが長くなりすぎる場合である。そのような場合には、図33に示すように、各メタル端子5(外部端子)の上面を、そこに接続されるワイヤ6の延長方向に垂直な平面とメタル端子5の上面との交線C1,C2(ワイヤに直交するパッドの中心線)を境に、相互接続されるボンディングパッド8に近い側と遠い側に2分割して、第1のボンディングワイヤ6xをボンディングパッド8bに近い側にボンディングし、第2のボンディングワイヤ6yを第1の高周波信号用ボンディングパッド8aから遠い側にボンディングするようにすれば良い。
5.本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールにおけるチップ配置の変形例等の説明(主に図34および図35)
このセクションで説明する変形例は、セクション2の図8に対応し、上側の半導体チップ2bと下側の半導体チップ2aの表側主面2aa上のボンディングパッド8(または、その上のスタッドバンプ7)、すなわち、ボンディングワイヤのウエッジボンディング部6w(ボンディングワイヤの第2ボンディング部)との相互関係に関するものである。なお、以下の各図に於いて、ボンディングパッドと外部端子との接続関係は、上下チップの中心一等の関係を除き、ほぼ一致しているので、ここでは説明を繰り返さない。
また、以下の各図のように、上下のチップの機能的に対応する高周波信号用ボンディングパッド同士は、基本的に空間的に近接している。ただし、相互に近接することは必須ではない。
図34は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールにおけるチップ配置の変形例1(上側チップが下側チップのワイヤにオーバラップしない場合)を示す基本形態の図8に対応する模式的断面図である。図35は本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールにおけるチップ配置の変形例2(上側チップが下側チップのボンディングパッドの一部にオーバラップする場合)を示す基本形態の図8に対応する模式的断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の一例であるアンテナスイッチモジュールにおけるチップ配置の変形例等を説明する。
図8の例では、上側の半導体チップ2bは偏心して、配置されており、下側の半導体チップ2aの表側主面2aa上の一部のボンディングパッド8をその下面のダイアタッチフィルム3b(第1の接着剤層)がほぼ完全に被覆している。言い換えれば、下側の半導体チップ2aの表側主面2aa上の一部のボンディングパッド8に、平面的に上側の半導体チップ2bがオーバラップしている。
これに対して、図34の例では、上側の半導体チップ2bは偏心しておらず(偏心させても良い)、下側の半導体チップ2aの表側主面2aa上のいずれのボンディングパッド8とも平面的にオーバラップしていない。なお、本変形例では、上側の半導体チップ2bの表面側主面2ba(あるいは、裏面側主面2bb)における中央部が、下側の半導体チップ2aの表面側主面2aa(あるいは、裏面側主面2ab)における中央部と平面的に重なるように、上側の半導体チップ2bを下側の半導体チップ2a上に配置(搭載、積層)している。
一方、図35の例では、上側の半導体チップ2bは偏心していないが(偏心させても良い)、下側の半導体チップ2aの表側主面2aa上の少なくとも一部のボンディングパッド8と平面的にオーバラップしている。これら図34および図35の例においても、図4、図5、図29、図30、および図33で適用したようなボンディング方式が適用できる。
6.前記実施の形態等に対する考察並びに補足的説明
このセクションでは、本願発明、先の実施の形態、変形例等に関する一般的な考察並びに補足的説明を行う。
各実施の形態および変形例では、相互に近接して上下に積層配置された複数チップ上の相互にワイヤ長をそろえるべきワイヤボンディングパッドと、これらと対応する外部端子の配置に関する改良に対応している。すなわち、上側のチップのワイヤボンディングパッドと接続すべき外部端子の位置関係を優先的に最も近接する配置とし、それと対となる下側のチップのワイヤボンディングパッドと接続すべき外部端子の位置関係をあえて離れた位置とすることにより、両方のワイヤ長をほぼ同一にしている。
これは、たとえば、携帯電話等の移動体通信における携帯端末におけるアンテナスイッチモジュールにおいては、取り扱う信号の波長がワイヤ長と同程度になるため、たとえば、同一の帯域を担当する同一の機能(例えば出力端子)を有するワイヤボンディングパッドの対は、ほぼ同一のワイヤ長にする必要があるからである。
なお、このようなワイヤ長をあるボンディングパッド群の間で、そろえる必要は、前記の例に限らず、種々の理由により必要となることはいうまでもない。
7.サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、本願発明を主にノンリード型パッケージを例に取り具体的に説明したが、本願発明はそれに限定されるものではなく、その他のパッケージにも適用できることは言うまでもない。
また、前記実施の形態では、本願発明を主に高周波アンテナモジュール(マルチチップモジュール)を例にとり具体的に説明したが、本願発明はそれに限定されるものではなく、他の用途のマルチチップモジュール等にも適用できることは言うまでもない。更に、搭載チップの組み合わせは、シリコン系半導体チップおよびGaAs(またはAlGaAs)系半導体チップ(化合物系半導体チップ)の組み合わせに限らず、シリコン系チップ同士の組み合わせでも、シリコン系チップと他の化合物系半導体チップとの組み合わせでも良い。
なお、前記実施の形態では、本願発明の製造プロセスをMAP(Mold Array Package)プロセスを例に具体的に説明したが、本願発明はそれに限定されるものではなく、個別封止型のパッケージングプロセスにも適用できることは言うまでもない。
1 ウエハ(GaAsウエハ)
1a ウエハの表側主面(第1の主面)
1b ウエハの裏側主面(第2の主面)
1x 下側チップ用ウエハ
1y 上側チップ用ウエハ
2 半導体チップ又はチップ領域(GaAsチップ)
2a 下側の半導体チップ(第1の半導体チップ)
2aa 下側の半導体チップの表側主面(第1の表側主面)
2ab 下側の半導体チップの裏側主面(第1の裏側主面)
2b 上側の半導体チップ(第2の半導体チップ)
2ba 上側の半導体チップの表側主面(第2の表側主面)
2bb 上側の半導体チップの裏側主面(第2の裏側主面)
3 接着剤層すなわちダイアタッチフィルム(DAF)
3a 通常厚さのダイアタッチフィルム3a(第2の接着剤層)
3b 厚膜ダイアタッチフィルム(第1の接着剤層)
4 金属ベースシート(ステンレスシート)
5 メタル端子(外部端子)
5a 第1の高周波信号用メタル端子
5b 第2の高周波信号用メタル端子
6 ボンディングワイヤ
6b ボンディングワイヤのボールボンディング部(ボンディングワイヤの第1ボンディング部)
6w ボンディングワイヤのウエッジボンディング部(ボンディングワイヤの第2ボンディング部)
6x 第1のボンディングワイヤ
6y 第2のボンディングワイヤ
7 スタッドバンプ
8 ボンディングパッド(金ボンディングパッド)
8a 第1の高周波信号用ボンディングパッド
8b 第2の高周波信号用ボンディングパッド
9 レジン封止体または封止レジン部材
9a レジン封止体または半導体パッケージの上面
9b レジン封止体または半導体パッケージの下面
10 半導体パッケージ
11 第1の辺
12 第2の辺
14 第1の高周波信号用ボンディングパッド群
15 第2の高周波信号用ボンディングパッド群
31 ダイシングフレーム
32 ダイシングテープ
33 BGテープ
34 ダイシング溝(ダイシングライン)
51a 下側の半導体チップに対応するウエハの裏面研削工程
51b 上側の半導体チップに対応するウエハの裏面研削工程
52a 下側の半導体チップに対応する通常DAF貼り付け工程
52b 上側の半導体チップに対応する厚膜DAF貼り付け工程
53a 下側の半導体チップに対応するウエハダイシング工程
53b 上側の半導体チップに対応するウエハダイシング工程
54a 下側の半導体チップに対応するダイボンディング工程
54b 上側の半導体チップに対応するダイボンディング工程
55a 下側の半導体チップに対応するダイボンディング後ベーク工程
55b 上側の半導体チップに対応するダイボンディング後ベーク工程
56a 下側の半導体チップに対応するワイヤボンディング工程
56b 上側の半導体チップに対応するワイヤボンディング工程
57 モールド工程
58 ポストモールドベーク工程
59 金属板剥離工程
60 パッケージダイシング工程
Aa 下側の半導体チップのアンテナ端子(または対応するボンディングパッド)
Ab 上側の半導体チップのアンテナ端子(または対応するボンディングパッド)
ANT アンテナ
BB ベースバンド回路
C1,C2 ワイヤに直交するパッドの中心線
Ia1 下側の半導体チップの低帯域入力端子(または対応するボンディングパッド)
Ia2 下側の半導体チップの高帯域入力端子(または対応するボンディングパッド)
Ib1 上側の半導体チップの低帯域入力端子(または対応するボンディングパッド)
Ib2 上側の半導体チップの高帯域入力端子(または対応するボンディングパッド)
IF インターフェース回路
Ga 下側の半導体チップのグランド端子(または対応するボンディングパッド)
Gb 上側の半導体チップのグランド端子(または対応するボンディングパッド)
MP マイクロフォン
LCD 液晶ディスプレイ&入力キー等
LS メタル端子の上面の高さ範囲を表す矢印
Oa1 下側の半導体チップの低帯域出力端子(または対応するボンディングパッド)
Oa2 下側の半導体チップの高帯域出力端子(または対応するボンディングパッド)
Ob1 上側の半導体チップの低帯域出力端子(または対応するボンディングパッド)
Ob2 上側の半導体チップの高帯域出力端子(または対応するボンディングパッド)
R1 ウエッジボンディング周辺切り出し部
R2 ウエッジボンディング周辺切り出し部
R3 ボールボンディング周辺切り出し部
R4 ウエッジボンディング周辺切り出し部
R5 ボールボンディング周辺切り出し部
R6 アンテナスイッチモジュール局所切り出し領域
RFIC 高周波信号処理チップ
RFM 高周波モジュール
SP スピーカまたはイヤホーン
SW1 下側の半導体チップ内のアンテナスイッチ
SW2 上側の半導体チップ内のアンテナスイッチ
SWM アンテナスイッチモジュール
T1 下側の半導体チップのDAF厚さ(第2の接着剤層の厚さ)
T2 上側の半導体チップのDAF厚さ(上下チップ間間隔または第1の接着剤層の厚さ)
Vac 下側の半導体チップのアンテナスイッチ制御端子(または対応するボンディングパッド)
Vad 下側の半導体チップの電源端子(または対応するボンディングパッド)
Vbc 上側の半導体チップのアンテナスイッチ制御端子(または対応するボンディングパッド)
Vbd 上側の半導体チップの電源端子(または対応するボンディングパッド)
WC 下側チップのワイヤの側面上端と上側チップの下面との間隔
WD ワイヤ直径
WH 水平部ワイヤ下面高さ(スタッドバンプ高さ)

Claims (20)

  1. 以下を含む半導体装置:
    (a)第1の表側主面および第1の裏側主面を有し、矩形形状の第1の半導体チップ;
    (b)前記第1の半導体チップの前記第1の表側主面上に搭載され、第2の表側主面および第2の裏側主面を有し、矩形形状の第2の半導体チップ;
    (c)前記第1の半導体チップの前記第1の表側主面上に設けられた第1の高周波信号用ボンディングパッド;
    (d)前記第2の半導体チップの前記第2の表側主面上に、前記第1の高周波信号用ボンディングパッドに近接するように設けられた第2の高周波信号用ボンディングパッド;
    (e)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に、前記第1の半導体チップの第1の辺に沿って設けられた第1の高周波信号用外部端子;
    (f)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に設けられた第2の高周波信号用外部端子、
    ここで、前記第1の高周波信号用外部端子は、前記第2の高周波信号用外部端子と比較して、前記第1の高周波信号用ボンディングパッドにより近接しており、前記半導体装置は、更に以下を含む:
    (g)前記第2の高周波信号用ボンディングパッドと前記第1の高周波信号用外部端子とを相互接続する第1のボンディングワイヤ;
    (h)前記第1の高周波信号用ボンディングパッドと前記第2の高周波信号用外部端子とを相互接続する第2のボンディングワイヤ。
  2. 前記1項の半導体装置において、前記第2の半導体チップは、前記第1の半導体チップ上であって、平面的に前記第1の表側主面の内部に、第1の接着剤層を介して搭載され、前記第2のボンディングワイヤの一部分は、前記第1の接着剤層内にある。
  3. 前記2項の半導体装置において、更に以下を含む:
    (i)前記第1の辺に沿って前記第1の表側主面上に設けられた前記第1の高周波信号用ボンディングパッドを含む第1の高周波信号用ボンディングパッド群;
    (j)前記第1の辺に沿った前記第2の半導体チップの第2の辺に沿って、前記第2の表側主面上に設けられ、前記第2の高周波信号用ボンディングパッドを含む第2の高周波信号用ボンディングパッド群。
  4. 前記3項の半導体装置において、前記第2の半導体チップは、前記第2の辺が前記第1の辺に近接するように、偏心されて搭載されている。
  5. 前記4項の半導体装置において、更に以下を含む:
    (k)前記第1の半導体チップの一つの辺の近傍であって前記第1の表側主面上に設けられた第1の接地用ボンディングパッド;
    (l)前記一つの辺に沿った前記第2の半導体チップの他の一つの辺の近傍であって前記第2の表側主面上に設けられた第2の接地用ボンディングパッド。
  6. 前記5項の半導体装置において、前記第2の高周波信号用ボンディングパッドと前記第1のボンディングワイヤ、および、前記第1の高周波信号用ボンディングパッドと前記第2のボンディングワイヤは、それぞれスタッドバンプを介して接続されている。
  7. 前記6項の半導体装置において、前記第1の接着剤層の厚さは、前記スタッドバンプの高さと前記ワイヤ径の和よりも大きい。
  8. 前記7項の半導体装置において、前記スタッドバンプの高さ、前記第2のボンディングワイヤの径、および、前記第2の半導体チップの前記第2の裏側主面と前記第2のボンディングワイヤの側面上端との距離は、それぞれほぼ等しい。
  9. 前記8項の半導体装置において、更に以下を含む:
    (m)前記第1の半導体チップ、前記第2の半導体チップ、前記第1の高周波信号用外部端子、前記第2の高周波信号用外部端子、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを一体に封止する封止樹脂体;
    (n)前記第1の半導体チップの前記第1の裏側主面を覆う第2の接着剤層、
    ここで、前記第2の接着剤層の下面は、前記封止樹脂体の下面から露出している。
  10. 前記9項の半導体装置において、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤは、それぞれ逆ボンディング方式によりボンディングされている。
  11. 前記10項の半導体装置において、前記第1の半導体チップおよび前記第2の半導体チップは、それぞれアンテナスイッチを内蔵している。
  12. 前記11項の半導体装置において、前記第1の高周波信号用ボンディングパッド群および前記第2の高周波信号用ボンディングパッド群を構成する各高周波信号用ボンディングパッドは、アンテナ経由高周波信号用ボンディングパッドである。
  13. 前記12項の半導体装置において、前記第1の高周波信号用ボンディングパッドおよび前記第2の高周波信号用ボンディングパッドは、同一周波数帯域のアンテナ経由高周波信号用ボンディングパッドである。
  14. 前記13項の半導体装置において、前記第1の接着剤層および前記第2の接着剤層は、それぞれDAF部材である。
  15. 前記14項の半導体装置において、前記半導体装置のパッケージ形式は、PLP方式である。
  16. 前記1項の半導体装置において、前記第1の半導体チップおよび前記第2の半導体チップは、ほぼ同じ大きさで、それらの各辺がほぼ一致するように搭載されている。
  17. 前記16項の半導体装置において、前記第1のボンディングワイヤは、前記第1の高周波信号用外部端子の前記第2の高周波信号用ボンディングパッドに近い側にボンディングされており、前記第2のボンディングワイヤは、前記第2の高周波信号用外部端子の前記第1の高周波信号用ボンディングパッドに近い側にボンディングされている。
  18. 前記5項の半導体装置において、前記一つの辺および前記他の一つの辺は、それぞれ前記第1の辺及び前記第2の辺とは異なる辺である。
  19. 前記1項の半導体装置において、前記第1の高周波信号用外部端子は、入力端子又は出力端子のいずれか一方の機能を有し、前記第2の高周波信号用外部端子は、前記一方の機能と同じ機能を有する。
  20. 以下を含む半導体装置:
    (a)第1の表側主面および第1の裏側主面を有し、矩形形状の第1の半導体チップ;
    (b)前記第1の半導体チップの前記第1の表側主面上に搭載され、第2の表側主面および第2の裏側主面を有し、矩形形状の第2の半導体チップ;
    (c)前記第1の半導体チップの前記第1の表側主面上に設けられた第1の高周波信号用ボンディングパッド;
    (d)前記第2の半導体チップの前記第2の表側主面上に設けられた第2の高周波信号用ボンディングパッド;
    (e)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に、前記第1の半導体チップの第1の辺に沿って設けられた第1の高周波信号用外部端子;
    (f)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に設けられた第2の高周波信号用外部端子、
    ここで、前記第1の高周波信号用外部端子は、前記第2の高周波信号用外部端子と比較して、前記第1の高周波信号用ボンディングパッドにより近接しており、前記半導体装置は、更に以下を含む:
    (g)前記第2の高周波信号用ボンディングパッドと前記第1の高周波信号用外部端子とを相互接続する第1のボンディングワイヤ;
    (h)前記第1の高周波信号用ボンディングパッドと前記第2の高周波信号用外部端子とを相互接続する第2のボンディングワイヤ。
JP2011062142A 2011-03-22 2011-03-22 半導体装置 Expired - Fee Related JP5595314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011062142A JP5595314B2 (ja) 2011-03-22 2011-03-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011062142A JP5595314B2 (ja) 2011-03-22 2011-03-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2012199363A true JP2012199363A (ja) 2012-10-18
JP5595314B2 JP5595314B2 (ja) 2014-09-24

Family

ID=47181303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011062142A Expired - Fee Related JP5595314B2 (ja) 2011-03-22 2011-03-22 半導体装置

Country Status (1)

Country Link
JP (1) JP5595314B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013058000A1 (ja) * 2011-10-17 2013-04-25 株式会社村田製作所 高周波モジュール
US8687378B2 (en) 2011-10-17 2014-04-01 Murata Manufacturing Co., Ltd. High-frequency module

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102515A (ja) * 1999-09-28 2001-04-13 Nec Ic Microcomput Syst Ltd 半導体装置
JP2002110858A (ja) * 1994-03-18 2002-04-12 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2004296719A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
JP2004296613A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
JP2005136887A (ja) * 2003-10-31 2005-05-26 Kyocera Corp 高周波モジュール及び無線通信機器
JP2006005333A (ja) * 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
JP2006203470A (ja) * 2005-01-19 2006-08-03 Kyocera Corp 高周波モジュール及び無線通信機器
JP2008187109A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 積層型半導体装置とその製造方法
JP2009054747A (ja) * 2007-08-27 2009-03-12 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110858A (ja) * 1994-03-18 2002-04-12 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2001102515A (ja) * 1999-09-28 2001-04-13 Nec Ic Microcomput Syst Ltd 半導体装置
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2004296719A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
JP2004296613A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
JP2005136887A (ja) * 2003-10-31 2005-05-26 Kyocera Corp 高周波モジュール及び無線通信機器
JP2006005333A (ja) * 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
JP2006203470A (ja) * 2005-01-19 2006-08-03 Kyocera Corp 高周波モジュール及び無線通信機器
JP2008187109A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 積層型半導体装置とその製造方法
JP2009054747A (ja) * 2007-08-27 2009-03-12 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013058000A1 (ja) * 2011-10-17 2013-04-25 株式会社村田製作所 高周波モジュール
JP2013102120A (ja) * 2011-10-17 2013-05-23 Murata Mfg Co Ltd 高周波モジュール
US8687378B2 (en) 2011-10-17 2014-04-01 Murata Manufacturing Co., Ltd. High-frequency module

Also Published As

Publication number Publication date
JP5595314B2 (ja) 2014-09-24

Similar Documents

Publication Publication Date Title
JP5845152B2 (ja) 半導体装置、携帯通信機器、及び、半導体装置の製造方法
JP5514134B2 (ja) 半導体装置の製造方法
US8126501B2 (en) Semiconductor device and electronic device
US6621152B2 (en) Thin, small-sized power semiconductor package
CN107492543B (zh) 包括功率半导体的晶片级芯片规模封装件及其制造方法
TWI479620B (zh) 晶片級表面封裝的半導體裝置封裝及其製備過程
JPH11354714A (ja) マルチチップパッケ―ジ
US20130157414A1 (en) Stacked-die package and method therefor
CN106024643B (zh) 引线框架上的衬底中介层
JP2003204027A (ja) リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2006324320A (ja) 半導体装置
WO2007058074A1 (ja) 両面電極パッケージ及びその製造方法
US10658277B2 (en) Semiconductor package with a heat spreader and method of manufacturing thereof
US6483186B1 (en) High power monolithic microwave integrated circuit package
JP5595314B2 (ja) 半導体装置
JP2013026249A (ja) 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法
JP4652281B2 (ja) 樹脂封止型半導体装置
JP2006222471A5 (ja)
JP2010166100A (ja) 樹脂封止型半導体装置
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
JP3913228B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
CN113299623A (zh) 半导体装置及其制造方法
TWI555159B (zh) 電池保護包及其製備方法
CN111934649B (zh) 集成电路装置及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140805

R150 Certificate of patent or registration of utility model

Ref document number: 5595314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees