JP2012199363A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012199363A JP2012199363A JP2011062142A JP2011062142A JP2012199363A JP 2012199363 A JP2012199363 A JP 2012199363A JP 2011062142 A JP2011062142 A JP 2011062142A JP 2011062142 A JP2011062142 A JP 2011062142A JP 2012199363 A JP2012199363 A JP 2012199363A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- frequency signal
- main surface
- bonding pad
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
- H01L2224/48483—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85207—Thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】第1及び第2の半導体チップ2a、2bを対応する機能を有する第1及び第2の高周波信号用ボンディングパッド8a、8bが相互に近接し、前記第2の半導体チップが上になるように積層したアンテナスイッチモジュール等に於いて、外部端子5の内、前記第1の高周波信号用ボンディングパッドに最も近接した高周波信号用メタル端子5aと前記第2の高周波信号用ボンディングパッド8bを第1のボンディングワイヤ6xにより相互接続し、前記第1の高周波信号用ボンディングパッド8aと、その他の高周波信号用メタル端子5bを第2のボンディングワイヤ6yにより相互接続したものである。
【選択図】図5
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
(a)第1の表側主面および第1の裏側主面を有し、矩形形状の第1の半導体チップ;
(b)前記第1の半導体チップの前記第1の表側主面上に搭載され、第2の表側主面および第2の裏側主面を有し、矩形形状の第2の半導体チップ;
(c)前記第1の半導体チップの前記第1の表側主面上に設けられた第1の高周波信号用ボンディングパッド;
(d)前記第2の半導体チップの前記第2の表側主面上に、前記第1の高周波信号用ボンディングパッドに近接するように設けられた第2の高周波信号用ボンディングパッド;
(e)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に、前記第1の半導体チップの第1の辺に沿って設けられた第1の高周波信号用外部端子;
(f)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に設けられた第2の高周波信号用外部端子、
ここで、前記第1の高周波信号用外部端子は、前記第2の高周波信号用外部端子と比較して、前記第1の高周波信号用ボンディングパッドにより近接しており、前記半導体装置は、更に以下を含む:
(g)前記第2の高周波信号用ボンディングパッドと前記第1の高周波信号用外部端子とを相互接続する第1のボンディングワイヤ;
(h)前記第1の高周波信号用ボンディングパッドと前記第2の高周波信号用外部端子とを相互接続する第2のボンディングワイヤ。
(i)前記第1の辺に沿って前記第1の表側主面上に設けられた前記第1の高周波信号用ボンディングパッドを含む第1の高周波信号用ボンディングパッド群;
(j)前記第1の辺に沿った前記第2の半導体チップの第2の辺に沿って、前記第2の表側主面上に設けられ、前記第2の高周波信号用ボンディングパッドを含む第2の高周波信号用ボンディングパッド群。
(k)前記第1の半導体チップの一つの辺の近傍であって前記第1の表側主面上に設けられた第1の接地用ボンディングパッド;
(l)前記一つの辺に沿った前記第2の半導体チップの他の一つの辺の近傍であって前記第2の表側主面上に設けられた第2の接地用ボンディングパッド。
(m)前記第1の半導体チップ、前記第2の半導体チップ、前記第1の高周波信号用外部端子、前記第2の高周波信号用外部端子、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを一体に封止する封止樹脂体;
(n)前記第1の半導体チップの前記第1の裏側主面を覆う第2の接着剤層、
ここで、前記第2の接着剤層の下面は、前記封止樹脂体の下面から露出している。
(a)第1の表側主面および第1の裏側主面を有し、矩形形状の第1の半導体チップ;
(b)前記第1の半導体チップの前記第1の表側主面上に搭載され、第2の表側主面および第2の裏側主面を有し、矩形形状の第2の半導体チップ;
(c)前記第1の半導体チップの前記第1の表側主面上に設けられた第1の高周波信号用ボンディングパッド;
(d)前記第2の半導体チップの前記第2の表側主面上に設けられた第2の高周波信号用ボンディングパッド;
(e)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に、前記第1の半導体チップの第1の辺に沿って設けられた第1の高周波信号用外部端子;
(f)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に設けられた第2の高周波信号用外部端子、
ここで、前記第1の高周波信号用外部端子は、前記第2の高周波信号用外部端子と比較して、前記第1の高周波信号用ボンディングパッドにより近接しており、前記半導体装置は、更に以下を含む:
(g)前記第2の高周波信号用ボンディングパッドと前記第1の高周波信号用外部端子とを相互接続する第1のボンディングワイヤ;
(h)前記第1の高周波信号用ボンディングパッドと前記第2の高周波信号用外部端子とを相互接続する第2のボンディングワイヤ。
(a)第1の表側主面および第1の裏側主面を有し、矩形形状の第1の半導体チップ;
(b)前記第1の半導体チップの前記第1の表側主面上に搭載され、第2の表側主面および第2の裏側主面を有し、矩形形状の第2の半導体チップ;
(c)前記第1の半導体チップの前記第1の表側主面上に、その第1の辺に沿って設けられ、第1の高周波信号用ボンディングパッドを含む第1の高周波信号用ボンディングパッド群;
(d)前記第1の辺に沿った前記第2の半導体チップの第2の辺に沿って、前記第2の半導体チップの前記第2の表側主面上に、前記第1の高周波信号用ボンディングパッドに近接するように設けられ、第2の高周波信号用ボンディングパッドを含む第2の高周波信号用ボンディングパッド群;
(e)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に、前記第1の辺に沿って設けられ、第1の高周波信号用外部端子および第2の高周波信号用外部端子を含む高周波信号用外部端子群、
ここで、前記第1の高周波信号用外部端子は、前記高周波信号用外部端子群の中で前記第1の高周波信号用ボンディングパッドに最も近接しており、前記半導体装置は、更に以下を含む:
(f)前記第2の高周波信号用ボンディングパッドと前記第1の高周波信号用外部端子とを相互接続する第1のボンディングワイヤ;
(g)前記第1の高周波信号用ボンディングパッドと前記第2の高周波信号用外部端子とを相互接続する第2のボンディングワイヤ。
(h)前記第1の半導体チップの一つの辺の近傍であって前記第1の表側主面上に設けられた第1の接地用ボンディングパッド;
(i)前記一つの辺に沿った前記第2の半導体チップの他の一つの辺の近傍であって前記第2の表側主面上に設けられた第2の接地用ボンディングパッド。
(j)前記第1の半導体チップ、前記第2の半導体チップ、前記第1の高周波信号用外部端子、前記第2の高周波信号用外部端子、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを一体に封止する封止樹脂体;
(k)前記第1の半導体チップの前記第1の裏側主面を覆う第2の接着剤層、
ここで、前記第2の接着剤層の下面は、前記封止樹脂体の下面から露出している。
(a)第1の表側主面および第1の裏側主面を有し、矩形形状の第1の半導体チップ;
(b)前記第1の半導体チップの前記第1の表側主面上に搭載され、第2の表側主面および第2の裏側主面を有し、矩形形状の第2の半導体チップ;
(c)前記第1の半導体チップの前記第1の表側主面上に設けられた第1の信号用ボンディングパッド;
(d)前記第2の半導体チップの前記第2の表側主面上に、前記第1の信号用ボンディングパッドに近接するように設けられた第2の信号用ボンディングパッド;
(e)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に、前記第1の半導体チップの第1の辺に沿って設けられた第1の信号用外部端子;
(f)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に設けられた第2の信号用外部端子、
ここで、前記第1の信号用外部端子は、前記第2の信号用外部端子と比較して、前記第1の信号用ボンディングパッドにより近接しており、前記半導体装置は、更に以下を含む:
(g)前記第2の信号用ボンディングパッドと前記第1の信号用外部端子とを相互接続する第1のボンディングワイヤ;
(h)前記第1の信号用ボンディングパッドと前記第2の信号用外部端子とを相互接続する第2のボンディングワイヤ。
(i)前記第1の辺に沿って前記第1の表側主面上に設けられた前記第1の信号用ボンディングパッドを含む第1の信号用ボンディングパッド群;
(j)前記第1の辺に沿った前記第2の半導体チップの第2の辺に沿って、前記第2の表側主面上に設けられ、前記第2の信号用ボンディングパッドを含む第2の信号用ボンディングパッド群。
(k)前記第1の半導体チップの一つの辺の近傍であって前記第1の表側主面上に設けられた第1の接地用ボンディングパッド;
(l)前記一つの辺に沿った前記第2の半導体チップの他の一つの辺の近傍であって前記第2の表側主面上に設けられた第2の接地用ボンディングパッド。
(m)前記第1の半導体チップ、前記第2の半導体チップ、前記第1の信号用外部端子、前記第2の信号用外部端子、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを一体に封止する封止樹脂体;
(n)前記第1の半導体チップの前記第1の裏側主面を覆う第2の接着剤層、
ここで、前記第2の接着剤層の下面は、前記封止樹脂体の下面から露出している。
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
ここでは、本願の各実施の形態の半導体装置の主要な応用例である携帯電話端末を例に取り具体的に説明するが、応用分野は、これに限らず、一般の移動体通信、その他、高周波を扱う電子装置に適用できることは言うまでもない。
ここでは、アンテナスイッチモジュールを例にとり、本願発明の実施の形態を説明するが、本願発明は、それに限定されるものではなく、半導体チップを関そうする場合に、ワイヤの長さをそろえる必要のある技術分野に広く適用できることは言うまでもない。
このセクションでは、セクション2で説明したアンテナスイッチモジュールに関する製造方法の一例を模式的に説明する。この例は、セクション4又は5で説明する各種の変形例にも、ほぼそのまま適用できるので、以下重複説明は原則として省略する。
このセクションで説明する例は、セクション1および2で説明したアンテナスイッチモジュールの変形例である。ここでは、セクション1および2と異なる部分のみを説明する。
このセクションで説明する変形例は、セクション2の図8に対応し、上側の半導体チップ2bと下側の半導体チップ2aの表側主面2aa上のボンディングパッド8(または、その上のスタッドバンプ7)、すなわち、ボンディングワイヤのウエッジボンディング部6w(ボンディングワイヤの第2ボンディング部)との相互関係に関するものである。なお、以下の各図に於いて、ボンディングパッドと外部端子との接続関係は、上下チップの中心一等の関係を除き、ほぼ一致しているので、ここでは説明を繰り返さない。
このセクションでは、本願発明、先の実施の形態、変形例等に関する一般的な考察並びに補足的説明を行う。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
1a ウエハの表側主面(第1の主面)
1b ウエハの裏側主面(第2の主面)
1x 下側チップ用ウエハ
1y 上側チップ用ウエハ
2 半導体チップ又はチップ領域(GaAsチップ)
2a 下側の半導体チップ(第1の半導体チップ)
2aa 下側の半導体チップの表側主面(第1の表側主面)
2ab 下側の半導体チップの裏側主面(第1の裏側主面)
2b 上側の半導体チップ(第2の半導体チップ)
2ba 上側の半導体チップの表側主面(第2の表側主面)
2bb 上側の半導体チップの裏側主面(第2の裏側主面)
3 接着剤層すなわちダイアタッチフィルム(DAF)
3a 通常厚さのダイアタッチフィルム3a(第2の接着剤層)
3b 厚膜ダイアタッチフィルム(第1の接着剤層)
4 金属ベースシート(ステンレスシート)
5 メタル端子(外部端子)
5a 第1の高周波信号用メタル端子
5b 第2の高周波信号用メタル端子
6 ボンディングワイヤ
6b ボンディングワイヤのボールボンディング部(ボンディングワイヤの第1ボンディング部)
6w ボンディングワイヤのウエッジボンディング部(ボンディングワイヤの第2ボンディング部)
6x 第1のボンディングワイヤ
6y 第2のボンディングワイヤ
7 スタッドバンプ
8 ボンディングパッド(金ボンディングパッド)
8a 第1の高周波信号用ボンディングパッド
8b 第2の高周波信号用ボンディングパッド
9 レジン封止体または封止レジン部材
9a レジン封止体または半導体パッケージの上面
9b レジン封止体または半導体パッケージの下面
10 半導体パッケージ
11 第1の辺
12 第2の辺
14 第1の高周波信号用ボンディングパッド群
15 第2の高周波信号用ボンディングパッド群
31 ダイシングフレーム
32 ダイシングテープ
33 BGテープ
34 ダイシング溝(ダイシングライン)
51a 下側の半導体チップに対応するウエハの裏面研削工程
51b 上側の半導体チップに対応するウエハの裏面研削工程
52a 下側の半導体チップに対応する通常DAF貼り付け工程
52b 上側の半導体チップに対応する厚膜DAF貼り付け工程
53a 下側の半導体チップに対応するウエハダイシング工程
53b 上側の半導体チップに対応するウエハダイシング工程
54a 下側の半導体チップに対応するダイボンディング工程
54b 上側の半導体チップに対応するダイボンディング工程
55a 下側の半導体チップに対応するダイボンディング後ベーク工程
55b 上側の半導体チップに対応するダイボンディング後ベーク工程
56a 下側の半導体チップに対応するワイヤボンディング工程
56b 上側の半導体チップに対応するワイヤボンディング工程
57 モールド工程
58 ポストモールドベーク工程
59 金属板剥離工程
60 パッケージダイシング工程
Aa 下側の半導体チップのアンテナ端子(または対応するボンディングパッド)
Ab 上側の半導体チップのアンテナ端子(または対応するボンディングパッド)
ANT アンテナ
BB ベースバンド回路
C1,C2 ワイヤに直交するパッドの中心線
Ia1 下側の半導体チップの低帯域入力端子(または対応するボンディングパッド)
Ia2 下側の半導体チップの高帯域入力端子(または対応するボンディングパッド)
Ib1 上側の半導体チップの低帯域入力端子(または対応するボンディングパッド)
Ib2 上側の半導体チップの高帯域入力端子(または対応するボンディングパッド)
IF インターフェース回路
Ga 下側の半導体チップのグランド端子(または対応するボンディングパッド)
Gb 上側の半導体チップのグランド端子(または対応するボンディングパッド)
MP マイクロフォン
LCD 液晶ディスプレイ&入力キー等
LS メタル端子の上面の高さ範囲を表す矢印
Oa1 下側の半導体チップの低帯域出力端子(または対応するボンディングパッド)
Oa2 下側の半導体チップの高帯域出力端子(または対応するボンディングパッド)
Ob1 上側の半導体チップの低帯域出力端子(または対応するボンディングパッド)
Ob2 上側の半導体チップの高帯域出力端子(または対応するボンディングパッド)
R1 ウエッジボンディング周辺切り出し部
R2 ウエッジボンディング周辺切り出し部
R3 ボールボンディング周辺切り出し部
R4 ウエッジボンディング周辺切り出し部
R5 ボールボンディング周辺切り出し部
R6 アンテナスイッチモジュール局所切り出し領域
RFIC 高周波信号処理チップ
RFM 高周波モジュール
SP スピーカまたはイヤホーン
SW1 下側の半導体チップ内のアンテナスイッチ
SW2 上側の半導体チップ内のアンテナスイッチ
SWM アンテナスイッチモジュール
T1 下側の半導体チップのDAF厚さ(第2の接着剤層の厚さ)
T2 上側の半導体チップのDAF厚さ(上下チップ間間隔または第1の接着剤層の厚さ)
Vac 下側の半導体チップのアンテナスイッチ制御端子(または対応するボンディングパッド)
Vad 下側の半導体チップの電源端子(または対応するボンディングパッド)
Vbc 上側の半導体チップのアンテナスイッチ制御端子(または対応するボンディングパッド)
Vbd 上側の半導体チップの電源端子(または対応するボンディングパッド)
WC 下側チップのワイヤの側面上端と上側チップの下面との間隔
WD ワイヤ直径
WH 水平部ワイヤ下面高さ(スタッドバンプ高さ)
Claims (20)
- 以下を含む半導体装置:
(a)第1の表側主面および第1の裏側主面を有し、矩形形状の第1の半導体チップ;
(b)前記第1の半導体チップの前記第1の表側主面上に搭載され、第2の表側主面および第2の裏側主面を有し、矩形形状の第2の半導体チップ;
(c)前記第1の半導体チップの前記第1の表側主面上に設けられた第1の高周波信号用ボンディングパッド;
(d)前記第2の半導体チップの前記第2の表側主面上に、前記第1の高周波信号用ボンディングパッドに近接するように設けられた第2の高周波信号用ボンディングパッド;
(e)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に、前記第1の半導体チップの第1の辺に沿って設けられた第1の高周波信号用外部端子;
(f)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に設けられた第2の高周波信号用外部端子、
ここで、前記第1の高周波信号用外部端子は、前記第2の高周波信号用外部端子と比較して、前記第1の高周波信号用ボンディングパッドにより近接しており、前記半導体装置は、更に以下を含む:
(g)前記第2の高周波信号用ボンディングパッドと前記第1の高周波信号用外部端子とを相互接続する第1のボンディングワイヤ;
(h)前記第1の高周波信号用ボンディングパッドと前記第2の高周波信号用外部端子とを相互接続する第2のボンディングワイヤ。 - 前記1項の半導体装置において、前記第2の半導体チップは、前記第1の半導体チップ上であって、平面的に前記第1の表側主面の内部に、第1の接着剤層を介して搭載され、前記第2のボンディングワイヤの一部分は、前記第1の接着剤層内にある。
- 前記2項の半導体装置において、更に以下を含む:
(i)前記第1の辺に沿って前記第1の表側主面上に設けられた前記第1の高周波信号用ボンディングパッドを含む第1の高周波信号用ボンディングパッド群;
(j)前記第1の辺に沿った前記第2の半導体チップの第2の辺に沿って、前記第2の表側主面上に設けられ、前記第2の高周波信号用ボンディングパッドを含む第2の高周波信号用ボンディングパッド群。 - 前記3項の半導体装置において、前記第2の半導体チップは、前記第2の辺が前記第1の辺に近接するように、偏心されて搭載されている。
- 前記4項の半導体装置において、更に以下を含む:
(k)前記第1の半導体チップの一つの辺の近傍であって前記第1の表側主面上に設けられた第1の接地用ボンディングパッド;
(l)前記一つの辺に沿った前記第2の半導体チップの他の一つの辺の近傍であって前記第2の表側主面上に設けられた第2の接地用ボンディングパッド。 - 前記5項の半導体装置において、前記第2の高周波信号用ボンディングパッドと前記第1のボンディングワイヤ、および、前記第1の高周波信号用ボンディングパッドと前記第2のボンディングワイヤは、それぞれスタッドバンプを介して接続されている。
- 前記6項の半導体装置において、前記第1の接着剤層の厚さは、前記スタッドバンプの高さと前記ワイヤ径の和よりも大きい。
- 前記7項の半導体装置において、前記スタッドバンプの高さ、前記第2のボンディングワイヤの径、および、前記第2の半導体チップの前記第2の裏側主面と前記第2のボンディングワイヤの側面上端との距離は、それぞれほぼ等しい。
- 前記8項の半導体装置において、更に以下を含む:
(m)前記第1の半導体チップ、前記第2の半導体チップ、前記第1の高周波信号用外部端子、前記第2の高周波信号用外部端子、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを一体に封止する封止樹脂体;
(n)前記第1の半導体チップの前記第1の裏側主面を覆う第2の接着剤層、
ここで、前記第2の接着剤層の下面は、前記封止樹脂体の下面から露出している。 - 前記9項の半導体装置において、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤは、それぞれ逆ボンディング方式によりボンディングされている。
- 前記10項の半導体装置において、前記第1の半導体チップおよび前記第2の半導体チップは、それぞれアンテナスイッチを内蔵している。
- 前記11項の半導体装置において、前記第1の高周波信号用ボンディングパッド群および前記第2の高周波信号用ボンディングパッド群を構成する各高周波信号用ボンディングパッドは、アンテナ経由高周波信号用ボンディングパッドである。
- 前記12項の半導体装置において、前記第1の高周波信号用ボンディングパッドおよび前記第2の高周波信号用ボンディングパッドは、同一周波数帯域のアンテナ経由高周波信号用ボンディングパッドである。
- 前記13項の半導体装置において、前記第1の接着剤層および前記第2の接着剤層は、それぞれDAF部材である。
- 前記14項の半導体装置において、前記半導体装置のパッケージ形式は、PLP方式である。
- 前記1項の半導体装置において、前記第1の半導体チップおよび前記第2の半導体チップは、ほぼ同じ大きさで、それらの各辺がほぼ一致するように搭載されている。
- 前記16項の半導体装置において、前記第1のボンディングワイヤは、前記第1の高周波信号用外部端子の前記第2の高周波信号用ボンディングパッドに近い側にボンディングされており、前記第2のボンディングワイヤは、前記第2の高周波信号用外部端子の前記第1の高周波信号用ボンディングパッドに近い側にボンディングされている。
- 前記5項の半導体装置において、前記一つの辺および前記他の一つの辺は、それぞれ前記第1の辺及び前記第2の辺とは異なる辺である。
- 前記1項の半導体装置において、前記第1の高周波信号用外部端子は、入力端子又は出力端子のいずれか一方の機能を有し、前記第2の高周波信号用外部端子は、前記一方の機能と同じ機能を有する。
- 以下を含む半導体装置:
(a)第1の表側主面および第1の裏側主面を有し、矩形形状の第1の半導体チップ;
(b)前記第1の半導体チップの前記第1の表側主面上に搭載され、第2の表側主面および第2の裏側主面を有し、矩形形状の第2の半導体チップ;
(c)前記第1の半導体チップの前記第1の表側主面上に設けられた第1の高周波信号用ボンディングパッド;
(d)前記第2の半導体チップの前記第2の表側主面上に設けられた第2の高周波信号用ボンディングパッド;
(e)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に、前記第1の半導体チップの第1の辺に沿って設けられた第1の高周波信号用外部端子;
(f)前記第1の半導体チップおよび前記第2の半導体チップの外部であって前記第1の表側主面に関して前記第1の裏側主面側に設けられた第2の高周波信号用外部端子、
ここで、前記第1の高周波信号用外部端子は、前記第2の高周波信号用外部端子と比較して、前記第1の高周波信号用ボンディングパッドにより近接しており、前記半導体装置は、更に以下を含む:
(g)前記第2の高周波信号用ボンディングパッドと前記第1の高周波信号用外部端子とを相互接続する第1のボンディングワイヤ;
(h)前記第1の高周波信号用ボンディングパッドと前記第2の高周波信号用外部端子とを相互接続する第2のボンディングワイヤ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011062142A JP5595314B2 (ja) | 2011-03-22 | 2011-03-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011062142A JP5595314B2 (ja) | 2011-03-22 | 2011-03-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012199363A true JP2012199363A (ja) | 2012-10-18 |
JP5595314B2 JP5595314B2 (ja) | 2014-09-24 |
Family
ID=47181303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011062142A Expired - Fee Related JP5595314B2 (ja) | 2011-03-22 | 2011-03-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5595314B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013058000A1 (ja) * | 2011-10-17 | 2013-04-25 | 株式会社村田製作所 | 高周波モジュール |
US8687378B2 (en) | 2011-10-17 | 2014-04-01 | Murata Manufacturing Co., Ltd. | High-frequency module |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102515A (ja) * | 1999-09-28 | 2001-04-13 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
JP2002110858A (ja) * | 1994-03-18 | 2002-04-12 | Hitachi Chem Co Ltd | 半導体パッケージの製造法及び半導体パッケージ |
JP2002222913A (ja) * | 2001-01-24 | 2002-08-09 | Sharp Corp | 半導体装置およびその製造方法 |
JP2004296719A (ja) * | 2003-03-26 | 2004-10-21 | Renesas Technology Corp | 半導体装置 |
JP2004296613A (ja) * | 2003-03-26 | 2004-10-21 | Renesas Technology Corp | 半導体装置 |
JP2005136887A (ja) * | 2003-10-31 | 2005-05-26 | Kyocera Corp | 高周波モジュール及び無線通信機器 |
JP2006005333A (ja) * | 2004-05-20 | 2006-01-05 | Toshiba Corp | 積層型電子部品とその製造方法 |
JP2006203470A (ja) * | 2005-01-19 | 2006-08-03 | Kyocera Corp | 高周波モジュール及び無線通信機器 |
JP2008187109A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | 積層型半導体装置とその製造方法 |
JP2009054747A (ja) * | 2007-08-27 | 2009-03-12 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
-
2011
- 2011-03-22 JP JP2011062142A patent/JP5595314B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110858A (ja) * | 1994-03-18 | 2002-04-12 | Hitachi Chem Co Ltd | 半導体パッケージの製造法及び半導体パッケージ |
JP2001102515A (ja) * | 1999-09-28 | 2001-04-13 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
JP2002222913A (ja) * | 2001-01-24 | 2002-08-09 | Sharp Corp | 半導体装置およびその製造方法 |
JP2004296719A (ja) * | 2003-03-26 | 2004-10-21 | Renesas Technology Corp | 半導体装置 |
JP2004296613A (ja) * | 2003-03-26 | 2004-10-21 | Renesas Technology Corp | 半導体装置 |
JP2005136887A (ja) * | 2003-10-31 | 2005-05-26 | Kyocera Corp | 高周波モジュール及び無線通信機器 |
JP2006005333A (ja) * | 2004-05-20 | 2006-01-05 | Toshiba Corp | 積層型電子部品とその製造方法 |
JP2006203470A (ja) * | 2005-01-19 | 2006-08-03 | Kyocera Corp | 高周波モジュール及び無線通信機器 |
JP2008187109A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | 積層型半導体装置とその製造方法 |
JP2009054747A (ja) * | 2007-08-27 | 2009-03-12 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013058000A1 (ja) * | 2011-10-17 | 2013-04-25 | 株式会社村田製作所 | 高周波モジュール |
JP2013102120A (ja) * | 2011-10-17 | 2013-05-23 | Murata Mfg Co Ltd | 高周波モジュール |
US8687378B2 (en) | 2011-10-17 | 2014-04-01 | Murata Manufacturing Co., Ltd. | High-frequency module |
Also Published As
Publication number | Publication date |
---|---|
JP5595314B2 (ja) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5845152B2 (ja) | 半導体装置、携帯通信機器、及び、半導体装置の製造方法 | |
JP5514134B2 (ja) | 半導体装置の製造方法 | |
US8126501B2 (en) | Semiconductor device and electronic device | |
US6621152B2 (en) | Thin, small-sized power semiconductor package | |
CN107492543B (zh) | 包括功率半导体的晶片级芯片规模封装件及其制造方法 | |
TWI479620B (zh) | 晶片級表面封裝的半導體裝置封裝及其製備過程 | |
JPH11354714A (ja) | マルチチップパッケ―ジ | |
US20130157414A1 (en) | Stacked-die package and method therefor | |
CN106024643B (zh) | 引线框架上的衬底中介层 | |
JP2003204027A (ja) | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 | |
JP2006324320A (ja) | 半導体装置 | |
WO2007058074A1 (ja) | 両面電極パッケージ及びその製造方法 | |
US10658277B2 (en) | Semiconductor package with a heat spreader and method of manufacturing thereof | |
US6483186B1 (en) | High power monolithic microwave integrated circuit package | |
JP5595314B2 (ja) | 半導体装置 | |
JP2013026249A (ja) | 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 | |
JP4652281B2 (ja) | 樹脂封止型半導体装置 | |
JP2006222471A5 (ja) | ||
JP2010166100A (ja) | 樹脂封止型半導体装置 | |
US20230327624A1 (en) | Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging | |
JP3913228B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2005191158A (ja) | 半導体装置及びその製造方法 | |
CN113299623A (zh) | 半导体装置及其制造方法 | |
TWI555159B (zh) | 電池保護包及其製備方法 | |
CN111934649B (zh) | 集成电路装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5595314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |