JP2009054747A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】積層配置される半導体素子に於ける突出部に対して、ワイヤボンディング時に生じる撓みを抑制するとともに、半導体装置として大形化を招くことのない支持部材を有する、半導体装置及びその製造方法を提供することを目的とする。
【解決手段】上記の課題を解決するため、本発明によって提供される半導体装置は、電極端子が配設された支持基体と、支持基体上に搭載された中間部材と、一部が中間部材により支持されて、支持基体上に配設された半導体素子と、半導体素子の電極端子に対応して、支持基体上あるいは前記中間部材上に配設された凸状部材とを具備し、半導体素子の電極端子と前記支持基体上の電極端子が、ボンディングワイヤにより接続されてなることを特徴とする。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に関し、特に支持基体上に複数の半導体素子が積層配置される半導体装置及びその製造方法に関する。

電子機器の高機能化ならびに小型化に伴い、当該電子機器に搭載される半導体集積回路装置などの半導体装置に対しても、より高機能化、高速動作化と共に、更なる小形化、軽量化が求められている。

この為、当該半導体装置にあっては、回路基板などの支持基体（支持基板）上に、複数個の半導体素子を積層して搭載することがなされている。

この様に、複数個の半導体素子を積層配置する構成は、例えば、マイクロプロセッサなどの論理機能素子と、不揮発性メモリなどの半導体記憶素子とを組み合わせて所望の機能を発揮させる場合などに生ずる。

かかる場合、論理機能素子ならびに半導体記憶素子は、その回路機能・回路規模を全く異にすることから、外形寸法が異なることが一般的である。

また、当該半導体素子は通常、矩形状の平面形状を有する。

従って、積層された状態に於いて、上方に位置する半導体素子の少なくとも一端が、下方（支持基体側）に位置する半導体素子の外方に庇状に延出（突出）する状態が生じてしまう場合がある。

また、前記支持基体に於けるところの、半導体素子の電極端子が接続される接続端子の配置構成、あるいは当該支持基体の電子機器への接続用端子の配置構成などによって、これら複数の半導体素子から導出されるボンディングワイヤの導出方向及び／あるいは導出箇所などが制限される場合がある。

かかる場合、積層される半導体素子は、その中心線が交差する如く異なる方向とされて（回転配置されて）積層され、当該半導体素子の電極端子からのボンディングワイヤなどの導出の自由度が高められる。

このとき、上方に位置する半導体素子の両端、あるいは少なくとも一端が、下方（支持基体側）に位置する半導体素子の電極端子配設部（配設辺）とは異なる方向に庇状に延出（突出）する状態となる場合がある。

尚、前記支持基体上への半導体素子の搭載形態としては、当該支持基体上に所謂フリップチップ（フェイスダウン）形態をもって搭載される形態、あるいは当該支持基体上にフェイスアップ状態をもって搭載されその電極端子パッドがワイヤボンディング法により支持基体上の電極端子に接続される形態がある。

これらの搭載形態は適宜選択され、組み合わされて、支持基体上に、複数の半導体素子が積層されて搭載されるが、前述の如く、上方に位置する半導体素子の一部が下方（支持基体側）に位置する半導体素子の外方に、当該下方に位置する半導体素子の縁部を越えて庇状に延出（突出）する状態は、当該半導体素子相互間の寸法関係、及び／あるいは搭載する方向により発生する。

更に、複数の半導体素子を積層して配設する際、半導体素子相互間に所謂スペーサ（間隔保持体）を配設し、当該半導体素子間に空間を設けることが行われる場合がある。

このとき、上方に位置する半導体素子の少なくとも一端が、支持基体であるスペーサの外方に庇状に延出（突出）する状態が生じる場合がある。

また、前記半導体装置にあっては、前述の如き半導体素子の積層構造を含むものであっても、その厚さ（高さ）をより減少させることが要求されている。

一方、積層される半導体素子の組み合わせについても、種々の要求がなされつつある。

この為、前記半導体素子も、その厚さをより減じることが必要とされている。

この様に厚さが減じられた半導体素子が、前記積層構造体を構成する際に適用され、当該半導体素子が上方に位置する場合には、前述の如く、当該上方に位置する半導体素子に於ける電極端子部が、前記延出部に位置してしまう状態が生ずる。

かかる場合、当該上方に位置する半導体素子の電極端子にワイヤボンディングを行おうとすると、当該半導体素子の延出部が撓み（下方、支持基体側に湾曲し）、十分な加圧がなされないことから正常なワイヤボンディングが行われない。

また、より大きな圧力を加えれば、当該上方に位置する半導体素子の延出部に損傷を生じてしまう場合もある。

この様に、半導体素子の積層構造を採用してなる半導体装置に於いて、上方に位置する半導体素子の電極端子へワイヤボンディングを行う際、当該半導体素子の延出部の変形を防止する為に、従来種々の提案がなされている。

一つに、基板上に、第１の半導体チップと、当該第１の半導体チップよりも大であって当該第１の半導体チップ上に積層配置された第２の半導体チップとが配置され、当該第２の半導体チップと基板との間に、台部材を配設してなる構成が提案されている。（例えば、特許文献１参照）
また、基板上に、第１の半導体チップと、当該第１の半導体チップよりも大であって当該第１の半導体チップ上に積層配置された第２の半導体チップとが配置され、当該第２の半導体チップと基板との間に、複数の柱状の支持部を配設してなる構成が提案されている。（例えば、特許文献２参照）
特開２００１−３２００１４号公報 特開２００５−１９７４９１号公報

しかしながら、前記半導体素子に於ける突出部に対して、ワイヤボンディング時に生じる撓みを防止しようとすると、突出部の大きさに対応した専用の支持部材が必要となり、多種類の支持材を用意する必要が生じる。

また、当該支持材が大形化されると、当該支持材を避けて他の半導体素子あるいは受動部品を配置する必要が生じ、半導体装置の大型化を招来してしまう。

本発明は、このような問題に鑑みてなされたものであり、積層配置される半導体素子に於ける突出部に対して、ワイヤボンディング時に生じる撓みを抑制するとともに、半導体装置として大形化を招くことのない支持部材を有する、半導体装置及びその製造方法を提供することを目的とする。

上記の課題を達成するため、本発明の第１の側面によれば、電極端子が配設された支持基体と、支持基体上に搭載された中間部材と、一部が前記中間部材により支持されて、支持基体上に配設された半導体素子と、半導体素子の電極端子に対応して、支持基体上あるいは中間部材上に配設された凸状部材とを具備し、半導体素子の電極端子と支持基体上の電極端子が、ボンディングワイヤにより接続されてなることを特徴とする半導体装置を提供する。

また、本発明の第２の側面によれば、電極端子が配設された支持基体上に、中間部材を搭載する工程と、支持基体上に、凸状部材を配設する工程と、中間部材上に、半導体素子をフェイスアップ状態をもって搭載する工程と、半導体素子の電極端子と支持基体の電極端子とをワイヤボンディング法により接続する工程とを含むことを特徴とする半導体装置の製造方法を提供する。

本発明によれば、支持基体上に、複数個の半導体素子が積層状態をもって配設される半導体装置にあって、上方に位置する半導体素子（支持基体から遠い位置にある半導体素子）が、下方に位置する半導体素子の縁部を越えて延出（突出）する状態を有する半導体装置において、前記上方に位置する半導体素子の電極へのボンディングワイヤの接続が確実になされる。

また、所定の外形寸法を有するスペーサ上に、当該スペーサよりも大なる外形寸法を有する半導体素子が配設される場合にあっても、当該半導体素子の電極へのボンディングワイヤの接続が確実になされる。

これにより、異なる外形寸法を有する半導体素子を積層してなる半導体装置、あるいは複数の半導体素子がその中心線が交差する如く異なる方向をもって積層される半導体装置を、高い接続信頼性をもって、容易に実現することができる。

また、本発明によれば、上記の半導体装置を容易に製造することができる。

以下、本発明による半導体装置の実施形態について、その製造方法と共に詳細に説明する。本発明による半導体装置は、以下に記すように、複数の実施形態を含む。
（実施形態１）
本発明による半導体装置の実施形態その１について、図１乃至図９を用いて説明する。

本実施形態に於ける半導体装置は、支持基体である配線基板上にフェイスアップ状態をもって搭載され、その外部接続用電極端子がワイヤボンディング法により当該配線基板上の電極端子に接続される第１の半導体素子と、当該第１の半導体素子上にフェイスアップ状態をもって搭載され、その外部接続用電極端子がワイヤボンディング法により前記配線基板上の電極端子に接続される第２の半導体素子とを具備する。

本発明の、実施形態その１にかかる半導体装置１００を、図１に示す。

図１Ａは、当該半導体装置１００の平面を示し、また図１Ｂは、図１Ａに於けるＸ−Ｘ’断面を示す。尚、図１Ａにあっては、樹脂封止部の表示を省略し、その外形を実線で示している。

当該半導体装置１００にあっては、支持基体である配線基板１０１の一方の主面上に、二つの半導体素子が積層配置されている。

即ち、当該配線基板１０１上には、第１の半導体素子１０２が接着剤層１０３を介して、所謂フェイスアップ状態をもって搭載されており、更に当該第１の半導体素子１０２上には、第２の半導体素子１０４が、接着剤層１０５を介してフェイスアップ状態をもって搭載されている。

ここで、第２の半導体素子１０４は長方形状を有し、第１の半導体素子１０２上に於いて、当該第１の半導体素子１０２の幅を越えて庇状（片持ち梁状）に延出（突出）して搭載されている。この為、第１の半導体素子１０２の側部に於いて、第２の半導体素子１０４の延出（突出）部と前記支持基板１０１との間は離間している。

そして、第1の半導体素子１０２は、配線基板１０１と第２の半導体素子１０４との間に位置して中間部材をなしている。

かかる構成に於いて、前記第１の半導体素子１０２の外部接続用電極端子１０２ｅは、前記第２の半導体素子１０４が延出する２辺とは異なる２辺に沿って、その縁部近傍にそれぞれ複数個配設されている。

また、第２の半導体素子１０４の外部接続用電極端子１０４ｅは、当該第２の半導体素子１０４の長手方向の両端の２辺に沿って、その縁部近傍にそれぞれ複数個配設されている。

一方、前記配線基板１０１の主面上には、第１の半導体素子１０２の外部接続用電極端子１０２ｅに対応して電極端子１０６が複数個配設され、また第２の半導体素子１０４の外部接続用電極端子１０４ｅに対応して電極端子１０７が複数個配設されている。

そして、第１の半導体素子１０２の外部接続用電極端子１０２ｅと配線基板１０１上の電極端子１０６との間は、ボンディングワイヤ１０８により接続され、一方、第２の半導体素子１０４の外部接続用電極端子１０４ｅと配線基板１０１上の電極端子１０７との間は、ボンディングワイヤ１０９により接続されている。

本実施形態に於ける特徴的構成として、前記第２の半導体素子１０４に於ける延出部の両端部近傍に於ける配線基板１０１上に、当該第２の半導体素子１０４の縁部（辺）に沿って、且つ当該半導体素子１０４の辺の長さと同等の長さを有する長尺状の導電性パッド１１０が配設され、当該導電性パッド１１０上に、前記第２の半導体素子１０４に於ける複数個の外部接続用電極端子１０４ｅそれぞれの略直下に位置して、バンプ１１１からなる凸状部材が配設されている。

一方、配線基板１の一方の主面に於いては、半導体素子１０２、半導体素子１０４ならびにボンディングワイヤ１０８、１０９などを覆って、封止用樹脂１１２が被覆されている。

更に、当該配線基板１０１の他方の主面には、格子状に配設された複数個の電極端子１１３上に、それぞれ外部接続用端子１１４が配設されている。

かかる構成に於いて、前記配線基板１０１は、例えば、ガラス−エポキシ、ガラス−ＢＴ（ビスマレイミドトリアジン）、ポリイミド等の有機絶縁性樹脂、あるいはセラミック、ガラス、シリコン等の無機材料から形成される。そして、当該配線基板１の表面及び／あるいは内部には、所謂多層配線技術が適用されて、銅（Ｃｕ）などからなる配線ならびに電極端子が配設される。当該銅配線あるいは電極端子の表面には、必要に応じてニッケル（Ｎｉ）及び金（Ａｕ）からなる被覆層が配設されてもよい。

当該配線基板１０１は、支持基板、回路基板あるいはインターポーザとも称される。

また、前記半導体素子１０２、半導体素子１０４は、シリコン（Ｓｉ）あるいはガリウム砒素（ＧａＡｓ）などの半導体基板の一方の主面に、所謂ウエファープロセスが適用されて、トランジスタなどの能動素子、容量素子などの受動素子ならびにこれらの機能素子を相互に接続する配線層をもって電子回路が形成されており、当該配線層は当該半導体素子の外部接続用電極端子に接続されている。

半導体素子１０２、半導体素子１０４は、配線基板１０１に対し、前記電子回路が形成された主面を上面（表出面）として搭載・配置されている。かかる状態をフェイスアップ状態と称する。

また、当該半導体素子に於ける外部接続用電極端子と、配線基板１上に配設された電極端子との間を接続するボンディングワイヤ１０８、ボンディングワイヤ１０９は、金（Ａｕ）、銅（Ｃｕ）またはアルミニウム（Ａｌ）等の金属を主成分とする細線が適用される。

そして、当該半導体素子の他方の主面に配設される接着剤層１０３、１０５は、ポリイミド系樹脂あるいはエポキシ系樹脂を主とする材料から構成される。当該接着剤は、銀（Ａｇ）、金（Ａｕ）、パラジウム（Ｐｄ）、銅（Ｃｕ）等の導電性材料からなる微粒子を含有していてもよい。

また、配線基板１上に配設される長尺状の導電性パッド１１０は、当該配線基板１０１に形成される配線、電極端子と同様に、銅（Ｃｕ）から形成される。当該導電性パッド１１０の表面には、必要に応じてニッケル（Ｎｉ）及び金（Ａｕ）からなる被覆層が配設されてもよい。

そして、凸状部材として、当該導電性パッド１１０上に配設されるバンプ１１１は、所謂ボールボンディング法により形成された金属バンプからなる。

尚、前記導電性パッド１１０は、後述する如く、長尺状の形状に換えて、バンプ１１１の配設位置に対応して個別化されて、即ち独立して配設されても良く、また複数のバンプ１１１毎に分割されて配設されても良い。

また、前記樹脂封止部１１２を形成する樹脂部材としては、エポキシ樹脂を主体とする樹脂が適用される。

更に、前記配線基板１０１の他方の主面に於いて、外部接続用端子１１３に配設される外部接続用端子１１４は、はんだボール（はんだバンプ）をもって形成される。

この様に、本実施形態に於ける半導体装置１００は、所謂ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置をなしている。

従って、前記外部接続用端子１１３にはんだボールを配設せず、所謂ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置とすることは、必要に応じて行うことができる。

かかる半導体装置１００にあっては、第１の半導体素子１０２上に搭載された第２の半導体素子１０４に於ける配線基板１０１からの離間部分、即ち第１の半導体素子１０２からの延出部に位置する外部接続用電極端子１０４ｅに対するボンディングワイヤ１０９の接続の際、当該第２の半導体素子１０４の被ワイヤボンディング部は、前記バンプ１１１によって機械的に支持される。

これにより、当該ワイヤボンディング処理の際、第２の半導体素子１０４の湾曲が抑制され、第２の半導体素子１０４の破損が防止される。

また、ボンディングキャピラリからの押圧力が有効に印加されて、ボンディングワイヤ１０９は、第２の半導体素子１０４の外部接続用電極端子１０４ｅに確実に接続される。

次に、前記半導体装置１００の製造方法について、図２及び図３を用いて説明する。

尚、図２及び図３は、前記図１Ｂに示した断面に相当し、図１に示した構成要素と同一の構成要素には、同一の符号を付している。

表面に電極端子１０６、１０７、１１３ならびに長尺状の導電性パッド１１０などが配設された配線基板１０１を、ダイボンダのボンディングステージ（図示せず）上に載置する。（図２Ａ参照）
そして、当該ボンディングステージに配設されたヒーターにより所定温度、例えば５０℃〜２００℃に加熱する。

次いで、吸着コレット１５１によって上面（電子回路形成面）が吸着・保持された第１の半導体素子１０２を配線基板１０１上に載置し、当該吸着コレット１５１による押圧を伴って、当該第１の半導体素子１０２の裏面あるいは予め配線基板１０１の上面に選択的に配設された接着剤層１０３により、当該第１の半導体素子１０２を配線基板１０１上に固着する。（図２Ｂ参照）
当該接着剤層１０３は、塗布または貼付け等により予め配設される。

なお、当該接着剤として、熱硬化性樹脂を適用しても良い。かかる場合には、第１の半導体素子１０２を配線基板１０１上に搭載した後、恒温槽またはホットプレート等により、例えば１２０℃〜２４０℃に加熱して、接着剤を半硬化または硬化せしめる。

次いで、前記配線基板１０１をワイヤボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターにより所定温度、例えば１００℃〜２００℃に加熱する。

そして、ワイヤボンディングツールに於けるボンディングキャピラリ１６１を用いての所謂ボールボンディング法を適用し、配線基板１０１に於ける長尺状の導電性パッド１１０の表面に、バンプ１１１を複数個形成する。（図２Ｃ参照）
かかる導電性パッド１１０の表面へのバンプ１１１の配設は、第２の半導体素子１０４に於ける外部接続用電極端子１０４ｅが配設された位置に対応するように行われる。

そして、当該バンプ１１１の高さは、前記第１の半導体素子１０２の上面と略同等の高さとされる。（図２Ｄ参照）
即ち、当該バンプ１１１の高さは、第１の半導体素子１０２と接着剤層１０３との厚さからもたらされる高さと略一致する高さとされる。

尚、当該導電性パッド１１０上ヘのバンプ１１１の配設工程と、前記第１の半導体素子１０２の配線基板１０１上への固着工程は、その順番を入れ換えてもよい。

次いで、配線基板１０１を、ダイボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターにより所定温度、例えば５０℃〜２００℃に加熱する。

そして、吸着コレット１５２により上面（電子回路形成面）が吸着された第２の半導体素子１０４を、前記第１の半導体素子１０２上に載置し、当該吸着コレット１５２による押圧を伴って、当該第２の半導体素子１０４の裏面あるいは予め第１の半導体素子１０２の上面に選択的に配設された接着剤層１０５より、当該第２の半導体素子１０４を第１の半導体素子１０２上に固着する。（図２Ｅ参照）
この結果、前記バンプ１１１は、第２の半導体素子１０４に於ける外部接続用電極端子１０４ｅそれぞれの略直下に位置する。

なお、前記接着剤層１０５を前記第２の半導体素子１０４の裏面全面に配設する場合には、前記バンプ１１１と前記第２の半導体素子１０４の裏面とを、前記接着剤層１０５を介して固着してもよい。

しかる後、配線基板１０１をワイヤボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターにより所定温度、例えば１００℃〜２００℃に加熱する。

そして、通常のボールボンディング法により、半導体素子の外部接続用電極端子と、これに対応する配線基板上の電極端子とを、ボンディングワイヤにより接続する。

即ち、ボンディングキャピラリ１６２を用いて、前記第２の半導体素子１０４の外部接続用電極端子１０４ｅに、ボンディングワイヤ１０９の始端、即ちボール部を接続する。（図３Ａ参照）
かかるボンディングワイヤ１０９の接続の際、第２の半導体素子１０４の外部接続用電極端子１０４ｅの被ワイヤボンディング部は、前記バンプ１１１により機械的に支持され、当該第２の半導体素子１０４の湾曲が抑制されて、その破損が防止される。

また、超音波振動の吸収も防止され、押圧力が有効に印加されて、ボンディングワイヤ１０９は第２の半導体素子１０４の外部接続用電極端子１０４ｅに確実に接続される。

即ち、配線基板１０１上にあって、バンプ１１１は、第２の半導体素子１０４の外部接続用電極端子１０４ｅの略直下に位置しており、当該第２の半導体素子１０４の外部接続用電極端子１０４ｅに対するボンディングワイヤ１０９の接続の際の押圧に対抗する。

かかるワイヤボンディングの後、ボンディングワイヤ１０９の他端（終端）を、配線基板１０１上の電極端子１０７対しステッィチボンディング法により接続する。（図３Ｂ参照）
この時、当該ボンディングワイヤ１０９に、所望のルーピング形状を付与する。

尚、当該第２の半導体素子１０４の外部接続電極端子１０４ｅと配線基板１０１上の電極端子１０７との間のワイヤボンディング処理の前あるいは終了後に、前記第１の半導体素子１０２の外部接続用電極端子１０２ｅと配線基板１０１上の電極端子１０５との間も、ボンディングワイヤ１０８を用いて接続する。（図示せず）
この様にして、半導体素子の外部接続電極端子と配線基板上の電極端子との間をワイヤボンディング法により接続した後、 配線基板１０１の主面上に形成された半導体素子の積層構造体を、ボンディングワイヤ１０８、１０９などと共に、封止用樹脂１１２より被覆する。（図３Ｃ参照）
封止用樹脂１１２の被覆方法としては、周知のトランスファーモールド法、コンプレッションモールド法、あるいはポッティング法を適用することができる。

尚、かかる樹脂封止の際にも、第２の半導体素子１０４の延出部はバンプ１１１によって支持される。

従って、トランスファーモールド法などに於ける、封止用樹脂１１２の流入圧力によって、当該第２の半導体素子１０４が変形あるいは破損することが防止される。

しかる後、前記配線基板１０１の他方の主面に於ける電極端子１１３に対し、リフローソルダリング法等を用いて、はんだボール電極からなる外部接続用端子１１４を配設し、半導体装置１００を形成する。（図３Ｄ参照）
尚、前記配線基板１０１が大判であって、当該配線基板１０１の一方の主面に、半導体素子の積層構造体が複数個形成される工程をとる場合（図示せず）には、前記外部接続用端子１１４の形成後、前記樹脂封止部１１２及び配線基板１０１をその積層方向（厚さ方向）に切断することにより、個片化された半導体装置１００を得る。

ここで、配線基板１０１上の導電性パッド１１０上に、バンプ１１１を、所謂ボールボンディング法により形成する工程について、図４を用いて説明する。

ワイヤボンディングツールのボンディングキャピラリ１６１の先端から導出された金（Ａｕ）を主体とする金属からなるボンディングワイヤ１７１と、トーチ１８１との間に於いて放電を生じさせ、ボンディングワイヤ１７１の先端部にボール１７２を形成する。（図４Ａ参照）
次いで、当該ボール１７２を、ボンディングキャピラリ１６１により荷重と超音波振動を付与しつつ、被接続部材、即ち配線基板１０１の表面に配設された導電性パッド１１０上に押圧し、当該導電性パッド１１０に接続する。（図４Ｂ参照）
かかる接続処理により、前記ボール１７２は変形し、導電性パッド１１０表面に対し、平板状部をもって接続される。

尚、この時、ボンディングキャピラリ１６１により印加される荷重は、ボンディングワイヤ１７１の直径が１５μｍである場合には４ｇｆ乃至７ｇｆ程度とされ、当該ワイヤ１７２の径が２０μｍの場合には１０ｇｆ乃至２０ｇｆ程度とされる。

また、かかるボンディング工程に於いて、前記配線基板１０１を保持するボンディングステージを１００℃〜２００℃に加熱してもよい。

次いで、前記ボンディングキャピラリ１６１に於けるクランパ（図示せず）によりボンディングワイヤ１７１を保持した状態に於いて、当該ボンディングキャピラリ１６１を上昇せしめ、ボンディングワイヤ１７１を切断する（引きちぎる）。（図４Ｃ参照）
これにより、前記導電性パッド１１０上には、平版状基部１１１ａとその上面に突出した突出部１１１ｂを有するバンプ１１１が形成される。

当該バンプ１１１は、その適用箇所（配置箇所）に対応して、種々の変形が与えられる。

即ち、一つには、当該バンプ１１１の突出部１１１ｂの形状が、適用箇所（配置箇所）に対応して変形される。また、当該バンプ１１１が、積層構造体とされる場合もある。

かかるバンプ１１１の変形例を、図５を用いて説明する。

例えば、前記半導体装置１００に於いて、第２の半導体素子１０４の延出部の長さが長い、即ち下に位置する第１の半導体素子１０２の縁部からの延出長が長い場合には、当該第２の半導体素子１０４の外部接続用電極端子１０４ｅへのワイヤボンディングの際、当該第２の半導体素子１０４に於ける湾曲が大きくなる。

かかる場合、第２の半導体素子１０４に於ける湾曲に対し、面接触状態をもって接する様、バンプ１１１の突出部１１１ｂ上面を、当該第２の半導体素子１０４に於いて生ずる湾曲面に対応する傾斜面とする。（図５Ａ参照）
即ち、バンプ１１１の突出部１１１ｂ上面を、前記第１の半導体素子１０２側から第２の半導体素子１０４の延出方向に沿って降下する傾斜面とする。

かかる傾斜面の形成は、前記図４に示す工程に於いて、ボール１７２のボンディング後、ボンディングワイヤ１７１を引きちぎる前に、ボンディングキャピラリ１６２を一旦上昇させ、更に水平方向に移動せしめた後、当該ボンディングキャピラリ１６２の先端部の傾斜した平面部分をボンディングワイヤ１７１の頭頂部に押し付けることにより行われる。

その後、ボンディングワイヤ１７１を引きちぎり、上面に傾斜面を有する突出部１１１ｂを具備したバンプ１１１を形成する。

一方、前記第２の半導体素子４の延出部の長さが短い場合などには、上面が平坦面とされた突出部を具備したバンプが配設される。（図５Ｂ参照）
かかる平坦面の形成は、前記図４に示す工程の後、バンプ１１１の頂部に、前記配線基板１０１と並行な平坦部を有するスタンピングツール又は平板状部材等を押し付けることにより行われる。

なお、当該スタンピングツールまたは平板状部材等による押し付けは、個々のバンプ１１１単位で行っても、複数個のバンプ１１１に対して一括して行ってもよい。

また、前記半導体装置１００に於いて、第２の半導体素子１０４の延出部と、配線基板１０１の上面との間の離間距離が大きい場合、即ち前記第１の半導体素子１０２と接着剤層１０３とからなる積層構造体の厚さが大である場合などには、バンプ１１１を複数のバンプの積層構造体して構成する。（図５Ｃ参照）
かかる積層構造体は、前記図４に示した方法を繰り返すことにより形成することができる。当該多段（多層）積層バンプの配設により、第２の半導体素子４の延出部の支持を確実に行うことができる。

尚、当該バンプ１１１の形成方法としては、前述のボールボンディング法の他、所謂選択めっき法を適用することもできる。

従って、当該バンプ１１１の外形形状も、前記多段形状に限られず、柱状をなす場合もある。

そして、当該バンプ１１１は、その配設位置及び／あるいは配設個数を、必要に応じて選択することができる。

当該バンプ１１１の配設位置及び／あるいは配設個数の変形例について、図６を用いて説明する。

尚、当該図６は、前記図１Ａに於いて、破線Ａにより囲繞された矩形領域を表示している。また、当該図６にあっては、第１の半導体素子１０４上に搭載される第２の半導体素子１０４、ボンディングワイヤ１０９、樹脂封止部１１２の表示を省略し、第２の半導体素子１０４の外形を破線で示している。

前述の如く、半導体装置１００にあっては、導電性パッド１１０の表面へのバンプ１１１の配設は、第２の半導体素子４に於ける外部接続用電極端子の配設された位置に対応するよう行われている。（図６Ａ参照）
即ち、当該バンプ１１１は、第２の半導体素子１０４に於ける複数の外部接続用電極端子１０４ｅそれぞれの略直下に位置して配設されている。（図示される状態では１０個）
この様な形態であれば、第２の半導体素子１０４に於ける複数の外部接続用電極端子１０４ｅに対するワイヤボンディングの際、個々の被ボンディング電極端子に印加される押圧に対してその直下に位置するバンプ１１１が対応して、良好なワイヤボンディングがなされる。

かかる構成にあっては、第２の半導体素子１０４に於ける外部接続用電極端子１０４ｅの数に対応するバンプ１１１の配設が必要とされる。

しかしながら、この様なバンプの配設構成では、第２の半導体素子１０４として、より多数の外部接続用端子を具備する半導体素子が適用された場合には、バンプ１１１の配設に要する時間の増加を招いてしまう。

一方、第２の半導体素子１０４として、比較的小形あるいは細幅の長尺状の半導体素子が適用された場合には、当該半導体素子に於ける外部接続用電極端子に対応する数のバンプ１１１の配設を必要としない場合がある。

かかる場合には、例えば、次の様なバンプ配設構成をとることができる。

一つには、当該バンプ１１１を、半導体素子（前記半導体装置１００に於ける第２の半導体素子１０４）の長手方向の端部両隅部にのみ配設（計２個）する。（図６Ｂ参照）
又は、当該バンプ１１１を、半導体素子（前記半導体装置１００に於ける第２の半導体素子１０４）の長手方向の端部の辺の略中央部にのみ配設（１個）する。（図６Ｃ参照）
あるいは、当該バンプ１１１を、半導体素子（前記半導体装置１００に於ける第２の半導体素子１０４）の長手方向の端部両隅部、及び当該端部の辺の略中央部に配設（計３個）する。（図６Ｄ参照）
また、前記バンプ１１１は、半導体素子（前記半導体装置１００に於ける第２の半導体素子１０４）の外部接続用電極端子配列の線上に位置することに限られず、当該外部接続用電極端子配列の線上から内側あるいは外側に偏寄して配置してもよい。（図示せず）
これらのバンプ配設構造に於いては、前記導電性パッド１１０は、長尺状である必要はなく、バンプ１１１が配設される箇所に対応して、選択的に配設されることを可とする。

この様なバンプ１１１の選択的配設構成によれば、当該バンプ１１１の配設個数を低減することができ、配設工程の低コスト化、効率化を図ることができる。

前記半導体装置１００にあっては、更に種々の変形が可能である。

一つには、前記第２の半導体素子１０４に於ける外部接続用電極端子１０４ｅと配線基板１０１上の電極端子１０７との間を接続するボンディングワイヤ１０９の接続法として、所謂リバースボンディング法を適用することができる。

かかるリバースボンディング法が適用された形態を半導体装置１３０として、図７に示す。同図に於いて、前記図１に示す構成と対応する部位には同一の符号を付している。

図７に示される様に、半導体装置１３０にあっては、ボンディングワイヤ１０９の始端であるボール部が配線基板１０１上の電極端子１０７に接続され、当該ボンディングワイヤ１０９の他端（終端）が第２の半導体素子１０４に於ける外部接続用電極端子１０４ｅ上に配設されたバンプ１１５に接続されている。

かかるリバースボンディング法を適用した場合であっても、ボンディングワイヤ１０９の他端（終端）を第２の半導体素子１０４に於ける外部接続用電極端子１０４ｅに接続する際、当該第２の半導体素子１０４に対してボンディングツールの押圧力が印加される。

また、当該接続に先立つ、第２の半導体素子１０４の外部接続用電極端子１０４ｅ上へのバンプ１１５の配設は、前記図４を用いて説明した方法と同様に、所謂ボールボンディング法が用いられて行なわれる。

従って、このバンプ１１５の配設の際にも、第２の半導体素子１０４に対し、ボンディングツールの押圧力が印加される。

かかるボンディングツールの押圧力に対し、前記バンプ１１１は対抗して、第２の半導体素子１０４を支持し、当該第２の半導体素子１０４の変形、破損を防止する。

この様なリバースボンディング法を適用することにより、前記半導体装置１００に於ける通常のワイヤボンディング法に比較して、ボンディングワイヤ１０９に於けるワイヤループの高さを低くすることができる。

これにより、当該半導体装置１３０にあっては、樹脂封止部の高さ（厚さ）の増加を招来せず、より高さの低い（厚さの薄い）半導体装置を形成することができる。

また、前記半導体装置１００にあっては、第２の半導体素子１０４は、第１の半導体素子１０２上に於いて、当該第１の半導体素子１０２の対向する２辺から双方向に庇状に延出して搭載されている。

しかしながら、第１の半導体素子１０２の形態によっては、当該第１の半導体素子１０２上に於ける第２の半導体素子１０４の搭載位置、ならびにその延出方向が特定あるいは制限される場合がある。

即ち、例えば半導体記憶素子の様に、外部接続用電極端子が当該半導体素子のほぼ中央部に位置し、且つ当該半導体記憶素子の長手方向に列状に配設される形態がある。

この様な半導体素子を第１の半導体素子１０２として配線基板１上にフェイスアップ状態をもって搭載し、当該第１の半導体素子１０２上に第２の半導体素子１０４を搭載する場合には、当該第１の半導体素子１０２の外部接続用電極端子に対するボンディングワイヤ１０８の接続を可能とする為に、当該第１の半導体素子１０２に於ける外部接続用電極端子の配列に沿う２辺の一方が開放され、第２の半導体素子１０４は当該辺に於いて庇状（片持ち梁状）に延出して搭載される必要がある。

かかる半導体素子の搭載形態を含む半導体装置構造を、半導体装置１４０として図８に示す。

図８Ａは、当該半導体装置１４０の平面を示し、また図８Ｂは、図８Ａに於けるＸ−Ｘ’断面を示す。なお、図８Ａにあっては、樹脂封止部の表示を省略し、その外形を実線で示している。

当該半導体装置１４０にあっては、支持基板である配線基板１０１の一方の主面上に、二つの半導体素子が積層配置されている。

即ち、当該配線基板１０１上には、第１の半導体素子１０２が接着剤層１０３を介して、所謂フェイスアップ状態をもって搭載されており、また当該第１の半導体素子１０２上には、第２の半導体素子１０４が、接着剤層１０５を介してフェイスアップ状態をもって搭載されている。

そして、第１の半導体素子１０２にあっては、その表面のほぼ中央部に、複数個の外部接続用電極端子１０２ｅが列状に配設されている。

また、第２の半導体素子１０４は、当該第１の半導体素子１０２上に於いて、当該第１の半導体素子１０２に於ける外部接続用電極端子１０２ｅの配設部を避け、且つ当該第１の半導体素子１０２の外部接続用電極端子１０２ｅの配列と並行な辺の一方から、庇状（片持ち梁状）に延出（突出）して搭載されている。

この為、第１の半導体素子１０２の側部に於いて、第２の半導体素子１０４の延出（突出）部と支持基板１０１との間は離間している。

当該第1の半導体素子１０２は、配線基板１０１と第２の半導体素子１０４との間に位置して中間部材をなしている。

かかる配設構成にあっては、第２の半導体素子１０４の延出部の長さ（突出量）は、第２の半導体素子１０４の延出方向に並行な辺の長さの１／２よりも大きい。

すなわち、第２の半導体素子１０４の延出部の面積は、当該第２の半導体素子１０４が第１の半導体素子１０２上に固着される面積よりも大きい。

そして、第２の半導体素子１０４の外部接続用電極端子１０４ｅは、当該第２の半導体素子１０４の対向する２辺に沿ってそれぞれ複数個配設されており、その一方の配列は前記第１の半導体素子１０２に於ける外部接続用電極端子１０２ｅの配列に近接し、略並行している。また、他方の配列は、延出（突出）部に於いて、第１の半導体素子１０２からより遠い領域に位置している。

一方、前記配線基板１０１の主面上には、前記第１の半導体素子１０２の外部接続用電極端子１０２ｅに対応して電極端子１０６が複数個配設され、また前記第２の半導体素子１０４の外部接続用電極端子１０４ｅに対応して電極端子１０７が複数個配設されている。

当該電極端子１０７の一部は、前記電極端子１０６の配列の外側に位置し、且つ略並行して配設されている。

そして、当該第１の半導体素子１０２の外部接続用電極端子１０２ｅと、前記配線基板１０１上の電極端子１０６との間はボンディングワイヤ１０８より接続され、第２の半導体素子１０４の外部接続用電極端子１０４ｅと、前記配線基板１０１上の電極端子１０７との間はボンディングワイヤ１０９より接続されている。

ここでは、前記第１の半導体素子１０２の外部接続用電極端子１０２ｅに対するボンディングワイヤ１０８の接続法として、ならびに第２の半導体素子１０４の当該第１の半導体素子１０２上に位置する外部接続用電極端子１０４ｅに対するボンディングワイヤ１０９の接続法として、リバースボンディング法が適用されている。

即ち、第１の半導体素子１０２の外部接続用電極端子１０２ｅ上に配設されたバンプ１２１にボンディングワイヤ１０８の終端が接続され、一方、第２の半導体素子１０４の第１の半導体素子１０２上に位置する外部接続用電極端子１０４ｅ上に配設されたバンプ１２２にボンディングワイヤ１０９の終端が接続されている。

これらのボンディングワイヤ１０８、ボンディングワイヤ１０９は、その延在する方向がほぼ同一であることから、互いの接触を防止しつつワイヤループの高さを抑制するうえで、当該リバースボンディング法は有効である。

かかる半導体装置１４０に於ける特徴的構成として、第２の半導体素子１０４の延出（突出）部に於ける配線基板１０１上に、当該第２の半導体素子１０４の縁部（辺）に沿って、且つ当該第２の半導体素子１０４の辺の長さと同等の長さを有する長尺状の導電性パッド１１０が配設されている。当該導電性パッド１１０上には、第２の半導体素子１０４に於ける複数個の外部接続用電極端子１０４ｅそれぞれの略直下に位置して、バンプ１１１が配設されている。

そして、前記第２の半導体素子１０４の延出（突出）部に於ける外部接続用電極端子１０４ｅに対しては、通常のワイヤボンディング法により、ボンディングワイヤ１０９ｓが接続されている。

また、当該配線基板１０１の一方の主面に於いて、前記半導体素子１０２、半導体素子１０４ならびにボンディングワイヤ１０８、ボンディングワイヤ１０９などを覆って、封止用樹脂１１２が配設されている。

更に、当該配線基板１０１の他方の主面には、格子状に配設された電極端子１１３上にはんだボール（はんだバンプ）からなる外部接続用端子１１４が配設されている。

かかる半導体装置１４０にあっては、第２の半導体素子１０４の延出（突出）部の長さ（延出長）が比較的大きくなることから、前記バンプ１１１の配設の有効性は高い。

すなわち，第２の半導体素子１０４に於ける外部接続用電極端子１０４ｅにボンディングワイヤ１０９ｓの始端を接続する際、当該第２の半導体素子１０４の被ワイヤボンディング部はバンプ１１１により機械的に支持される。従って、当該第２の半導体素子１０４の湾曲が抑制され、当該第２の半導体素子１０４の破損が防止される。

更に、第２の半導体素子１０４を第１の半導体素子１０２上に搭載する際に、当該バンプ１１１によって支持しながら搭載することが可能であるため、第２の半導体素子１０４を第１の半導体素子１０２上に傾斜することなく、精度良く積層配設することができる。

これにより、半導体装置に於ける第１の半導体素子１０２と第２の半導体素子１０４との配置構成の設計自由度が向上する。
（実施形態２）
本発明による半導体装置の実施形態その２について、図９乃至図１３用いて説明する。

本実施形態に於ける半導体装置は、支持基体である配線基板上にフェイスダウン（フリップチップ）状態をもって搭載され、その外部接続用バンプ電極が当該配線基板上の電極端子に接続される第１の半導体素子と、当該第１の半導体素子上にフェイスアップ状態をもって搭載され、その電極端子パッドがワイヤボンディング法により前記配線基板上の電極端子に接続される第２の半導体素子とを含む。

実施形態その２にかかる半導体装置２００を、図９に示す。

図９Ａは、当該半導体装置２００の平面を示し、また図９Ｂは、図９Ａに於けるＸ−Ｘ’断面を示す。なお、図９Ａにあっては、樹脂封止部の表示を省略し、その外形を実線で示している。

当該半導体装置２００にあっては、支持基体である配線基板２０１の一方の主面上に、二つの半導体素子が積層配置されている。

即ち、当該配線基板２０１上には、第１の半導体素子２０２が、所謂フェイスダウン（フリップチップ）状態をもって搭載され、その電極端子（図示せず）上に配設された外部接続用突起（バンプ）電極２０２ｅにより、配線基板２０１上の電極端子２０３に接続されている。

そして、当該第１の半導体素子２０２上に、第２の半導体素子２０４が、接着剤層２０５を介してフェイスアップ状態をもって搭載されている。

ここで、前記第１の半導体素子２０２は比較的小さな平面形状を有しており、長方形を有する第２の半導体素子２０４は、当該第１の半導体素子２０２上に於いて、当該第１の半導体素子２０２の幅を越えて庇状（片持ち梁状）に延出（突出）して搭載されている。

この為、第１の半導体素子２０２の側部に於いて、第２の半導体素子２０４の延出（突出）部と配線基板２０１との間は離間している。

当該第1の半導体素子２０２は、配線基板２０１と第２の半導体素子２０４との間に位置して中間部材をなしている。

そして、第１の半導体素子２０２と配線基板２０１との間には、所謂アンダーフィル材２０６が充填されている。

当該アンダーフィル材２０６は、配線基板２０１の、第１の半導体素子２０２と対向する領域よりも外方に裾状に拡がって配設され、前記第１の半導体素子２０２の外部接続用突起（バンプ）電極２０２ｅと配線基板２０１上の電極端子２０３との間の接続を保護するとともに、第１の半導体素子２０２と配線基板２０１とを固着する。

尚、前記第１の半導体素子２０２の外部接続用突起電極２０２ｅは、当該半導体素子２０２の主表面（電子回路形成面）に於いて、４つの縁部に沿ってそれぞれ複数個配設されている。

また、前記第２の半導体素子２０４の外部接続用電極端子２０４ｅは、当該第２の半導体素子２０４の長手方向の両端の縁部に沿ってそれぞれ複数個配設されている。

一方、前記配線基板２０１の主面上には、前述の如く、第１の半導体素子２０２の外部接続用突起電極２０２ｅに対応して電極端子２０３が複数個配設され、また前記第２の半導体素子２０４の外部接続用電極端子２０４ｅに対応して電極端子２０７が複数個配設されている。

そして、第１の半導体素子２０２の外部接続用突起電極２０２ｅと、前記配線基板２０１上の電極端子２０１ｅとの間は圧接接続され、一方、第２の半導体素子２０４の外部接続用電極端子２０４ｅと、前記配線基板２０１上の電極端子２０７との間はボンディングワイヤ２０８により接続されている。

尚、第１の半導体素子２０２の外部接続用突起電極２０２ｅは、例えば金（Ａｕ）、銅（Ｃｕ）、あるいはニッケル（Ｎｉ）等を主成分とする合金材料、錫（Ｓｎ）−銀（Ａｇ）、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）を主成分とする半田材料、あるいは銀（Ａｇ）等の金属粒子を含有する導電性樹脂材料から形成されている。

また、前記アンダーフィル材２０６は、熱硬化性あるいは熱可塑性の絶縁性樹脂を主体として形成され、例えばエポキシ系、ポリイミド系、アクリル系、あるいはシリコン系樹脂が適用される。

尚、当該アンダーフィル材２０６は、その適用量が比較的少であることから、封止用部材と同一の物性を有するか否かは問われない。

本実施形態に於ける特徴的構成として、前記第２の半導体素子２０４の長手方向の両端部近傍に於ける配線基板２０１上に、当該第２の半導体素子２０４の縁に沿って、且つ当該半導体素子２０４の縁の長さと同等の長さを有する長尺状の導電性パッド２０９が配設されている。

当該導電性パッド２０９上には、前記第２の半導体素子２０４に於ける複数個の電極端子２０４ｅそれぞれの略直下に位置して、凸状部材であるバンプ２１０が配設されている。

そして、配線基板２０１の一方の主面に於いて、前記半導体素子２０２、半導体素子２０４ならびにボンディングワイヤ２０８などを覆って、封止用樹脂２１１が被覆されている。

更に、当該配線基板２０１の他方の主面には、格子状に配設された電極端子２１２上に、はんだボール（はんだバンプ）からなる外部接続用端子２１３が配設されている。

かかる構成によれば、第１の半導体素子２０２がフリップチップ方式により搭載されることから、当該半導体素子２０２からのボンディングワイヤの導出、ならびに当該半導体素子２０２周囲の配線基板２０１上への電極端子の配設を必要とせず、半導体装置として大形化を招来しない。

尚、外部接続用突起電極２０２ｅの適用により、第１の半導体素子２０２の背面の高さ、即ち当該第１の半導体素子２０２上に搭載される第２の半導体素子２０４と配線基板２０１の表面との離間距離（間隔）は大きなものとなる。しかしながら、第２の半導体素子２０４の厚さならびにバンプ２１０の高さを選択して、ワイヤボンディング時に於ける当該第２の半導体素子２０４の撓み量を制限することにより、当該第２の半導体素子２０４の破損は防止される。

当該実施形態その２にかかる半導体装置２００の製造方法について、図１０乃至図１２を用いて説明する。

先ず、主面に電極端子２０４、２０７ならびに電極端子２１２などが配設された配線基板２０１を準備し、その一方の主面（半導体素子搭載面）に於ける、第１の半導体素子２０２の搭載予定部にアンダーフィル材２０６を被着する。（図１０Ａ参照）
当該配線基板２０１は、必要に応じて多層配線構造がとられる。またアンダーフィル材２０６は、ノズル２５１を介して当該配線基板２０１上に選択的に滴下される。

次いで、配線基板２０１を、フリップチップボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターにより所定温度、例えば５０℃〜１５０℃に加熱する。

そして、予め所定温度、例えば１５０℃〜３００℃に加熱したボンディングツール２６１によりその背面（電子回路非形成面）が吸着・保持された第１の半導体素子２０２を、前記配線基板２０１上に位置せしめる。（図１０Ｂ参照）
当該ボンディングツール２６１による押圧および加熱を伴って、当該第１の半導体素子２０２の外部接続用突起電極２０２ｅを、配線基板２０１上の電極端子２０３に接続する。（図１０Ｃ参照）
即ち、当該第１の半導体素子２０２は、フェイスダウン形態をもって搭載される。

この結果、前記アンダーフィル材２０６は、当該第１の半導体素子２０２と配線基板２０１との間の空間を埋めると共に、当該第１の半導体素子２０２の周囲に於いて裾拡がり状に拡がり、硬化する。（図１０Ｄ参照）
かかるアンダーフィル材２０６の配設により、配線基板２０１の電極端子２０１ｅへの
第１の半導体素子２０２の外部接続用突起電極２０２ｅの接続が強化されると共に、当該第１の半導体素子２０２と配線基板２０１との間の空間への水分などの侵入が防止される。

次いで、配線基板２０１をワイヤボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターにより所定温度、例えば１００℃〜２００℃に加熱する。

そして、ボンディングキャピラリ２７１を用いての所謂ボールボンディング法を適用して、当該配線基板２０１に於ける長尺状の導電性パッド２０９の表面に、バンプ２１０を複数個形成する。（図１１Ａ参照）
かかる導電性パッド２０９の表面へのバンプ２１０の配設は、第２の半導体素子２０４に於ける外部接続用電極端子の配設された位置に対応するよう行われる。そして、当該バンプ２１０の高さは、前記第１の半導体素子２０２の背面の位置する高さと略同等の高さあるいはこれより若干低い高さとされる。（図１１Ｂ参照）
即ち、当該バンプ２１０の高さは、外部接続用突起電極２０２ｅを含む第１の半導体素子２０２の厚さからもたらされる高さと略一致するかあるいはこれより若干低い高さとされる。当該バンプ２１０の高さが、外部接続用突起電極２０２ｅを含む第１の半導体素子２０２の厚さからもたらされる高さよりも若干低い高さとされる場合には、その高さは、後の工程で配設され、ワイヤボンディングがなされる第２の半導体素子２０４に於ける撓み量が、許容値を越えることのない高さとされる。

次いで、前記配線基板２０１を、ダイボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターにより所定温度、例えば５０℃〜２００℃に加熱する。

そして、吸着コレット２６２によりその上面（電子回路形成面）が吸着された第２の半導体素子２０４を第１の半導体素子２０２上に載置し、当該吸着コレット２６２による押圧を伴って、当該第２の半導体素子２０４の裏面あるいは予め第１の半導体素子２０２の上面に選択的に配設された接着剤層２０５より、当該第２の半導体素子２０４を第１の半導体素子２０２上に固着する。（図１１Ｃ参照）
この結果、前記バンプ２１０は、第２の半導体素子２０４に於ける外部接続用電極端子２０４ｅそれぞれの略直下に位置することとなる。

しかる後、配線基板２０１をワイヤボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターにより所定温度、例えば１００℃〜２００℃に加熱する。

そして、ボンディングキャピラリ２７２を用いてのボールボンディング法により、前記第２の半導体素子２０４の外部接続用電極端子２０４ｅに、ボンディングワイヤ２０８の始端を接続する。（図１２Ａ参照）
かかるボンディングワイヤ２０８の接続の際、前記バンプ２１０によって、第２の半導体素子２０４の被ワイヤボンディング部は機械的に支持され、当該第２の半導体素子２０４の湾曲が抑制され、その破損が防止される。

また、超音波振動の吸収も防止され、押圧力が有効に印加されて、ボンディングワイヤ２０８は第２の半導体素子２０４の外部接続用電極端子２０４ｅに確実に接続される。

即ち、配線基板２０１上にあって、バンプ２１０は、第２の半導体素子２０４の外部接続用電極端子２０４ｅの略直下に位置しており、当該第２の半導体素子２０４の外部接続用電極端子２０４ｅに対するボンディングワイヤ２０８の接続の際の押圧に対抗する。

かかるワイヤボンディングの後、前記ボンディングワイヤ２０８の他端（終端）を、配線基板２０１上の電極端子２０７にステッィチボンディング法により接続する。（図１２Ｂ参照）
この時、当該ボンディングワイヤ２０８には、所望のルーピング形状を付与する。

次いで、前記配線基板２０１の主面上に形成された半導体素子の積層構造体は、ボンディングワイヤと共に封止用樹脂２１１により被覆される。（図１２Ｃ参照）
樹脂被覆方法としては、前述の如くトランスファーモールド法、コンプレッションモールド法、あるいはポッティング法を適用することができる。

尚、かかる樹脂封止の際にも、第２の半導体素子２０４の延出部はバンプ２１０によって支持される。従って、トランスファーモールド法などに於ける、封止用樹脂２１１の流入圧力による第２の半導体素子２０４の湾曲が抑制され、その破損が防止される。

しかる後、前記配線基板２０１の他方の主面に於ける電極端子２１２に、リフローソルダリング法等を用いて、はんだボール電極からなる外部接続用端子２１３を配設し、半導体装置２００を形成する。（図１２Ｄ参照）
尚、前記配線基板２０１が大判であって、当該配線基板２０１の一方の主面に、半導体素子の積層構造体が複数個形成される工程をとる場合（図示せず）には、前記外部接続用端子２１３の形成後、前記樹脂封止部２１１及び配線基板２０１をその積層方向（厚さ方向）に切断することにより、個片化された半導体装置２００を得る。

また、前記第２の半導体素子２０４に於ける第１の半導体素子２０２からの延出量（長）が大である場合には、前記バンプ２１０の突出部上面形状として、前記図５Ａをもって説明したところの、「第１の半導体素子２０２側から第２の半導体素子２０４の延出方向に向かって降下する傾斜面」を適用することもできる。（図１３Ａ参照）
かかる構成により、第２の半導体素子２０４に於ける外部接続用電極端子２０４ｅへのワイヤボンディングの際、当該バンプ２１０は、当該半導体素子２０４に生ずる湾曲に対し面接触状態をもって接する。（図１３Ｂ参照）
これにより、当該半導体素子２０４はその湾曲が抑制され、破損が防止される。
（実施形態３）
本発明による半導体装置の実施形態その３について、図１４乃至図２２を用いて説明する。

本実施形態その３に於ける半導体装置は、支持基体である配線基板上にフェイスアップ状態をもって搭載され、その外部接続用電極端子がワイヤボンディング法により当該配線基板上の電極端子に接続される第１の半導体素子と、当該第１の半導体素子上にフェイスアップ状態をもって搭載され、その外部接続用電極端子がワイヤボンディング法により前記配線基板上の電極端子に接続される第２の半導体素子、ならびに当該第２の半導体素子上にフェイスアップ状態をもって搭載され、その外部接続用電極端子がワイヤボンディング法により前記配線基板上の電極端子に接続される第３の半導体素子を具備する。

かかる実施形態その３に於ける半導体装置３００を、図１４に示す。

図１４Ａは、当該半導体装置３００の平面を示し、また図１４Ｂは、図１４Ａに於けるＸ−Ｘ’断面を示す。尚、図１４Ａにあっては、樹脂封止部の表示を省略し、その外形を実線で示している。

当該半導体装置３００にあっては、支持基体である配線基板３０１の一方の主面上に、３個の半導体素子が積層されて搭載されている。

即ち、当該配線基板３０１上には、第１の半導体素子３０２が接着剤層３０３を介して、所謂フェイスアップ状態をもって搭載されており、当該第１の半導体素子３０２上には、第２の半導体素子３０４が、接着剤層３０５を介してフェイスアップ状態をもって搭載され、更に当該第２の半導体素子３０４上には、第３の半導体素子３０６が、接着剤層３０７を介してフェイスアップ状態をもって搭載されている。

ここで、第１の半導体素子３０２は長方形状を有し、配線基板３０１上に於いて、一方向（Ｘ方向）に搭載されている。

また第２の半導体素子３０４も長方形状を有し、第１の半導体素子３０２上に於いて、当該第１の半導体素子３０２の幅をＹ方向に越えて庇状（片持ち梁状）に延出（突出）して搭載されている。この為、第１の半導体素子３０２の側部に於いて、第２の半導体素子３０４の延出（突出）部と支持基板３０１との間は離間している。

更に、第３の半導体素子３０６も長方形状を有し、第２の半導体素子３０４上に、前記第１の半導体素子３０２と同一の方向（Ｘ方向）に搭載され、当該第１の半導体素子３０２の略直上に位置して搭載されている。

即ち、第１乃至第３の半導体素子は、互いにその上あるいは下に位置する半導体素子と、略直交して交差した状態をもって積層配置されている。

そして、第２の半導体素子３０４は、第１の半導体素子３０２と第３の半導体素子３０６との間に位置し、中間部材をなしている。

かかる構成に於いて、前記第１の半導体素子３０２の外部接続用電極端子３０２ｅは、前記第２の半導体素子３０４が延出する２辺とは異なる２辺に沿ってそれぞれ複数個配設されている。

また、第２の半導体素子３０４の外部接続用電極端子３０４ｅは当該第２の半導体素子３０４の長手方向の両端の２辺に沿ってそれぞれ複数個配設されている。

更に、前記第３の半導体素子３０６の外部接続用電極端子３０６ｅは、前記第２の半導体素子３０４が延出する２辺とは異なる２辺に沿ってそれぞれ複数個配設され、前記第１の半導体素子３０２の外部接続用電極端子３０２ｅの略直上に位置している。

一方、前記配線基板３０１の主面上には、前記第１の半導体素子３０２の外部接続用電極端子３０２ｅに対応して電極端子３０８が配設され、また前記第２の半導体素子３０４の外部接続用電極端子３０４ｅ対応して電極端子３０９が配設されている。

更に、第３の半導体素子３０６の外部接続用電極端子３０６ｅ対応して電極端子３１０が、前記第１の半導体素子３０２に対応する電極端子３０８の配列に並行して複数個配設されている。

そして、当該第１の半導体素子３０２の外部接続用電極端子３０２ｅと前記配線基板３０１上の電極端子３０８との間は、リバースボンディング法によって、ボンディングワイヤ３１１より接続されている。

一方、第２の半導体素子３０４の外部接続用電極端子３０４ｅと前記配線基板３０１上の電極端子３０９との間は、順ボンディング法によってボンディングワイヤ３１２により接続されている。また、第３の半導体素子３０６の外部接続用電極端子３０６ｅと、前記配線基板３０１上の電極端子３１０との間も、順ボンディング法によってボンディングワイヤ３１３より接続されている。

本実施形態に於ける特徴的構成として、前記第１の半導体素子３０２の外部接続用電極端子３０２ｅに於いて、当該外部接続用電極端子３０２ｅに接続されたボンディングワイヤ３１１の終端上に、凸状部材であるバンプが配設されている。

即ち、第１の半導体素子３０２の外部接続用電極端子３０２ｅ上には、バンプ３１４ａが配設され、当該バンプ３１４ａ上にはボンディングワイヤ３１１の終端が接続され、更に当該ボンディングワイヤ３１１の終端部上に第２のバンプ３１４ｂが配設されている。そして、当該積層構造を有するバンプ３１４は、第３の半導体素子３０６の外部接続用電極端子３０６ｅの略直下に位置している。

尚、前記第２の半導体素子３０４は、第１の半導体素子３０２からの延出量（長）が少である。

従って、配線基板３０１上に於ける、当該第２の半導体素子３０４の辺に沿っての長尺状の導電性パッドの配設、並びに当該導電性パッド上への第２の半導体素子３０４に於ける外部接続用電極端子３０４ｅに対応するバンプの配設は行っていない。

当該第２の半導体素子３０４の、第１の半導体素子３０２からの延出量（長）が多い場合などには、当該バンプの配設が必要に応じてなされる。

そして、当該配線基板３０１の一方の主面に於いて、前記半導体素子３０２、半導体素子３０４、半導体素子３０６ならびにボンディングワイヤ３１１、３１２、３１３などを覆って封止用樹脂３１５が被覆されている。

更に、当該配線基板３０１の他方の主面には、格子状に配設された電極端子３１６上に、はんだボール（はんだバンプ）からなる外部接続用端子３１７が配設されている。

かかる半導体装置３００にあっては、前記第２の半導体素子３０４上に搭載された第３の半導体素子３０６に於ける第１の半導体素子３０２からの離間部分、即ち第２の半導体素子３０４からの延出部に位置する外部接続用電極端子３０６ｅに対するボンディングワイヤの接続の際、第１の半導体素子３０２の外部接続用電極端子３０２ｅ上に配設されたバンプ３１４によって、当該第３の半導体素子３０６の被ワイヤボンディング部は機械的に支持され、当該第３の半導体素子３０６の湾曲が抑制され、その破損が防止される。

また、ボンディングキャピラリからの押圧力が有効に印加されて、ボンディングワイヤ３１３は、第３の半導体素子３０６の外部接続用電極端子３０６ｅに確実に接続される。

この時、第１の半導体素子３０２は、配線基板３０１に比べて反りあるいはうねりが小さい。従って、当該第１の半導体素子３０２の外部接続用電極端子３０２ｅ上にバンプ３１４を複数個配設する際、これらのバンプはその上面の高さがより均一に形成される。

従って、第３の半導体素子３０６の外部接続用電極端子３０６ｅに対するワイヤボンディング処理の際、当該第３の半導体素子３０６をより確実に支持することができる。

また、外部接続用電極端子３０２ｅ上のバンプ３１４ａに接続されたボンディングワイヤ３１１上に、更にバンプ３１４ｂを配設することにより、ボンディングワイヤ３１１と外部接続用電極端子３０２ｅとの接続が強化され、半導体装置３００の信頼性を向上することができる。

次に、かかる構成を有する半導体装置３００の製造方法について、図１５乃至図１７を用いて説明する。

先ず、表面に電極端子３０８、３０９、３１０ならびに３１６などが配設された配線基板３０１を、ダイボンダのボンディングステージ（図示せず）上に載置する。（図１５Ａ参照）
そして、当該ボンディングステージに配設されたヒーターにより、当該配線基板３０１を所定温度、例えば５０℃〜２００℃に加熱する。

次いで、吸着コレット３５１によりその上面（電子回路形成面）が吸着・保持された第１の半導体素子３０２を前記配線基板３０１上に載置し、当該吸着コレット３５１による押圧を伴って、当該第１の半導体素子３０２の裏面あるいは配線基板３０１の上面に予め選択的に配設された接着剤層３０３により、当該第１の半導体素子３０２を配線基板３０１上に固着する。（図１５Ｂ参照）
次いで、吸着コレット３５２によりその上面（電子回路形成面）が吸着された第２の半導体素子３０４を第１の半導体素子３０２上に載置し、当該吸着コレット３５２による押圧を伴って、当該第２の半導体素子３０４の裏面あるいは第１の半導体素子３０２の上面に予め選択的に配設された接着剤層３０５より、当該第２の半導体素子３０４を第１の半導体素子３０２上に固着する。（図１５Ｃ参照）
前記接着剤層３０５は、塗布または貼付け等により予め配設される。

なお、当該接着剤として、熱硬化性樹脂を適用しても良い。かかる場合には、第１の半導体素子３０２を配線基板３０１上に搭載した後、恒温槽またはホットプレート等により、例えば１２０℃〜２４０℃に加熱して、接着剤を半硬化せしめる。

次いで、前記配線基板３０１をワイヤボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターにより所定温度、例えば１００℃〜２００℃に加熱する。

そして、ボンディングキャピラリ３６１を用いての所謂ボールボンディング法を適用して、前記第１の半導体素子３０２に於ける外部接続用電極端子３０２ｅそれぞれの表面に、バンプ３１４ａを形成する。（図１５Ｄ、図１５Ｅ参照）
次いで、ボンディングキャピラリ３７１を用い、リバースボンディング法を適用して、ボンディングワイヤ３１１の始端であるボール部を配線基板３０１上の電極端子３０８に接続する。

そして、当該ボンディングワイヤ３１１の他端（終端）を、第１の半導体素子３０４の外部接続用電極端子３０４ｅ上に配設されているバンプ３１４ａへ接続する。（図１６Ａ、図１６Ｂ参照）
この時、当該ボンディングワイヤ３１１には、所望のルーピング形状を付与する。

しかる後、再びボンディングキャピラリ３６１を用いての所謂ボールボンディング法を適用して、前記バンプ３１４ａに接続されたボンディングワイヤ３１１の終端部上に、第２のバンプ３１４ｂを形成する。（図１６Ｃ、図１６Ｄ参照）
即ち、バンプ３１４ａならびにバンプ３１４ｂは、積層構造をもってバンプ３１４を構成する。

次いで、配線基板３０１をダイボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターによって所定温度、例えば５０℃〜２００℃に加熱する。

そして、吸着コレット３５３によりその上面（電子回路形成面）が吸着された第３の半導体素子３０６を第２の半導体素子３０４上に載置し、当該吸着コレット３５３による押圧を伴って、当該第３の半導体素子３０６の裏面あるいは予め第２の半導体素子３０４の上面に選択的に配設された接着剤層３０７より、当該第３の半導体素子３０６を第２の半導体素子３０４上に固着する。（図１６Ｅ参照）
この時、当該第３の半導体素子３０６に於ける外部接続用電極端子３０６ｅは、第１の半導体素子３０２の外部接続用電極端子３０２ｅの上に配設されたバンプ３１４の略直上に位置する。

なお、前記接着剤層３０７を前記第３半導体素子３０６裏面全面に配設する場合には、前記バンプ３１４と前記第３半導体素子３０６の裏面とを、当該接着剤層３０７を介して固着してもよい。

次いで、前記配線基板３０１をワイヤボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターにより所定温度、例えば１００℃〜２００℃に加熱する。

そして、ボンディングキャピラリ３７１を用いて、前記第３の半導体素子３０６の外部接続用電極端子３０６ｅに、ボンディングワイヤ３１３の始端を接続する。（図１７Ａ参照）
かかるボンディングワイヤ３１３の接続の際、第３の半導体素子３０６の被ワイヤボンディング部は、バンプ３１４によって機械的に支持され、当該第３の半導体素子３０６の湾曲が抑制され、その破損が防止される。

また、超音波振動の吸収も防止され、押圧力が有効に印加されて、ボンディングワイヤ３１３は第３の半導体素子３０６の外部接続用電極端子３０６ｅに確実に接続される。

即ち、配線基板３０１上にあって、バンプ３１４は、第３の半導体素子３０６の外部接続用電極端子３０６ｅの略直下に位置しており、当該第３の半導体素子３０６の外部接続用電極端子３０６ｅに対するボンディングワイヤの接続の際の押圧に対抗する。

そして、当該ボンディングワイヤ３１３の他端（終端）を、配線基板３０１上の電極端子３１０に対し、ステッィチボンディング法により接続する。（図１７Ｂ参照）
この時、当該ボンディングワイヤ３１３には、所望のルーピング形状を付与する。

尚、かかる第３の半導体素子３０６の外部接続用電極端子３０６ｅと配線基板３０１上の電極端子３１０との間のワイヤボンディング処理の前あるいは終了後に、前記第２の半導体素子３０４の外部接続用電極端子３０４ｅと配線基板３０１上の電極端子３０９との間も、ボンディングワイヤ３１２を用いてのワイヤボンディング法により接続する。（図示せず）
次いで、前記配線基板３０１の主面上に形成された半導体素子の積層構造体は、ボンディングワイヤと共に封止用樹脂３１５により被覆される。（図１７Ｃ参照）
当該樹脂被覆を施す方法としては、周知のトランスファーモールド法、コンプレッションモールド法、あるいはポッティング法を適用することができる。

尚、かかる樹脂封止の際にも、第３の半導体素子３０６の延出部はバンプ３１４によって支持される。従って、トランスファーモールド法などに於ける封止用樹脂３１５の流入圧力による第３の半導体素子３０６の湾曲が抑制され、変形あるいは破損が防止される。

しかる後、前記配線基板３０１の他方の主面に於ける電極端子３１６に、リフローソルダリング法等を用いて、はんだボール電極からなる外部接続用端子３１７を配設し、半導体装置３００を形成する。（図１７Ｄ参照）
尚、前記配線基板３０１が大判であって、当該配線基板３０１の一方の主面に、半導体素子の積層構造体が複数個形成される工程をとる場合（図示せず）には、前記外部接続用端子３１６の形成後、前記樹脂封止部３１５及び配線基板３０１をその積層方向（厚さ方向）に切断することにより、個片化された半導体装置３００を得る。

また、前記第１の半導体素子３０２に於ける外部接続用電極端子３０２ｅそれぞれの表面に配設されたバンプ３１４は、その配設位置及び／あるいは配設形体を、必要に応じて選択することができる。

当該バンプ３１４の配設位置及び／あるいは配設形体の変形例について、図１８を用いて説明する。尚、当該図１８は、前記図１４Ａに於いて、破線Ａにより囲繞された矩形領域を表示している。

当該図１８にあっては、第２の半導体素子３０４上に搭載される第３の半導体素子３０６、ボンディングワイヤ３１３、並びに樹脂封止部３１５の表示を省略している。

前述の如く、半導体装置３００にあっては、第１の半導体素子３０２の外部接続用電極端子３０２ｅ上へのバンプ３１４の配設は、当該第１の半導体素子３０２に於ける外部接続用電極端子３０２ｅの全て（図示される状態では１０個）に対して行われている。（図１８Ａ参照）
かかる構成により、第３の半導体素子３０６に於ける複数の外部接続用電極端子３０６ｅに対するワイヤボンディングの際、個々の被ボンディング電極端子に印加される押圧に対しその直下に位置するバンプ３１４が対応して、良好なワイヤボンディングがなされる。

しかしながら、かかる場合には、少なくとも第３の半導体素子３０６に於ける外部接続用電極端子３０６ｅに対応する数のバンプの配設が必要とされる。

そして、当該バンプ３１４は、第１の半導体素子３０２の外部接続用電極端子３０２ｅ上のバンプ３１４ａの配設、当該バンプ３１４ａ上へのボンディングワイヤ３１１の終端の接続、更に当該ボンディングワイヤ３１１の終端接続部へのバンプ３１４ｂの配設との工程がとられる。

この様な多段構成を有するバンプ３１４の適用は、前記第３の半導体素子３０６として、より大形の半導体素子あるいは多機能を有して多数の外部接続用電極端子３０６ｅを具備する半導体素子が適用された場合には、当該バンプ３１４の配設工程に要する時間の増加を招いてしまう。

一方、当該第３の半導体素子３０６として、比較的小形あるいは長尺状の半導体素子が適用された場合には、当該半導体素子に於ける外部接続用電極端子に対応する数のバンプ３１４の配設を必要としない場合がある。

この様な場合、例えば次の様なバンプ配設構成をとることができる。

一つには、前記バンプ３１４ｂを、第１の半導体素子３０２に於ける外部接続用電極端子３０２ｅ配列に於いて、両端部に位置する外部接続用端子に於けるバンプ３１４ａ上へのボンディングワイヤ３１１の終端部上のみに配設（計２個）する。（図１８Ｂ参照）
あるいは、当該バンプ３１４ｂを、第１の半導体素子３０２に於ける外部接続用電極端子３０２ｅ配列の内、選択された複数個（ここでは計４個）の外部接続用端子に於けるバンプ３１４ａ上のボンディングワイヤ３１１の終端部に対し配設する。（図１８Ｃ参照）
すなわち、前記ボンディングワイヤ３１１の終端が接続されたバンプ３１４ａの全てに 対してバンプ３１４ｂを配設することは行わず、その配設箇所を適宜選択する。

この様に、バンプ３１４ｂの配設箇所を選択すること、すなわち積層バンプ３１４の配設形体を選択することにより、当該バンプ３１４の配設工程の効率化を図ることができる。

また、当該第１の半導体素子３０２に於ける外部接続用電極端子３０２ｅ上へのバンプ３１４の配設構成は、次の様な形態をとることもできる。

一つに、第１の半導体素子３０２に於ける外部接続用電極端子３０２ｅの平面形状を長尺状のものとし、その一方の端部側を被ワイヤボンディング領域とし、他方の端部近傍をバンプ３１４の配設部とする。（図１９Ａ参照）
尚、当該図１９Ａも、前記図１４Ａに於いて、破線Ａにより囲繞された矩形領域を表示している。

そして、当該図１９Ａにあっても、第３の半導体素子３０６、当該第３の半導体素子３０６の外部接続用電極端子３０６ｅから導出され電極端子３１０へ接続されるボンディングワイヤ３１３、ならびに樹脂封止部３１５については、図示することを省略している。

即ち、かかる構成にあっては、第１の半導体素子３０２の外部接続用電極端子３０２ｅに於いて、ボンディングワイヤ３１１の被ワイヤボンディング部と、バンプ３１４の配設部とを重畳しない。

かかる電極端子構成を採用することにより、当該第１の半導体素子３０２の外部接続用電極端子３０２ｅに対するワイヤボンディング方法として、ボンディングワイヤの始端であるボールを接続する通常のワイヤボンディング法を適用する（図１９Ｂ参照）こと、あるいはボンディングワイヤの終端を接続するリバースボンディング法を適用する（図１９Ｃ参照）ことの、何れをも選択して適用することができる。

尚、リバースボンディング法を適用する際には、外部接続用電極端子３０２ｅの被ワイヤボンディング部には予めバンプ３２１が配設される。

この様な被ワイヤボンディング部とバンプ配設部の分離により、第３の半導体素子３０６の外部接続用電極端子３０６ｅへのワイヤボンディングの際、当該第３の半導体素子３０６の外部接続用電極端子３０６ｅの被ワイヤボンディング部直下にバンプは存在していないが、当該第３の半導体素子３０６の撓み部は有効に支持される。

また、当該第１の半導体素子３０２の外部接続用電極端子３０２ｅ上に、バンブ３１４ａ及びバンプ３１４ｂを積層して配設する際、両バンプ間にボンディングワイヤが介在されない為、当該バンプ間の接続がより強固になされ、また積層されたバンプの高さの決定が容易となる。従って、積層されるバンプの高さを、第２の半導体素子３０４の上面と略同等の高さとし、当該バンプの上面が第３の半導体素子３０６の底面に接することを可能とすることも容易である。

一方、第１の半導体素子３０２に於いて、その外部接続用電極端子３０２ｅとバンプの配設部とを分離しても良い。

即ち、外部接続用電極端子３０２ｅの配列の近傍であって、且つ当該外部接続用電極端子３０２ｅの配列とは異なる位置に、バンプ配設部３２５を配置する。（図２０Ａ参照）
当該バンプ配設部３２５は、前記外部接続用電極端子３０２ｅと同様の材料から形成された端子パッド部と、その上に形成された少なくとも一つのバンプを含む。当該バンプは必要に応じて複数個積層される。

尚、当該図２０Ａも、前記図１４Ａに於いて、破線Ａにより囲繞された矩形領域を表示している。

そして、当該図２０Ａにあっても、第３の半導体素子３０６、当該第３の半導体素子３０６の外部接続用電極端子３０６ｅから導出され電極端子３１０へ接続されるボンディングワイヤ３１３、ならびに樹脂封止部３１５については、図示することを省略している。

この様な、バンプ配設部３２５の分離・孤立配設により、第３の半導体素子３０６の外部接続用電極端子３０６ｅへのワイヤボンディングの際、当該第３の半導体素子３０６の外部接続用電極端子３０６ｅの直下にバンプは存在していないが、当該第３の半導体素子３０６の撓み部は有効に支持される。

そして、かかる電極端子構成を採用することによっても、当該第１の半導体素子３０２の外部接続用電極端子３０２ｅに対するワイヤボンディング方法として、ボンディングワイヤの始端であるボールを接続する通常のワイヤボンディング法を適用する（図２０Ｂ参照）こと、あるいはボンディングワイヤ３１１の終端を、バンプ３２１を介して接続するリバースボンディング法を適用する（図２０Ｃ参照）ことの、何れをも選択して適用することができる。

また、当該第１の半導体素子３０２のバンプ配設部３２５に於いて、バンブを積層して配設する際には、バンプ間にボンディングワイヤが介在されない為、バンプ間の接続がより強固になされ、また積層されるバンプの高さの決定が容易となる。

更に、他の手段として、第１の半導体素子３０２に於ける外部接続用電極端子３０２ｅとバンプの配設部とを分離しても良い。

即ち、当該外部接続用電極端子３０２ｅ配列の両端部近傍に、当該外部接続用電極端子３０２ｅから離間して、バンプ配設部３２５を配置する。（図２１Ａ参照）
尚、当該図２１Ａも、前記図１４Ａに於いて、破線Ａにより囲繞された矩形領域を表示している。

そして、当該図２１Ａにあっても、第３の半導体素子３０６、当該第３の半導体素子３０６の外部接続用電極端子３０６ｅから導出され電極端子３１０へ接続されるボンディングワイヤ３１３、ならびに樹脂封止部３１５については、図示することを省略している。

この様にバンプ配設部３２５が分離されて孤立した配置構成にあっては、第３の半導体素子３０６の外部接続用電極端子３０６ｅへのワイヤボンディングの際、当該第３の半導体素子３０６の外部接続用電極端子３０６ｅの直下にバンプは存在していない。しかしながら、２個のバンプによって当該第３の半導体素子３０６は有効に支持される。

そして、かかる電極端子構成を採用する場合であっても、当該第１の半導体素子３０２の外部接続用電極端子３０２ｅに対するワイヤボンディング方法として、ボンディングワイヤの始端であるボールを接続する通常のワイヤボンディング法を適用する（図２１Ｂ参照）こと、あるいはボンディングワイヤの終端を接続するリバースボンディング法を適用する（図２１Ｃ参照）ことの何れをも選択して適用することができる。

かかる形体にあっても、第１の半導体素子３０２の外部接続用電極端子３０２ｅにバンブを積層して配設する際には、バンプ間にボンディングワイヤが介在されない為、当該バンプ間の接続がより強固になされ、また積層されたバンプの高さの決定が容易となる。

ところで、前記実施態様その３にあっては、第1の半導体素子３０２と第３の半導体素子３０６が同一方向に、且つ重畳して配置され、両者の間に配置された第２の半導体素子３０４がこれらの半導体素子とは異なる方向に、即ち第1の半導体素子３０２と第３の半導体素子３０６とは交差する如く配設されている。

しかしながら、半導体装置として求められる機能を満たす為に、上記形態とは異なる積層配置構造が採られる場合がある。

即ち、例えば図２２に示される半導体装置３３０の如く、配線基板３０１上に、第１の半導体素子３０２が接着剤層３０３を介して、所謂フェイスアップ状態をもって搭載され、当該第１の半導体素子３０２上に、第２の半導体素子３０４が、接着剤層３０５を介してフェイスアップ状態をもって且つ前記第１の半導体素子３０１と同一方向（Ｙ方向）に搭載され、一方、当該第２の半導体素子３０４上には、第３の半導体素子３０６が、接着剤層３０７を介してフェイスアップ状態をもって且つ当該第２の半導体素子３０４とは異なる方向（Ｘ方向）に搭載される場合がある。

ここで、第１の半導体素子３０２は長方形状を有し、配線基板３０１上に於いて、一方向（Ｙ方向）に搭載されている。

また、第２の半導体素子３０４も長方形状を有し、第１の半導体素子３０２上に、当該第１の半導体素子３０２と同一方向（Ｙ方向）に搭載されている。但しその外形寸法は第１の半導体素子３０２よりも小であって、それぞれの外部接続端子は重畳する位置関係にはない。

そして、第３の半導体素子３０６は長方形状を有し、前記第２の半導体素子３０４上に、当該第２の半導体素子３０４の幅をＸ方向に越えて庇状（片持ち梁上）に延出（突出）して搭載されている。この為、第２の半導体素子３０４の側部に於いて、当該第３の半導体素子３０６の延出（突出）部と支持基板３０１との間は離間している。

即ち、第３の半導体素子３０６は、第１及び第２の半導体素子の積層構造体とは、互いに直交して交差した状態をもって積層配置されている。

当該第1の半導体素子３０２並びに第２の半導体素子３０４は、配線基板３０１と第３の半導体素子３０６との間に位置して中間部材をなしている。

かかる構成に於いて、前記第１の半導体素子３０２の外部接続用電極端子３０２ｅは、前記第３の半導体素子３０６が延出する２辺とは異なる２辺に沿ってそれぞれ複数個配設されている。

また、第２の半導体素子３０４の外部接続用電極端子３０４ｅも、前記第３の半導体素子３０６が延出する２辺とは異なる２辺に沿ってそれぞれ複数個配設されている。

即ち、第１の半導体素子３０２の外部接続用電極端子配列と、第２の半導体素子３０４の外部接続用電極端子配列は、互いに並行して位置する。

一方、第３の半導体素子３０６の外部接続用電極端子３０６ｅは、第２の半導体素子３０４からの延出部の端部の辺に沿って複数個配設されている。

そして、前記配線基板３０１の主面上には、前記第１の半導体素子３０２の外部接続用電極端子３０２ｅに対応する電極端子３０８が複数個列状に配設され、また前記第２の半導体素子３０４の外部接続用電極端子３０４ｅに対応する電極端子３０９が、前記第３０１の半導体素子３０２に対応する電極端子３０８の配列に並行して複数個列状に配設されている。

更に、第３の半導体素子３０６の外部接続用電極端子３０６ｅに対応して電極端子３１０が複数個列状に配設されている。

そして、第１の半導体素子３０２の外部接続用電極端子３０２ｅと、前記配線基板３０１上の電極端子３０８との間はボンディングワイヤ３１１により接続され、第２の半導体素子３０４の外部接続用電極端子３０４ｅと、前記配線基板３０１上の電極端子３０９との間はボンディングワイヤ３１２により接続されている。

また、第３の半導体素子３０６の外部接続用電極端子３０６ｅと、前記配線基板３０１上の電極端子３１０との間もボンディングワイヤ３１３により接続されている。

かかる実施形態に於ける特徴的構成として、第２の半導体素子３０４の幅をＸ方向に越えて庇状（片持ち梁上）に延出（突出）している第３の半導体素子３０６の電極端子３０６ｅの直下に位置する配線基板３０１の表面には、当該第３の半導体素子３０６の短辺に沿って、長尺状導電パターン３３１が配設され、当該導電パターン３３１上に、前記第３の半導体素子３０６の電極端子３０６ｅの略直下に位置して、バンプ３３２が複数個配設されている。

ここでは、当該バンプ３３２は、二つのバンプの積層構造を有している。

かかる半導体装置にあっては、第２の半導体素子３０４上に搭載された第３の半導体素子３０６に於ける配線基板３０１からの離間部分、即ち当該第２の半導体素子３０４からの延出部に位置する外部接続用電極端子３０６ｅに対するボンディングワイヤ３１３の接続の際、前記配線基板３０１上の導電パターン３３１上に配設されたバンプ３３２によって、当該第３の半導体素子３０６の被ワイヤボンディング部は機械的に支持される。

従って、当該第３の半導体素子３０６の湾曲が抑制されて、その破損が防止される。

また、ボンディングキャピラリからの押圧力が有効に印加されて、ボンディングワイヤ３１３は、当該第３の半導体素子３０６の外部接続用電極端子３０６ｅに確実に接続される。
（実施形態４）
前述の如く、配線基板上に複数個の半導体素子を積層して搭載・配設する際に、当該半導体素子間に、所謂スペーサ部材を配設して積層構造を形成する場合がある。

かかるスペーサ部材を適用してなる半導体素子の搭載形態を含む半導体装置構造を、本発明による半導体装置の実施形態その４として、図２３に示す。

図２３Ａは、当該実施形態その４にかかる半導体装置４００の平面を示し、また図２３Ｂは、図２３Ａに於けるＸ−Ｘ’断面を示す。尚、図２３Ａにあっては、樹脂封止部の表示を省略し、その外形を実線で示している。

即ち、当該半導体装置４００にあっては、支持基体である配線基板４０１上に、第１の半導体素子４０２が、接着剤層４０３を介して、所謂フェイスアップ状態をもって搭載されており、当該第１の半導体素子４０２上に、スペーサ４０４が、接着剤層４０５を介して搭載されている。

そして、当該スペーサ４０４上に、第２の半導体素子４０６が、接着剤層４０７を介して、フェイスアップ状態をもって搭載されている。

ここで、第１の半導体素子４０２は長方形状を有し、配線基板４０１上に於いて、一方向（Ｘ方向）に搭載されている。

また、第２の半導体素子４０６も長方形状を有し、スペーサ４０４上に於いて、前記第１の半導体素子４０２と同じ一方向（Ｘ方向）に搭載され、当該第１の半導体素子４０２の直上に位置している。

当該スペーサ４０４は、第１の半導体素子４０２と第２の半導体素子４０６との間に位置して中間部材をなしている。

そして、当該スペーサ４０４は、その上に配置される第２の半導体素子４０６よりも小なる平面形状・面積を有している。

当該スペーサ４０４としては、半導体素子と同様の熱膨張係数を有する材料、例えば板状のシリコン（Ｓｉ）片が適用される。

また、第２の半導体素子４０６の外部接続用電極端子４０６ｅは、第１の半導体素子４０２の外部接続用電極端子４０２ｅの略直上に位置している。

一方、前記配線基板４０１の主面上には、前記第１の半導体素子４０２の外部接続用電極端子４０２ｅに対応して電極端子４０８が複数個配設され、また第２の半導体素子４０６の外部接続用電極端子４０６ｅに対応して電極端子４０９が、前記第１の半導体素子４０２に対応する電気端子４０８の配列に並行して、複数個配設されている。

そして、前記第１の半導体素子４０２の外部接続用電極端子４０２ｅと、配線基板４０１上の電極端子４０８との間はボンディングワイヤ４１０により接続され、また第２の半導体素子４０６の外部接続用電極端子４０６ｅと、前記配線基板４０１上の電極端子４０９との間はボンディングワイヤ４１１により接続されている。

本実施形態に於ける特徴的構成として、前記第１の半導体素子４０２の外部接続用電極端子４０２ｅ上にはバンプ４１２ａが配設され、リバースボンディング法により当該バンプ４１２ａに接続されたボンディングワイヤ４１０の終端上に、バンプ４１２ｂが配設されている。

この様に、凸状部材であるバンプ４１２は積層構造体（多段バンプ）であって、前記第２の半導体素子４０６の外部接続用電極端子４０６ｅの略直下に位置している。

当該第１の半導体素子４０２の外部接続用電極端子４０２ｅ上に配設されるバンプ構造を形成する方法としては、例えば前記図１５Ｄ乃至図１６Ｄに示される方法を適用することができる。

そして、当該配線基板４０１の一方の主面に於いて、前記半導体素子４０２、半導体素子４０６ならびにボンディングワイヤ４１０、４１１などを覆って、封止用樹脂４１３が被覆されている。

更に、当該配線基板４０１の他方の主面には、格子状に配設された電極端子４１４に、はんだボール（はんだバンプ）からなる外部接続用端子４１５が配設されている。

かかる半導体装置４００にあっては、前記スペーサ４０４上に搭載された第２の半導体素子４０６に於ける第１の半導体素子４０２からの離間部分、即ちスペーサ４０４からの延出部に位置する外部接続用電極端子４０６ｅに対するボンディングワイヤ４１１の接続の際、前記第１の半導体素子４０２の外部接続用電極端子４０２ｅ上に配設されたバンプ４１２によって、当該第２の半導体素子４０６の被ワイヤボンディング部は機械的に支持されて、当該第２の半導体素子４０６の湾曲が抑制され、その破損が防止される。

また、ボンディングキャピラリからの押圧力が有効に印加されて、ボンディングワイヤ４１１は、第２の半導体素子４０６の外部接続用電極端子４０６ｅに確実に接続される。

この様に、スペーサ４０４を適用してなる半導体素子積層構造に於いては、配線基板４０１上に搭載される第１の半導体素子４０２が、当該第１の半導体素子４０２上にスペーサ４０４を介して搭載される第２の半導体素子４０６よりも小面積である場合、あるいは第２の半導体素子４０６が第１の半導体素子４０２上から何れかの方向に延出する状態をもって搭載される。

かかる場合、第１の半導体素子４０２の外部接続用電極端子４０２ｅがボンディングワイヤ４１０を介して接続される配線基板４０１上の電極端子４０８の配設構成、ならびに第２の半導体素子４０６の外部接続用電極端子４０６ｅの略直下に位置して配設されるバンプ４１２の配設構成を選択することができる。

即ち、スペーサ４０４介しての第１の半導体素子４０２及び第２の半導体素子４０６の積層構造に於いて、当該第２の半導体素子４０６に於ける前記第１の半導体素子４０２の縁部からの延出量（長）が比較的少（短）である場合、当該第１の半導体素子４０２の外部接続用電極端子４０２ｅから導出されるボンディングワイヤ４１０が接続される配線基板４０１上の電極端子４０８に於いて、積層して配設されたバンプ４１２下に当該ボンディングワイヤ４１０の終端が配設された構造とすることができる。

かかる構成を、図２４に示す。尚、図２４Ｂは、図２４ＡのＸ−Ｘ’断面を示す。

この時、当該バンプ４１２の積層数は、必要とされる高さに応じて選択される。

かかる構造によれば、第２の半導体素子４０６の外部接続用電極端子４０６ｅに対するボンディングワイヤ４１１の接続の際、バンプ４１２の存在により、当該第２の半導体素子４０６の破損が防止されると共に、当該第２の半導体素子４０６の外部接続用電極端子４０６ｅに対して高い信頼性をもってワイヤボンディングがなされる。

一方、前記第２の半導体素子４０６に於ける第１の半導体素子４０２の縁部からの延出量（長）が比較的大（長）である場合には、当該第１の半導体素子４０２の外部接続用電極端子４０２ｅから導出されるボンディングワイヤ４１０が接続される配線基板４０１上の電極端子４０８の形成構造を、以下の様に変更する必要がある。

即ち、ボンディングワイヤ４１０の長さの増大を抑え、インダクタンスの増加を防止することが必要とされる。

この為、一つには、前記第１の半導体素子４０２の外部接続用電極端子４０２ｅから導出されるボンディングワイヤ４１０が接続される配線基板上の電極端子４０８の形状を長尺状のものとし、その一方の端部、即ち第１の半導体素子側４０２の近傍端部を被ワイヤボンディング領域とし、他方の端部をバンプ４１２の配設部とする。

かかる構成を図２５に示す。尚、図２５Ｂは、図２５ＡのＸ−Ｘ’断面を示す。

この様な配線基板４０１上の電極端子構成によれば、第１の半導体素子４０２の外部接続用電極端子４０２ｅから導出されるボンディングワイヤ４１０の実効長の増加を招くことはなく、当該ボンディングワイヤ４１０のインダクタンスの増加を招来しない。

また、かかる手段に代えて、前記第１の半導体素子４０２の外部接続用電極端子４０２ｅから導出されるボンディングワイヤ４１０が接続される配線基板上の電極端子４０８と、多段バンプ４１２が配設される導電パターン４２１を分離してもよい。

かかる構成を図２６に示す。尚、図２６Ｂは、図２６ＡのＸ−Ｘ’断面を示す。

当該導電パターン４２１は、当該配線基板４０１上の電極端子配列に沿う長尺状を有し、その表面に、第２の半導体素子４０６の外部接続用電極端子４０６ｅに対応してバンプ４１２が配設される。

この様な配線基板４０１上の電極端子、導電層の配置構成によっても、第１の半導体素子４０２の外部接続用電極端子４０２ｅから導出されるボンディングワイヤ４１０の実効長の増加を招くことがなく、当該ボンディングワイヤ４１０のインダクタンスの増加を招来しない。

一方、前記第１の半導体素子４０２の外部接続用電極端子４０２ｅから導出されるボンディングワイヤ４１０に於けるインダクタンスの抑制を必要とせず、バンプの配設工程の簡略化が必要とされる場合には、前記第１の半導体素子４０２の外部接続用電極端子４０２ｅから導出されるボンディングワイヤ４１０が接続される電極端子配列を、第２の半導体素子４０６の延出端部よりも外側に配置し、当該第２の半導体素子４０６の延出部の隅部に対応してバンプ４１２の配設部４２２を配置してもよい。

かかる構成を図２７に示す。尚、図２７Ｂは、図２７ＡのＸ−Ｘ’断面を示す。

かかる配線基板４０１上の電極端子構成によれば、バンプ４１２の配設工程が簡略化され、当該半導体装置４００の製造コストを低減することができる。
（実施形態５）
本発明による半導体装置の実施形態その５について、図２８乃至図３１を用いて説明する。

本実施形態その５に於ける半導体装置は、所謂リードフレームが用いられて形成される樹脂封止型半導体装置である。

そして、当該リードフレーム構造体から形成されたダイステージ上に、フェイスアップ状態をもって搭載され、その電極端子パッドがワイヤボンディング法によりインナーリードに接続される第１の半導体素子と、当該第１の半導体素子上に配設されたスペーサ、ならびに当該スペーサ上にフェイスアップ状態をもって搭載され、その電極端子パッドがワイヤボンディング法により前記インナーリードに接続される第２の半導体素子を具備する。

かかる構成に於いて、前記第１の半導体素子ならびに第２の半導体素子は、半導体記憶素子（半導体メモリー）などの同一機能を有する半導体素子であって、共通の信号端子あるいは電源端子に接続される電極端子が、同一のインナーリードに接続される。

また、前記スペーサは、第２の半導体素子よりも小なる平面形状・面積を有する。

本実施形態にかかる半導体装置５００を、図２８に示す。

図２８Ａは、当該半導体装置５００の平面を示し、また図２８Ｂは、図２８Ａに於けるＸ−Ｘ’断面を示す。尚、図２８Ａにあっては、樹脂封止部の表示を省略し、その外形を破線で示している。

当該半導体装置５００は、所謂ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型の半導体装置である。

即ち、所謂リードフレーム構造体から形成されたダイステージ５０１ａと、当該ダイステージ５０１ａの周囲に配設された複数のリード５０１ｂを具備する。

ここでは、当該リード５０１ｂは、略矩形状を有するダイステージ５０１ａの、対向する２辺に沿って配設されている。

そして、前記ダイステージ５０１ａには、第１の半導体素子５０２が、接着剤層５０３をもって搭載・固着されている。

当該第１の半導体素子５０２の外部接続用電極端子５０２ｅと、前記リード５０１ｂのインナーリード部５０１ｂ１との間は、ボンディングワイヤ５０４により接続されている。

ここでは、当該ボンディングワイヤ５０４の始端がリード５０１ｂのインナーリード部５０１ｂ１に接続され、その終端が第１の半導体素子５０２の外部接続用電極端子５０２ｅ上に配設されたバンプ５０５に接続されている。

当該バンプ５０５は、後述する如く、外部接続用電極端子５０２ｅ上に配設されてボンディングワイヤ５０４の終端が接続されるバンプ５０５ａと、当該バンプ５０５ａ上に配設されたバンプ５０５ｂとの積層（縦積み）構造を有する。

また、当該第１の半導体素子５０２の上面（電子回路形成面）のほぼ中央部には、当該半導体素子と同様の熱膨張係数を有する材料、例えばチップ状シリコン片からなるスペーサ５０６が接着剤層５０７をもって固着されている。

そして、当該スペーサ５０６上には、第２の半導体素子５０８が接着剤層５０９をもって搭載・固着されている。

前記スペーサ５０６は、第１の半導体素子５０２と第２の半導体素子５０８との間に位置して中間部材をなしている。

かかる構成に於いて、第２の半導体素子５０８は、スペーサ５０６よりも大なる平面形状を有し、当該スペーサ５０６の周囲に於いて、第１の半導体素子５０２との間が離間している。

そして、当該第２の半導体素子５０８の外部接続用電極端子５０８ｅと、前記リード５０１ｂのインナーリード部５０１ｂ１との間は、ボンディングワイヤ５１０により接続されている。

ここでは、当該ボンディングワイヤ５１０の始端がリード５０１ｂのインナーリード部５０１ｂ１に接続され、その終端が第２の半導体素子５０８の外部接続用電極端子５０８ｅ上に配設されたバンプ５１１に接続されたリバースボンディング法が適用されている。

尚、前記第１の半導体素子５０２、第２の半導体素子５０８が、同一の端子構成を有する半導体記憶素子である場合には、第１の半導体素子５０２の特定の電極端子（例えばアドレスＡ１）と、これに対応する第２の半導体素子５０８の特定の電極端子（例えばアドレスＡ１）は、それぞれボンディングワイヤを介して、一つのインナーリード部５０１ｂ１に共通に接続される。

他のアドレス端子、データ端子も同様に、対応する端子毎に、共通に対応するリード５０１ｂに接続される。

但し、第１の半導体素子５０２並びに第２の半導体素子５０８に於けるチップセレクト端子は、リード５０１ｂの、それぞれ異なるインナーリード部５０１ｂ１１、５０１ｂ１２に接続される。

かかる構成に於いて、前記第１の半導体素子５０２の外部接続用電極端子５０２ｅには、前述の如く、バンプ５０５ａが配設され、当該バンプ５０５ａに対して、ボンディングワイヤ５０４の終端が接続されている。そして、当該ボンディングワイヤ５０４の終端接続部上には、更にバンプ５０５ｂが配設されて、積層（縦積み）構造を有するバンプ５０５とされている。

この様に、積層（縦積み）構造を有する凸状部材であるバンプ５０５の上面の高さは、前記スペーサ５０６の上面の高さとほぼ同等の位置とされている。

そして、これらの第１の半導体素子５０２、第２の半導体素子５０８の積層構造体、ボンディングワイヤ５０４、５１０、ならびにリードフレーム構造体５０１の一部を被覆して、封止用樹脂５１２が配設されている。

当該半導体装置５００にあっては、半導体素子の支持部材あるいは外部接続端子としてリードフレーム構造体が適用される為、前記実施形態１乃至４に於ける半導体装置の如く、配線基板、はんだボール電極などを用いる半導体装置と比較して、製造コストを低下せしめることができる。

かかる本発明の実施形態その５にかかる半導体装置５００の製造方法について、図２９乃至図３１を用いて説明する。

先ず、リードフレーム構造体５０１に於けるダイステージ５０１ａ上に、エポキシ系樹脂あるいはポリイミド系樹脂を主とする材料からなる接着剤５０３が、ノズル５５１を介して被着される。（図２９Ａ参照）
当該接着剤５０３は、銀（Ａｇ）、金（Ａｕ）、パラジウム（Ｐｄ）、銅（Ｃｕ）等の導電性材料からなる微粒子を含有していてもよい。

次いで、吸着コレット５６１により、その上面（電子回路形成面）が吸着・保持された第１の半導体素子５０２が、前記接着剤５０３上に押圧される。

かかる押圧により、前記接着剤５０３は第１の半導体素子５０２とダイステージ５０１ａとの間に拡がり、当該第１の半導体素子５０３は、ダイステージ５０１ａ上に搭載される。（図２９Ｂ参照）
次いで、オーブン、ヒーターブロック等により例えば、１５０℃〜２００℃に加熱して、前記接着剤５０３を硬化せしめ、第１の半導体素子５０２をダイステージ５０１ａ上に固着する。（図２９Ｃ参照）
次いで、前記リードフレーム構造体５０１を、ダイボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターにより所定温度、例えば５０℃〜２００℃に加熱する。

そして、吸着コレット５６２に吸着・保持されたスペーサ５０６を、前記第１の半導体素子５０２の上面（電子回路形成面）のほぼ中央部に配設・固着する。（図２９Ｄ参照）
当該スペーサ５０６は、シリコン（Ｓｉ）片からなり、その被固着面には予め接着剤層５０７が被覆されている。

次いで、前記リードフレーム構造体５０１をワイヤボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターにより所定温度、例えば１５０℃〜３００℃に加熱する。

そして、前記第１の半導体素子５０２の外部接続用電極端子５０２ｅのそれぞれに、バンプ５０５ａを配設する。（図２９Ｅ参照）
当該バンプ５０５ａは、ボンディングキャピラリ５７１を用いての所謂ボールボンディング法によって形成することができる。

次いで、前記第１の半導体素子５０２の外部接続用電極端子５０２ｅとこれに対応するリードフレーム構造体５０１に於けるリード５０１ｂとの間を、ボンディングキャピラリ５８１を用いて、ボンディングワイヤ５０４により接続する。（図３０Ａ参照）
ここで、当該ボンディングワイヤ５０４は、その始端がリード５０１ｂのインナーリード部５０１ｂ１に接続され、その終端は第１の半導体素子５０２の外部接続用電極端子５０２ｅに配設されているバンプ５０５ａ上に接続される。

次いで、前記ボンディングワイヤ５０４の終端が接続されたバンプ５０５ａ上に、ボンディングキャピラリ５７１を用いてバンプ５０５ｂを配設する。（図３０Ｂ参照）
即ち、第１の半導体素子５０２の外部接続用電極端子５０２ｅ上には、バンプ５０５ａ及びバンプ５０５ｂが積層（縦積み）状態をもって配設される。

当該積層（縦積み）状態のバンプ５０５の上面の高さは、前記スペーサ５０６の上面の高さとほぼ同等とされる。

しかる後、リードフレーム構造体５０１を、ダイボンダのボンディングステージ（図示せず）上に載置し、当該ボンディングステージに配設されたヒーターにより所定温度、例えば５０℃〜２００℃に加熱する。

そして、吸着コレット５６３により、その上面（電子回路形成面）が吸着・保持された第２の半導体素子５０８を、前記スペーサ５０６上に配置し、押圧する。

当該第２の半導体素子５０８の裏面には、予め接着剤５０９が被着されていることにより、当該第２の半導体素子５０８は、スペーサ５０６上に固着される。（図３０Ｃ参照）
この時、当該第２の半導体素子５０８は、その外部接続用電極端子５０８ｅが、積層（縦積み）構造体とされているバンプ５０５の略直上に位置して固着される。

尚、接着剤層５０９を前記第２の半導体素子５０８の裏面全面に配設する場合には、前記バンプ５０５と前記第２の半導体素子５０８の裏面とを、当該接着剤層５０９を介して固着してもよい。

次いで、ボンディングキャピラリ５７１を用いての所謂ボールボンディング法により、第２の半導体素子５０８の外部接続用電極端子５０８ｅのそれぞれに、バンプ５１１を配設する。（図３０Ｄ参照）
かかるバンプ５１１の配設の際、第２の半導体素子５０８の被ボンディング部は、前記バンプ５０５によって機械的に支持され、当該第２の半導体素子５０８の湾曲が抑制され、その破損が防止される。

また、押圧力が有効に印加されて、バンプ５１１は第２の半導体素子５０８の外部接続用電極端子５０８ｅに確実に接続・配設される。

即ち、第１の半導体素子５０２の外部接続用電極端子５０２ｅ上に位置するバンプ５０５は、第２の半導体素子５０８の外部接続用電極端子５０８ｅの略直下に位置していることから、当該第２の半導体素子５０８の外部接続用電極端子５０８ｅに対するバンプ５１１の配設の際の押圧に対抗する。

次いで、前記第２の半導体素子５０８の外部接続用電極端子５０８ｅと、これに対応するリードフレーム構造体５０１に於けるリード５０１ｂとの間を、ボンディングキャピラリ５８１を用いて、ボンディングワイヤ５１０により接続する。（図３０Ｅ参照）
ここで、当該ボンディングワイヤ５１０の始端がリード５０１ｂのインナーリード部５０１ｂ１に接続され、またその終端は第２の半導体素子５０８の外部接続用電極端子５０８ｅ上に配設されているバンプ５１１に接続される。

かかるボンディングワイヤ５１０の終端の接続の際、第２の半導体素子５０８の被ボンディング部は、前記バンプ５０５によって機械的に支持され、当該第２の半導体素子５０８の破損が防止される。

また、押圧力が有効に印加されて、ボンディングワイヤ５１０の終端は第２の半導体素子５０８の外部接続用電極端子５０８ｅに確実に接続される。

即ち、第１の半導体素子５０２の外部接続用電極端子５０２ｅ上に位置するバンプ５０５は、第２の半導体素子５０８の外部接続用電極端子５０８ｅの略直下に位置していることから、当該第２の半導体素子５０８の外部接続用電極端子５０８ｅに対するボンディングワイヤ５１０の終端の接続の際の押圧に対抗する。

次いで、前記半導体素子の積層構造体は、ボンディングワイヤ、リードフレーム構造体５０１と共に封止用樹脂５１２により被覆される。（図３１Ａ参照）
当該樹脂被覆は、周知のトランスファーモールド法を適用して行うことができる。

この時、前記リード５０１ｂのアウターリード部５０１ｂ２は、封止用樹脂５１２により被覆されず、露出される。

次いで、前記アウターリード部５０１ｂ２に対する半田めっき処理を施した後、リードフレーム構造体５０１の切断・分離、ならびに曲げ加工を行い、個別の半導体装置５００を形成する。（図３１Ｂ参照）
本発明は、本実施形態５に於けるＴＳＯＰ型半導体装置の他、Ｊ型の外部接続端子を有する所謂ＳＯＪ（Ｓｍａｌｌ Ｏｕｔ−ｌｉｎｅ Ｊ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型半導体装置、あるいは外部接続端子を４方向に配置した所謂ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型半導体装置にも適用することができる。

そして、本発明は前記実施形態に示した構成に限定されるものではなく、本発明思想を逸脱しない範囲に於いて、種々変形することができる。
以下に本発明の特徴を付記する。
（付記１）
電極端子が配設された支持基体と、
前記支持基体上に搭載された中間部材と、
一部が前記中間部材により支持されて、前記支持基体上に配設された半導体素子と、
前記半導体素子の電極端子に対応して、前記支持基体上あるいは前記中間部材上に配設された凸状部材と
を具備し、
前記半導体素子の電極端子と前記支持基体上の電極端子が、ボンディングワイヤにより接続されてなることを特徴とする半導体装置。
（付記２）
前記中間部材は、他の半導体素子あるいはスペーサ部材であることを特徴とする付記１記載の半導体装置。
（付記３）
電極端子が配設された支持基板と、
前記支持基板上に搭載された第１の半導体素子と、
一部が前記第１の半導体素子により支持されて、前記支持基板上に配設された第２の半導体素子と、
前記第２の半導体素子の電極端子に対応して、前記支持基板上に配設された凸状部材と
を具備し、
前記第２の半導体素子の電極端子と前記支持基板上の電極端子が、ボンディングワイヤにより接続されてなることを特徴とする半導体装置。
（付記４）
電極端子が配設された支持基板と、
前記支持基板上に搭載されたスペーサ部材と、
一部が前記スペーサ部材により支持されて、前記支持基板上に配設された半導体素子と、
前記半導体素子の電極端子に対応して、前記支持基板上に配設された凸状部材と
を具備し、
前記半導体素子の電極端子と前記支持基板上の電極端子が、ボンディングワイヤにより接続されてなることを特徴とする半導体装置。
（付記５）
電極端子が配設された支持基板と、
前記支持基板上に搭載された第１の半導体素子と、
前記第１の半導体素子上に搭載されたスペーサ部材と、
一部が前記スペーサ部材により支持されて、前記支持基板上に配設された第２の半導体素子と、
前記第２の半導体素子の電極端子に対応して、前記第１の半導体素子上に配設された凸状部材と
を具備し、
前記第２の半導体素子の電極端子と前記支持基板上の電極端子が、ボンディングワイヤにより接続されてなることを特徴とする半導体装置。
（付記６）
ダイステージと、
前記ダイステージの周囲に配設された複数のリードと、
前記ダイステージ上に搭載された第１の半導体素子と、
前記第１の半導体素子上に配置されたスペーサと、
一部が前記スペーサに支持されて前記第１の半導体素子上に配設された第２の半導体素子と、
前記第２の半導体素子の電極端子に対応して、前記第１の半導体素子上に配設された凸状部材と
を有し、
前記第２の半導体素子の電極端子と前記リードが、ボンディングワイヤにより接続されてなることを特徴とする半導体装置。
（付記７）
前記凸状部材は、金属バンプであることを特徴とする付記１乃至６の何れか１項に記載の半導体装置。
（付記８）
前記第２の半導体素子は、前記第１の半導体素子から前記支持基板上に片持ち梁状に延出してなることを特徴とする付記３記載の半導体装置。
（付記９）
電極端子が配設された支持基体上に、中間部材を搭載する工程と、
前記支持基体上に、凸状部材を配設する工程と、
前記中間部材上に、半導体素子をフェイスアップ状態をもって搭載する工程と、
前記半導体素子の電極端子と前記支持基体の電極端子とをワイヤボンディング法により接続する工程と
を含むことを特徴とする半導体装置の製造方法。
（付記１０）
電極端子が配設された支持基板上に、第１の半導体素子を搭載する工程と、
前記支持基板上に、凸状部材を配設する工程と、
前記第１の半導体素子上に、第２の半導体素子をフェイスアップ状態をもって搭載する工程と、
前記第２の半導体素子の電極端子と前記支持基板の電極端子とをワイヤボンディング法により接続する工程と
を含むことを特徴とする半導体装置の製造方法。
（付記１１）
前記凸状部材は、金属バンプでありボールボンディング法により形成されることを特徴とする付記８又は９記載の半導体装置の製造方法。
（付記１２）
前記第１の半導体素子上に前記第２の半導体素子を搭載する工程に於いて、
前記第１の半導体素子上に、第２の半導体素子を片持ち梁状に延出せしめて搭載することを特徴とする付記１０記載の半導体装置の製造方法。
（付記１３）
前記第１の半導体素子上に前記第２の半導体素子を搭載する工程に於いて、
前記第１の半導体素子上にスペーサ部材を搭載してから、第２の半導体素子を配設する
ことを特徴とする付記１０記載の半導体装置の製造方法。

本発明の第１の実施形態にかかる半導体装置の構造を示す図であって、図１Ａは当該半導体装置の平面を示し、図１Ｂは図１Ａに於けるＸ−Ｘ’断面を示す。 本発明の第１の実施形態にかかる半導体装置の製造工程を示す断面図である。 本発明の第１の実施形態にかかる半導体装置の製造工程を示す断面図であって、前記図２に示す製造工程に続く製造工程を示す。 バンプを形成する工程を示す図である。 バンプの変形例を示す図である。 本発明の第１の実施形態にかかる半導体装置に於ける、バンプの配置形態を示す平面図である。 本発明の第１の実施形態にかかる半導体装置に於ける、ボンディングワイヤの接続変形例を示す断面図である。 本発明の第１の実施形態にかかる半導体装置の変形例の構造を示す図であって、図８Ａは当該半導体装置の平面を示し、図８Ｂは図８Ａに於けるＸ−Ｘ’断面を示す。 本発明の第２の実施形態にかかる半導体装置の構造を示す図であって、図９Ａは当該半導体装置の平面を示し、図９Ｂは図９Ａに於けるＸ−Ｘ’断面を示す。 本発明の第２の実施形態にかかる半導体装置の製造工程を示す断面図である。 本発明の第２の実施形態にかかる半導体装置の製造工程を示す断面図であって、前記図１０に示す製造工程に続く製造工程を示す。 本発明の第２の実施形態にかかる半導体装置の製造工程を示す断面図であって、前記図１１に示す製造工程に続く製造工程を示す。 本発明の第２の実施形態にかかる半導体装置に於けるバンプの配設形態とボンディングワイヤの接続形態を示す図である。 本発明の第３の実施形態に本発明の半導体装置の構造を示す図であって、図１４Ａは当該半導体装置の平面を示し、図１４Ｂは図１４Ａに於けるＸ−Ｘ’断面を示す。 本発明の第３の実施形態にかかる半導体装置の製造工程を示す断面図である。 本発明の第３の実施形態にかかる半導体装置の製造工程を示す断面図であって、前記図１５に示す製造工程に続く製造工程を示す。 本発明の第３の実施形態にかかる半導体装置の製造工程を示す断面図であって、前記図１６に示す製造工程に続く製造工程を示す。 本発明の第３の実施形態にかかる半導体装置に於けるバンプの配置形態その１を示す平面図である。 本発明の第３の実施形態にかかる半導体装置に於けるバンプの配置形態その２を示す図であり、図１９Ｂ並びに図１９Ｃは図１９Ａに於けるＸ−Ｘ’断面を示す。 本発明の第３の実施形態にかかる半導体装置に於けるバンプの配置形態その３を示す図であり、図２０Ｂ並びに図２０Ｃは図２０Ａに於けるＸ−Ｘ’断面を示す。 本発明の第３の実施形態にかかる半導体装置に於けるバンプの配置形態その４を示す図であり、図２１Ｂ並びに図２１Ｃは図２１Ａに於けるＸ−Ｘ’断面を示す。 本発明の第３の実施形態にかかる半導体装置の変形例の構造を示す図であって、図２２Ａは当該半導体装置の平面を示し、図２２Ｂは図２２Ａに於けるＸ−Ｘ’断面を示す。 本発明の第４の実施形態にかかる半導体装置の構造を示す図であって、図２３Ａは当該半導体装置の平面を示し、図２３Ｂは図２３Ａに於けるＸ−Ｘ’断面を示す。 本発明の第４の実施形態にかかる半導体装置に於けるバンプの配置形態その１を示す図であり、図２４Ａは当該半導体装置の平面を示し、図２４Ｂは図２４Ａに於けるＸ−Ｘ’断面を示す。 本発明の第４の実施形態にかかる半導体装置に於けるバンプの配置形態その２を示す図であり、図２５Ａは当該半導体装置の平面を示し、図２５Ｂは図２５Ａに於けるＸ−Ｘ’断面を示す。 本発明の第４の実施形態にかかる半導体装置に於けるバンプの配置形態その３を示す図であり、図２６Ａは当該半導体装置の平面を示し、図２６Ｂは図２６Ａに於けるＸ−Ｘ’断面を示す。 本発明の第４の実施形態にかかる半導体装置に於けるバンプの配置形態その４を示す図であり、図２７Ａは当該半導体装置の平面を示し、図２７Ｂは断面を示す。 本発明の第５の実施形態にかかる半導体装置の構造を示す図であって、図２５Ａは当該半導体装置の平面を示し、図２５Ｂは断面を示す。 本発明の第５の実施形態にかかる半導体装置の製造工程を示す断面図である。 本発明の第５実施形態にかかる半導体装置の製造工程を示す断面図であって、前記図２９に示す製造工程に続く製造工程を示す。 本発明の第５実施形態にかかる半導体装置の製造工程を示す断面図であって、前記図３０に示す製造工程に続く製造工程を示す。

符号の説明

１００、１３０、１４０、２００、３００、３３０、４００、５００：半導体装置
１０１、２０１、３０１、４０１：配線基板
１０２、２０２、３０２、４０２、５０２：第１の半導体素子
１０４、２０４、３０４、４０６、５０８：第２の半導体素子
３０６：第３の半導体素子
４０４、５０６：スペーサ
１１１、２１０、３１４、４１２、５０５：凸状部材（バンプ）
１０８、１０９、２０８、３１１、３１２、３１３、４１０、４１１、５０４、５１０：ボンディングワイヤ
１１２、２１１、３１５、４１３、５１２：封止用樹脂
１１４、２１３、３１７、４１５、５０１ｂ２：外部接続用端子

Claims (10)

1. 電極端子が配設された支持基体と、
   前記支持基体上に搭載された中間部材と、
   一部が前記中間部材により支持されて、前記支持基体上に配設された半導体素子と、
   前記半導体素子の電極端子に対応して、前記支持基体上あるいは前記中間部材上に配設された凸状部材と
   を具備し、
   前記半導体素子の電極端子と前記支持基体上の電極端子が、ボンディングワイヤにより接続されてなることを特徴とする半導体装置。
2. 前記中間部材は、他の半導体素子あるいはスペーサ部材であることを特徴とする請求項１記載の半導体装置。
3. 電極端子が配設された支持基板と、
   前記支持基板上に搭載された第１の半導体素子と、
   一部が前記第１の半導体素子により支持されて、前記支持基板上に配設された第２の半導体素子と、
   前記第２の半導体素子の電極端子に対応して、前記支持基板上に配設された凸状部材と
   を具備し、
   前記第２の半導体素子の電極端子と前記支持基板上の電極端子が、ボンディングワイヤにより接続されてなることを特徴とする半導体装置。
4. 電極端子が配設された支持基板と、
   前記支持基板上に搭載されたスペーサ部材と、
   一部が前記スペーサ部材により支持されて、前記支持基板上に配設された半導体素子と、
   前記半導体素子の電極端子に対応して、前記支持基板上に配設された凸状部材と
   を具備し、
   前記半導体素子の電極端子と前記支持基板上の電極端子が、ボンディングワイヤにより接続されてなることを特徴とする半導体装置。
5. 電極端子が配設された支持基板と、
   前記支持基板上に搭載された第１の半導体素子と、
   前記第１の半導体素子上に搭載されたスペーサ部材と、
   一部が前記スペーサ部材により支持されて、前記支持基板上に配設された第２の半導体素子と、
   前記第２の半導体素子の電極端子に対応して、前記第１の半導体素子上に配設された凸状部材と
   を具備し、
   前記第２の半導体素子の電極端子と前記支持基板上の電極端子が、ボンディングワイヤにより接続されてなることを特徴とする半導体装置。
6. ダイステージと、
   前記ダイステージの周囲に配設された複数のリードと、
   前記ダイステージ上に搭載された第１の半導体素子と、
   前記第１の半導体素子上に配置されたスペーサと、
   一部が前記スペーサに支持されて前記第１の半導体素子上に配設された第２の半導体素子と、
   前記第２の半導体素子の電極端子に対応して、前記第１の半導体素子上に配設された凸状部材と
   を有し、
   前記第２の半導体素子の電極端子と前記リードが、ボンディングワイヤにより接続されてなることを特徴とする半導体装置。
7. 前記凸状部材は、金属バンプであることを特徴とする請求項１乃至６の何れか１項に記載の半導体装置。
8. 電極端子が配設された支持基体上に、中間部材を搭載する工程と、
   前記支持基体上に、凸状部材を配設する工程と、
   前記中間部材上に、半導体素子をフェイスアップ状態をもって搭載する工程と、
   前記半導体素子の電極端子と前記支持基体の電極端子とをワイヤボンディング法により接続する工程と
   を含むことを特徴とする半導体装置の製造方法。
9. 電極端子が配設された支持基板上に、第１の半導体素子を搭載する工程と、
   前記支持基板上に、凸状部材を配設する工程と、
   前記第１の半導体素子上に、第２の半導体素子をフェイスアップ状態をもって搭載する工程と、
   前記第２の半導体素子の電極端子と前記支持基板の電極端子とをワイヤボンディング法により接続する工程と
   を含むことを特徴とする半導体装置の製造方法。
10. 前記凸状部材は、金属バンプでありボールボンディング法により形成されることを特徴とする請求項８又は９記載の半導体装置の製造方法。