JP2012164792A - ヴィア構造およびその作製方法 - Google Patents
ヴィア構造およびその作製方法 Download PDFInfo
- Publication number
- JP2012164792A JP2012164792A JP2011023684A JP2011023684A JP2012164792A JP 2012164792 A JP2012164792 A JP 2012164792A JP 2011023684 A JP2011023684 A JP 2011023684A JP 2011023684 A JP2011023684 A JP 2011023684A JP 2012164792 A JP2012164792 A JP 2012164792A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- wiring
- via structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】基板101の回路が形成されている主表面101a側から所望の孔径の範囲で形成可能な深さに形成された第1孔部102と、基板101の裏面側から形成されて第1孔部102に接続する第2孔部103と、第1孔部102の内部に形成された第1孔部配線104と、第1孔部配線104に接続して基板101の主表面101a側に形成された表面配線層105と、第2孔部103の内部に第1孔部配線104に接続して形成された第2孔部配線106と、第2孔部配線106に接続して基板101の裏面側に形成された裏面配線層107とを備える。
【選択図】 図1
Description
Claims (6)
- 基板の回路が形成される主表面側から所望の孔径の範囲で形成可能な深さに形成された第1孔部と、
前記基板の裏面側から形成されて前記第1孔部に接続する第2孔部と、
前記第1孔部の内部に形成された第1孔部配線と、
前記第1孔部配線に接続して前記基板の主表面側に形成された表面配線層と、
前記第2孔部の内部に前記第1孔部配線に接続して形成された第2孔部配線と、
前記第2孔部配線に接続して前記基板の裏面側に形成された裏面配線層と
を少なくとも備えることを特徴とするヴィア構造。 - 請求項1記載のヴィア構造において、
前記第1孔部に接触する前記表面配線層で構成されたランドメタル層を備えることを特徴とするヴィア構造。 - 請求項1または2記載のヴィア構造において、
前記第1孔部の孔径は、2〜20μmであることを特徴とするヴィア構造。 - 基板の回路が形成される主表面側から所望の孔径の範囲で形成可能な深さに第1孔部を形成する第1工程と、
前記第1孔部の内部に第1孔部配線を形成する第2工程と、
前記基板の主表面側に前記第1孔部配線に接続する表面配線層を形成する第3工程と、
前記基板の裏面側から前記第1孔部に接続する第2孔部を形成する第4工程と、
前記第2孔部の内部に前記第1孔部配線に接続する第2孔部配線を形成する第5工程と、
前記基板の裏面側に前記第2孔部配線に接続する裏面配線層を形成する第6工程と
を少なくとも備えることを特徴とするヴィア構造の作製方法。 - 請求項4記載のヴィア構造の作製方法において、
前記第1工程では、前記第1孔部とともに素子間分離のための溝部を形成することを特徴とするヴィア構造の作製方法。 - 請求項4記載のヴィア構造の作製方法において、
前記第1工程では、前記第1孔部とともにキャパシタを構成する溝部を形成することを特徴とするヴィア構造の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011023684A JP2012164792A (ja) | 2011-02-07 | 2011-02-07 | ヴィア構造およびその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011023684A JP2012164792A (ja) | 2011-02-07 | 2011-02-07 | ヴィア構造およびその作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012164792A true JP2012164792A (ja) | 2012-08-30 |
Family
ID=46843901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011023684A Pending JP2012164792A (ja) | 2011-02-07 | 2011-02-07 | ヴィア構造およびその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012164792A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2893553A4 (en) * | 2012-09-05 | 2016-05-11 | Res Triangle Inst | ELECTRONIC DEVICES USING CONTACT SURFACES WITH PROCEDURES AND METHOD OF MANUFACTURE |
JP2021052025A (ja) * | 2019-09-20 | 2021-04-01 | 富士通株式会社 | 半導体装置、半導体装置の製造方法及び電子装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05102200A (ja) * | 1991-10-03 | 1993-04-23 | Mitsubishi Electric Corp | 半導体装置 |
JP2004349550A (ja) * | 2003-05-23 | 2004-12-09 | Sharp Corp | 半導体デバイス及びその製造方法 |
JP2005294582A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2007081304A (ja) * | 2005-09-16 | 2007-03-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
JP2007123681A (ja) * | 2005-10-31 | 2007-05-17 | Sanyo Electric Co Ltd | 半導体装置、半導体装置の製造方法および実装基板 |
JP2007317954A (ja) * | 2006-05-26 | 2007-12-06 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2009064820A (ja) * | 2007-09-04 | 2009-03-26 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2010531435A (ja) * | 2007-06-06 | 2010-09-24 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | マイクロメカニカル素子およびマイクロメカニカル素子の製造方法 |
-
2011
- 2011-02-07 JP JP2011023684A patent/JP2012164792A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05102200A (ja) * | 1991-10-03 | 1993-04-23 | Mitsubishi Electric Corp | 半導体装置 |
JP2004349550A (ja) * | 2003-05-23 | 2004-12-09 | Sharp Corp | 半導体デバイス及びその製造方法 |
JP2005294582A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2007081304A (ja) * | 2005-09-16 | 2007-03-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
JP2007123681A (ja) * | 2005-10-31 | 2007-05-17 | Sanyo Electric Co Ltd | 半導体装置、半導体装置の製造方法および実装基板 |
JP2007317954A (ja) * | 2006-05-26 | 2007-12-06 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2010531435A (ja) * | 2007-06-06 | 2010-09-24 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | マイクロメカニカル素子およびマイクロメカニカル素子の製造方法 |
JP2009064820A (ja) * | 2007-09-04 | 2009-03-26 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2893553A4 (en) * | 2012-09-05 | 2016-05-11 | Res Triangle Inst | ELECTRONIC DEVICES USING CONTACT SURFACES WITH PROCEDURES AND METHOD OF MANUFACTURE |
JP2021052025A (ja) * | 2019-09-20 | 2021-04-01 | 富士通株式会社 | 半導体装置、半導体装置の製造方法及び電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9287172B2 (en) | Interposer-on-glass package method | |
KR100837269B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조 방법 | |
US7790608B2 (en) | Buried via technology for three dimensional integrated circuits | |
US6693358B2 (en) | Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device | |
US7728439B2 (en) | Semiconductor device, wiring substrate, and method for manufacturing wiring substrate | |
US8034713B2 (en) | Method for stacking and interconnecting integrated circuits | |
CN115053331B (zh) | 高带宽模块 | |
CN102148203B (zh) | 半导体芯片以及形成导体柱的方法 | |
TWI397162B (zh) | 基材具有導通孔之半導體元件及其製作方法 | |
JP5576334B2 (ja) | 半導体装置並びに配線基板及びその製造方法 | |
JP4979213B2 (ja) | 回路基板、回路基板の製造方法および回路装置 | |
CN100414702C (zh) | 半导体封装和制造方法 | |
US20170330836A1 (en) | Cte compensation for wafer-level and chip-scale packages and assemblies | |
JP2006523943A (ja) | 金属基板に接着された半導体基板用のビア構造およびトレンチ構造 | |
JP6341554B2 (ja) | 半導体装置の製造方法 | |
US8329573B2 (en) | Wafer level integration module having controlled resistivity interconnects | |
JP4678720B2 (ja) | 回路基板およびその製造方法、半導体装置およびその製造方法 | |
JP4829585B2 (ja) | 配線基板及び半導体装置 | |
KR20230160811A (ko) | 반도체 장치의 제조 방법, 반도체 장치, 집적 회로 요소, 및, 집적 회로 요소의 제조 방법 | |
JP2012164792A (ja) | ヴィア構造およびその作製方法 | |
JP5025922B2 (ja) | 回路基板、回路基板の製造方法および半導体装置 | |
JP2018010993A (ja) | 電子部品およびその製造方法 | |
CN112908866B (zh) | 用于制造电子芯片的方法 | |
TWI509761B (zh) | 矽基基板及其製作方法 | |
US20230238305A1 (en) | Chip package and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141202 |