[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012038790A - Electronic member and electronic component and manufacturing method thereof - Google Patents

Electronic member and electronic component and manufacturing method thereof Download PDF

Info

Publication number
JP2012038790A
JP2012038790A JP2010174991A JP2010174991A JP2012038790A JP 2012038790 A JP2012038790 A JP 2012038790A JP 2010174991 A JP2010174991 A JP 2010174991A JP 2010174991 A JP2010174991 A JP 2010174991A JP 2012038790 A JP2012038790 A JP 2012038790A
Authority
JP
Japan
Prior art keywords
copper
layer
copper oxide
electrode
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010174991A
Other languages
Japanese (ja)
Inventor
Takesuke Yasuda
雄亮 保田
Hidekazu Ide
英一 井出
Toshiaki Morita
俊章 守田
Hiroyuki Hozoji
裕之 宝蔵寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2010174991A priority Critical patent/JP2012038790A/en
Publication of JP2012038790A publication Critical patent/JP2012038790A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic member which permits joining material to be supplied in a fine pitch, exhibits high reliability, and is capable of electrical connection.SOLUTION: When copper oxide is reduced to copper, a number of nuclei of metallic copper are formed within copper oxide, so that, when reduced, the original outer shape is retained while being stripped of all contents, and that the generated copper has an increased curvature. By making use of this turn-into-fine particles mechanism, joining is made possible even when copper oxide is supplied in fine layer form, not in particulate form. Also, by using copper with high migration resistance, joining with higher reliability than possible with conventional silver is obtainable. The present invention involves an electronic member which includes electrodes to input/output electric signals or connection terminals for connecting electric signals, the electrodes or the connection terminals having their outermost surfaces comprised of a copper oxide layer.

Description

本発明は、電子部材同士の電気的接合(例えば、半導体素子と回路部材との接合)を行うことを前提とした電子部材に関し、該電子部材を実装した電子部品とその実装方法に関する。以下、半導体素子や回路部材等を総称して電子部材と称す。   The present invention relates to an electronic member on the premise that electrical bonding between electronic members (for example, bonding between a semiconductor element and a circuit member) is performed, and relates to an electronic component mounted with the electronic member and a mounting method thereof. Hereinafter, semiconductor elements, circuit members, and the like are collectively referred to as electronic members.

近年、モバイル機器などをはじめ、多機能化,高速化,軽薄短小化に対する要求が高まっている。これを実現するために、電気信号を入出力する電極の狭ピッチ化や低背化が重要となっている。   In recent years, there has been an increasing demand for multi-functionality, high speed, lightness, thinness and miniaturization, including mobile devices. In order to achieve this, it is important to reduce the pitch and height of electrodes for inputting and outputting electrical signals.

さらには、高密度な実装とともに、単位面積,単位体積あたりの発熱量が増加するため、放熱性の向上が重要となる。また同時に、電極面積の減少に伴い接合部の低抵抗化も重要となる。一方、周辺部材には有機基板などが用いられるようになってきており、それに対応した接合温度の低温化が望まれている。   Furthermore, since heat generation per unit area and unit volume increases with high-density mounting, it is important to improve heat dissipation. At the same time, it is important to reduce the resistance of the joint as the electrode area decreases. On the other hand, an organic substrate or the like has been used for the peripheral member, and it is desired to lower the bonding temperature corresponding to the organic substrate.

複数の電子部材間の電極を電気的に接合する接続技術として、導電性接着剤,はんだを用いた接合,金属の圧接(金バンプなどの接合)などがある。これら先行する接続技術に対して、酸化銀粒子を用いることではんだや銀ペーストよりも優れた放熱性や耐熱性及び電気的な低抵抗化を有する接合部を実現できる技術が報告されている(例えば、非特許文献1参照)。   Examples of connection techniques for electrically bonding electrodes between a plurality of electronic members include bonding using a conductive adhesive and solder, and metal pressure welding (bonding such as gold bumps). In contrast to these preceding connection technologies, there has been reported a technology capable of realizing a joint having heat dissipation, heat resistance and electrical resistance lower than that of solder or silver paste by using silver oxide particles ( For example, refer nonpatent literature 1).

酸化銀を用いた接合技術は、酸化銀粒子を還元雰囲気及び還元剤により低温で還元させ、接合部を低抵抗で高放熱な銀で構成させる技術である(非特許文献1)。この技術では導電性接着剤のようにバインダを含有しないため、接合させる相手電極に対して金属接合が得られることから、放熱性に優れた接合部を提供できる。   The joining technique using silver oxide is a technique in which silver oxide particles are reduced at a low temperature by a reducing atmosphere and a reducing agent, and the joining portion is composed of silver having low resistance and high heat dissipation (Non-Patent Document 1). Since this technique does not contain a binder as in the case of a conductive adhesive, metal bonding can be obtained with respect to the mating electrode to be bonded, so that it is possible to provide a bonded portion with excellent heat dissipation.

酸化銀と還元剤からなる組成物を加熱すると、低温でも焼結能力が高い粒径が100nm以下の銀微粒子が生成する。この熱処理により組成物中に含まれる有機成分が分解し、除去されることで、生成した銀粒子同士、銀粒子と電極間の焼結がなされ、電子部品の電極が銀のネットワークで接合された電子部品が完成する。この技術を用いることで従来のバルク金属の融点よりも低い、例えば250℃以下の接合が可能となる。さらには金属銀で構成されることで放熱特性に優れた接合層となる。ただし、良好な接合状態とするためには、加熱工程とともに加圧付与の工程が必要とされている。   When a composition composed of silver oxide and a reducing agent is heated, silver fine particles having a particle size of 100 nm or less with a high sintering ability even at a low temperature are generated. The organic components contained in the composition are decomposed and removed by this heat treatment, so that the generated silver particles are sintered with each other and between the silver particles and the electrodes, and the electrodes of the electronic components are joined by a silver network. Electronic parts are completed. By using this technique, bonding at a temperature lower than the melting point of the conventional bulk metal, for example, 250 ° C. or less is possible. Furthermore, it becomes a joining layer excellent in heat dissipation characteristics by being composed of metallic silver. However, in order to obtain a good bonded state, a pressure application step is required together with the heating step.

上記に掲げた粒子状の酸化銀接合用材料の供給は、酸化銀を低温で銀に還元するための還元剤を添加して、ペースト状態で板材に塗布してこれを挿入する手法があげられる。この方法だと、ペースト材の印刷では微細ピッチで供給することが困難であるため、信頼性のある接合ができない。一方、これを解決するため、電気信号を入出力する電極または電気信号を接続するための接続端子の最表面を酸化銀層とする手法がある。   As for the supply of the particulate silver oxide bonding material listed above, there is a method in which a reducing agent for reducing silver oxide to silver at a low temperature is added, applied to a plate material in a paste state, and inserted. . According to this method, since it is difficult to supply a fine pitch by printing the paste material, reliable bonding cannot be performed. On the other hand, in order to solve this, there is a technique in which the outermost surface of the electrode for inputting / outputting an electric signal or the connecting terminal for connecting the electric signal is a silver oxide layer.

Materials Transactions, Vol.49,No.12(2008)pp.2875 to 2880Materials Transactions, Vol.49, No.12 (2008) pp.2875 to 2880

電極表面を酸化銀にした接合では、その還元時に粒径が100nm以下の銀粒子が生成することで低温での接合が可能となる。しかし、本発明者らが上記材料を用いて接合する技術に関して、鋭意実験を行った結果、次に挙げる課題があることが判明した。   In the joining in which the electrode surface is made of silver oxide, silver particles having a particle diameter of 100 nm or less are generated during the reduction, thereby enabling joining at a low temperature. However, as a result of diligent experiments regarding the technique of joining the above materials by the present inventors, it has been found that there are the following problems.

100μm以下の微細ピッチでは、銀はマイグレーションにより、信頼性のある接合ができないことがわかった。   It was found that at a fine pitch of 100 μm or less, silver cannot be reliably bonded by migration.

次に、微細ピッチで配置したLSIチップのAuバンプにペースト材をディップ塗布し、接続端子間にソルダレジストを有しているプリント基板に設置した。設置の段階では問題はなかった。しかしながら、接合時に加圧した結果、ペースト材は流動性が良いため、レジストの範囲をこえる接合材料の広がりが生じ、接合後に電極同士の短絡が生じた。   Next, a paste material was dip coated on the Au bumps of the LSI chip arranged at a fine pitch, and placed on a printed board having a solder resist between the connection terminals. There was no problem at the stage of installation. However, as a result of pressurizing at the time of bonding, the paste material has good fluidity, so that the bonding material spreads beyond the resist range, and the electrodes are short-circuited after bonding.

また、接合前に乾燥処理を行い、加圧による接合材料の広がりを防止した。しかし、バンプ側面に塗布された領域の接合層は無加圧での接合となり、Auバンプに対する接合強度が得られず、接合後に接合層の剥離が生じ、剥離した接合層による隣の電極との短絡箇所が現れた。   Moreover, the drying process was performed before joining and the spreading | diffusion of the joining material by pressurization was prevented. However, the bonding layer in the region applied to the side surface of the bump is bonded without applying pressure, and the bonding strength to the Au bump cannot be obtained. After the bonding, the bonding layer peels off, and the peeled bonding layer contacts the adjacent electrode. A short circuit appeared.

本発明はこのような問題点に鑑みてなされたものである。接合材料を100μm以下の微細ピッチで供給し低抵抗で電気的な接続が可能であり、かつ信頼性の高い電子部材を提供することを目的とする。   The present invention has been made in view of such problems. An object of the present invention is to provide a highly reliable electronic member that can supply a bonding material at a fine pitch of 100 μm or less and can be electrically connected with low resistance.

本発明者らは、酸化銅から銅へ還元する際に、曲率が小さい層状酸化銅粒子であっても、還元し生成する銅の曲率は大きくなることを反射型走査電子顕微鏡で確認した。これは、酸化銅101が銅に還元され体積が減少する現象が、図1(a)に示すように、相似形で収縮するのではなく、図1(b)に示すように酸化銅内に多数の金属銅102の核が形成し、元の外形を維持したまま形骸化して還元するためである。   The inventors of the present invention have confirmed with a reflection scanning electron microscope that when copper oxide is reduced from copper oxide, even if it is a layered copper oxide particle having a small curvature, the curvature of copper produced by reduction is large. This is because the phenomenon that the volume of the copper oxide 101 is reduced by reducing the copper oxide 101 does not shrink in a similar shape as shown in FIG. 1 (a), but in the copper oxide as shown in FIG. 1 (b). This is because a large number of nuclei of metallic copper 102 are formed, and they are reduced to form while maintaining the original shape.

この微粒子化メカニズムを利用することで、酸化銅を粒子状ではなく、緻密な層状で提供して形成した酸化銅を用いて接合できることを見出した。このように、層状で形成した酸化銅を用いた接合により、ペースト化することで生じる課題を解決可能となる。   It has been found that by using this micronization mechanism, copper oxide can be joined using copper oxide formed by providing a dense layer rather than particles. Thus, it becomes possible to solve the problem caused by forming a paste by bonding using copper oxide formed in layers.

さらに、銀よりも耐マイグレーション性の高い銅を用いることで、100μm以下の微細ピッチにおいても高い信頼性を保つことが可能となる。   Furthermore, by using copper having higher migration resistance than silver, it is possible to maintain high reliability even at a fine pitch of 100 μm or less.

このように、本発明は上記目的を達成するため、電気信号を入出力する電極または電気信号を接続するための接続端子の最表面が酸化銅層であることを特徴とする電子部材を提供する。   Thus, in order to achieve the above object, the present invention provides an electronic member characterized in that an outermost surface of an electrode for inputting / outputting an electric signal or a connecting terminal for connecting an electric signal is a copper oxide layer. .

前記電子部材は、前記電極または前記接続端子の最表面に対して、銅層を形成し、さらに前記銅層を酸化処理により、前記銅層の全部あるいは一部を酸化銅層とすることを特徴とする電子部材の製造方法により作製できる。   The electronic member is characterized in that a copper layer is formed on the outermost surface of the electrode or the connection terminal, and the copper layer is oxidized to form a copper oxide layer as a whole or a part of the copper layer. It can produce with the manufacturing method of the electronic member to make.

また、前記の電子部材の酸化銅層に還元剤を供給し、少なくとも接合面に50℃〜400℃の加熱を付与する工程と、少なくとも酸化銅が金属銅に還元する際に接合面に0以上あるいは100MPaより小さい加圧を付与することで、電極間を電気的に接合することを特徴とする電子部品の実装方法を提供する。   Further, a step of supplying a reducing agent to the copper oxide layer of the electronic member and applying heating at 50 ° C. to 400 ° C. at least to the bonding surface, and at least zero to the bonding surface when the copper oxide is reduced to metallic copper Alternatively, an electronic component mounting method is provided in which electrodes are electrically joined by applying a pressure smaller than 100 MPa.

前記手法により、回路基板に設けられた一つ以上の接続端子に対して、電子部材に設けられた一つ以上の電極端子が接合層を介して電気的に接合された電子部品であって、前記接合層は結晶粒径が1000nm以下の結晶粒径を有する焼結銅を主体として構成され、前記接合層以外の電極表面の全面あるいは一部が金属銅の粗化層であることを特徴とする電子部品を提供できる。   By the above technique, one or more connection terminals provided on the circuit board are electronic components in which one or more electrode terminals provided on the electronic member are electrically bonded via a bonding layer, The bonding layer is mainly composed of sintered copper having a crystal grain size of 1000 nm or less, and the entire surface or part of the electrode surface other than the bonding layer is a roughened layer of metallic copper. Can provide electronic parts.

本発明では、Cuメタライズの全部あるいは一部を酸化銅層に酸化させる手法をとる。
これにより、Cuメタライズされた電極が形成できるピッチ間隔が、本発明で接合可能なピッチ間隔となるため、接合材料の供給方法によるピッチ間隔の減少が極めて少ない電子部材となる。また、耐マイグレーション性の高い銅を用いることで、100μm以下の微細ピッチにおいても高い信頼性が可能となる。さらには接合部は金属銅によるものになるため、接合部の放熱性,耐熱性、及び電気的な低抵抗化が可能となる。このように本発明を用いることで従来では不可能であった低温で接合でき、かつ高放熱,高耐熱な電気的な低抵抗を高い信頼性で実現可能な酸化銅の接合技術を接合部に微細ピッチでかつ薄く供給可能となり、高精度な高密度実装が可能となる。
In the present invention, a technique is employed in which all or part of the Cu metallization is oxidized to a copper oxide layer.
As a result, the pitch interval at which the Cu metallized electrode can be formed becomes the pitch interval that can be bonded according to the present invention, so that an electronic member that has a very small decrease in pitch interval due to the bonding material supply method is obtained. Further, by using copper having high migration resistance, high reliability is possible even at a fine pitch of 100 μm or less. Furthermore, since the joint is made of metallic copper, the heat dissipation, heat resistance, and electrical resistance of the joint can be reduced. Thus, by using the present invention, it is possible to bond copper oxide bonding technology that can be bonded at a low temperature, which was impossible in the past, and can realize high heat radiation and high heat resistance with low reliability. Fine pitch and thin supply is possible, and high-precision and high-density mounting is possible.

酸化銅が還元し銅粒子を生成する挙動を示した断面模式図である。It is the cross-sectional schematic diagram which showed the behavior in which copper oxide reduces and produces | generates a copper particle. 本発明に係る一つの例である表面に酸化銀層を有する電子部材を示した断面模式図である。It is the cross-sectional schematic diagram which showed the electronic member which has a silver oxide layer on the surface which is an example which concerns on this invention. 本発明に係る一つの例である部品内蔵型の多層配線板示した断面模式図である。1 is a schematic cross-sectional view showing a component built-in type multilayer wiring board as an example according to the present invention. 本発明に係る一つの例である部品内蔵型の多層配線板示した断面模式図である。1 is a schematic cross-sectional view showing a component built-in type multilayer wiring board as an example according to the present invention. 本発明に係る一つの例である部品内蔵型の多層配線板示した断面模式図である。1 is a schematic cross-sectional view showing a component built-in type multilayer wiring board as an example according to the present invention. 本発明に係る一つの例である積層チップを示した断面模式図である。It is the cross-sectional schematic diagram which showed the laminated chip which is one example which concerns on this invention.

本発明のひとつの例を図2及び図3により説明する。図2(a)は、受動部品803のメタライズ層802の表面に酸化銅層801が施されている。   One example of the present invention will be described with reference to FIGS. In FIG. 2A, a copper oxide layer 801 is provided on the surface of the metallized layer 802 of the passive component 803.

この部品を図3に示すように、接合材料となる酸化銅層を高密度に提供できることを見出した。図3に示す基板に対し、上記で述べた実装方法で受動部品803を接合することで、図3に示す焼結銅層813を接合部に有する電子部品が提供できる。また、接合時加圧されていない焼結銅層は粗化層となる。本発明では、接合材料となる酸化銅層が、ペースト材のように流動性がなく、さらに下地メタライズに対して一定の強度を有しており、さらにはんだ材料のように接合時に溶融しないため、接合時の加熱や加圧による接合材料(導電部)の広がりがない。また、接合面当たり無加圧、もしくは0.1〜20MPaという低加圧で、金属接合が得られるために、圧着法に比較してバンプの接合面平行方向への塑性変形を低減できる。このように、従来法の課題であった電子部材実装時のピッチ間隔の減少がほとんどない電子部品となる。   As shown in FIG. 3, it was found that a copper oxide layer serving as a bonding material can be provided at a high density. By joining the passive component 803 to the substrate shown in FIG. 3 by the mounting method described above, an electronic component having the sintered copper layer 813 shown in FIG. 3 at the joint can be provided. Moreover, the sintered copper layer which is not pressurized at the time of joining becomes a roughened layer. In the present invention, the copper oxide layer serving as the bonding material is not fluid like the paste material, and has a certain strength against the underlying metallization, and further does not melt during bonding like the solder material, There is no spread of the bonding material (conductive part) due to heating or pressing during bonding. In addition, since metal bonding is obtained with no pressure per bonding surface or low pressure of 0.1 to 20 MPa, plastic deformation in the direction parallel to the bonding surface of the bump can be reduced as compared with the pressure bonding method. In this way, the electronic component is hardly reduced in pitch interval when mounting an electronic member, which was a problem of the conventional method.

以下に、この特性を利用した発明と改良点について説明する。   The invention using this characteristic and the improvements will be described below.

酸化銅を粒子状ではなく、層状で供給することにより、供給面に対して一定の強度を付与することが可能になる。このように接合前の接合材料と下地との強度を持たせることによって、耐衝撃や接合時の接合材料の飛散などを防止できる。また、Cuメタライズ層から酸化銅層への処理後にCuメタライズを一部残す、すなわち、酸化銅層の下地をCuメタライズとすることによって、酸化銅層と下地との間に5MPa以上の密着力を付与できる。   By supplying copper oxide in layers instead of particles, a certain strength can be imparted to the supply surface. Thus, by giving the strength between the bonding material before bonding and the base, it is possible to prevent impact resistance and scattering of the bonding material during bonding. Further, by leaving a part of the Cu metallization after the processing from the Cu metallized layer to the copper oxide layer, that is, by making the base of the copper oxide layer Cu metallized, an adhesion force of 5 MPa or more is provided between the copper oxide layer and the base. Can be granted.

酸化銅を用いた接合では、還元時に生成した銅粒子の焼結により接合がなされる。しかし、酸化銅から金属銅に還元する際、体積減少が生じる。このため、膜厚が厚いほど、接合時に加圧を付与することによって、接合面に垂直方向に圧縮され緻密になる。酸化銅層の厚さが約100nmを越えると急激な強度上昇が認められた。よって、接合層となる酸化銅層の厚さは100nm以上ある方が好ましい。ただし、10μmより大きくなると、酸化銅を形成するのに長時間要するとともに、接合時に還元する時間も長時間化するため、好ましくない。よって、接合層となる酸化銅層の厚さは10μm以下が好ましい。   In joining using copper oxide, joining is performed by sintering of copper particles generated during reduction. However, volume reduction occurs when reducing from copper oxide to metallic copper. For this reason, as the film thickness is increased, pressure is applied at the time of bonding so that the film is compressed in a direction perpendicular to the bonding surface and becomes dense. When the thickness of the copper oxide layer exceeded about 100 nm, a rapid increase in strength was observed. Therefore, the thickness of the copper oxide layer serving as the bonding layer is preferably 100 nm or more. However, if it exceeds 10 μm, it takes a long time to form copper oxide, and the time for reduction at the time of bonding also becomes longer, which is not preferable. Therefore, the thickness of the copper oxide layer serving as the bonding layer is preferably 10 μm or less.

接合する電子部品の電極表面は、曲率が小さく酸化銅から還元した銅粒子との焼結は、銅粒子同士と比較して困難になる。上記で述べたように、酸化銅から還元し生成する銅粒子は、還元する前の酸化銅の外形を反映するため、還元する前の酸化銅の曲率半径が小さい方が有利である。酸化銅の曲率は、酸化処理条件により制御可能である。また、生成する銅粒子の曲率はナノメートルサイズの粒子となるように、酸化銅層の表面ではその曲率半径が1μm以下になるように制御することが好ましい。さらに、二つ以上の電子部材を重ねて加圧し接合する場合、表面の摩擦抵抗があることで、加圧した際の部品の滑りを抑制することが可能となる。   The electrode surfaces of the electronic parts to be joined have difficulty in sintering with copper particles having a small curvature and reduced from copper oxide as compared with copper particles. As described above, since the copper particles produced by reduction from copper oxide reflect the outer shape of copper oxide before reduction, it is advantageous that the radius of curvature of copper oxide before reduction is smaller. The curvature of copper oxide can be controlled by the oxidation treatment conditions. Moreover, it is preferable to control the curvature radius of the copper oxide layer to be 1 μm or less on the surface of the copper oxide layer so that the curvature of the copper particles to be generated becomes nanometer-sized particles. Furthermore, when two or more electronic members are stacked and pressed and joined, there is a frictional resistance on the surface, so that it is possible to suppress slipping of components when pressed.

酸化銅層に対して、還元剤として機能する材料には有機物及び還元ガスがある。有機物の種類としては、カルボン酸類,アルコール類,アミン類から選ばれる1種以上の有機物が好ましい。なお、「類」のなかには、有機物が金属と化学的に結合した場合などに由来するイオンや錯体等も含めるものとする。また、粒径がナノメートルサイズの金属粒子を被覆している有機物も含める。ただし、硫黄やハロゲン元素を含有する有機物は、接合期に接合層内に当該元素が残留して腐食の原因となる可能性があるため、避ける方が望ましい。   Materials that function as a reducing agent for the copper oxide layer include organic substances and a reducing gas. As the kind of organic substance, one or more kinds of organic substances selected from carboxylic acids, alcohols, and amines are preferable. Note that “class” includes ions, complexes, and the like derived from cases where organic substances are chemically bonded to metals. Moreover, the organic substance which coat | covers the metal particle with a particle size of nanometer size is also included. However, it is desirable to avoid organic substances containing sulfur and halogen elements because the elements may remain in the bonding layer during the bonding period and cause corrosion.

カルボン酸類の例としては、酢酸,カプロン酸,エナント酸,カプリル酸,ペラルゴン酸,カプリン酸,ウンデカン酸,ラウリン酸,トリデシル酸,ミリスチン酸,ペンタデシル酸,パルミチン酸,マルガリン酸,ステアリン酸,ミリストレイン酸,パルミトレイン酸,オレイン酸,エライジン酸,エルカ酸ネルボン酸,リノール酸,リノレン酸,アラキドン酸,エイコサペンタエン酸,イワシ酸,シュウ酸,マロン酸,マレイン酸,フマル酸,コハク酸,グルタル酸,リンゴ酸,アジピン酸,クエン酸,安息香酸,フタル酸,イソフタル酸,テレフタル酸,サリチル酸,2,4−ヘキサジインカルボン酸,2,4−ヘプタジインカルボン酸,2,4−オクタジインカルボン酸,2,4−デカジインカルボン酸,2,4−ドデカジインカルボン酸,2,4−テトラデカジインカルボン酸,2,4−ペンタデカジインカルボン酸,2,4−ヘキサデカジインカルボン酸,2,4−オクタデカジインカルボン酸,2,4−ノナデカジインカルボン酸,10,12−テトラデカジインカルボン酸,10,12−ペンタデカジインカルボン酸,10,12−ヘキサデカジインカルボン酸,10,12−ヘプタデカジインカルボン酸,10,12−オクタデカジインカルボン酸,10,12−トリコサジインカルボン酸,10,12−ペンタコサジインカルボン酸,10,12−ヘキサコサジインカルボン酸,10,12−ヘプタコサジインカルボン酸,10,12−オクタコサジインカルボン酸,10,12−ノナコサジインカルボン酸,2,4−ヘキサジインジカルボン酸,3,5−オクタジインジカルボン酸,4,6−デカジインジカルボン酸,8,10−オクタデカジインジカルボン酸などが挙げられる。   Examples of carboxylic acids include acetic acid, caproic acid, enanthic acid, caprylic acid, pelargonic acid, capric acid, undecanoic acid, lauric acid, tridecylic acid, myristic acid, pentadecylic acid, palmitic acid, margaric acid, stearic acid, myristolein Acid, palmitoleic acid, oleic acid, elaidic acid, erucic acid, nervonic acid, linoleic acid, linolenic acid, arachidonic acid, eicosapentaenoic acid, succinic acid, oxalic acid, malonic acid, maleic acid, fumaric acid, succinic acid, glutaric acid, Malic acid, adipic acid, citric acid, benzoic acid, phthalic acid, isophthalic acid, terephthalic acid, salicylic acid, 2,4-hexadiyne carboxylic acid, 2,4-heptadiyne carboxylic acid, 2,4-octadiyne carboxylic acid, 2,4-decadiyne carboxylic acid, 2,4-dodecadiyne carbo Acid, 2,4-tetradecadiyne carboxylic acid, 2,4-pentadecadiyne carboxylic acid, 2,4-hexadecadiyne carboxylic acid, 2,4-octadecadiin carboxylic acid, 2,4-nonadecadin carboxylic acid Acid, 10,12-tetradecadiyne carboxylic acid, 10,12-pentadecadiyne carboxylic acid, 10,12-hexadecadiin carboxylic acid, 10,12-heptadecadin carboxylic acid, 10,12-octadecadiin carboxylic acid Acid, 10,12-tricosadiyne carboxylic acid, 10,12-pentacosadiyne carboxylic acid, 10,12-hexacosadiyne carboxylic acid, 10,12-heptacosadiyne carboxylic acid, 10,12-octacosadiyne Carboxylic acid, 10,12-nonacosadiyne carboxylic acid, 2,4-hexadiyne dicarboxylic acid, 3,5-octane Di Print carboxylic acid, 4,6-deca-di indicator carboxylic acid, 8,10-like octadecatienyl indicator carboxylic acid.

アルコール類の例としては、エチルアルコール,プロピルアルコール,ブチルアルコール,アミルアルコール,ヘキシルアルコール,ヘプチルアルコール,オクチルアルコール,ノニルアルコール,デシルアルコール,ウンデシルアルコール,ドデシルアルコール,ミリスチルアルコール,セチルアルコール,ステアリルアルコール,オエレイルアルコール,リノリルアルコール,エチレングリコール,トリエチレングリコール,グリセリンなどが挙げられる。   Examples of alcohols include ethyl alcohol, propyl alcohol, butyl alcohol, amyl alcohol, hexyl alcohol, heptyl alcohol, octyl alcohol, nonyl alcohol, decyl alcohol, undecyl alcohol, dodecyl alcohol, myristyl alcohol, cetyl alcohol, stearyl alcohol, Examples include oleyl alcohol, linoleyl alcohol, ethylene glycol, triethylene glycol, and glycerin.

アミン類の例としては、メチルアミン,エチルアミン,プロピルアミン,ブチルアミン,ペンチルアミン,ヘキシルアミン,ヘプチルアミン,オクチルアミン,ノニルアミン,デシルアミン,ウンデシルアミン,ドデシルアミン,トリデシルアミン,テトラデシルアミン,ペンタデシルアミン,ヘキサデシルアミン,ヘプタデシルアミン,オクタデシルアミン,オレイルアミン,ジメチルアミン,ジエチルアミン,ジプロピルアミン,ジブチルアミン,ジペンチルアミン,ジヘキシルアミン,ジヘプチルアミン,ジオクチルアミン,ジノニルアミン,ジデシルアミン,イソプロピルアミン,1,5−ジメチルヘキシルアミン,2−エチルヘキシルアミン,ジ(2−エチルヘキシル)アミン,メチレンジアミン,トリメチルアミン,トリエチルアミン,エチレンジアミン,テトラメチルエチレンジアミン,ヘキサメチレンジアミン,N,N−ジメチルプロパン−2−アミン,アニリン,N,N−ジイソプロピルエチルアミン,2,4−ヘキサジイニルアミン,2,4−ヘプタジイニルアミン,2,4−オクタジイニルアミン,2,4−デカジイニルアミン,2,4−ドデカジイニルアミン,2,4−テトラデカジイニルアミン,2,4−ペンタデカジイニルアミン,2,4−ヘキサデカジイニルアミン,2,4−オクタデカジイニルアミン,2,4−ノナデカジイニルアミン,10,12−テトラデカジイニルアミン,10,12−ペンタデカジイニルアミン,10,12−ヘキサデカジイニルアミン,10,12−ヘプタデカジイニルアミン,10,12−オクタデカジイニルアミン,10,12−トリコサジイニルアミン,10,12−ペンタコサジイニルアミン,10,12−ヘキサコサジイニルアミン,10,12−ヘプタコサジイニルアミン,10,12−オクタコサジイニルアミン,10,12−ノナコサジイニルアミン,2,4−ヘキサジイニルジアミン,3,5−オクタジイニルジアミン,4,6−デカジイニルジアミン,8,10−オクタデカジイニルジアミン,ステアリン酸アミド,パルミチン酸アミド,ラウリン酸ラウリルアミド,オレイン酸アミド,オレイン酸ジエタノールアミド,オレイン酸ラウリルアミドなどが挙げられる。   Examples of amines include methylamine, ethylamine, propylamine, butylamine, pentylamine, hexylamine, heptylamine, octylamine, nonylamine, decylamine, undecylamine, dodecylamine, tridecylamine, tetradecylamine, pentadecyl Amine, hexadecylamine, heptadecylamine, octadecylamine, oleylamine, dimethylamine, diethylamine, dipropylamine, dibutylamine, dipentylamine, dihexylamine, diheptylamine, dioctylamine, dinonylamine, didecylamine, isopropylamine, 1,5 -Dimethylhexylamine, 2-ethylhexylamine, di (2-ethylhexyl) amine, methylenediamine, trimethylamine, triethyl Amine, ethylenediamine, tetramethylethylenediamine, hexamethylenediamine, N, N-dimethylpropan-2-amine, aniline, N, N-diisopropylethylamine, 2,4-hexadiynylamine, 2,4-heptadiynylamine, 2, 4-octadiynylamine, 2,4-decadiynylamine, 2,4-dodecadiynylamine, 2,4-tetradecadiynylamine, 2,4-pentadecadiynylamine, 2,4-hexadecadiynylamine, 2 , 4-octadecadiynylamine, 2,4-nonadecadiynylamine, 10,12-tetradecadiynylamine, 10,12-pentadecadiynylamine, 10,12-hexadecadiynylamine, 10,12-heptadeca Diinylamine, 10,12-octadecadiynylamino , 10,12-tricosadiynylamine, 10,12-pentacosadiynylamine, 10,12-hexacosadiynylamine, 10,12-heptacosadiynylamine, 10,12-octacosadiynylamine, 10,12- Nonacosadiynylamine, 2,4-hexadiynyldiamine, 3,5-octadiynyldiamine, 4,6-decadiynyldiamine, 8,10-octadecadiynyldiamine, stearic acid amide, palmitic acid amide, Examples thereof include lauric acid laurylamide, oleic acid amide, oleic acid diethanolamide, and oleic acid laurylamide.

上記に掲げた有機物単体、あるいは混合した組成物を酸化銅層に供給した際、室温で液体の状態であると酸化銅層との還元反応速度が固体状態よりも増加する。また、保管が困難になる。よって、供給後すぐに接合に用いない場合は、室温で固体である方が好ましい。また、これら有機物は酸化銅と反応した際に、副生成物が低温で分解しやすい分子構造であることが好ましい。   When the organic substances listed above or a mixed composition is supplied to the copper oxide layer, the reduction reaction rate with the copper oxide layer is higher than that in the solid state when it is in a liquid state at room temperature. Moreover, storage becomes difficult. Therefore, when it is not used for joining immediately after supply, it is preferable that it is solid at room temperature. Moreover, when these organic substances react with copper oxide, it is preferable that the by-products have a molecular structure that is easily decomposed at a low temperature.

本発明に係る接合材は接合に要する最低加熱温度が50℃とはんだ材に比較して非常に低い。このことから、はんだを用いた接合では、耐熱性の観点から使用不可能であったポリエチレンテレフタラートやポリエチレンなどを電子部品内に導入することが可能である。また、蒸着やめっき技術を用いて電極最表面にCuメタライズを施し、Cuメタライズを酸化処理し、酸化銅層を供給すれば、金属をはじめ有機物やセラミックスなどの無機物に対して酸化銅層を供給可能である。   In the bonding material according to the present invention, the minimum heating temperature required for bonding is 50 ° C., which is very low compared to the solder material. From this, it is possible to introduce polyethylene terephthalate, polyethylene, or the like, which cannot be used from the viewpoint of heat resistance, into the electronic component in the joining using solder. Moreover, if Cu metallization is applied to the electrode outermost surface using vapor deposition or plating technology, Cu metallization is oxidized, and a copper oxide layer is supplied, a copper oxide layer is supplied to metals and other inorganic substances such as organic substances and ceramics. Is possible.

この特性を利用し、本発明の接合材料となる酸化銅層を電極あるいは接続端子の表面に有する電子部材としては、CSP用TAB,COFキャリアテープ,リードフレーム,セラミック配線基板,有機配線基板,LSIチップ、又は、半導体パッケージなどがある。   Electronic members having a copper oxide layer as a bonding material of the present invention on the surface of the electrode or connection terminal using this characteristic include TAB for CSP, COF carrier tape, lead frame, ceramic wiring board, organic wiring board, LSI There is a chip or a semiconductor package.

本発明は、フリップ実装用の電子部材に適用することが可能である。本発明は、上記に述べたように、無加圧もしくは0〜20MPaという低加圧で金属接合が得られるため、フリップチップ実装での低加圧化が可能となり、配線などの変形を低減することができる。   The present invention can be applied to an electronic member for flip mounting. In the present invention, as described above, since metal bonding can be obtained with no pressure or low pressure of 0 to 20 MPa, it is possible to reduce the pressure in flip chip mounting and reduce deformation of wiring and the like. be able to.

フリップ実装技術では、微細ピッチ接合による接合面積の低減に対して、接合した部材間の隙間に樹脂を充填することによって、接合部全体の強度を補助する手法がとられる場合がある。従来のペースト状の接合材料では流動性があるために、予め樹脂を設置して、フリップチップ実装を行うことができない問題があった。従って、樹脂を充填した構造とする場合には、部材間を接合した後に樹脂を充填する必要があった。これに対して、本発明の接合材料は電極と一体化しているため、予め樹脂を設置した状態でフリップチップ実装を行うことも可能である。これにより、従来の方法よりも工程の省略化が可能となる。   In the flip mounting technique, there is a case where a technique of assisting the strength of the entire joint portion by filling a gap between the joined members with a resin in order to reduce the joint area by fine pitch joining. Since the conventional paste-like bonding material has fluidity, there has been a problem that flip chip mounting cannot be performed by previously installing a resin. Therefore, in the case of a structure filled with resin, it is necessary to fill the resin after joining the members. On the other hand, since the bonding material of the present invention is integrated with the electrode, it is possible to perform flip chip mounting in a state where a resin is previously installed. Thereby, the process can be omitted as compared with the conventional method.

本発明に係るフリップ実装技術において、バンプを突起型とし凹部型の電極に挿入したり、平面状の電極に押し当て接合相手電極の酸化皮膜を破壊させたり、予めバンプ間に樹脂を挿入する手法をとることができる。従来のペースト材塗布層では、挿入時のせん断力で塗布層が剥離し、この手法をとることができなかった。しかし、本発明では酸化銅を高密度な層状とすることによって下地との密着性が向上しており可能となる。また、下地はCuメタライズの時、酸化銅層と下地との強度が強固となり好ましい。さらに、接合相手電極の酸化皮膜を破壊する場合、突起型バンプの表面を酸化銅層とすることでバンプの表面硬度が上昇し、表面がCu,Au,Ag,Alの場合よりも低加圧で接合相手電極の酸化皮膜を破壊させることが可能である。   In the flip mounting technology according to the present invention, a method in which a bump is formed as a protrusion type and inserted into a concave electrode, pressed against a planar electrode to destroy an oxide film of a bonding partner electrode, or a resin is previously inserted between bumps Can be taken. In a conventional paste material coating layer, the coating layer peels off due to the shearing force at the time of insertion, and this method cannot be taken. However, in the present invention, it is possible to improve the adhesion with the base by making the copper oxide into a high-density layer. In addition, when the base is made of Cu metallization, the strength between the copper oxide layer and the base is preferably increased. Furthermore, when destroying the oxide film on the bonding partner electrode, the bump surface hardness is increased by making the bump-type bump surface a copper oxide layer, and the surface is pressed lower than when Cu, Au, Ag, Al is used. It is possible to destroy the oxide film of the bonding partner electrode.

上記までに述べた接合部材を用いて電子部品を作製することで、たとえば、図3に示すような、回路基板に設けられた一つ以上の接続端子に対して、電子部材に設けられた一つ以上の電極端子が接合層を介して電気的に接合された電子部品であって、前記接合層は結晶粒径が1000nm以下の結晶粒径を有する焼結銅を主体として構成され、前記接合層以外の電極表面の全面あるいは一部が金属銅の粗化層であることを特徴とする電子部品を提供できる。なお結晶粒径が1000nmより大きいと焼結性が悪くなり、充分な接合強度が得られないことを確認している。   By producing an electronic component using the joining member described above, for example, one or more connection terminals provided on the circuit board as illustrated in FIG. An electronic component having two or more electrode terminals electrically bonded via a bonding layer, wherein the bonding layer is mainly composed of sintered copper having a crystal grain size of 1000 nm or less, and the bonding It is possible to provide an electronic component characterized in that the entire or part of the electrode surface other than the layer is a roughened layer of metallic copper. It has been confirmed that if the crystal grain size is larger than 1000 nm, the sinterability deteriorates and sufficient bonding strength cannot be obtained.

熱伝導率が金属の中でも優れているCuを主体として構成されることで、高密度化に伴い必要となる放熱性の確保が可能となる。また、接合層の厚さを薄くできることや電気抵抗率が低いために、信号の高速化が可能である。さらに、接合層以外の電極表面が粗化層とし電極表面の一部として構成されるため、無加圧での場合に接合欠陥となる領域を除去する必要がない。   By being composed mainly of Cu, which has excellent thermal conductivity among metals, it becomes possible to ensure the heat dissipation required as the density increases. Further, since the thickness of the bonding layer can be reduced and the electrical resistivity is low, the signal can be speeded up. Furthermore, since the electrode surface other than the bonding layer is formed as a roughened layer as a part of the electrode surface, it is not necessary to remove a region that becomes a bonding defect when no pressure is applied.

接合部材間に樹脂を充填した構造の場合、接合領域に相当しない電極表面も酸化銅とすることによって、樹脂との密着強度を上昇させることが可能である。これにより、接続信頼性を向上することが可能である。また、上記で述べたように、樹脂の充填は加熱前に行うことも可能である。   In the case of a structure in which a resin is filled between the bonding members, it is possible to increase the adhesion strength with the resin by making the electrode surface not corresponding to the bonding region also copper oxide. Thereby, it is possible to improve connection reliability. As described above, the resin can be filled before heating.

また、充填された樹脂中には、アルミナ,窒化アルミニウム,窒化珪素などの熱膨張率の異なるフィラーを混合させてもよい。これにより、例えばSiチップとCu配線間の熱膨張率の違いから生じる熱応力を緩和することができる。   In the filled resin, fillers having different thermal expansion coefficients such as alumina, aluminum nitride, and silicon nitride may be mixed. Thereby, the thermal stress which arises from the difference in the thermal expansion coefficient between Si chip and Cu wiring, for example can be relieved.

上記に述べたように、例えばSiチップとCu配線間では、素材の熱膨張係数の違いから、電子部品作製時や使用環境の温度上昇に伴って熱応力が発生する。これに対して、接合層である焼結銅の緻密度を低減させて、焼結銅の内部に樹脂を充填することにより、さらに熱ひずみの吸収を向上できSiチップにかかる応力を低減することが可能となる。接合層の焼結銅の緻密度は接合時の加圧力の低減などにより制御可能である。樹脂の充填は、上記と同様に接合前後どちらでも可能である。   As described above, for example, a thermal stress is generated between the Si chip and the Cu wiring due to the difference in the thermal expansion coefficient of the raw material when the electronic component is manufactured or the temperature of the usage environment increases. On the other hand, by reducing the density of sintered copper, which is a bonding layer, and filling resin inside the sintered copper, absorption of thermal strain can be further improved and stress applied to the Si chip can be reduced. Is possible. The density of sintered copper in the bonding layer can be controlled by reducing the pressure applied during bonding. The resin can be filled either before or after joining as described above.

Cuメタライズを施す電極又は接続端子の材質として、Pt,Ni,Co,Si,Fe,Ti,Mo,Alの単体,合金あるいは混合物から選択することによって、熱膨張率や、耐腐食性などをはじめとして機械的特性や化学的特性などを接合部に付与することが可能である。   By selecting the material of the electrode or connection terminal to be subjected to Cu metallization from simple substance, alloy or mixture of Pt, Ni, Co, Si, Fe, Ti, Mo, Al, etc., the coefficient of thermal expansion, corrosion resistance, etc. It is possible to impart mechanical properties, chemical properties, and the like to the joint.

また、本発明に係る接合部は、Cuを主体として構成されることから、その融点ははんだ材料に比較してはるかに高い。半導体装置の製造プロセスにおける現行の実装方法は、階層はんだを用いることが主流となっており、1次実装で用いられるはんだには、2次実装で主に用いられるSn−Ag−Cu系はんだの実装温度(230〜260℃)以上の融点を有していることが求められる。そのため、従来は高温はんだ(鉛含有率:約96%,融点:約300℃)がしばしば用いられている。よって、この融点の観点から、下地はAgと合金化してもその融点が少なくとも300℃を超える金属であるAg,Au,Cu,Pt,Ni,Co,Si,Fe,Ti,Mo,Alの群から選ばれる単体、またはその合金、あるいはその混合物であることが好ましい。これにより、現状では困難となっている高温はんだの鉛フリー化が可能になる。   Moreover, since the junction part which concerns on this invention is comprised mainly by Cu, the melting | fusing point is much higher compared with a solder material. The current mounting method in the manufacturing process of a semiconductor device is mainly to use a hierarchical solder, and the solder used in the primary mounting is Sn-Ag-Cu solder mainly used in the secondary mounting. It is calculated | required to have melting | fusing point more than mounting temperature (230-260 degreeC). Therefore, conventionally, high-temperature solder (lead content: about 96%, melting point: about 300 ° C.) is often used. Therefore, from the viewpoint of this melting point, the group of Ag, Au, Cu, Pt, Ni, Co, Si, Fe, Ti, Mo, Al, which is a metal whose melting point exceeds 300 ° C. even when the base is alloyed with Ag. It is preferable that it is the simple substance chosen from these, its alloy, or its mixture. This makes it possible to make the high-temperature solder lead-free, which is difficult at present.

たとえば、本発明にかかる半導体接合部を有するパッケージをさらに回路基板に実装する際に、はんだ材料を用いて接合してもその接合部は溶融することがない。また、半導体パッケージと回路基板との接合に用いても良い。さらに一括で接合することも可能である。   For example, when a package having a semiconductor junction according to the present invention is further mounted on a circuit board, the junction does not melt even if it is joined using a solder material. Moreover, you may use for joining of a semiconductor package and a circuit board. Furthermore, it is also possible to join together.

上記に述べたように、本発明に係る接合材は接合に要する最低加熱温度が50℃とはんだ材に比較して非常に低い。よって、耐熱性が問題とならない場合で、特に応力緩和が必要な接合部である場合、焼結銅よりも応力緩和の能力があるSnやSn合金、あるいはInやIn合金を電極の構成に含めればよい。焼結銅からなる接合部分をポーラス構造にして弾性率を低下させることでも応力緩和が可能となる。また、強度が要求されず、耐熱性が要求される場合は、SnやSn合金、あるいはInやIn合金を溶融させ、酸化銅層から還元し生成した銅粒子と反応させることで、融点の高い金属間化合物とすればよい。この際、酸化銅から生成する銅粒子は表面積が大きいために、金属間化合物になる反応時間が短縮できる効果がある。   As described above, the bonding material according to the present invention has a minimum heating temperature required for bonding of 50 ° C., which is very low compared to the solder material. Therefore, in the case where heat resistance is not a problem, particularly in a joint where stress relaxation is necessary, Sn or Sn alloy, or In or In alloy, which has a stress relaxation capability than sintered copper, can be included in the electrode configuration. That's fine. Stress relaxation is also possible by lowering the elastic modulus by forming a bonded portion made of sintered copper into a porous structure. When strength is not required and heat resistance is required, Sn or Sn alloy, or In or In alloy is melted and reacted with copper particles generated by reduction from the copper oxide layer, resulting in a high melting point. An intermetallic compound may be used. Under the present circumstances, since the copper particle produced | generated from copper oxide has a large surface area, there exists an effect which can shorten the reaction time used as an intermetallic compound.

電極の構成の中にバンプを含めることによって、電子部品と回路基板間の距離を容易に制御できる。金属バンプの圧着による接合加圧力よりも低加圧で接合可能であるため、配線などの変形を低減することが可能である。また、バンプの水平方向の塑性変形量が低減するため、より微細なピッチ間隔とすることが可能となる。   By including bumps in the electrode configuration, the distance between the electronic component and the circuit board can be easily controlled. Since the bonding can be performed at a pressure lower than the bonding pressure applied by the pressure bonding of the metal bumps, it is possible to reduce the deformation of the wiring and the like. In addition, since the amount of plastic deformation in the horizontal direction of the bumps is reduced, a finer pitch interval can be achieved.

バンプを硬度が低いAl,Sn,Cu,Au,In,Agの単体や合金などの金属やプラスチックや樹脂などにすれば、接合時の加圧力をさらに低減することが可能であり好ましい。   If the bump is made of a metal such as Al, Sn, Cu, Au, In, or Ag having a low hardness, a metal such as an alloy, a plastic, a resin, or the like, it is possible to further reduce the pressure applied at the time of joining.

バンプを硬度の高いAl,Cu,Au,Ag,Niの単体や合金などの金属やセラミクスなど突型のバンプとすれば、相手電極の酸化皮膜を破壊し接合し、金属接合を達成することが低加圧で可能となる。金属の硬度は熱処理やひずみ付与、めっき液の選択により変化させることが可能である。   If bumps are made of bumps such as high hardness Al, Cu, Au, Ag, Ni, metals such as alloys or ceramics, and ceramic bumps, the oxide film of the mating electrode can be destroyed and bonded to achieve metal bonding. This is possible with low pressure. The hardness of the metal can be changed by heat treatment, strain application, and plating solution selection.

また、本発明では、様々な材質や形状のバンプに精度よく接合材料を供給できるため、プラスチック,樹脂,セラミクスなどの一部に蒸着やめっきを行うことで、絶縁性を付与した接合も可能となる。   In addition, in the present invention, since the bonding material can be supplied to bumps of various materials and shapes with high accuracy, it is possible to perform bonding with insulation by performing vapor deposition or plating on a part of plastic, resin, ceramic, etc. Become.

本発明に係る電子部品の1つにRFIDタグがある。本発明のRFIDタグは、従来に比較して接合部の厚さを低減できる効果がある。また、はんだを用いた接合では、耐熱性の観点から使用不可能であったポリエチレンテレフタラートやポリエチレンを電子部品内に導入することが可能である。   One of the electronic components according to the present invention is an RFID tag. The RFID tag of the present invention has an effect that the thickness of the joint can be reduced as compared with the conventional one. Moreover, in the joining using solder, it is possible to introduce polyethylene terephthalate or polyethylene, which could not be used from the viewpoint of heat resistance, into the electronic component.

酸化銅に酸化する前の金属銅を加工や鋳造や溶着することによって様々な形状にすることが可能である。また、接合後に加圧して接合することを考慮して、加工後に焼きなましを施すことで硬度を下げ、接合時の加圧時に塑性変形しやすくすることで、接合面の密着度が向上し接合強度が上昇する。   Various shapes can be obtained by processing, casting, or welding the copper metal before being oxidized into copper oxide. In addition, in consideration of pressurizing and joining after joining, annealing is performed after processing to reduce the hardness and facilitate plastic deformation during pressurizing during joining, thereby improving the adhesion of the joining surface and joining strength. Rises.

これまでの電子部品の電極,端子間の狭ピッチ化とともに、さらなる実装面積の高密度を達成するために、部品を内蔵したビルドアップ配線基板、同一パッケージ内でのチップの積層,パッケージ同士の積層といった3次元実装技術が提案されている。この技術では、狭ピッチ化とともに、信号の高速化や垂直方向への実装による高背化の対策として、従来法に比較して特に接合部の低背化が求められる。   In addition to the narrow pitch between electrodes and terminals of electronic components so far, in order to achieve a higher mounting area density, build-up wiring boards with built-in components, chip stacking within the same package, and stacking between packages Such a three-dimensional mounting technique has been proposed. In this technique, in addition to narrowing the pitch, as a countermeasure for increasing the height of signals by increasing the speed of signals and mounting in the vertical direction, it is particularly required to reduce the height of the joint compared to the conventional method.

本発明に係る接合材料は、ペースト材とは異なり、有機物の供給を必要最低限に抑えることが可能である。よって、接合時発生するガス量を低減できる。これにより、発生ガスによる周囲部品の汚染が少ない接合が可能になる。この特性は、上記の3次元実装に最適な接合材料である。   Unlike the paste material, the bonding material according to the present invention can suppress the supply of organic matter to the minimum necessary. Therefore, the amount of gas generated during bonding can be reduced. As a result, it is possible to perform bonding with less contamination of surrounding parts by the generated gas. This characteristic is an optimum bonding material for the above-described three-dimensional mounting.

本発明を適用することにより、一つ以上の電子部品が内蔵された多層配線基板であって、前記電子部品の電極間の接合層は結晶粒径が1000nm以下の結晶粒径を有する焼結銅により構成され、前記接合層以外の電極表面と樹脂の全面あるいは一部が金属銅または酸化銅の粗化層を介していることを特徴とする電子部品内蔵の多層配線基板を提供することができる。これにより、接合部の低背化とともに樹脂との密着性を向上できる。   By applying the present invention, it is a multilayer wiring board in which one or more electronic components are incorporated, and the bonding layer between the electrodes of the electronic component has a crystal grain size of 1000 nm or less. It is possible to provide a multilayer wiring board with built-in electronic components, characterized in that the electrode surface other than the bonding layer and the entire surface or part of the resin are interposed with a roughened layer of metal copper or copper oxide. . Thereby, adhesiveness with resin can be improved with the shortening of a junction part.

また、複数のLSIチップが積層された積層チップであって、前記チップ間の電極が接合層を介して電気的に接合され、前記接合層は結晶粒径が1000nm以下の結晶粒径を有する焼結銅を主体として構成され、前記接合層以外の電極表面の全面あるいは一部が金属銅の粗化層であることを特徴とする積層チップを提供することができる。   In addition, it is a laminated chip in which a plurality of LSI chips are laminated, and the electrodes between the chips are electrically bonded via a bonding layer, and the bonding layer has a crystal grain size of 1000 nm or less. It is possible to provide a laminated chip which is mainly composed of copper and is characterized in that the entire surface or part of the electrode surface other than the bonding layer is a roughened layer of metallic copper.

本発明に係る電子部材や電子部品の製造方法の一実施形態を以下に記載する。   One embodiment of a method for manufacturing an electronic member or electronic component according to the present invention will be described below.

本発明は、電気信号を入出力あるいは接続する電極の最表面に銅層を形成し、さらに前記銅層に酸化処理を施し、前記銅層の全部あるいは一部を酸化銅層とする電子部材の製造方法を特徴とする。銅層を形成することによって、様々な形状の導電体,半導体,絶縁体に接合材料となる酸化銅を供給でき、それらを低温,低加圧あるいは無加圧で接合することが可能となる。   The present invention provides an electronic member in which a copper layer is formed on the outermost surface of an electrode for inputting / outputting or connecting an electric signal, and further, the copper layer is subjected to oxidation treatment, and all or part of the copper layer is a copper oxide layer. Features a manufacturing method. By forming a copper layer, it is possible to supply copper oxide as a bonding material to conductors, semiconductors, and insulators of various shapes, and bond them at a low temperature, low pressure, or no pressure.

上記の製造方法において、銅層を鍛造または溶着により形成することを特徴とする。   In the above manufacturing method, the copper layer is formed by forging or welding.

上記の製造方法において、銅層を蒸着またはめっきにより形成することを特徴とする。   In the above manufacturing method, the copper layer is formed by vapor deposition or plating.

上記の製造方法において、酸化銅層を陽極酸化またはオゾン酸化により形成することを特徴とする。
上記の製造方法において、酸化銅層を加熱処理により形成することを特徴とする。
In the above manufacturing method, the copper oxide layer is formed by anodization or ozone oxidation.
In the above manufacturing method, the copper oxide layer is formed by heat treatment.

銅層を酸化銅層にする手法として陽極酸化法を適用すれば、酸化銅層の表面の曲率や層厚を高精度に制御することが可能である。無電解の陽極酸化法の場合は、作製する溶液,温度を変化させることにより目的の酸化銅層の作製が可能である。電解の陽極酸化法の場合は、作製する溶液,電流密度,電位,温度を変化させることにより目的の酸化銅層の作製が可能である。溶液としては、水酸化ナトリウムや水酸化カリウムなどアルカリ性水溶液で作製すればよい。   If an anodic oxidation method is applied as a technique for changing the copper layer to a copper oxide layer, the curvature and layer thickness of the surface of the copper oxide layer can be controlled with high accuracy. In the case of the electroless anodic oxidation method, the target copper oxide layer can be produced by changing the solution to be produced and the temperature. In the case of the electrolytic anodic oxidation method, the target copper oxide layer can be produced by changing the solution to be produced, the current density, the potential, and the temperature. The solution may be made of an alkaline aqueous solution such as sodium hydroxide or potassium hydroxide.

液中での処理が困難な場合、オゾンガスにより銅層を酸化銅層にする手法がとれる。オゾン酸化によっても酸化銅層の表面の曲率や層厚を高精度に制御することが可能である。
すなわち、作製する温度,オゾン濃度を変化させることにより目的の酸化銅層の作製が可能である。
When the treatment in the liquid is difficult, a technique of converting the copper layer to a copper oxide layer with ozone gas can be taken. It is possible to control the curvature and layer thickness of the copper oxide layer with high accuracy also by ozone oxidation.
That is, the target copper oxide layer can be produced by changing the production temperature and ozone concentration.

銅においては、大気、あるいは酸化雰囲気内での加熱,酸化による酸化銅層の作製が可能である。   In the case of copper, it is possible to produce a copper oxide layer by heating and oxidation in air or in an oxidizing atmosphere.

本発明は、回路基板に設けられた一つ以上の接続端子と電子部材に設けられた一つ以上の電極端子とを接合層を介して電気的に接合する電子部品の実装方法であって、前記接続端子または前記電極端子の少なくとも一方の表面が酸化銅層で構成されており、前記酸化銅層に還元剤を供給し、少なくとも接合面に50℃〜400℃の加熱を付与し、少なくとも酸化銅が金属銅に還元する際に接合面に0以上〜100MPa以下の加圧を付与することで、前記接続端子と前記電極端子間を電気的に接合する電子部品の実装方法を特徴とする。   The present invention is a mounting method of an electronic component, wherein one or more connection terminals provided on a circuit board and one or more electrode terminals provided on an electronic member are electrically bonded via a bonding layer, At least one surface of the connection terminal or the electrode terminal is composed of a copper oxide layer, a reducing agent is supplied to the copper oxide layer, heating at 50 ° C. to 400 ° C. is applied to at least the bonding surface, and at least oxidation is performed. A feature is a mounting method of an electronic component that electrically joins between the connection terminal and the electrode terminal by applying a pressure of 0 to 100 MPa to the joint surface when copper is reduced to metallic copper.

本発明に係る接合部材(酸化銅層)と接合可能な電極としては、電子部品の最表面のメタライズ層がAu,Ag,Pt,Pd,Cu,Niの単体および合金であれば、還元剤を選定することで金属接合が可能である。また、Alなどをはじめとした酸化皮膜が安定な金属に対してもその酸化皮膜を介して接合することが可能である。また、酸化銅層同士の接合も可能である。   As an electrode that can be bonded to the bonding member (copper oxide layer) according to the present invention, if the metallized layer on the outermost surface of the electronic component is a simple substance or alloy of Au, Ag, Pt, Pd, Cu, Ni, a reducing agent is used. Metal bonding is possible by selecting. Further, it is possible to bond to a metal having a stable oxide film such as Al through the oxide film. Moreover, joining of copper oxide layers is also possible.

還元剤を電子部材の接合面にのみ供給することで、接合面以外を酸化銅層のまま残存させることができる。窒素中やアルゴン雰囲気などの不活性雰囲気及び大気中、真空中など還元雰囲気以外で接合を行う際に、還元剤を塗布しない領域を酸化銅として残存させる手法であり、酸化銅と金属銅の抵抗値の大きな差を利用した電気回路を導入することが可能となる。   By supplying the reducing agent only to the bonding surface of the electronic member, the portion other than the bonding surface can remain as the copper oxide layer. This is a technique to leave the area where the reducing agent is not applied as copper oxide when joining in an inert atmosphere such as nitrogen or argon atmosphere, or in a reducing atmosphere such as air or vacuum. It is possible to introduce an electric circuit using a large difference in values.

酸化銅の還元する手法としては、還元剤を用いる以外にガスにより行うことも可能である。すなわち、還元ガス雰囲気で少なくとも接合面に50℃〜400℃の加熱を付与し、少なくとも酸化銅が金属銅に還元する際に接合面に0以上〜100MPa以下の加圧を付与することで、電極間を電気的に接合することができる。還元雰囲気のガスとしては、水素や蟻酸,酢酸,エタノールなど酸化銅に対して還元効果のある雰囲気で行えばよい。また、電子部品の電極の最表面に存在する酸化皮膜の還元や酸化防止の効果も期待できる。
特に、水素雰囲気中で還元することで、発生するガスは水だけとなり、周囲の汚染が著しく低下する。
As a technique for reducing copper oxide, gas may be used in addition to using a reducing agent. That is, by applying heating at 50 ° C. to 400 ° C. at least to the bonding surface in a reducing gas atmosphere, and applying pressure of 0 to 100 MPa to the bonding surface when at least copper oxide is reduced to metallic copper, The space can be electrically joined. The reducing atmosphere gas may be an atmosphere having a reducing effect on copper oxide, such as hydrogen, formic acid, acetic acid, and ethanol. In addition, an effect of reducing or preventing oxidation of the oxide film existing on the outermost surface of the electrode of the electronic component can be expected.
In particular, by reducing in a hydrogen atmosphere, the only gas generated is water, and the surrounding contamination is significantly reduced.

また、還元剤と還元雰囲気(ガス)を併用して酸化銅の還元を行うことも可能である。
還元剤の種類によっては、還元した銅粒子が液体状態である還元剤中に分散し、電極上に堆積する無電解めっきの効果が発揮される。この効果は、加圧力の大きさに依存しないため、低加圧で接合する場合は、水素雰囲気でも液相を導入した方が好ましい。
It is also possible to reduce copper oxide using a reducing agent and a reducing atmosphere (gas) in combination.
Depending on the type of the reducing agent, the effect of electroless plating in which the reduced copper particles are dispersed in the reducing agent in a liquid state and deposited on the electrode is exhibited. Since this effect does not depend on the magnitude of the applied pressure, it is preferable to introduce a liquid phase even in a hydrogen atmosphere when joining at a low pressure.

以下、本発明の実施例について図面を用いて説明する。ただし、本発明はここで取り上げた実施例に限定されることはなく、適宜組み合わせてもよい。   Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the embodiments described here, and may be combined as appropriate.

本実施例では本発明に係る部品内蔵型の多層配線基板について説明する。図2(a)〜(c)は、部品内蔵型の多層配線基板の内蔵される部品の断面模式図を示している。図2(a)は、インダクタ,コンデンサ,抵抗部品など受動部品803の断面模式図であり、電極にメタライズ層802、その表面に酸化銅層801が形成してある。メタライズ層や酸化銅層はバレルめっきにより作製できる。   In this embodiment, a component built-in type multilayer wiring board according to the present invention will be described. 2A to 2C are schematic cross-sectional views of components incorporated in a component built-in type multilayer wiring board. FIG. 2A is a schematic cross-sectional view of a passive component 803 such as an inductor, a capacitor, and a resistance component, in which a metallized layer 802 is formed on an electrode, and a copper oxide layer 801 is formed on the surface thereof. The metallized layer and the copper oxide layer can be produced by barrel plating.

図2(b)は、LSIチップ804の断面模式図であり、電極に設けられたバンプ805は突起状となっており、さらに酸化銅層806が形成されている。また、図2(c)は多層配線板の一部コア層と層間の断面模式図を表している。コア807の高さ方向の導通はスルーホール808表面の配線809によりなされる。層間のプリプレグ810の導通は、表面に酸化銅層811を有するバンプ状の貫通電極812によりなされる。また、酸化銅層811は配線809表面(プリプレグ810と配線809の界面)に設けてもよい。   FIG. 2B is a schematic cross-sectional view of the LSI chip 804. A bump 805 provided on the electrode has a protruding shape, and a copper oxide layer 806 is further formed. FIG. 2C shows a schematic cross-sectional view between a partial core layer and an interlayer of a multilayer wiring board. Conduction in the height direction of the core 807 is performed by the wiring 809 on the surface of the through hole 808. Conduction of the prepreg 810 between the layers is performed by a bump-shaped through electrode 812 having a copper oxide layer 811 on the surface. Further, the copper oxide layer 811 may be provided on the surface of the wiring 809 (an interface between the prepreg 810 and the wiring 809).

図3に上記部品を用いて作製した部品内蔵型多層配線板の断面模式図を示す。受動部品803,LSIチップ804,貫通電極812の接合は、上記に述べた手法により、酸化銅が還元し生成した銅粒子によりなされ、焼結銅層813を介して電極に搭載される。また、それぞれの接合箇所以外の酸化銅層は焼結銅粗化層814となるため、プリプレグ810との密着度を向上できる。また、バンプ805および貫通電極812のようにバンプ表面に硬度が硬い酸化銅を設けることにより、低い加圧で接合する相手の酸化皮膜を破ることが可能となる。   FIG. 3 is a schematic cross-sectional view of a component built-in type multilayer wiring board manufactured using the above components. The passive component 803, the LSI chip 804, and the through electrode 812 are joined by copper particles produced by reduction of copper oxide by the method described above, and are mounted on the electrode via the sintered copper layer 813. Moreover, since the copper oxide layers other than the respective joint portions become the sintered copper roughened layer 814, the degree of adhesion with the prepreg 810 can be improved. In addition, by providing a hard copper oxide on the bump surface such as the bump 805 and the through electrode 812, it is possible to break the oxide film to be bonded with low pressure.

図4は、電子部品803の両面に電極を設け、多層配線板の積層方向に対して上下の配線と電極を接続した構造を示したものである。また、図5は電子部品の両面に電極を設け、同層に配置された2つの配線板の側面部の配線と電極を接続した構造を示したものである。図4,図5に示すように、電子部品を多層配線板の積層方向に対して垂直方向に接続したり、多層配線板の積層方向に対して平行方向に接続したりすることで、電子部品の寸法に合わせ積層基板の厚さを最小にしたり、放熱性を考慮することができ設計の自由度が高い。   FIG. 4 shows a structure in which electrodes are provided on both surfaces of an electronic component 803 and upper and lower wirings and electrodes are connected in the stacking direction of the multilayer wiring board. FIG. 5 shows a structure in which electrodes are provided on both surfaces of an electronic component, and the wiring and electrodes on the side surfaces of two wiring boards arranged in the same layer are connected. As shown in FIGS. 4 and 5, the electronic component is connected in a direction perpendicular to the stacking direction of the multilayer wiring board or in a direction parallel to the stacking direction of the multilayer wiring board. The degree of freedom of design is high because the thickness of the laminated substrate can be minimized and heat dissipation can be taken into consideration.

三次元実装では、高さ方向の制御が重要である。本発明に係る接合形態では、接合層の高さを小さくできる、傾きが出ない、接合時発生するガスが少ないという効果がある。また、それぞれの接合層は薄いために電気信号の遅延が少ない回路にできる効果がある。   In three-dimensional mounting, control in the height direction is important. In the bonding mode according to the present invention, there are effects that the height of the bonding layer can be reduced, there is no inclination, and less gas is generated during bonding. In addition, since each bonding layer is thin, there is an effect that a circuit with little delay of an electric signal can be obtained.

本実施例では本発明に係る積層チップについて説明する。図6は、積層チップの断面模式図である。半導体素子901には、絶縁層902を介して貫通電極903が形成されている。また、片側にはCuメタライズ904が貫通電極形成時に設けられ、さらに酸化銅層が形成される。この酸化銅層を用いて、焼結銅を主体とした接合層905を介して複数の半導体素子が積層される。   In this example, a multilayer chip according to the present invention will be described. FIG. 6 is a schematic cross-sectional view of a multilayer chip. A through electrode 903 is formed in the semiconductor element 901 with an insulating layer 902 interposed therebetween. Further, Cu metallization 904 is provided on one side when the through electrode is formed, and a copper oxide layer is further formed. Using this copper oxide layer, a plurality of semiconductor elements are stacked via a bonding layer 905 mainly composed of sintered copper.

一方、両面にCuメタライズが形成された半導体素子906は、貫通電極がCuではない例えばAlの場合、まずNiめっきをしてからCuめっきを施すことで作製し、その後に半導体素子をダイシングしている。そうすることでCuメタライズ907の一部を陽極酸化して、インターポーザ908の電極909を接合できる。   On the other hand, the semiconductor element 906 having Cu metallization formed on both sides is prepared by first performing Ni plating and then Cu plating when the through electrode is not Cu, for example, Al, and then dicing the semiconductor element. Yes. By doing so, a part of the Cu metallized 907 can be anodized and the electrode 909 of the interposer 908 can be joined.

また、片面だけにCuメタライズを施し、インターポーザとはろう付けや圧着で接合することも可能である。さらに、インターポーザに設けられたバンプ910と回路基板との接合に関しても、本発明を用いても良いしその他の接合法が利用可能である。   It is also possible to apply Cu metallization to only one side and join the interposer by brazing or crimping. Furthermore, regarding the bonding between the bump 910 provided on the interposer and the circuit board, the present invention may be used or other bonding methods may be used.

101 酸化銅
102 金属銅
103 還元前の酸化銅外形
801,806,811 酸化銅層
802 メタライズ層
803 受動部品
804 LSIチップ
805,910 バンプ
807 コア
808 スルーホール
809 配線
810 プリプレグ
812,903 貫通電極
813 焼結銅層
814 焼結銅粗化層
901,906 半導体素子
902 絶縁層
905 接合層
904,907 Cuメタライズ
908 インターポーザ
909 電極
101 Copper oxide 102 Metal copper 103 Copper oxide outer shape 801, 806, 811 Copper oxide layer 802 Metallized layer 803 Passive component 804 LSI chip 805, 910 Bump 807 Core 808 Through hole 809 Wiring 810 Prepreg 812, 903 Through electrode 813 Baked Copper layer 814 Sintered copper roughened layer 901, 906 Semiconductor element 902 Insulating layer 905 Bonding layer 904, 907 Cu metallized 908 Interposer 909 Electrode

Claims (25)

電気信号を入出力する電極または電気信号を接続するための接続端子を備えた電子部材であって、前記電極または接続端子の最表面が酸化銅層であることを特徴とする電子部材。   An electronic member comprising an electrode for inputting / outputting an electric signal or a connection terminal for connecting an electric signal, wherein an outermost surface of the electrode or the connection terminal is a copper oxide layer. 請求項1において、前記酸化銅層の下地が銅層であることを特徴とする電子部材。   The electronic member according to claim 1, wherein a base of the copper oxide layer is a copper layer. 請求項1において、前記酸化銅層の厚さが100nm〜10μmであることを特徴とする電子部材。   The electronic member according to claim 1, wherein the copper oxide layer has a thickness of 100 nm to 10 μm. 請求項1において、前記酸化銅層の最表面が1μmより小さい曲率半径となっていることを特徴とする電子部材。   The electronic member according to claim 1, wherein an outermost surface of the copper oxide layer has a curvature radius smaller than 1 μm. 請求項1において、前記酸化銅層の表面に室温で固体であるアルコール類,カルボン酸類,アミン類からなる層が形成されていることを特徴とする電子部材。   2. The electronic member according to claim 1, wherein a layer made of alcohols, carboxylic acids and amines which are solid at room temperature is formed on the surface of the copper oxide layer. 請求項1において、前記酸化銅層が、曲率を有した接続端子あるいは電極上に設けられていることを特徴とする電子部材。   The electronic member according to claim 1, wherein the copper oxide layer is provided on a connection terminal or an electrode having a curvature. 請求項1において、前記酸化銅層が接続端子あるいは電極が突起状であることを特徴とする電子部材。   2. The electronic member according to claim 1, wherein the copper oxide layer has a connection terminal or an electrode having a protruding shape. 回路基板に設けられた一つ以上の接続端子に対して、電子部材に設けられた一つ以上の電極端子が接合層を介して電気的に接合された電子部品であって、前記接合層は結晶粒径が1000nm以下の結晶粒径を有する焼結銅を主体として構成され、前記接合層と接していない電極表面の全面あるいは一部が金属銅または酸化銅の粗化層であることを特徴とする電子部品。   An electronic component in which one or more electrode terminals provided on an electronic member are electrically bonded via a bonding layer to one or more connection terminals provided on a circuit board, the bonding layer comprising: It is composed mainly of sintered copper having a crystal grain size of 1000 nm or less, and the entire or part of the electrode surface not in contact with the bonding layer is a roughened layer of metal copper or copper oxide. Electronic parts. 請求項8において、前記回路基板と電子部材との間に樹脂が充填されており、前記接合層と接していない前記電極の全面あるいは一部が金属銅または酸化銅の粗化層を介して樹脂と接着していることを特徴とする電子部品。   9. The resin according to claim 8, wherein a resin is filled between the circuit board and the electronic member, and the entire surface or a part of the electrode not in contact with the bonding layer is interposed through a roughened layer of metal copper or copper oxide. An electronic component characterized by being adhered to. 請求項8において、焼結銅が多孔質であり、焼結銅の孔内に樹脂が充填されていることを特徴とする電子部品。   9. The electronic component according to claim 8, wherein the sintered copper is porous, and a resin is filled in the pores of the sintered copper. 請求項8において、前記接続端子あるいは前記電極は、Ag,Au,Cu,Pt,Ni,Co,Ti,Mo,Fe,Al,Znの単体,合金あるいは混合物から選択される少なくとも1つの材料で構成されることを特徴とする電子部品。   9. The connection terminal or the electrode according to claim 8, wherein the connection terminal or the electrode is made of at least one material selected from a simple substance, an alloy, or a mixture of Ag, Au, Cu, Pt, Ni, Co, Ti, Mo, Fe, Al, and Zn. Electronic parts characterized by being made. 請求項8において、前記接続端子あるいは電極が、Snの単体,Sn合金あるいは混合物から選択される少なくとも1つの材料で構成されることを特徴とする電子部品。   9. The electronic component according to claim 8, wherein the connection terminal or the electrode is made of at least one material selected from a simple substance of Sn, an Sn alloy, or a mixture. 請求項9において、前記電極と前記接合端子の接合部にバンプが存在することを特徴とする電子部品。   The electronic component according to claim 9, wherein bumps are present at a joint portion between the electrode and the joint terminal. 一つ以上の電子部品が内蔵された多層配線基板であって、前記電子部品の電極間の接合層は結晶粒径が1000nm以下の結晶粒径を有する焼結銅と樹脂により構成され、前記接合層と電極表面と樹脂の全面あるいは一部が金属銅または酸化銅の粗化層を介していることを特徴とする電子部品内蔵の多層配線基板。   A multilayer wiring board having at least one electronic component built therein, wherein a bonding layer between electrodes of the electronic component is made of sintered copper and resin having a crystal grain size of 1000 nm or less, and the bonding A multilayer wiring board with a built-in electronic component, characterized in that a layer, an electrode surface, and the entire surface or a part of a resin are provided with a roughened layer of metallic copper or copper oxide. 複数のLSIチップが積層チップであって、前記チップ間の電極が接合層を介して電気的に接合されており、前記接合層は結晶粒径が1000nm以下の結晶粒径を有する焼結銅を主体として構成され、前記接合層以外の電極表面の全面あるいは一部が金属銅の粗化層であることを特徴とする積層チップ。   A plurality of LSI chips are laminated chips, and the electrodes between the chips are electrically bonded via a bonding layer, and the bonding layer is made of sintered copper having a crystal grain size of 1000 nm or less. A multi-layered chip characterized in that the whole or part of the electrode surface other than the bonding layer is a roughened layer of metallic copper. 電気信号を入出力する電極または電気信号を接続するための接続端子を備えた電子部材の製造方法において、前記電極または接続端子の最表面に銅層を形成し、さらに前記銅層を酸化処理し、前記銅層の全部あるいは一部を酸化銅層とすることを特徴とする電子部材の製造方法。   In the method of manufacturing an electronic member having an electrode for inputting / outputting an electric signal or a connection terminal for connecting an electric signal, a copper layer is formed on the outermost surface of the electrode or the connection terminal, and the copper layer is further oxidized. A method for producing an electronic member, wherein all or part of the copper layer is a copper oxide layer. 請求項16において、前記あるいは銅層を鍛造または溶着により形成することを特徴とする電子部材の製造方法。   The method of manufacturing an electronic member according to claim 16, wherein the or the copper layer is formed by forging or welding. 請求項16において、前記銅層を蒸着またはめっきにより形成することを特徴とする電子部材の製造方法。   The method of manufacturing an electronic member according to claim 16, wherein the copper layer is formed by vapor deposition or plating. 請求項16において、前記酸化銅層を陽極酸化またはオゾン酸化により形成することを特徴とする電子部材の製造方法。   The method of manufacturing an electronic member according to claim 16, wherein the copper oxide layer is formed by anodization or ozone oxidation. 請求項16において、前記酸化銅層を加熱処理により形成することを特徴とする電子部材の製造方法。 The method of manufacturing an electronic member according to claim 16, wherein the copper oxide layer is formed by heat treatment. 回路基板に設けられた一つ以上の接続端子と電子部材に設けられた一つ以上の電極端子とを接合層を介して電気的に接合する電子部品の実装方法であって、前記接続端子または前記電極端子の少なくとも一方の表面が酸化銅層で構成されており、前記酸化銅層に還元剤を供給し、少なくとも接合面に50℃〜400℃の加熱を付与し、酸化銅が金属銅に還元する際に接合面に無加圧あるいは0より大きく100MPa以下の加圧を付与することで、前記接続端子と前記電極端子間を電気的に接合することを特徴とする電子部品の実装方法。   An electronic component mounting method for electrically bonding one or more connection terminals provided on a circuit board and one or more electrode terminals provided on an electronic member via a bonding layer, wherein the connection terminals or At least one surface of the electrode terminal is composed of a copper oxide layer, a reducing agent is supplied to the copper oxide layer, heating at 50 ° C. to 400 ° C. is applied to at least the bonding surface, and the copper oxide is converted into metallic copper. A method for mounting an electronic component, wherein the connecting terminal and the electrode terminal are electrically joined by applying no pressure or a pressure greater than 0 and a pressure of 100 MPa or less to the joint surface when reducing. 請求項22において、前記還元剤がアルコール類,カルボン酸類,アミン類であることを特徴とする電子部品の実装方法。   23. The electronic component mounting method according to claim 22, wherein the reducing agent is an alcohol, a carboxylic acid, or an amine. 請求項22において、前記還元剤を電子部材の接合面にのみ供給し、接合面以外を酸化銅層のまま残存させることを特徴とする電子部品の実装方法。   23. The electronic component mounting method according to claim 22, wherein the reducing agent is supplied only to a bonding surface of the electronic member, and the copper oxide layer remains other than the bonding surface. 回路基板に設けられた一つ以上の接続端子と電子部材に設けられた一つ以上の電極端子とを接合層を介して電気的に接合する電子部品の実装方法であって、前記接続端子または前記電極端子の少なくとも一方の表面が酸化銅層で構成されており、還元ガス雰囲気で少なくとも接合面に50℃〜400℃の加熱を付与し、少なくとも酸化銅が金属銅に還元する際に無加圧、もしくは接合面に0〜20MPaの加圧を付与することで、前記接続端子と前記電極端子間を電気的に接合することを特徴とする電子部品の実装方法。   An electronic component mounting method for electrically bonding one or more connection terminals provided on a circuit board and one or more electrode terminals provided on an electronic member via a bonding layer, wherein the connection terminals or At least one surface of the electrode terminal is composed of a copper oxide layer, and heating at 50 ° C. to 400 ° C. is applied to at least the bonding surface in a reducing gas atmosphere, and at least when copper oxide is reduced to metallic copper, no addition is applied. A method for mounting an electronic component, wherein the connection terminal and the electrode terminal are electrically joined by applying a pressure or a pressure of 0 to 20 MPa to the joint surface. 請求項24において、還元剤を酸化銅層に供給して加熱処理することを特徴とする電子部品の実装方法。   25. The electronic component mounting method according to claim 24, wherein the reducing agent is supplied to the copper oxide layer and heat-treated.
JP2010174991A 2010-08-04 2010-08-04 Electronic member and electronic component and manufacturing method thereof Pending JP2012038790A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010174991A JP2012038790A (en) 2010-08-04 2010-08-04 Electronic member and electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010174991A JP2012038790A (en) 2010-08-04 2010-08-04 Electronic member and electronic component and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2012038790A true JP2012038790A (en) 2012-02-23

Family

ID=45850505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010174991A Pending JP2012038790A (en) 2010-08-04 2010-08-04 Electronic member and electronic component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2012038790A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093503A (en) * 2012-11-07 2014-05-19 Murata Mfg Co Ltd Ceramic electronic component
JP2014239116A (en) * 2013-06-06 2014-12-18 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2015099917A (en) * 2013-10-16 2015-05-28 須賀 唯知 Substrate bonding method and substrate bonded body
US9743531B2 (en) 2015-06-29 2017-08-22 Denso Corporation Electronic apparatus and manufacturing method of electronic apparatus
US9860989B2 (en) 2014-02-04 2018-01-02 Murata Manufacturing Co., Ltd. Electronic component module and method for manufacturing electronic component module
JP2020063505A (en) * 2018-10-19 2020-04-23 国立大学法人大阪大学 Low temperature joint method and joined body

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053426A (en) * 1999-03-10 2001-02-23 Matsushita Electric Ind Co Ltd Mounted structure of electronic part and manufacturing method thereof
WO2009133919A1 (en) * 2008-05-02 2009-11-05 神港精機株式会社 Bonding method and bonding apparatus
JP2010277754A (en) * 2009-05-27 2010-12-09 Micro Denshi Kk Connection method and connection device of electric component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053426A (en) * 1999-03-10 2001-02-23 Matsushita Electric Ind Co Ltd Mounted structure of electronic part and manufacturing method thereof
WO2009133919A1 (en) * 2008-05-02 2009-11-05 神港精機株式会社 Bonding method and bonding apparatus
JP2010277754A (en) * 2009-05-27 2010-12-09 Micro Denshi Kk Connection method and connection device of electric component

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093503A (en) * 2012-11-07 2014-05-19 Murata Mfg Co Ltd Ceramic electronic component
CN103811180A (en) * 2012-11-07 2014-05-21 株式会社村田制作所 Ceramic electronic component
US9129729B2 (en) 2012-11-07 2015-09-08 Murata Manufacturing Co., Ltd. Ceramic electronic component
JP2014239116A (en) * 2013-06-06 2014-12-18 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2015099917A (en) * 2013-10-16 2015-05-28 須賀 唯知 Substrate bonding method and substrate bonded body
US9860989B2 (en) 2014-02-04 2018-01-02 Murata Manufacturing Co., Ltd. Electronic component module and method for manufacturing electronic component module
US9743531B2 (en) 2015-06-29 2017-08-22 Denso Corporation Electronic apparatus and manufacturing method of electronic apparatus
JP2020063505A (en) * 2018-10-19 2020-04-23 国立大学法人大阪大学 Low temperature joint method and joined body
JP7233680B2 (en) 2018-10-19 2023-03-07 国立大学法人大阪大学 Low temperature bonding method and bonded product

Similar Documents

Publication Publication Date Title
JP5156658B2 (en) Electronic components for LSI
JP5151150B2 (en) Composition for forming conductive sintered layer, and method for forming conductive film and bonding method using the same
JP4895994B2 (en) Joining method and joining material using metal particles
JP5757359B2 (en) Cu / ceramic bonded body, Cu / ceramic bonded body manufacturing method, and power module substrate
JP5367914B2 (en) Wiring substrate, manufacturing method thereof, and semiconductor device
EP3134221B1 (en) Method for manufacturing metal powder
JP2008208442A (en) Joining method using intermetallic compound
JP2017514995A (en) Low pressure sintering powder
JP2011014556A (en) Semiconductor device and method of manufacturing the same
JP2010050189A (en) Bonding material, semiconductor device, and method of manufacturing the same
JP5375343B2 (en) Bonding material, manufacturing method thereof, and mounting method using the same
JP2012038790A (en) Electronic member and electronic component and manufacturing method thereof
JP6617049B2 (en) Conductive paste and semiconductor device
WO2019088285A1 (en) Heat sink-equipped power module substrate and manufacturing method for heat sink-equipped power module substrate
JP2012191238A (en) Conductive sintered layer forming composition, and conductive coating film forming method and jointing method using the same
JP2015012187A (en) Connection structure
WO2017150096A1 (en) Semiconductor device
WO2013125022A1 (en) Semiconductor device
JP2017139260A (en) METAL MEMBER WITH Ag GROUND LAYER, INSULATION CIRCUIT BOARD WITH Ag GROUND LAYER, SEMICONDUCTOR DEVICE, INSULATION CIRCUIT BOARD WITH HEAT SINK, AND METHOD OF MANUFACTURING METAL MEMBER WITH Ag GROUND LAYER
JP5331929B2 (en) Electronic member, electronic component and method for manufacturing the same
JP2012124497A (en) Semiconductor device
TWI808208B (en) Nano copper paste and film for sintered die attach and similar applications and method of manufacturing sintering powders
JP2016039223A (en) Material for sinter bonding, electronic member equipped with material for sinter bonding, and semiconductor module
JP2006120973A (en) Circuit board and manufacturing method thereof
JP2015149349A (en) Metal member with ground layer, insulating circuit board, semiconductor device, insulating circuit board with heat sink, and method of manufacturing metal member with ground layer

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120518

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131029