JP2011528497A

JP2011528497A - 半導体装置及び製造方法

Info

Publication number: JP2011528497A
Application number: JP2011518042A
Authority: JP
Inventors: ヨハンエイチクロートウェイク; エウゲネティメリング
Original assignee: Koninklijke Philips NV; Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2008-07-16
Filing date: 2009-07-09
Publication date: 2011-11-17
Also published as: WO2010007560A3; WO2010007560A2; CN102099909A; TW201013991A; KR20110043663A; RU2011105637A; EP2304789A2; US20110108955A1

Abstract

本発明は、装置10であって、前表面14及び後表面24を有する基板12と、前記基板の前記前表面に設けられる半導体要素16と、第１不動態層18と、前記基板の前記後表面に設けられる第２不動態層22と、を含む、装置に関する。本発明は、このような装置を製造する方法にも関する。

Description

本発明は、装置に関し、特に、半導体装置、及び、このような装置を製造する方法に関する。

半導体装置は、半導体装置を、被膜又は表面処理により汚染に対して不活性若しくはあまり反応しなくさせるため又は保護するため、又はリーク電流を低減させるために不動態化され得る。

米国特許出願公報第2002/0000510A1号(Matsuda)は、半導体伝導層、光吸収層、及び基板に積層される広バンドギャップ層を含む光検出器を開示する。更に、SiNの不動態化フィルム及びSiO2の誘電性フィルムは、順に、基板に沈着される。加えて、パッド電極は、誘電フィルムに沈着される。

しかし、例えばGaNレーザなどにおいて観察されている問題は、不動態化後において、装置の電気的性能がかなり低下されることである。

本発明の目的は、この課題を少なくとも一部克服すること、及び、不動態化後においてもより適切な装置動作を有する改善された半導体装置を提供することである。

以下の説明から明らかであり得るこの及び他の目的は、添付の独立請求項に記載の装置及び方法によって達成される。

本発明のある態様に従うと、前表面及び後表面を有する基板と、：前記基板の前記前表面に設けられる半導体要素と、：第１不動態層と、：前記基板の前記後表面に設けられる第２不動態層と、を含む、装置が提供される。

上述の装置性能における低下は、主に、本発明者によって実施された実験から理解されたように、不動態層における機械的応力によって生じられる。この目的のために、複数の不動態層を用いることによって、不動態構造の応力調整は、達成され得、これにより、圧電効果により誘発される電子正孔対の生成は、直接影響され得る。重要な結果として、この減少によって引き起こされるリーク電流は、かなり低減され得る。複数の不動態層を用いての応力調整を達成するために、例えば、第１不動態層は内部圧縮応力を有し、第２不動態層は内部引張応力を有し得る。好ましくは、発光ダイオード（ＬＥＤ）応用例に関して、残りの装置に作用する生じる応力は、最適性能に関しては、0に等しくはない。更に、後表面において第２不動態層を設けることは、特に前表面における要素を改造する必要なく、装置の前表面において他の要素（例えば半導体要素）を後々に形成することを仮定され得る場合に、有用である。すなわち、後表面における第２層は、装置の前表面などにおけるいかなる他の不動態層の存在にも無関係に、常に適用され得る。このことは、装置の応力を調整することにおいてかなりの自由度を提供する。また、装置性能は、第１及び第２不動態層の沈着の間において確認され得る。

一つの実施例において、前記第１不動態層は、前記基板の前記前表面にわたり設けられる。すなわち、１つの不動態層が基板の上部（前表面）にあり、１つの不動態層が基板の下部（後表面）にある。

別の実施例において、前記第１不動態層は、前記第２不動態層において設けられる。すなわち、二重の不動態層スタックが基板の後表面に存在する。

更に別の実施例において、前記半導体要素に接続され、そして、前記基板の前記前表面にわたり設けられる前記第１不動態層を通じて延在する少なくとも１つのコンタクト部を更に含み、前記基板の前記後表面において設けられる前記第２不動態層は、前記第１不動態層にわたり設けられ、そして、前記少なくとも１つのコンタクト部を部分的に覆う別の第２不動態層によって置換される。したがって、この実施例において、何の不動態層も基板の後表面には存在しない。装置の上部の第２層は、シリコン素子技術により知られているスクラッチ保護層を「模する」。

本発明は、例えば、III-V族発光ダイオード又はIII-V族バイポーラトランジスタなどの、特にIII-V族に基づく半導体要素を有する装置に関して特に有用であり（すなわち、周期表から少なくとも１つのIII族要素及び少なくとも１つのV族要素を含む合成物）、その理由は、これらの要素を含む装置は、従来型の不動態の後の性能劣化を大いに被るからである。実際に、本発明は、いかなるダイレクトバンドギャップ材料（例えば、InP, GaAs, GaN, GaP）へ有利に適用され得る。

前記不動態層は誘電性層であり得る。実際に、不動態層を破壊することなく層へ適用され得る（すなわち、装置の基礎地要素のいかなる部分をも消費することなく低温度で沈着される）いかなる層も、使用され得る。

本発明の別の態様に従うと、第１不動態層を含む装置を製造する方法であって、当該方法は、：前表面及び後表面を有する基板を設けるステップと、：前記基板の前記前表面に半導体要素を設けるステップと、：前記基板の前記後表面に第２不動態層を設けるステップと、を含む、方法が提供される。この態様は、本発明の上出の態様と同様の特徴及び有利な点を有する。

図１ａは、本発明の一つの実施例に従う半導体装置を概略的に例示する。図１ｂは、本発明の一つの実施例に従う半導体装置を概略的に例示する。図２ａは、本発明の別の実施例に従う半導体装置を概略的に例示する。図２ｂは、本発明の別の実施例に従う半導体装置を概略的に例示する。図３ａは、本発明の更に別の実施例に従う半導体装置を概略的に例示する。図３ｂは、本発明の更に別の実施例に従う半導体装置を概略的に例示する。

本発明において、第１の構成要素が第２の構成要素「において(on)」又は「にわたり(over)」設けられる場合、第１の構成要素は、場合によっては、第２の構成要素に直接設けられ得る、又は、第１及び第２の構成要素の間に少なくとも１つの中間層若しくはフィルム若しくは同様なものを用いて設けられ得る。また、「第１」及び「第２」の不動態層は、第１の層が第２の層の前に適用されることを必ずしも意味しない。

図１ａは、本発明の一つの実施例に従う半導体装置１０の断面側面図であり、図１ｂは上面図である。

装置１０は、例えば、シリコンなどの基板１２を含む。基板１２の前表面１４において、トランジスタ１６が加工される。トランジスタ１６は、底部から上部へ、コレクタ１６ａ、ベース１６ｂ、及びエミッタ１６ｃをメサ構成で含む。更に、第１誘電性不動態層１８は、基板１２の前表面１４にわたり、すなわち、トランジスタ１６及びトランジスタ１６によって覆われない基板１２の前表面１４の部分において、設けられる。不動態層１８は、広バンドギャップ材料（又は少なくとも不動態化されるべき材料より大きいバンドギャップ）からなる。不動態層１８は、例えば、沈着されるSiO₂（プラズマ強化され得る）、Si₃N₄ポリミイド、BCBなどから作製され得る。加えて、装置１０は、例示されるように、トランジスタ１６へ接続され、且つ、第１不動態層１８を通じて延在する金属コンタクト部２０ａ−２０ｅを含む。すなわち、コンタクト部２０ａ及び２０ｅは、コレクタ１６ａへ接続され、コンタクト部２０ｂ及び２０ｄはベース１６ｂへ接続され、コンタクト部２０ｃはエミッタ１６ｃへ接続される。第１不動態層１８の外側に又はわたって延在する各コンタクト部２０ａ−２０ｅの上部分は、（示されない）外部構成要素への接続を促進させるために、コンタクト部の残りの部分より広くあり得る。

更に、装置１０は、基板１２の後表面２４に設けられる第２誘電性不動態層２２を含み、この後表面２４は、基板１２の前表面１４の反対側にある。第２不動態２２は、第１不動態層１８と同じ種類であり得る。

図１ａ−１ｂの装置１０の製造方法において、基板１２は、初めに設けられる。その後、トランジスタ１６は、基板１２の上部に加工される。トランジスタ１６は、異なる層（コレクタ１６ａ、ベース１６ｂ、エミッタ１６ｃ）を実現するために初めに完全エピスタックとして成長され、その後にエッチングされる、いわゆるＭＥＳＡ装置であり得る。その後、第１不動態層１８は、これまでに成立された装置の上部へ沈着される。この後に、コンタクトホールが、電気コンタクト部２０ａ−２０ｅを収用するために、不動態層１８においてエッチングされ、電気コンタクト部２０ａ−２０ｅは、その後、装置へ設けられる。最後に、第２不動態層２２は、基板１２の背面に沈着され得る。

図２ａは、本発明の別の実施例に従う半導体装置１０の断面側面図であり、図２ｂは上面図である。

装置１０は、例えば、シリコンなどの基板１２を含む。基板１２の前表面１４において、トランジスタ１６が加工される。トランジスタ１６は、底部から上部へ、コレクタ１６ａ、ベース１６ｂ、及びエミッタ１６ｃをメサ構成で含む。加えて、装置１０は、例示されるように、トランジスタ１６へ直接構成される金属コンタクト部２０ａ−２０ｅを含む。すなわち、コンタクト部２０ａ及び２０ｅは、コレクタ１６ａへ接続され、コンタクト部２０ｂ及び２０ｄはベース１６ｂへ接続され、コンタクト部２０ｃはエミッタ１６ｃへ接続される。

更に、装置１０は、基板１２の後表面２４に設けられる第２誘電性不動態層２２、及び、不動態層２２に設けられる「第１」誘電性不動態層１８含む。各不動態層１８・２２は、広バンドギャップ材料（又は少なくとも不動態化されるべき材料より大きいバンドギャップ）からなる。不動態層１８・２２は、例えば、沈着されるSiO₂（プラズマ強化され得る）、Si₃N₄ポリミイド、BCBなどから作製され得る。

図２ａ−２ｂの装置１０の製造方法において、基板１２は、初めに設けられる。その後、トランジスタ１６は、基板１２の上部に加工される。トランジスタ１６は、異なる層（コレクタ１６ａ、ベース１６ｂ、エミッタ１６ｃ）を実現するために初めに完全エピスタックとして成長され、その後にエッチングされる、いわゆるＭＥＳＡ装置であり得る。その後、電気コンタクト部２０ａ−２０ｅは、いわゆるレジストのリフトを用いてトランジスタ１６において直接置かれる。最後に、不動態層２２は、基板１２の背面に沈着され、そして不動態層１８は不動態層２２に沈着され、後表面２４に二重の不動態層スタックを形成する。代替的に、層１８及び２２は、基板１２の後表面２４に設けられる事前加工されたスタックであり得る。

図３ａは、本発明のより別の実施例に従う半導体装置１０の断面側面図であり、図３ｂは上面図である。

更に、装置１０は、第１不動態層１８にわたり設けられ、且つ、コンタクト部２０ａ−２０ｅのそれぞれを部分的に覆う第２誘電性不動態層２２を含む。すなわち、第２不動態層２２は、例示されるように、各コンタクト部２０ａ−２０ｅのより広い上部を部分的に覆う。したがって、コンタクト部２０ａ−２０ｅのより広い上部は、２つの不動態層１８及び２２へ相互接続される。第２不動態２２は、第１不動態層１８と同じ種類であり得る。

図３ａ−３ｂの装置１０の製造方法において、基板１２は、初めに設けられる。その後、トランジスタ１６は、基板１２の上部に加工される。トランジスタ１６は、異なる層（コレクタ１６ａ、ベース１６ｂ、エミッタ１６ｃ）を実現するために初めに完全エピスタックとして成長され、その後にエッチングされる、いわゆるＭＥＳＡ装置であり得る。その後、第１不動態層１８は、これまでに成立された装置の上部へ沈着される。この後に、コンタクトホールが、電気コンタクト部２０ａ−２０ｅを収用するために、不動態層１８においてエッチングされ、電気コンタクト部２０ａ−２０ｅは、その後、装置へ設けられる。その後、第２不動態層２２は、第１不動態層１８にわたり及びコンタクト部２０ａ−２０ｅにわたり沈着され、その後、コンタクト部２０ａ−２０ｅは、いわゆるＣＢ(contact to bondpad)マスクを用いて部分的に開かれる又は接触され得る。

上述の実施例のそれぞれにおいて、１つの追加的な層は、単一の不動態層によって誘発される機械的応力を補償するために装置へ追加される。言い換えると、２つの不動態層１８・２２を用いることで、不動態構造の応力調整が達成され得、これにより、圧電効果により誘発されるトランジスタ１６における電子正孔対の生成は、直接影響され得る。重要な結果として、この減少によって引き起こされるトランジスタ１６におけるリーク電流は、かなり低減され得る。したがって、２つの不動態層１８・２２は、基礎又は中間構造に掛かる最終的な機械的応力が、圧電効果がされないように又は少なくともかなりの程度低減されるようにして、構成されるべきである。言い換えると、第２層は、リーク電流が最小化されるように応力を調整するために追加される。応力調整を達成するために、例えば、第１不動態層１８は内部圧縮応力を有し得、第２不動態層２２は内部引張応力を有し得る、又は逆であり得る。また、特に、装置１０がトランジスタ１６の代わりに発光ダイオードを含む場合、残りの装置に作用する生じる応力は、最適性能、すなわち低リーク電流を用いての適切に動作するｐｎ接合、に関して、0に等しくあるべきでない。通常、生じる応力は、InPに基づく装置に関して約150Mpa引張応力である。

当業者は、本発明が、上述の好ましい実施例に全く制限されないことを理解する。対照的に、多くの修正態様及び変更態様も、添付の請求項の範囲内において可能である。例えば、本発明の２つの不動態層に加えて少なくとも１つの更なる不動態層も、単一の不動態層によって誘発される機械的応力を補償するために、装置へ追加され得る。

Claims

装置であって、
−前表面及び後表面を有する基板と、
−前記基板の前記前表面に設けられる半導体要素と、
−第１不動態層と、
−前記基板の前記後表面に設けられる第２不動態層と、
を含む、装置。
請求項１に記載の装置であって、前記第１不動態層は、前記基板の前記前表面にわたり設けられる、装置。
請求項１に記載の装置であって、前記第１不動態層は、前記第２不動態層において設けられる、装置。
請求項２に記載の装置であって、当該装置は、前記半導体要素に接続され且つ前記基板の前記前表面にわたり設けられる前記第１不動態層を通じて延在する少なくとも１つのコンタクト部を更に含み、前記基板の前記後表面において設けられる前記第２不動態層は、前記第１不動態層にわたり設けられる別の第２不動態層であって、そして、前記少なくとも１つのコンタクト部を部分的に覆う前記別の第２不動態層によって置換される、装置。
請求項１乃至４のいずれか一項に記載の装置であって、前記半導体要素は、III-V族に基づく要素である、装置。
請求項１乃至５のいずれか一項に記載の装置であって、前記不動態層は誘電性層である、装置。
第１不動態層を含む装置を製造する方法であって、当該方法は、
−前表面及び後表面を有する基板を設けるステップと、
−前記基板の前記前表面に半導体要素を設けるステップと、
−前記基板の前記後表面に第２不動態層を設けるステップと、
を含む、方法。