JP2011249511A - 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置 - Google Patents
金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置 Download PDFInfo
- Publication number
- JP2011249511A JP2011249511A JP2010120399A JP2010120399A JP2011249511A JP 2011249511 A JP2011249511 A JP 2011249511A JP 2010120399 A JP2010120399 A JP 2010120399A JP 2010120399 A JP2010120399 A JP 2010120399A JP 2011249511 A JP2011249511 A JP 2011249511A
- Authority
- JP
- Japan
- Prior art keywords
- treatment
- fine pattern
- metal fine
- gold
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1646—Characteristics of the product obtained
- C23C18/165—Multilayered product
- C23C18/1651—Two or more layers only obtained by electroless plating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1646—Characteristics of the product obtained
- C23C18/165—Multilayered product
- C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1689—After-treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
- C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
- C23C18/1837—Multistep pretreatment
- C23C18/1844—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
- C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
- C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
- C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
- C23C18/2073—Multistep pretreatment
- C23C18/2086—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
- C23C18/22—Roughening, e.g. by etching
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
- C23C18/28—Sensitising or activating
- C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
- H05K3/387—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/31—Coating with metals
- C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
- C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/31—Coating with metals
- C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
- C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
- C23C18/36—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents using hypophosphites
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/31—Coating with metals
- C23C18/42—Coating with noble metals
- C23C18/44—Coating with noble metals using reducing agents
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0753—Insulation
- H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】樹脂からなる支持表面を有する基材を準備する工程と、当該支持表面上に、表面粗度が0.5μm以下であるプライマー樹脂層を形成し、その上にSAP法によって金属微細パターンを形成して金属微細パターン付き基材を得る工程と、当該金属微細パターンの少なくとも一部の表面に金メッキ処理を行う工程とを含み、前記金メッキ処理を行う前の任意の段階において、金属微細パターン付き基材に対し、パラジウム除去処理を行う。
【選択図】図10
Description
半導体装置のプリント配線板としては、マザーボード及びインターポーザが知られている。インターポーザは、マザーボードと同様のプリント配線板であるが、半導体素子(ベアチップ)又は半導体パッケージとマザーボードの間に介在し、マザーボード上に搭載される。
インターポーザは、マザーボードと同様に、半導体パッケージを実装する基板として用いても良いが、マザーボードと異なる特有の使用方法としては、パッケージ基板又はモジュール基板として用いられる。
回路微細化の更なる進展に対応するために、多層プリント配線板のインターポーザも用いられる。
金メッキの代表的な方法の一つとして、無電解ニッケル−金メッキ法がある。ENIG法(Electroless Nickel Immersion Gold)は、無電解ニッケル−金メッキ法の一つであり、無電解金メッキ処理段階において、置換金メッキ処理(Immersion Gold)を行う方法である。
無電解ニッケル−金メッキ法では、回路や端子部分における導体材料の拡散防止および耐食性向上、ニッケル酸化防止が可能である。
ENEPIG法(Electroless Nickel Electroless Palladium Immersion Gold)は、無電解ニッケル−パラジウム−金メッキ法の無電解金メッキ処理段階において、置換金メッキ処理(Immersion Gold)を行う(特許文献1)。
無電解ニッケル−パラジウム−金メッキ法では、回路や端子部分における導体材料の拡散防止および耐食性向上、ニッケル酸化防止および拡散防止が可能である。また、無電解ニッケル−パラジウム−金メッキ法は、無電解パラジウムメッキ被膜を設けることによって、金によるニッケル酸化を防止することができるので、熱負荷の大きい鉛フリー半田接合の信頼性が向上し、さらに金の膜厚を厚くしなくてもニッケル拡散が生じないため、無電解ニッケル−金メッキ法よりも低コスト化できる利点もある。
特に、近年の回路配線の高密度化、複雑化に応えるべく回路が微細化すると、隣接する配線間あるいは端子間に析出した金属によってショートが発生しやすくなる。パッケージ基板用インターポーザの半導体素子接続側最外層回路の接続端子は、ラインアンドスペース(L/S)が数十μm/数十μm程度と狭いため、特にショートを起こしやすい。
また特許文献2には、より配線間が狭いものについても絶縁性を保ったまま無電解金属メッキをするために、前記エッチング工程と無電解金属メッキ工程の間に、前記除去液に加えて、公知のブリッジ防止液を作用させることが記載されている。
SAPプロセスにおいては、樹脂表面の無電解メッキ付き性を向上させるために、無電解メッキを行う前に無電解メッキ触媒を付与する。無電解メッキ触媒としてはパラジウム触媒がしばしば用いられる。
SAP法を行う樹脂表面は、パラジウム触媒の付着性が良い樹脂で形成されるため、電解メッキ後にソフトエッチングを行うだけでは、回路を形成した樹脂面にパラジウム金属残渣が残る。
また、無電解ニッケル−金メッキ処理又は無電解ニッケル−パラジウム−金メッキ処理のプロセスにおいては、回路表面の無電解メッキ付き性を向上させるために、ニッケル無電解メッキを行う前にパラジウム触媒を付与する。しかし、上述したとおり回路を形成した樹脂面はSAPプロセスでの加工性を向上させるためにパラジウム触媒の付着性が良い樹脂で形成されるため、この段階で付与されるパラジウム触媒は、メッキ対象とされる回路表面だけでなく、回路周囲の樹脂表面にも付着する。
このような樹脂表面に存在するパラジウム触媒またはパラジウム金属残渣が核となって、回路周囲の樹脂面に異常析出が起きると考えられる。
また、前記製造方法によって得られる金メッキ金属微細パターン付き基材、特に、前記金メッキ金属微細パターンを導体回路として得られるインターポーザ、マザーボード等のプリント配線板、及び前記プリント配線板を用いて得られる半導体装置を提供することにある。
(1)樹脂からなる支持表面を有する基材を準備する工程と、当該基材の樹脂からなる支持表面上に、セミアディティブ法によって金属微細パターンを形成して金属微細パターン付き基材を得る工程と、当該金属微細パターンの少なくとも一部の表面に、無電解ニッケル−パラジウム−金メッキ処理及び無電解ニッケル−金メッキ処理よりなる群から選ばれる金メッキ処理を行う工程と、を含む金メッキ金属微細パターン付き基材を製造する方法であって、
前記樹脂からなる支持表面上に、算術平均で表される表面粗度が0.5μm以下であるプライマー樹脂層を形成し、
当該プライマー樹脂層の上にパラジウム触媒を用いる無電解金属メッキ処理を含むセミアディティブ法によって金属微細パターンを形成し、
前記金属微細パターンの形成後、前記金メッキ処理を行う前の任意の段階において、金属微細パターン付き基材に対し、下記(a)から(d)よりなる群から選ばれる少なくとも一つのパラジウム除去処理を行い、
(a)パラジウム除去剤による処理
(b)シアン化カリウム(KCN)含有液による処理
(c)薬液によるデスミア処理
(d)プラズマによるドライデスミア処理
前記パラジウム除去処理を行った後、前記金メッキ処理を行うことを特徴とする、金メッキ金属微細パターン付き基材の製造方法。
(2)前記パラジウム除去処理を行った後の金メッキ処理工程において、金属微細パターン付き基材の金属微細パターンの表面にパラジウム触媒を付与した後、無電解ニッケルメッキ処理又は無電解パラジウムメッキ処理を行う前の任意の段階において、金属微細パターン付き基材に対し、下記(e)及び(f)よりなる群から選ばれる少なくとも一つの第2のパラジウム除去処理を行う、
(e)pH10〜14の溶液による処理、
(f)プラズマによるドライデスミア処理
ことを特徴とする、上記(1)に記載の金メッキ金属微細パターン付き基材の製造方法。
(3)前記金属微細パターン付き基材がプリント配線板であり、前記金属微細パターンがプリント配線板表面の導体回路である、上記(1)又は(2)に記載の金メッキ金属微細パターン付き基材の製造方法。
(4)前記プリント配線板がマザーボードであり、そのめっき処理部における導体回路のラインアンドスペース(L/S)が300〜500μm/300〜500μmである、上記(3)に記載の金メッキ金属微細パターン付き基材の製造方法。
(5)前記プリント配線板がインターポーザである、上記(3)に記載の金メッキ金属微細パターン付き基材の製造方法。
(6)前記インターポーザは、半導体素子との接続面側のめっき処理部における導体回路のラインアンドスペース(L/S)が10〜50μm/10〜50μmである、上記(5)に記載の金メッキ金属微細パターン付き基材の製造方法。
(7)前記インターポーザは、マザーボードとの接続面側のめっき処理部における導体回路のラインアンドスペース(L/S)が300〜500μm/300〜500μmである、上記(5)に記載の金メッキ金属微細パターン付き基材の製造方法。
(8)上記(1)の方法により製造された金メッキ金属微細パターン付き基材。
(9)プリント配線板表面の導体回路上に、上記(1)の方法によりニッケル−パラジウム−金メッキ層及びニッケル−金メッキ層よりなる群から選ばれる複合金メッキ層を形成したプリント配線板。
(10)前記導体回路の前記複合金メッキ層を有する部分のラインアンドスペース(L/S)が300〜500μm/300〜500μmである、上記(9)に記載のプリント配線板。
(11)インターポーザ表面の導体回路上に、上記(1)の方法によりニッケル−パラジウム−金メッキ層及びニッケル−金メッキ層よりなる群から選ばれる複合金メッキ層を形成したインターポーザ。
(12)前記インターポーザは、半導体素子との接続面側のめっき処理部における導体回路のラインアンドスペース(L/S)が10〜50μm/10〜50μmである、上記(11)に記載のインターポーザ。
(13)前記インターポーザは、マザーボードとの接続面側のめっき処理部における導体回路のラインアンドスペース(L/S)が300〜500μm/300〜500μmである、上記(11)に記載のインターポーザ。
(14)上記(9)又は(10)の何れかに記載のプリント配線板上に半導体が搭載された半導体装置。
(15)上記(11)〜(13)の何れか一に記載のインターポーザを含むプリント配線板の当該インターポーザ上に半導体が搭載された半導体装置。
前記算術平均で表される表面粗度は、例えばJIS B 0601に準じて測定することができる。
さらに前記(a)〜(d)よりなる群から選ばれる少なくとも一つのパラジウム除去処理を行うことによって、SAP法による金属微細パターン形成時および無電解ニッケル−パラジウム−金メッキ処理又は無電解ニッケル−金メッキ処理による金メッキ処理時のパラジウム金属の異常析出を防止することができる。
また、無電解ニッケル−パラジウム−金メッキ処理の場合にはパラジウム触媒の付与後から無電解パラジウムメッキを行う前までの間に、無電解ニッケル−金メッキ処理の場合にはパラジウム触媒の付与後から無電解ニッケルメッキを行う前までの間に、前記(e)又は(f)の第2のパラジウム除去処理を行うことにより、金メッキ処理を行う際の金属の異常析出を、さらに低いレベルに抑えることができる。
従って、本発明の金メッキ金属微細パターン付き基材の製造方法を行うことによって、配線間絶縁信頼性および接続信頼性に優れる微細回路を有する金メッキ金属微細パターン付き基材、特に、インターポーザ、マザーボード等のプリント配線板を得ることができる。インターポーザのマザーボード接続側最外層の導体回路、及び、マザーボードのインターポーザ接続側最外層の導体回路は、上記と同様に本発明の方法で形成し、端子部分のみ露出させて他の部分をソルダーレジスト層で被覆し、当該端子部分に対し本発明の方法で金メッキ処理を行うことができる。
また、本発明の金メッキ金属微細パターン付き基材の製造方法は、前記パラジウム除去処理を行った後の金メッキ処理工程において、金属微細パターン付き基材の金属微細パターンの表面にパラジウム触媒を付与した後、無電解ニッケルメッキ処理又は無電解パラジウムメッキ処理を行う前の任意の段階において、金属微細パターン付き基材に対し、(e)pH10〜14の溶液による処理及び(f)プラズマによるドライデスミア処理よりなる群から選ばれる少なくとも一つの第2のパラジウム除去処理を行うことが好ましい。
図1A及び図1Bは、製造方法の手順を説明する図である。
この例では、先ず手順(a)において、樹脂からなる支持表面を有する基材として、プリント配線板のコア基材1を準備する。
本発明において、「樹脂からなる支持表面を有する基材」とは、本発明の方法によりSAP法及び金メッキ処理を行う対象物であり、基材の表面が樹脂からなるものであればよく、基材の深い部分が樹脂以外の材料からなるものであってもよい。
プリント配線板を製造する場合には、コア基材を対象としてもよいし、或いは、コア基材上に多層配線化している途中の積層体であって最表面に層間絶縁層が積層されているものを対象としてもよい。
コア基材としては、例えばガラス布基材エポキシ樹脂銅張積層板等の公知のコア基板、及び公知のプリプレグ等を用いることができる。
また、多層配線化している途中の積層体は、コア基材上に、従来公知の方法でSAP法により導体回路層を繰返し形成することにより得られる。
前記粗度付き金属箔9は、例えば、銅箔、アルミ箔等の金属箔、フィルム上に銅メッキ処理を行って形成した銅薄膜等の表面をエッチング薬液により化学的に粗化する、あるいは研磨機を用いて物理的に粗化することによって得られる。これらの中でも、薄膜化の観点から、銅メッキ処理を行って形成した銅薄膜の表面を粗化したものであることが好ましい。
前記プラズマ処理及び/又はデスミア処理を行うことで、プライマー樹脂層を粗化した後のスミアが除去され、無電解メッキ付き性がさらに向上し、ピール強度も強くなる。
前記無粗化の金属箔9’としては、前記粗度付き金属箔9の表面を粗化する前のものを用いることができる。
前記(a)〜(c)の中でも、特に無電解メッキ付き性及びピール強度に優れる点から、(b)の方法が好ましい。
次に、手順(e)において無電解銅メッキ層4の上にメッキレジスト5により非回路形成部をマスクし、手順(f)において無電解銅メッキにより回路形成部の銅厚付けを行い電解銅メッキ層6を形成する。
次に、手順(g)においてメッキレジスト5を除去し、手順(h)において非回路形成部の無電解銅メッキ層4をソフトエッチングで除去することにより、コア基材1上に導体回路7を形成する。
以下、前記(a)〜(d)のパラジウム除去処理について順次説明する。
パラジウム除去剤による処理は、下記2種類の薬液による処理を単独であるいは併用して行うことが可能である。
[1]硝酸および塩素イオンを含む薬液による処理
硝酸および塩素イオンを含む薬液は、樹脂表面に付着したパラジウム金属を溶解除去する作用がある。
前記硝酸および塩素イオンを含む薬液に含まれる硝酸の含有量は、67.5%硝酸として50〜500mL/Lが好ましく、特に100〜400mL/Lが好ましい。硝酸の含有量が50mL/Lより少ないとパラジウム除去効果がほとんど得られない。また、500mL/Lよりも多いとパラジウム除去効果が向上しないだけでなく、銅回路の溶解性も大きくなってしまう。
また、前記硝酸および塩素イオンを含む薬液に含まれる塩素イオンの供給源としては、例えば、塩酸、塩化ナトリウム、塩化カリウム、塩化アンモニウム、塩化銅、塩化鉄、塩化ニッケル、塩化コバルト、塩化スズ、塩化亜鉛、及び塩化リチウム等の無機塩化物が挙げられる。これらの無機塩化物のうち、塩酸、塩化ナトリウムが好ましい。上記塩素イオンの含有量は塩素イオンとして1〜60g/Lが好ましく、特に5〜50g/Lが好ましい。塩素イオンの含有量が1g/Lより少ないとパラジウム除去効果がほとんど得られない。また、60g/Lより多いとパラジウムの除去効果が向上しない。
さらに前記硝酸および塩素イオンを含む薬液には、パラジウム除去に影響を与えない量で浸透性や濡れ性の向上のために通常用いられる界面活性剤やNOx抑制剤を添加することもできる。
前記硝酸および塩素イオンを含む薬液は、pH1以下となるように調整される。
[2]イオウ有機物含有液による処理
イオウ有機物は、樹脂表面を粗化する作用を有するだけでなく、イオウ有機物を樹脂表面に接触させることによって、当該イオウ有機物が樹脂表面に付着しているPd2+と錯イオンを形成し、Pd2+を不活性化することができるため、異常析出を防止できると推測される。
前記イオウ有機物としては、化合物中に硫黄原子と炭素原子を含むものであれば、特に制限されないが、チオ硫酸ナトリウム等の硫黄を含んでいても炭素原子を含まないものは含まれない。このようなイオウ有機物としては、例えば、チオ尿素誘導体、チオール類、スルフィド、チオシアン酸塩類、スルファミン酸またはその塩類等が挙げられる。
チオ尿素誘導体の具体例としては、チオ尿素、ジエチルチオ尿素、テトラメチルチオ尿素、1−フェニル−2−チオ尿素、チオアセトアミド等が挙げられる。
チオール類としては、2−メルカプトイミダゾール、2−メルカプトチアゾリン、3−メルカプト−1,2,4−トリアゾール、メルカプトベンゾイミダゾール、メルカプトベンゾキサゾール、メルカプトベンゾチアゾール、メルカプトピリジンが挙げられる。更に、スルフィドとしては、2−アミノフェニルジスルフィド、テトラメチルチウラムジスルフィド、チオジグリコール酸等が挙げられる。
チオシアン酸塩類としては、チオシアン酸ナトリウム、チオシアン酸カリウム、チオシアン酸アンモニウムが挙げられる。また更に、スルファミン酸またはその塩類としては、スルファミン酸、スルファミン酸アンモニウム、スルファミン酸ナトリウム、スルファミン酸カリウム等が挙げられる。
これらのイオウ有機物のうち、メルカプト基を有するチオール類またはチオシアン基を有するチオシアン酸塩類が好ましい。
前記イオウ有機物の濃度は、0.1〜100g/Lが好ましく、特に0.2〜50g/Lが好ましい。
前記イオウ有機物含有液は、pH10〜14となるように調整される。
シアン化カリウム(以下、KCNと称することがある。)含有液は、樹脂表面を粗化する作用を有するだけでなく、KCN含有液を樹脂表面に接触させることによって、樹脂表面に付着しているPd2+とCN−の錯イオン[Pd(CN)3]−を形成し、Pd2+を不活性化することができるため、異常析出を防止できると推測される。
前記KCN含有液としては、KCNのみ含有する強アルカリ液を用いることができる。
前記KCN含有液は、pH10〜14となるように調整される。
薬液によるデスミア処理は、過マンガン酸塩含有液による処理であり、過マンガン酸塩液を用い、次の酸化反応により樹脂表面を粗化することができる。
CH4+12MnO4 −+14OH−→CO3 2−+12MnO4 2−+9H2O+O2
2MnO4 2−+2H2O→2MnO2+4OH−+O2
過マンガン酸塩液としては、例えば、コンセントレートコンパクトCP建浴液(アトテック社製のNaMnO4含有酸化剤)を、OH−供給源であるNaOHと組み合わせて用いることができる。
前記過マンガン酸塩含有液は、pH12〜14となるように調整される。
プラズマによるドライデスミア処理(以下、「プラズマ処理」と称することがある)は、被処理面にプラズマを接触させることによって、銅端子表面からスミアを酸化分解除去すると同時に、回路を支持している樹脂表面の材料を適度に除去し粗面化する処理である。回路近傍の樹脂表面に付着していたPd2+イオンは、プラズマ処理により樹脂表面の材料と共に除去されるため、異常析出を防止できると推測される。
プラズマ処理装置としては、例えば、マーチ・プラズマ・システム社製、PCB2800Eを使用できる。プラズマ処理の具体的な実施方法、実施条件として以下の例が挙げられる。
<プラズマ処理の条件>
・ガス:CF4/O2(2種混合)、又は、CF4/O2/Ar(3種混合)
・雰囲気圧力:10〜500mTorr
・出力:1000W〜10000W
・時間:60〜600秒
前記金メッキ処理は、無電解ニッケル−パラジウム−金メッキ処理(ENEPIG法)及び無電解ニッケル−金メッキ処理(ENIG法)よりなる群から選ばれる金メッキ処理である。前記金メッキ処理を行うことにより、前記導体回路上に、ニッケル−パラジウム−金メッキ層(Ni−Pd−Au層)及びニッケル−金メッキ層(Ni−Au層)よりなる群から選ばれる複合金メッキ層を形成する。これらの中でも、特に無電解ニッケル−パラジウム−金メッキ処理(ENEPIG法)が好ましい。よりニッケルの酸化防止および拡散防止に優れ、耐熱性が強く、金膜厚を薄くできるからである。
本発明においてENEPIG法又はENIG法を行う場合、パラジウム触媒付与工程に先立つ前処理として、当該端子部分に必要に応じ1つ又は2つ以上の方法で表面処理を行うことができる。これらの図には、前処理としてクリーナー(S1a)、ソフトエッチング(S1b)、酸処理(S1c)、プレディップ(S1d)を示したが、それ以外の処理を行っても良い。
前処理の後、パラジウム触媒の付与と、ENEPIG法又はENIG法を行うことで、複合金メッキ層(Ni−Pd−Au層又はNi−Au層)が形成される。
ENEPIG法においては、前処理(S1)、パラジウム触媒付与工程(S2)、無電解ニッケルめっき処理(S3)、無電解パラジウムめっき処理(S4)、無電解金めっき処理(S5)は、従来と同様に行えばよい。
<前処理(S1)>
(1)クリーナー処理(S1a)
前処理の一つであるクリーナー処理(S1a)は、酸性タイプ又はアルカリタイプのクリーナー液を端子表面に接触させることにより、端子表面からの有機皮膜除去、端子表面の金属活性化、端子表面の濡れ性向上を図るために行われる。
酸性タイプのクリーナーは、主として端子表面の極薄い部分をエッチングして表面を活性化するものであり、銅端子に有効なものとしては、オキシカルボン酸、アンモニア、食塩、界面活性剤を含有する液(例えば、上村工業(株)のACL−007)が用いられる。
銅端子に有効な別の酸性タイプクリーナーとしては、硫酸、界面活性剤、塩化ナトリウムを含有する液(例えば、上村工業(株)のACL−738)を用いても良く、この液は濡れ性が高い。
アルカリ性タイプのクリーナーは、主として有機皮膜を除去するものであり、銅端子に有効なものとしては、ノニオン界面活性剤、2−エタノールアミン、ジエチレントリアミンを含有する液(例えば、上村工業(株)のACL−009)が用いられる。
クリーナー処理を行うには、端子部分に浸漬、スプレイ等の方法で上記いずれかのクリーナー液を接触させた後、水洗すればよい。
他の前処理であるソフトエッチング処理(S1b)は、端子表面の極薄い部分をエッチングして酸化膜の除去を図るために行われる。銅端子に有効なソフトエッチング液としては、過硫酸ソーダと硫酸を含有する酸性液が用いられる。
ソフトエッチング処理を行うには、端子部分に浸漬、スプレイ等の方法で上記ソフトエッチング液を接触させた後、水洗すればよい。
他の前処理である酸洗処理(S1c)は、端子表面又はその近傍の樹脂表面からスマット(銅微粒子)を除去するために行われる。
銅端子に有効な酸洗液としては、硫酸が用いられる。
酸洗処理を行うには、端子部分に浸漬、スプレイ等の方法で上記酸洗液を接触させた後、水洗すればよい。
他の前処理であるプレディップ処理(S1d)は、パラジウム触媒付与工程に先立ち、触媒付与液とほぼ同じ濃度の硫酸に浸ける処理であり、端子表面の親水性を上げて触媒付与液中に含有されるPdイオンに対する付着性を向上したり、触媒付与液への水洗水の流入を避けて触媒付与液の繰り返し再使用を可能としたり、酸化膜除去を図るために行われる。プレディップ液としては、硫酸が用いられる。
プレディップ処理を行うには、端子部分を上記プレディップ液に浸漬する。なお、プレディップ処理後に水洗は行わない。
Pd2+イオンを含有する酸性液(触媒付与液)を端子表面に接触させて、イオン化傾向(Cu+Pd2+→Cu2++Pd)により端子表面でPd2+イオンを金属Pdへ置換する。端子表面に付着したPdは、無電解めっきの触媒として作用する。Pd2+イオン供給源であるパラジウム塩として、硫酸パラジウム又は塩化パラジウムを用いることができる。
硫酸パラジウムは、吸着力が塩化パラジウムより弱く、Pd除去されやすいため、細線形成に適している。銅端子に有効な硫酸パラジウム系触媒付与液としては、硫酸、パラジウム塩、及び、銅塩を含有する強酸液(例えば、上村工業(株)のKAT−450)や、オキシカルボン酸、硫酸、及び、パラジウム塩を含有する強酸液(例えば、上村工業(株)のMNK−4)が用いられる。
一方、塩化パラジウムは、吸着力、置換性が強く、Pd除去されにくいため、めっき未着が起こり易い条件で無電解めっきを行う場合に、めっき未着を防止する効果が得られる。
パラジウム触媒付与工程を行うには、端子部分に浸漬、スプレイ等の方法で上記触媒付与液を接触させた後、水洗すればよい。
無電解ニッケルめっき浴としては、例えば、水溶性ニッケル塩、還元剤及び錯化剤を含有するめっき浴を用いることができる。無電解ニッケルめっき浴の詳細は、例えば、特開平8−269726号公報などに記載されている。
水溶性ニッケル塩としては、硫酸ニッケル、塩化ニッケル等を用い、その濃度を0.01〜1モル/リットル程度とする。
還元剤としては、次亜リン酸、次亜リン酸ナトリウム等の次亜リン酸塩、ジメチルアミンボラン、トリメチルアミンボラン、ヒドラジン等を用い、その濃度を0.01〜1モル/リットル程度とする。
錯化剤としては、りんご酸、こはく酸、乳酸、クエン酸などやそのナトリウム塩などのカルボン酸類、グリシン、アラニン、イミノジ酢酸、アルギニン、グルタミン酸等のアミノ酸類を用い、その濃度を0.01〜2モル/リットル程度とする。
このめっき浴を、pH4〜7に調整し、浴温度40〜90℃程度で使用する。このめっき浴に還元剤として次亜リン酸を用いる場合、銅端子表面で次の主反応がPd触媒によって進行し、Niめっき皮膜が形成される。
Ni2+ + H2PO2 − + H2O +2e− → Ni + H2PO3 − + H2
無電解パラジウムめっき浴としては、例えば、パラジウム化合物、錯化剤、還元剤、不飽和カルボン酸化合物を含有するめっき浴を用いることができる。
パラジウム化合物としては、例えば、塩化パラジウム、硫酸パラジウム、酢酸パラジウム、硝酸パラジウム、テトラアンミンパラジウム塩酸塩などを用い、その濃度をパラジウム基準として、0.001〜0.5モル/リットル程度とする。
錯化剤としては、アンモニア、或いはメチルアミン、ジメチルアミン、メチレンジアミン、EDTA等のアミン化合物などを用い、その濃度を0.001〜10モル/リットル程度とする。
還元剤としては、次亜リン酸、或いは次亜リン酸ナトリウム、次亜リン酸アンモニウム等の次亜リン酸塩などを用い、その濃度を0.001〜5モル/リットル程度とする。
不飽和カルボン酸化合物としては、アクリル酸、メタクリル酸、マレイン酸等の不飽和カルボン酸、それらの無水物、それらのナトリウム塩、アンモニウム塩等の塩、それらのエチルエステル、フェニルエステル等の誘導体などを用い、その濃度を0.001〜10モル/リットル程度とする。
このめっき浴を、pH4〜10に調整し、浴温度40〜90℃程度で使用する。このめっき浴に還元剤として次亜リン酸を用いる場合、銅端子表面で次の主反応が進行し、Pdめっき皮膜が形成される。
Pd2+ + H2PO2 − + H2O→ Pd + H2PO3 − + 2H+
無電解金めっき浴としては、例えば、水溶性金化合物、錯化剤、及びアルデヒド化合物を含有するめっき浴を用いることができる。無電解金めっき浴の詳細は、例えば、特開2008−144188号公報などに記載されている。
水溶性金化合物としては、例えば、シアン化金、シアン化金カリウム、シアン化金ナトリウム、シアン化金アンモニウム等のシアン化金塩を用い、その濃度を金基準で0.0001〜1モル/リットル程度とする。
錯化剤としては、例えば、リン酸、ホウ酸、クエン酸、グルコン酸、酒石酸、乳酸、リンゴ酸、エチレンジアミン、トリエタノールアミン、エチレンジアミン四酢酸などを用い、その濃度を0.001〜1モル/リットル程度とする。
アルデヒド化合物(還元剤)としては、例えば、ホルムアルデヒド、アセトアルデヒド等の脂肪族飽和アルデヒド、グリオキサール、スクシンジアルデヒド等の脂肪族ジアルデヒド、クロトンアルデヒド等の脂肪族不飽和アルデヒド、ベンズアルデヒド、o−,m−又はp−ニトロベンズアルデヒド等の芳香族アルデヒド、グルコース、ガラクトース等のアルデヒド基(−CHO)を有する糖類などを用い、その濃度を0.0001〜0.5モル/リットル程度とする。
このめっき浴を、pH5〜10に調整し、浴温度40〜90℃程度で使用する。このめっき浴を用いる場合、銅端子表面で次の2つの置換反応が進行し、Auめっき皮膜が形成される。
Pd + Au+ → Pd2+ + Au + e−
e−(Au自動触媒の作用により、めっき浴中成分を酸化して獲得する)+ Au+→Au
具体的には、図3のENEPIGプロセスを行う場合には、パラジウム触媒付与工程と無電解ニッケルめっき処理の間(S+a)の段階および無電解ニッケルめっき処理と無電解パラジウムめっき処理の間(S+b)の段階において第2のパラジウム除去処理を行うことができる。
また、図4のENIGプロセスを行う場合には、パラジウム触媒付与工程と無電解ニッケルめっき処理の間(S+a)の段階において第2のパラジウム除去処理を行うことができる。
水酸化ナトリウム含有液としては、NaOHの単純な水溶液を、pH10〜14の強アルカリとなる濃度に調整して用いることができる。
また、NaOH含有表面湿潤用アルカリ緩衝液のようなNaOHと酸性であるエチレングリコール系溶剤含有液を含む混合溶液であっても、混合溶液としてpH10〜14の強アルカリとなる濃度であれば用いてもよい。NaOHと混合されるエチレングリコール系溶剤含有液としては、例えば、アトテック社製スウェリングディップセキュリガントP建浴液が挙げられる。
前記(c)薬液によるデスミア処理と同様の処理である。
前記(a)中の[2]イオウ有機物含有液による処理と同様の処理である。イオウ有機物含有液は、樹脂上のパラジウムを不活動化し、銅回路上のパラジウムに作用しないため、第2のパラジウム除去処理として好適である。
前記(b)シアン化カリウム(KCN)含有液による処理と同様の処理である。
前記(d)プラズマによるドライデスミア処理と同様の処理である。
また、無電解メッキ付き性に優れた樹脂表面は、当該樹脂表面上に形成された金属微細パターンにENIG法又はENEPIG法により金メッキ処理する場合に、金属の異常析出が起こりやすいという問題があるが、本発明によれば、金メッキ処理を行う前に前記(a)から(d)の第1のパラジウム除去処理を行うことによって、金メッキ処理を行う際の金属の異常析出を抑えることができる。
さらにENEPIG法の場合にはパラジウム触媒の付与後から無電解パラジウムメッキを行う前までの間に、またENIG法の場合にはパラジウム触媒の付与後から無電解ニッケルメッキを行う前までの間に、前記(e)又は(f)の第2のパラジウム除去処理を行うことにより、金メッキ処理を行う際の金属の異常析出を、さらに低いレベルに抑えることができる。
また、本発明により得られたインターポーザをパッケージ基板として用い、これに半導体素子を搭載、接続し、封止することで半導体装置を製造することができる。インターポーザをパッケージ基板として用いる半導体装置の構成としては、例えば、下記図5及び図6に示すものがある。
マザーボード11の両面は、ソルダーレジスト層16a、16bで被覆されているが、半導体パッケージ接続側の最外層回路の接続端子15は、ソルダーレジスト層16aから露出している。
半導体パッケージ12は、接続端子20bがパッケージ下面に配列したエリアアレイ型パッケージであり、パッケージ下面の接続端子20bと、マザーボード11のパッケージ実装側の接続端子15とが、半田ボール22により半田接続している。
インターポーザ13は多層プリント配線板であり、そのコア基板17の半導体素子搭載側に3層の導体回路層18a、18b、18cが順次積層され、マザーボード接続側にも3層の導体回路層19a、19b、19cが順次積層されている。インターポーザ13の半導体素子搭載側は、3層の導体回路層18a、18b、18cを通過することで段階的に配線寸法が縮小する。インターポーザ13の両面の最外層回路は、ソルダーレジスト層21a、21bで被覆されているが、接続端子20a、20bはソルダーレジスト層21a、21bから露出している。
インターポーザ13と、その上に搭載された半導体素子の間の空隙は、エポキシ樹脂等の封止材25により封止されている。
このような図5のインターポーザ13の半導体素子搭載側最外層回路18cを本発明の方法で形成し、その接続端子20aに本発明の方法で金メッキ処理を行うことができる。
図6において半導体パッケージ30は、パッケージ基板であるインターポーザ31上に半導体素子32を搭載してなる。
半導体パッケージ30は、接続端子33bがパッケージ下面に配列したエリアアレイ型パッケージであり、当該パッケージ下面の接続端子33bの上に、半田ボール38が配置されている。
インターポーザ31の詳細な積層構造は省略するが、図5に示したインターポーザと同様の多層プリント配線板であり、両面の最外層回路は、ソルダーレジスト層34a、34bで被覆されているが、接続端子33a、33bはソルダーレジスト層34a、34bから露出している。
半導体素子32は、インターポーザ31の半導体素子搭載側に、エポキシ樹脂等のダイボンド材硬化層37を介して半導体素子32が固着される。
半導体素子32は、上面に電極パッド35を有しており、この電極パッド35と、インターポーザ31の半導体素子搭載側の最外層回路の接続端子33aとが、金線36により接続している。
半導体パッケージ31の半導体素子搭載側は、エポキシ樹脂等の封止材39により封止されている。
このような図6のインターポーザ31の半導体素子搭載側最外層回路を本発明の方法で形成し、その接続端子33aに本発明の方法で金メッキ処理を行うことができる。
1.プライマー樹脂の調製
エポキシ樹脂としてメトキシナフタレンアラルキル型エポキシ樹脂(DIC社製、EPICLON HP−5000)31.5重量部、シアネートエステル樹脂としてフェノールノボラック型シアネート樹脂(LONZA社製、Primaset PT−30)26.7重量部、ポリアミド樹脂(日本化薬社製、KAYAFLEX BPAM01)31.5重量部、硬化触媒としてイミダゾール(四国化成社製、キュアゾール1B2PZ)0.3重量部をジメチルアセトアミドとメチルエチルケトンの混合溶媒で30分攪拌し、溶解させた。さらに、カップリング剤としてエポキシシランカップリング剤(日本ユニカー社製、A187)0.2重量部と無機充填材として球状溶融シリカ(扶桑化学工業社製、SP−7、平均粒径0.75μm)9.8重量部を添加して、高速攪拌装置を用いて10分間攪拌し、樹脂ワニスを調製した。
前記で得られた樹脂ワニスを、剥離可能なキャリア箔層と0.5〜5.0μmの厚みの電解銅箔層とを張り合わせたピーラブルタイプの銅箔(日本電解社製、YSNAP−3B、キャリア箔層:銅箔(18μm)、電解銅箔層(3μm)、表面粗さRa(0.4μm))の電解銅箔層に、コンマコーターを用いて乾燥後の樹脂層が5μmとなるように塗工し、これを150℃の乾燥装置で10分間乾燥して、銅箔付きプライマー樹脂シートを製造した。
0.1mm厚のプリプレグ(日立化成製GEA−679FG)を、前記で得られた樹脂シートのプライマー層が内向きになるように挟み込むようにセットし、真空雰囲気化で加熱・加圧プレスしプリプレグを硬化させた後にキャリア箔層を除去することによって、3μm厚の電解銅箔および5μm厚のプライマー層付きの積層板を製造した。
(1)前記で得られた銅張積層板の3μm銅箔をエッチング除去し、プライマー層を露出させた。
(2)プライマー層表面のデスミア処理
プライマー層が露出した基板を、次の手順によりNaOH含有表面湿潤用アルカリ緩衝液および過マンガン酸ナトリウム含有液を用いる表面処理を行った。
・樹脂表面膨潤処理:基板を、液温60℃の市販の水酸化ナトリウムとエチレングリコール系溶剤含有液(アトテック社製スウェリングディップセキュリガントP建浴液)の混合液(pH12)に2分間浸漬した後、3回水洗した。
・樹脂表面粗化処理:膨潤処理後、基板を液温80℃の過マンガン酸ナトリウム含有粗化処理液(アトテック社製コンセントレートコンパクトCP建浴液)に2分間浸漬した後、3回水洗した。
・中和処理:粗化処理後、基板を液温40℃の中和処理液(アトテック社製リダクションセキュリガントP500建浴液)に3分間浸漬した後、3回水洗した。
(3)デスミア処理されたプライマー層表面に無電解銅めっき層(上村工業社製、スルカップPEAプロセス)を1μm厚狙いで形成した。
(4)銅張積層板の銅箔表面に、セミアディティブ用ドライフィルム(旭化成製UFG−255)をロールラミネーターによりラミネートした。
(5)上記ドライフィルムを所定パターン状に露光(平行光露光機:小野測器製EV−0800、露光条件:露光量140mJ、ホールドタイム15分)、現像(現像液:1%炭酸ナトリウム水溶液、現像時間:40秒)した。パターン状の露出部に電解銅めっき処理を行って20μm厚の電解銅めっき皮膜を形成し、ドライフィルムを剥離(剥離液:三菱ガス化学製R−100、剥離時間:240秒)した。
(6)剥離後、フラッシュエッチング処理(荏原電産のSACプロセス)により、1μm無電解銅シード層を除去した。
(7)その後、回路粗化処理(粗化処理液:メック(株)製CZ8101、1μm粗化条件)を実施し、ラインアンドスペース(L/S)=20μm/30μmの櫛歯パターン状銅回路を有するテストピースを作成した。図7に、テストピース上に形成した櫛歯パターン状銅回路を示す。
前記で得られたテストピースに、67.5%硝酸(300mL/L)、35%塩酸(10mL/L)、カチオン性ポリマー(エポミン、日本触媒(株)製、0.5g/L)を含む水溶液(硝酸および塩素イオンを含む薬液)を用いて表面処理を行なった後、3回水洗した(パラジウム除去剤による処理)。
(1)クリーナー処理
クリーナー液として上村工業(株)製ACL−007を用い、上記テストピースを液温50℃のクリーナー液に5分間浸漬した後、3回水洗した。
(2)ソフトエッチング処理
クリーナー処理後、ソフトエッチング液として過硫酸ソーダと硫酸の混液を用い、上記テストピースを液温25℃のソフトエッチング液に1分間浸漬した後、3回水洗した。
(3)酸洗処理
ソフトエッチング処理後、上記テストピースを液温25℃の硫酸に1分間浸漬した後、3回水洗した。
(4)プレディップ処理
酸洗処理後、上記テストピースを液温25℃の硫酸に1分間浸漬した。
(5)パラジウム触媒付与工程
プレディップ処理後、端子部分にパラジウム触媒を付与するために、パラジウム触媒付与液として上村工業(株)製KAT−450を用いた。上記テストピースを、液温25℃の当該パラジウム触媒付与液に2分間浸漬した後、3回水洗した。
(6)無電解Niめっき処理
パラジウム触媒付与工程の後、上記テストピースを液温80℃の無電解Niめっき浴(上村工業(株)製NPR−4)に35分間浸漬した後、3回水洗した。
(7)無電解Pdめっき処理
無電解Niめっき処理後、上記テストピースを液温50℃の無電解Pdめっき浴(上村工業(株)製TPD−30)に5分間浸漬した後、3回水洗した。
(8)無電解Auめっき処理
無電解Pdめっき処理後、上記テストピースを液温80℃の無電解Auめっき浴(上村工業(株)製TWX−40)に30分間浸漬した後、3回水洗した。
実施例1の表面処理工程において、硝酸および塩素イオンを含む薬液を用いた表面処理を行わず、テストピースを濃度20g/リットル、液温25℃のKCN含有液に1分間浸漬した後、3回水洗した(KCNによる処理)。
実施例1の表面処理工程において、硝酸および塩素イオンを含む薬液を用いた表面処理を行わず、次の手順により薬液によるデスミア処理(過マンガン酸ナトリウム含有液を用いる表面処理)を行った。
(1)樹脂表面膨潤処理
テストピースを、液温60℃の市販の水酸化ナトリウムとエチレングリコール系溶剤含有液(アトテック社製スウェリングディップセキュリガントP建浴液)の混合液(pH12)に2分間浸漬した後、3回水洗した。
(2)樹脂表面粗化処理
テストピースを、液温60℃の過マンガン酸ナトリウム含有粗化処理液(アトテック社製コンセントレートコンパクトCP建浴液)に1分間浸漬した後、3回水洗した。
(3)中和処理
粗化処理後、テストピースを液温40℃の中和処理液(アトテック社製リダクションセキュリガントP500建浴液)に3分間浸漬した後、3回水洗した。
実施例1の表面処理工程において、硝酸および塩素イオンを含む薬液を用いた表面処理を行わず、次の装置、条件によりプラズマによるドライデスミア処理を行った。
処理装置:PCB2800E(マーチ・プラズマ・システム社製)
処理条件:ガス(2種混合):O2(95%)/CF4(5%)、雰囲気圧力:250mTorr、ワット数:2000W、時間:75秒
(実施例5:(a)処理、ENIG工程)
実施例1の工程において、ENEPIG工程の無電解Pdめっき処理(上村工業(株)製TPD−30)を実施せずにENEPIG工程をENIG工程に変更した以外は、実施例1と同様に行った。
実施例5の表面処理工程において、硝酸および塩素イオンを含む薬液を用いた表面処理を行わず、テストピースを濃度20g/リットル、液温25℃のKCN含有液に1分間浸漬した後、3回水洗した(KCNによる処理)。
実施例5の表面処理工程において、硝酸および塩素イオンを含む薬液を用いた表面処理を行わず、実施例3と同様の手順により(c)薬液によるデスミア処理(過マンガン酸ナトリウム含有液を用いる表面処理)を行った。
実施例5の表面処理工程において、硝酸および塩素イオンを含む薬液を用いた表面処理を行わず、実施例4と同様の装置、条件によりプラズマによるドライデスミア処理を行った。
実施例1のENEPIG工程において、無電解Pd触媒付与後・無電解ニッケルめっき前の段階で、テストピースを液温60℃の市販の水酸化ナトリウムとエチレングリコール系溶剤含有液(アトテック社製スウェリングディップセキュリガントP建浴液)の混合液(pH12)に10分間浸漬した後、3回水洗した。
実施例1のENEPIG工程において、無電解Pd触媒付与後・無電解ニッケルめっき前の段階で、テストピースを液温80℃の過マンガン酸ナトリウム含有粗化処理液(アトテック社製コンセントレートコンパクトCP建浴液、pH14)に2分間浸漬した後、3回水洗した。
実施例1のENEPIG工程において、無電解Pd触媒付与後・無電解ニッケルめっき前の段階で、テストピースをイオウ有機物含有液(メルカプトチアゾリン1g/リットルの水溶液、pH12.5)を用いて表面処理を行なった後、3回水洗した。
実施例1のENEPIG工程において、無電解Pd触媒付与後・無電解ニッケルめっき前の段階で、テストピースを濃度20g/リットル、液温25℃のKCN含有液(pH12)に1分間浸漬した後、3回水洗した。
実施例1のENEPIG工程において、無電解Pd触媒付与後・無電解ニッケルめっき前の段階で、次の装置、条件によりプラズマ処理を行った。
処理装置:PCB2800E(マーチ・プラズマ・システム社製)
処理条件:ガス(2種混合):O2(95%)/CF4(5%)、雰囲気圧力:250mTorr、ワット数:2000W、時間:75秒
実施例1のENEPIG工程において、無電解ニッケルめっき後・無電解パラジウムめっき前の段階で、テストピースを濃度20g/リットル、液温25℃のKCN含有液(pH12)に1分間浸漬した後、3回水洗した。
実施例5のENIG工程において、無電解ニッケルめっき後・無電解パラジウムめっき前の段階で、テストピースを濃度20g/リットル、液温25℃のKCN含有液(pH12)に1分間浸漬した後、3回水洗した。
表面処理工程を行わなかったこと以外は、実施例1と同様に行った。
表面処理工程を行わなかったこと以外は、実施例5と同様に行った。
各実施例及び比較例で得られためっき処理物の端子部分を、電子顕微鏡(反射電子像)により観察し、線間の品質を評価した。
図8〜図14に、実施例1〜5、12及び比較例1の電子顕微鏡写真をそれぞれ示す。実施例1〜5、12(図8〜図13)は、端子周囲の樹脂表面に異常析出が発生しなかった。前記以外の写真は添付しないが、他の実施例と同様に、端子周囲の樹脂表面に異常析出が発生しないことが観察された。これに対し、比較例1(図14)はパラジウム除去処理なしであり、端子周囲(線間)の樹脂表面に著しい異常析出が発生した。比較例2のENIGめっき後の写真は添付しないが、比較例1と同様に著しい異常析出が観察された。
2 プライマー樹脂層
3 パラジウム触媒
4 無電解銅メッキ層
5 メッキレジスト
6 電解銅メッキ層
7 導体回路
8 複合金メッキ層
9 粗度付き金属箔
9’ 無粗化の金属箔
10 半導体装置
11 マザーボード
12 半導体パッケージ
13 インターポーザ
14 半導体素子
15 マザーボードの接続端子
16(16a、16b) マザーボードのソルダーレジスト層
17 インターポーザのコア基板
18(18a、18b、18c) インターポーザの半導体素子搭載側の導体回路層
19(19a、19b、19c) インターポーザのマザーボード接続側の導体回路層
20(20a、20b) インターポーザの接続端子
21(21a、21b) インターポーザのソルダーレジスト層
22 半田ボール
23 半導体素子の電極パッド
24 半田ボール
25 封止材
30 半導体パッケージ
31 インターポーザ
32 半導体素子
33(33a、33b) インターポーザの接続端子
34(34a、34b) インターポーザのソルダーレジスト層
35 半導体素子の電極パッド
36 金線
37 ダイボンド材硬化層
38 半田ボール
39 封止材
Claims (15)
- 樹脂からなる支持表面を有する基材を準備する工程と、当該基材の樹脂からなる支持表面上に、セミアディティブ法によって金属微細パターンを形成して金属微細パターン付き基材を得る工程と、当該金属微細パターンの少なくとも一部の表面に、無電解ニッケル−パラジウム−金メッキ処理及び無電解ニッケル−金メッキ処理よりなる群から選ばれる金メッキ処理を行う工程と、を含む金メッキ金属微細パターン付き基材を製造する方法であって、
前記樹脂からなる支持表面上に、算術平均で表される表面粗度が0.5μm以下であるプライマー樹脂層を形成し、
当該プライマー樹脂層の上にパラジウム触媒を用いる無電解金属メッキ処理を含むセミアディティブ法によって金属微細パターンを形成し、
前記金属微細パターンの形成後、前記金メッキ処理を行う前の任意の段階において、金属微細パターン付き基材に対し、下記(a)から(d)よりなる群から選ばれる少なくとも一つのパラジウム除去処理を行い、
(a)パラジウム除去剤による処理
(b)シアン化カリウム(KCN)含有液による処理
(c)薬液によるデスミア処理
(d)プラズマによるドライデスミア処理
前記パラジウム除去処理を行った後、前記金メッキ処理を行うことを特徴とする、金メッキ金属微細パターン付き基材の製造方法。 - 前記パラジウム除去処理を行った後の金メッキ処理工程において、金属微細パターン付き基材の金属微細パターンの表面にパラジウム触媒を付与した後、無電解ニッケルメッキ処理又は無電解パラジウムメッキ処理を行う前の任意の段階において、金属微細パターン付き基材に対し、下記(e)及び(f)よりなる群から選ばれる少なくとも一つの第2のパラジウム除去処理を行う、
(e)pH10〜14の溶液による処理、
(f)プラズマによるドライデスミア処理
ことを特徴とする、請求項1に記載の金メッキ金属微細パターン付き基材の製造方法。 - 前記金属微細パターン付き基材がプリント配線板であり、前記金属微細パターンがプリント配線板表面の導体回路である、請求項1又は2に記載の金メッキ金属微細パターン付き基材の製造方法。
- 前記プリント配線板がマザーボードであり、そのめっき処理部における導体回路のラインアンドスペース(L/S)が300〜500μm/300〜500μmである、請求項3に記載の金メッキ金属微細パターン付き基材の製造方法。
- 前記プリント配線板がインターポーザである、請求項3に記載の金メッキ金属微細パターン付き基材の製造方法。
- 前記インターポーザは、半導体素子との接続面側のめっき処理部における導体回路のラインアンドスペース(L/S)が10〜50μm/10〜50μmである、請求項5に記載の金メッキ金属微細パターン付き基材の製造方法。
- 前記インターポーザは、マザーボードとの接続面側のめっき処理部における導体回路のラインアンドスペース(L/S)が300〜500μm/300〜500μmである、請求項5に記載の金メッキ金属微細パターン付き基材の製造方法。
- 前記請求項1の方法により製造された金メッキ金属微細パターン付き基材。
- プリント配線板表面の導体回路上に、前記請求項1の方法によりニッケル−パラジウム−金メッキ層及びニッケル−金メッキ層よりなる群から選ばれる複合金メッキ層を形成したプリント配線板。
- 前記導体回路の前記複合金メッキ層を有する部分のラインアンドスペース(L/S)が300〜500μm/300〜500μmである、請求項9に記載のプリント配線板。
- インターポーザ表面の導体回路上に、前記請求項1の方法によりニッケル−パラジウム−金メッキ層及びニッケル−金メッキ層よりなる群から選ばれる複合金メッキ層を形成したインターポーザ。
- 前記インターポーザは、半導体素子との接続面側のめっき処理部における導体回路のラインアンドスペース(L/S)が10〜50μm/10〜50μmである、請求項11に記載のインターポーザ。
- 前記インターポーザは、マザーボードとの接続面側のめっき処理部における導体回路のラインアンドスペース(L/S)が300〜500μm/300〜500μmである、請求項11に記載のインターポーザ。
- 前記請求項9又は10の何れかに記載のプリント配線板上に半導体が搭載された半導体装置。
- 前記請求項11〜13の何れか一項に記載のインターポーザを含むプリント配線板の当該インターポーザ上に半導体が搭載された半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010120399A JP2011249511A (ja) | 2010-05-26 | 2010-05-26 | 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置 |
KR1020127030100A KR20130079404A (ko) | 2010-05-26 | 2011-05-26 | 금 도금 금속 미세 패턴 부착 기재의 제조 방법, 금 도금 금속 미세 패턴 부착 기재, 프린트 배선판, 인터포저 및 반도체 장치 |
US13/697,720 US20130058062A1 (en) | 2010-05-26 | 2011-05-26 | Method for manufacturing base material having gold-plated metal fine pattern, base material having gold-plated metal fine pattern, printed wiring board, interposer, and semiconductor device |
TW100118459A TW201215265A (en) | 2010-05-26 | 2011-05-26 | A method for manufacturing a base material having gold-coated metallic fine pattern, a base material having gold-coated metallic fine pattern, a printed wiring board, an interposer and a semiconductor device |
CN2011800238851A CN102893709A (zh) | 2010-05-26 | 2011-05-26 | 附有镀金金属微细图案的基材的制造方法、附有镀金金属微细图案的基材、印刷配线板、内插板及半导体装置 |
PCT/JP2011/062096 WO2011149019A1 (ja) | 2010-05-26 | 2011-05-26 | 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010120399A JP2011249511A (ja) | 2010-05-26 | 2010-05-26 | 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011249511A true JP2011249511A (ja) | 2011-12-08 |
Family
ID=45004004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010120399A Pending JP2011249511A (ja) | 2010-05-26 | 2010-05-26 | 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20130058062A1 (ja) |
JP (1) | JP2011249511A (ja) |
KR (1) | KR20130079404A (ja) |
CN (1) | CN102893709A (ja) |
TW (1) | TW201215265A (ja) |
WO (1) | WO2011149019A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150018022A (ko) * | 2013-08-08 | 2015-02-23 | 삼성전기주식회사 | 인쇄회로기판용 적층재, 이를 이용한 인쇄회로기판 및 그 제조 방법 |
JP2015137418A (ja) * | 2014-01-24 | 2015-07-30 | 株式会社クオルテック | 配線基板、及び配線基板の製造方法 |
WO2016174780A1 (ja) * | 2015-04-30 | 2016-11-03 | 日本高純度化学株式会社 | 無電解金めっき液、アルデヒド-アミン付加体補給液及びそれらを用いて形成した金皮膜 |
JP2017504193A (ja) * | 2013-12-17 | 2017-02-02 | サンミナ コーポレーションSanmina Corporation | 印刷回路基板用セグメントビアの形成方法 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6111058B2 (ja) * | 2012-12-07 | 2017-04-05 | 東洋鋼鈑株式会社 | 燃料電池用セパレータ、燃料電池セル、燃料電池スタック、および燃料電池用セパレータの製造方法 |
CN103491732B (zh) * | 2013-10-08 | 2016-08-17 | 华进半导体封装先导技术研发中心有限公司 | 一种电路板增层结构的制造方法 |
CN103929890B (zh) * | 2013-12-31 | 2017-08-29 | 中国科学院微电子研究所 | 一种电路板内层电路的制造方法 |
EP2910666A1 (en) * | 2014-02-21 | 2015-08-26 | ATOTECH Deutschland GmbH | Pre-treatment process for electroless plating |
TWI614370B (zh) * | 2014-02-21 | 2018-02-11 | 德國艾托特克公司 | 用於無電電鍍之預處理方法 |
US10537028B2 (en) * | 2014-06-30 | 2020-01-14 | 3M Innovative Properties Company | Metallic microstructures with reduced-visibility and methods for producing same |
KR101444687B1 (ko) * | 2014-08-06 | 2014-09-26 | (주)엠케이켐앤텍 | 무전해 금도금액 |
CN104411099B (zh) * | 2014-12-04 | 2017-04-12 | 奥士康科技(益阳)有限公司 | 厚铜电路板电路图形的转移方法 |
CN104582279B (zh) * | 2014-12-08 | 2017-09-29 | 东莞美维电路有限公司 | Pcb板沉金工艺 |
KR20160093555A (ko) * | 2015-01-29 | 2016-08-08 | 제이엑스금속주식회사 | 표면 처리 동박, 캐리어가 부착된 동박, 기재, 수지 기재, 적층체, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법 |
CN107926116B (zh) * | 2015-08-17 | 2020-07-24 | 住友电气工业株式会社 | 印刷线路板和电子部件 |
JP6696989B2 (ja) * | 2015-08-17 | 2020-05-20 | 住友電気工業株式会社 | プリント配線板及び電子部品 |
JP6961573B2 (ja) * | 2016-04-08 | 2021-11-05 | 富士フイルム株式会社 | 処理液、その製造方法、パターン形成方法及び電子デバイスの製造方法 |
JP6340053B2 (ja) * | 2016-10-05 | 2018-06-06 | 小島化学薬品株式会社 | 無電解パラジウム/金めっきプロセス |
WO2019122055A1 (en) | 2017-12-22 | 2019-06-27 | Atotech Deutschland Gmbh | A method and treatment composition for selective removal of palladium |
JP6927117B2 (ja) * | 2018-03-29 | 2021-08-25 | 信越化学工業株式会社 | パワーモジュール |
JP7063101B2 (ja) * | 2018-05-11 | 2022-05-09 | 住友電気工業株式会社 | プリント配線板及びプリント配線板の製造方法 |
CN108718485B (zh) * | 2018-06-07 | 2021-02-02 | 珠海元盛电子科技股份有限公司 | 一种制造细线厚铜双面fpc的半加成法技术 |
KR102484395B1 (ko) | 2018-10-25 | 2023-01-03 | 삼성전자주식회사 | 반도체 패키지 |
CN110139474B (zh) * | 2019-05-27 | 2022-02-22 | 健鼎(湖北)电子有限公司 | 一种便于镀金的基板线路结构 |
JP7530759B2 (ja) * | 2020-07-28 | 2024-08-08 | 上村工業株式会社 | 無電解パラジウムめっき浴 |
JP7529562B2 (ja) | 2020-12-28 | 2024-08-06 | Tdk株式会社 | 電子部品及びその製造方法 |
CN114375117A (zh) * | 2021-12-06 | 2022-04-19 | 之江实验室 | 一种应用于深海大功率电子器件的散热模组 |
CN114531774A (zh) * | 2022-02-21 | 2022-05-24 | 京东方科技集团股份有限公司 | 一种柔性电路板、制作方法和显示装置 |
CN116879598B (zh) * | 2023-09-01 | 2023-12-01 | 江苏鹏利芝达恩半导体有限公司 | 一种用于连接探头卡和半导体检测装置的接口制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003293143A (ja) * | 2002-04-04 | 2003-10-15 | Murata Mfg Co Ltd | パラジウム触媒洗浄剤とパラジウム触媒の洗浄方法、及び該洗浄剤を使用した電子部品のめっき方法、並びに電子部品 |
JP2009099831A (ja) * | 2007-10-18 | 2009-05-07 | Nippon Circuit Kogyo Kk | 配線基板の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4668532A (en) * | 1984-09-04 | 1987-05-26 | Kollmorgen Technologies Corporation | System for selective metallization of electronic interconnection boards |
JP4559936B2 (ja) * | 2004-10-21 | 2010-10-13 | アルプス電気株式会社 | 無電解めっき方法およびこの方法を用いた回路形成方法 |
TWI417418B (zh) * | 2005-04-28 | 2013-12-01 | Kaneka Corp | 鍍敷用材料及其利用 |
-
2010
- 2010-05-26 JP JP2010120399A patent/JP2011249511A/ja active Pending
-
2011
- 2011-05-26 TW TW100118459A patent/TW201215265A/zh unknown
- 2011-05-26 KR KR1020127030100A patent/KR20130079404A/ko not_active Application Discontinuation
- 2011-05-26 WO PCT/JP2011/062096 patent/WO2011149019A1/ja active Application Filing
- 2011-05-26 US US13/697,720 patent/US20130058062A1/en not_active Abandoned
- 2011-05-26 CN CN2011800238851A patent/CN102893709A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003293143A (ja) * | 2002-04-04 | 2003-10-15 | Murata Mfg Co Ltd | パラジウム触媒洗浄剤とパラジウム触媒の洗浄方法、及び該洗浄剤を使用した電子部品のめっき方法、並びに電子部品 |
JP2009099831A (ja) * | 2007-10-18 | 2009-05-07 | Nippon Circuit Kogyo Kk | 配線基板の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150018022A (ko) * | 2013-08-08 | 2015-02-23 | 삼성전기주식회사 | 인쇄회로기판용 적층재, 이를 이용한 인쇄회로기판 및 그 제조 방법 |
KR102149800B1 (ko) | 2013-08-08 | 2020-08-31 | 삼성전기주식회사 | 인쇄회로기판용 적층재, 이를 이용한 인쇄회로기판 및 그 제조 방법 |
JP2017504193A (ja) * | 2013-12-17 | 2017-02-02 | サンミナ コーポレーションSanmina Corporation | 印刷回路基板用セグメントビアの形成方法 |
JP2015137418A (ja) * | 2014-01-24 | 2015-07-30 | 株式会社クオルテック | 配線基板、及び配線基板の製造方法 |
WO2016174780A1 (ja) * | 2015-04-30 | 2016-11-03 | 日本高純度化学株式会社 | 無電解金めっき液、アルデヒド-アミン付加体補給液及びそれらを用いて形成した金皮膜 |
JP2016211014A (ja) * | 2015-04-30 | 2016-12-15 | 日本高純度化学株式会社 | 無電解金めっき液、アルデヒド−アミン付加体補給液及びそれらを用いて形成した金皮膜 |
Also Published As
Publication number | Publication date |
---|---|
WO2011149019A1 (ja) | 2011-12-01 |
US20130058062A1 (en) | 2013-03-07 |
TW201215265A (en) | 2012-04-01 |
KR20130079404A (ko) | 2013-07-10 |
CN102893709A (zh) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011149019A1 (ja) | 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置 | |
JP5573429B2 (ja) | 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置 | |
KR101268145B1 (ko) | 구리의 표면 처리 방법 및 구리 | |
JP5428667B2 (ja) | 半導体チップ搭載用基板の製造方法 | |
TWI732045B (zh) | 印刷配線基板之製造方法 | |
JP5755231B2 (ja) | 錫及び錫合金の無電解めっき法 | |
WO2014042829A1 (en) | Direct electroless palladium plating on copper | |
CN109252148B (zh) | 在感光性树脂的表面形成金属层的方法 | |
KR20190039093A (ko) | 환원 처리와 동시에 사용되는 무전해 도금용 전처리액, 및 프린트 배선 기판의 제조 방법 | |
JP2008109087A (ja) | 半導体チップ搭載用基板及び前処理液 | |
JP2012524990A (ja) | 多層プリント回路板の製造 | |
JP5978587B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2009212221A (ja) | 回路基板の製造方法 | |
JPH0376599B2 (ja) | ||
JP5691527B2 (ja) | 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板 | |
CN1659312A (zh) | 用于银沉积的酸性溶液及在金属表面上沉积银层的方法 | |
JP2014027288A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
JP2011258597A (ja) | 金メッキ金属微細パターン付き基材、プリント配線板、半導体装置、及び、それらの製造方法 | |
JP3465016B2 (ja) | 銅表面に対する樹脂の接着性向上法およびこれに用いる高接着性無電解銅めっき浴 | |
JP2023028520A (ja) | プリント配線板の製造方法及び半導体パッケージの製造方法 | |
JP2008182068A (ja) | ポリイミド配線板の製造方法 | |
KR20110032356A (ko) | 반도체 연성회로기판의 제조 방법 | |
JP2012219273A (ja) | めっき装置およびめっき方法 | |
JP2013102050A (ja) | 穴付き積層体およびその製造方法、多層基板およびその製造方法、下地層形成用組成物 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120703 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |