[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011103494A - 半導体レーザ素子および通信システム - Google Patents

半導体レーザ素子および通信システム Download PDF

Info

Publication number
JP2011103494A
JP2011103494A JP2011028765A JP2011028765A JP2011103494A JP 2011103494 A JP2011103494 A JP 2011103494A JP 2011028765 A JP2011028765 A JP 2011028765A JP 2011028765 A JP2011028765 A JP 2011028765A JP 2011103494 A JP2011103494 A JP 2011103494A
Authority
JP
Japan
Prior art keywords
layer
window region
semiconductor laser
film
laser device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011028765A
Other languages
English (en)
Other versions
JP5579096B2 (ja
Inventor
Hidehiro Taniguchi
英広 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2011028765A priority Critical patent/JP5579096B2/ja
Publication of JP2011103494A publication Critical patent/JP2011103494A/ja
Application granted granted Critical
Publication of JP5579096B2 publication Critical patent/JP5579096B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】窓領域形成と、窓領域に対応する半導体層の高抵抗化とを不純物の制御性良く実現した半導体レーザ素子を提供すること。
【解決手段】本発明にかかる半導体レーザ素子は、半導体基板11上に形成されたn−クラッド層13、活性層15、p−クラッド層17、p−コンタクト層18、上部電極20および電流狭窄層17aを備えた端面発光型の半導体レーザ素子であって、少なくともレーザ光の出射側端面近傍に非窓領域よりも大きいバンドギャップを持つ窓領域23を有し、p−コンタクト層18の窓領域23のp型不純物濃度が、p−コンタクト層18の非窓領域24のp型不純物濃度よりも2×1017cm−3以上低く、電流狭窄層17aは、該電流狭窄層17aの上下に形成される層の格子定数よりも大きな格子定数を有する。
【選択図】図3

Description

本発明は、コンタクト層および活性層を含む半導体レーザ素子および通信システムに関する。
活性層内のキャリアの再結合によって発生した光を増幅してレーザ光を発振する半導体レーザ素子では、光出射端面が強い光密度のために劣化し、COD(Catastrophic Optical Damage)と呼ばれる損傷を引き起こす場合がある。この対策として、光出射端面におけるバンドギャップを大きくすることによって、活性層内部に比してレーザ光吸収の少ない窓領域を設けることが提案されており、この窓領域の形成方法の一つに、高濃度の不純物を導入する方法がある。高濃度の不純物を導入する方法として、高濃度のZn不純物層を利用する方法(特許文献1)や、ZnO膜を利用する方法(特許文献2)が知られている。
特開2001−185809号公報 特許第3718952号公報
従来法では、混晶化のために不純物の追加の導入が必要とされ、導入された不純物の制御が困難であった。例えば、成長時に導入された不純物が必要以上に層中に残ってしまうとリーク電流の抑制が不十分になるといった問題があった。
本発明は、上記に鑑みてなされたものであって、窓領域形成と、窓領域に対応する半導体層の高抵抗化とを不純物の制御性良く実現した半導体レーザ素子を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる半導体レーザ素子は、第1電極と、半導体基板と、前記半導体基板上に順次形成された第1導電型クラッド層、活性層、第2導電型クラッド層および第2導電型不純物でドーピングされたコンタクト層を有する積層構造と、前記コンタクト層上に形成され、前記第1電極との間で前記積層構造を介する電流経路を構成する第2電極と、前記活性層と前記コンタクト層との間に形成され、前記第2電極から注入される電流を狭窄する電流狭窄層と、を備えた端面発光型の半導体レーザ素子において、少なくともレーザ光の出射側端面近傍に非窓領域よりも大きいバンドギャップを持つ窓領域を有し、前記コンタクト層の前記窓領域の前記第2導電型不純物濃度が、前記コンタクト層の前記非窓領域の前記第2導電型不純物濃度よりも2×1017cm−3以上低く、前記電流狭窄層は、該電流狭窄層の上下に形成される層の格子定数よりも大きな格子定数を有することを特徴とする。
また、この発明にかかる半導体レーザ素子は、前記第1導電型は、n型であり、前記第2導電型は、p型であることを特徴とする。
また、この発明にかかる半導体レーザ素子は、前記活性層の前記窓領域のバンドギャップは、加熱による混晶化によって、前記活性層の前記非窓領域のバンドギャップよりも大きくなっていることを特徴とする。
また、この発明にかかる半導体レーザ素子は、前記電流狭窄層は、前記第2導電型クラッド層内の前記窓領域に形成されていることを特徴とする。
また、この発明にかかる半導体レーザ素子は、前記電流狭窄層は、前記窓領域から前記非窓領域の一部まで延在していることを特徴とする。
また、この発明にかかる半導体レーザ素子は、前記電流狭窄層下部に拡散種を含む拡散種層をさらに備えたことを特徴とする。
また、この発明にかかる半導体レーザ素子は、前記半導体基板および前記積層構造は、III−V族系化合物から構成されていることを特徴とする。
また、この発明にかかる半導体レーザ素子は、前記第2導電型不純物は、Zn、MgまたはBeであることを特徴とする。
また、この発明にかかる半導体レーザ素子は、前記拡散種は、p型不純物であるZn、MgまたはBe、n型不純物であるSiまたはSe、界面不純物であるO、C、HまたはS、あるいは、空孔のいずれかであることを特徴とする。
また、この発明にかかる通信システムは、上記いずれか1つに記載の半導体レーザ素子を含む送信機と、前記送信機と、その一端で光結合された光ファイバと、前記光ファイバの他端で光結合された受信機と、を備えたことを特徴とする。
本発明においては、電流狭窄層の格子定数として、上下に形成される層の格子定数よりも大きな格子定数を選択することによって、電流狭窄層まで到達した拡散種が電流狭窄層の格子間を通り抜けやすくなり、この結果、第2の誘電体膜下部のコンタクト層の拡散種が活性層まで到達しやすくなるとともに、この拡散種の移動にともなって、なだれ式に移動していく内部原子や空孔などの移動も促進されるので、複数の拡散種の拡散によって活性層の混晶化も円滑に進行し、窓領域を適切かつ効率的に形成できる。本発明によれば、不純物濃度の制御性良く、窓領域形成と、窓領域に対応する半導体層の高抵抗化とを実現できる。また、半導体層に追加の不純物を導入することがないのでリーク電流を低減できる。
図1は、本発明の一実施の形態に係る半導体レーザ素子の斜視図である。 図2は、図1におけるz軸に垂直な面における断面図である。 図3は、図1におけるx軸に垂直な面であって、かつリッジ部分を通る面における断面図である。 図4は、図1に示した半導体レーザ素子を製造する工程を示すための、図1に示した半導体レーザ素子のx軸に垂直な面における断面図である。 図5は、図1に示した半導体レーザ素子を製造する工程を示すための、図1に示した半導体レーザ素子のx軸に垂直な面における断面図である。 図6は、図1に示した半導体レーザ素子を製造する工程を示すための、図1に示した半導体レーザ素子のx軸に垂直な面における断面図である。 図7は、図1に示した半導体レーザ素子を製造する工程を示すための、図1に示した半導体レーザ素子のz軸に垂直な面における断面図である。 図8は、図1に示した半導体レーザ素子を製造する工程を示すための、図1に示した半導体レーザ素子のz軸に垂直な面における断面図である。 図9は、従来の混晶化処理を説明するための半導体レーザ素子における要部のx軸に垂直な面における断面図である。 図10は、実施の形態1における混晶化処理を説明するための半導体レーザ素子における要部のx軸に垂直な面における断面図である。 図11は、熱処理工程によるp−コンタクト層内部で減少したp型不純物濃度と、窓領域におけるバンドギャップのシフト量との関係を示す図である。 図12は、RTAの熱処理温度と、この熱処理によって変化する半導体層のバンドギャップのシフト量との関係を示す図である。 図13は、RTAの熱処理温度と、この熱処理によって変化する半導体層のバンドギャップのシフト量との関係を示す図である。 図14は、図1に示す半導体レーザ素子の平面図である。 図15は、実施の形態2における半導体レーザ素子のz軸に垂直な面における断面図である。 図16は、実施の形態2における半導体レーザ素子のx軸に垂直な面であって、かつリッジ部分を通る面における断面図である。 図17は、図15に示した半導体レーザ素子を製造する工程を示す断面図である。 図18は、図15に示した半導体レーザ素子を製造する工程を示す断面図である。 図19は、図15に示した半導体レーザ素子を製造する工程を示す断面図である。 図20は、実施の形態2における混晶化処理を説明するための半導体レーザ素子における要部のx軸に垂直な面における断面図である。 図21は、実施の形態1,2にかかる半導体レーザ素子を使用した通信システムの概略図である。
以下に、本発明にかかる実施の形態である半導体レーザ素子および通信システムを例に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。また、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実と異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。
(実施の形態1)
図1は、本発明の一実施の形態に係る半導体レーザ素子の斜視図である。図1に示した半導体レーザ素子1は、リッジ6の形状を形成するための所定の加工処理が施され、かつ、活性層を含むGaAs系の複数の半導体層を積層した半導体積層構造10を半導体基板11上に形成した構造を基本構造としている。
半導体レーザ素子1はさらに、リッジ6の長手方向の両端部において、半導体積層構造10と一体的化している半導体基板11が、例えば劈開されることによって、2面の劈開面を有している。2面の劈開面のうち、一方の劈開面には、半導体積層構造10の活性層内で発生した光を上記2面の劈開面を反射鏡として共振させることによって生成したレーザ光4を半導体レーザ素子1の出射領域5から半導体レーザ素子1の外部に取り出すために、低反射膜3が形成されている。そして、他方の劈開面には、高反射膜2が形成されている。
つぎに、図2および図3を参照し、図1に示す半導体レーザ素子1の構造について説明する。図2は、図1に示した半導体レーザ素子1の構造を具体的に説明するために、図1におけるz軸(光出射方向)に垂直な面における断面図を示している。また、図3は、図1におけるx軸に垂直な面であって、かつリッジ6部分を通る面(すなわち半導体レーザ素子の共振器を含む面)における断面図を示している。
図2および図3に示すように、半導体レーザ素子1は、n型GaAs基板である半導体基板11上に、III−V族化合物半導体で形成されたn−バッファ層12、n−クラッド層13、n−ガイド層14、活性層15、p−ガイド層16、p−クラッド層17、p−コンタクト層18、絶縁層19が順次積層されている。また、半導体レーザ素子1は、p−コンタクト層18の上部に上部電極20が形成され、半導体基板11の下部に下部電極21が形成される。また、活性層15の上側に形成されたp−ガイド層16、活性層15に対しp型のクラッドを積層する側に形成されたp−クラッド層17および活性層15に対し正孔を注入するために形成されたp−コンタクト層18には、不純物としてZnがドーピングされている。図2および図3に示すように、半導体レーザ素子1は、活性層15に注入される電流をストライプ状に狭窄し、かつ、ストライプに沿った光導波路として機能するリッジ6形状を有しており、p−クラッド層17の上層およびp−コンタクト層18を含む層領域のレーザ光出射方向と垂直方向の幅が狭まったメサ形状に加工されている。そして、半導体レーザ素子1には、光出射端面に、非窓領域24と比較しレーザ光の吸収が少ない窓領域23が設けられている。
半導体基板11は、n−GaAsを層材料に含む。n−バッファ層12は、半導体基板11上に高品質のエピタキシャル層の積層構造を成長するために必要な緩衝層であり、n−GaAsを層材料に含む。n−クラッド層13とn−ガイド層14は、積層方向に対する任意の光閉じ込め状態を実現するように、屈折率と厚さが決定され、n−AlGaAsを層材料に含む。n−ガイド層14のAl組成は、20%以上40%未満であることが望ましい。また、n−クラッド層13のAl組成は、n−ガイド層14のAl組成に比べ大きくすることで屈折率を小さくすることが一般的である。本発明における窓領域を形成した大出力端面発光型マルチモード半導体レーザ素子においては、n−ガイド層14の膜厚は、200nm以上、たとえば400nm程度であることが望ましい。n−クラッド層13の厚さは、1μm以上、3μm程度がよい。n−ガイド層14は、意図的にドーピングをしない高純度層が使用される場合もあるが、n−ガイド層14の厚さを100nm以上に設定する場合は、残留不純物の影響が大きく、ドーピングを施すほうがよい。また、本発明の構造は、用途に応じて、端面発光型シングルモード半導体レーザ素子に適用することもできる。
活性層15は、下部バリア層15a、量子井戸層15b、上部バリア層15cを備える。下部バリア層15aおよび上部バリア層15cは、量子井戸層15bにキャリアを閉じ込める障壁の機能を有し、意図的にドーピングをしない高純度のAlGaAsを材料として含む。量子井戸層15bは、意図的にドーピングをしない高純度のInGaAsを材料として含む。量子井戸層15bのIn組成および膜厚、下部バリア層15aおよび上部バリア層15cの組成によって決まるポテンシャル井戸の構造により、閉じ込められたキャリアの発光再結合エネルギーが決定される。上記は、単一の量子井戸層(SQW)の構成について説明したが、量子井戸層15bと下部バリア層15aおよび上部バリア層15cとの積層を所望の数だけ繰り返した多重量子井戸層(MQW)の構成を有する場合もある。また、上記では、意図的にドーピングをしない高純度層での構成を説明したが、量子井戸層15b、下部バリア層15aおよび上部バリア層15cに意図的にドナーやアクセプタが添加される場合もある。さらに、下部バリア層15aとn−ガイド層14とが同一の組成の場合があり、また、上部バリア層15cとp−ガイド層16とが同一の組成の場合があるため、下部バリア層15a、上部バリア層15cは必ずしも構成される必要はない。
p−ガイド層16とp−クラッド層17とは、上述のn−クラッド層13とn−ガイド層14と対となり、積層方向に対する任意の光閉じ込め状態を実現するように、屈折率と厚さが決定される。p−ガイド層16とp−クラッド層17とは、p−AlGaAsを層材料に含む。p−ガイド層16のAl組成は、20%以上であることが一般的であり、30%以上であることが望ましい。p−クラッド層17のAl組成は、40〜50%程度が一般的で、層中の光フィールドをn−クラッド層13の方向にずらして導波路損失を小さくするためにn−クラッド層13に比べ、p−クラッド層17のAl組成は若干大きめに設定される。そして、p−ガイド層16のAl組成は、p−クラッド層17のAl組成に比べ小さく設定される。本発明における窓領域を形成した大出力端面発光型多モード半導体レーザ素子においては、p−ガイド層16の膜厚は、200nm以上、たとえば400nm程度であることが望ましい。p−クラッド層17の厚さは、1〜2μm程度がよい。なお、p−ガイド層16は、意図的にドーピングをしない高純度層が使用される場合もあるが、ガイド層の厚さを100nm以上に設定する場合は、残留不純物による導電性変動の影響が大きいため、製造再現性を高めるためにも、意図的なドーピングを施すほうがよい。また、p−クラッド層17には、n型の半導体層によって形成され、注入電流を狭窄して活性層15における電流密度を高める電流狭窄層17aが形成される。そして、p−コンタクト層18は、活性層15に対し正孔を注入するために電極とコンタクトを取る必要があるため、p型不純物であるZnが高濃度でドーピングされている。
半導体レーザ素子1においては、半導体積層構造10の一部が加工されて形成されたリッジ6によって、上部電極20と下部電極21から注入された電流が活性層15の一部に集中し、レーザ光4が半導体レーザ素子1の外部に取り出されることになる。出射領域5(図1参照)から出射されるレーザ光4の光密度は高密度であるため、半導体レーザ素子1においては、光出射端面を含む所定の領域に、レーザ光の吸収が少ない窓領域23を設け、それ以外の領域を非窓領域24とすることによって、CODの発生を防止している。
窓領域23では、窓領域23の半導体積層構造10を構成する半導体層の少なくとも一部が混晶化されている。この混晶化によって窓領域23のバンドギャップが大きくなる結果、非窓領域24のバンドギャップと窓領域23のバンドギャップとに大きな差が生じる。これによって、半導体レーザ素子1においては、光出射端面領域のレーザ光の吸収を抑制し、COD発生を防止する。そして、図3に示すように、半導体レーザ素子1を積層方向に垂直な面で切断した場合、電流狭窄層17aの半導体レーザ素子端部からの長さWbが、窓領域23の当該半導体レーザ素子端部からの長さWaよりも長くなるように、電流狭窄層17aおよび窓領域23が形成される。
つぎに、図4〜図8を参照して、半導体レーザ素子1を製造する工程について図面を参照しながら説明する。図4〜図6は、図1に示した半導体レーザ素子を製造する工程を示すための、図1に示した半導体レーザ素子のx軸に垂直な面における断面図であり、図7および図8は、図1に示した半導体レーザ素子を製造する工程を示すための、図1に示した半導体レーザ素子のz軸に垂直な面における断面図である。図4に示すように、通常使用されるMOCVD(Metal Organic Chemical Vapor Deposition)装置を用いて、GaAs半導体基板11上に、n−バッファ層12、n−クラッド層13、n−ガイド層14、活性層15、p−ガイド層16、p−クラッド層17、電流狭窄層17a、p−コンタクト層18からなる半導体積層構造10をエピタキシャル成長する。半導体積層構造10をエピタキシャル成長する際において所定の半導体層に導電性を持たせるために、n−バッファ層12、n−クラッド層13のエピタキシャル成長過程で、n型の不純物としてSiのドーピングを行い、p−クラッド層17、p−コンタクト層18のエピタキシャル成長過程で、p型の不純物としてZnのドーピングを行う。また、n型不純物を含む半導体層を窓領域のみに対応させて形成することによって、電流狭窄層17aを形成する。
そして、p−コンタクト層18表面に触媒CVD(Chemical Vapor Deposition)法を用いてSiN膜を堆積する。なお、SiN膜の堆積法はプラズマCVD法など他の手法を用いても良い。このSiN膜は、SiH流量を大幅に増加させたSiリッチ条件で成膜したものであり、ストイキオメトリ組成よりSiの比率が高い緻密な膜である。その後、フォトリソグラフィ工程およびエッチング工程を行い窓領域23に対応する領域以外のSiN膜を除去することによって、図5に示すように、p−コンタクト層18表面の窓領域23に対応する領域に混晶化促進膜25を形成する。なお、混晶化促進膜25は、半導体レーザ素子1の長手方向の前後で活性層15を覆うように形成される。
次いで、触媒CVD法を用い、混晶化促進膜25と同一の材料を用いることによって、p−コンタクト層18および混晶化促進膜25上に、Nリッチ条件で成膜したSiN膜を堆積し、混晶化抑制膜26を形成する。この混晶化抑制膜26を構成するSiN膜は、ストイキオメトリ組成よりNの比率が高いものであり、原料であるシランとアンモニアガスとの流量をアンモニアリッチにした状態で成膜される。混晶化抑制膜26は、Nリッチ条件で成膜したSiN膜であるため、Siリッチ条件で成膜した混晶化促進膜25よりも、密度が低く疎な膜である。言い換えると、窓領域23に対応する領域上に形成される混晶化促進膜25は、非窓領域24に対応する領域上に形成される混晶化抑制膜26よりも高い密度を有する緻密な膜である。そして、同一の材料に形成された誘電体膜においては、密度が高くなるにしたがって屈折率も高くなることから、窓領域23に対応する領域上に形成される混晶化促進膜25は、非窓領域24に対応する領域上に形成される混晶化抑制膜26よりも高い屈折率を有する膜であるといえる。たとえば、混晶化促進膜25は、屈折率が2.05のSiN膜によって形成され、混晶化抑制膜26は、屈折率が1.85のSiN膜によって形成される。そして、混晶化促進膜25として形成されたSiリッチ条件で成膜したSiN膜は、熱処理が行なわれた場合に直下の半導体層内部の不純物を拡散させる作用を有する。ここで、上述したストイキオメトリ組成との組成のずれは、混晶化促進膜25の密度が混晶化抑制膜26よりも密度が相対的に低くなるようにSiN膜は生成されればよく、ストイキオメトリ組成とのずれは上述した場合に限られない。
混晶化促進膜25、混晶化抑制膜26を形成後、半導体積層構造10に対して熱処理を実施する。この熱処理を行うための装置として、RTA(Rapid Thermal Annealing)装置を用いる。この熱処理は、混晶化促進膜25下部のp−コンタクト層18の不純物が拡散可能となる温度領域で行う。具体的には、熱処理の条件の例として、775℃、180秒のRTA処理を行う。この熱処理を行うことにより、混晶化促進膜25直下の半導体層、すなわち、p−コンタクト層18に含まれるZnが半導体積層構造10内部、つまりさらに下層に拡散する。そして、この熱処理は、混晶化促進膜25下部のp−コンタクト層18のZnを混晶化抑制膜26部のp−コンタクト層18のZnよりも多く拡散させて、図6に示すように混晶化促進膜25が形成された領域の半導体積層構造10の少なくとも一つの層における少なくとも一部領域を混晶化させる。この結果、混晶化促進膜25下部の半導体積層構造10に窓領域23が形成される。また、混晶化抑制膜26が形成された領域は、混晶化が行われていない非窓領域24となる。
つづいて、エッチングにより、混晶化促進膜25、混晶化抑制膜26を除去した後、フォトリソグラフィ工程およびエッチング工程を行って、図7に示すように、p−コンタクト層18と、場合によってはp−クラッド層17の上層の一部を除去し、リッジ構造を形成する。次いで、絶縁層19を形成後、フォトリソグラフィ工程およびエッチング工程を行って、図8に示すように、上部電極20に接触する領域以外の絶縁層19を除去する。そして、上部電極20および下部電極21を形成後、半導体ウェハを劈開し、劈開面に高反射膜2および低反射膜3を形成した後、半導体レーザ素子1ごとにカッティングすることによって、最終的な半導体レーザ素子1となる。
ここで、従来の混晶化処理について説明する。従来では、図9に示すように、窓領域に対応する領域S123のみに高濃度不純物を含む拡散種層125を形成し、熱処理によって不純物(Zn)を拡散させていた。
このZnは、拡散係数が高く不純物拡散しやすいため、矢印Y1のように領域S123に拡散するのみならず、矢印Y2に示すように、非窓領域に対応する領域S124にまで拡散してしまう場合がある。この結果、各電極への電圧印加によって注入された電流が流れる領域である非窓領域まで混晶化が進み低抵抗化してしまうため、その分、リーク電流が流れやすくなってしまうという問題があった。また、この方法で窓領域を製造した場合、もともとp型不純物を含むように形成されたp−コンタクト層118およびp−クラッド層117のうち光出射端面領域に、さらに高濃度のZnを拡散させる必要があるため、このZnに起因したリーク電流を増加させてしまうという問題があった。このため、従来では、図9に示すように、窓領域に対応させた領域に高抵抗層117bをさらに形成することによって、窓領域におけるリーク電流を阻止していた。
この高抵抗層117bは、高抵抗層として機能する膜をp−クラッド層117表面全面に形成した後にフォトリソ工程およびエッチング工程によって非窓領域の膜を除去することによって形成されるほか、非窓領域に成長阻害膜を形成した後に成長阻害膜が形成されていない窓領域のみに高抵抗層を選択的に再成長させることによって形成される。さらに、従来では、プロトンなどの不純物を拡散、注入することによって高抵抗層の抵抗を高めることにより、高いリーク電流阻止機能を持たせていた。したがって、従来では、窓領域および高抵抗層を形成するために、熱処理工程、フォトリソ工程、エッチング工程、再成長工程および不純物注入工程などの多数の複雑な工程を行なわなければならないという問題があった。
これに対し、実施の形態1では、p−コンタクト層18表面のうち窓領域23に対応する領域に、熱処理が行なわれた場合に直下の半導体層内部のZnを拡散させる作用を有する混晶化促進膜25を形成し、非窓領域24に対応する領域に混晶化抑制膜26を形成する。混晶化促進膜25は、高い密度を有し、高屈折率膜であるSiリッチ条件で成膜したSiN膜である。また、混晶化抑制膜26は、低い密度を有し、低屈折率膜であるNリッチ条件で成膜したSiN膜である。そして、実施の形態1では、混晶化促進膜25下部のコンタクト層のZnが拡散可能となる温度領域で熱処理を施すことにより、混晶化促進膜25下部のp−コンタクト層18のZnを、混晶化抑制膜26下部のp−コンタクト層18のZnよりも多く拡散させて、混晶化促進膜25下部の半導体積層構造10の少なくとも一部領域を混晶化している。この混晶化によって、非窓領域24よりもバンドギャップが大きい窓領域23を形成している。
図10を参照して、実施の形態1における窓領域形成のメカニズムについて説明する。密度の高い高屈折率膜である混晶化促進膜25を窓領域23に対応する領域S23に形成し、密度の低い低屈折率膜である混晶化抑制膜26を非窓領域24に対応する領域S24に形成し、熱処理を行なった場合、半導体積層構造10のうち領域S23と領域S24との間に密度の差に起因して熱膨張率差が生じる。
この結果、矢印Y10に示すように、密度の高い高屈折率層が積層された領域S23において歪みが強く現れる。そして、この歪みによって不安定化した積層構造間のエネルギーを安定させようと、p−コンタクト層18内部の拡散種であるZn31a,31bが移動する。このZn31bは、エネルギー安定化のために、高屈折率層が直上に積層されたp−コンタクト層18内において、矢印Y11のように歪みの原因となる混晶化促進膜25とは逆の方向、すなわち、活性層15側に移動するものと考えられる。そして、このZn31bが矢印Y11のように移動した結果、Zn31bは、p−コンタクト層18を構成する原子31dや、p−クラッド層17を構成する原子32aにぶつかり、このZn31bにぶつかった各原子31d,32aも矢印Y12に示すように、順次活性層15側に移動していく。そして、移動した各原子31d,32aは、他の原子32bなどにぶつかり、この各原子31d,32aにぶつかった原子32bも、矢印Y13に示すように、順次活性層15側に移動していく。この繰り返しで、混晶化促進膜25下部の各構成層の各原子および空孔などがなだれ式に移動していき、領域S23の半導体層が混晶化し、窓領域23が形成される。このように、密度の高いSiリッチ条件で成膜された高屈折率膜であるSiN膜は、熱処理が行なわれた場合に、直下の半導体層内部の不純物を拡散させる作用を有する。
また、密度の低い混晶化抑制膜26が形成される領域S24では、歪みが現れないため、p−コンタクト層18内のZn31cは、矢印Y21のように活性層15側へ移動することがない。したがって、非窓領域24に対応する領域S24では、拡散種であるZn31cが移動しない。このため、p−コンタクト層18、p−クラッド層17、p−ガイド層16内部の各原子や空孔も移動しないため、領域S24では混晶化が起こらず、非窓領域24として機能することとなる。
このように、実施の形態1では、密度の高い誘電体を混晶化促進膜25として形成するとともに、密度の低い誘電体膜を混晶化抑制膜26として形成し、さらに熱処理を行うだけで、p−コンタクト層18にもともと含まれているZnのうち混晶化促進膜25下部の領域のZnのみを選択的に拡散させて窓領域23を形成している。すなわち、実施の形態1では、混晶化促進膜25下部のp−コンタクト層18のZnを混晶化抑制膜26下部のp−コンタクト層18のZnよりも多く拡散させて、窓領域23を形成している。したがって、実施の形態1によれば、窓領域に対応する領域に新たにp型不純物であるZnを高濃度でドーピングすることなく窓領域を簡易に形成することができるため、Znに起因するリーク電流を低減することが可能になる。
また、実施の形態1によれば、窓領域の各半導体層は、p−コンタクト層18に含まれるZnが拡散することによって自ずと高抵抗となる。言い換えると、実施の形態1によれば、窓領域の高抵抗化のために従来形成していた高抵抗層を形成する必要もなく、また、プロトンなどの不純物拡散または不純物注入による高抵抗化処理を行なう必要もない。したがって、実施の形態1によれば、従来必要であった高抵抗層形成工程または高抵抗化工程などの複雑な工程を行なわずとも、窓領域に対応する領域への密度の高い高屈折率膜の形成工程、非窓領域に対応する領域への密度の低い高屈折率膜の形成工程、および、熱処理工程という簡易な工程を行うだけで、窓領域を形成するとともに、窓領域の高抵抗化を図ることができる。
また、従来では、窓領域のコンタクト層不純物濃度は、非窓領域のコンタクト層不純物濃度に比べて、高いまたは、同等であった。これに対し、実施の形態1においては、p−コンタクト18内に含まれていたZnが他の半導体層内に拡散することによって窓領域23を形成することから、p−コンタクト層18内のZn濃度が低くなり、上部電極20とのコンタクト抵抗も高くなるという効果も奏する。
なお、窓領域23を形成するために、p−コンタクト層18に含まれるp型不純物であるZnをどの程度拡散させる必要があるかを具体的に説明する。複数の条件でそれぞれ熱処理工程を行なうことによって形成したそれぞれの半導体レーザ素子における、p−コンタクト層18内部で減少したp型不純物濃度と、窓領域におけるバンドギャップのシフト量との関係を求めた。図11は、熱処理工程によるp−コンタクト層18内部で減少したp型不純物濃度と、窓領域におけるバンドギャップのシフト量との関係を示す図である。以下、熱処理によって変化する半導体層のバンドギャップのシフト量を、エネルギーシフトとして説明する。
窓領域23のバンドギャップが、非窓領域24のバンドギャップよりも大きく変化することによって、窓領域23のレーザ光の吸収を抑制することができる。このため、窓領域23のバンドギャップが、非窓領域24のバンドギャップよりも大きくなるように、熱処理工程によって窓領域23における半導体積層構造10の混晶化を進める必要がある。言い換えると、混晶化が進むと窓領域23のバンドギャップが非窓領域24のバンドギャップよりも大きくなりエネルギーシフトが大きくなるため、エネルギーシフトは混晶化度合いを示すものと考えられる。
図11では、p−コンタクト層18の窓領域におけるp型不純物濃度が減少するにしたがって、窓領域のエネルギーシフトが大きくなる。これは、熱処理工程が行われることによって、窓領域に対応する領域のp−コンタクト層18のZnが拡散によって他の半導体層に移動し、これによって窓領域における半導体層の混晶化が進められるためである。したがって、実施の形態1においては、窓領域の混晶化を進めるためには、熱処理工程は、混晶化促進膜25下部のp−コンタクト層18のZnを混晶化抑制膜26下部のp−コンタクト層18のZnよりも多く拡散させて、混晶化促進膜25下部のp−コンタクト層18のZn濃度を混晶化抑制膜26下部のp−コンタクト層18のZn濃度よりも低くする条件で行なわれる必要がある。
そして、図11に示すように、p−コンタクト層18の窓領域におけるp型不純物濃度の減少量が2×1017cm−3より低い場合には、窓領域のエネルギーシフトは0のままであるため、半導体層の混晶化が十分に進まず窓領域23が適切に形成されない。このため、窓領域を適切に混晶化させて窓領域のエネルギーシフトを起こさせるためには、p−コンタクト層18内部で減少するp型不純物濃度が2×1017cm−3より高くなる条件で熱処理工程を行なう必要がある。言い換えると、熱処理工程は、混晶化促進膜25下部のp−コンタクト層18のZn濃度を、混晶化抑制膜26下部のp−コンタクト層18のZn濃度よりも2×1017cm−3以上低くする条件で行なわれる必要がある。
さらに、実施の形態1においては、COD防止を可能とするバンドギャップ差を確保できる温度条件で熱処理工程を行なうことによって、窓領域23の混晶化を確実に進めることが可能である。ここで、図12に、RTAの熱処理温度と、この熱処理によって変化する半導体層のエネルギーシフト量との関係を示す。図12における直線L1は、半導体層上に低屈折率膜であるNリッチ条件で成膜したSiN膜を形成した状態で熱処理を施した場合に対応し、直線L2は、半導体層上に高屈折率膜であるSiリッチ条件で成膜したSiN膜を形成した状態で熱処理を施した場合に対応する。図12に示すように、高屈折率膜を形成した場合の方が低屈折率膜を形成した場合よりもRTA温度に対する半導体積層構造のエネルギーシフトの傾きが小さいため、高屈折率膜に対応する直線L2と低屈折率膜に対応する直線L1とが交差する温度T2を境界として、高屈折率膜に対応したエネルギーシフトと、低屈折率膜に対応したエネルギーシフトとの大小関係が変化する。
実施の形態1においては、非窓領域24に対応する半導体積層構造10上に、低屈折率膜であるSiN膜を混晶化抑制膜26として形成し、窓領域23に対応する半導体積層構造10上に、高屈折率膜であるSiリッチのSiN膜を混晶化促進膜25として形成している。したがって、高屈折率膜に対応したエネルギーシフトが、低屈折率膜に対応したエネルギーシフトよりも大きくなる温度条件で熱処理工程を行なうことによって、窓領域23のバンドギャップを非窓領域24のバンドギャップよりも大きくすることができる。このため、実施の形態1においては、温度T2未満の処理温度で熱処理工程を行なえばよい。さらに、COD防止を可能とするバンドギャップ差がΔEgである場合には、このバンドギャップ差ΔEgを確保可能な熱処理温度T1で、熱処理工程を行なえばよい。
図13に、実際に窓領域23に対応する半導体積層構造10上に高屈折率膜を形成し、非窓領域24に対応する半導体積層構造10上に低屈折率膜を形成した場合における、RTAの熱処理温度とエネルギーシフトとの関係を示す。直線L11は、半導体積層構造上に低屈折率膜であるNリッチ条件で成膜したSiN膜を形成した状態で30秒のRTA処理を施した場合に対応し、直線L21は、半導体積層構造上に高屈折率膜であるSiリッチ条件で成膜したSiN膜を形成した状態で30秒のRTA処理を施した場合に対応する。そして、直線L12は、半導体積層構造上に低屈折率膜であるNリッチ条件で成膜したSiN膜を形成した状態で180秒のRTA処理を施した場合に対応し、直線L22は、半導体積層構造上に高屈折率膜であるSiリッチ条件で成膜したSiN膜を形成した状態で180秒のRTA処理を施した場合に対応する。
図13に示すように、いずれのRTA処理時間の場合も、RTA処理温度を低くするにしたがって、高屈折率膜に対応するエネルギーシフトが低屈折率膜に対応するエネルギーシフトよりも大きくなる領域が現れる。
たとえば、RTA処理時間が30秒である場合には、約850℃未満の温度で熱処理を行なうことによって、高屈折率膜に対応するエネルギーシフトが低屈折率膜に対応するエネルギーシフトよりも大きくなる。したがって、直線L11および直線L21に示すように、RTA処理時間が30秒である場合には、850℃未満の処理温度で熱処理工程を行なうことによって、混晶化促進膜25として形成された高屈折率膜下部の半導体層の混晶化を実現することができ、さらに、RTA温度を810℃まで下げることによって、COD防止を可能とするバンドギャップ差ΔEg1を確保することができる。また、直線L12および直線L22に示すように、RTA処理時間が180秒である場合には、RTA処理時間が30秒である場合と比較して、エネルギーシフトとRTA処理温度との関係直線はさらに低温側にシフトする。このため、RTA処理時間が180秒である場合には、RTA処理時間が30秒である場合よりもさらに低い温度である約820℃未満で熱処理工程を行なうことによって、混晶化促進膜25として形成された高屈折率膜下部の半導体層の混晶化を実現することができ、さらに、RTA温度を775℃まで下げることによって、RTA処理時間30秒の場合に確保できたバンドギャップ差ΔEg1よりもさらに大きいバンドギャップ差ΔEg2を確保することができる。また、比較的低温での熱処理で混晶化が可能となるため、高温処理に起因する混晶化促進膜および混晶化抑制膜の半導体表面の荒れを防止できる。さらに、高温処理に起因するZnの非窓領域24への拡散も低減できるため、非窓領域24の混晶化も効果的に防止できる。
また、実施の形態1では、半導体積層構造上に形成する高屈折率膜および低屈折率膜として、SiN膜を形成した場合を例に説明したが、組成比を変えることによって、密度および屈折率を制御できるのであればSiN膜に限らず、たとえば、SiO膜を高屈折率膜、低屈折率膜の双方またはいずれかに採用してもよい。
また、実施の形態1では、図5および図6において、混晶化促進膜25となるSiN膜を、混晶化抑制膜26となるSiN膜よりも先に形成した場合を例に説明したが、もちろんこれに限らず、混晶化抑制膜26となるSiN膜を堆積後、フォトリソグラフィ工程およびエッチング工程を行い非窓領域24に対応する領域以外のSiN膜を除去することによって、混晶化抑制膜26を形成した後、p−コンタクト層18および混晶化抑制膜26上に、Siリッチ条件で成膜したSiN膜を堆積して混晶化促進膜25を形成してもよい。また用途に応じては、混晶化促進膜25および混晶化抑制膜26を用いる方法に比べて不純物の制御性は劣るが、混晶化促進膜25のみを形成して混晶化を行ってもよい。
また、実施の形態1では、図3に示すように、半導体レーザ素子1を積層方向に垂直な面で切断した場合、電流狭窄層17aの半導体レーザ素子1端部からの長さWbが、窓領域23の当該半導体レーザ素子1端部からの長さWaよりも長くなるように、電流狭窄層17aが形成される。すなわち、図14の平面図に示すように、電流狭窄層17aが形成される領域を領域S217aとした場合、電流狭窄層17aは、窓領域23を覆うように形成される。このように、電流狭窄層17aの半導体レーザ素子1端部からの長さWbが、窓領域23の当該半導体レーザ素子1端部からの長さWaよりも長くなるようにすることによって、電流注入領域へのZnの拡散を確実に防止でき、リーク電流の低減を図ることができる。
また、実施の形態1においては、この電流狭窄層17aの格子定数が、電流狭窄層17aの上下に形成される半導体層の格子定数よりも大きくなるように電流狭窄層17aを形成している。このように電流狭窄層17aの格子定数を設定することによって、拡散種であるZnが電流狭窄層17aの格子間を通り抜けやすくなるため、効果的に活性層15までZnが到達でき、活性層15が適切に混晶化されることとなる。
(実施の形態2)
つぎに、実施の形態2について説明する。図15は、実施の形態2における半導体レーザのz軸に垂直な面における断面図であり、図16は、実施の形態2における半導体レーザのx軸に垂直な面における断面図である。
図15および図16に示すように、実施の形態2にかかる半導体レーザ素子201の半導体積層構造210は、電流狭窄層17aに加え、拡散種層217bを有するp−クラッド層217を備える。この拡散種層217bは、電流狭窄層17aと活性層15との間であり、電流狭窄層17aの直下に設けられる。拡散種層217bは、p−クラッド層217と同じ材料で形成された半導体層であって、拡散種であるZnを高濃度に含む半導体層である。
つぎに、図17〜図19を参照して、半導体レーザ素子201を製造する工程について図面を参照しながら説明する。図17に示すように、実施の形態1と同様に、GaAs半導体基板11上に、n−バッファ層12、n−クラッド層13、n−ガイド層14、活性層15、p−ガイド層16を形成する。そして、他の領域よりもZnの濃度を高くした拡散種層217bと、n型不純物を含む電流狭窄層17aとを窓領域23のみに対応させて形成し、他の領域はZnのドーピングを行なってp−クラッド層217を形成する。次いで、実施の形態1と同様の処理を行なって、p−コンタクト層18を形成する。その後、図5に示す処理と同様の処理を行なって、図18のように、p−コンタクト層18表面のうち、窓領域23に対応する領域に混晶化促進膜25を形成し、非窓領域24に対応する領域に混晶化抑制膜26を形成する。そして、実施の形態1と同様の熱処理工程を行なうことによって、図19に示す窓領域23を形成する。その後、図7に示す処理と同様の処理を行なってリッジ構造を形成し、図8に示す処理と同様の処理を行なって上部電極20および下部電極21を形成後、半導体ウェハを劈開し、劈開面に高反射膜2および低反射膜3を形成して、半導体レーザ素子201ごとにカッティングする。
実施の形態2においては、電流狭窄層17aと活性層15との間に、拡散種であるZnを高濃度に含む拡散種層217bをさらに形成している。この拡散種層217bに含まれるZnは、p−コンタクト層18に含まれるZnと同様に、熱処理工程が行われることによって拡散する機能を有する。このため、図20に示すように、熱処理工程においては、拡散種層217bにおけるZn33aも矢印Y213のように活性層15側に移動し、p−クラッド層217を構成する原子32bや、p−ガイド層16を構成する原子34aにぶつかる。そして、このZn33aにぶつかった各原子32b,34aも矢印Y214に示すように、順次活性層15側に移動していく。このため、矢印Y12のようになだれ式に移動するZn31aや原子31d,32aのうち、矢印Y212のように次の原子にぶつかることなく移動が止まってしまった原子32aがあった場合であっても、p−コンタクト層18より活性層15側に設けられた拡散種層217b内のZn33aが移動することによって、活性層15側に移動する原子32b,34aが補充されることとなる。
したがって、実施の形態2においては、この拡散種層217bのZn33aの移動によって十分な量の原子が活性層15まで移動可能となるため、実施の形態1よりも、より十分に混晶化を進めることができ、さらに性能の高い半導体レーザ素子を実現することが可能になる。
なお、実施の形態2では、拡散種であるZnおよびZnにぶつかって移動する原子のうち活性層15に到達するZnおよび原子が多くなるように、拡散種層217bを電流狭窄層17aと活性層15との間に形成した場合を例に説明したが、もちろんこれに限らない。拡散種層217bは、拡散種であるZnを補充できるように、拡散種であるZnが含まれるp−コンタクト層18と活性層15との間のいずれかに設ければよい。また、拡散種層217bを複数層設け、拡散種であるZnを十分補充できるようにしてもよい。
また、実施の形態1,2では、拡散種としてp型の不純物のZnを例に説明したが、拡散種は、もちろんZnに限らず、p型不純物ではMg、Beなどの他の不純物であってもよい。実施の形態2においては、拡散種層217bの拡散種として前述のp型不純物のほか、n型不純物のSiやSeでもかまわない。さらに、再成長時に混入するような、例えば、O,C,H,Sのような界面不純物、あるいは低温結晶成長などで導入される空孔であってもよい。
また、実施の形態1,2においては、リッジ構造を有する半導体レーザ素子を例に説明したが、もちろん、リッジ構造を有する半導体レーザ素子に限らず、適用可能である。
上述の二つの実施例では、半導体基板11上にn−バッファ層12、n−クラッド層13、n−ガイド層14、活性層15、p−ガイド層16、p−クラッド層217、p−コンタクト層18を形成した構造を最も好ましい例として説明してきたが、半導体基板11上に順次、p−バッファ層、p−クラッド層、p−ガイド層、活性層、n−ガイド層、n−クラッド層、n−コンタクト層を形成した構造であってもよい。また所望の発振波長に応じてInP等の他の材料の基板や、他の材料系から積層構造を構成することもできる。
なお、本発明に関わるレーザ素子は、光ファイバと結合される半導体レーザモジュールや、光通信における送信機、あるいは、本発明の高出力特性を生かした、従来では実現できなかった送信機と受信機(あるいは中継器)の間が長距離の通信システムにおいて利用可能である。たとえば図21に示す通信システム310のように、実施の形態1,2にかかる半導体レーザ素子を用いて励起光源302を構成してもよい。この励起光源302は、実施の形態1,2において説明した半導体レーザ素子3021〜302nを備えている。なお、通信システム310は、励起光源302に加え、半導体レーザ素子3021〜302nが出力する励起光を導波するマルチモード光ファイバ3211〜321nと、マルチモード光ファイバ3211〜321nが導波した励起光を結合し、ダブルクラッド光ファイバ331から出力させるTFB(Tapered Fiber Bundle)303と、ダブルクラッド光ファイバ331と接続点C1において接続する光ファイバグレーティングデバイス301bと、光ファイバグレーティングデバイス301bと接続点C2において接続する光ファイバ304と、光ファイバグレーティングデバイス301bと同様の構成を有し、光ファイバ304と接続点C3において接続する光ファイバグレーティングデバイス301cと、光ファイバグレーティングデバイス301cと接続点C4において接続するシングルモード光ファイバ351を備えるコリメータ部品305と、コリメータ部品305の出力端側に配置されるとともに、光学ステージ361に載置された波長変換素子306とを備える。また、この光ファイバ304は、一般的に、2Km以上の長さを有し、各装置と各光ファイバは、光接合されている。
1,201 半導体レーザ素子
2 高反射膜
3 低反射膜
4 レーザ光
5 出射領域
6 リッジ
10,210 半導体積層構造
11 半導体基板
12 n−バッファ層
13 n−クラッド層
14 n−ガイド層
15,115 活性層
15a 下部バリア層
15b 量子井戸層
15c 上部バリア層
16,116 p−ガイド層
17,117,217 p−クラッド層
17a,117a 電流狭窄層
18,118 p−コンタクト層
19 絶縁層
20 上部電極
21 下部電極
23 窓領域
24 非窓領域
25 混晶化促進膜
26 混晶化抑制膜
117b 高抵抗層
125,217b 拡散種層

Claims (10)

  1. 第1電極と、
    半導体基板と、
    前記半導体基板上に順次形成された第1導電型クラッド層、活性層、第2導電型クラッド層および第2導電型不純物でドーピングされたコンタクト層を有する積層構造と、
    前記コンタクト層上に形成され、前記第1電極との間で前記積層構造を介する電流経路を構成する第2電極と、
    前記活性層と前記コンタクト層との間に形成され、前記第2電極から注入される電流を狭窄する電流狭窄層と、
    を備えた端面発光型の半導体レーザ素子において、
    少なくともレーザ光の出射側端面近傍に非窓領域よりも大きいバンドギャップを持つ窓領域を有し、
    前記コンタクト層の前記窓領域の前記第2導電型不純物濃度が、前記コンタクト層の前記非窓領域の前記第2導電型不純物濃度よりも2×1017cm−3以上低く、
    前記電流狭窄層は、該電流狭窄層の上下に形成される層の格子定数よりも大きな格子定数を有することを特徴とする半導体レーザ素子。
  2. 前記第1導電型は、n型であり、
    前記第2導電型は、p型であることを特徴とする請求項1に記載の半導体レーザ素子。
  3. 前記活性層の前記窓領域のバンドギャップは、加熱による混晶化によって、前記活性層の前記非窓領域のバンドギャップよりも大きくなっていることを特徴とする請求項1または2に記載の半導体レーザ素子。
  4. 前記電流狭窄層は、前記第2導電型クラッド層内の前記窓領域に形成されていることを特徴とする請求項1〜3のいずれか一つに記載の半導体レーザ素子。
  5. 前記電流狭窄層は、前記窓領域から前記非窓領域の一部まで延在していることを特徴とする請求項1〜4のいずれか一つに記載の半導体レーザ素子。
  6. 前記電流狭窄層下部に拡散種を含む拡散種層をさらに備えたことを特徴とする請求項1〜5のいずれか一つに記載の半導体レーザ素子。
  7. 前記半導体基板および前記積層構造は、III−V族系化合物から構成されていることを特徴とする請求項1〜6のいずれか一つに記載の半導体レーザ素子。
  8. 前記第2導電型不純物は、Zn、MgまたはBeであることを特徴とする請求項1〜7のいずれか一つに記載の半導体レーザ素子。
  9. 前記拡散種は、p型不純物であるZn、MgまたはBe、n型不純物であるSiまたはSe、界面不純物であるO、C、HまたはS、あるいは、空孔のいずれかであることを特徴とする請求項6〜8のいずれか一つに記載の半導体レーザ素子。
  10. 請求項1〜9のいずれか1つに記載の半導体レーザ素子を含む送信機と、
    前記送信機と、その一端で光結合された光ファイバと、
    前記光ファイバの他端で光結合された受信機と、
    を備えたことを特徴とする通信システム。
JP2011028765A 2011-02-14 2011-02-14 半導体レーザ素子および通信システム Active JP5579096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011028765A JP5579096B2 (ja) 2011-02-14 2011-02-14 半導体レーザ素子および通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011028765A JP5579096B2 (ja) 2011-02-14 2011-02-14 半導体レーザ素子および通信システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009159792A Division JP4748546B2 (ja) 2009-07-06 2009-07-06 半導体レーザ素子の製造方法

Publications (2)

Publication Number Publication Date
JP2011103494A true JP2011103494A (ja) 2011-05-26
JP5579096B2 JP5579096B2 (ja) 2014-08-27

Family

ID=44193670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011028765A Active JP5579096B2 (ja) 2011-02-14 2011-02-14 半導体レーザ素子および通信システム

Country Status (1)

Country Link
JP (1) JP5579096B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247210A (ja) * 2012-05-25 2013-12-09 Sharp Corp 半導体レーザ装置
WO2016024609A1 (ja) * 2014-08-12 2016-02-18 古河電気工業株式会社 半導体素子
US10033154B2 (en) 2010-03-03 2018-07-24 Furukawa Electronic Co., Ltd. Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
US10069280B2 (en) 2013-02-13 2018-09-04 Furukawa Electric Co., Ltd. Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057459A (ja) * 1999-08-17 2001-02-27 Ricoh Co Ltd 半導体レーザ
WO2002021578A1 (fr) * 2000-09-08 2002-03-14 Mitsui Chemicals Inc. Element laser semi-conducteur
JP2002299767A (ja) * 2001-04-04 2002-10-11 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびその製造方法
JP2004119817A (ja) * 2002-09-27 2004-04-15 Sharp Corp 半導体レーザ素子およびその製造方法
JP2005045009A (ja) * 2003-07-22 2005-02-17 Sharp Corp 半導体レーザ素子およびその製造方法
JP2007103480A (ja) * 2005-09-30 2007-04-19 Fujifilm Corp 半導体レーザおよび光通信装置
JP2007158195A (ja) * 2005-12-07 2007-06-21 Matsushita Electric Ind Co Ltd 半導体レーザ素子およびその製造方法
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP2007250637A (ja) * 2006-03-14 2007-09-27 Nec Corp Iii族窒化物半導体光素子

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057459A (ja) * 1999-08-17 2001-02-27 Ricoh Co Ltd 半導体レーザ
WO2002021578A1 (fr) * 2000-09-08 2002-03-14 Mitsui Chemicals Inc. Element laser semi-conducteur
JP2002299767A (ja) * 2001-04-04 2002-10-11 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびその製造方法
JP2004119817A (ja) * 2002-09-27 2004-04-15 Sharp Corp 半導体レーザ素子およびその製造方法
JP2005045009A (ja) * 2003-07-22 2005-02-17 Sharp Corp 半導体レーザ素子およびその製造方法
JP2007103480A (ja) * 2005-09-30 2007-04-19 Fujifilm Corp 半導体レーザおよび光通信装置
JP2007158195A (ja) * 2005-12-07 2007-06-21 Matsushita Electric Ind Co Ltd 半導体レーザ素子およびその製造方法
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP2007250637A (ja) * 2006-03-14 2007-09-27 Nec Corp Iii族窒化物半導体光素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10033154B2 (en) 2010-03-03 2018-07-24 Furukawa Electronic Co., Ltd. Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
JP2013247210A (ja) * 2012-05-25 2013-12-09 Sharp Corp 半導体レーザ装置
US10069280B2 (en) 2013-02-13 2018-09-04 Furukawa Electric Co., Ltd. Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
WO2016024609A1 (ja) * 2014-08-12 2016-02-18 古河電気工業株式会社 半導体素子
JPWO2016024609A1 (ja) * 2014-08-12 2017-05-25 古河電気工業株式会社 半導体素子
US10109982B2 (en) 2014-08-12 2018-10-23 Furukawa Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP5579096B2 (ja) 2014-08-27

Similar Documents

Publication Publication Date Title
US10033154B2 (en) Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
JP2007242718A (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
US9478944B2 (en) Semiconductor laser element and method of manufacturing semiconductor laser element
JP5731084B2 (ja) 半導体光素子、半導体レーザ素子、及びその製造方法、並びに半導体レーザモジュール及び半導体素子の製造方法
US9627849B2 (en) Semiconductor light device and manufacturing method for the same
WO2011004674A1 (ja) 半導体光デバイスの製造方法、半導体光レーザ素子の製造方法および半導体光デバイス
JP5579096B2 (ja) 半導体レーザ素子および通信システム
JP2010212499A (ja) 半導体レーザ素子
JP4748545B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
JP5520986B2 (ja) 半導体レーザ素子の製造方法
JP5858659B2 (ja) フォトニック結晶面発光レーザおよびその製造方法
JP2010021430A (ja) 半導体光素子
JP4748546B2 (ja) 半導体レーザ素子の製造方法
JP5379823B2 (ja) 半導体光デバイスの製造方法
WO2009119131A1 (ja) 半導体発光素子及びその製造方法
JP6655538B2 (ja) 半導体素子
JP5261529B2 (ja) 半導体レーザ素子及びその製造方法
JP2008022043A (ja) 半導体レーザ装置の製造方法
JP2007158353A (ja) 埋め込み型リッジ導波路レーザダイオード
JP2013058682A (ja) 光半導体素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140708

R151 Written notification of patent or utility model registration

Ref document number: 5579096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350