JP2011198977A

JP2011198977A - 半導体装置の製造方法

Info

Publication number: JP2011198977A
Application number: JP2010063698A
Authority: JP
Inventors: Yoichiro Hamada; 陽一郎浜田; Yoshihiro Inoue; 由裕井上
Original assignee: Sumitomo Metal Mining Co Ltd
Current assignee: Sumitomo Metal Mining Co Ltd
Priority date: 2010-03-19
Filing date: 2010-03-19
Publication date: 2011-10-06

Abstract

【課題】不具合の発生は回避し、表面実装型の半導体装置を量産性に優れ且つ安定的に生産できる製造方法を提供する。
【解決手段】半導体装置の製造方法において、第１の金属層１上に第２の金属層２を形成したベース基板３を準備する工程と、前記第２の金属層上にパターニングされたレジストマスク層４を形成する工程と、前記レジストマスク層から露出した前記第２の金属層上に電鋳により複数の半導体素子搭載部及び電極端子部７を形成する工程と、前記レジストマスク層を除去する工程と、前記半導体措置搭載部に半導体素子を搭載し、半導体素子と前記電極端子部とを電気的に接続する工程と、前記半導体素子搭載部、半導体素子及び電極端子部を樹脂封止し、樹脂封止体を形成する工程と、前記第２の金属層を含むベース基板を剥離除去する工程、を順次経る。
【選択図】図１

Description

本発明は、電鋳フレームを用いた表面実装型の半導体装置の製造方法に関する。

従来、電鋳フレームを用いた表面実装型の半導体装置として、導電性基板上に半導体素子搭載用のアイランド部と外部導出用の電極部とを電鋳形成し、アイランド部上に半導体素子を搭載した後ワイヤボンディングにより半導体素子と電極部を電気的接続し、導電性基板上で樹脂封止した後、導電性基板のみを除去し、樹脂封止体を切断して個片化する構成は公知である（特許文献１参照）。

この特許文献１の半導体装置の製造方法を図３及び図４に基づいて説明すると次の通りである。
図３（ａ）は、ステンレスやアルミ、銅等から成る導電性基板１１を示す。
以下、製造方法を工程順に説明する。
図３（ｂ）に示す、導電性基板１１上に、半導体素子搭載用のアイランド部及び外部導出用の電極部を形成するための所定パターンから成るレジストマスク層４を形成する工程、
図３（ｃ）に示す、導電性基板１１の露出面についてマイクロエッチング等の表面活性化処理を実施した後、実装用金属層５としてＡｕやＡｇをめっき形成する工程、
図３（ｄ）に示す、実装用金属層５の上にアイランド部と電極部となる電鋳層６を電鋳形成し、電鋳物７とする工程、
図３（ｅ）に示す、導電性基板１１よりレジストマスク層４を除去する工程、
次いで図４（ｆ）に示す、電鋳物７のアイランド部に半導体素子８を搭載し、半導体素子８と電極部をワイヤボンディング９により電気的に接続する工程、
図４（ｇ）に示す、導電性基板１１上の半導体素子８、アイランド部、電極部およびボンディングワイヤ９を樹脂封止して樹脂封止体１０とする工程、
図４（ｈ）に示す、導電性基板１１を剥離して樹脂封止体１０を得る工程、
図４（ｉ）に示す、樹脂封止体１０を切断して半導体装置を個片化する工程、
とにより製作される。

特開２００９−０５５０５５号公報

特許文献１に係る半導体装置においては、アイランド部及び電極部を電鋳形成するにあたり、導電性基板とアイランド部及び電極部との密着力を向上させるため、導電性基板表面を活性化処理した後に実装用金属層を形成する方法が採られている。

しかしながら上記方法では、導電性基板としてステンレスを用いる場合、マイクロエッチングした面に凹凸が形成され易く、その後の電鋳において凹凸がノジュール発生を引き起こし、アイランド部や電極部の表面が平滑に形成されず、半導体素子搭載やボンディング工程において接続不具合が発生する虞がある。

更に、導電性基板をロール・ツー・ロールで取り扱って連続的に電鋳する場合、ステンレスは表面電気抵抗が大きく、給電用電極との接触不良によりめっきが異常析出したり、印加電圧を高くする必要があるためアノードで水素が発生し易く、ピット不良が発生し易い状況にあった。

また、導電性基板としてＣｕを用いた場合、Ｃｕと実装用金属層との密着力が強過ぎ、導電性基板を樹脂封止体から剥離する際に、アイランド部や電極部が変形したり、導電性基板側に残留するといった問題があった。

そこで、本発明は前記課題に鑑みてなされたものであり、上記不具合の発生は回避し、表面実装型の半導体装置を量産性に優れ且つ安定的に生産できる製造方法を提供することを目的としている。

上記課題を解決するため、本発明の半導体装置の製造方法は、半導体装置の製造方法において、活性化処理により第１の金属層上に活性化面を形成した後、実装用金属が拡散し難い第２の金属層を前記活性化面上に形成したベース基板を準備する工程と、前記第２の金属層上にパターニングされたレジストマスク層を形成する工程と、前記レジストマスク層から露出した前記第２の金属層上に前記第２の金属層の酸化膜を介して実装用金属層を形成する工程と、前記実装用金属層上に電鋳により複数の半導体素子搭載部及び電極端子部を形成する工程と、前記レジストマスク層を除去する工程と、前記半導体措置搭載部に半導体素子を搭載し、半導体素子と前記電極端子部とを電気的に接続する工程と、前記半導体素子搭載部、半導体素子及び電極端子部を樹脂封止し、樹脂封止体を形成する工程と、前記第２の金属層を含むベース基板を剥離除去する工程と、を順次経ることを特徴としている。

また、本発明の半導体装置の製造方法は前記発明に加えて、第１の金属層がＣｕから成り、第２の金属層がＮｉから成ることを特徴としている。

また、本発明の半導体装置の製造方法は前記発明に加えて、前記実装用金属層はＡｕ、Ａｇ又はＰｄから成ることを特徴としている。

本発明によれば、実装表面型の半導体装置を、安定的に量産することができる。

本発明の一実施例に係る半導体装置の製造方法を示した図である。図１（ａ）は、第１の金属層を示した図である。図１（ｂ）は、第２の金属層の形成工程を示した図である。図１（ｃ）は、レジストマスク層形成工程を示した図である。図１（ｄ）は、実装用金属層の形成工程を示した図である。図１（ｅ）は、電鋳工程を示した図である。図１（ｆ）は、レジストマスク層除去工程を示した図である。本発明の一実施例に係る半導体装置の製造方法を示した図１の続きである。図２（ｇ）は、半導体素子を搭載し、ワイヤボンディングした状態を示した図である。図２（ｈ）は、樹脂封止工程を示した図である。図２（ｉ）は、ベース基板の剥離工程を示した図である。図２（ｊ）は、半導体装置を示した図である。従来の半導体装置の製造方法を示した図である。図３（ａ）は、導電性基板を示した図である。図３（ｂ）は、レジストマスク層形成工程を示した図である。図３（ｃ）は、実装用金属層の形成工程を示した図である。図３（ｄ）は、電鋳工程を示した図である。図３（ｅ）は、レジストマスク層除去工程を示した図である。従来の半導体装置の製造方法を示した図３の続きである。図４（ｆ）は、半導体素子を搭載し、ワイヤボンディングした状態を示した図である。図４（ｇ）は、樹脂封止工程を示した図である。図４（ｈ）は、導電性基板の剥離工程を示した図である。図４（ｉ）は、半導体装置を示した図である。

本発明に係る半導体装置の製造方法は、半導体装置の製造方法において、活性化処理により第１の金属層上に活性化面を形成した後、実装用金属が拡散し難い第２の金属層を活性化面上に形成したベース基板を準備する工程と、第２の金属層上にパターニングされたレジストマスク層を形成する工程と、レジストマスク層から露出した第２の金属層上に第２の金属層の酸化膜を介して実装用金属層を形成する工程と、実装用金属層上に電鋳により複数の半導体素子搭載部及び電極端子部を形成する工程と、レジストマスク層を除去する工程と、半導体措置搭載部に半導体素子を搭載し、半導体素子と前記電極端子部とを電気的に接続する工程と、半導体素子搭載部、半導体素子及び電極端子部を樹脂封止し、樹脂封止体を形成する工程と、第２の金属層を含むベース基板を剥離除去する工程と、を順次経ることを特徴とする。

電鋳工程前に第２の金属層表面を自然酸化、又は酸化処理して所望厚の酸化膜を形成することで、第２の金属層と電鋳物との密着力を適度に設定することができ、樹脂封止体からベース基板を剥離する際の電着物変形又は剥離不良を防止することができる。また、ベース基板をマイクロエッチングした後に電鋳する場合に比して電鋳の下地を平滑に形成することができ、電鋳時の凹凸やノジュールの発生を抑制することができる。

更に、活性化処理により、第１の金属層と第２の金属層との密着力を向上させているため、ベース基板を剥離除去する工程において、第２の金属層を確実にベース基板と共に剥離除去することができる。

また、実装用金属層が拡散し難い金属を第２の金属層に用いることで、半導体素子搭載時のボンディング工程において実装用金属層が第１の金属層へ拡散することを抑制でき、半導体装置の実装時におけるハンダ濡れ性低下等の不具合を防止することができる。更に、樹脂封止工程等の加熱処理によっても実装用金属層が第２の金属層へ拡散し難いので、実装用金属層と第２の金属層との界面の接着力が適度な状態で保持され、ベース基板を剥離除去する際、実装用金属層と第２の金属層との界面で確実に剥離することができる。

したがって、樹脂封止体からベース基板を剥離除去した後に実装用金属層をめっきする工程を省略でき、電鋳工程と連続した工程の中で実装用金属層を形成することができ、量産性に優れ、安価な生産を行うことが可能となる。

また本発明の半導体装置の製造方法は好ましくは、第１の金属層がＣｕから成り、第２の金属層がＮｉから成る。

これにより、ベース基板としてステンレスを使用する場合に比してベース基板自体の電気抵抗を低くし、めっき異常析出やピット不良等の発生を防止することができる。

また、電鋳工程前にＮｉ表面を自然酸化、又は酸化処理して所望厚の酸化膜を形成することで、Ｎｉ層と電鋳物との密着力を適度に設定することができ、樹脂封止体からベース基板を剥離する際の電着物変形又は剥離不良を防止することができる。更に、第２の金属層をＮｉめっきで形成することにより電鋳領域を平滑化でき、ノジュールの発生を抑制し、電鋳物の上面を平坦面にすることができる。

なお、従来のＣｕから成るベース基板上に直接電鋳物を形勢する製造方法は、Ｃｕと電鋳物との密着力が強力であるためベース基板を剥離除去することが難しく、ベース基板はエッチング除去する必要があった。Ｎｉから成る第２金属層と電鋳物の間に剥離面を設定できるため、従来のＣｕから成るベース基板上に直接電鋳物を形成する製造方法のようにベース基板をエッチング除去する必要もない。よって、半導体装置形成後に薬液処理を実施する必要がないので、半導体装置の薬品残渣等の発生がなく、電気信頼性に優れ、かつ製造コストを低減した半導体装置の提供が可能となる。

また本発明の半導体装置の製造方法は好ましくは、実装用金属層はＡｕ、Ａｇ又はＰｄから成る。

実装用金属層をＡｕ、Ａｇ又はＰｄとすることにより、実装用金属層が第２の金属層に拡散し難く、半導体素子搭載時のボンディング工程において実装用金属層が第１の金属層へ拡散することを抑制でき、半導体装置の実装時におけるハンダ濡れ性低下等の不具合を防止することができる。更に、樹脂封止工程等の加熱処理によってもＡｕ、Ａｇ又はＰｄから成る実装用金属層は第２の金属層へ拡散し難いので、実装用金属層と第２の金属層との界面の接着力が適度な状態で保持され、ベース基板を剥離除去する際、実装用金属層と第２の金属層との界面で確実に剥離することができる。

以下、図１及び図２を参照して、本発明を実施例について説明する。

図１は、本発明を適用した実施例に係る半導体装置の製造方法のうち、電鋳フレームを形成するまでの工程を示した図である。

図１（ａ）において、第１の金属層を準備する。第１の金属層１はＣｕ、Ａｌ、Ｓｎ、Ｆｅ等から成る。第１の金属層１は、金属板又は絶縁材料上に金属層を成膜した複合材から形成されてもよい。
第１の金属層１の厚さは用途に応じて適宜設定してよいが、例えば、板厚０．１０ｍｍのＣｕ板を用いてもよい。

活性化処理により第１の金属層上に活性化面を形成するには、例えば以下のように行えばよい。
第１の金属層がＣｕ板から成る場合、その表面を酸洗浄することで活性化させることができる。酸洗浄には硫酸、塩酸等が好適に使用でき、Ｃｕ板表面の酸化被膜を除去できれば、その他の薬品を使用してもよい。更に、第１の金属層と第２の金属層との密着性をより強固なものとするために、マイクロエッチングを実施してもよい。
いずれにしても、活性化処理は第１の金属層と第２の金属層との密着性向上を主目的とするため、第１の金属層上の汚れや酸化膜等の密着性阻害要因を除去できる処理を実施すればよく、電解脱脂やアルカリ洗浄を併用しても構わない。

図１（ｂ）において、活性化面を形成した第１の金属層１上に第２の金属層２を形成し、ベース基板３を形成する。第２の金属層２はＮｉ、Ｔｉ等から成り、湿式めっき法や乾式めっき法によって形成される。
第２の金属層２の厚さは０．１〜１μｍの範囲で形成することが望ましい。０．１μｍよりも薄い場合は、その後の酸化膜厚設定が難しくなり、ベース基板剥離工程における適度な剥離強度が発現し難くなる。電鋳１μｍを超えて厚過ぎる場合は、金属層形成のコストが上昇すると共に、第１の金属層１と第２の金属層２との内部応力差によるベース基板の反りが大きくなり、各工程での取り扱いが難しくなる。

図１（ｃ）において、第２の金属層２上にレジストマスク層４を形成する。レジストマスク層４は感光性樹脂等からなり、露光、現像工程により、半導体素子搭載部及び電極端子部を含む所定のパターンが形成される。レジストマスク層４の厚さは、電鋳物７の厚さに応じて適宜設定される。電鋳物７の断面形状を略矩形に形成する場合は、電鋳物７よりも厚い層厚に設定され、電鋳物７上部に断面庇形状の突出部を形成する場合は、電鋳物７よりも薄い層厚に設定される。

図１（ｄ）において、レジストマスク層４から露出した第２の金属層２上にＡｕ、Ａｇ、Ｓｎ等から成る実装用金属層５を形成する。実装用金属層５は湿式めっきにより形成され、その厚みは用途に応じて適宜設定され、例えば０．０５〜０．５μｍの範囲で形成される。

実装用金属層５が拡散し難い第２の金属層２とするためには、第２の金属層２を実装用金属層５よりも融点が高い金属から選択すればよい。例えば、実装用金属層５をＡｕ、Ａｇ、Ｓｎとすると、第２の金属層２をＮｉ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、又はそれらを含む合金等とすればよい。

また、実装用金属層５を形成する前に、第２の金属層２表面に酸化膜を形成し、実装用金属層５と第２の金属層２との密着性を調整する。酸化膜は意図的に酸化処理を実施して形成してもよく、自然酸化で形成されたものでもよい。

図１（ｅ）において、実装用金属層５の上に電鋳層６を形成し、複数の金属層が一体に形成された電鋳物７を形成する。電鋳層６はＣｕ、Ｎｉ等から成り、電解めっきにより形成される。電鋳物７が半導体素子搭載部及び電極端子部となる。

図１（ｆ）において、レジストマスク層４を除去する。レジストマスク層４が感光性樹脂から成る場合は、苛性ソーダ等のアルカリ溶液によって除去することができる。

図１（ｆ）に続く図２（ｇ）において、半導体素子搭載部に半導体素子を載置し、半導体素子と電極端子部とをワイヤボンディングにより電気的に接続する。
このワイヤボンディング工程において電鋳物７は加熱されるが、実装用金属層５が拡散し難い金属により第２の金属層２は形成されているため、実装用金属層５が第１の金属層１へ拡散することを抑制でき、実装時の接合不良等を防止することができる。

図２（ｈ）において、第２の金属層２上に形成された半導体素子搭載部及び電極端子部から成る電鋳物７、半導体素子８及びボンディングワイヤ９を樹脂封止し、樹脂封止体１０を形成する。
このとき、封止樹脂を硬化させるために電鋳フレーム全体も加熱されるが、実装用金属層５が拡散し難い金属により第２の金属層２は形成されているため、実装用金属層５が第１の金属層１へ拡散することを抑制でき、実装時の接合不良等を防止することができる。

図２（ｉ）において、樹脂封止体からベース基板３を剥離除去する。
前記製造方法により、表面実装型の半導体装置を安定的に量産することが可能となる。

以上、本発明の好ましい実施例について説明したが、本発明は上述した実施例に制限されることはなく、本発明範囲を逸脱しない範囲で、上述した実施例に種々の変形及び置換を加えることができる。

本発明は、ＩＣ等の半導体素子を搭載し、半導体装置を製造するための半導体装置用基板及び半導体装置に利用することができる。

１第１の金属層
２第２の金属層
３ベース基板
４レジストマスク層
５実装用金属層
６電鋳層
７電鋳物
８半導体素子
９ボンディングワイヤ
１０樹脂封止体
１１導電性基板

Claims

半導体装置の製造方法において、
活性化処理により第１の金属層上に活性化面を形成した後、実装用金属が拡散し難い第２の金属層を前記活性化面上に形成したベース基板を準備する工程と、
前記第２の金属層上にパターニングされたレジストマスク層を形成する工程と、
前記レジストマスク層から露出した前記第２の金属層上に前記第２の金属層の酸化膜を介して実装用金属層を形成する工程と、
前記実装用金属層上に電鋳により複数の半導体素子搭載部及び電極端子部を形成する工程と、
前記レジストマスク層を除去する工程と、
前記半導体措置搭載部に半導体素子を搭載し、半導体素子と前記電極端子部とを電気的に接続する工程と、
前記半導体素子搭載部、半導体素子及び電極端子部を樹脂封止し、樹脂封止体を形成する工程と、
前記第２の金属層を含むベース基板を剥離除去する工程と、
を順次経ることを特徴とする半導体装置の製造方法。
前記第１の金属層がＣｕから成り、前記第２の金属層がＮｉから成ることを特徴とする請求項１記載の半導体装置の製造方法。
前記実装用金属層はＡｕ、Ａｇ又はＰｄから成ることを特徴とする請求項１または２に記載の半導体装置の製造方法。