JP4730262B2 - 半導体装置用ノンリードタイプのリードフレームの製造方法 - Google Patents
半導体装置用ノンリードタイプのリードフレームの製造方法 Download PDFInfo
- Publication number
- JP4730262B2 JP4730262B2 JP2006243765A JP2006243765A JP4730262B2 JP 4730262 B2 JP4730262 B2 JP 4730262B2 JP 2006243765 A JP2006243765 A JP 2006243765A JP 2006243765 A JP2006243765 A JP 2006243765A JP 4730262 B2 JP4730262 B2 JP 4730262B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- plating
- lead frame
- mask
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
マスクめっき法は、開口部を形成したマスク用ゴム板及び平板状の押さえ用マスクゴム板で上記フォトエッチング法で作製したリードフレームを密着・狭持させた上で、マスク用ゴム板側よりめっき液を噴射し、マスクゴム板の開口部より露出したリードフレーム部位にめっき被膜を形成する方法である。
このマスクめっき法でリードフレームの所定位置にめっき被膜を形成するにあたり、リードフレームの多ピン化によりリード幅及びリード間隔が巾狭となているため、マスク用の開口部を形成したマスク用ゴム板とリードの間で密着不良が生じ、リードの側面にめっき液が浸透し、リードの側面にめっき被膜が形成されるということが起こる。このリードの側面のめっき被膜はリード間のショートを引き起こしたり、樹脂封止の際の樹脂封止不良を引き起こす等の問題を有している。
例えば、半導体チップを搭載するダイバッドを有し、ダイバッドの周囲に配置されたリードフレームにおいて、マスクめっき法にてインナーリード先端部にめっきを行う場合、半導体チップを搭載するダイバッド部へのめっき被膜の有無により以下に記すリングマスクを用いたリングめっき法、もしくはスポットマスクを用いたスポットめっき法と呼称されるマスクめっき法を行うことが主流となっている。図3にスポットめっき法の、図4にリングメッキ法のダイバッド及びインナーリード先端部の一部を摸式的に示す部分構成断面図をそれぞれ示す。
部を有するマスクレジストを形成した後通常の電解めっきにて開口部位に金めっき被膜等を形成し、しかる後、マスクレジストを剥膜する方法である(例えば、特許文献1参照)。しかし、電着レジストめっきを用いたリードフレームの製造方法ではめっき設備、製造工程が繁雑になり、生産コストが上がるという問題を有している。
(a)銅及び銅合金からなる金属基材の両面に所定部位の金属基材表面を露出させたレジストパターンを形成する工程。
(b)前記レジストパターンをマスクにして前記金属基材をエッチングして、前記金属基
材に貫通部及びハーフエッチ部を含む所定のエッチングパターンを形成する工程。
(c)前記レジストパターンはそのまま残した状態で酸化性のアルカリ溶液に浸漬し、前記金属基材を黒化処理し、前記レジストパターンより露出した貫通部の側面及び薄肉部を含むエッチング部位に酸化銅からなる酸化皮膜を形成する工程。
(d)前記レジストパターンを剥離する工程。
(e)マスクめっき法にてめっき被膜を形成する工程。
特に、薄肉部を有するBGA用及びLGA用等のノンリードタイプの場合薄肉部の樹脂の膜厚が薄いことから、その効果は大なるものがある。
これにより、従来のBGA用及びLGA用のリードフレームで問題となっている薄肉部での樹脂の剥離、クラックの発生を防止でき、半導体パッケージの信頼性を向上させることが可能となる。
例えば、インナーリード先端部にめっきを行う際、前述したマスクめっき法の一種であるリングめっき、スポットめっきを行った場合でも、ダイバッドの側面及びインナーリード
先端部を含めたリードの側面に酸化皮膜が形成されているため、めっきは行なわれず、リードの上面にのみめっき被膜が形成され、ダイバッドの側面およびインナーリード先端部を含むリードの側面には不要なめっき被膜は形成されない。
図1(a)に、本発明のリードフレームの製造方法を用いて作製したBGA及びLGA用のノンリードタイプの半導体装置用リードフレームの部分平面図を、図1(b)に、図1(a)の平面図をA−A’線で切断したリードフレームの部分構成断面図をそれぞれ示す。
図2(a)〜(f)に、本発明のリードフレームの製造方法の一実施例を工程順に示す部分構成断面図を示す。
まず、金属基材11の両面に感光性樹脂を塗布して感光層を形成し、所定のパターンを露光、現像等の一連のパターニング処理を行って、レジストパターン21a及びレジストパターン21bを形成する(図2(a)参照)。
金属基材11は黒化処理を行うことから銅及び銅合金からなる金属材が好ましい。
この酸化皮膜41は電気的に絶縁性の膜であるため、後記するマスクめっきの際のめっき付着防止の役目を果たし、金属基材の側面すなわち、エッチングで形成された貫通部31の側面及びハーフエッチ領域32へのめっき付着を防止できる。さらに、半導体パッケージの樹脂封止の際モールド樹脂の酸化皮膜41への食い付きがよくなり、パッケージの信頼性が向上する。特に、BGA用及びLGA用のノンリードタイプのリードフレームで有効である。
次に、酸性の溶液に1〜3分浸漬して金属基材の表面のソフトエッチ及び活性化処理を行う。
次に、70〜80℃に加熱された亜塩素酸ナトリウムが添加された酸化性のアルカリ溶液に金属基材を3〜10分浸漬し、金属基材の表面を黒化処理して、所定厚の酸化皮膜を形成する。
反応式は、
2Cu+NaClO2+2H2O→2Cu(OH)2+NaCl
2Cu(OH)2→2CuO+H2O
となり、皮膜形成という点で見た場合次の様なメカニズムで酸化皮膜が形成される。まず、清浄な銅表面が酸化剤溶液と接すると、速やかに1価の酸化銅Cu2Oが生成される。このCu2Oがさらに酸化され中間化合物のCu(OH)2になる。この中間化合物のCu(OH)2の一部はCuOとなり、銅表面に密に結合し、酸化皮膜が形成される。
さらに、マスクめっきを行うための、ダイバッド11bを覆い、インナーリード11a先端部を露出したリングマスク用ゴム板61及び押さえ用マスクゴム板62からなるマスク用ゴムでリードフレームを覆う(図2(e)参照)。
この状態で電解めっきを行うとインナーリード11aの所定位置に金めっき被膜71がを形成されて、酸化皮膜41上にはめっきが付着しないBGA用及びLGA用のノンリードタイプの本発明のリードフレームを得ることができる(図2(f)参照)。
さらに、本発明のリードフレームにICチップを搭載して樹脂モールドすることにより、信頼性の高い半導体装置を得ることができる。
特に、薄肉部を有するBGA用及びLGA用等のノンリードタイプの場合薄肉部の樹脂の膜厚が薄いことから、その効果は大なるものがある。
これにより、従来のBGA用及びLGA用のリードフレームで問題となっている薄肉部での樹脂の剥離、クラックの発生を防止でき、半導体パッケージの信頼性を向上させることが可能となる。
例えば、インナーリード先端部にめっきを行う際、前述したマスクめっき法の一種であるリングめっき、スポットめっきを行った場合でも、ダイバッドの側面及びインナーリード先端部を含めたリードの側面に酸化皮膜が形成されているため、めっきは行なわれず、リードの上面にのみめっき被膜が形成され、ダイバッドの側面およびインナーリード先端部を含むリードの側面には不要なめっき被膜は形成されない。
また、本発明のリードフレームを用いた半導体装置の信頼性を向上させることが可能となる。
11a、111、111a……インナーリード
11b、112……ダイパッド
11c……吊りリード
21a、21b……レジストパターン
31……貫通部
32……ハーフエッチ(薄肉)領域
41……酸化皮膜
51……端子電極部
61……リングマスク用ゴム板
62……押さえ用マスクゴム板
71……金めっき被膜
121……スポットマスク用ゴム板
122……押さえ用マスクゴム板
123……リングマスク用ゴム板
131……めっき被膜
131a……不要なめっき被膜
Claims (1)
- 以下の工程を少なくとも備え、貫通部及び薄肉部を有し、ICチップ搭載後に樹脂封止されることを特徴とする半導体装置用ノンリードタイプのリードフレームの製造方法。
(a)銅及び銅合金からなる金属基材の両面に所定部位の金属基材表面を露出させたレジストパターンを形成する工程。
(b)前記レジストパターンをマスクにして前記金属基材をエッチングして、前記金属基材に貫通部及びハーフエッチ部を含む所定のエッチングパターンを形成する工程。
(c)前記レジストパターンはそのまま残した状態で酸化性のアルカリ溶液に浸漬し、前記金属基材を黒化処理し、前記レジストパターンより露出した貫通部の側面及び薄肉部を含むエッチング部位に酸化銅からなる酸化皮膜を形成する工程。
(d)前記レジストパターンを剥離する工程。
(e)マスクめっき法にてめっき被膜を形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006243765A JP4730262B2 (ja) | 2006-09-08 | 2006-09-08 | 半導体装置用ノンリードタイプのリードフレームの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006243765A JP4730262B2 (ja) | 2006-09-08 | 2006-09-08 | 半導体装置用ノンリードタイプのリードフレームの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001029237A Division JP3879410B2 (ja) | 2001-02-06 | 2001-02-06 | リードフレームの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006324705A JP2006324705A (ja) | 2006-11-30 |
JP4730262B2 true JP4730262B2 (ja) | 2011-07-20 |
Family
ID=37544091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006243765A Expired - Fee Related JP4730262B2 (ja) | 2006-09-08 | 2006-09-08 | 半導体装置用ノンリードタイプのリードフレームの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4730262B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60165747A (ja) * | 1984-02-08 | 1985-08-28 | Toppan Printing Co Ltd | リ−ドフレ−ムの製造方法 |
JPH03222465A (ja) * | 1990-01-29 | 1991-10-01 | Mitsubishi Electric Corp | リードフレームおよびその製造方法 |
JP2001007266A (ja) * | 1999-06-18 | 2001-01-12 | Toppan Printing Co Ltd | Qon用リードフレーム及びその製造方法 |
JP2002231871A (ja) * | 2001-02-06 | 2002-08-16 | Toppan Printing Co Ltd | リードフレームの製造方法及びリードフレーム |
-
2006
- 2006-09-08 JP JP2006243765A patent/JP4730262B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60165747A (ja) * | 1984-02-08 | 1985-08-28 | Toppan Printing Co Ltd | リ−ドフレ−ムの製造方法 |
JPH03222465A (ja) * | 1990-01-29 | 1991-10-01 | Mitsubishi Electric Corp | リードフレームおよびその製造方法 |
JP2001007266A (ja) * | 1999-06-18 | 2001-01-12 | Toppan Printing Co Ltd | Qon用リードフレーム及びその製造方法 |
JP2002231871A (ja) * | 2001-02-06 | 2002-08-16 | Toppan Printing Co Ltd | リードフレームの製造方法及びリードフレーム |
Also Published As
Publication number | Publication date |
---|---|
JP2006324705A (ja) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI591775B (zh) | 樹脂密封型半導體裝置及其製造方法 | |
US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
US8304294B2 (en) | Lead frame substrate and method of manufacturing the same | |
US8390105B2 (en) | Lead frame substrate, manufacturing method thereof, and semiconductor apparatus | |
JP5549066B2 (ja) | リードフレーム型基板とその製造方法、及び半導体装置 | |
JP6863846B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP5626785B2 (ja) | 半導体素子搭載用リードフレームおよびその製造方法 | |
JP3879410B2 (ja) | リードフレームの製造方法 | |
JP2013247199A (ja) | リードフレーム及びその製造方法 | |
JP2009158581A (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP4091050B2 (ja) | 半導体装置の製造方法 | |
JP6927634B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP2014078658A (ja) | 半導体パッケージ用基板、及びその製造方法 | |
US11764130B2 (en) | Semiconductor device | |
JP4730262B2 (ja) | 半導体装置用ノンリードタイプのリードフレームの製造方法 | |
KR100648916B1 (ko) | 반도체 패키지용 인쇄회로기판의 윈도우 가공방법 | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
JP2009016608A (ja) | 半導体装置及びその製造方法 | |
TW200428631A (en) | Chip scale package and method of fabricating the same | |
KR101070923B1 (ko) | 반도체 기판의 제조방법 | |
US20080210457A1 (en) | Tape carrier for semiconductor device and method for making same | |
JP5943386B2 (ja) | リードフレーム及びその製造方法 | |
JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 | |
JP2010040596A (ja) | 積層リードフレーム及びその製造方法並びに半導体装置及びその製造方法 | |
JP2005317610A (ja) | 複合リードフレーム及び複合テープキャリア及びそれらの製造方法並びに半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110301 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |