[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011030376A - 過電流保護回路、及び直流安定化電源装置 - Google Patents

過電流保護回路、及び直流安定化電源装置 Download PDF

Info

Publication number
JP2011030376A
JP2011030376A JP2009174274A JP2009174274A JP2011030376A JP 2011030376 A JP2011030376 A JP 2011030376A JP 2009174274 A JP2009174274 A JP 2009174274A JP 2009174274 A JP2009174274 A JP 2009174274A JP 2011030376 A JP2011030376 A JP 2011030376A
Authority
JP
Japan
Prior art keywords
overcurrent
circuit
output
current
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009174274A
Other languages
English (en)
Other versions
JP5177090B2 (ja
Inventor
Tsunetoshi Suzuki
常俊 鈴木
Akihiro Uchida
昭広 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009174274A priority Critical patent/JP5177090B2/ja
Publication of JP2011030376A publication Critical patent/JP2011030376A/ja
Application granted granted Critical
Publication of JP5177090B2 publication Critical patent/JP5177090B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】従来の過電流保護回路は、過電流検出用コンパレータの出力側に、応答時間を所定時間だけ遅らせる時定数回路を設けることで、国際安全規格を満たすように出力電流のピーク電流を所定時間だけ流すことができるが、この所定時間が経過して過電流防止制御が行われる期間に入ったとき、過電流防止制御は時定数回路を介して行われるので、上記時定数回路の影響により出力電圧の制御が高速に行えない。
【解決手段】本発明の過電流保護回路は、出力電流を所定の設定値と比較することで過電流を判定し過電流防止制御を行うよう構成した過電流保護回路において、第1の過電流レベルを超えた過電流を検出し過電流検出信号を出力する第1の過電流検出回路42と、第1の過電流検出回路42からの過電流検出信号を所定時間だけマスクするマスキング回路41とを備え、マスキング回路41は、所定時間経過後、マスクを解除するように構成した。
【選択図】図2

Description

本発明は、過電流保護回路、及び直流安定化電源装置に係り、特に所定の時間のみ定格電流を大幅に超えるピーク電流が流れる装置の過電流保護回路、及びこの過電流保護回路を備えた直流安定化電源装置に関する。
商用の交流電源から交流電力を受電し、電子機器に直流電力を供給する、所謂、ACアダプタといわれる直流安定化電源装置が従来より使用されている。特に、ノート型パーソナルコンピュータが主要な用途に挙げられるが、中にはプリンターの電源として採用されることもある。そして、これらのACアダプタでは、その形状の汎用性、各国の安全規格を遵守して設計がなされている。例えば、プリンタの電源用途では定格電流の他、1秒未満、あるいは数秒程度の短時間ではあるが定格電流の数倍の電流を許容することが要求される。しかしながら、国際安全規格の要求事項としての出力電圧、出力電流、出力電力の制限規格(IEC60950−1:2005(EN60950−1:2006)の制限電流に関する要求事項:2.5項参照)が存在し、一般のACアダプタはこの規格を満足しなければならない。
上記安全性に鑑み、例えば、特許文献1として挙げた特開昭63−103616号公報(以下従来技術1という)では、上記国際安全規格を満足させるため、プリンタの起動時などの電源ピーク電流に対処した過電流保護回路が提案されている。この従来技術1では、直流安定化電源装置の出力電流を検出し、この検出値を所定の設定値と比較することで直流安定化電源装置の過電流を判定し過電流防止制御を行うよう構成した過電流保護回路において、上記直流安定化電源装置の出力電流が平均電流の上限(以下、第1の過電流レベルという)を超えたことを検出する第1のコンパレータと、上記出力電流が上記第1の過電流レベルより大きなピーク電流の上限(以下、第2の過電流レベルという)を超えたことを検出する第2のコンパレータを設け、上記第1のコンパレータの出力信号を時定数回路により所定時間τだけ遅らせるようにしたものである。
特開昭63−103616号公報
上記従来技術1は、第1のコンパレータの出力側に、応答時間を所定時間τだけ遅らせる時定数回路を設けることで、上記国際安全規格を満たすように出力電流のピーク電流を所定時間τだけ流すことができるが、この所定時間τが経過して第1の過電流レベルの過電流防止制御が行われる期間に入ったとき、過電流防止制御は時定数回路を介して行われるので、上記時定数回路の影響により出力電圧の制御(過電流防止制御)が高速に行えないという問題があった。
本発明の目的は、上記問題点に鑑み、出力電流のピーク電流を検出して所定時間τ経過後、過電流防止制御が行われる期間に入ったとき、上記時定数回路の影響を受けることなく出力電圧の制御を高速に動作させることが可能な過電流保護回路、及びこの過電流保護回路を備えた直流安定化電源装置を提供することにある。
本発明の過電流保護回路は、出力電流を所定の設定値と比較することで過電流を判定し過電流防止制御を行うよう構成した過電流保護回路において、第1の過電流レベルを超えた過電流を検出し過電流検出信号を出力する第1の過電流検出回路と、前記第1の過電流検出回路からの前記過電流検出信号を所定時間だけマスクするマスキング回路と、を備え、前記マスキング回路は、前記所定時間経過後、前記マスクを解除するように構成したことを特徴とする。
また、本発明の過電流保護回路は、前記第1の過電流検出回路の出力側に接続され、前記過電流検出信号を直流安定化電源装置の制御回路へフィードバックするフィードバック信号用ホトカプラを備え、前記フィードバック信号用ホトカプラは、前記マスキング回路からのマスクを解除された前記過電流検出信号をフィードバックするように構成したことを特徴とする。
また、本発明の過電流保護回路は、前記マスキング回路が、抵抗とコンデンサからなる時定数回路と、トランジスタと、を備え、前記時定数回路の前記コンデンサの充電電圧に基づいて前記所定時間だけ前記トランジスタをオンすることにより、前記過電流検出回路の出力信号に相当する電流を前記過電流検出回路の出力へ流すことで、前記フィードバック信号用ホトカプラのホトダイオードに流れる電流を遮断し、前記過電流検出信号を前記所定時間だけマスクするように構成されたことを特徴とする。
また、本発明の過電流保護回路は、前記マスキング回路が、抵抗とコンデンサからなる時定数回路と、トランジスタと、を備え、前記時定数回路の前記コンデンサの充電電圧に基づいて、前記所定時間経過後、前記トランジスタをオフすることにより前記マスクを解除し、前記フィードバック信号用ホトカプラのホトダイオードに電流を流すように構成されたことを特徴とする。
また、本発明の直流安定化電源装置は、前記マスキング回路の出力信号停止後、過電流を抑制する過電流防止制御を行う制御手段を備えたことを特徴とする。
また、本発明の直流安定化電源装置は、前記過電流保護回路を備えたことを特徴とする。
本発明によれば、出力電流のピーク電流を検出して所定時間τ経過後、過電流防止制御が行われる期間に入ったとき、上記時定数回路の影響を受けることなく出力電圧の制御を高速に動作させることができる。
本発明による直流安定化電源装置の、具体的一実施形態を示したものである。 本発明による直流安定化電源装置の、過電流保護回路の詳細構成を示したものである。 本発明による直流安定化電源装置の、過電流保護回路における時定数回路の各部の電圧関係を示した、マスキング時間の説明図である。 本発明による直流安定化電源装置の、過電流保護回路における時定数回路のコンデンサの充電状態とマスキング時間との関係を示した、マスキング時間の説明図である。 本発明による直流安定化電源装置の、過電流保護回路の動作を示したタイムシーケンスである。
上記従来技術1による過電流保護回路では、第1のコンパレータの出力側に、その出力信号を所定時間τだけ遅らせる時定数回路が設けられ、この時定数回路からの出力電圧が過電流信号として直接使われているが、本発明の本実施形態による過電流保護回路では、従来技術1のように時定数回路の出力電圧を直接過電流保護回路の出力信号として使うのではなく、第1の過電流検出回路(従来技術1の第1のコンパレータに相当)の出力側に設けられた時定数回路により、第1の過電流検出回路からの出力信号を所定時間τだけマスクして無効とする過電流保護回路の出力信号とした点が異なる。
具体的には、第1の過電流レベルを超えた過電流を検出する第1の過電流検出回路と、この第1の過電流検出回路の出力側に接続されたフィードバック信号用ホトカプラと、第1の過電流検出回路からの過電流検出信号を所定時間τだけマスクして、フィードバック信号用ホトカプラに電流が流れる開始時間を所定時間τだけ遅らせるマスキング回路を備える。マスキング回路によりマスクする所定時間τは、マスキング回路内の時定数回路の時定数との関係で規定される。この所定時間τ内に過電流を検出しても第1の過電流検出回路からの過電流検出信号は無視され、過電流保護回路の出力信号は出力されず、出力電流は第1の過電流レベル値では抑制されない。その後、この所定時間τが経過するとマスクが解除される。
マスクが解除される際に、第1の過電流レベルを超える過電流が継続して流れているときは、第1の過電流検出回路の出力は引き続きローレベル状態になっているので、過電流保護回路の出力信号としてローレベル状態の過電流保護信号が出力され、フィードバック信号用ホトカプラのホトダイオードに電流が流れる。過電流保護回路の出力信号によりフィードバック信号用ホトカプラのホトダイオードに電流が流れると、フィードバック信号用ホトカプラのホトトランジスタを介して直流安定化電源装置の1次側制御回路に過電流保護信号が伝達され、1次側制御回路は過電流を第1の過電流レベルに抑制するように動作する。マスクが解除されても、以下に詳述するように、従来技術1のように時定数回路の時定数による影響を受けることはない。
以下、本発明による実施形態を、図面を参照して具体的に説明する。
図1は本実施形態における直流安定化電源装置1の構成を示したものである。直流安定化電源装置1はフライバックコンバータとして構成されている。
3は直流安定化電源装置1の入力端に備わるフィルタであり、直流安定化電源装置1が商用電源などの交流電源2に接続されたとき、直流安定化電源装置1から交流電源2側へスイッチングノイズが伝わるのを抑制し、また、交流電源2側から直流安定化電源装置1に進入するノイズを抑制する。
DBは整流器であり、フィルタ3を介して入力した交流電源2の交流電圧を全波整流し、直流電圧に変換する。C1は整流器の出力端子に接続された平滑コンデンサであり、整流器DBで整流した直流電圧に含まれる脈動分を平滑し滑らかな直流電圧とする。
Tはトランスであり、1次巻線P1、P2、2次巻線S1を備えている。Q1はスイッチング素子である。本実施形態ではスイッチング素子Q1としてNチャンネルMOSFET(Metal
Oxide Semiconductor FET)が使用されている。しかしながら、スイッチング素子Q1はNチャンネルMOSFETに限定されない。R2はスイッチング素子Q1に流れる電流の電流検出用の抵抗である。整流器DBと平滑コンデンサC1で構成される直流電源の正極と負極間に、上記トランスTの1次巻線P1とスイッチング素子Q1と抵抗R2が直列接続されている。
また、6はフライバックコンバータとして構成された直流安定化電源装置1の1次側制御回路(DC/DC control)であり、上記整流器DBと平滑コンデンサC1が接続された直流電源の正極と負極間に接続されている。1次側制御回路6の制御回路電源は、上記トランスTの1次巻線P2から得られる交流電圧をダイオードD1と平滑コンデンサC2で直流電圧に変換して得ている。なお、抵抗R1は起動用抵抗である。
1次側制御回路6は電流検出信号の入力端子ocを有している。スイッチング素子Q1のソース端子と抵抗R2が接続された接続点から入力端子ocに電流検出信号が入力されており、トランスTの1次巻線P1とスイッチング素子Q1に流れる電流が抵抗R2により検出される。
また、1次側制御回路6はフィードバック信号用ホトカプラPC−2からのフィードバック信号を入力する入力端子fbを有している。フィードバック信号用ホトカプラPC−2はホトトランジスタを含み、トランスTの2次側のホトダイオードを含むフィードバック信号用ホトカプラPC−1とペアになったホトカプラであり、フィードバック信号用ホトカプラPC−1のホトダイオードからの光信号をフィードバック信号用ホトカプラPC−2のホトトランジスタで受光し、フィードバック信号として入力端子fbに出力する。フィードバック信号用ホトカプラPC−2には、出力電圧検出回路5から出力された出力電圧のフィードバック信号と、過電流保護回路4から出力された過電流保護信号が共通にフィードバックされる。
また、1次側制御回路6はスイッチング素子Q1にゲート信号を供給するゲート信号出力端子gを有している。1次側制御回路6は、入力端子ocから入力した電流検出信号と入力端子fbから入力されたフィードバック信号に基づいてゲート信号出力端子gからゲート信号を出力し、スイッチング素子Q1のオン、オフ状態を制御する。出力電流が第1の過電流レベルより大きい第2の過電流レベルを超えた過電流になった場合には、2次側への電力を制限するようにゲート信号が制御される。これは従来技術1での第2コンパレータ機能と同じ作用になる。
S1はトランスTの2次巻線、D2はダイオード、C3は平滑コンデンサである。2次巻線S1の一方の端子はダイオードD2のアノードに接続され、ダイオードD2のカソードは出力端子Voに接続されている。平滑コンデンサC3はダイオードD2のカソード端子と2次巻線S1の他方の端子間に接続されている。また、2次巻線S1の他方の端子は過電流保護回路4の一方の端子に接続され、過電流保護回路4の他方の端子は接地端子GNDに接続されている。過電流保護回路4の出力はフィードバック信号用ホトカプラPC−1のホトダイオードのカソード端子に接続されている。また、平滑コンデンサC3と並列に出力電圧検出回路5が接続され、その出力端子はフィードバック信号用ホトカプラPC−1のホトダイオードのカソード端子に接続されている。フィードバック信号用ホトカプラPC−1のホトダイオードのアノード端子は、図示しない制御回路電源Vsに接続されている。
2次巻線S1の出力電圧は、ダイオードD2で整流後、平滑コンデンサC3により平滑されて直流電圧となり、この直流電圧は直流安定化電源装置1の出力電圧端子Voと接地端子GNDから出力される。
接地端子GNDのラインに挿入された過電流保護回路4は、出力電流が第1の過電流レベルを超えたときこの過電流を検出し、所定時間τ後に過電流保護回路の出力信号をフィードバック信号用ホトカプラPC−1に出力する。フィードバック信号用ホトカプラPC−1に出力された過電流保護回路の出力信号は、フィードバック信号用ホトカプラPC−1を介してフィードバック信号用ホトカプラPC−2、そして、1次側制御回路6の入力端子fbにフィードバックされる。
後述するように、過電流保護回路4からの出力信号である過電流保護信号は、過電流発生から所定時間τだけ過電流検出信号がマスクされる。その後、過電流が継続して流れているときは、マスクが解除されてローレベルの過電流保護信号として出力される。ローレベルの過電流保護信号は、フィードバック信号用ホトカプラPC−1のホトダイオードに電流を流し、過電流を抑制するようにフィードバック信号用ホトカプラPC−2を介して1次側制御回路6にフィードバックされる。
出力電圧検出回路5は、出力電圧端子Voを検出し、出力電圧Voが所定の目標電圧になるようフィードバック信号用ホトカプラPC−1に電流を流す。フィードバック信号用ホトカプラPC−1は、トランスTの1次側回路に備わるフィードバック信号用ホトカプラPC−2とペアになったホトカプラであり、過電流保護回路4と出力電圧検出回路5の出力信号を、フィードバック信号用ホトカプラPC−1を介してフィードバック信号用ホトカプラPC−2のホトトランジスタに共通に出力する。フィードバック信号用ホトカプラPC−2のホトトランジスタで受光されたフィードバック信号は1次側制御回路6の入力端子fbに出力される。
図2は、過電流保護回路4の詳細構成を示したものである。図2において、図1における符号と同じものは、同じ構成要素を示している。
図2において、符号4で示した点線枠は過電流保護回路を示している。また、過電流保護回路4内における符号42で示した点線枠は、第1の過電流レベル以上の過電流を検出する第1の過電流検出回路、符号41で示した点線枠は第1の過電流検出回路の出力を所定時間τだけマスクするマスキング回路を示している。また、マスキング回路41内における符号43で示した点線枠は所定時間τのマスキング時間を生成するための時定数回路を示している。また、Vsは、図示しない制御回路電源を示す。また、GNDは、直流安定化電源装置1の出力端子としての接地端子GNDである。
第1の過電流検出回路42は、オペアンプOP1、位相補償用抵抗Rf、位相補償用コンデンサCf、過電流検出基準電圧Vsc、抵抗R3、R4から構成されている。
オペアンプOP1の非反転入力端子には過電流検出基準電圧Vscの正極端子が接続され、過電流検出基準電圧Vscの負極端子は抵抗R3の一方の端子とトランスTの2次巻線S1の他方の端子(コンデンサC3の負極側)が接続された接続点に接続されている。抵抗R3の他方の端子は接地端子GNDに接続され、また、抵抗R4を介してオペアンプOP1の反転入力端子に接続されている。また、オペアンプOP1の反転入力端子と出力端子間には位相補償用抵抗Rfと位相補償用コンデンサCfが直列に接続されている。
抵抗R3には他方の端子側(接地端子GND側)から一方の端子側(平滑コンデンサC3の負極側)に出力電流Ioが流れ、抵抗R3にはR3*Ioの電圧降下が生じる。このときの抵抗R3の他方の端子の電圧がオペアンプOP1の反転入力端子に抵抗R4を介して入力される。
オペアンプOP1の非反転入力端子には抵抗R3の一方の端子に負極端子が接続された過電流検出基準電圧Vscの正極端子が接続されているので、電圧降下R3*Ioが過電流検出基準電圧Vscの電圧を上回ると、オペアンプOP1の出力はローレベルの信号を出力する。一方、電圧降下R3*Ioが過電流検出基準電圧Vscの電圧を下回ると、オペアンプOP1の出力はハイレベルの信号を出力する。なお、位相補償用抵抗Rf、位相補償用コンデンサCfはオペアンプOP1の位相を補償して発振を防止するために接続されている。
ここで、過電流検出基準電圧Vscの電圧は、2次側過電流保護の第1の過電流レベルを設定する基準電圧で、この基準電圧による過電流レベルは、1次側制御回路6による過電流検出の第2の過電流レベルより低く設定されている。したがって、2次側過電流保護の第1の過電流レベルよりも大きく、且つ、1次側制御回路6による過電流検出の第2の過電流レベルより小さな出力電流が流れると、オペアンプOP1の出力はローレベルの信号を出力する。
なお、2次側過電流保護の第1の過電流レベルよりも小さな出力電流が流れた場合には、オペアンプOP1の出力はハイレベルの信号を出力し、2次側過電流保護は動作しない。また、1次側制御回路6による過電流検出の第2の過電流レベルより大きな出力電流が流れると、オペアンプOP1の出力はローレベルの信号を出力するが、このときは1次側制御回路6の入力端子ocに入力される抵抗R2での電流検出値に基づく過電流防止制御が2次側過電流保護より先に電流制限動作に入る。従い、この場合には、出力電流はまず第2の過電流レベルで制限された後、マスキング時間経過後に第1の過電流レベルで制限されることになる。
マスキング回路41は、トランジスタQ2、抵抗R10、R11、R12、コンデンサC10、ダイオードD3、D4から構成されている。ここで、トランジスタQ2には、Pチャンネルのバイポーラトランジスタが使用されているが、これに限定されることは無く、MOSFETなど他のスイッチング素子を使用することもできる。
トランジスタQ2のエミッタ端子が制御回路電源Vsに接続され、コレクタ端子が抵抗R10の一方の端子に接続されている。この接続点はE点として示してある。このE点にはダイオードD3のカソード端子、ダイオードD4のカソード端子も接続されている。また、抵抗R11の一方の端子が制御回路電源Vsに接続され、抵抗R11の他方の端子は抵抗R12の一方の端子に接続されている。また、抵抗R12の他方の端子はコンデンサC10の一方の端子に接続されている。また、抵抗R12の他方の端子とコンデンサC10の一方の端子との接続点には、ダイオードD4のアノード端子が接続されている。また、コンデンサC10の他方の端子は抵抗R10の他方の端子に接続されている。また、コンデンサC10の他方の端子と抵抗R10の他方の端子の接続点はオペアンプOP1の出力端子に接続されている。また、抵抗R11の他方の端子と抵抗R12の一方の端子の接続点はトランジスタQ2のベース端子に接続されている。また、ダイオードD3のアノード端子は、ホトカプラPC−1のホトダイオードのカソード端子に接続され、ホトカプラPC−1のホトダイオードのアノード端子は制御回路電源Vsに接続されている。また、ダイオードD3のアノード端子とホトカプラPC−1のホトダイオードのカソード端子の接続点には出力電圧検出回路5の出力端子が接続されている。
オペアンプOP1により、2次側過電流保護の第1の過電流レベルよりも大きく、且つ、1次側制御回路6による過電流検出の第2の過電流レベルより小さな出力電流が検出されると、オペアンプOP1の出力がローレベルの信号を出力し、ホトカプラPC−1のホトダイオードに電流を流そうとする。しかし、オペアンプOP1の出力とホトカプラPC−1の間に直列に接続されたマスキング回路41により、ホトカプラPC−1のホトダイオードに流れる電流が所定時間τだけ阻止される。
以下、このマスキング回路41の動作を説明する。
オペアンプOP1の出力がローレベルの信号を出力すると、オペアンプOP1の出力に直列に接続されたマスキング回路41のコンデンサC10、抵抗R12を介してトランジスタQ2のベース端子電圧が低圧側に下げられる。これにより、トランジスタQ2のベース電流が流れ、トランジスタQ2はオンする。
ここで、トランジスタQ2のコレクタ端子は、ダイオードD3のカソード端子と抵抗R10の接続点に接続されており、ホトカプラPC−1のホトダイオードに流れるべき電流は、トランジスタQ2のコレクタ端子から供給されて、ホトカプラPC−1のホトダイオードに流れる電流を阻止する。
このとき、オペアンプOP1の出力は、ローレベルの信号の状態を保っているので、トランジスタQ2のエミッタ端子とオペアンプOP1の出力端子間(時定数回路43の両端)には制御回路電源Vsの電源電圧が印加される。したがって、コンデンサC10は、抵抗R11、R12とコンデンサC10により決まる時定数で充電される。この抵抗R11、R12とコンデンサC10により決まる時定数はオペアンプOP1の出力信号を阻止する時間、すなわち、2次側の過電流保護機能をマスクするマスキング時間τを決める。
このマスキング時間τは以下のように求めることができる。
図3、図4はマスキング時間τの説明図で、図3は時定数回路43の各部の電圧関係を示し、図4はコンデンサC10の充電状態とマスキング時間τとの関係を示した図である。
時定数回路43の時定数を決めるC、Rは、CがコンデンサC10、Rが抵抗R11と抵抗R12の直列抵抗値(R11+R12)である。
オペアンプOP1の出力(図3のC点)がローレベル(ほぼ0V)の信号になると、コンデンサC10は、ほぼ0Vから制御回路電源Vsの電源電圧に向かって、(1)式にしたがって充電される(図4)。
Vc=Vs*(1-exp(-t/CR)) ・・・・・・(1)
ここで、Vc;コンデンサC10の電圧
Vs;2次側の制御回路電源Vsの電源電圧
C;C=C10
R;R=R11+R12
t;時間
このとき直列抵抗値(R11+R12)にかかる電圧Vxは、(2)式のようになる。
Vx=Vs-Vc ・・・・・・・・(2)
コンデンサC10が充電されていき、抵抗R11にかかる電圧がトランジスタQ2のMinベース電圧(トランジスタがオンできる最小のベース電圧と規定する)になるとトランジスタQ2がオフする。このときの抵抗R11にかかる電圧がMinベース電圧となったときの直列抵抗値(R11+R12)にかかる電圧Vxminは、電圧Vxを抵抗R11と抵抗R12で分圧した抵抗R11にかかる電圧となるので、(3)式が成り立つ。
Vxmin=Vbemin*(R11+R12)/R11 ・・・・・・・・(3)
ここで、VbeminはMinベース電圧である。
時定数回路43に制御回路電源Vsの電源電圧Vsが印加されてから、抵抗R11にかかる電圧がトランジスタQ2のMinベース電圧Vbeminになったときの時間がマスキング時間τになる。
上記(1)〜(3)式から、(4)式が成り立つ。
Vbemin*(R11+R12)/R11=Vs*(exp(-τ/CR))・・・・・・・・(4)
したがって、求めるマスキング時間τは(5)式で求められる。
τ=-C10*(R11+R12)*ln((Vbemin/Vs)*(R11+R12)/R11)・・・・・・・・(5)
ここで、オペアンプOP1の出力電圧のローレベル状態は、ほぼ0Vとして扱っている。
図5における(a)〜(g)は、本実施形態の過電流保護回路の動作を示したタイムシーケンスである。
図5において、(a)の波形は、直流安定化電源装置1の出力電圧Voを示している。また(b)の波形は、直流安定化電源装置1の出力電流Ioを示している。また(c)の波形は、図2に「A点」として示したオペアンプOP1の反転入力端子への入力電圧を示している。また(d)の波形は、図2に「C点」として示したオペアンプOP1の出力端子の電圧を示している。また、(e)の波形は、トランジスタQ2のオン・オフ状態を示したものである。また(f)の波形は、図2に「E点」として示した、トランジスタQ2のコレクタ端子電圧(=ダイオードD3のカソードと抵抗R10の接続点の電圧)を示している。また(g)の波形は、ホトカプラOP1のホトダイオードに流れる電流Ipcを示している。(h)の波形は、比較のために従来技術1のE点の電圧を示したものである。
図5は、過電流防止制御が行われないときには、起動直後に第1の過電流レベル以上であって、且つ、第2の過電流レベル以下の平均電流が上記マスキング時間τ以上流れ、その後、平均電流が第1の過電流レベル以下に下がる負荷の例をとっている。
(期間〜t1)
まず、時間t1以前は出力電流Ioが0Aで、時間t1において、直流安定化電源装置1の出力に負荷が接続され出力電流Ioが流れ始めるとする。
(期間t1〜t2)
時間t1から(b)の波形に示すように出力電流Ioが増加して行き、(c)の波形に示すように時間t2においてA点の電圧(オペアンプOP1の反転入力端子の電圧)が過電流検出基準電圧Vscの電圧を上回ると、(d)の波形に示すようにC点の電圧(オペアンプOP1の出力端子の電圧)がハイレベルからローレベルに変化する。C点の電圧がローレベルになると、上記したように、トランジスタQ2のベース電圧にオン電圧が入力される。したがって、(f)の波形に示すように、E点の電圧はハイレベルのままとなる。
(期間t2〜t3)
時間t2〜t3は、トランジスタQ2がオン状態であり、E点の電圧はハイレベルの状態を保ち、(g)の波形に示すように、過電流状態であるにも拘わらず、ホトカプラPC1のホトダイオードには電流が流れない。したがって、この期間は過電流保護信号は出力されない。即ち、この期間がマスキング時間τとなる。
(期間t3〜t4)
時間t3において、マスキング回路41の時定数回路43でマスキング時間として設定された所定時間τが経過すると、トランジスタQ2のベース電圧の低下により、(e)の波形に示すようにトランジスタQ2はオフする。このとき、過電流状態は継続しているので、オペアンプOP1の出力は(d)の波形に示すようにローレベル状態を保っている。したがって、E点の電圧は(f)の波形に示すようにハイレベルから少し下がったローレベル状態(詳しくは、ホトカプラPC−1のホトダイオードの電圧降下Vfと、ダイオードD3の電圧降下Vfを合わせた分だけ低くなった電圧レベル状態)となり、ホトカプラPC1のホトダイオードには(g)の波形に示すように抵抗R10を介して電流が流れ、1次側の制御回路に過電流を制限する過電流保護信号がフィードバックされる。
これにより、オペアンプOP1の反転端子(A点)への入力電圧である抵抗R3の電圧降下が、過電流検出基準電圧Vscと同じ電圧になるように、オペアンプOP1の出力が出力され((c)の波形参照)、ホトカプラPC−1、PC−2を介して1次側制御回路6により出力電圧Voがコントロールされる。その結果、出力電圧Voは、(a)の波形に示すように、過電流を抑制するように定格電圧より低く抑えられ、これにより(b)の波形に示すように、出力電流は第1の過電流レベルになるよう制御される。
このとき、マスキング回路41によるマスクは解除されており、従来技術1のように時定数回路を介することなく、直接オペアンプOP1の出力でホトカプラPC−1のホトダイオードに流れる電流がコントロールされる。したがって、過電流防止制御の動作が高速になり、従来技術のように出力電圧が時定数回路の影響により正常状態に速やかに戻らない、というような問題がなくなる。
(期間t4〜)
次に、時間t4において過電流状態が解除されると、抵抗R3の電圧降下は低下し、オペアンプOP1の反転入力端子への入力電圧が下降し、過電流検出基準電圧Vscよりも低下するので、オペアンプOP1の出力はローレベル状態からハイレベル状態に変化し、ホトカプラPC1のホトダイオードからオペアンプOP1への電流の流れを停止する。
また、オペアンプOP1の出力がローレベル状態からハイレベル状態に変化することにより、コンデンサC10の電荷はダイオードD4と抵抗R10を介して放電され、次の過電流に備える。このとき、(d)の波形や(f)の波形に示すように、オペアンプOP1の出力はハイレベルとなっており、過電流保護信号がフィードバックされることはない。したがって、繰り返しマスキング時間を設定することが可能となり、直流安定化電源装置1に搭載される電子部品を安定して動作させることが可能になる。また、抵抗R11、R12、及びR10の抵抗値を調整することで、時定数回路の充電・放電時間を任意に設定できる。
ここで、従来技術1の制御を比較のために説明する。従来技術1のE点の電圧は(h)の波形に示すように時定数回路の応答遅れにより所定時間τが経過するまでピーク電流を流すことができる。しかし、所定時間τが経過した時間t3〜t4の間、時定数回路を介して過電流防止制御が行われることになる。また、時間t4〜t5においても時定数回路の影響により、正常状態に戻る時間が遅れる。したがって、時定数回路の影響により出力電圧の制御が高速に行えないという問題がある。
これに対し、本発明による本実施例に拠れば、所定時間τが経過した時間t3以後、マスキング回路は過電流保護信号の応答に影響を与えないので、出力電圧の制御が高速に行うことができる。
なお、期間t3〜t4において過電流防止制御が動作しているとき、オペアンプOP1の出力信号((c)の波形)は、単純化して図5に示したように連続したローレベルとしたが、出力電流が第1の過電流レベルになるよう制御されるので、オペアンプOP1の反転端子(A点)への入力電圧は過電流検出基準電圧Vscに近い電圧になるように動作し、このとき、オペアンプOP1の出力信号((c)の波形)は図5に示したように連続したローレベルになるとは限らない。
以上、本発明を具体的な実施形態を示して説明したが、本発明は上記実施形態には限定されないで、本発明の主旨の範囲において変形して実施することができることは言うまでも無い。
1・・・直流安定化電源装置
2・・・交流電源
3・・・フィルタ
4・・・過電流保護回路
5・・・出力電圧検出回路
6・・・1次側制御回路
41・・・マスキング回路
42・・・第1の過電流検出回路
43・・・時定数回路
DB・・・整流器
C1〜C3・・・平滑コンデンサ
C10・・・コンデンサ
D1〜D4・・・ダイオード
R1〜R4、R10〜R12・・・抵抗
T・・・トランス
P1、P2・・・トランスの1次巻線
S1・・・トランスの2次巻線
PC−1、PC−2・・・フィードバック信号用ホトカプラ
Vo・・・出力電圧
Vs・・・制御回路電源
Q1・・・スイッチング素子
Q2・・・トランジスタ

Claims (6)

  1. 出力電流を所定の設定値と比較することで過電流を判定し過電流防止制御を行うよう構成した過電流保護回路において、
    第1の過電流レベルを超えた過電流を検出し過電流検出信号を出力する第1の過電流検出回路と、
    前記第1の過電流検出回路からの前記過電流検出信号を所定時間だけマスクするマスキング回路と、を備え、
    前記マスキング回路は、前記所定時間経過後、前記マスクを解除するように構成したことを特徴とする過電流保護回路。
  2. 前記第1の過電流検出回路の出力側に接続され、前記過電流検出信号をフィードバックするフィードバック信号用ホトカプラを備え、
    前記フィードバック信号用ホトカプラは、前記マスキング回路からのマスクを解除された前記過電流検出信号をフィードバックするように構成したことを特徴とする請求項1に記載の過電流保護回路。
  3. 前記マスキング回路は、
    抵抗とコンデンサからなる時定数回路と、トランジスタと、を備え、前記時定数回路の前記コンデンサの充電電圧に基づいて前記所定時間だけ前記トランジスタをオンすることにより、前記過電流検出回路の出力信号に相当する電流を前記過電流検出回路の出力へ流すことで、前記フィードバック信号用ホトカプラのホトダイオードに流れる電流を遮断し、前記過電流検出信号を前記所定時間だけマスクするように構成されたことを特徴とする請求項2に記載の過電流保護回路。
  4. 前記マスキング回路は、
    抵抗とコンデンサからなる時定数回路と、トランジスタと、を備え、前記時定数回路の前記コンデンサの充電電圧に基づいて、前記所定時間経過後、前記トランジスタをオフすることにより前記マスクを解除し、前記フィードバック信号用ホトカプラのホトダイオードに電流を流すように構成されたことを特徴とする請求項2又は請求項3に記載の過電流保護回路。
  5. 前記マスキング回路の出力信号停止後、過電流を抑制する過電流防止制御を行う制御手段を備えたことを特徴とする請求項1から請求項4のいずれか一項に記載の過電流保護回路。
  6. 請求項1から請求項5のいずれか一項に記載の過電流保護回路を備えた直流安定化電源装置。
JP2009174274A 2009-07-27 2009-07-27 過電流保護回路、及び直流安定化電源装置 Expired - Fee Related JP5177090B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009174274A JP5177090B2 (ja) 2009-07-27 2009-07-27 過電流保護回路、及び直流安定化電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009174274A JP5177090B2 (ja) 2009-07-27 2009-07-27 過電流保護回路、及び直流安定化電源装置

Publications (2)

Publication Number Publication Date
JP2011030376A true JP2011030376A (ja) 2011-02-10
JP5177090B2 JP5177090B2 (ja) 2013-04-03

Family

ID=43638450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009174274A Expired - Fee Related JP5177090B2 (ja) 2009-07-27 2009-07-27 過電流保護回路、及び直流安定化電源装置

Country Status (1)

Country Link
JP (1) JP5177090B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015006219A1 (de) 2014-05-13 2015-11-19 Futaba Corporation Winkelerfassungsvorrichtung und Servo-Vorrichtung, die diese Winkelerfassungsvorrichtung verwendet
CN112448578A (zh) * 2019-09-04 2021-03-05 株式会社东芝 开关电源电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022211146A1 (ko) * 2021-03-30 2022-10-06 주식회사 유시테크놀로지 슈퍼커패시터 급속 충전 제어장치 및 그 제어방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168829A (ja) * 1997-12-02 1999-06-22 Hioki Ee Corp 電源装置
JP2004312924A (ja) * 2003-04-09 2004-11-04 Mitsubishi Electric Corp 半導体デバイスの駆動回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168829A (ja) * 1997-12-02 1999-06-22 Hioki Ee Corp 電源装置
JP2004312924A (ja) * 2003-04-09 2004-11-04 Mitsubishi Electric Corp 半導体デバイスの駆動回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015006219A1 (de) 2014-05-13 2015-11-19 Futaba Corporation Winkelerfassungsvorrichtung und Servo-Vorrichtung, die diese Winkelerfassungsvorrichtung verwendet
DE102015006219B4 (de) 2014-05-13 2022-12-22 Futaba Corporation Winkelerfassungsvorrichtung und Servo-Vorrichtung, die diese Winkelerfassungsvorrichtung verwendet
CN112448578A (zh) * 2019-09-04 2021-03-05 株式会社东芝 开关电源电路
JP2021040445A (ja) * 2019-09-04 2021-03-11 株式会社東芝 スイッチング電源回路
JP7196041B2 (ja) 2019-09-04 2022-12-26 株式会社東芝 スイッチング電源回路
US11594963B2 (en) 2019-09-04 2023-02-28 Kabushiki Kaisha Toshiba Switching power circuit

Also Published As

Publication number Publication date
JP5177090B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
US6980444B2 (en) Switching power supply
US10158282B1 (en) Switching power supply device
US10193451B2 (en) Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US10284071B2 (en) Semiconductor device for controlling power source
US7535736B2 (en) Switching power supply for reducing external parts for overcurrent protection
US9825540B2 (en) Switching power supply apparatus
US7116564B2 (en) Switching power supply unit and semiconductor device for switching power supply
US7511929B2 (en) Switching power supply and semiconductor device used therefor
US7388763B2 (en) Switching power supply
US20080278134A1 (en) Switching power supply device
US7006365B2 (en) Switching power supply apparatus
KR101365502B1 (ko) 전원 장치
US20130272036A1 (en) Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
JP2007089239A (ja) 短絡保護回路を有するdc−dcコンバータ
TW201946351A (zh) 電源控制用半導體裝置以及開關電源裝置及其設計方法
JP2010279190A (ja) 電源装置
JP2009153234A (ja) スイッチング電源装置
US20180034373A1 (en) Semiconductor device for controlling power source
JP2011103725A (ja) 力率改善型スイッチング電源装置
US10193471B2 (en) Insulated DC/DC converter, and power adaptor and electronic device using the same
JP2010124572A (ja) スイッチング電源装置
JP2017060271A (ja) スイッチング電源装置
US11703550B2 (en) Resonance voltage attenuation detection circuit, semiconductor device for switching power, and switching power supply
JP5177090B2 (ja) 過電流保護回路、及び直流安定化電源装置
US20060055386A1 (en) Power factor improving circuit and control circuit for power factor improving circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121224

R150 Certificate of patent or registration of utility model

Ref document number: 5177090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees